CN102365824B - 包括截取的希格玛-德塔调制器及其应用 - Google Patents

包括截取的希格玛-德塔调制器及其应用 Download PDF

Info

Publication number
CN102365824B
CN102365824B CN201080013927.9A CN201080013927A CN102365824B CN 102365824 B CN102365824 B CN 102365824B CN 201080013927 A CN201080013927 A CN 201080013927A CN 102365824 B CN102365824 B CN 102365824B
Authority
CN
China
Prior art keywords
bit
signal
sigma
modulator
feedback
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201080013927.9A
Other languages
English (en)
Other versions
CN102365824A (zh
Inventor
M·罗布
S·杜塞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ai Ke
Original Assignee
Acco Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Acco Semiconductor Inc filed Critical Acco Semiconductor Inc
Publication of CN102365824A publication Critical patent/CN102365824A/zh
Application granted granted Critical
Publication of CN102365824B publication Critical patent/CN102365824B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/302—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/3031—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
    • H03M7/3033—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs
    • H03M7/304—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage

Abstract

一种包括各级之间的比特截取的多级希格玛-德塔调制器。比特截取减少了后续的级中必须处理的比特的数目，并且因此允许更快的响应时间。在一些实施方式中，反馈回路的增益被选择为对该比特截取进行补偿使得该希格玛-德塔调制器操作在稳定状态中。

Description

包括截取的希格玛-德塔调制器及其应用
相关申请的交叉引用
本申请要求2009年3月25日递交的、标题为“Improved DeltaSigma Modulators for High Speed Applications”的美国临时专利申请序列号61/163,182的优先权。以引用的方式将该临时申请并入本申请。
技术领域
本发明涉及电子领域。
背景技术
希格玛-德塔(Sigma-delta)调制器通常被用于生成其求和面积(summed area)表示输入信号的脉冲。所生成的脉冲的宽度或间隔可以改变。在包括模数(ADC)转换器、数模(DAC)转换器、频率合成器、开关模式电源、开关放大器和电机控制器的多种电子组件中都可以发现希格玛-德塔调制器。
图1显示了二阶希格玛-德塔调制器100的示例。该模块包括组合器105，组合器105被配置为对输入信号A和反馈信号F进行组合。通过第一积分器110对组合后的信号A和F进行积分，以产生输出B。组合器115用于对输出B和反馈信号F进行组合。然后使用第二积分器120对组合后的信号B和F进行积分，以产生输出C，使用量化器125对输出C进行量化以产生最终输出D。向反馈生成器130提供该输出D，以生成反馈信号F。该反馈信号F被配置为降低由积分和量化所引入的噪声。
一阶、三阶或更高阶的希格玛-德塔调制器是现有技术中已知的。在一阶希格玛-德塔调制器中，将省略组合器115和积分器120，而在三阶调制器中将包括附加的组合器115和积分器120。更高阶的优点在于组合器115和积分器120的每个级进一步降低感兴趣的频带中的噪声。更高阶的缺点在于表示积分后的信号(例如信号B和C)所需要的比特数目在每一级中更大。这增加了在每个后续组合器(例如组合器115)执行信号组合所需要的复杂度和时间。
发明内容
本发明的各种实施方式包括一种减少表示希格玛-德塔调制器的各级之间的信号的比特的数目的系统和方法。这些实施方式包括对一个或多个积分器的输出的截取。典型地，该截取包括去除一个或多个最低有效位(LSB)。可选地，通过反馈过程来执行截取，在该反馈过程中使用一个或多个LSB来生成与将要被截取的信号重组的反馈信号。
本发明的希格玛-德塔调制器可用于开关功率放大器、数模转换器等等中。在需要高频数字输入的应用中，本发明的一些实施方式被用于代替现有技术的希格玛-德塔调制器。
本发明的各种实施方式包括一种希格玛-德塔调制器电路，其包括：至少包括第一组合器和第一积分器的第一调制级，该第一组合器被配置为对输入信号和第一反馈信号进行组合，该第一积分器被配置为对该第一组合器的输出进行积分并且产生第一多比特输出；第一截取级，其被配置为接收该第一多比特输出并且从该第一多比特输出截取最低有效位；至少包括第二组合器和第二积分器的第二调制级，该第二组合器被配置为对该第一调制级的截取后的输出和第二反馈信号进行组合，该第二积分器被配置为对该第二组合器的输出进行积分以产生第二多比特输出；以及反馈生成器，其被配置为生成该第一反馈信号和该第二反馈信号。
本发明的各种实施方式包括一种功率放大器，其包括：第一希格玛-德塔调制器级，其被配置为接收输入信号并且产生多比特输出；第二希格玛-德塔调制器级，其被配置为接收使用该第一希格玛-德塔调制器级所生成的输入信号；布置在该第一希格玛-德塔调制器级和该第二希格玛-德塔调制器级之间的第一截取级，其被配置为接收该多比特输出并且被配置为在截取该多比特输出的至少一个最低有效位之后才将截取后的多比特输出提供给该第二希格玛-德塔调制器；以及反馈生成器，其被配置为向量化器的输出端与该第一希格玛-德塔调制器级之间的反馈回路提供增益。
本发明的各种实施方式包括一种方法，其包括：接收信号；将该接收信号与第一反馈信号进行组合以产生第一组合后信号；对该第一组合后信号进行积分以产生第一多比特输出；截取该第一多比特输出；将截取后的第一多比特输出与第二反馈信号组合以产生第二组合后信号；对该第二组合后信号进行积分以产生第二多比特输出；对该第二多比特输出或者使用该第二多比特输出所生成的输出进行量化，以产生量化后信号；并且使用该量化后信号来产生该第一反馈信号和该第二反馈信号。
附图说明
图1示出了现有技术的两级希格玛-德塔调制器。
图2示出了根据本发明的各种实施方式的多级希格玛-德塔调制器。
图3示出了根据本发明的各种实施方式的截取电路。
图4示出了根据本发明的各种实施方式的二阶截取电路。
图5示出了根据本发明的各种实施方式的方法。
图6示出了根据本发明的各种实施方式的包括具有两个输入的组合器的电路。
具体实施方式
在希格玛-德塔调制器中，使用组合器将接收的输入信号与反馈信号进行组合。由积分器接收该组合器的输出，该积分器被配置为输出表示该组合器的输出的积分的多比特值。在各种实施方式中，该多比特值包括2、3、4或更多个比特。可以将其中一个比特指定为符号比特。该多比特输出可以具有2补数(2s-compliment)的格式。该积分器的输出比输入包括更多的比特。
多级希格玛-德塔调制器的每个级包括组合器和积分器。因此，每个级具有多比特输出。在现有技术的希格玛-德塔调制器中，每个级的输出包括比该级所接收的信号更大数目的比特。结果，每个后续级必须被配置为操作更大数目的比特。与之相反，在本发明的各种实施方式中，多级希格玛-德塔调制器的一个或多个级还包括截取器，该截取器被配置为在减少了从积分器接收到的比特的数目之后才向该多级希格玛-德塔调制器的下一级提供该比特。典型地，该截取器去除积分器输出的一个或多个最低有效位(LSB)。因此，由下一级接收的比特的数目小于由前一级的积分器生成的比特的数目。
图2示出了根据本发明的各种实施方式的多级希格玛-德塔调制器200。希格玛-德塔调制器200包括三个希格玛-德塔级之间的截取器。然而，本发明的可替代的实施方式包括两个、四个或更多个希格玛-德塔级。可以在这些希格玛-德塔级的全部或其中一些之间包括截取器。每个截取器被配置为从前一个希格玛-德塔级的输出去除一个或多个比特。
更具体而言，希格玛-德塔调制器200包括：被配置为接收信号的输入端205，多个组合器210(单独被标记为210A-210C)、多个积分器215(单独被标记为215A-215C)以及多个截取器220(单独被标记为210A-210B)。该希格玛-德塔调制器200还包括量化器225，其被配置为生成输出端230处的信号。输出端230处的信号被反馈生成器235用于生成向组合器210提供的一个或多个反馈信号(F)。
在一些实施方式中，组合器210A-210C包括加法器，该加法器被配置为将两个或更多的信号相加。在接收到高频信号的应用中，组合器210A-210C典型地被配置为在比所接收的信号的频率更高的频率(例如2倍或4倍)上进行操作，使得该信号被过采样。在各种实施方式中，组合器210A被配置为处理至少100MHz、500MHz、1GHz、2GHz、4GHz、或10GHz或低于100MHz的输入信号。
组合器210A-210C的不同成员被可选地配置为接收不同数目的比特。例如，在各种实施方式中，组合器210A可以被配置为接收1个比特而组合器210B和210C中的每一个可以被配置为接收1个、2个、4或更多个比特。如在本文的别处所讨论的，由组合器210A和210C所接收的比特的数目取决于截取器220A和220B的配置。组合器210B可选地被配置为接收与组合器210A相同数目的比特。类似地，组合器210C可选地被配置为接收与组合器210B相同数目的比特。
在一些实施方式中，组合器210A-210C中的一个或多个包括被配置用于最大采样频率的加法器。例如，其它因素保持不变时，具有两个输入端的加法器的采样频率典型地大于具有多于两个输入端的加法器的采样频率。另外，可以由每个只具有两个输入端的串联的加法器来代替具有多于两个输入端的加法器。例如，如果其中一个加法器是被配置为输出符号比特的反值的特殊“加法器”，则可以实现以下表1中所示的变换。
X0—＞Y0
X1—＞Y1
X2—＞Y2
X3—＞Y3
符号比特—＞(取反)—＞Y4
反馈比特—＞新的符号比特
表1
在截取器220的输出的包括最高有效位(除了进位比特之外)的部分(在本文的别处进一步讨论)上使用该特殊加法器。然后使用另一个二输入加法器，将截取器220的进位比特与该特殊加法器的输出组合。在本文的别处(例如，与图6相关)提供了该配置的实例。
积分器215A-215C被配置为分别接收组合器210A-210C的输出，以在时间上对这些输出进行积分并且生成表示该积分的结果的它们自己的多比特输出。积分器215A-215C中的每一个的复杂度部分地取决于它们在其输入端处接收的比特的数目。比特数目越大则需要越高的复杂度但是也提供更大的准确度。积分器215A-215C可以包括现有技术的希格玛-德塔调制器中所使用的任意积分器电路。积分器215A-215C的输出的符号可选地存储在最高有效位中。在一些实施方式中，加法器215A被配置为接收至少6个比特的输入。
截取器220A和220B被配置为截取积分器215A和215B的输出。更具体而言，它们被配置为从积分器215A和215B的输出去除一个或多个最低有效位。在各种实施方式中，被去除的比特的数目是1、2、3、4更多个。被截取器220A去除的比特的数目可选地与被截取器220B去除的比特的数目不同。如本文别处所进一步描述的，截取器220A和220B可选地包括反馈回路，在该反馈回路中使用去除的比特来降低在该截取器的输入处的噪声。
量化器225被配置为对积分器215C的输出进行量化。量化器225可以被配置为处理十进制的或2补数的输入。量化器225可以包括现有技术的希格玛-德塔调制器中所使用的任意量化器。量化器225可以被配置为输出一个比特或多于一个比特。
反馈生成器235被配置为使用量化器225的输出来生成一个或多个反馈信号(F)并且将这些反馈信号提供给组合器210A-210C。提供给组合器210A-210C的反馈信号可以相同或不同。反馈生成器235可选地被配置为提供非一的增益，即不等于一的增益。例如，在一些实施方式中，反馈生成器235被配置为在到组合器210A的反馈中提供大约1.6倍或4dB的增益。该增益对由截取器220A和220B所进行的最低有效位的去除进行补偿，并且因此导致稳定的系统。在可替代的实施方式中，该增益可以在1和2之间。在每个级上的反馈回路增益典型地是相同的。
图3示出了截取器220的实施方式。截取器220在输入端310处接收来自其中一个积分器215的信号。该信号是在组合器210D处接收到的。组合器210D的操作与组合器210A-210C相似。在组合器210的输出端315，产生包括m+n个比特的信号。在这些比特中，将n个最低有效位(LSB)引导到包括反馈电路320的反馈回路中。在各种实施方式中，比特数目n是1、2、3、4或更大。提供其余的m个比特作为截取器220的输出。反馈电路320被配置为改变由该n个比特所表示的值的符号。该符号改变等效于将该n个比特所表示的值乘以-1。通过在组合器210中将所接收的信号与最低有效位的反值组合，从所接收的信号中去除了这些比特。
图4示出了截取器220的可替代的实施方式。这些实施方式包括二阶截取，在该二阶截取中，使用第一反馈电路320将最低有效位中的第一个比特乘以-1并且在第一组合器210E中将其与最低有效位中的两个或更多个比特组合。组合器210E还被配置为接收已经过放大器410的最低有效位的复本。在一些实施方式中，放大器410的增益大约是2。组合器210被配置为以与本文所讨论的其他组合器210类似的方式进行操作。然后使用第二反馈电路320，将组合器210E的输出乘以-1。提供第二反馈电路320的输出作为到组合器210D的反馈信号。
图5示出了根据本发明的各种实施方式的方法。在接收信号步骤505，在输入端205接收信号。该信号可以是数字的。在组合信号步骤510，使用组合器210A来将在接收信号步骤505中接收的信号与使用反馈生成器235生成的反馈组合。如本文别处所述的，典型地在导致所接收的信号的过采样的频率上执行该组合。例如，在一些实施方式中，组合器210A被配置为以四倍奈奎斯特频率对所接收的信号进行采样。
在积分步骤515，使用积分器215A对组合器210A的输出进行积分并且产生多比特输出。积分器215A的输出典型地包括比积分器215A的输入更大数目的比特。由积分器215A(和215B和215C)执行的积分是递归的，这在于在该输入端接收的信号取决于通过反馈回路的积分输出。
在截取步骤520，使用截取器220A从积分器215A的多比特输出中去除一个或多个最低有效位。该过程可选地包括在到截取器220A内的组合器的反馈回路中使用该一个或多个最低有效位。该反馈回路降低与截取过程相关联的噪声。
在组合信号步骤525，使用组合器210将截取器220A的输出与反馈信号组合。以与组合信号步骤210类似的方式执行组合信号步骤525。
在积分步骤530，使用积分器215B对组合器210B的输出进行积分以产生多比特输出。以与积分步骤515类似的方式执行积分步骤530。积分器215B的输出可以包括与积分器215A的输出相比更少，相同或更多的比特。
在截取步骤535，使用截取器220B从积分器215B的多比特输出中去除一个或多个最低有效位。该过程可选择地包括在到截取器220B内的组合器的反馈回路中使用该一个或多个最低有效位。在一些实施方式中，与截取步骤520相比，在截取步骤535中去除更大数目的比特。例如，在截取步骤520中可能去除2个比特，而在截取步骤535中可能去除4个比特。
在组合信号步骤540，使用组合器210C将截取器220B的输出与反馈信号组合。以与组合步骤525类似的方式执行组合信号步骤540。
在积分步骤545，使用积分器215C对组合器210C的输出进行积分。以与积分步骤530类似的方式执行积分步骤545。在包括比图2中所示的希格玛-德塔级更少的希格玛-德塔级的系统中(例如，不包括组合器210B、积分器215B和截取器220B的实施方式)，步骤535、540和545是可选的。在这些实施方式中，由组合器210接收截取器220A的输出。类似地，在包括附加希格玛-德塔级的系统中，可以执行附加出现次数的步骤535、540和545。
在量化步骤550中，使用量化器225对积分器215C的输出进行量化。量化器的输出可选地是一个比特。在反馈步骤555，使用反馈生成器235，用量化器225的输出来生成反馈信号。将这些反馈信号提供给组合器210A、组合器210B和组合器210C。在一些实施方式中，反馈步骤555包括对反馈信号提供增益。在本文的别处讨论可以提供的增益值的实例。在反馈步骤555中产生的反馈被配置为降低由积分和/或组合步骤所引入的噪声。
图6示出了根据本发明的各种实施方式的包括组合器210D、210B和210F的电路，其中组合器210D、210B和210F中的每一个只具有两个加法器(信号)输入。在一些实施方式中，该电路是图2所示的电路的子集。与反相器610组合的组合器210F包括特殊加法器，该特殊加法器被配置为实现表1中所示的转换功能。在该电路中，从积分器215B接收包括n+m个比特的输入。该输入被分割成n个比特和m个比特。将最低有效位(n)引导到截取器220B中的组合器210D的二输入实施方式。该组合器的进位比特作为截取器220B的输出。将m个最高有效位提供给二输入特殊加法器。在组合器210C中对该特殊加法器的输出和该进位比特进行组合。类似的电路可以被用于本发明的实施方式中的别处。典型地，n的值是一。
本文具体例示和/或描述了若干实施方式。然而，要明白在不脱离本发明的精神和意图的范围的前提下，多种修改和变化都被本文的教导覆盖并且被在所附权利要求的范围中。例如，所公开的希格玛-德塔调制器可以包括在功率放大器中。在一些实施方式中，将输出端230处所提供的信号提供给天线，并且量化器225被配置为与该天线的阻抗匹配。
本文所讨论的实施方式用于例示本发明。由于本发明的这些实施方式是参考例示来描述的，所以，对所述的方法和/或具体结构的各种修改和调整对于本领域技术人员是显而易见的。依赖于本发明的教导的、以及被这些教导用来推进本领域技术的所有这种修改、改造或变化都被认为是落在本发明的精神和范围中。因此，不应当将这些描述和附图看做是限制性的，这是因为可以理解本发明不以任何方式仅限于所示的实施方式。

Claims (46)

1.一种希格玛-德塔调制器电路，包括：
至少包括第一组合器和第一积分器的第一调制级，所述第一组合器被配置为对输入信号和第一反馈信号进行组合，所述第一积分器被配置为对所述第一组合器的输出进行积分并且产生第一多比特输出；
第一截取级，其被配置为接收所述第一多比特输出并且从所述第一多比特输出中截取最低有效位；
至少包括第二组合器和第二积分器的第二调制级，所述第二组合器被配置为对所述第一调制级的截取后的输出和第二反馈信号进行组合，所述第二积分器被配置为对所述第二组合器的输出进行积分以产生第二多比特输出；以及
反馈生成器，其被配置为生成所述第一反馈信号和所述第二反馈信号。
2.根据权利要求1所述的希格玛-德塔调制器电路，其中所述第一组合器被配置为对所述输入信号进行采样，其中所述输入信号的频率为至少4GHz。
3.根据权利要求1或2所述的希格玛-德塔调制器电路，其中所述第一截取级被配置为从所述第一多比特输出中截取两个比特。
4.根据权利要求1或2所述的希格玛-德塔调制器电路，其中所述第一截取级是二阶截取级。
5.根据权利要求1或2所述的希格玛-德塔调制器电路，其中所述第一截取级包括反馈回路，所述反馈回路被配置为使用所述最低有效位生成反馈。
6.根据权利要求1或2所述的希格玛-德塔调制器电路，其中所述第一反馈信号与所述第二反馈信号不同。
7.根据权利要求1或2所述的希格玛-德塔调制器电路，其中将所述第一反馈信号可选地与所述输入信号的不同比特组合。
8.根据权利要求1或2所述的希格玛-德塔调制器电路，还包括量化器，所述量化器被配置为对使用所述第二调制级生成的信号进行量化。
9.根据权利要求8所述的希格玛-德塔调制器电路，其中所述反馈生成器被配置为使用所述量化器的输出来生成所述第一反馈信号和所述第二反馈信号。
10.根据权利要求1或2所述的希格玛-德塔调制器电路，其中所述反馈生成器被配置为在包括所述第一调制级、量化器和所述反馈生成器的反馈回路中导致大约1.6的增益。
11.根据权利要求1或2所述的希格玛-德塔调制器电路，其中所述反馈生成器被配置为在包括所述第一调制级的反馈回路中产生1到2之间的增益。
12.根据权利要求1或2所述的希格玛-德塔调制器电路，其中所述第一组合器和所述第一截取级的每一个均包括加法器，每个加法器仅有两个信号输入。
13.根据权利要求8所述的希格玛-德塔调制器电路，还包括：
第三调制级，所述第三调制级布置在所述第二调制级与量化器之间并且至少包括第三组合器和第三积分器，所述第三组合器被配置为将从所述第二调制级接收的信号与来自所述反馈生成器的第三反馈信号进行组合，所述第三积分器被配置为对所述第三组合器的输出进行积分并且产生第三多比特输出；以及
第二截取级，其被配置为接收所述第三多比特输出，从所述第三多比特输出中截取最低有效位，并且向所述量化器提供截取后的第三多比特输出。
14.根据权利要求13所述的希格玛-德塔调制器电路，其中所述第二截取级被配置为从所述第三多比特输出中截取多于2个比特。
15.根据权利要求13或14所述的希格玛-德塔调制器电路，其中所述第三积分器被配置为在不大于所述第一积分器操作的频率的两倍的频率上进行操作。
16.一种功率放大器，包括：
第一希格玛-德塔调制器级，其被配置为接收输入信号并且产生多比特输出；
第二希格玛-德塔调制器级，其被配置为接收使用所述第一希格玛-德塔调制器级所生成的输出信号；
布置在所述第一希格玛-德塔调制器级和所述第二希格玛-德塔调制器级之间的第一截取级，其被配置为接收所述多比特输出并且被配置为在截取所述多比特输出的至少一个最低有效位之后才将截取后的多比特输出提供给所述第二希格玛-德塔调制器；
量化器，其被配置为量化使用所述第二希格玛-德塔调制器级生成的信号；以及
反馈生成器，其被配置为向量化器的输出端与所述第一希格玛-德塔调制器级之间的反馈回路提供增益。
17.根据权利要求16所述的功率放大器，其中所述增益被配置为对由所述第一截取级所执行的所述截取进行补偿，使得所述功率放大器操作在稳定状态中。
18.根据权利要求16或17所述的功率放大器，其中所述增益大约是1.6。
19.根据权利要求16或17所述的功率放大器，还包括第三希格玛-德塔调制器级和第二截取级，所述第二截取级布置在所述第二希格玛-德塔调制器级与所述第三希格玛-德塔调制器级之间并且被配置为截取所述第二希格玛-德塔调制器级的输出的至少一个最低有效位。
20.根据权利要求19所述的功率放大器，其中所述第二截取级被配置为比所述第一截取级截取更大数目的比特。
21.根据权利要求16或17所述的功率放大器，其中所述第一希格玛-德塔调制器级被配置为接收包括多于一个比特的并行数字信号。
22.根据权利要求16或17所述的功率放大器，其中所述量化器被配置为对使用所述第一希格玛-德塔调制器级和所述第二希格玛-德塔调制器级生成的信号进行量化。
23.根据权利要求16或17所述的功率放大器，还包括模拟滤波器，所述模拟滤波器被配置为将所述功率放大器耦合到天线。
24.一种用于信号调制的方法包括：
接收信号；
将所接收的信号与第一反馈信号进行组合以产生第一组合后信号；
对所述第一组合后信号进行积分以产生第一多比特输出；
截取所述第一多比特输出；
将截取后的第一多比特输出与第二反馈信号组合以产生第二组合后信号；
对所述第二组合后信号进行积分以产生第二多比特输出；
对所述第二多比特输出或者使用所述第二多比特输出所生成的输出进行量化，以产生量化后信号；并且
使用所述量化后信号来产生所述第一反馈信号和所述第二反馈信号。
25.根据权利要求24所述的方法，还包括：
截取所述第二多比特输出；
使用量化后的信号以产生第三反馈信号，将截取后的第二多比特输出与第三反馈信号组合以产生第三组合后信号；并且
对所述第三组合后信号进行积分。
26.一种希格玛-德塔调制器电路，包括：
第一组合器，其被配置为对输入信号和第一反馈信号进行组合；
第一积分器，其被配置为对所述第一组合器的输出进行积分并且产生第一多比特输出；
第一截取器，其被配置为接收所述第一多比特输出并且从所述第一多比特输出中截取最低有效位；
第一调制级，其被配置为将所述第一截取器的输出和第二反馈信号进行组合，并对所述组合后的信号进行积分，产生第二多比特输出，以及
反馈生成器，其被配置为生成所述第一反馈信号和所述第二反馈信号。
27.根据权利要求26所述的希格玛-德塔调制器电路，其中所述第一组合器被配置为对所述输入信号进行采样，其中所述输入信号的频率为至少4GHz。
28.根据权利要求26所述的希格玛-德塔调制器电路，其中所述第一截取器被配置为从所述第一多比特输出中截取两个比特。
29.根据权利要求26所述的希格玛-德塔调制器电路，其中所述第一截取器是二阶截取电路。
30.根据权利要求26所述的希格玛-德塔调制器电路，其中所述第一截取器包括反馈回路，所述反馈回路被配置为使用所述最低有效位生成反馈。
31.根据权利要求26所述的希格玛-德塔调制器电路，其中所述第一反馈信号与所述第二反馈信号不同。
32.根据权利要求26所述的希格玛-德塔调制器电路，其中将所述第一反馈信号可选地与所述输入信号的不同比特组合。
33.根据权利要求26所述的希格玛-德塔调制器电路，其中所述第一组合器和所述第一截取器中的每一个均包括加法器，每个加法器仅有两个信号输入。
34.根据权利要求26所述的希格玛-德塔调制器电路，其中所述第一调制级包括被配置为对所述第一截取器的输出和所述第二反馈信号进行组合的第二组合器，并且还包括被配置为对所述第二组合器的输出进行积分并且产生第二多比特输出的第二积分器。
35.根据权利要求34所述的希格玛-德塔调制器电路，还包括第二截取器，其被配置为接收所述第二多比特输出并且从所述第二多比特输出中截取最低有效位。
36.根据权利要求35所述的希格玛-德塔调制器电路，其中所述第二截取器被配置为从所述第二多比特输出中截取多于2个比特。
37.根据权利要求35所述的希格玛-德塔调制器电路，还包括第二调制级，所述第二调制级包括第三组合器和第三积分器，所述反馈生成器还被配置为生成第三反馈信号，所述第三组合器被配置为将所述第二截取器的输出与第三反馈信号进行组合，所述第三积分器被配置为对所述第三组合器的输出进行积分并且产生第三多比特输出。
38.根据权利要求37所述的希格玛-德塔调制器电路，还包括量化器，所述量化器被配置为对所述第三多比特输出进行量化。
39.根据权利要求38所述的希格玛-德塔调制器电路，其中所述反馈生成器被配置为从所述量化器的输出生成所述第一、第二和第三反馈信号。
40.根据权利要求39所述的希格玛-德塔调制器电路，其中所述反馈生成器被配置为在包括所述第一调制级、所述量化器和所述反馈生成器的反馈回路中导致大约1.6的增益。
41.根据权利要求39所述的希格玛-德塔调制器电路，其中所述反馈生成器被配置为在包括所述第一调制级的反馈回路中产生1到2之间的增益。
42.一种用于信号调制的方法，包括：
将输入信号与第一反馈信号进行组合以产生第一组合后信号；
对所述第一组合后信号进行积分以产生第一多比特输出；
从所述第一多比特输出中截取最低有效位；
将截取后的第一多比特输出与第二反馈信号组合以产生第二组合后信号；
对所述第二组合后信号进行积分以产生第二多比特输出；
将所述第二多比特输出进行量化，并使用所述量化后的信号来产生所述第一反馈信号和所述第二反馈信号。
43.根据权利要求42所述的方法，还包括：截取所述第二多比特输出、使用量化后的信号以产生第三反馈信号，将截取后的第二多比特输出与第三反馈信号组合以产生第三组合后信号；并且对所述第三组合后信号进行积分以产生第三多比特输出。
44.根据权利要求43所述的方法，还包括：对所述第三多比特输出进行量化。
45.根据权利要求42所述的方法，其中将所述输入信号与所述第一反馈信号进行组合以产生第一组合后信号包括对所述输入信号进行采样。
46.根据权利要求42所述的方法，其中截取所述第一多比特输出包括从所述第一多比特输出中截取2个比特。
CN201080013927.9A 2009-03-25 2010-03-19 包括截取的希格玛-德塔调制器及其应用 Expired - Fee Related CN102365824B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US16318209P 2009-03-25 2009-03-25
US12/410,964 US7808415B1 (en) 2009-03-25 2009-03-25 Sigma-delta modulator including truncation and applications thereof
US12/410,964 2009-03-25
US61/163,182 2009-03-25
PCT/US2010/027921 WO2010111128A1 (en) 2009-03-25 2010-03-19 Sigma-delta modulator including truncation and applications thereof

Publications (2)

Publication Number Publication Date
CN102365824A CN102365824A (zh) 2012-02-29
CN102365824B true CN102365824B (zh) 2015-07-29

Family

ID=42781413

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080013927.9A Expired - Fee Related CN102365824B (zh) 2009-03-25 2010-03-19 包括截取的希格玛-德塔调制器及其应用

Country Status (7)

Country Link
US (2) US7808415B1 (zh)
EP (1) EP2412098A4 (zh)
JP (2) JP5345242B2 (zh)
KR (1) KR101635818B1 (zh)
CN (1) CN102365824B (zh)
TW (1) TWI359572B (zh)
WO (1) WO2010111128A1 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080291973A1 (en) * 2004-11-16 2008-11-27 Acco Integrated Ultra-Wideband (Uwb) Pulse Generator
EP2544241A3 (en) 2005-10-12 2013-03-20 Acco Insulated gate field-effect transistor having a dummy gate
US8443023B2 (en) * 2007-03-13 2013-05-14 Applied Micro Circuits Corporation Frequency synthesis rational division
US8762436B1 (en) 2007-03-13 2014-06-24 Applied Micro Circuits Corporation Frequency synthesis with low resolution rational division
US8478805B1 (en) 2007-03-12 2013-07-02 Applied Micro Circuits Corporation Frequency synthesis with low resolution rational division decomposition
US7969243B2 (en) * 2009-04-22 2011-06-28 Acco Semiconductor, Inc. Electronic circuits including a MOSFET and a dual-gate JFET
US8928410B2 (en) 2008-02-13 2015-01-06 Acco Semiconductor, Inc. Electronic circuits including a MOSFET and a dual-gate JFET
US9240402B2 (en) 2008-02-13 2016-01-19 Acco Semiconductor, Inc. Electronic circuits including a MOSFET and a dual-gate JFET
US7863645B2 (en) * 2008-02-13 2011-01-04 ACCO Semiconductor Inc. High breakdown voltage double-gate semiconductor device
US7808415B1 (en) * 2009-03-25 2010-10-05 Acco Semiconductor, Inc. Sigma-delta modulator including truncation and applications thereof
US7952431B2 (en) * 2009-08-28 2011-05-31 Acco Semiconductor, Inc. Linearization circuits and methods for power amplification
US8532584B2 (en) 2010-04-30 2013-09-10 Acco Semiconductor, Inc. RF switches
US8344921B2 (en) * 2010-11-04 2013-01-01 Mediatek Inc. Sigma-delta modulator with SAR ADC and truncater having order lower than order of integrator and related sigma-delta modulation method
US20130332372A1 (en) * 2012-06-06 2013-12-12 Ryan Slifer Marshall Real estate systems and methods for providing lead notifications based on aggregate information
JP5700702B2 (ja) * 2012-07-18 2015-04-15 旭化成エレクトロニクス株式会社 デルタシグマ変調器
CN104485933A (zh) * 2014-11-19 2015-04-01 中国科学院微电子研究所 用于开关电源数字控制器的数字脉冲宽度调制装置
CN107395206B (zh) * 2017-07-26 2020-05-12 中国科学技术大学 带反馈提前置位逐次逼近型数模转换器及相应的Delta-SigmaADC架构
US10944352B2 (en) 2018-03-19 2021-03-09 Tula eTechnology, Inc. Boosted converter for pulsed electric machine control
KR20200123841A (ko) * 2018-03-19 2020-10-30 툴라 이테크놀로지 아이엔씨. 펄스 전기 기계 제어
US11623529B2 (en) 2018-03-19 2023-04-11 Tula eTechnology, Inc. Pulse modulated control with field weakening for improved motor efficiency
KR102034194B1 (ko) 2019-05-07 2019-10-18 아람휴비스 주식회사 다기능을 갖는 맞춤 화장품용 자동 추출 호모 믹서기
KR102201029B1 (ko) 2020-05-14 2021-01-12 아람휴비스 주식회사 가정용 화장품 제조기
US11628730B2 (en) 2021-01-26 2023-04-18 Tula eTechnology, Inc. Pulsed electric machine control
JP2024510092A (ja) 2021-03-15 2024-03-06 トゥラ イーテクノロジー，インコーポレイテッド 電気モータのための波形最適化方法
US11695361B2 (en) 2021-06-14 2023-07-04 Tula eTechnology, Inc. Electric machines with efficient torque transitions
KR102340816B1 (ko) 2021-06-29 2021-12-17 아람휴비스 주식회사 가정용 화장품 제조기
US11557996B1 (en) 2021-07-08 2023-01-17 Tula eTechnology, Inc. Methods of reducing vibrations for electric motors
US11345241B1 (en) 2021-08-12 2022-05-31 Tula eTechnology, Inc. Method of optimizing system efficiency for battery powered electric motors
WO2023038760A1 (en) 2021-09-08 2023-03-16 Tula eTechnology, Inc. Electric machine torque adjustment based on waveform integer multiples
US11637466B1 (en) 2021-10-18 2023-04-25 Tula Etechnology Inc. Mechanical and electromechanical arrangements for field-weakening of an electric machine that utilizes permanent magnets
US11888424B1 (en) 2022-07-18 2024-01-30 Tula eTechnology, Inc. Methods for improving rate of rise of torque in electric machines with stator current biasing
KR102494940B1 (ko) 2022-08-12 2023-02-08 아람휴비스 주식회사 개인별 맞춤 두피 화장품 제조 방법

Family Cites Families (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4255714A (en) * 1979-02-21 1981-03-10 Rca Corporation GaAs Dual-gate FET frequency discriminator
DE3021012C2 (de) * 1980-06-03 1985-08-22 ANT Nachrichtentechnik GmbH, 7150 Backnang Verallgemeinertes interpolativers Verfahren zur Digital-Analog-Umsetzung von PCM Signalen
US4523111A (en) 1983-03-07 1985-06-11 General Electric Company Normally-off, gate-controlled electrical circuit with low on-resistance
US4811075A (en) 1987-04-24 1989-03-07 Power Integrations, Inc. High voltage MOS transistors
US4841466A (en) * 1987-08-24 1989-06-20 Rca Licensing Corporation Bit-serial integrator circuitry
US5061903A (en) 1990-02-27 1991-10-29 Grumman Aerospace Corporation High voltage modified cascode circuit
KR950006483B1 (ko) 1990-06-13 1995-06-15 가부시끼가이샤 도시바 종형 mos트랜지스터와 그 제조방법
US5248970A (en) * 1991-11-08 1993-09-28 Crystal Semiconductor Corp. Offset calibration of a dac using a calibrated adc
JPH05167452A (ja) * 1991-12-12 1993-07-02 Nippon Telegr & Teleph Corp <Ntt> ディジタル／アナログ変換用ノイズシェーピング方法及び回路
US5329282A (en) * 1992-03-02 1994-07-12 Motorola, Inc. Multi-bit sigma-delta analog-to-digital converter with reduced sensitivity to DAC nonlinearities
EP0609009A3 (en) 1993-01-28 1994-11-02 Nat Semiconductor Corp Double gate JFET circuit for controlling threshold voltages.
JP3396512B2 (ja) * 1993-08-31 2003-04-14 パイオニア株式会社 ディザ生成装置
US5625358A (en) * 1993-09-13 1997-04-29 Analog Devices, Inc. Digital phase-locked loop utilizing a high order sigma-delta modulator
KR960006004A (ko) 1994-07-25 1996-02-23 김주용 반도체 소자 및 그 제조방법
US5677927A (en) 1994-09-20 1997-10-14 Pulson Communications Corporation Ultrawide-band communication system and method
US5684080A (en) 1995-11-15 1997-11-04 Shell Oil Company Aqueous polymer emulsion
JPH09266447A (ja) * 1996-03-28 1997-10-07 Sony Corp 語長変換装置及びデータ処理装置
US6088484A (en) * 1996-11-08 2000-07-11 Hughes Electronics Corporation Downloading of personalization layers for symbolically compressed objects
US6091295A (en) * 1997-06-27 2000-07-18 The Whitaker Corporation Predistortion to improve linearity of an amplifier
US5969582A (en) * 1997-07-03 1999-10-19 Ericsson Inc. Impedance matching circuit for power amplifier
US5898198A (en) 1997-08-04 1999-04-27 Spectrian RF power device having voltage controlled linearity
US5912490A (en) 1997-08-04 1999-06-15 Spectrian MOSFET having buried shield plate for reduced gate/drain capacitance
US6061008A (en) * 1997-12-19 2000-05-09 Rockwell Science Center, Inc. Sigma-delta-sigma modulator for high performance analog-to-digital and digital-to-analog conversion
GB2336485B (en) 1998-04-14 2002-12-11 Roke Manor Research Monopulse generator
US5918137A (en) 1998-04-27 1999-06-29 Spectrian, Inc. MOS transistor with shield coplanar with gate electrode
KR100296146B1 (ko) * 1998-05-23 2001-08-07 오길록 소신호선형화장치
WO2000003478A1 (fr) * 1998-07-08 2000-01-20 Hitachi, Ltd. Module amplificateur de puissance haute frequence
JP3323460B2 (ja) * 1998-08-25 2002-09-09 松下電器産業株式会社 ディジタル・アナログ変換装置
US6061555A (en) * 1998-10-21 2000-05-09 Parkervision, Inc. Method and system for ensuring reception of a communications signal
DE59902373D1 (de) * 1998-11-20 2002-09-19 Infineon Technologies Ag Schaltungsanordnung zur quantisierung digitaler signale und filterung des quantisierungsrauschens
DE19902520B4 (de) 1999-01-22 2005-10-06 Siemens Ag Hybrid-Leistungs-MOSFET
JP2000224047A (ja) * 1999-02-03 2000-08-11 Matsushita Electric Ind Co Ltd ディジタル信号処理回路
JP2000307429A (ja) * 1999-04-19 2000-11-02 Denso Corp オーバサンプリングｄ／ａ変換器、オーバサンプリングａ／ｄ変換器、及びスイッチトキャパシタ積分器
TW443039B (en) 1999-05-20 2001-06-23 Ind Tech Res Inst Sigma-delta modulator by using method of local nonlinear feedback loop
US6584205B1 (en) * 1999-08-26 2003-06-24 American Technology Corporation Modulator processing for a parametric speaker system
AU1922100A (en) 1999-11-29 2001-06-04 Multispectral Solutions, Inc. Ultra-wideband data transmission system
US6300835B1 (en) * 1999-12-10 2001-10-09 Motorola, Inc. Power amplifier core
CA2294404C (en) * 2000-01-07 2004-11-02 Tadeuse A. Kwasniewski Delta-sigma modulator for fractional-n frequency synthesis
JP5392959B2 (ja) 2000-09-21 2014-01-22 ケンブリッジ セミコンダクター リミテッド 半導体デバイスおよび半導体デバイスを形成する方法
WO2002056477A2 (en) 2001-01-12 2002-07-18 Broadcom Corp Gain scaling for higher signal-to-noise ratios in multistage, multi-bit delta sigma modulators
US20030227320A1 (en) * 2002-06-05 2003-12-11 Intel Corporation Buffer, buffer operation and method of manufacture
JP3801189B2 (ja) * 2002-08-20 2006-07-26 松下電器産業株式会社 ビットリダクション装置
US7049669B2 (en) 2003-09-15 2006-05-23 Infineon Technologies Ag LDMOS transistor
JP2005295494A (ja) * 2003-12-25 2005-10-20 Matsushita Electric Ind Co Ltd 直流オフセットキャンセル回路
JP4868433B2 (ja) * 2004-02-09 2012-02-01 ソニー・エリクソン・モバイルコミュニケーションズ株式会社 歪み補償装置および歪み補償機能付き電力増幅装置
JP2007533180A (ja) 2004-04-09 2007-11-15 オーディオアシクス エー／エス シグマ・デルタ変調器
JP2006013753A (ja) 2004-06-24 2006-01-12 Renesas Technology Corp 無線通信システムおよび半導体集積回路
US7312481B2 (en) 2004-10-01 2007-12-25 Texas Instruments Incorporated Reliable high-voltage junction field effect transistor and method of manufacture therefor
US20080291973A1 (en) 2004-11-16 2008-11-27 Acco Integrated Ultra-Wideband (Uwb) Pulse Generator
JP4613311B2 (ja) * 2005-02-10 2011-01-19 国立大学法人静岡大学 ２重積分型ａ／ｄ変換器、カラム処理回路、及び固体撮像装置
US20060228850A1 (en) * 2005-04-06 2006-10-12 Pang-Yen Tsai Pattern loading effect reduction for selective epitaxial growth
US7253758B2 (en) 2005-07-20 2007-08-07 Industrial Technology Research Institute Third order sigma-delta modulator
US7176819B1 (en) * 2005-09-08 2007-02-13 Agilent Technologies, Inc. Precision low noise-delta-sigma ADC with AC feed forward and merged coarse and fine results
EP2544241A3 (en) 2005-10-12 2013-03-20 Acco Insulated gate field-effect transistor having a dummy gate
JP2009534874A (ja) * 2006-01-11 2009-09-24 クゥアルコム・インコーポレイテッド オフセットを用いるシグマ−デルタ変調
KR20070079724A (ko) * 2006-02-03 2007-08-08 고상원 전력 증폭기의 선형화를 위한 전치 보정회로
US7554397B2 (en) * 2006-05-22 2009-06-30 Theta Microelectronics, Inc. Highly linear low-noise amplifiers
US7894772B2 (en) * 2006-08-04 2011-02-22 Axiom Microdevices, Inc. Low distortion radio frequency (RF) limiter
CN101145813A (zh) * 2006-09-29 2008-03-19 中兴通讯股份有限公司 一种反馈式的数字自动增益控制的装置及其方法
US7636056B2 (en) 2007-05-22 2009-12-22 Panasonic Corporation Delta sigma modulator operating with different power source voltages
US7525464B2 (en) * 2007-05-29 2009-04-28 National Semiconductor Corporation Sigma-delta modulator with DAC resolution less than ADC resolution
US7679448B1 (en) * 2007-08-30 2010-03-16 Pmc-Sierra, Inc. Continuous wave based bias method and apparatus for minimizing MOS transistor distortion
US7522079B1 (en) * 2007-09-06 2009-04-21 National Semiconductor Corporation Sigma-delta modulator with DAC resolution less than ADC resolution and increased tolerance of non-ideal integrators
US7656229B2 (en) * 2008-01-28 2010-02-02 Qualcomm, Incorporated Method and apparatus for reducing intermodulation distortion in an electronic device having an amplifier circuit
JP4823244B2 (ja) * 2008-01-31 2011-11-24 日本電信電話株式会社 変換器
US7863645B2 (en) * 2008-02-13 2011-01-04 ACCO Semiconductor Inc. High breakdown voltage double-gate semiconductor device
US7710300B2 (en) * 2008-04-03 2010-05-04 Broadcom Corporation Segmented data shuffler apparatus for a digital to analog converter (DAC)
US7808415B1 (en) * 2009-03-25 2010-10-05 Acco Semiconductor, Inc. Sigma-delta modulator including truncation and applications thereof

Also Published As

Publication number Publication date
EP2412098A1 (en) 2012-02-01
WO2010111128A1 (en) 2010-09-30
CN102365824A (zh) 2012-02-29
TW201130232A (en) 2011-09-01
EP2412098A4 (en) 2013-01-23
JP5345242B2 (ja) 2013-11-20
KR20120001782A (ko) 2012-01-04
US20100321222A1 (en) 2010-12-23
TWI359572B (en) 2012-03-01
US7808415B1 (en) 2010-10-05
US20100245144A1 (en) 2010-09-30
JP2014033449A (ja) 2014-02-20
KR101635818B1 (ko) 2016-07-04
JP5496399B2 (ja) 2014-05-21
JP2012521727A (ja) 2012-09-13
US7969341B2 (en) 2011-06-28

Similar Documents

Publication Publication Date Title
CN102365824B (zh) 包括截取的希格玛-德塔调制器及其应用
US7701286B2 (en) Multibit digital amplifier for radio-frequency transmission
US8120518B2 (en) Digital feedforward sigma-delta modulator in analog-to-digital converter and modulation method thereof
US7557744B2 (en) PWM driver and class D amplifier using same
US7176820B1 (en) Multiple input sigma-delta architecture
US7091778B2 (en) Adaptive wideband digital amplifier for linearly modulated signal amplification and transmission
Li et al. A 21-GS/s single-bit second-order delta–sigma modulator for FPGAs
US8890634B2 (en) Multiplexed configurable sigma delta modulators for noise shaping in a 25-percent duty cycle digital transmitter
US5191331A (en) Sigma-delta modulator for a D/A converter with pseudorandom jitter signal insertion
CN107689794B (zh) Δ-σ调制器及用于δ-σ调制器的方法
WO2018101467A1 (ja) ２次デルタシグマ変調器と送信装置
JP2002057732A (ja) 送信回路装置
CN107769790B (zh) Δ-σ调制器
US9632753B2 (en) Spectral shaping of pseudorandom binary sequence
US20010048384A1 (en) Analog-to-digital converter
JP2008259201A (ja) デジタル変調のためのシステム及び方法
JP2007037147A (ja) 多用途電流加算を用いたデジタル／アナログ変換方法及びシステム
US7970075B2 (en) Apparatus and method for up-conversion of radio signals
EP2983296A1 (en) Delta sigma modulator and modulation method thereof
CA2185026A1 (en) Method and apparatus for reducing quantization noise
US20050225463A1 (en) High-speed MASH sigma-delta modulator architecture and method of operation thereof
Dooley et al. Reconfigurable Class S power amplifiers at RF and microwave frequencies
JP4635091B2 (ja) 信号処理装置およびその装置を用いた半導体デバイス試験装置
Kinyua et al. High resolution multi-bit sigma-delta modulator architecture
Mahajan et al. Analysis of delta sigma modulator

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160901

Address after: France Ludwig Ann

Patentee after: Ai Ke

Address before: American California

Patentee before: Acco Semiconductor Inc.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150729

Termination date: 20190319

CF01 Termination of patent right due to non-payment of annual fee