CN102498695B

CN102498695B - 用于在预定时间间隔内一起测试多个数据分组收发机的方法和系统

Info

Publication number: CN102498695B
Application number: CN201080040977.6A
Authority: CN
Inventors: C·V·奥尔加德
Original assignee: Litepoint Corp
Current assignee: Litepoint Corp
Priority date: 2009-09-21
Filing date: 2010-09-15
Publication date: 2015-03-25
Anticipated expiration: 2030-09-15
Also published as: TW201119255A; US8085685B2; WO2011034923A3; KR20120083315A; TWI493903B; JP2013505639A; US20110069624A1; KR101660080B1; CN102498695A; WO2011034923A2; JP5670457B2

Abstract

本发明提供了一种用于在预定时间间隔内一起测试多个数据分组收发机的方法和系统。生成下行链路分组序列并将其分配为被多个数据分组收发机所接收的下行链路分组对应序列，通过发送多个上行链路数据分组对应序列的相应一个，所述多个数据分组收发机中的每一个在预定时间间隔内的至少相应部分内响应于所述下行链路分组对应序列的相应一个。组合所述上行链路分组对应序列的每一个的至少一部分来提供测试数据分组序列，其中测量了所述测试数据分组序列的至少一个信号参数。

Description

用于在预定时间间隔内一起测试多个数据分组收发机的方法和系统

技术领域

本发明涉及用于测试无线设备的方法和系统，具体地讲，涉及用于并行测试无线设备的方法和系统，以通过将各个数据分组部分交错为待分析复合分组来减少总测试时间。

背景技术

许多当前的手持设备都采用了无线“连接”以执行通话、数字数据传输、地理定位等。尽管在频谱、调制方法和谱功率密度方面存在差异，但无线连接标准采用了同步数据分组来发送和接收数据。

通常，这些无线连接功能(如WiFi、WiMAX、蓝牙等)通过行业认可的标准(如IEEE 802.11和IEEE 802.16)进行定义，这些标准规定了具有那些连接功能的设备必须符合的参数和限制。

在设备开发连续性的任意时间点，可能有必要测试和验证设备是否在其标准规格内运行。测试需要花费时间，需要专用的仪器，会增加生产此类设备的成本。因此，期望具有这样一种技术，该技术可以降低总测试时间，同时不会影响所需的完整性。

同时对多个设备进行测试时，每个单元的测试时间因设备的数量而减少。例如，如果测试单个设备需要100秒，则同时测试四个此类设备也可以在100秒内完成，因此每个设备的测试时间变为25秒。此外，如果每个同时的分组可用于不止一次测试序列捕获，则总测试时间还可以减少更多。

发明内容

根据所要保护的本发明，可通过使各个数据分组部分时间交错来对多个被测设备(DUT)执行同时测试。根据其基础标准的描述，可对多个DUT的同期同步数据分组进行多路复用和交错，以在单个数据分组的最小持续时间内捕获一个或多个测试序列。因此，总测试时间得以显著减少。

根据所要保护的本发明，提供了一种用于在预定时间间隔内一起测试多个数据分组收发机的方法和系统。生成下行链路数据分组序列并分配为被多个数据分组收发机所接收的下行链路数据分组的对应序列，通过发送多个上行链路数据分组的对应序列的相应一个，所述多个数据分组收发机中的每一个在预定时间间隔内的至少相应部分内响应于下行链路数据分组的对应序列中的相应一个。组合上行链路数据分组的对应序列中的每一个的至少一部分，以提供测试数据分组序列，其中测量了测试数据分组序列的至少一个信号参数。

根据所要保护的本发明的一个实施例，用于在预定时间间隔内一起测试多个数据分组收发机的方法包括：

生成下行链路数据分组序列；

将下行链路数据分组序列分配为多个下行链路数据分组对应序列；

在预定时间间隔的至少相应部分内，使用多个数据分组收发机中的相应一个接收多个下行链路数据分组对应序列中的每一个，并对此作出响应，从而发送多个上行链路数据分组对应序列中的相应一个；

组合多个上行链路数据分组对应序列中的每一个的至少一部分，以提供测试数据分组序列；以及

测量测试数据分组序列的至少一个信号参数。

根据所要保护的本发明的另一个实施例，包含用于在预定时间间隔期间一起测试多个数据分组收发机的系统的设备包括：

信号发生器电路，其用于提供下行链路分组序列；

信号分配电路，其耦合到信号发生器电路，并通过提供供多个数据分组收发机接收的多个下行链路数据分组对应序列而响应于下行链路数据分组序列和一个或多个分配控制信号，通过发送多个上行链路数据分组对应序列中的相应一个，所述多个数据分组收发机中的每一个在预定时间间隔内的至少相应部分内响应于多个下行链路数据分组对应序列中的相应一个；

信号组合电路，其通过提供测试数据分组序列而响应于多个上行链路数据分组对应序列中的每一个的至少一部分和一个或多个组合控制信号；以及

信号测量电路，其耦合到信号组合电路，并通过测量测试数据分组序列的至少一个信号参数而响应于测试数据分组序列和一个或多个测量控制信号。

根据所要保护的本发明的又一个实施例，包含用于在预定时间间隔期间一起测试多个数据分组收发机的系统的设备包括：

信号发生器装置，其用于生成下行链路数据分组序列；

信号分配器装置，其通过将下行链路数据分组序列分配为供多个数据分组收发机接收的多个下行链路数据分组对应序列而响应于一个或多个分配控制信号，通过发送多个上行链路数据分组对应序列中的相应一个，所述多个数据分组收发机中的每一个在预定时间间隔的至少相应部分内响应于多个下行链路数据分组对应序列中的相应一个；

信号组合器装置，其通过组合多个上行链路数据分组对应序列中的每一个的至少一部分来响应于一个或多个组合控制信号，以提供测试数据分组序列，以及

信号测量装置，其通过测量测试数据分组序列的至少一个信号参数而响应于一个或多个测量控制信号。

附图说明

图1示出了用于测试DUT发送(TX)功能的常规方法，该DUT采用无线标准，例如WiMAX，其中下行链路分组触发上行链路分组的发送。

图2示出了(例如)使用矢量信号发生器(VSG)生成下行链路分组顺序序列，并将其发送到多个DUT，然后捕获所得顺序上行链路分组并对其进行切换(如一次切换一个)以(例如)使用矢量信号分析器(VSA)进行分析的方法。

图3示出了将下行链路分组并行发送到四个DUT并使每个DUT引发对应的上行链路分组的方法。

图3A、3B和3C示出了图3流程的可能初始条件，其中由于不同的初始化和同步延迟，可能会用不止一个下行链路分组从多个DUT中引出同时上行链路分组。

图4示出了四个并行的上行链路分组，这四个上行链路分组以时间交错方式生成单个上行链路分组，该单个上行链路分组包含来自四个独立上行链路分组中的每一个的分组分量，其被传输到VSA以进行分析。

图5示出了四个并行的上行链路分组，这四个上行链路分组以时间交错方式生成上行链路分组序列，该上行链路分组序列包含来自四个独立上行链路分组中的每一个的不同序列，其被传输到VSA以进行分析(例如，捕获和交错所用分组部分，以确定与标准功率频谱屏蔽一致的功率频谱密度)。

图6和7示出了用于更好地利用VSA和VSG的时间交错的“管线式”方法。

具体实施方式

以下是结合附图详述的所要保护的本发明的示例性实施例。此类描述旨在用于示例，并非对本发明的范围进行限制。此类实施例得到了足够详细的描述，使得本领域的普通技术人员可以实施本主题发明，应当理解，在不脱离本主题发明精神或范围的前提下，可以实施具有一些变型的其他实施例。

在本发明全文中，都不存在与上下文相反的明确指示，应当理解，所述的独立电路元件可以是单数形式也可以是复数形式。例如，术语“电路”可包括单个元件或多个元件，其可以是有源的和/或无源的，并且可以连接或以其他方式耦合在一起(例如以一个或多个集成电路芯片的形式)以提供所述功能。另外，术语“信号”可以指一个或多个电流、一个或多个电压、或数据信号。在附图中，类似或相关的元件将具有类似或相关的字母、数字或数字字母混合指示词。另外，虽然本发明使用分立电子电路(优选地以一个或多个集成电路芯片的形式)在实施的上下文中进行了讨论，但作为另外一种选择，也可以根据待处理信号频率或数据速率，使用一个或多个适当编程的处理器来实施此类电路任何部分的功能。此外，虽然图中示出了多个实施例的功能块的示意图，但这些功能块不一定指示硬件电路之间是分开的。因此，例如，可以在一个硬件(如通用信号处理器、随机存取存储器、硬盘驱动器等)中实施功能块(如处理器、存储器等)中的一者或多者。相似地，所述任何程序可以是独立的程序，也可以作为子程序合并在操作系统中，还可以是已安装软件包中的功能，等等。

参见图1，用于测试无线标准(如IEEE 802.16e(WiMAX))的常规测试系统10可根据一个或多个用户或编程控制输入11a将下行链路分组DL 13从VSG 12发送到DUT 14，接着，DUT 14将发送上行链路分组UL 15。这将根据一个或多个用户或编程控制输入11b通过VSA 16进行捕获和评价(例如，通过信号功率测量等)。就WiMAX而言，从DL分组13到UL分组15的持续时间最少为5毫秒(5ms)。因此，使用该测试方法测试从一个DL分组13到引发的UL分组15所需的最小测试时间为至少5ms。

参见图2，根据所要保护的本发明的一个实施例，根据一个或多个用户或编程控制输入111a，具有单个VSG 12和VSA 16的测试系统100a可使用切换电路112a顺序测试多个DUT 14a、14b、14c、14d，并在先前响应的UL分组115a、115b、115c、115d后将DL分组113a、113b、113c、113d分配给其相应的DUT 14a、14b、14c、14d。(例如，通过切换电路112a分配下一个DL分组113a、113b、113c、113d的操作可按照预定时间间隔由一个或多个用户或编程控制输入111a来引发。作为另外一种选择，每个DUT 14a、14b、14c、14d都可发送状态或确认信号以激活所述一个或多个用户或编程控制输入111a中的一个，从而通过切换电路112a引发下一个DL分组113a、113b、113c、113d的分配)。

然后又根据一个或多个用户或编程控制输入111b，通过附加切换电路116a切换所得UL分组115a、115b、115c、115d，使其结合到UL分组序列117中，以通过VSA 16进行分析。在每个DL+UL分组持续时间均为至少5ms的情况下，测试来自四个DUT中每一个的一个DL+UL分组序列的最小总测试时间将为4＊5ms，或20ms。(然而，如本领域的普通技术人员所容易理解的那样，在实际操作中，由于信号延迟，期望的总测试时间可能会略大于20ms。)

参见图3，根据所要保护的本发明的另一个实施例，可将具有单个VSG 12和VSA 16(未示出)的测试系统100b设计为使用信号分离器112b(如电阻功率分配器)捕获每个单个DL分组13，以形成四个类似的DL分组113a、113b、113c、113d。这些DL分组113a、113b、113c、113d将被同时发送到多个(如四个)DUT 14a、14b、14c、14d以引发多个(如四个)同步UL分组115a、115b、115c、115d。因此，可以通过将同时的DL数据分组113a、113b、113c、113d提供给每个DUT 14a、14b、14c、14d而引发同时的UL数据分组115a、115b、115c、115d。

然而，参见图3A、3B和3C，DUT 14a、14b、14c、14d可以具有不同的初始化和同步特性。因此，如图3A所示，发送到DUT 14a、14b、14c、14d的第一组并行的类似DL分组113a、113b、113c、113d只可引发UL分组子集115a、115c。如图3B所示，第二组并行的类似DL分组113a、113b、113c、113d仍然只能引发UL分组子集115a、115c、115d。然而，如图3C所示，一旦引发和同步了所有DUT 14a、14b、14c、14d，则所有后续并行的类似DL分组113a、113b、113c、113d将引发完整的一组同时的UL分组115a、115b、115c、115d。因此，在引发和同步之后，由单个VSG 12提供并被信号分离器112b分配为类似的同时的DL分组113a、113b、113c、113d的单个DL分组13将在被多个DUT 14a、14b、14c、14d接收时，引发相应组的同时的UL分组115a、115b、115c、115d，如图3所示。

本领域的普通技术人员将容易地理解到，以这种方式发送分离的DL分组113a、113b、113c、113d仅为可引发同时的UL分组115a、115b、115c、115d的方式的一个例子。对于所要保护的本发明的目的而言，更重要的是引发同时的响应UL分组115a、115b、115c、115d。

参见图4，根据所要保护的本发明的另一个实施例，使用具有单个VSA 16的测试系统100c，可通过切换电路116a多路复用同时的UL分组115a、115b、115c、115d，使得实际上每个数据分组中仅有一部分在单个数据分组的总持续时间内被顺序切换。因此，作为示例，当切换采样间隔为1ms时，每个UL分组115a、115b、115c、115d的已采样1ms部分115aa、115ba、115ca、115da都将通过交换机116a顺序传输，从而生成交错分组117，该交错分组117包含原始UL分组115a、115b、115c、115d的已采样1ms部分115aa、115ba、115ca、115da序列。

本领域的普通技术人员将容易地理解到，该信号切换方法仅出于示例性目的，而并非具有排他性。例如，可使用如上所述的一拖四交换机，或者可使用一对一拖二交换机，或者可使用可编程衰减器，其中所需信号通道被编程为具有低衰减(如基本上为零阻抗)，而不需要的信号通道被编程为具有高衰减(即，显著大于所需信号通道的衰减)，上述所有方式都将实现针对所要保护的本发明目的的相似结果。

VSA 16接收时间交错分组117，并可通过同步操作(如，通过一个或多个控制输入11b)识别UL分组115a、115b、115c、115d中的哪一个贡献了已接收分组117的部分115aa、115ba、115ca、115da中的哪一个。例如，功率测量通常仅要求测量分组中的小部分119a、119b、119c、119d。通过交错UL分组115a、115b、115c、115d的小部分115aa、115ba、115ca、115da，VSA 16将能够在单个5ms间隔内测试所有DUT 14a、14b、14c、14d的功率输出。因此，例如就WiMAX而言，最小为20ms的顺序测试时间现在可以减少至四分之一，即减小到5ms。功率测量是DUT校准的关键部分，并且通常是较长的测试过程中的一个。因此，通过并行测试与时间交错捕获的结合，将此类校准测试的主要部分减少75％，可显著影响测试时间效率。本领域的普通技术人员将容易地理解到，根据所要保护的本发明，除功率之外或作为功率的替代，也可测量其他信号参数或特性。换句话讲，可通过对分组的一部分进行采样来量化其他信号参数或特性，而不一定需要分组报头的相关知识，例如，信号频谱特性或信号质量(例如根据IEEE 802.16e标准的信号)，其允许测量误差矢量量值(EVM)而无需分组报头的相关知识。

参见图5，根据所要保护的本发明的另一个实施例，还使用了具有单个VSA 16的测试系统100d，该系统除了测量输出功率保持恒定的同时UL分组115a、115b、115c、115d的功率之外，也可测量在分组持续时间间隔T1+T2内变化的功率。可使交换机116a同步(例如通过一个或多个控制输入111b)，以捕获八个部分115aa、115ab、115ba、115bb、115ca、115cb、115da、115db。在时间间隔T1和T2期间，存在八个切换捕获间隔，分别是t1-4和t5-8。在T1的捕获间隔t1-4期间，每个UL分组115a、115b、115c、115d都被采样一次以生成第一相应分组样本115aa、115ba、115ca、115da，这些分组样本用于组合(例如多路复用)到VSA 16的第一数据分组117a中。在T2的捕获间隔t5-8期间，每个UL分组115a、115b、115c、115d都被再一次采样以生成第二相应分组样本115ab、115bb、115cb、115db，这些分组样本用于组合(例如多路复用)到VSA 16的第二数据分组117b中。因此，VSA 16在与使用图4的系统100c的四个样本相同的时间间隔内，接收了八个供分析的样本。

频谱功率密度屏蔽可能需要完整的分组样本以执行分析，并且在一些情况下，对不止一个分组测量平均功率。如果所需样本的数量要求大于完成捕获和多路复用的最小间隔的时间间隔，根据所要保护的本发明的另一个实施例，可从第一组同时UL分组中捕获样本的子集，并且从后续组的同时UL分组中捕获样本的附加子集。并行同步与交错的组合将进一步节省大量的时间。

参见图6，根据所要保护的本发明的另一个实施例，由于UL分组为同步发送的，从而使分组的定时已知，由不同DUT引发UL分组的时间可以相互错开。只要错开的分组之间的相对定时是已知的，就可如上所述完成并行的交错测试。例如，就WiMAX而言，完整的5ms时隙(假设每个DL和UL分组均为2.5ms)可用于UL分组发送，从而能够有机会在2.5＊5ms＝7.5ms(即，2.5个时隙)内捕获四个完整分组。

例如，这可通过如下方式来完成：将DL分组113a、113b、113c、113d对应于四个DUT 14a、14b、14c、14d中的两个错开半个时隙，例如，使得所述两个DUT 14a、14b在5ms时隙的第一个2.5ms内接收其DL分组113a、113b，而另两个DUT 14c、14d在5ms时隙的第二个2.5ms内接收其DL分组113c、113d。因此，在5ms时隙的第二个2.5ms内引发第一相应UL分组115a、115b，在随后5ms时隙的第一个2.5ms内引发第二相应UL分组115c、115d。

VSA 16(未示出)从第一DUT 14a中捕获UL分组115a。第二DL分组113c、113d与第一UL分组115a、115b并行发送，从而引发第二UL分组115c、115d。然后，来自第三DUT 14c的第三UL分组115c被VSA 16捕获。因此，VSA 16会以无闲置时间的方式处理UL分组。如果通过从第二DUT 14b和第四DUT 14d捕获UL分组115b、115d来重复该处理操作，则从所有四个DUT 14a、14b、14c、14d测量所有四个2.5ms UL分组115a、115b、115c、115d只需2.5时隙。相似地，VSG 12(未示出)会以无闲置时间的方式发出DL分组113a、113b、113c、113d。因此，可以达到充分利用VSG 12和VSA 16的目的，进而允许在每个5ms时间间隔内收集更多数据，例如每5ms时间间隔执行两个分组的频谱屏蔽测量。

如本领域的普通技术人员将容易地理解到，由于一些DUT将在其他DUT接收DL分组的同时发送UL分组，因此，DUT间将需要一些最小信号隔离。然而，如本领域的普通技术人员将进一步理解到，可使用传统屏蔽箱等实现充分的隔离(如大于60dB)，只要VSG的功率相对较高。实现这一点应该不是问题，因为已发送的VSG信号水平通常将显著大于由DUT发送的UL分组所引起的任何耦合信号的信号水平。此外，此类耦合信号将表现为带内干扰，而此类系统正是为补偿这种干扰而设计。作为另一种方式，可略微更改两个数据集之间的VGA发送频率以防止错误的分组检测。虽然该后一种方法可能需要两个或更多个屏蔽箱，但所述完全同步法应该只需要一个屏蔽箱，其中四个DUT设置在同一屏蔽箱中。虽然测试误分组率(PER)将需要重新同步DUT，以使其以并行方式而不是时间错开方式工作，但与如上所述有效地将分组捕获时间减半相比，此类重新同步的任何附加时间都将是最小的。

如本领域的普通技术人员将容易地理解到，可将如上所述测试方法扩展为测试两组四个DUT。这种扩展还将有效地使吞吐量增加一倍，只要分析速度足够高。

参见图7，根据所要保护的本发明的另一个实施例，可对DUT14a、14b、14c、14d的驱动程序进行编程，以使用相对于起始信号(如输入的DL分组113a、113b、113c、113d或编程的起始时间)的指定时间偏移进行传输。因此，VSA 16将再次被充分利用，因为UL分组115a、115b、115c、115d成对出现，具有所述时间偏移。例如，VSA16将接收被编程为在DL分组113a、113b之后的第一对UL分组115a、115b，而另两个DUT 14c、14d将生成具有编程延迟的UL分组115c、115d，例如，在其相应DL分组113c、113d结束之后延迟2.5ms。其他组合对于本领域的普通技术人员而言将是显而易见的。

在不脱离本发明范围和精神的前提下，对于本领域的技术人员而言，本发明结构和操作方法的各种其他修改和更改将是显而易见的。虽然本发明已结合具体优选的实施例进行了描述，但应当理解，不应将所要保护的本发明不当地限制在此类具体实施例中。其意图是，以下权利要求书限定了本发明的范围，因此涵盖了落在这些权利要求书及其等同内容范围内的结构和方法。

Claims

1.一种用于在预定时间间隔内一起测试多个数据分组收发机的方法，所述方法包括：

生成下行链路数据分组序列；

将所述下行链路数据分组序列分配为多个下行链路数据分组对应序列；

使用多个数据分组收发机中的相应一个接收所述多个下行链路数据分组对应序列中的每一个，并响应于此而发送多个上行链路数据分组对应序列中的相应一个，其中接收的所述多个下行链路数据分组对应序列包括按照预定时间间隔的一部分在时间上相互错开的下行链路数据分组序列；

组合所述多个上行链路数据分组对应序列中的每一个的至少一部分，以提供测试数据分组序列；以及

测量所述测试数据分组序列的至少一个信号参数。

2.根据权利要求1所述的方法，其中所述分配包括：切换所述下行链路数据分组序列以提供所述多个下行链路数据分组对应序列中的各个下行链路数据分组对应序列。

3.根据权利要求1所述的方法，其中所述分配包括：多路分解所述下行链路数据分组序列以提供所述多个下行链路数据分组对应序列中的各个下行链路数据分组对应序列。

4.根据权利要求1所述的方法，其中所述分配包括：衰减所述多个下行链路数据分组对应序列中的选定的下行链路数据分组对应序列。

5.根据权利要求1所述的方法，其中所述分配包括：同时提供所述多个下行链路数据分组对应序列。

6.根据权利要求1所述的方法，其中所述组合包括：切换所述多个上行链路数据分组对应序列中的每一个的至少一部分以提供所述测试数据分组序列。

7.根据权利要求1所述的方法，其中所述组合包括：多路复用所述多个上行链路数据分组对应序列中的每一个的至少一部分以提供所述测试数据分组序列。

8.根据权利要求1所述的方法，其中所述组合包括：选择性衰减所述多个上行链路数据分组对应序列中的每一个的至少一部分以提供所述测试数据分组序列。

9.根据权利要求1所述的方法，其中所述测量包括：测量所述测试数据分组序列的至少一部分的功率水平。

10.一种包括用于在预定时间间隔内一起测试多个数据分组收发机的系统的设备，所述设备包括：

信号发生器电路，所述信号发生器电路用于提供下行链路数据分组序列；

信号分配电路，所述信号分配电路耦合到所述信号发生器电路，并通过提供供多个数据分组收发机接收的多个下行链路数据分组对应序列而响应于所述下行链路数据分组序列和一个或多个分配控制信号，通过发送多个上行链路数据分组对应序列中的相应一个，所述多个数据分组收发机中的每一个响应所述多个下行链路数据分组对应序列中的相应一个，其中接收的所述多个下行链路数据分组对应序列包括按照预定时间间隔的一部分在时间上相互错开的下行链路数据分组序列；

信号组合电路，所述信号组合电路通过提供测试数据分组序列而响应所述多个上行链路数据分组对应序列中的每一个的至少一部分和一个或多个组合控制信号；以及

信号测量电路，所述信号测量电路耦合到所述信号组合电路，并通过测量所述测试数据分组序列的至少一个信号参数而响应所述测试数据分组序列和一个或多个测量控制信号。

11.根据权利要求10所述的设备，其中所述信号发生器电路包括矢量信号发生器。

12.根据权利要求10所述的设备，其中所述信号分配电路包括信号切换电路。

13.根据权利要求10所述的设备，其中所述信号分配电路包括信号多路分解电路。

14.根据权利要求10所述的设备，其中所述信号分配电路包括信号衰减电路。

15.根据权利要求10所述的设备，其中所述信号分配电路包括信号分离电路。

16.根据权利要求10所述的设备，其中所述信号组合电路包括信号切换电路。

17.根据权利要求10所述的设备，其中所述信号组合电路包括信号多路复用电路。

18.根据权利要求10所述的设备，其中所述信号组合电路包括信号衰减电路。

19.根据权利要求10所述的设备，其中所述信号测量电路包括矢量信号分析器。

20.一种包括用于在预定时间间隔内一起测试多个数据分组收发机的系统的设备，所述设备包括：

信号发生器装置，所述信号发生器装置用于生成下行链路数据分组序列；

信号分配器装置，所述信号分配器装置通过将所述下行链路数据分组序列分配为供多个数据分组收发机接收的多个下行链路数据分组对应序列而响应一个或多个分配控制信号，通过发送多个上行链路数据分组对应序列中的相应一个，所述多个数据分组收发机中的每一个响应所述多个下行链路数据分组对应序列中的相应一个，其中接收的所述多个下行链路数据分组对应序列包括按照预定时间间隔的一部分在时间上相互错开的下行链路数据分组序列；

信号组合器装置，所述信号组合器装置通过组合所述多个上行链路数据分组对应序列中的每一个的至少一部分而响应一个或多个组合控制信号，以提供测试数据分组序列，以及

信号测量装置，所述信号测量装置通过测量所述测试数据分组序列的至少一个信号参数而响应于一个或多个测量控制信号。