CN102543158A - 为易失性存储器提供独立的库刷新的方法和系统 - Google Patents

为易失性存储器提供独立的库刷新的方法和系统 Download PDF

Info

Publication number
CN102543158A
CN102543158A CN2012100108591A CN201210010859A CN102543158A CN 102543158 A CN102543158 A CN 102543158A CN 2012100108591 A CN2012100108591 A CN 2012100108591A CN 201210010859 A CN201210010859 A CN 201210010859A CN 102543158 A CN102543158 A CN 102543158A
Authority
CN
China
Prior art keywords
storehouse
address
refresh
volatile memory
object library
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100108591A
Other languages
English (en)
Other versions
CN102543158B (zh
Inventor
佩里·威尔曼·小雷马克吕斯
罗伯特·迈克尔·沃克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN102543158A publication Critical patent/CN102543158A/zh
Application granted granted Critical
Publication of CN102543158B publication Critical patent/CN102543158B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1636—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement using refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/402—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明提供一种存储器系统。所述存储器系统包括：具有许多库的易失性存储器，每一库具有许多行；和存储器控制器，其经配置以引导所述易失性存储器进入一自动刷新模式，所述存储器控制器经进一步配置以向所述易失性存储器提供一目标库地址。所述易失性存储器经配置以在所述自动刷新模式中执行一自动刷新操作，对由所述目标库地址识别的一目标库执行所述自动刷新操作。当对所述目标库执行所述自动刷新操作时，所述复数个库中除所述目标库以外的剩余库可用于存储器存取。

Description

为易失性存储器提供独立的库刷新的方法和系统
本申请为申请日为2005年5月27日，申请号为PCT/US2005/018580，发明名称为“为易失性存储器提供独立的库刷新的方法和系统”的PCT申请进入中国国家阶段后申请号为200580021362.8的发明专利申请的分案申请。
相关申请案
本申请案主张2004年5月27日申请的第60/575,333号美国临时申请案的优先权。
技术领域
本揭示案一般涉及存储器装置，其更明确地说，涉及用于为易失性存储器提供独立库刷新的方法和系统。
背景技术
易失性存储器是一种一般被构造为许多阵列(或库)的存储媒介。每一库经进一步配置为具有行和列的“存储器单元”的矩阵，且每一列进一步被存储器的输入/输出(I/O)宽度划分。存储器中的位置是由库、行和列唯一指定的。存储器控制器可用于通过指示数据的库、行和列位置从存储器中检索数据。举例来说，对于具有16位外部数据总线的四库128Mb存储器来说，可能的逻辑地址映射包括9位列地址、2位库地址和12位行地址。
在读取或写入存储器位置之前，必须首先打开相应的行。打开行的过程需要最小数目的时钟循环tRCD，其表示行至列延迟。一旦打开一行，就可按需要读取或写入该行中的列地址。对于某些动态随机存取存储器(DRAM)，例如同步DRAM(SDRAM)，在任何一个时间只能保持每个库有一行打开；随后对相同库但不同行中执行存储器存取需要关闭当前行并打开新的一行。
在动态易失性存储器的情况下，必须以平均间隔tREFI循环性地刷新或重新激励每一单元，以便维持数据完整性。由于单元是根据存储电荷的电容器设计的，可能会随着时间而放电，所以必须刷新单元。刷新是对存储器中的单元进行重新充电或重新激励的过程。一般以一次一行的方式刷新单元。当前存在许多经设计以刷新易失性存储器的方法。这些方法中的某些方法(如果不是全部的话)引起性能和/或功率方面的高成本。举例来说，存在两种一般用来控制现代数字系统中的易失性存储器的刷新的常见方法或技术。一种方法依靠存储器来保持对需要通过使用在存储器上可用的内建刷新机构来刷新的行和库的跟踪；另一种方法依靠存储器控制器来保持对需要刷新的行和库的跟踪。
通过易失性存储器的自动刷新和自刷新功能利用第一种常用方法。这些功能使用存储器的内建刷新地址。在存储器的现行使用期间，如果需要刷新循环，那么存储器控制器对所有库预充电，且接着使用自动刷新命令来告诉存储器发出一内部刷新循环。一旦接收到自动刷新命令，存储器使内部刷新地址计数器递增且执行内部刷新循环。在自动刷新模式中，存储器使用其内部刷新地址计数器中的刷新地址来确定对哪些行/库执行刷新循环并循环经过相关行。在一个实施方案中，内部刷新地址计数器包括行地址寄存器和库地址寄存器。内部刷新地址计数器由刷新时钟控制。库地址寄存器递增以循环经过存储库中的每一者，且库地址寄存器的实行引起行地址寄存器递增。其它实施方案不具有库地址寄存器，因为所有库是同时刷新的。
此非同时的库自动刷新实施方案的缺点在于，因为存储器控制器不知道将要刷新哪一内部库，所以需要存储器控制器在发出自动刷新命令之前关闭所有打开的行。因此，存储器数据总线在自动刷新序列期间的可用性是零。此序列最多需要tRP+tRFC+tRCD个循环，其中tRP表示行预充电延迟，tRFC表示刷新循环时间且tRCD表示行至列延迟。对于133MHz存储器，此可为16个时钟循环(120ns)。这些循环有时被称作死循环，因为存储器数据总线在此时期期间不可用。
在非使用时期期间，存储器控制器可使存储器处于自刷新模式中。在自刷新模式中，存储器使用其自身的内部时钟和刷新地址计数器来产生刷新以刷新存储器的行。因为可使用自刷新模式，所以此方法有利于在闲置状态期间节约功率。自刷新状态使用小量功率并通过刷新存储器来维持存储器的内容。由于只需要小量功率，所以此方法通常用于低功率应用。
第二种方法有时用于避免上文提到的存储器数据总线上的死循环。根据此第二种方法，经由存储器控制器实现刷新的控制。此方法不使用存储器上可用的任何内建刷新机制。在此方法下，存储器控制器以规则给定的间隔(tREFI)通过使用库/行地址组合以有序方式打开和关闭行来明确地产生刷新。刷新时钟(其确定刷新速率)和库/行地址组合在存储器控制器内部。此方法对于高速度/高性能应用来说是最好的。此方法允许存储器控制器刷新特定存储库且同时许可其它存储库维持打开以供存取，从而导致高性能；对其它库的读取和写入一般可并行持续且不会中断。此方法的不利方面在于，在系统断电或较长的闲置状态期间，当存储器控制器不刷新存储器时，存储器不能保持在自刷新状态中。如上文所提到的，自刷新状态是大多数易失性存储器的内建功能。因为存储器的自刷新功能独立于存储器控制器使存储在存储器中的刷新地址计数器中的刷新地址(即，行/库地址)递增，所以不能使用存储器维持的刷新地址，因为其不与存储器控制器一致或同步。
刷新操作可降低存储器子系统的性能，因为每一刷新循环强迫存储器进入闲置状态，在此期间数据存取不可用。举例来说，如果特定的存储库需要刷新循环且同时所述库处于活动状态，那么必须关闭所述库以允许发生刷新操作。关闭库意味着必须延迟原本要执行的任何数据操作，因此影响了系统性能。
一些现有方案可用于减少刷新操作的性能影响。这些方案通常涉及使用比所需刷新速率高的刷新速率，以便在预定刷新时期内可刷新更多的存储库。通过刷新更多的存储库，可降低必须关闭活动存储库以进行刷新的几率。然而，使用较高的刷新速率具有其缺陷。举例来说，刷新速率的增加意味着需要更多的功率，这又会导致较低的性能。此外，仅使用较高的刷新速率并非总能避免在需要刷新时关闭活动存储库的需要；在某些情形中，无论如何都必须要关闭活动存储库，因而打消了通过使用较高的刷新速率而获得的任何益处。
因此，需要提供用于为易失性存储器提供独立的库刷新的更有效的方法和系统。
发明内容
在本发明的一个方面中，一种存储器系统包括：具有复数个库的易失性存储器，每一库具有复数个行；和存储器控制器，其经配置以引导所述易失性存储器进入自动刷新模式，所述存储器控制器经进一步配置以向所述易失性存储器提供目标库地址，其中所述易失性存储器经配置以在自动刷新模式中执行自动刷新操作，所述自动刷新操作是对由所述目标库地址识别的一目标库执行的，且其中当对目标库执行自动刷新操作时，所述复数个库中除所述目标库以外的剩余库可用于存储器存取。
在本发明的另一方面中，一种存储器系统包括：一易失性存储器，其具有一库地址锁存器、复数个库、复数个刷新行计数器，每一刷新行计数器与一相应的库相关联且经配置以存储一目标行地址；和一存储器控制器，其经配置以引导所述易失性存储器进入一自动刷新模式，所述存储器控制器经进一步配置以将一目标库地址载入所述库地址锁存器，其中所述易失性存储器经配置以在所述自动刷新模式中执行自动刷新操作，所述自动刷新操作是使用存储在与所述目标库相关联的所述刷新行计数器中的所述目标行地址对由所述目标库地址识别的一目标库执行的。
在本发明的又一方面中，一种存储器系统包括：一易失性存储器，其具有复数个库；用于存储一目标库地址的锁存装置；用于为每一相应库维持一目标行地址的计数器装置；和控制器装置，其用于引导所述易失性存储器进入一自动刷新模式并将所述目标库地址载入所述锁存装置中，其中所述易失性存储器经配置以从所述锁存装置中检索所述目标库地址并在所述自动刷新模式中执行自动刷新操作，所述自动刷新操作是使用针对所述目标库的所述目标行地址对由所述目标库地址识别的一目标库执行的。
在本发明的另一方面中，一种用于为具有复数个库的易失性存储器提供存储器刷新的方法包括：为所述复数个库中的每一者维持一目标行地址，其中所述复数个库的所述目标行地址彼此独立；载入一目标库地址，且引导所述易失性存储器进入一自动刷新模式并使用对应于所述目标库的所述目标行地址对由所述目标库地址识别的一目标库执行一自动刷新操作。
应了解，通过以下详细描述，所属领域的技术人员将容易明了本发明的其它实施例，其中通过说明的方式展示并描述本发明的各种实施例。如将意识到的，本发明可以有其它且不同的实施例，且其若干细节可在各种其它方面进行修改，所有这些都不脱离本发明的精神和范畴。因此，图式和详细描述在性质上将被认为是说明性的而非限制性的。
附图说明
在附图中通过实例的方式而不是限制的方式说明本发明的各方面，其中：
图1是说明可用于实践根据本揭示案的独立刷新方法的配置的简化方框图；和
图2是说明可用于实践根据本揭示案的独立刷新方法的易失性存储器的简化方框图。
具体实施方式
下文结合附图陈述的详细描述期望为本发明的各种实施例的描述，而不期望代表其中可实践本发明的仅有的实施例。详细描述包括特定细节以便提供对本发明的全面理解。然而，所属领域的技术人员将明了，可在没有这些特定细节的情况下实践本发明。在某些例子中，以方框图的形式展示众所周知的结构和组件以避免对本发明的概念造成混淆。
现在将描述存储器系统的各种实施例。在一个实施例中，提供一种独立的刷新方法，其在刷新操作期间改进了存储器中的数据可用性。图1展示可用于实践独立刷新方法的配置100。如图1中所示，可使用易失性存储器110和经配置以控制易失性存储器的控制器120实践所述独立刷新方法。易失性存储器110可为(例如)DRAM(动态随机存取存储器)、SDRAM(同步DRAM)和各种其它类型的DRAM等。基于本文提供的揭示和教示，所属领域的技术人员将明了如何使用需要刷新操作的其它类型存储器来实践本揭示案。在一个实施方案中，经由控制逻辑或控制存储器控制器120和易失性存储器110的处理器来实现所述独立的刷新方法。应了解，控制逻辑或处理器可构建为独立模块或集成为另一组件(例如存储器控制器120)的一部分。
图2进一步展示易失性存储器110的一个实施例，其可用于实践所述独立的刷新方法。易失性存储器110可进一步包括一库地址锁存器200、一刷新触发器230、许多刷新行计数器210a-d和许多库220a-d。库地址锁存器200用于存储针对将被刷新的特定库的目标库地址。库220a-d中的每一者与其相应的刷新行计数器210a-d相关联。刷新行计数器210a-d的初始值在通电或重启时初始化。举例来说，所述刷新行计数器210a与库220a相关联。刷新行计数器210a-d用于维持针对各自库220a-d中待刷新的行的目标行地址。存储在刷新行计数器210a-d中的目标行地址彼此独立。如下文进一步描述，所述刷新触发器230用于在自刷新模式期间控制库地址锁存器200。刷新触发器230可为(例如)时钟或其它定时机制。
存储器控制器120(见图1)可引导易失性存储器110进入自动刷新模式，并自动刷新易失性存储器110内的特定库(例如库220a)，同时其它库(例如库220b-d)保持可用于存取。为起始自动刷新循环，存储器控制器220(见图1)向易失性存储器110发出自动刷新命令并将库地址240载入库地址锁存器200中。库地址240用于识别库220a-d中为刷新目标的库。库地址240还用于识别与待刷新的库相关联的相应刷新行计数器。因此，通过存储在库地址锁存器200中的库地址和存储在相应刷新行计数器中的目标行地址，可识别出特定库中待刷新的特定行。在执行了刷新操作后，通过控制逻辑(未图示)使与刚被刷新的库相关联的刷新行计数器递增。因为存储器控制器120知道待刷新的特定库，所以可不中断地对其它库继续存取。这将存储器数据总线利用率最大化，通过避免不必要的行关闭/打开序列而降低功率消耗，并用于将转移等待时间(transferlatency)最小化。
另外，因为库220a-d具有其自身的刷新行计数器210a-d，所以存储器控制器120具有向特定库指派独立刷新的灵活性。换句话说，库220a-d可彼此独立地刷新。举例来说，在一个例子中，存储器控制器120可向易失性存储器110发出自动刷新命令以自动刷新库220a。接着从存储在与库220a相关联的刷新行计数器210a中的目标行地址开始刷新库220a中的一个或一个以上行。在另一例子中，存储器控制器120可向易失性存储器110发出自动刷新命令以自动刷新不同的库，库220c。接着从存储在与库220c相关联的刷新行计数器210c中的目标行地址开始刷新库220c中的一个或一个以上行。应注意，分别存储在刷新行计数器210a和210c中的目标行地址可以相同或不同。
通过允许独立刷新每一库，存储器控制器120能够利用一给定的库闲置时的那些时段向易失性存储器110发出自动刷新命令，以便在轮到闲置的库之前先于排定时间对所述闲置的库执行提前刷新。因此，因为当库220a-d活动时排定刷新的执行频率较低，所以增加了库220a-d的可用性。在一个实例中，如果库220a在一延长时期内是闲置的，那么可对库220a执行额外的提前刷新；因此，当库220a活动时可跳过对库220a的排定刷新。在另一实例中，如果库220b在较短的时期内是闲置的，那么存储器控制器120可选择起始较少的提前刷新。
具有提前于排定时间进行刷新的能力允许库220a-d在高数据流量时期期间更有效率地操作。举例来说，如果给定的库提前于排定时间n个刷新，那么存储器控制器120可避免向那个库发出n个有规则排定的刷新的开销，而是可继续实施存储器存取操作。这将存储器数据总线利用率最大化，通过避免不必要的行关闭/打开序列而减少功率消耗，并有助于将转移等待时间最小化。
此外，存储器控制器120可引导易失性存储器110进入自刷新模式。当进入自刷新模式时，易失性存储器110从存储在库地址锁存器200中的最新的库地址开始。最新的库地址一般是最新的自动刷新操作中使用的库地址。通过使用当前存储在库地址锁存器200中的库地址，易失性存储器110能够在最后的自动刷新操作之后在存储器控制器120停止的地方重新开始。
在每一自刷新操作期间，通过当前存储在库地址锁存器200中的库地址来识别待刷新的目标库。通过当前存储在与目标库相关联的刷新行计数器中的目标行地址来进一步识别待刷新的目标库中的特定行。因此，可对目标库中的特定行执行刷新操作。
此外，在每一自刷新操作期间，通过刷新触发器230使库地址锁存器200递增。通过使库地址锁存器200递增，库地址经更新以识别待刷新的下一目标库。另外，还通过控制逻辑(未图示)使与刚被刷新的库相关联的刷新行计数器递增以提供针对那个库的经更新的目标行地址；经更新的目标行地址将在下一次刷新那个库时使用。
接着使用库地址锁存器200中的经更新的库地址和与由经更新的库地址识别的库相关联的相应刷新行计数器来执行下一自刷新操作。
因此，当易失性存储器110进入自刷新模式时，通过使用库220a-d的相应刷新行计数器210a-d来循环经过所述库。
或者，当易失性存储器110进入自刷新模式时，可使用分别存储在相应刷新行计数器210a-d中的目标行地址来同时刷新所有的库220a-d。可经由控制逻辑(未图示)实现对所有库220a-d的同时刷新和对刷新行计数器210a-d的相关操作。基于本文所提供的揭示和教示，所属领域的技术人员将了解如何根据本揭示案中所揭示的概念来实现同时刷新。
结合本文所揭示的实施例描述的方法或算法可以控制逻辑、编程指令或其它命令的形式直接包含在硬件中、可由处理器执行的软件模块中或二者的组合中。软件模块可驻存在RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、抽取式光盘、CD-ROM或所属领域中已知的任何其它形式的存储媒介中。存储媒介可耦合到处理器以使得处理器可从所述存储媒介中读取信息或将信息写入所述存储媒介。在替代方案中，所述存储媒介可与处理器整合。
提供所揭示的实施例的先前描述以使得所属领域的任何技术人员可制作或使用本发明。所属领域的技术人员将明了对这些实施例作出的各种修改，且在不脱离本发明的精神或范畴的情况下，本文界定的一般原理可应用于其它实施例。因此，并不期望本发明限于本文所展示的实施例，而是期望其符合与权利要求书相一致的完整范畴，其中除非有明确声明，否则以单数形式参考元件并不意味着“一个且仅一个”，而是意味着“一个或一个以上”。所属领域的技术人员已知的或以后会知道的本揭示案中所描述的各种实施例的元件的所有结构性和功能性等效物明确以引用的方式并入本文中，且期望由权利要求书涵盖。另外，不管是否在权利要求书中明确陈述了揭示内容，本文所揭示的任何此类内容均不期望公布于众。没有权利要求要素要依据35 U.S.C.§112第六段的条款来解释，除非使用短语“用于……的装置”明确陈述所述要素，或在方法权利要求项的情况下使用短语“用于……的步骤”来陈述所述要素。

Claims (21)

1.一种存储器系统，其包含：
一易失性存储器，具有复数个库，每一库具有复数个行；
一存储器控制器，其经配置以引导所述易失性存储器进入一自动刷新模式，所述存储器控制器经进一步配置以向所述易失性存储器提供一目标库地址；
其中所述易失性存储器经配置以在所述自动刷新模式中执行一自动刷新操作，所述自动刷新操作是对由所述目标库地址识别的一目标库执行的；
其中当对所述目标库执行所述自动刷新操作时，所述复数个库中除所述目标库以外的剩余库可用于存储器存取；且
其中所述存储器控制器经进一步配置以引导所述易失性存储器进入一自刷新模式；
其中所述易失性存储器经进一步配置以通过递增所述目标库地址来产生当前的目标库地址而在所述自刷新模式中循环经过所述复数个库；
其中在每一自刷新操作期间，所述易失性存储器经进一步配置以基于存储在所述关联的刷新行计数器中的目标行地址来刷新由所述当前的目标库地址识别的所述库；
其中当进入所述自刷新模式时，所述易失性存储器从存储在库地址锁存器中的最新的库地址开始，所述最新的库地址是最新的自动刷新操作中使用的库地址；且其中所述易失性存储器经进一步配置以当所述目标库闲置时在所述自动刷新模式中对所述目标库执行一个或一个以上额外的自动刷新操作来产生对所述目标库的一个或一个以上提前刷新。
2.根据权利要求1所述的系统，其中所述易失性存储器进一步包含复数个刷新行计数器，每一刷新行计数器与一相应库相关联，且经配置以维持一目标行地址；且
其中所述易失性存储器经进一步配置以使用存储在与所述目标库相关联的所述刷新行计数器中的所述目标行地址对所述目标库执行所述自动刷新操作。
3.根据权利要求2所述的系统，其中分别存储在所述复数个刷新行计数器中的所述目标行地址是彼此独立的。
4.根据权利要求1所述的系统，其中所述易失性存储器经进一步配置以当已执行一个或一个以上提前刷新时避免执行一有规则排定的刷新，并继续其正常操作。
5.根据权利要求1所述的系统，其中所述易失性存储器是一动态随机存取存储器(DRAM)或一同步DRAM中的一者。
6.一种存储器系统，其包含：
一易失性存储器，其具有一库地址锁存器、复数个库、复数个刷新行计数器，每一刷新行计数器与一相应的库相关联且经配置以存储一目标行地址；和
一存储器控制器，其经配置以引导所述易失性存储器进入一自动刷新模式，所述存储器控制器经进一步配置以将一目标库地址载入所述库地址锁存器中；
其中所述易失性存储器经配置以在所述自动刷新模式中执行一自动刷新操作，所述自动刷新操作是使用存储在与所述目标库相关联的所述刷新行计数器中的所述目标行地址对由所述目标库地址识别的一目标库执行的；
其中所述存储器控制器经进一步配置以引导所述易失性存储器进入一自刷新模式；
其中所述易失性存储器经进一步配置以通过递增所述库地址锁存器来产生当前的目标库地址而在所述自刷新模式中循环经过所述复数个库；且
其中在每一自刷新操作期间，所述易失性存储器经进一步配置以基于存储在所述关联的刷新行计数器中的目标行地址来刷新由所述当前的目标库地址识别的所述库；
其中当进入所述自刷新模式时，所述易失性存储器从存储在所述库地址锁存器中的最新的库地址开始，所述最新的库地址是最新的自动刷新操作中使用的库地址；且
其中所述易失性存储器经进一步配置以当所述目标库闲置时在所述自动刷新模式中对所述目标库执行一个或一个以上额外的自动刷新操作来产生对所述目标库的一个或一个以上提前刷新。
7.根据权利要求6所述的系统，其中当对所述目标库执行所述自动刷新操作时，所述复数个库中除所述目标库以外的剩余库可用于存储器存取。
8.根据权利要求6所述的系统，其中分别存储在所述复数个刷新行计数器中的所述目标行地址是彼此独立的。
9.根据权利要求6所述的系统，其中所述易失性存储器经进一步配置以当已执行一个或一个以上提前刷新时避免执行一有规则排定的刷新，并继续其正常操作。
10.根据权利要求6所述的系统，其中一旦所述易失性存储器进入所述自刷新模式，存储在所述库地址锁存器中的所述目标库地址便表示在最后的自动刷新操作中使用的最后的库地址。
11.根据权利要求6所述的系统，其中所述易失性存储器是一动态随机存取存储器(DRAM)或一同步DRAM中的一者。
12.一种存储器系统，其包含：
一具有复数个库的易失性存储器；
用于存储一目标库地址的锁存装置；
用于为每一相应库维持一目标行地址的计数器装置；和
用于引导所述易失性存储器进入一自动刷新模式并将所述目标库地址载入所述锁存装置中的控制器装置；
其中所述易失性存储器经配置以从所述锁存装置中检索所述目标库地址并在所述自动刷新模式中执行一自动刷新操作，所述自动刷新操作是使用所述目标库的所述目标行地址对由所述目标库地址识别的一目标库执行的；且
其中所述控制器装置进一步用于引导所述易失性存储器进入一自刷新模式；
其中所述易失性存储器经进一步配置以通过递增所述锁存装置来产生当前的目标库地址而在所述自刷新模式中循环经过所述复数个库；且
其中在每一自刷新操作期间，所述易失性存储器经进一步配置以基于所述库的所述目标行地址来刷新由所述当前的目标库地址识别的所述库；
其中当进入所述自刷新模式时，所述易失性存储器从存储在库地址锁存器中的最新的库地址开始，所述最新的库地址是最新的自动刷新操作中使用的库地址；且
其中所述易失性存储器经进一步配置以当所述目标库闲置时在所述自动刷新模式中对所述目标库执行一个或一个以上额外的自动刷新操作来产生对所述目标库的一个或一个以上提前刷新。
13.根据权利要求12所述的系统，其中当对所述目标库执行所述自动刷新操作时，所述复数个库中除所述目标库以外的所述剩余库可用于存储器存取。
14.根据权利要求12所述的系统，其中由所述计数器装置维持的所述复数个库的所述目标行地址是彼此独立的。
15.根据权利要求12所述的系统，其中所述易失性存储器经进一步配置以当已执行一个或一个以上提前刷新时避免执行一有规则排定的刷新，并继续其正常操作。
16.根据权利要求12所述的系统，其中一旦所述易失性存储器进入所述自刷新模式，存储在所述锁存装置中的所述目标库地址便表示在最后的自动刷新操作中使用的最后的库地址。
17.根据权利要求12所述的系统，其中所述易失性存储器是一动态随机存取存储器(DRAM)或一同步DRAM中的一者。
18.一种用于为具有复数个库的一易失性存储器提供存储器刷新的方法，其包含：
为所述复数个库中的每一者维持一目标行地址，其中所述复数个库的所述目标行地址是彼此独立的；
载入一目标库地址；
引导所述易失性存储器进入一自动刷新模式，且使用对应于所述目标库的所述目标行地址对由所述目标库地址识别的一目标库执行一自动刷新操作；
引导所述易失性存储器进入一自刷新模式；
通过递增所述目标库地址来在所述自刷新模式中循环经过所述复数个库，并在每一自刷新操作期间基于对应于所述所识别的库的所述目标行地址对由所述目标库地址识别的所述库执行一刷新；且
如果所述目标库闲置，那么在所述自动刷新模式中对所述目标库执行一个或一个以上额外的自动刷新操作来产生对所述目标库的一个或一个以上提前刷新，其中当进入所述自刷新模式时，所述易失性存储器从存储在库地址锁存器中的最新的库地址开始，所述最新的库地址是最新的自动刷新操作中使用的库地址。
19.根据权利要求18所述的方法，其中当对所述目标库执行所述自动刷新操作时，所述复数个库中除所述目标库以外的所述剩余库可用于存储器存取。
20.根据权利要求18所述的方法，其进一步包含：
如果已执行一个或一个以上提前刷新，那么避免执行一有规则排定的刷新，并继续所述易失性存储器的正常操作。
21.根据权利要求18所述的方法，其中所述易失性存储器是一动态随机存取存储器(DRAM)或一同步DRAM中的一者。
CN201210010859.1A 2004-05-27 2005-05-27 为易失性存储器提供独立的库刷新的方法和系统 Active CN102543158B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US57533304P 2004-05-27 2004-05-27
US60/575,333 2004-05-27
US10/982,691 2004-11-05
US10/982,691 US7184350B2 (en) 2004-05-27 2004-11-05 Method and system for providing independent bank refresh for volatile memories

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN 200580021362 Division CN1977338A (zh) 2004-05-27 2005-05-27 为易失性存储器提供独立的库刷新的方法和系统

Publications (2)

Publication Number Publication Date
CN102543158A true CN102543158A (zh) 2012-07-04
CN102543158B CN102543158B (zh) 2015-01-21

Family

ID=34981522

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210010859.1A Active CN102543158B (zh) 2004-05-27 2005-05-27 为易失性存储器提供独立的库刷新的方法和系统

Country Status (9)

Country Link
US (2) US7184350B2 (zh)
EP (1) EP1756833B1 (zh)
JP (2) JP5175093B2 (zh)
KR (1) KR100870478B1 (zh)
CN (1) CN102543158B (zh)
IL (1) IL179501A0 (zh)
MX (1) MXPA06013732A (zh)
TW (1) TW200615969A (zh)
WO (1) WO2005119690A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108369819A (zh) * 2015-12-09 2018-08-03 英特尔公司 在自刷新模式期间附加刷新操作的执行

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100543914B1 (ko) * 2003-04-30 2006-01-23 주식회사 하이닉스반도체 리프레쉬 동작시 피크 전류를 줄일 수 있는 반도체 메모리장치
US7236416B2 (en) * 2004-05-21 2007-06-26 Qualcomm Incorporated Method and system for controlling refresh in volatile memories
US7079440B2 (en) * 2004-05-27 2006-07-18 Qualcomm Incorporated Method and system for providing directed bank refresh for volatile memories
US7088633B2 (en) * 2004-05-27 2006-08-08 Qualcomm Incorporated Method and system for providing seamless self-refresh for directed bank refresh in volatile memories
US7953921B2 (en) * 2004-12-28 2011-05-31 Qualcomm Incorporated Directed auto-refresh synchronization
US9384818B2 (en) 2005-04-21 2016-07-05 Violin Memory Memory power management
US20080151670A1 (en) * 2006-12-22 2008-06-26 Tomohiro Kawakubo Memory device, memory controller and memory system
JP5109388B2 (ja) * 2007-02-07 2012-12-26 富士通セミコンダクター株式会社 メモリ装置，メモリコントローラ及びメモリシステム
US7590021B2 (en) * 2007-07-26 2009-09-15 Qualcomm Incorporated System and method to reduce dynamic RAM power consumption via the use of valid data indicators
KR100909630B1 (ko) * 2007-11-02 2009-07-27 주식회사 하이닉스반도체 어드레스 카운터 회로
US20090204837A1 (en) * 2008-02-11 2009-08-13 Udaykumar Raval Power control system and method
US7990795B2 (en) * 2009-02-19 2011-08-02 Freescale Semiconductor, Inc. Dynamic random access memory (DRAM) refresh
US8310893B2 (en) * 2009-12-16 2012-11-13 Micron Technology, Inc. Techniques for reducing impact of array disturbs in a semiconductor memory device
KR101796116B1 (ko) 2010-10-20 2017-11-10 삼성전자 주식회사 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법
US9293187B2 (en) * 2011-09-26 2016-03-22 Cisco Technology, Inc. Methods and apparatus for refreshing digital memory circuits
KR20130090633A (ko) 2012-02-06 2013-08-14 삼성전자주식회사 반도체 메모리 장치의 리프레쉬 회로 및 리프레쉬 제어 방법
KR20160023274A (ko) * 2014-08-22 2016-03-03 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
US9728245B2 (en) 2015-02-28 2017-08-08 Intel Corporation Precharging and refreshing banks in memory device with bank group architecture
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
US10141042B1 (en) 2017-05-23 2018-11-27 Micron Technology, Inc. Method and apparatus for precharge and refresh control
CN112106138B (zh) 2018-05-24 2024-02-27 美光科技公司 用于行锤击刷新采样的纯时间自适应采样的设备和方法
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US10573370B2 (en) 2018-07-02 2020-02-25 Micron Technology, Inc. Apparatus and methods for triggering row hammer address sampling
US10726903B2 (en) * 2018-09-21 2020-07-28 Nanya Technology Corporation Row-determining circuit, DRAM, and method for refreshing a memory array
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
WO2020117686A1 (en) 2018-12-03 2020-06-11 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation
CN111354393B (zh) 2018-12-21 2023-10-20 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11615831B2 (en) 2019-02-26 2023-03-28 Micron Technology, Inc. Apparatuses and methods for memory mat refresh sequencing
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US10978132B2 (en) 2019-06-05 2021-04-13 Micron Technology, Inc. Apparatuses and methods for staggered timing of skipped refresh operations
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5089987A (en) * 1989-03-30 1992-02-18 Mitsubishi Denki Kabushiki Kaisha Refresh control circuit
US5796669A (en) * 1997-03-03 1998-08-18 Mitsubishi Denki Kabushiki Kaisha Synchronous semiconductor memory device
CN1137491C (zh) * 1998-03-30 2004-02-04 西门子公司 动态随机存取存储器中的译码自动刷新模式

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4687107A (en) * 1985-05-02 1987-08-18 Pennwalt Corporation Apparatus for sizing and sorting articles
JPH03124399U (zh) * 1990-03-28 1991-12-17
DE69228233T2 (de) * 1991-12-18 1999-09-16 Sun Microsystems Inc Wahlfreie Auffrischung
JPH07141862A (ja) * 1993-06-25 1995-06-02 Toshiba Corp リフレッシュタイミング制御装置
JPH08129881A (ja) * 1994-10-31 1996-05-21 Ricoh Co Ltd Ｓｄｒａｍ制御装置
EP0778994A2 (en) 1995-06-30 1997-06-18 Koninklijke Philips Electronics N.V. Tunable crystal oscillator with harmonic output
US5873114A (en) * 1995-08-18 1999-02-16 Advanced Micro Devices, Inc. Integrated processor and memory control unit including refresh queue logic for refreshing DRAM during idle cycles
US5627791A (en) * 1996-02-16 1997-05-06 Micron Technology, Inc. Multiple bank memory with auto refresh to specified bank
JPH1166843A (ja) * 1997-08-08 1999-03-09 Mitsubishi Electric Corp 半導体記憶装置
JP3490887B2 (ja) * 1998-03-05 2004-01-26 シャープ株式会社 同期型半導体記憶装置
WO1999046775A2 (en) * 1998-03-10 1999-09-16 Rambus, Inc. Performing concurrent refresh and current control operations in a memory subsystem
JP2001332083A (ja) * 2000-05-18 2001-11-30 Nec Corp 半導体記憶装置およびそのアドレス制御方法
JP2001332084A (ja) * 2000-05-22 2001-11-30 Fujitsu Ltd 半導体記憶装置及び半導体記憶装置のリフレッシュ方法
US20020069319A1 (en) * 2000-12-01 2002-06-06 Ming-Hsien Lee Method and apparatus of event-driven based refresh for high performance memory controller
US6529433B2 (en) * 2001-04-03 2003-03-04 Hynix Semiconductor, Inc. Refresh mechanism in dynamic memories
KR100429872B1 (ko) * 2001-06-27 2004-05-04 삼성전자주식회사 반도체 메모리 장치의 이용 효율을 높이는 메모리 시스템및 상기 반도체 메모리 장치의 리프레쉬 방법
US6859407B1 (en) * 2004-01-14 2005-02-22 Infineon Technologies Ag Memory with auto refresh to designated banks
KR100653688B1 (ko) * 2004-04-29 2006-12-04 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 리프레쉬 방법, 및 이장치를 위한 메모리 시스템
US7236416B2 (en) * 2004-05-21 2007-06-26 Qualcomm Incorporated Method and system for controlling refresh in volatile memories
US7079440B2 (en) * 2004-05-27 2006-07-18 Qualcomm Incorporated Method and system for providing directed bank refresh for volatile memories
US7088633B2 (en) * 2004-05-27 2006-08-08 Qualcomm Incorporated Method and system for providing seamless self-refresh for directed bank refresh in volatile memories

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5089987A (en) * 1989-03-30 1992-02-18 Mitsubishi Denki Kabushiki Kaisha Refresh control circuit
US5796669A (en) * 1997-03-03 1998-08-18 Mitsubishi Denki Kabushiki Kaisha Synchronous semiconductor memory device
CN1137491C (zh) * 1998-03-30 2004-02-04 西门子公司 动态随机存取存储器中的译码自动刷新模式

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108369819A (zh) * 2015-12-09 2018-08-03 英特尔公司 在自刷新模式期间附加刷新操作的执行
CN108369819B (zh) * 2015-12-09 2022-05-13 英特尔公司 在自刷新模式期间附加刷新操作的执行

Also Published As

Publication number Publication date
US7583552B2 (en) 2009-09-01
JP5819125B2 (ja) 2015-11-18
JP5175093B2 (ja) 2013-04-03
EP1756833A1 (en) 2007-02-28
TW200615969A (en) 2006-05-16
US20070121409A1 (en) 2007-05-31
MXPA06013732A (es) 2007-03-15
WO2005119690A1 (en) 2005-12-15
KR100870478B1 (ko) 2008-11-27
US20050265104A1 (en) 2005-12-01
JP2008500644A (ja) 2008-01-10
IL179501A0 (en) 2007-05-15
US7184350B2 (en) 2007-02-27
EP1756833B1 (en) 2014-06-04
CN102543158B (zh) 2015-01-21
KR20070027619A (ko) 2007-03-09
JP2012009129A (ja) 2012-01-12

Similar Documents

Publication Publication Date Title
CN102543158A (zh) 为易失性存储器提供独立的库刷新的方法和系统
CN1977340B (zh) 为易失性存储器中的引导式库刷新提供无缝自刷新的方法和系统
CN101740113B (zh) 用于为易失性存储器提供定向库刷新的方法及系统
CN101103415B (zh) 用于使刷新操作对易失性存储器性能的影响最小化的方法及系统
US9418723B2 (en) Techniques to reduce memory cell refreshes for a memory device
US7603512B2 (en) Dynamic memory refresh controller, memory system including the same and method of controlling refresh of dynamic memory
CN102737706B (zh) 控制易失性存储器中的刷新的方法和系统
US8947968B2 (en) Memory having power saving mode
US20130262901A1 (en) Memory system and server system
WO2010072507A1 (en) Power management of a spare dram on a buffered dimm
CN101861571A (zh) 用于修改存储器存取次序的系统、设备及方法
KR101893895B1 (ko) 메모리 시스템 및 그 동작 제어 방법
CN109219850B (zh) 存储器中的延迟回写
US7180806B2 (en) Memory device, refresh control circuit to be used for the memory device, and refresh method
CN1906698A (zh) 刷新半导体存储器中数据的方法和电路结构
CN100585732C (zh) 用于为易失性存储器提供定向库刷新的方法及系统
CN103871452B (zh) 使用前端预充电的存储器和方法
TWI663543B (zh) Memory system
CN1977338A (zh) 为易失性存储器提供独立的库刷新的方法和系统
US20120089773A1 (en) Dynamic random access memory unit and data refreshing method thereof
CN1973333A (zh) 控制易失性存储器中的刷新的方法和系统
US9361972B1 (en) Charge level maintenance in a memory
US20230221871A1 (en) Memory device and operating method thereof
CN117789785A (zh) 存储器件及其操作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant