CN102656687A - 集成在电子衬底中的通孔结构 - Google Patents

集成在电子衬底中的通孔结构 Download PDF

Info

Publication number
CN102656687A
CN102656687A CN2010800567394A CN201080056739A CN102656687A CN 102656687 A CN102656687 A CN 102656687A CN 2010800567394 A CN2010800567394 A CN 2010800567394A CN 201080056739 A CN201080056739 A CN 201080056739A CN 102656687 A CN102656687 A CN 102656687A
Authority
CN
China
Prior art keywords
substrate
conductive layer
conductive layers
outer conductive
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800567394A
Other languages
English (en)
Other versions
CN102656687B (zh
Inventor
李霞
赵伟
曹禺
顾时群
升·H·康
金明初
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN102656687A publication Critical patent/CN102656687A/zh
Application granted granted Critical
Publication of CN102656687B publication Critical patent/CN102656687B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6638—Differential pair signal lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809—Coaxial layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明揭示一种安置于衬底中的通孔结构的系统。所述系统包括第一通孔结构，所述第一通孔结构包含安置于所述衬底中的外部导电层、内部绝缘层和内部导电层。所述外部导电层分离所述内部绝缘层与所述衬底，且所述内部绝缘层分离所述内部导电层与所述外部导电层。第一互补对的第一信号通过所述内部导电层，且所述第一互补对的第二信号通过所述外部导电层。在不同实施例中，提供一种在电子衬底中形成通孔结构的方法。

Description

集成在电子衬底中的通孔结构
技术领域
本发明大体来说涉及电子衬底，且特定来说涉及具有通孔结构的电子衬底。
背景技术
针对集成电路的封装技术的近来发展已引入了穿硅通孔(TSV)，所述穿硅通孔(TSV)为通过硅晶片或裸片的垂直电耦合件。对于形成3D电封装以使得导电层可堆叠于彼此的顶部上且可通过利用TSV而在导电层之间传递信号来说，TSV为重要的。
在常规封装设计中，可存在TSV的阵列或丛集以用于在不同导电层之间传递信号。除了占用衬底中的空间以外，TSV还可能影响到相邻或邻近TSV的功能性。举例来说，邻近TSV之间的互感可引起串话，所述串话在一些情况下可负面地影响电封装的操作。为了减小互感的作用，增大邻近TSV之间的间隔，且需要基于通过TSV的信号的电流密度和这些信号的频率的复杂计算以确保电封装的恰当操作。
与TSV相关联的另一设计挑战为衬底中的涡电流损耗的产生。涡电流归因于改变磁场而形成于衬底中。举例来说，当电流通过TSV时，磁场和电场形成于TSV周围且穿透衬底。通过TSV的电流的改变可引起衬底内的磁场和电场的改变。涡电流可产生诱发磁场，所述诱发磁场对抗衬底中的磁场的改变。归因于衬底的相对较高的电阻率，涡电流消散到衬底中且可在衬底内产生热。可将绝缘材料安置于衬底与导电层之间，所述绝缘材料可减小电场且削弱磁场的作用。然而，涡电流损耗仍成问题。
因此，将需要在不增大TSV之间的间隔的情况下减小衬底内的涡电流损耗且减小邻近TSV之间的互感的作用。
发明内容
在一个实施例中，提供一种安置于衬底中的通孔结构的系统。所述系统包括第一通孔结构，所述第一通孔结构具有安置于所述衬底中的外部导电层、内部绝缘层和内部导电层。所述外部导电层分离所述内部绝缘层与所述衬底，且所述内部绝缘层分离所述内部导电层与所述外部导电层。互补对的第一信号通过所述内部导电层，且所述互补对的第二信号通过所述外部导电层。所述第一信号与第二信号可包含实质上相反的极性。再者，还可将外部绝缘层安置于所述衬底中以使得所述外部绝缘层分离所述外部导电层与所述衬底。或者，自对准硅化物(salicide)膜可耦合到所述外部导电层。所述自对准硅化物膜可形成适于耦合到金属层的环状结构。
在其另一形式中，通孔结构的所述系统可进一步包括相邻于所述第一通孔结构而安置的第二通孔结构。所述第二通孔结构可包括由外部导电层围绕的内部导电层以及安置于所述内部导电层与外部导电层之间的内部绝缘层。第二互补对的第一信号通过所述内部导电层，且所述第二互补对的第二信号通过所述外部导电层。在不同形式中，所述第一互补对的所述第二信号与所述第二互补对的所述第二信号可包含实质上相反的极性。
在另一实施例中，提供一种在电子衬底中形成通孔结构的方法。所述方法包括在所述衬底中形成开口，以及在所述开口中沉积外部导电层。所述方法还包括在所述开口中沉积内部绝缘层以使得所述外部导电层分离所述内部绝缘层与所述衬底。将内部导电层沉积于所述开口中以使得所述内部绝缘层分离所述外部导电层与所述内部导电层。所述方法进一步包括使所述外部导电层接触自对准硅化物材料。在其另一形式中，可将外部绝缘层沉积于所述开口中以使得所述外部绝缘层分离所述外部导电层与所述衬底。所述自对准硅化物材料还可耦合到接地且/或形成为环状结构。
在不同实施例中，提供一种减小电子装置中的电场或磁场的方法。所述方法包括在衬底中形成第一导电层，以及用绝缘层来围绕所述第一导电层。所述绝缘层被第二导电层围绕。所述方法包括使互补对的第一信号通过所述第一导电层且使所述互补对的第二信号通过所述第二导电层，以使得所述第二导电层适于减小由通过所述第一导电层的所述第一信号产生的电场或磁场。在其一种形式中，所述方法包括将所述第二导电层耦合到第一电位。在其另一形式中，所述方法包括将所述第二导电层耦合到自对准硅化物材料。所述方法还可包括形成围绕所述第二导电层的另一绝缘层。
在另一示范性实施例中，提供一种用于减小电子装置中的电场或磁场的通孔结构。所述通孔结构包括用于在衬底中传导互补对的第一信号的第一导电装置，以及用于在所述衬底中传导所述互补对的第二信号的第二导电装置。所述通孔结构还包括用于使所述第一导电装置与所述第二导电装置绝缘的绝缘装置。所述第一信号与第二信号包含实质上相反的极性。
为了更完整地理解本发明，现参考以下详细描述和附图。
附图说明
图1为在衬底中具有多个屏蔽通孔的电子结构的第一实施例的截面图；
图2为在多层衬底中具有多个屏蔽通孔的多层电封装的截面图；
图3为在衬底中具有多个双通孔结构的电子结构的第二实施例的截面图；
图4为图3的电子结构的沿线A-A截取的截面俯视图；
图5为具有形成于衬底中的多个开口的电子结构的第一实施例的截面图；
图6为沉积有屏蔽层的图5的电子结构的截面图；
图7为沉积有绝缘层的图6的电子结构的截面图；
图8为镀敷有导电材料的图7的电子结构的截面图；
图9为具有衬底的经抛光正面的图8的电子结构的截面图；
图10为在背面衬底薄化之后具有多个通孔的图9的电子结构的截面图；
图11为具有多个通孔的图10的电子结构的截面图，其中电介质材料填充于衬底的背面上；
图12为具有形成于衬底中的多个开口的电子结构的第二实施例的截面图；
图13为沉积有外部绝缘层的图12的电子结构的截面图；
图14为沉积有外部导电层的图13的电子结构的截面图；
图15为沉积有内部绝缘层的图14的电子结构的截面图；
图16为沉积有内部导电层的图15的电子结构的截面图；
图17为具有衬底的经抛光正面的图16的电子结构的截面图；
图18为具有形成有接点的衬底的前面的图17的电子结构的截面图；
图19为具有多个双通孔结构的图18的电子结构的截面图；
图20为具有多个双通孔结构的图19的电子结构的截面图，其中电介质材料填充于衬底的背面上；以及
图21为展示示范性无线通信系统的框图，在所述示范性无线通信系统中可有利地使用支持多个功率模式的存储器功率管理系统。
具体实施方式
参看图1中所展示的实施例，提供电子结构102。电子结构102包括衬底104，多个TSV 106安置于衬底104中。尽管未图示，但在各种实施例中，可在衬底中将多个TSV 106布置为TSV的阵列或丛集。衬底104可由例如硅、碳化硅、二氧化硅、氮化硅或熟练的技术人员已知的任何其它衬底材料等材料制成。衬底104可为多层衬底，例如，内建或层压的多层印刷电路板，或内建或层压的封装衬底。
多个TSV 106中的每一者包括导电层108、绝缘或电介质层110，和可与衬底104接触的屏蔽层112。绝缘或电介质层110位于导电层108与屏蔽层112之间。绝缘或电介质材料110可由例如二氧化硅(SiO2)等氧化物、氮氧化硅(SiON)、氮化硅(SiN)或其它已知电介质材料制成。
屏蔽层112可由包括钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)、其一组合或熟练的技术人员已知的其它类似材料的材料制成。屏蔽层112还可由磁性材料制成。在一个实施例中，屏蔽层厚度可为约10nm到100nm，但在其它实施例中所述厚度可视衬底104的布局和所要的屏蔽特性而为更大或更小。
在图1中所展示的实施例中，因为屏蔽层112从衬底104的正面118延伸到背面120且可与TSV 106的导电层108同轴，所以可将屏蔽层112描述为集成于衬底104内的“同轴”屏蔽层112。然而，屏蔽层112与导电层108的实际对准不必同轴。在衬底104的正面118附近可存在电介质材料116的前层，电介质材料116可包含二氧化硅(SiO2)、氮氧化硅(SiON)、氮化硅(SiN)或其它电介质材料。在衬底104的背面120上可存在扩散势垒电介质膜122，扩散势垒电介质膜122可包括例如碳化硅(SiC)、氮化硅(Si3N4)等材料。
屏蔽层112可借助于自对准硅化物膜114耦合到接地。自对准硅化物膜114可采用任何形状，但在一个方面中，自对准硅化物膜114包含在TSV 106的正面118周围的环。自对准硅化物膜114可耦合到接地，且可用以提供屏蔽层112与接地之间的较佳接触。为了将自对准硅化物膜114耦合到接地，自对准硅化物膜114可耦合到衬底104上方的金属层(所述金属层接地)(参见图2)。
同样如图1的实施例中所展示，多个TSV 106的每一导电层108可耦合到第一背面金属层126(即，“背面金属1”)。第二背面金属层128(即，“背面金属2”)也可形成于衬底104的背面120上，且背面通孔结构130可将第一背面金属层126耦合到第二背面金属层128。例如二氧化硅(SiO2)、氮氧化硅(SiON)、氮化硅(SiN)等电介质材料124可填充衬底104的背面120上的剩余区域。
在图2中所展示的实施例中，提供多层电封装202，在多层电封装202中仅修整了衬底的前部或正面(即，未展示衬底104的背面120已经修整)。多层电封装202包含顶部或上部金属层204、耦合到接地的第二金属层208，和衬底104中的多个屏蔽TSV 106。电介质或绝缘材料206安置于顶部或上部金属层204与接地层208(即，第二金属层)之间以及接地层208与衬底104的正面118之间。额外的导电和不导电层也可安置于衬底104的前面上。
多个TSV 106中的每一者包括内部导电层108、电介质或绝缘层110和屏蔽层112。如参看图1所描述，扩散势垒电介质膜122和电介质材料124可填充衬底104的背面120上的区域。尽管在图2中将扩散势垒122和电介质材料124展示为覆盖衬底104的整个背面120，但可并入背面薄化工艺以打开衬底104的背面120上的TSV 106。
再者，在图2的实施例中，屏蔽层112可与衬底104接触，且自对准硅化物膜114可使屏蔽层112接触接地层208。此情形可通过使用将自对准硅化物膜114耦合到接地层208的接点210而实现。或者，可使用用于使自对准硅化物膜114接触接地的其它常规方法。
具有本文中所描述的屏蔽层的通孔的一个优点为屏蔽层实质上减小了邻近TSV之间的互感。举例来说，在不存在屏蔽层的3×3穿硅通孔(TSV)阵列中，TSV之间的互感影响可为约0.15nH。在此布置中，通孔可具有约3μm的半径、约50μm的高度，且间隔约3μm。然而，在图1的实施例中，在不必增大衬底104中的相邻通孔106之间的间隔的情况下，屏蔽层112实质上减小或消除了通孔106之间的互感。因此，在可包括超过1000个TSV的衬底中，屏蔽层允许相邻TSV间隔开约3μm且TSV之间的互感影响为可忽略的(即，约0nH)。再者，可增大屏蔽层的厚度以进一步减小TSV之间的互感。
屏蔽层还可防止由TSV产生的电场影响电封装的周围组件且减小磁场的作用。具有屏蔽层的TSV的另一优点为电子衬底中的涡电流损耗的实质或完全减小。因此可在电子衬底中实质上或完全地减小涡电流损耗。具有屏蔽层的通孔还可有利地减小衬底内的电磁噪声。通过使用屏蔽层所致的非想要的副作用的这些减小或消除可允许将TSV更紧密地放置在一起且将其它组件放置于更接近于经屏蔽的TSV处。
参看图3中所展示的示范性实施例，提供电子结构302。电子结构302包括衬底304，内部通孔306和外部通孔308安置于衬底304中。外部通孔308“同轴”地围绕衬底304中的内部通孔306，但在其它实施例中，内部通孔306与外部通孔308的实际对准不必同轴。可将外部通孔308围绕内部通孔306的布置描述为衬底304中的“双通孔”结构。所述布置还可称作安置于多层衬底中的“环型对”通孔结构。有可能可将内部通孔306和外部通孔308的布置作为通孔的阵列或丛集安置于衬底304中。
衬底304可由例如硅(Si)、碳化硅(SiC)、二氧化硅(SiO2)、氮化硅(Si3N4)或熟练的技术人员已知的任何其它衬底材料等材料制成。衬底304可为多层衬底，例如，内建或层压的多层印刷电路板，或内建或层压的封装衬底。在一个实施例中，衬底304为互补金属氧化物半导体(CMOS)晶片的一部分。
内部通孔306和外部通孔308分别形成内部和外部信号路径，以使得信号可通过每一通孔的导电层。举例来说，在图3的实施例中，内部通孔306包含信号可通过的内部导电层310。外部通孔308包含外部导电层312，信号可通过所述外部导电层312且所述外部导电层312围绕内部导电层310。内部通孔306和外部通孔308可包含环形或圆形横截面，或所述横截面可形成矩形、半圆形或其它形状的横截面。内部导电层310通过内部绝缘或电介质层314与外部导电层312分离。另外，外部绝缘或电介质层316分离外部导电层312与衬底304。内部绝缘或电介质层314可为与外部绝缘或电介质层316分离的层或两个层可包含同一层。因此，内部绝缘或电介质层314可为与外部绝缘或电介质层316相同或不同的材料。举例来说，所述绝缘或电介质层可由例如二氧化硅(SiO2)等氧化物、氮氧化硅(SiON)、氮化硅(Si3N4)或其它已知电介质材料制成。导电层可由铜、铝或其它已知导电材料制成。
在衬底304的正面330附近可存在电介质材料324的前层，所述电介质材料324包含二氧化硅(SiO2)、氮氧化硅(SiON)、氮化硅(Si3N4)，其一组合或其它电介质材料。同样，在衬底304的背面332上可存在扩散势垒334(即，电介质膜)，所述扩散势垒334可包括例如碳化硅(SiC)、氮化硅(Si3N4)等材料。
在图3中，内部导电层310可耦合到内部接点326且外部导电层312可耦合到衬底304的正面330附近的外部接点328。内部接点326和外部接点328可耦合到同一金属层的不同表面。或者，内部接点326和外部接点328可耦合到不同金属层的表面。
前面区域330(即，衬底304的正面附近)可包含绝缘或电介质材料322。绝缘或电介质材料322可包含与内部绝缘层314和/或外部绝缘层316相同的材料以使得内部导电层310和外部导电层312彼此且与衬底304绝缘。或者，绝缘或电介质材料322可包含与内部绝缘层和/或外部绝缘层316不同的材料。在衬底304的背面332上，电介质材料342填充第一背面金属层336和第二背面金属层338周围的区域。电介质材料342可包含二氧化硅(SiO2)、氮氧化硅(SiON)、氮化硅(Si3N4)，其一组合，或其类似者。
内部通孔306的内部导电层310耦合到第一背面金属层336的接点或表面。同样，外部通孔308的外部导电层312耦合到第一背面金属层336的不同接点或表面。因此，虽然内部导电层310和外部导电层312可耦合到同一第一背面金属层336的接点，但两个导电层耦合到不同表面或接点。或者，内部导电层310可耦合到与外部导电层312不同的背面金属层的接点或表面。在图3的实施例中，背面通孔340将第一背面金属层336耦合到第二背面金属层338。
参看图3和4中所描绘的实施例，内部导电层310形成内部信号路径且外部导电层312形成外部信号路径。第一信号可在第一方向318上通过内部导电层310，且第二信号可在第二方向320上通过外部导电层312。为了减小或消除衬底304中的互感，第一信号可与第二信号相同，但第一方向318与第二方向320相反。因此，所述两个信号包含差分对。或者，互补对的第一信号通过内部导电层310且互补对的第二信号通过外部导电层312。第一信号与第二信号可包含相反极性。
通过使同一信号通过不同导电层，实质上无净电流通过内部通孔306和外部通孔308。此情形还可减小衬底304中的电磁噪声、邻近通孔之间的互感，和每一通孔的总电感。在一替代实施例中，第一信号和第二信号可在同一方向上通过内部导电层310和外部导电层312且因此两个信号包含共同对。
与此特定布置相关联的另一优点为非常接近地放置多个通孔的能力。在图4的实施例中，展示第一双通孔结构402，其中信号在第一方向318上(即，向衬底304中)通过内部导电层310。信号在第二方向320上(即，从衬底304向外)通过外部导电层312。如参看图3所描述，由于信号的差分对在相反方向上通过两个导电层，因此互感得以减小。举例来说，在包括第一双通孔结构402和第二双通孔结构404的双通孔结构的系统中可发现类似优点。第二双通孔结构404包括差分信号在第二方向320上通过的内部导电层310和所述信号在第一方向318上通过的外部导电层312。如图3到4中所展示，差分信号在第二方向320上通过第一双通孔结构402的外部导电层312，而差分信号在第一方向318上通过第二双通孔结构404的外部导电层312。由于差分信号包含相反极性，因此两个双通孔结构402与404之间的互感得以减小或消除。另外，通过第一双通孔结构402的内部和外部导电层的差分信号的量值、频率、方向或相位可与通过第二双通孔结构404的导电层的信号不同。或者，两个信号可包含实质上相同的量值、频率、方向或相位。
在一非限制性的示范性实施例中，第一双通孔结构402可与第二双通孔结构404间隔约3μm到20μm。两个内部通孔306中的内部导电层310可具有约1μm到10μm的直径或厚度且外部导电层312可具有为1μm到5μm的厚度。因此，双通孔结构可占用衬底中的较少空间，且通过使信号的差分对在相反方向上通过相邻双通孔结构的外部导电层，使得相邻双通孔结构之间的互感影响变小。
在另一实施例中，外部导电层312可耦合到接地以减小或消除电场和磁场从而防止其形成于衬底304中。外部导电层312可充当安置于衬底304中的屏蔽层以使得电场被限制于或被阻挡于外部导电层312与内部导电层310之间。在此实施例中，外部绝缘层316分离外部导电层312(即，屏蔽层)与衬底304。因此，内部导电层310形成通孔306。
外部导电层312可以熟练的技术人员已知的任何方式耦合到接地。举例来说，在图3中，外部导电层312可耦合到前面金属层，所述前面金属层又耦合到接地。在此特定实施例中，内部导电层310也耦合到前面金属层，所述前面金属层不耦合到接地。
本实施例中的耦合到接地的外部导电层312还可防止产生于通孔内的电场影响(例如)电封装的周围组件，且减小磁场的作用。另一优点为电子衬底中的涡电流损耗的实质或完全减小。此实施例中的通孔还可有利地减小衬底内的电磁噪声。通过将外部导电层312耦合到接地所致的非想要的副作用的这些减小或消除可允许将通孔更紧密地放置在一起且将其它组件放置于更接近于通孔处。
在衬底中形成经屏蔽的通孔结构(例如，图1中所说明的结构)的一个示范性方法可包括：a)在衬底中形成开口；b)在衬底中的所述开口内沉积屏蔽层以使所述屏蔽层与衬底接触；c)在衬底中的开口内沉积绝缘层以使得屏蔽层分离衬底与绝缘层；以及d)在衬底中的开口中沉积导电层以使得绝缘层分离屏蔽层与导电层。
举例来说，制造集成电路的常规工艺可包括前段(FEOL)工艺，在所述前段(FEOL)工艺中将个别装置(即，晶体管、电阻器，等等)图案化于晶片或裸片中。此工艺可包括硅化(salicidation)工艺和制备多个材料层(例如，导电层)以形成衬底的工艺。所述制造工艺可进一步包括将层间电介质(ILD)层沉积于衬底上。
可通过在衬底中形成开口或贯穿孔(through hole)而在衬底中制备通孔。所述开口或贯穿孔可通过冲压、钻孔或激光而形成。另一常规方法包括将掩模施加到衬底的表面且利用蚀刻工艺在衬底中形成开口或贯穿孔。形成开口或贯穿孔的所述方法可视开口或孔的大小和位置连同例如接近度和便利等其它考虑因素而定。
在图5到11中所展示的示范性实施例中，展示制备经屏蔽的通孔结构的方法。在图5中，提供电子结构502。电子结构502包括衬底504，多个开口510形成于衬底504中。在衬底504的正面或顶面512附近为电介质材料506的层和自对准硅化物膜508。在图6中，屏蔽层602沿衬底504的正面或顶面512和多个开口510的内壁沉积。举例来说，沉积屏蔽层602的工艺可包括镀敷或其它合适的工艺。屏蔽层602与自对准硅化物膜508接触。因为自对准硅化物膜508将耦合到接地(未图示)，所以使屏蔽层602与自对准硅化物膜508接触借此将使屏蔽层602耦合到接地。再者，在各种实施例中，衬底可耦合到接地。因此，在那些实施例中，自对准硅化物膜508和屏蔽层602可提供到接地的低电阻路径。
在图7中，沉积绝缘或电介质层702以使得屏蔽层602安置于衬底504与绝缘或电介质层702之间。可在衬底504的正面或顶面512上(例如，在图7中的屏蔽层602的顶部上)且沿多个开口510的内壁而沉积绝缘或电介质层702。在图8中，将例如铜等导电材料802镀敷于多个开口510中且镀敷于衬底504的正面或顶面512附近的电介质材料702的若干部分上。举例来说，所述镀敷工艺还可为电沉积或其它已知的沉积工艺。如图9中所展示，接着可通过化学机械抛光(CMP)工艺或其它已知工艺来蚀刻或抛光导电材料802、绝缘或电介质材料702和屏蔽层602的顶部部分以移除在制造期间所沉积的过量材料。如图10中所展示，还可通过蚀刻或薄化工艺来移除衬底504的背面1002上的材料以移除过量材料，从而使得多个通孔1004得以形成。另外，可将例如二氧化硅(SiO2)、氮氧化硅(SiON)、氮化硅(SiN)或其它已知电介质材料等扩散势垒电介质膜1006沉积于衬底504的背面1002上。
在图11中，展示具有多个经屏蔽的通孔1004的电子结构502。衬底504的背面1002可包括第一金属(“背面金属1”)1108和第二金属(“背面金属2”)1110。第一金属1108可填充导电层802的底部附近的开口以与多个通孔1004耦合。背面通孔1112可形成于第一金属1108与第二金属1110之间。另外，电介质材料1106可填充于第一金属1108、第二金属1110和背面通孔1112周围。视需要而可发生额外逻辑后段(BEOL)工艺。
尽管在图5到11中所展示的实施例中，将电子衬底502描述为具有形成于其中的多个通孔1004，但在其它实施例中，有可能具有个别地或以阵列或丛集形式形成于衬底502中的一个或一个以上通孔。
在一替代实施例中，屏蔽层602可由磁性材料制成。当电流通过导电层802时，屏蔽层602的磁性材料可限制或减小通孔1004外部的磁场和电场。同样，屏蔽层602的磁性材料可保护通孔1004的内部不受外部电磁场的影响。
在电子衬底中形成双通孔结构的示范性方法可包括：a)在衬底中形成开口；b)在衬底中的所述开口中沉积外部绝缘层；c)在开口内沉积外部导电层以使得所述外部绝缘层分离所述外部导电层与衬底；d)在开口中沉积内部绝缘层以使得外部导电层分离外部绝缘层与所述内部绝缘层；以及e)在开口中沉积内部导电层以使得内部绝缘层分离外部导电层与所述内部导电层。
举例来说，制造集成电路的常规工艺可包括前段(FEOL)工艺，在所述前段(FEOL)工艺中将个别装置(即，晶体管、电阻器，等等)图案化于晶片或裸片中。此工艺可包括硅化工艺和制备材料的多个层(例如，导电层)以形成衬底的工艺。所述制造工艺可进一步包括将层间电介质(ILD)层沉积于衬底上。
可通过在衬底中形成开口或贯穿孔而在衬底中制备双通孔结构。所述开口或贯穿孔可通过冲压、钻孔或激光作用而形成。另一常规方法包括将掩模施加到衬底的表面且利用蚀刻工艺以在衬底中形成开口或贯穿孔。形成开口或贯穿孔的所述方法可视开口或孔的大小和位置连同例如接入和便利等其它考虑因素而定。
在图12到20中所展示的示范性实施例中，展示在电子结构中制备双通孔的方法。在图12中，提供电子结构1202，所述电子结构1202包括衬底1204，其中电介质材料1206的层形成于衬底1204的正面或顶面1210附近。多个开口1208可接着形成于衬底1204中。在图13中，绝缘层1302沿衬底1204的正面或顶面1210和多个开口1208的内壁沉积。被称作外部绝缘层1302的绝缘层1302可由二氧化硅(SiO2)、氮氧化硅(SiON)、氮化硅(Si3N4)或任何其它已知的电介质材料形成。
在图14中，外部导电层1402沉积于外部绝缘层1302的顶部上且沉积于开口1208中。可通过镀敷或熟练的技术人员已知的其它金属材料沉积工艺来沉积外部导电层1402。外部绝缘层1302分离衬底1204与外部导电层1402。在图15中，另一绝缘层1502沉积于外部导电层1402的顶部上且沉积于开口1208中。被称作内部绝缘层的绝缘层1502通过外部导电层1402而与外部绝缘层1302分离。内部绝缘层1502可由二氧化硅(SiO2)、氮氧化硅(SiON)、氮化硅(Si3N4)或任何其它已知的电介质材料制成。
如图16中所展示，接着以导电材料来填充开口1208以形成内部导电层1602。在图16的实施例中，内部导电层1602不仅填充开口1208，且还在衬底1204的正面1210附近的内部绝缘层1502的顶部上形成一层。可通过电沉积或其它已知沉积工艺来镀敷或沉积可由铜或其它合适的导电材料制成的内部导电层1602。如图17中所展示，接着可通过化学机械抛光(CMP)工艺或其它已知工艺来蚀刻或抛光沉积于衬底1204和电介质材料1206上的图16的层的顶部部分以移除制造期间所沉积的过量材料。
参看图18，可使用金属间电介质(IMD)工艺和逻辑镶嵌工艺或其它图案化工艺来形成电子结构1202的前面1808。内部接点1802可形成于结构1202的前面1808附近以使得内部导电层1602耦合到内部接点1802。外部接点1804还可形成于结构1202的前面1808附近以使得外部导电层1402耦合到外部接点1804。有可能在电子结构1202的前面1808处形成多层互连结构以使得内部接点1802和外部接点1804耦合到电子结构1202的相同层或不同层的不同表面。
再者，电介质或绝缘材料1806可填充电子结构1202的前面1808以使接点1802与1804进一步隔离。电介质或绝缘材料1806可包含与内部绝缘层1502和/或外部绝缘层1302相同的材料。如图19中所展示，可通过蚀刻或薄化工艺来移除衬底1204的背面1906上的材料以移除过量材料，以使得多个内部通孔1902被多个外部通孔1904围绕。内部通孔1902和外部通孔1904可为通孔，且在衬底由硅形成的实施例中，每一通孔可为穿硅通孔(TSV)。每一内部通孔1902和外部通孔1904形成双通孔结构或环型通孔对。
在图20中，展示具有多个双通孔结构的电子结构1202。衬底1204的背面1906可包括电介质势垒膜2002、第一背面金属层(“背面金属1”)2004和第二背面金属层(“背面金属2”)2006。背面通孔2008可形成于第一背面金属层2004与第二背面金属层2006之间。再者，电介质材料2010可填充于第一背面金属层2004、第二背面金属层2006和背面通孔2008周围。视需要而可发生额外逻辑后段(BEOL)工艺。
尽管在图12到20中所展示的实施例中，将电子衬底1202描述为具有形成于其中的多个双通孔结构，但在其它实施例中，有可能具有个别地或呈阵列或丛集形式的一个或一个以上双通孔结构。
另外，外部导电层1402可耦合到接地以形成围绕内部导电层1602的屏蔽层。在此实施例中，将在信号通过内部导电层1602时形成的电场限制于内部导电层1602与外部导电层1402(即，屏蔽层)之间。因此，可显著减小由通过双通孔结构的信号形成的电磁场的强度。再者，可减小衬底中的涡电流损耗且可减小通孔之间的互感。
在一替代实施例中，可通过使差分对的第一信号通过外部通孔1904且使互补对的第二信号通过内部通孔1902以使得第一信号与第二信号相同但包含相反极性，而减小电子结构1202中的互感。因此，通过双通孔结构的净电流大致为零，且因此可实质上减小或完全消除互感。还形成较少电磁噪声。可通过调整内部导电层1602、内部绝缘层1502、外部导电层1402或和/或外部绝缘层1302的厚度而调谐双通孔结构的阻抗。
可将形成内部通孔和外部通孔的额外步骤集成到在衬底中形成硅通孔的常规工艺中。一旦在衬底中制备了经屏蔽的通孔结构或双通孔结构，便可将衬底并入到组合件或封装中以供在例如手机、计算机、个人数字助理(PDA)等电子装置中使用。
举例来说，图21展示其中可有利地使用通孔结构的实施例的示范性无线通信系统2100。出于说明的目的，图21展示三个远程单元2120、2130和2150以及两个基站2140。应认识到，典型无线通信系统可具有更多远程单元和基站。远程单元2120、2130和2150中的任一者可包括例如本文中所揭示的安置于衬底中的通孔结构的系统。图21展示来自基站2140以及远程单元2120、2130和2150的前向链路信号2180，和从远程单元2120、2130和2150到基站2140的反向链路信号2190。
在图21中，将远程单元2120展示为移动电话，将远程单元2130展示为便携式计算机，且将远程单元2150展示为无线本地回路系统中的固定位置远程单元。举例来说，所述远程单元可为手机、手持型个人通信系统(PCS)单元、例如个人数据助理等便携式数据单元，或例如仪表读取设备等固定位置数据单元。尽管图21说明可包括如本文中所揭示的通孔结构的系统的特定示范性远程单元，但通孔结构的系统并不限于这些示范性的所说明单元。可在需要通孔结构的系统的任何电子装置中合适地使用实施例。
虽然上文已揭示了并入有本发明的原理的示范性实施例，但本发明并不限于所述所揭示的实施例。事实上，本申请案希望涵盖使用本发明的一般原理的本发明的任何变化、使用或调适。另外，本申请案希望涵盖在本发明所属领域中的已知或惯例实践的范围内且在所附权利要求书的限制内的相对于本发明的此类脱离。

Claims (17)

1.一种在衬底中的通孔结构的系统，所述系统包括第一通孔结构，所述第一通孔结构包含：
外部导电层，其安置于所述衬底中；
内部绝缘层，其安置于所述衬底中，所述外部导电层分离所述内部绝缘层与所述衬底；以及
内部导电层，其安置于所述衬底中，所述内部绝缘层分离所述内部导电层与所述外部导电层；
其中，第一互补对的第一信号通过所述内部导电层且所述第一互补对的第二信号通过所述外部导电层。
2.根据权利要求1所述的系统，其进一步包含安置于所述衬底中的外部绝缘层，所述外部绝缘层分离所述外部导电层与所述衬底。
3.根据权利要求1所述的系统，其进一步包含耦合到所述外部导电层的自对准硅化物膜。
4.根据权利要求3所述的系统，其中所述自对准硅化物膜包含适于耦合到金属层的环状结构。
5.根据权利要求1所述的系统，其中所述第一信号与第二信号包含实质上相反的极性。
6.根据权利要求1所述的系统，其进一步包含相邻于所述第一通孔结构而安置的第二通孔结构，所述第二通孔结构包含：
内部导电层和外部导电层，其两者安置于所述衬底中，所述外部导电层围绕所述内部导电层；以及
内部绝缘层，其安置于所述外部导电层与所述内部导电层之间；
其中，第二互补对的第一信号通过所述内部导电层且所述第二互补对的第二信号通过所述外部导电层。
7.根据权利要求6所述的系统，其中所述第一互补对的所述第二信号与所述第二互补对的所述第二信号包含实质上相反的极性。
8.根据权利要求1所述的系统，其中所述外部导电层包含钛、氮化钛、钽、氮化钽或其一组合。
9.一种在电子衬底中形成通孔结构的方法，其包含：
在所述衬底中形成开口；
在所述开口中沉积外部导电层；
在所述开口中沉积内部绝缘层，所述外部导电层分离所述内部绝缘层与所述衬底；
在所述开口中沉积内部导电层，所述内部绝缘层分离所述外部导电层与所述内部导电层；以及
使所述外部导电层接触自对准硅化物材料。
10.根据权利要求9所述的方法，其进一步包含在所述开口中沉积外部绝缘层，所述外部绝缘层分离所述外部导电层与所述衬底。
11.根据权利要求9所述的方法，其进一步包含将所述自对准硅化物材料耦合到接地。
12.根据权利要求9所述的方法，其进一步包含将所述自对准硅化物材料形成为环状结构。
13.一种减小电子装置中的电场或磁场的方法，其包含：
在衬底中形成第一导电层；
用绝缘层来围绕所述第一导电层；
用第二导电层来围绕所述绝缘层；以及
使互补对的第一信号通过所述第一导电层且使所述互补对的第二信号通过所述第二导电层；
其中，所述第二导电层适于减小由通过所述第一导电层的所述第一信号产生的电场或磁场。
14.根据权利要求16所述的方法，其进一步包含将所述第二导电层耦合到第一电位。
15.根据权利要求16所述的方法，其进一步包含将所述第二导电层耦合到自对准硅化物材料。
16.根据权利要求16所述的方法，其进一步包含形成围绕所述第二导电层的另一绝缘层。
17.一种用于减小电子装置中的电场或磁场的通孔结构，所述通孔结构包含：
第一导电装置，用于在衬底中传导互补对的第一信号；
第二导电装置，用于在所述衬底中传导所述互补对的第二信号，所述第一导电装置围绕所述第二导电装置；以及
绝缘装置，用于使所述第一导电装置与所述第二导电装置绝缘；
其中，所述第一信号与第二信号包含实质上相反的极性。
CN201080056739.4A 2009-12-14 2010-12-14 集成在电子衬底中的通孔结构 Expired - Fee Related CN102656687B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/637,104 2009-12-14
US12/637,104 US8227708B2 (en) 2009-12-14 2009-12-14 Via structure integrated in electronic substrate
PCT/US2010/060362 WO2011075491A1 (en) 2009-12-14 2010-12-14 Via structure integrated in electronic substrate

Publications (2)

Publication Number Publication Date
CN102656687A true CN102656687A (zh) 2012-09-05
CN102656687B CN102656687B (zh) 2017-03-22

Family

ID=43504070

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080056739.4A Expired - Fee Related CN102656687B (zh) 2009-12-14 2010-12-14 集成在电子衬底中的通孔结构

Country Status (7)

Country Link
US (1) US8227708B2 (zh)
EP (1) EP2513969B1 (zh)
JP (1) JP5568644B2 (zh)
KR (1) KR101394062B1 (zh)
CN (1) CN102656687B (zh)
TW (1) TW201133758A (zh)
WO (1) WO2011075491A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103311141A (zh) * 2013-07-05 2013-09-18 北京理工大学 一种同轴垂直互连导电体的制作方法
CN103633045A (zh) * 2013-11-04 2014-03-12 中国航天科技集团公司第九研究院第七七一研究所 基于soi的tsv高频立体集成互连结构
CN108713249A (zh) * 2016-03-07 2018-10-26 美光科技公司 低电容穿衬底穿孔结构
CN108735657A (zh) * 2017-04-20 2018-11-02 南亚科技股份有限公司 半导体结构
CN109411433A (zh) * 2018-09-28 2019-03-01 杭州电子科技大学 一种屏蔽差分多比特硅通孔结构及其制备方法
CN109461699A (zh) * 2018-10-22 2019-03-12 中国电子科技集团公司第三十八研究所 一种同轴tsv结构转接板及其制作方法
WO2024060595A1 (zh) * 2022-09-23 2024-03-28 长鑫存储技术有限公司 半导体结构及其形成方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8791015B2 (en) 2011-04-30 2014-07-29 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer over active surface of semiconductor die
US8541883B2 (en) 2011-11-29 2013-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor device having shielded conductive vias
US8809995B2 (en) 2012-02-29 2014-08-19 International Business Machines Corporation Through silicon via noise suppression using buried interface contacts
US9153542B2 (en) 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
KR101975541B1 (ko) * 2012-09-03 2019-05-07 에스케이하이닉스 주식회사 반도체 메모리 소자의 ｔｓｖ 구조 및 그 테스트 방법
WO2014209330A1 (en) * 2013-06-27 2014-12-31 Intel IP Corporation High conductivity high frequency via for electronic systems
KR102214798B1 (ko) * 2014-02-05 2021-02-10 삼성전자주식회사 패키지 기판 및 이를 포함하는 반도체 패키지
US9899378B2 (en) 2015-12-14 2018-02-20 International Business Machines Corporation Simultaneously fabricating a high voltage transistor and a finFET
CN109449138B (zh) * 2018-09-28 2022-09-02 杭州电子科技大学 一种差分多比特硅通孔结构及其制备方法
WO2022052029A1 (en) 2020-09-11 2022-03-17 Yangtze Memory Technologies Co., Ltd Semiconductor devices with shielding structures
CN112490610B (zh) * 2020-11-27 2021-09-28 浙江集迈科微电子有限公司 用于硅基射频收发微系统的三维多通道功分器及制备方法
US11515204B2 (en) 2020-12-29 2022-11-29 Micron Technology, Inc. Methods for forming conductive vias, and associated devices and systems
US11574842B2 (en) 2021-04-14 2023-02-07 Micron Technology, Inc. Methods for forming conductive vias, and associated devices and systems

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11195706A (ja) * 1998-01-05 1999-07-21 Toshiba Corp 半導体装置及びその製造方法
US5949030A (en) * 1997-11-14 1999-09-07 International Business Machines Corporation Vias and method for making the same in organic board and chip carriers
US20050001242A1 (en) * 2003-07-02 2005-01-06 Van Lydegraf Curt N. Semiconductor differential interconnect
US20050146049A1 (en) * 2003-12-24 2005-07-07 Agency For Science, Technology And Research RF and MMIC stackable micro-modules
US20060051959A1 (en) * 2004-09-09 2006-03-09 International Business Machines Corporation Dual silicide via contact structure and process
US20070194431A1 (en) * 2006-02-20 2007-08-23 Corisis David J Conductive vias having two or more conductive elements for providing electrical communication between traces in different planes in a substrate, semiconductor device assemblies including such vias, and accompanying methods
US20090224376A1 (en) * 2008-03-07 2009-09-10 Choi Bok Kyu Circuit board having conductive shield member and semiconductor package using the same

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5275715A (en) * 1992-01-23 1994-01-04 Micron Technology Inc. Electroplating process for enhancing the conformality of titanium and titanium nitride films in the manufacture of integrated circuits and structures produced thereby
JPH06216477A (ja) * 1993-01-18 1994-08-05 Hitachi Ltd 配線基板及びこれを用いた電子回路装置
KR100320364B1 (ko) * 1993-03-23 2002-04-22 가와사키 마이크로 엘렉트로닉스 가부시키가이샤 금속배선및그의형성방법
US5604158A (en) * 1993-03-31 1997-02-18 Intel Corporation Integrated tungsten/tungsten silicide plug process
JPH0778522A (ja) * 1993-09-07 1995-03-20 Hitachi Ltd マルチストランド超電導導体
JPH08176823A (ja) * 1994-12-26 1996-07-09 Sony Corp 高融点金属薄膜の成膜方法
JPH08293523A (ja) * 1995-02-21 1996-11-05 Seiko Epson Corp 半導体装置およびその製造方法
US5994220A (en) * 1996-02-02 1999-11-30 Micron Technology, Inc. Method for forming a semiconductor connection with a top surface having an enlarged recess
US5930671A (en) * 1997-10-20 1999-07-27 Industrial Technology Research Institute CVD titanium silicide for contract hole plugs
US6284316B1 (en) * 1998-02-25 2001-09-04 Micron Technology, Inc. Chemical vapor deposition of titanium
US6518176B2 (en) * 1998-06-05 2003-02-11 Ted Guo Method of selective formation of a barrier layer for a contact level via
US6122187A (en) 1998-11-23 2000-09-19 Micron Technology, Inc. Stacked integrated circuits
US6376370B1 (en) * 2000-01-18 2002-04-23 Micron Technology, Inc. Process for providing seed layers for using aluminum, copper, gold and silver metallurgy process for providing seed layers for using aluminum, copper, gold and silver metallurgy
JP2002353588A (ja) * 2001-05-29 2002-12-06 Mitsubishi Electric Corp 配線基板及び配線基板の製造方法
US7291968B2 (en) * 2002-03-20 2007-11-06 Koninklijke Philips Electronics N.V. Active matrix electroluminescent display devices, and their manufacture
US7169704B2 (en) * 2002-06-21 2007-01-30 Samsung Electronics Co., Ltd. Method of cleaning a surface of a water in connection with forming a barrier layer of a semiconductor device
US7081650B2 (en) * 2003-03-31 2006-07-25 Intel Corporation Interposer with signal and power supply through vias
US7330709B2 (en) * 2004-06-18 2008-02-12 Nantero, Inc. Receiver circuit using nanotube-based switches and logic
JP2006019455A (ja) * 2004-06-30 2006-01-19 Nec Electronics Corp 半導体装置およびその製造方法
TWI248330B (en) * 2005-01-14 2006-01-21 Ind Tech Res Inst High frequency and wide band impedance matching via
JP5117791B2 (ja) * 2007-08-22 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置
JP5656341B2 (ja) * 2007-10-29 2015-01-21 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置およびその製造方法
US7898063B2 (en) 2008-02-16 2011-03-01 International Business Machines Corporation Through substrate annular via including plug filler
KR101052870B1 (ko) * 2008-04-21 2011-07-29 주식회사 하이닉스반도체 관통 전극, 이를 갖는 회로 기판, 이를 갖는 반도체 패키지및 반도체 패키지를 갖는 적층 반도체 패키지
US8343806B2 (en) * 2009-03-05 2013-01-01 Raytheon Company Hermetic packaging of integrated circuit components
US8362356B2 (en) * 2009-08-13 2013-01-29 Gtat Corporation Intermetal stack for use in a photovoltaic device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5949030A (en) * 1997-11-14 1999-09-07 International Business Machines Corporation Vias and method for making the same in organic board and chip carriers
JPH11195706A (ja) * 1998-01-05 1999-07-21 Toshiba Corp 半導体装置及びその製造方法
US20050001242A1 (en) * 2003-07-02 2005-01-06 Van Lydegraf Curt N. Semiconductor differential interconnect
US20050146049A1 (en) * 2003-12-24 2005-07-07 Agency For Science, Technology And Research RF and MMIC stackable micro-modules
US20060051959A1 (en) * 2004-09-09 2006-03-09 International Business Machines Corporation Dual silicide via contact structure and process
US20070194431A1 (en) * 2006-02-20 2007-08-23 Corisis David J Conductive vias having two or more conductive elements for providing electrical communication between traces in different planes in a substrate, semiconductor device assemblies including such vias, and accompanying methods
US20090224376A1 (en) * 2008-03-07 2009-09-10 Choi Bok Kyu Circuit board having conductive shield member and semiconductor package using the same

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103311141A (zh) * 2013-07-05 2013-09-18 北京理工大学 一种同轴垂直互连导电体的制作方法
CN103311141B (zh) * 2013-07-05 2016-01-20 北京理工大学 一种同轴垂直互连导电体的制作方法
CN103633045A (zh) * 2013-11-04 2014-03-12 中国航天科技集团公司第九研究院第七七一研究所 基于soi的tsv高频立体集成互连结构
CN103633045B (zh) * 2013-11-04 2016-08-17 中国航天科技集团公司第九研究院第七七一研究所 基于soi的tsv高频立体集成互连结构
CN108713249A (zh) * 2016-03-07 2018-10-26 美光科技公司 低电容穿衬底穿孔结构
CN108713249B (zh) * 2016-03-07 2023-01-24 美光科技公司 低电容穿衬底穿孔结构
CN108735657A (zh) * 2017-04-20 2018-11-02 南亚科技股份有限公司 半导体结构
CN109411433A (zh) * 2018-09-28 2019-03-01 杭州电子科技大学 一种屏蔽差分多比特硅通孔结构及其制备方法
CN109411433B (zh) * 2018-09-28 2022-09-13 杭州电子科技大学 一种屏蔽差分多比特硅通孔结构及其制备方法
CN109461699A (zh) * 2018-10-22 2019-03-12 中国电子科技集团公司第三十八研究所 一种同轴tsv结构转接板及其制作方法
WO2024060595A1 (zh) * 2022-09-23 2024-03-28 长鑫存储技术有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
KR101394062B1 (ko) 2014-05-13
TW201133758A (en) 2011-10-01
US8227708B2 (en) 2012-07-24
JP5568644B2 (ja) 2014-08-06
US20110139497A1 (en) 2011-06-16
EP2513969A1 (en) 2012-10-24
KR20120102778A (ko) 2012-09-18
CN102656687B (zh) 2017-03-22
WO2011075491A1 (en) 2011-06-23
JP2013513976A (ja) 2013-04-22
EP2513969B1 (en) 2019-01-16

Similar Documents

Publication Publication Date Title
CN102656687A (zh) 集成在电子衬底中的通孔结构
JP5340923B2 (ja) 高ｑのウェハ裏面のキャパシタを有する半導体集積回路デバイス（集積回路デバイスおよび集積回路デバイスを形成する方法）
US8674883B2 (en) Antenna using through-silicon via
US7531407B2 (en) Semiconductor integrated circuit devices having high-Q wafer backside inductors and methods of fabricating same
CN102760563B (zh) 集成变压器
CN102386240B (zh) 圆柱形嵌入式电容器
US20180366508A1 (en) Solid state image sensor and manufacturing method thereof
TWI671852B (zh) 用於共用基板的電路的隔離結構
US9070674B2 (en) Through-silicon coaxial via structure and method
KR20110044850A (ko) 쓰루 웨이퍼 비아 및 이것의 제조 방법
US9548267B2 (en) Three dimensional circuit including shielded inductor and method of forming same
US9184113B1 (en) Methods of forming coaxial feedthroughs for 3D integrated circuits
US9899261B2 (en) Semiconductor package structure and method for forming the same
CN115172324A (zh) 半导体结构及其形成方法、堆叠结构
US10062943B2 (en) Microstrip line structure and method for fabricating the same
CN115172326A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170322