CN1045675C - 容错队列系统 - Google Patents

容错队列系统 Download PDF

Info

Publication number
CN1045675C
CN1045675C CN94194287A CN94194287A CN1045675C CN 1045675 C CN1045675 C CN 1045675C CN 94194287 A CN94194287 A CN 94194287A CN 94194287 A CN94194287 A CN 94194287A CN 1045675 C CN1045675 C CN 1045675C
Authority
CN
China
Prior art keywords
pointer
test
memory location
memory
queue
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN94194287A
Other languages
English (en)
Other versions
CN1136354A (zh
Inventor
T·L·郝林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of CN1136354A publication Critical patent/CN1136354A/zh
Application granted granted Critical
Publication of CN1045675C publication Critical patent/CN1045675C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/74—Masking faults in memories by using spares or by reconfiguring using duplex memories, i.e. using dual copies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management

Abstract

本发明涉及在带有为一个或多个交换端口的公共缓冲器存储器(32)的包交换中缓冲数据的一容错队列系统，所述系统使用一些标识缓冲器存储器中的存储位置的指针，同一指针的多重拷贝通过使用一多重指针表(56)以受控方式管理，在多重指针表中记录有包含在系统中各自指针的拷贝的数目。维护功能(52)检查一指针的拷贝数是否与在多重指针表(56)中为各自指针记录的数值一致。维护功能(52)周期地检查所有指针和附属的缓冲器位置，每次一个。此前要执行初始化过程，其间通过从指针流中滤除指针而将其从运行中取出，直到该队列系统清空所谈论的指针的每一拷贝，指针流中的指针从为在队列中的排队指针到存储器的输出端口的输出队列表(44)返回到空闲表(38)，然后比较所谈论的指针的返回拷贝数与在多重指针表(56)中的数值。维护功能然后可以按照一个或多个运行方式执行循环控制。

Description

容错队列系统
发明的技术领域
本发明按照第一方面涉及一个为执行从一联机维护的空闲地址表往存储器中自由存储位置写操作而在存储器中选择位置的队列系统。该队列系统也为收集早先存储在存储器中的数据计算地址。
按照第二和第三方面，本发明涉及一个在带有用于一个或多个交换端口的公共缓冲器存储器的包交换机中缓冲存储数据的队列系统。该系统使用一些表示缓冲器存储器中存储位置的指针。这些指针在不同的逻辑表间移动来指明对在所指的缓冲器位置的数据要执行的操作。
本发明进一步还涉及分别测试与上面指出的种类的队列系统有关的存储位置和指针的方法。
相关技术的叙述
当在计算机和其它设备中使用存储器时，地址计算确定为存储一定数据要使用的物理位置。最简单的直接寻址、确定和计算要使用哪一地址是在程序编译时执行的，或与具有固定程序的设备的硬件设计有关。间接寻址和链接表是更为灵活的寻址方法的例子。这里，地址信息存储在其它地址位置或计数器等等中。因此地址计算并不固定，而是在执行时变化，以适应存储的数据的数量和格式。
带直接寻址的简单的先进先出(FIFO)存储器最常以一种增量写和读地址的计数器实现，或在它们最简单的形式中以在移位寄存器中的固定地址实现。关于动态间接寻址，使用也存储在存储器中的地址指针。在系统起动时，这些指针被初始化以便得到一组系统以之工作的有效的指针。因而系统的功能依赖于该指针的初始化在运行时不被破坏。指针值中的位错误导致系统中持续的故障。对可靠性要求很高的连续操作的系统这是一个问题。
大半导体存储器传统地装备有冗余以改善制造产量。此间的冗余指的是行和列的备用电路，其可以连接到电路上以取代正常的电路。这可以通过熔断熔丝或在工厂中永久性地对电路重新布线的其它方法获得。
进行测试以决定需要修复的电路。如果出现制造错误而且它们能够通过把备用电路连接到电路上而修复，则确定制造错误的类型并进行修复。
对不带冗余的半导体存储器，地址和存储器中的物理位置的映射是在设计该存储器时确定的。对带冗余的半导体存储器，这种映射部分地在设计时设定，而当有错误的存储器位置要进行修复时在制造时完成。
在盘式存储器的场合，在把该盘投入运行前为确定在盘上可以使用的区段的格式化操作时要使用测试过程。其目标是能够使用带有坏区段的盘。所用的错误假设是盘上一定的位置可能由于制造不完美而损坏。区分好的和坏的扇区可以在格式化过程中进行且可认为不需改变。在格式化过程中盘地址错误的风险不需考虑。
在一定的系统中使用错误校正码(ECC)来获得对运行时的位错误的容错性能。这些在运行时出现的错误可以是软的或硬的，亦即暂时于扰或固定错误。在每一字中能够被改正的位的数目是确定的。最常使用的码可以改正单位错误和检测双位错误。最近表明，错误改正码和备用行的结合提供一容错系统，其具有很高程度的半导体存储器制造错误的修复性，参见IEEE计算机学报，第41卷9号，1992年9月，1078-1087页。
设备在离开制造之前对它的修复在工厂的生产线上需要测试装置和熔丝编程(为影响其功能而对电路连接的持久改变-也叫熔丝或抗熔丝)及包含熔丝在内的制造工艺。这意味着由于延长了的制造周期而增加了成本。对于修复操作的成功程度由下述事实限制，即它们是基于使用备件行和列，和相对于处理零星单个的错误的不灵活性。
使用纠错码处理分离的单个错误。然而为充分的效率起见，需要与带冗余行的一些种类的系统结合。按照现有技术的状态这意味着熔丝编程和在电路离开制造厂前测试。
美国专利4049956提供现有技术状态的一个例子，它涉及运行时错误检测和叙述工作在时分多路复用方式下的存储器的管理。到来的数据字暂时存储在一多级(step)存储器的各自的级中并为以后的修正而读出。进行测试时不需把存储器从正常运行中取出。该存储器由若干n级组成，它们周期地在n个时隙的一个重复扫描周期被寻址，在该时隙内二进制字写入各自的级中或从其中读出。写入存储器级的字在紧随的下一周期被读出。通过奇偶校验检测故障。
美国专利3863227叙述每一单个的电子控制元件的选择和测试，这些控制元件用于当存储器联机时存取在一核心存储器中不同的核心元件。因而存在一个存储器系统联机测试的问题，而不是存储包含在存储器中的元素的存储器的测试。也未叙述使用奇偶校验。美国专利5016248叙述一用于包传输的排队系统，而未提及初始化或维护。
概述
本发明的第一目的是通过持续地维护在带有动态间接寻址的队列系统中的指针处理而提供容错性能，使得该系统总有能力复位一组正确的指针而独立于系统结束时的状态。
第二目的是获得对在系统运行时可能出现的存储器错误的容错性能。
本发明的第三目的是通过以一新的方式组织和使用冗佘电路而改善大半导体存储器的制造产量。通过使用容错技术，带有小的制造错误的存储器可以以正确方式运行而不必拒绝。通过在测试过程适当地设定拒绝水平以便维持备件容量，存储器管理系统也可能从在运行时出现的错误中恢复。
按照本发明，上面提到的目的以下面的方式全部或部分地实现。
在按照以引言方式指出的第一方面的队列系统中，存储位置暴露于一测试过程，其在系统操作时的空闲周期对每一存储位置周期地执行。该过程的结果用于维护空闲表。为测试选择的地址从由系统控制的系统使用中释放。
在一个实施例中存储位置的测试是在等待其从系统的使用中释放后执行的，并仅在该存储位置通过测试后才执行返回到系统使用。
在另一实施例中，相对于存储位置的地址通过把要测试的存储位置的内容拷贝到一自由和元错误的位置而释放。于是地址计算重新导向使用该新的存储位置。最后仅在其通过测试后被测试的存储位置才反回引系统使用。
在再一个实施例中。未通过测试的存储位置在当包含所谈论的存储位置的整个存储器块从系统使用中释放时重新测试。
在再一个实施例中，为执行一确定的存储位置的测试的存储器测试逻辑以第一方式运行，其中所有的地址在由测试逻辑控制的脱机测试中测试，其间执行对带可修正错误的存储位置的计数和指明在其中存在的不可修正的错误，以及在第二方式的联机方式运行、其间存储器测试逻辑只检查被测试的存储器位置的数据，而其它存储位置被送去以在正常运行时的数据运行，其地址由系统控制。
在按照以引言方式指出的第二方面的队列系统中，维护功能连续地保证该系统对在缓冲器存储器中的每一有效包位置包含一个并且只包含一个指针。
在按照以引言方式指出的第三方面的队列系统中，同一指针的拷贝通过使用一多重指针表而以一受控方式处理，在该多重指针表中记录有包含在各自指针的系统中的拷贝数，和在其中维护功能检查一指针的拷贝的数目是否与在各自指针的多重指针表中记录的数值相符。
在第一实施例中，除多重指针表之外还使用下面各自的指针类别的逻辑表：空闲指针的空闲表、对输出端口队列中的排队指针的输出队列表、和被封锁指针的封锁表。维护功能周期地检查所有的指针和附属缓冲器位置，每次一个，由一初始化过程先导。在这一过程中，该指针通过从指针流中被滤除而从操作中取出，其从输出队列表返回到空闲表，直到该队列系统清空所谈论的指针的每一拷贝。于是比较返回的所谈论的指针的拷贝的数目与在多重指针表中的数值。
在这一实施例的第一进一步的发展中维护功能具有第一运行方式，其在初始化过程之后，并要么由下述事实激发，即作为所述初始化过程的结果找到多于一确定限制数目的指针，其各自的拷贝数与所提到的指针在多重指针表中记录的数值不符；或者由一外部信号激发，而把这些指针返回到空闲表，把在多重指针表中的数值复位为无多重拷贝，和在封锁表中指明元指针被封锁。
在第二进一步的发展中该维护功能具有第一运行方式，其在初始化过程之后，并要么由下述事实激发，即多于一确定限制数目的丢失指针或多重指针作为所述初始化过程的结果而发现；或者由一外部信号激发，而把每一指针的拷贝返回到空闲表，和在封锁表中指明无指针被封锁。
该维护功能可能仅有一另外的运行方式，亦即第二方式。在该场合下，这一第二运行方式由第一维护方式遍历所有指针而激发。于是，对每一指针再一次执行初始化过程，每次一个，同时，缓冲器存储器测试以低的优先级在由所谈论的指针标识的非封锁存储器位置上排队。所有其它非封锁的存储器位置在测试时以系统数据进行。该存储器测试的结果用于给空闲表返回该指针，如果缓冲器存储器测试给出一正确的结果的话；但是如果缓冲器存储器测试指出由该指针定义的区域故障的话该指针在系统中被封锁。被封锁的指针暴露给第二缓冲器存储器测试，在队列中维护由每一测试数据操作调整的和第一个同样类型的该测试，只要系统数据存储在包含由被封锁的指针标识的位置的缓冲器存储器段中的某处。第二测试的结果用于返回指针到空闲表，如果该测试给出正确的结果的话；而被封锁的指针在超过一第二限制数的数目的连续测试中被认可后首次返回到空闲表。
维护功能有一些不同的运行方式的情况中，它可以有由第一方式运行遍历所有指针而激发的第二运行方式，之后初始化过程再次对指针执行。一简单的写和读测试排队在其拷贝数与在多重指针表中记录的数值不符的指针所标识的缓冲器存储器位置执行。写和读测试的结果用于将所谈论的指针返回到空闲表，如果该测试给出正确结果的话；但如果该测试指出由所谈论的指针标识的区域之内有故障的话，封锁该指针使其不在系统中使用，
第三运行方式由第二方式运行遍历所有指针而激发，于是初始化过程再次在非封锁的指针上执行。为检测在第二运行方式中由简单的写和读测试未检测到的类型的故障的缓冲器存储器测试被排队，以在由初始化过的指针标识的缓冲器存储器位置上执行。所述存储器位置由测试数据进行，而所有其它的非封锁的缓冲器存储器位置在测试每一封锁的指针期间以系统数据进行。该测试的结果用于返回该指针到空闲表，如果该缓冲器存储器测试给出一正确结果的话；但是，如果该缓冲器存储器测试指出在由该指针标识的区域有故障的话，封锁该指针使其不在系统中使用。
第四运行方式由第三方式运行遍历所有的指针而激发，于是同样早先封锁的指针通过对所有指针周期地、一次一个执行所述初始化过程被接受测试。和在第三方式中同一类型的存储器测试被应用于非封锁指针，而早先封锁的指针暴露给同一类型的缓冲器存储器测试，在队列中维护由每一测试数据操作调整的该缓冲器存储器测试，只要系统数据存储在包含由所谈论的早先封锁的指针所标识的位置的缓冲器存储器段的某处。测试结果以和在第三方式下同样的方式用于为非封锁指针和早先封锁的指针的非接受测试，而早先封锁的指针在经过由一限制数定义的数目的连续测试合格后首先返回到空闲表。
按照本发明的的存储器管理系统在系统运行时提供动态的对制造错误的容错性能，不需在工厂中通过重新配置采测试和修复。在制造完成后进行测试以确定该存储器是否为打算的应用有足够的存储容量。
附图的简要说明
下面参考示于附图中的一实施例更严密地叙述本发明，附图中：
图1非常原理地示出一按照本发明的一个方面的队列系统；
图2部分地以框图形式示出一包交换的实施例，其中使用了本发明的不同方面；
图3表示包含在维护功能中的主运行方式的一流程图，其用于测试在按照图2的包交换中的地址指针和缓冲器存储器位置；和
图4-7表示图3的各自的方式的流程图。
实施例的详细说明
图1非常原理地示出为从一联机维护的地址空闲表6向存储器2中的自由存储位置上执行写操作(箭头4)而在数据存储器2中选择存储位置、和为收集(箭头8)早先存储在存储器2中的数据而进行地址计算的一个队列系统。最后提到的地址被传输(箭头10)到存储器2中使用过的存储空间的表12。
按照本发明的第一方面，存储器的存储器位置借助于测试逻辑14经历一测试过程，其周期地(箭头16)在系统运行时的空闲周期中对每一存储位置执行。要被测试的位置借助于在表12中包含的地址选择(箭头18)，被选择的位置从被系统控制的系统使用中释放。测试结果用于维护空闲表6(箭头20)。
存储位置的测试可以在等待其从系统使用释放后执行。可选的另外方案为指向要被测试的存储位置的地址可以由拷贝这一要被测试的存储位置的内容到一自由而无错误的新存储位置而释放。地址计算随即被重新导向为使用这一新的存储位置。
在这两种场合下，仅当其通过测试后被测试的存储位置最终返回系统使用，亦即返回到空闲表6。未经过测试的存储位置在当包含所谈论的存储器位置的所有存储器块从系统使用释放时重新测试。
为执行对给定存储器位置测试的存诸器测试逻辑14可优选操作于两种方式。
在第一方式下所有的地址在一种由该逻辑控制的脱机测试中测试，在此期间带有可修正错误的存储位置的数目被计数，而其中存在的不可修正的错误被标识。
在该部件测试期间，一完整的存储器测试以例如所谓的“垮步方式”(marcn pattern)执行，参见例如“使用跨步测试来测试SRAMS”(ADJvandeGoor,IEEE“计算机设计和测试”，93年3月，第10卷，第1号)和“为可修复嵌入RAM用的内部自诊断”(S,RobettTrenter，等，IEEE″计算机设计和测试”，93年6月，第10卷，第2号)。这为消除不可操作电路而施行。由于按照本发明的队列系统提供一定量的容错性能，所以带有错误存储位置的电路也可以归为正确一类。因此错误数目在测试时被记录。如果错误数目小于设定的拒绝门限，则该部件被接受。
在第二方式中，作用于联机方式，逻辑20仅监视正被测试的到存储器位置的数据，而其它存储位置被强迫以在正常运行时的数据运行，其地址由系统控制。
现在更详细地叙述本发明的一个实施例。在一类包交换中，参照图2，到达的包在分析功能30分析包的头部中的内容后被写入到对到达的包公共的缓冲器存储器32中的存储位置，缓冲器存储器对到达的包是共同的。缓冲器存储器32以到达包流34和一些离开该交换的包流的输出信道36.1、...、36.n示意性地表示。到启动该功能的分析功能30的数据流由34’表示。
写操作由包含指向相应于在缓冲器存储器32中的空闲存储位置的地址指针的一地址表38指导执行。该地址表在下面也简短地称为“空闲表”。更具体地，分析功能30以一信号，按照箭头39，指示空闲表38一方面为所谈论的包提供指针，和另一方面，在按照从空闲表38到缓冲器存储器32的箭头40指示的，把该包写入由该指针指向的缓冲器存储器后，把该指针传输到包含一些FIFO指针队列44的指针队列系统，每一输出36有一指针队列。
更具体地，该指针于是按照箭头42从空闲表38移动到一FIFO指针队列44.n用于交换输出36.n，其为由分析该包的头部的内容而指向的包而选择。指针队列的选择由从分析功能30到所谈论的指针队列的控制信号45执行。
到达的包的头部可能包含几个目的地址，亦即该包的内容可能送往几个交换输出。在这种场合，该指针被拷贝到在缓冲器存储器32中选择的存储位置以便获得和所谈论的交换输出的数目同样多的指针。下面也为在这样一组指向缓冲器存储器32中的同一存储位置的指针中的一个指针使用“多重指针”这一名称。这些多重指针被指向所谈论的输出的每一个指针队列。
当一个指针，亦即一单指针或一多重指针，作为在其FIFO队列44.n中第一个出现时，由该指针指向的数据包，按照箭头44.n和由该指针的指向，从在缓冲器存储器32中它的存储位置读取到所谈论的输出36.n中。
其后该指针按照箭头48和50通过维护功能52重新导向空闲表38。维护功能52在下面将更为周密地叙述，它监视要返回到空闲表38中的指针。更具体地，如果指针未被维护功能52选择测试的话，它将移动到空闲表中。
在维护功能52中同一指针的拷贝以一受控方式管理。更具体地，这通过使用包含在维护功能52中的一多重指针表56而执行，在该表中记录有包含在系统中的各自的指针的拷贝数。维护功能52也检查一指针的拷贝数与在多重指针表56中为各自指针记录的数值是否相符。
在下面对本发明的实施例更为详细的叙述中使用名称X表示正被测试的指针，这里X属于所有指针的集合。相应地，由指针X指向的在缓冲器存储器32中的缓冲器存储器位置用B(X)表示。
维护功能52以在下面更仔细地叙述的方式执行缓冲器存储器位置B(X)的测试。为此目的，指针X按照箭头60’传输到缓冲器存储器32的测试逻辑58。对缓冲器存储器位置B(X)的测试操作的结果按照箭头60”从测试逻辑58给维护功能52发信号。
从下面的叙述中同样更为仔细地看出，如果这一测试指出一存储器位置故障的话，则相应的指针将被封锁以在系统中使用，并提供给同样包含在维护功能52中的一封锁表62。多重和被封锁的指针的表也可能结合为一张表。
更具体地，该维护功能52周期地检查所有的指针和附属的缓冲器位置，每次一个，由一初始化过程先导。这里用“所有的”指针一词指的是将存在于系统中，亦即包含在空闲表38中、输出队列44中、多重指针表56中和封锁表62中的所有指针。在初始化过程中，每一指针值，每次一个，从运行中取出一方面检查队列系统38、44的指针处理是否正确，另一方面检查由所谈论的指针标识的、在缓冲器存储器32中的数据存储区B(X)。
在初始化过程期同，队列系统38、44清空在测试下的指针和其所有拷贝，如果有的话，然后检查发现的拷贝数是否等于在多重指针表56中为在测试下的指针记录的数值。
维护功能52可以在其后按照一种或几种运行方式运行。不管选择何种方式，初始化过程是每一这种运行方式的第一步。
参考图3和在有几种运行方式的场合的一个实施例中，维护功能可能有四级70、72、74和76。最低级70称为“指针调整”和只导向指针的循环。其它三级扩展为对缓冲器存储器32的不同的读/写测试。
如同已经提到的，队列系统38、44在初始化过程清空指针X的所有的拷贝，如果有的话。在非实时系统中，这可以以几种不同的方式获得。在实时系统中，通常缩减为一种，仅处理正被返回到空闲表38的指针。
为清空上面叙述的类型的实时队列系统的指针X，空闲表38必须首先清空其中所有的拷贝，如果有的话。这是通过从返回指针流48中滤除指针X而执行的，在图4-7中的步骤78，以便阻止其被写入空闲表38中。更具体地，该滤除是这样启动的，维护功能52按照箭头78’给空闲表38发出一信号，为在当时空闲表中最后一个指针置一指示符。借助于信号78”，维护功能52随后获得该指示符到达空闲表38中最前方位置的信息。当在滤除步骤的开始时在空闲表38中存在的所有指针被供给输出队列44时，空闲表38肯定清空了所有的指针X。
之后，输出队列44必须清空指针X的拷贝，如果有的话。这种清空是，更具体地，通过维护功能52按照箭头79’发出一信号到输出队列44而启动的，为在当时在各自的输出队列中的最后一个指针置一指示符。维护功能52以按照箭头79”的信号随后从输出队列获得信息：如此标识的指针在各自的队列中首次终止。于是维护功能52一方面继续从返回指针流48滤除指针X，同时等待在空闲表38的清空结束时位于输出队列44中最后的指针在队列中首次终止。当最慢的队列符合这一判据时，系统已清空了指针X。
之后，在图5-7中的步骤80，检查返回指针数是否与在多重指针表56中指针X的值相符。如果不是这样的话，产生一指针错误信号。这个错误信号以某种不同的措施终止，这取决于被执行的维护方式。在除“指针调整”方式之外的所有方式中，指针值被封锁而错误计数器(未示出)增量，图5-7中的步骤82。如果多于α个错误被发现，在图5-7中的步骤84，当前维护方式终止，错误计数器置为零并跳转到方式“指针调整”，在图5-7中的箭头86。α是对在多重指针表56中的错误希望的容忍程度。在“指针调整”方式中指针错误信号不以任何措施终止，参见图4。
在系统起动时，必须使一正确的指针组尽快地对队列系统可用。因此，“指针调整”过程被起动。这可以既由按照上面的指针错误出现的结果而执行，也可由外部信号的激发执行。这里以及以后所说的指针错误意思是，如同上面叙述的，在初始化过程期间返回指针的拷贝数与在多重指针表中为所谈论的指针所陈述的数目不符。指针一经检查，其即被引入空闲表38和可以被用于包的排队。
当调整了所有的指针后对所有的指针执行维护级72，下面也称为“快速测试”。其后维护功能52进入维护级74，下面也称为“全测试”，然后开始执行维护级76“带重新测试的全测试”，其为当前可运行的状态，然而它可以在指针错误出现时被中断。
如果多于α的几个错误的指针(多重或丢失指针)被检测到，维护功能52总是以“指针调整”重新起动，正如上面类似地叙述的那样，而不依赖于正在执行的其它维护功能，这在图3中，以及图5-7中由箭头86指出。
参考图4，方式70“指针调整”在步骤88把每一指针X返回到空闲表38，把多重指针表56中的值复位为“无多重拷贝”，和在封锁表62中复立到“无封锁”。当最后一个指针被处理，参见步骤90，指针错误计数器置为零，步骤92。随后方式70结束在方式72中，箭头94。
方式72“快测试”于是由第一方式70运行遍历所有的指针而被起动，参考图5。然后对所有指针执行初始化过程和对由指针X标识的缓冲器存储器位置B(X)执行一简单的写和读联机测试，步骤96。如果发现需要的话，这一测试可以以低的或最低的优先级在可以对缓冲器存储器执行的操作之中排队后执行。
写和读测试的结果用于返回当今指针到空闲表38，如果该测试给出一正确结果的话：但是封锁其在系统中使用并将其引入封锁表62，如果测试指出由所谈论的指针标识的区域内故障的话。在最后的指针后，测试进入方式74，参见步骤98和箭头100。
和在早先上面叙述的脱机测试相比，其中图1中的测试逻辑14控制和检查存储器的所有数据和所有地址，在图2中联机测试的测试逻辑58仅具有对那些地址位置的写和读的权利，这些地址位置由初始化过程从系统使用释放，其中系统清空一指针值。对于今后每一件叙述的，仅当元更高优先级的对存储器的系统操作来到时，该测试逻辑才放强迫操作，
在按照图5的方式72中的简单的写和读测试中一第一位模式被写入由被释放的指针标识的地址位置中。一旦这点执行以后，这些位置被读取以测试该存储单元能够存储这一第一位模式。于是该过程重复第二次，这一次以第二位模式为第一模式的逆。如果读取的数据与写的数据不相对应，则以一错误信号的形式产生图2中的信号60”。
参考图5，第三运行方式74“全测试”由第二方式72运行遍历所有指针运行以后被激发，并以对未由方式72封锁的指针执行初始化过程重新开始。于是一缓冲器存储器测试以最低优先级排队对未被封锁的缓冲器存储器位置3(X)执行，以检测未在第二运行方式中由简单写和读测试检测到的故障，参见步骤102和104。对这些存储器位置以测试数据写和读进行测试，而对所有其它未被封锁的缓冲器存储器位置在为每一被封锁的指针测试期间以系统数据写和读进行测试。
该测试的结果用于返回该指针到空闲表38，如果该缓冲器存储器测试给出一正确结果的话；但是如果该缓冲器存储器测试指出由该指针标识的区域内故障的话，封锁该指针使其不在系统中使用并将其引入封锁表62。在最后的指针之后，测试进入方式76，参见步骤106和箭头108。
在按照第三运行方式74的完全联机测试的场合下，寻址逻辑的错误也将被检测。一般这需要将不同于在存储器位置B(X)中的数据的数据写到所有其它的地址中。按照本发明，系统数据写入其它非封锁位置和从其中读出。这实现了在早先叙述的脱机测试中和受控数据同样的功能。由系统恰好把和测试逻辑使用来测试的数据同样的数据写入在测试下的具有地址解码错误重迭存储器位置的地址而造成的寻址错误被漏子发现的风险由连续重复所有的测试和由足以封锁该指针的一个错误检测而最小化。因此该测试逻辑等待系统数据在读检查执行之前被写入所有其它使用的位置。
第四运行方式76“带重新测试的全测试”于是由第三方式74运行遍历所有指针这一事实而激发，参考图7。先前封锁的指针也因此被接受由所述对所有指针周期地，每次一个，执行的初始化过程测试。于是对非封锁指针施行和第三方式中同样类型的缓冲器存储器测试，步骤110和112。早先封锁的指针经受同样类型的由在队列中保持的每一测试数据操作而规定的缓冲器存储器测试，只要有系统数据存储在包含存储区B(X)的缓冲器存储器段的某一处，其由早先封锁的指针X标识，步骤114。该测试结果以和在第三方式中同样的方式用于非封锁指针和早先封锁的指针的不允许测试，而早先封锁的指针直到在由限制值β定义的一定数目的连续测试中被接受后才返回到空闲表38。
第四运行方式76是基于对下述事实的理解，在连续的操作中，也必须考虑在测试下的存储器位置的寻址错误可能破坏系统数据的风险。因此，在寻址错误可能发生的整个段清空系统数据以前不允许从测试逻辑往早先封锁的位置写数据。其后等待在所有其它位置写入系统数据，就像在第三运行方式中一样。因为所有的读操作可能破坏出错的存储器中的数据，所以在读检验对由早先封锁的、而现在处于更新的测试下的指针标识的缓冲器位置执行之前再次等待从存储器段清空系统数据。
在单运行方式的场合的一个实施例中，基本上有合并按照图6和7的最后两种运行方式的问题。
更具体地，缓冲器存储器32的测试在初始化过程后以最低优先级为在由非封锁指针标识的缓冲器存储器位置上执行而排队，参见图6中步骤102和104。这些存储器位置以测试数据进行。所有其它非封锁缓冲器存储器位置在测试过程中以系统数据进行。其后测试结果以下述方式使用：即该指针返回到空闲表38，如果缓冲器存储器测试给出正确结果的话；但如果缓冲器存储器测试指出在由该指针定义的区域故障的话，封锁该指针不在系统中使用，
被封锁的指针供给封锁表62和经受由在队列中维护的每一测试数据操作规定的同一类型的缓冲器存储器测试，只要系统数据存储在包含由被封锁的指针标识的位置的缓冲器存储器段的某一处，参见图7中步骤114。其后，使用测试结果以便在缓冲器存储器测试给出一正确结果时把该指针返回空闲表38。被封锁的指针在大于限制值β数目的连续测试中被接受以后首次返回到空闲表38中。

Claims (24)

1．为执行从一联机维护的空闲地址表(6)往存储器中自由存储位置执行写操作(4)而在存储器(2)中选择存储位置，和收集(8)早先存储在存储器中的数据而计算地址的一队列系统，其特征在于，存储位置暴露于一测试过程(16)，其在系统运行期间在空闲周期中周期地对每一存储位置执行，和其结果用于维护空闲表(6)，从系统控制的系统使用中释放为测试而选择的地址。
2．按照权利要求1的系统，其特征在于，存储位置(34)的测试在等待其由系统使用释放之后执行，和仅在存储位置通过该测试才执行到系统使用的返回。
3．按照权利要求1的系统，其特征在于，指向存储位置的地址由把要测试的存储位置的内容拷贝到一自由而无错误的存储位置而释放，于是地址计算重新导向使用新的存储地址，最终只将经受住测试的受测试位置返回给系统使用。
4．按照权利要求1的系统，其特征在于，未通过测试的存储位置在当包含所谈论的存储位置的整个存储器块从系统使用释放时重新测试。
5．按照权利要求1的系统，其特征在于，使为执行一确定的存储位置的测试的存储器测试逻辑运行
在第一方式，其中所有的地址以由测试逻辑控制的脱机测试方式测试，在此期间，带可改正错误的存储位置的数目被计数和对其中存在的不可改正的错误加以标识，和
在第二联机方式，在此期间存储器测试逻辑仅检查正被测试的存储器位置的数据，而其它存储位置被送去以在正常运行时的数据运行，其地址由系统控制。
6．为在带有为一个或多个交换输出端口的公共缓冲器存储器(32)的包交换中缓存数据的队列系统，所述系统使用一些标识缓冲器存储器中存储位置的指针，和在其中这些指针在不同的逻辑表(38、44、56、62)之间移动来指明在所指的缓冲器位置的数据要执行的操作，其特征在于一维护功能(52)，其连续地保证该系统对每一在缓冲器存储器(32)中有效的包位置包含一个而且只包含一个指针。
7．为在带有为一个或多个交换输出端口的公共缓冲器存储器(32)的包交换中缓存数据的队列系统，所述系统使用一些标识缓冲器存储器中存储位置的指针，和在其中这些指针在不同的逻辑表(38、44、56、62)之间移动来指明在所指的缓冲器位置的数据要执行的操作，其特征在于，同一指针的拷贝以一受控方式通过使用一多重指针表(56)而管理，在多重指针表中记录有包含在系统中的各自指针的拷贝数目，和在其中一维护功能(52)检查一指针的拷贝数是否与为该各自的指针记录在多重指针表(56)中的数值相符。
8．按照权利要求7的队列系统，其特征在于，除多重指针表(56)之外，还使用下面的各自指针类别的逻辑表：空闲指针的空闲表(38)、在输出端口队列中的排队指针的输出队列表(44)、和封锁指针的封锁表(62)。
9．按照权利要求8的队列系统，其特征在于，维护功能(52)周期地检查所有指针和附属的缓冲器位置，每次一个，以一初始化过程先导，其中通过从指针流中滤除该指针将其从运行中取出，这些指针从输出队列表(44)返回到空闲表(38)，直到该对列系统清空所谈论的指针的每一拷贝，然后比较正被讨论的指针的拷贝的返回数与在多重指针表(56)中的值。
10．按照权利要求9的队列系统，其特征在于，该维护功能具有第一运行方式，其在初始化过程后，并或者由下述事实激发，即作为所述初始化过程的结果而发现大于一确定限制数目的指针数，它们各自的拷贝数与在多重指针表中为所谈论的指针的数值不符，或者由一外部信号激发，而把该指针返回到空闲表(38)、把在多重指针表(56)中的数值复位到无多重拷贝、和在封锁表(62)中表明无指针被封锁。
11．按照权利要求6或9的队列系统，其特征在于，该维护功能具有第一运行方式，其在初始化过程后，并或者由下述事实激发，即作为所述初始化过程的结果而发现大于一确定限制数目的丢失或多重指针，或者由一外部信号激发，而把每一指针的一个拷贝返回到空闲表(38)，和在封锁表(62)中指明无指针被封锁。
12．按照权利要求10的队列系统，其特征在于维护功能(52)仅有一个另外的运行方式。
13．按照权利要求11的队列系统，其特征在于维护功能(52)仅有一个另外的运行方式。
14．按照权利要求12或13的队列系统，特征在于，维护功能有一第二运行方式，其由第一维护方式运行遍历所有指针而激发，然后初始化过程再次对每一指针执行，每次一个，而缓冲器存储器测试以低的优先级对由所谈论的指针标识的非封锁存储器位置排队，而所有其它非封锁的存储器位置在测试时以系统数据进行，和其中存储器测试结果用于返回该指针到空闲表(38)，如果该缓冲器存储器测试给出一正确结果的话；而如果该缓冲器存储器测试指出由该指针定义的区域内故障的话，封锁该指针使其不在系统中使用，
被封锁的指针暴露给和第一缓冲器存储器测试同样类型的第二缓冲器存储器测试，其由在队列中维护的每一测试数据操作规定，只要系统数据存储在包含由被封锁的指针标识的位置的缓冲器存储器段的某处，
第二测试的结果用于返回该指针到空闲表(38)，如果该测试给出一正确结果的话；而被封锁的指针在超过一第二限制数的数目的连续测试中认可后首先返回到空闲表。
15．按照权利要求8或9的队列系统，其特征在于，该维护功能(52)有一些不同的运行方式。
16．按照权利要求11的队列系统，其特征在于，该维护功能有一由第一方式运行遍历所有指针而激发的第二运行方式，然后该初始化过程对这些指针再次执行，
一简单的写和读测试排队，等待对由其拷贝数与在多重指针表中记录的数值不符的指针所标识的缓冲器存储器位置的执行，该写和读测试的结果用于将所谈论的指针返回到空闲表，如果该测试给出一正确结果的话；但如果该测试指出由所谈论的指针标识的区域内故障的话，封锁该指针使其不在系统中使用，
17．按照权利要求16的队列系统，其特征在于，该维护功能有一第三运行方式，其由第二方式运行遍历所有指针而激发，于是该初始化过程对非封锁指针再次执行，
为检测在第二运行方式中由简单的写和读测试未检测到的故障类型的缓冲器存储器测试排队，等待在由初始化过的指针所标识的缓冲器存储器位置执行，所述存储器位置以测试数据进行，而所有其它非封锁缓冲器存储器位置在对每一封锁的指针测试期间以系统数据进行，
该测试的结果用于返回指针到空闲表，如果该缓冲器存储器测试给出一正确结果；但如果该缓冲器存储器测试指出在由该指针标识的区域内故障的话，封锁该指针使其不在系统中使用，
18．按照权利要求17的队列系统，其特征在于，该维护功能有一第四运行方式，其由第三方式运行遍历所有指针而激发，于是早先封锁的指针通过对所有指针周期地执行所述初始化过程，一次一个，也被接受测试，
和在第三方式中同样类型的缓冲器存储器测试应用于非封锁指针，而早先封锁的指针暴露给同一类型的由在队列中维护的每一测试数据操作规定的缓冲器存储器测试，只要系统数据存储在包含有由所谈论的早先封锁的指针所标识的位置的缓冲器存储器段的某处，
该测试的结果以和第三方式中同样的方式用于非封锁指针和早先封锁的指针的未验收测试，而早先封锁的指针在经过由一限制数定义的一些连续测试合格后首先返回空闲表。
19．按照权利要求8的队列系统，其特征在于，多重指针和封锁指针所用的表合而为一。
20．在为执行从一联机维护的空闲地址表往存储器中自由存储位置执行写操作而在存储器中选择存储位置，和为收集早先存储在存储器中的数据而计算地址的一队列系统中测试所述存储位置的一种方法，包括
从系统控制的系统使用中释放为测试选择的地址，
把选择的存储位置暴露给在系统运行时的空闲周期周期地对每一存储位置测试的过程，和
为维护所述空闲表使用所述测试过程的结果。
21．按照权利要求20的方法，包括
在等待存储位置由系统使用释放以后执行对其的测试，和
仅当该存储位置通过测试后返回该存储位置到系统使用。
22．按照权利要求20的方法，包括
通过把要测试的存储位置的内容拷贝到一自由而无错误的存储位置而释放指向该存储位置的地址，
重新引导由新存储位置使用的地址计算，和
仅当被测试的存储位置通过测试后返回其到系统使用。
23．按照权利要求20的方法，包括
当包含所谈论的存储位置的整个存储器块从系统使用中释放时重新测试未通过测试的存储位置。
24．按照权利要求20的方法，包括
a)执行一确定存储位置的测试，这是通过
在第一运行方式中以由测试逻辑控制的脱机测试方式测试所有地址，
在所述测试期间计数有可修复错误的存储位置的数目，和
标明不可修复错误，而进行的；
b)在第二联机方式中只检查正被测试的存储器位置的数据，和强迫其它存储位置以正常运行时的数据运行，其地址由系统控制。
CN94194287A 1993-11-26 1994-11-23 容错队列系统 Expired - Fee Related CN1045675C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE9303932A SE502576C2 (sv) 1993-11-26 1993-11-26 Feltolerant kösystem
SE9303932 1993-11-26

Publications (2)

Publication Number Publication Date
CN1136354A CN1136354A (zh) 1996-11-20
CN1045675C true CN1045675C (zh) 1999-10-13

Family

ID=20391901

Family Applications (1)

Application Number Title Priority Date Filing Date
CN94194287A Expired - Fee Related CN1045675C (zh) 1993-11-26 1994-11-23 容错队列系统

Country Status (17)

Country Link
US (2) US5602988A (zh)
EP (1) EP0730764B1 (zh)
JP (1) JPH09506452A (zh)
KR (1) KR100301719B1 (zh)
CN (1) CN1045675C (zh)
AU (2) AU681220B2 (zh)
BR (1) BR9408131A (zh)
CA (1) CA2176471A1 (zh)
DE (1) DE69427129T2 (zh)
DK (1) DK0730764T3 (zh)
ES (1) ES2155882T3 (zh)
FI (1) FI962202A0 (zh)
GR (1) GR3035795T3 (zh)
NO (1) NO962120L (zh)
SE (1) SE502576C2 (zh)
TW (1) TW278157B (zh)
WO (1) WO1995014970A2 (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19742378A1 (de) * 1997-09-25 1999-04-22 Siemens Ag Ringspeicher für eine TDMA-Datenübertragungsstation und entsprechende Datenübertragungsstation
US6778490B1 (en) 1998-05-20 2004-08-17 Nortel Networks Limited Method and apparatus for a fault tolerant router architecture
US6256756B1 (en) * 1998-12-04 2001-07-03 Hewlett-Packard Company Embedded memory bank system
US6363506B1 (en) * 1999-04-13 2002-03-26 Agere Systems Guardian Corp. Method for self-testing integrated circuits
US6606326B1 (en) 1999-07-02 2003-08-12 International Business Machines Corporation Packet switch employing dynamic transfer of data packet from central shared queue path to cross-point switching matrix path
US6510531B1 (en) * 1999-09-23 2003-01-21 Lucent Technologies Inc. Methods and systems for testing parallel queues
US6985455B1 (en) * 2000-03-03 2006-01-10 Hughes Electronics Corporation Method and system for providing satellite bandwidth on demand using multi-level queuing
US6584584B1 (en) * 2000-04-10 2003-06-24 Opentv, Inc. Method and apparatus for detecting errors in a First-In-First-Out buffer
US20020110094A1 (en) * 2001-02-13 2002-08-15 Reddy Naveen S. Spot beam hopping packet scheduler system
US7480239B1 (en) 2001-11-27 2009-01-20 Cisco Technology, Inc. Method and apparatus for true priority based connection establishment within a PNNI ATM network
US7161950B2 (en) * 2001-12-10 2007-01-09 Intel Corporation Systematic memory location selection in Ethernet switches
DE10162046A1 (de) * 2001-12-17 2003-06-26 Thomson Brandt Gmbh Wiedergabegerät mit einem Zwischenspeicher zum Verringern der mittleren Zugriffszeit auf einen Informationsträger
US6781898B2 (en) * 2002-10-30 2004-08-24 Broadcom Corporation Self-repairing built-in self test for linked list memories
US20050071730A1 (en) * 2003-09-30 2005-03-31 Lattice Semiconductor Corporation Continuous self-verify of configuration memory in programmable logic devices
US7532574B1 (en) 2003-10-02 2009-05-12 Cisco Technology, Inc. Method and apparatus for improved priority based connection establishment within a PNNI ATM network
US7296129B2 (en) 2004-07-30 2007-11-13 International Business Machines Corporation System, method and storage medium for providing a serialized memory interface with a bus repeater
CN101031971A (zh) * 2004-08-02 2007-09-05 皇家飞利浦电子股份有限公司 数据存储和重放设备
US7305574B2 (en) * 2004-10-29 2007-12-04 International Business Machines Corporation System, method and storage medium for bus calibration in a memory subsystem
US7512762B2 (en) 2004-10-29 2009-03-31 International Business Machines Corporation System, method and storage medium for a memory subsystem with positional read data latency
US7331010B2 (en) 2004-10-29 2008-02-12 International Business Machines Corporation System, method and storage medium for providing fault detection and correction in a memory subsystem
US7257750B1 (en) 2005-01-13 2007-08-14 Lattice Semiconductor Corporation Self-verification of configuration memory in programmable logic devices
US7802148B2 (en) * 2005-02-23 2010-09-21 Broadcom Corporation Self-correcting memory system
US7478259B2 (en) 2005-10-31 2009-01-13 International Business Machines Corporation System, method and storage medium for deriving clocks in a memory system
US7685392B2 (en) * 2005-11-28 2010-03-23 International Business Machines Corporation Providing indeterminate read data latency in a memory system
EP1966681A4 (en) * 2005-12-29 2009-01-07 Intel Corp IMPLEMENTING HIGH-PERFORMANCE WAVEWAYS IN MULTIPROCESSOR SYSTEMS
US7596744B1 (en) 2006-02-24 2009-09-29 Lattice Semiconductor Corporation Auto recovery from volatile soft error upsets (SEUs)
US7562260B2 (en) * 2006-04-04 2009-07-14 International Business Machines Corporation Method and system for performing recovery of a single-threaded queue
US7640386B2 (en) 2006-05-24 2009-12-29 International Business Machines Corporation Systems and methods for providing memory modules with multiple hub devices
US7669086B2 (en) 2006-08-02 2010-02-23 International Business Machines Corporation Systems and methods for providing collision detection in a memory system
US7539842B2 (en) * 2006-08-15 2009-05-26 International Business Machines Corporation Computer memory system for selecting memory buses according to physical memory organization information stored in virtual address translation tables
US7870459B2 (en) 2006-10-23 2011-01-11 International Business Machines Corporation High density high reliability memory module with power gating and a fault tolerant address and command bus
US7721140B2 (en) * 2007-01-02 2010-05-18 International Business Machines Corporation Systems and methods for improving serviceability of a memory system
US8065574B1 (en) 2007-06-08 2011-11-22 Lattice Semiconductor Corporation Soft error detection logic testing systems and methods
CN101794242B (zh) * 2010-01-29 2012-07-18 西安交通大学 服务于操作系统核心层的容错计算机系统数据比较方法
US10866837B2 (en) * 2018-07-30 2020-12-15 Lendingclub Corporation Distributed job framework and task queue

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049956A (en) * 1975-10-08 1977-09-20 Cselt - Centro Studi E Laboratori Telecomunicazioni S.P.A. Method of and means for in-line testing of a memory operating in time-division mode
EP0323310A1 (fr) * 1987-12-24 1989-07-05 France Telecom Circuit de gestion de pointeurs d'écriture de files tampons notamment pour commutateur temporel de paquets auto-acheminables

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3681757A (en) * 1970-06-10 1972-08-01 Cogar Corp System for utilizing data storage chips which contain operating and non-operating storage cells
US3814922A (en) * 1972-12-01 1974-06-04 Honeywell Inf Systems Availability and diagnostic apparatus for memory modules
US3863227A (en) * 1973-09-17 1975-01-28 Gte Automatic Electric Lab Inc Method and arrangement for testing a core memory
US3982111A (en) * 1975-08-04 1976-09-21 Bell Telephone Laboratories, Incorporated Memory diagnostic arrangement
US4575792A (en) * 1982-03-31 1986-03-11 Honeywell Information Systems Inc. Shared interface apparatus for testing the memory sections of a cache unit
US4479214A (en) * 1982-06-16 1984-10-23 International Business Machines Corporation System for updating error map of fault tolerant memory
US4535455A (en) * 1983-03-11 1985-08-13 At&T Bell Laboratories Correction and monitoring of transient errors in a memory system
US4672583A (en) * 1983-06-15 1987-06-09 Nec Corporation Dynamic random access memory device provided with test circuit for internal refresh circuit
US4841434A (en) * 1984-05-11 1989-06-20 Raytheon Company Control sequencer with dual microprogram counters for microdiagnostics
JPS62250593A (ja) * 1986-04-23 1987-10-31 Hitachi Ltd ダイナミツク型ｒａｍ
US4809276A (en) * 1987-02-27 1989-02-28 Hutton/Prc Technology Partners 1 Memory failure detection apparatus
JPH02117243A (ja) * 1988-10-27 1990-05-01 Toshiba Corp パケット通信装置
US5014266A (en) * 1988-12-28 1991-05-07 At&T Bell Laboratories Circuit switching system for interconnecting logical links between packet switching networks
US4953157A (en) * 1989-04-19 1990-08-28 American Telephone And Telegraph Company Programmable data packet buffer prioritization arrangement
JPH0387000A (ja) * 1989-08-30 1991-04-11 Mitsubishi Electric Corp 半導体記憶装置
US5200959A (en) * 1989-10-17 1993-04-06 Sundisk Corporation Device and method for defect handling in semi-conductor memory
US5357521A (en) * 1990-02-14 1994-10-18 International Business Machines Corporation Address sensitive memory testing
US5155844A (en) * 1990-02-14 1992-10-13 International Business Machines Corporation Background memory test during system start up
EP0459001B1 (de) * 1990-05-31 1996-01-24 Siemens Aktiengesellschaft Integrierter Halbleiterspeicher
US5276833A (en) * 1990-07-02 1994-01-04 Chips And Technologies, Inc. Data cache management system with test mode using index registers and CAS disable and posted write disable
EP0470030A3 (en) * 1990-08-02 1993-04-21 International Business Machines Corporation Fast memory power-on diagnostics using direct memory addressing
US5177745A (en) * 1990-09-26 1993-01-05 Intel Corporation Memory device with a test mode
JPH04178580A (ja) * 1990-11-14 1992-06-25 Ando Electric Co Ltd 半導体メモリの故障自己診断装置
US5299202A (en) * 1990-12-07 1994-03-29 Trw Inc. Method and apparatus for configuration and testing of large fault-tolerant memories
DE69130392T2 (de) * 1991-07-10 1999-06-02 Ibm Hochgeschwindigkeitspufferverwaltung
US5311520A (en) * 1991-08-29 1994-05-10 At&T Bell Laboratories Method and apparatus for programmable memory control with error regulation and test functions
KR950000305Y1 (ko) * 1991-12-23 1995-01-16 금성일렉트론 주식회사 메모리 장치의 테스트 모드회로
US5452418A (en) * 1992-04-24 1995-09-19 Digital Equipment Corporation Method of using stream buffer to perform operation under normal operation mode and selectively switching to test mode to check data integrity during system operation
US5388238A (en) * 1992-07-24 1995-02-07 At&T Corp. System and method for monitoring the validity of circulating pointers in a FIFO memory
US5291482A (en) * 1992-07-24 1994-03-01 At&T Bell Laboratories High bandwidth packet switch
SE516073C2 (sv) * 1993-02-15 2001-11-12 Ericsson Telefon Ab L M Sätt för hantering av redundanta väljarplan i paketväljare och paketväljare för utförande av sättet
US5396619A (en) * 1993-07-26 1995-03-07 International Business Machines Corporation System and method for testing and remapping base memory for memory diagnostics
US5461588A (en) * 1994-11-15 1995-10-24 Digital Equipment Corporation Memory testing with preservation of in-use data

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049956A (en) * 1975-10-08 1977-09-20 Cselt - Centro Studi E Laboratori Telecomunicazioni S.P.A. Method of and means for in-line testing of a memory operating in time-division mode
EP0323310A1 (fr) * 1987-12-24 1989-07-05 France Telecom Circuit de gestion de pointeurs d'écriture de files tampons notamment pour commutateur temporel de paquets auto-acheminables

Also Published As

Publication number Publication date
AU2618897A (en) 1997-09-04
AU1206795A (en) 1995-06-13
NO962120D0 (no) 1996-05-24
DE69427129D1 (de) 2001-05-23
EP0730764A1 (en) 1996-09-11
CA2176471A1 (en) 1995-06-01
US6088817A (en) 2000-07-11
DE69427129T2 (de) 2001-08-02
BR9408131A (pt) 1997-08-05
FI962202A (fi) 1996-05-24
SE502576C2 (sv) 1995-11-13
KR100301719B1 (ko) 2001-10-22
NO962120L (no) 1996-05-24
US5602988A (en) 1997-02-11
AU693056B2 (en) 1998-06-18
GR3035795T3 (en) 2001-07-31
WO1995014970A2 (en) 1995-06-01
TW278157B (zh) 1996-06-11
SE9303932D0 (sv) 1993-11-26
AU681220B2 (en) 1997-08-21
ES2155882T3 (es) 2001-06-01
DK0730764T3 (da) 2001-07-09
EP0730764B1 (en) 2001-04-18
SE9303932L (sv) 1995-05-27
KR960706126A (ko) 1996-11-08
JPH09506452A (ja) 1997-06-24
FI962202A0 (fi) 1996-05-24
WO1995014970A3 (en) 1995-07-27
CN1136354A (zh) 1996-11-20

Similar Documents

Publication Publication Date Title
CN1045675C (zh) 容错队列系统
US5563828A (en) Method and apparatus for searching for data in multi-bit flash EEPROM memory arrays
EP0813711B1 (en) Error management processes for flash eeprom memory arrays
US5541886A (en) Method and apparatus for storing control information in multi-bit non-volatile memory arrays
US5875477A (en) Method and apparatus for error management in a solid state disk drive using primary and secondary logical sector numbers
US5233614A (en) Fault mapping apparatus for memory
US4694454A (en) Dynamic memory diagnosis and error correction apparatus
CN102194527B (zh) 半导体存储器装置
JP4954974B2 (ja) 少なくとも一つの共通データｉ／ｏバスに接続された複数の不揮発性メモリ中における論理データ・ブロックをフラッシュ・ブロックに記憶する方法およびシステム
US8589762B2 (en) Adaptive multi-bit error correction in endurance limited memories
EP0466296A2 (en) A data recovery channel in a fault tolerant disk drive array and a method of correcting errors therein
US6922798B2 (en) Apparatus and methods for providing enhanced redundancy for an on-die cache
RU2417461C2 (ru) Способ и устройство для записи высокоскоростных входных данных в матрицу запоминающих устройств
US6493799B2 (en) Word selection logic to implement an 80 or 96-bit cache SRAM
CN1409323A (zh) 用于存储存储器测试信息的方法和装置
EP0112622B1 (en) Error correction in buffer storage units
US4809276A (en) Memory failure detection apparatus
JP2000311497A (ja) 半導体記憶装置
US7346755B2 (en) Memory quality assurance
JP3099930B2 (ja) ディスクアレイ装置
JP2003007088A (ja) メモリセグメントの信頼性を評価するシステムおよび方法
JP2001023397A (ja) 半導体メモリのテスト方法及び半導体メモリ
US20140169113A1 (en) Enhancing Memory Yield Through Memory Subsystem Repair
US20040039869A1 (en) Information processing system
JP2008276371A (ja) メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 19991013

Termination date: 20131123