CN1050221C - 多结晶薄膜的形成方法和制造薄膜晶体管的方法 - Google Patents

多结晶薄膜的形成方法和制造薄膜晶体管的方法 Download PDF

Info

Publication number
CN1050221C
CN1050221C CN95119449A CN95119449A CN1050221C CN 1050221 C CN1050221 C CN 1050221C CN 95119449 A CN95119449 A CN 95119449A CN 95119449 A CN95119449 A CN 95119449A CN 1050221 C CN1050221 C CN 1050221C
Authority
CN
China
Prior art keywords
semiconductor layer
film
microcrystal
amorphous
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN95119449A
Other languages
English (en)
Other versions
CN1131340A (zh
Inventor
前川茂树
古田守
筒博司
川村哲也
宫田丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Japan Display Inc
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP6325177A external-priority patent/JPH08181069A/ja
Priority claimed from JP7003631A external-priority patent/JPH08195492A/ja
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1131340A publication Critical patent/CN1131340A/zh
Application granted granted Critical
Publication of CN1050221C publication Critical patent/CN1050221C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65B—MACHINES, APPARATUS OR DEVICES FOR, OR METHODS OF, PACKAGING ARTICLES OR MATERIALS; UNPACKING
    • B65B7/00—Closing containers or receptacles after filling
    • B65B7/02—Closing containers or receptacles deformed by, or taking-up shape, of, contents, e.g. bags, sacks
    • B65B7/06—Closing containers or receptacles deformed by, or taking-up shape, of, contents, e.g. bags, sacks by collapsing mouth portion, e.g. to form a single flap
    • B65B7/08—Closing containers or receptacles deformed by, or taking-up shape, of, contents, e.g. bags, sacks by collapsing mouth portion, e.g. to form a single flap and folding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/903—Dendrite or web or cage technique
    • Y10S117/904—Laser beam
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/09—Laser anneal

Abstract

一种用于形成多结晶半导体薄膜的方法，包括如下步骤：在一绝缘基板上形成部分含有微晶体的半导体薄膜，该微晶体用于多结晶化的晶核；通过激光退火，对该半导体薄膜进行多结晶化。

Description

多结晶薄膜的形成方法和制造薄膜晶体管的方法
本发明涉及多结晶薄膜的形成方法和薄膜半导体设备。尤其是，本发明涉及用于液晶显示设备、图象传感器、SRAM等的薄膜晶体管生产过程的多结晶薄膜的形成方法；和通过使用这些多结晶薄膜制作的薄膜半导体设备。
近年来，对具有大屏幕、高清晰度等的液晶显示设备的需求日益高涨，为了满足这个需求，要求用于液晶显示设备的薄膜晶体管(TFT)具有更高的设备特征。
目前，无定形硅TFT被用于液晶显示设备。另一方面，多结晶薄膜硅TFT具有比无定形硅TFT具有更高级的设备性能，以及驱动电路等可以在液晶显示设备的基板上集成地形成等优点。于是，推进了多结晶硅TFT的发展。
为了使多结晶硅TFT实用化，形成高质量多结晶薄膜的技术是不可缺少的。在传统技术中，多结晶薄膜是在较高的温度下形成的，这就只能使用石英制的基板。另一方面，可以使用低温(600℃或更低)薄膜形成技术，其中，可以使用具有低失真点的廉价玻璃基板。特别地，激元激光退火(excimer laser annealing)被认为是最有希望的方法，这是因为在该方法中，基板只遭受到少量的热损坏，而高质量的多结晶薄膜可以通过熔融和结晶无定形薄膜来获得。
下文中，描述了形成多结晶薄膜的传统方法。
图9为通过激元激光退火形成多结晶硅薄膜的方法的示意图。正如图9所示，无定形硅层3的整个表面被一激光束照射，该激光束具有测得约5至10mm的截面形状，且激光束相对于基板1移动。在这种情况下，由于激元激光是脉冲式的激光，所以激光束4的照射是以照射光束部分地交盖相邻的已被照射的区域的方式进行的。在由此得到的多结晶硅薄膜5中，具有较小能量密度的被激光束的边缘照射的区域5a所具有的结晶度远不同与其他区域的结晶度。由此，在通过使用这样的多结晶硅薄膜5形成的数个TFT阵列的情况下，每个TFT的设备特征基于在基板1上所形成的TFT的位置而周期性地变化。
下文中，参考图10A和10C描述了通过激元激光退火来形成多结晶薄膜的传统方法的一个例子。首先，如图10A所示，在第一退火步骤中，具有能量密度约270mJ/cm2的激光束4照射在基体1的无定形硅层3上，其结果是，形成了含有平均直径约为50nm的晶体颗粒的硅层2。
下一步，如图10B所示，在第二退火步骤中，具有能量密度约450mJ/cm2的激光束4照射在硅层2上，其结果是，形成了如图10C所示的具有晶体结构的多晶体硅层5。在第二退火步骤中，具有相对较差结晶度的区域(该区域所具有的结晶颗粒的直径小于周围区域)得以改善，从而使得多结晶硅膜5得以改善。
在这个传统实例中，进行“两步退火”，其中硅层用能量密度互不相同的激光束照射两次。下文中，用激光束照射需形成多结晶硅薄膜的区域，同时将激光相对于基体移动的方法，被作为第一步。
在例如1992国际固态设备和材料会议(Inter-national Conference on Solid State Devices andMaterials)的详细摘要B-1-4，1992，55至57页上报导了通过两步退火形成多结晶硅薄膜的方法。
下文中，将参考图11A和11B对通过使用激元激光退火形成多结晶硅薄膜的传统方法的另一个实例进行描述。
在这个实例中，如图11A所示，采用具有能量密度约为300mJ/cm2的激元激光对在加热至400℃的基板1上的无定形硅层3进行退火。与未加热的条件相比，在该基板被加热的条件下，固化率降低，从而促进了晶体颗粒生长。况且，通过加热基板，薄膜的温度升高，这些区域的温度上升至足以达到熔融点的高温而使得这一区域融化，而如果基体不加热，这些区域就将达不到熔融点并不能通过退火而融化。因此，由于被激光束照射的整个区域经受了熔融和结晶化的过程，多结晶硅膜的均匀性得以改善，如图11B所示。
有一种通过将整个照射区域在非加热的条件下通过升高激光束能量密度来熔融的方法。然而，在这种方法中，出现薄膜剥落的频率变高，因而基本上不能被使用。
在加热基板的条件下通过使用激元激光退火形成多结晶薄膜的方法已在例如IEDM Tech.Digest，1991，第563-566页上有过报导。
如果通过使用由此获得的多结晶薄膜来形成TFT，TFT的移动度在基板面上的变化可被抑制在±10％以内。这种形成TFT的方法报导在1991国际固态元件和材料会议(International Conference on SolidState Devices and Materials)的详细摘要，1991，623至625页上。
然而，传统方法具有如下描述的问题：
在采用两步退火方法中；在第一退火步骤中，与具有平均直径约为50nm的周围区域相比，晶体颗粒的平均直径较小的晶体区域在激光束4边缘所照射的区域中形成，尤其是在能量密度接近结晶化阈值的那部分光束所照射的区域中形成。因此，在第二退火步骤中，或者是激光光束照射交盖邻近的已经过照射的区域时，只能获得直径稍大一些的晶体颗粒或晶体缺陷稍小一些。由此，这样的区域具有远不同于通过熔融和结晶化无定形硅所得到的多结晶硅区域的晶体特征。
再者，当在加热基板的同时进行退火时，可在具有晶体颗粒的平均直径小于周围区域的晶体区域达到熔融结晶化。然而，用于结晶化所需要的能量对于在将无定形状态转变成多结晶状态的情形和将平均直径较小的晶体颗粒转变成多结晶状态的情形来说是不相同的。因而，由相应的情形出发，得到不同的结晶度。
正如以上所描述的，根据传统的方法，多结晶硅薄膜的结晶度沿其基板是不均匀的。因此，在TFT阵列是通过采用这种多结晶硅薄膜形成的情况下，存在着这样一个问题，即TFT沿基板的器件特性变化不能降低到足够的水平。尤其是，在TFT阵列形成的液晶显示器件的显示部分时，存在着屏幕上出现网格状显示不协调的缺陷，这是由于存在具有相对较低迁移度的TFT，其结果是破坏了显示质量。
本发明用于形成多结晶半导体薄膜的方法包括如下步骤：
在绝缘基板上形成部分地包含用作多结晶化的晶核的微晶的半导体薄膜；以及
通过激光退火使该半导体薄膜多结晶化。
在本发明的一个实施方案中，在经受多结晶化处理之前，半导体薄膜含有包含微晶体的微晶半导体层，以及，与该微晶半导体相接触的无定形半导体层。
在本发明的另一个实施方案中，在经受多结晶化处理之前，半导体薄膜含有包含微晶体的微晶半导体层，以及，沉积在该微晶半导体层上的无定形半导体层。
在本发明的又一个实施方案中，在经受多结晶化处理之前，半导体薄膜含有无定形半导体层，以及，沉积在该无定形半导体层上并含有微晶体的微晶半导体层。
在本发明的再一个实施方案中，该半导体薄膜进一步含有沉积在该微晶半导体层上的另一个无定形半导体层。
在本发明的再另一个实施方案中，该微晶半导体层是通过CVD方法形成的。
在本发明的再另一个实施方案中，激光退火是采用激元激光来进行的。
在本发明的再另一个实施方案中，激光退火是在绝缘基板保持在约200至600℃的温度范围内时进行的。
在本发明的再另一个实施方案中，半导体薄膜是由含有硅或锗作为主要组分的半导体所形成的。
在本发明的再另一个实施方案中，在微晶半导体中的微晶体颗粒的平均直径为20nm或更小。
在本发明的再另一个实施方案中，形成半导体薄膜的方法包括如下步骤：
形成一无定形半导体层；以及
通过具有能量密度接近结晶化阈值的激光光束对该无定形半导体层进行退火，由此形成微晶核。
在本发明的再另一个实施方案中，形成微晶半导体层的方法包括如下步骤：
形成一无定形半导体层；以及
通过具有能量密度接近结晶化阈值的激光束对该无定形半导体层进行退火，由此将该无定形半导体层转变成微晶半导体层。
用于制造薄膜晶体管的方法，包括如下步骤：
在绝缘基板上形成半导体薄膜，该半导体薄膜含有用作多结晶化的晶核的微晶体；以及
通过激光退火，使该半导体薄膜多结晶化，从而形成多结晶半导体薄膜；以及
在多结晶半导体薄膜上形成源极区域、漏极区域和沟道区域。
在本发明的一个实施方案中，在经受多结晶化处理之前，半导体薄膜含有微晶半导体层，该半导体层中含有微晶体，以及，与微晶半导体层相接触的无定形半导体层。
在本发明的另一个实施方案中，包含在微晶半导体层中的微晶体颗粒的平均直径为20nm或更小。
由此，本发明得以具有如下优点：(1)提供了一种形成在其基板上具有均匀结晶度的多结晶薄膜的方法；以及(2)提供了一种制造在其基板上仅具有很小的特性变化的薄膜晶体管的方法。
通过阅读和理解以下参考附图所作的详细说明，本发明的这些优点和其他优点对于本领域的熟练技术人员将变得明显。
附图中：
图1A和1B是表示根据本发明第一实施例形成多结晶薄膜的方法的剖面图。
图2A和2B是表示根据本发明第二实施例形成多结晶薄膜的方法的剖面图。
图3A和3B是表示根据本发明第三实施例形成多结晶薄膜的方法的剖面图。
图4A显示根据本发明第四实施例形成多结晶薄膜方法的第一退火步骤。图4B显示根据本发明第一实施例形成多结晶薄膜方法的第二退火步骤。图4C显示所形成的多结晶硅薄膜的部分截面图。
图5A显示根据本发明第五实施例形成多结晶薄膜方法的第一退火步骤。图5B显示根据本发明第一实施例形成多结晶薄膜方法的第二退火步骤。图5C显示所形成的多结晶硅薄膜的部分截面图。
图6A至6D显示一种制造本发明薄膜晶体管方法的一个实施例的剖面图。
图7A至7D显示一种制造本发明薄膜晶体管方法的另一个实施例的剖面图。
图8A至8D显示一种制造本发明薄膜晶体管方法的又一个实施例的剖面图。
图9为通过采用激元激光退火形成多结晶硅薄膜的方法的示意图。
图10A显示根据传统实例的第一退火。图10B显示第二退火。图10C显示所形成的多结晶硅薄膜的部分截面图。
图11A显示根据传统实例的第一退火。图11B显示所形成的多结晶硅薄膜的部分截面图。
在下文中，将参考附图，对形成本发明的多结晶薄膜的方法进行描述。
在下述实施例中，通过采用激元激光束对无定形硅层进行退火，由此形成多结晶硅薄膜。在本发明的说明书中，含有平均直径为20nm或更小的结晶颗粒的半导体层(薄膜)被称作为“微晶半导体层(薄膜)”。这是考虑到在微晶半导体层中，微晶体是分散在无定形部分中的。在另一方面，含有平均直径大于20nm的晶体颗粒的半导体层被称作为“多结晶半导体层(薄膜)”。通常情况下，在多结晶半导体层中，晶体颗粒互相接触，从而形成了晶粒边界。
实施例1
下文中，参考图1A和1B，描述了根据本发明形成多结晶薄膜方法的第一实施例。
通过等离子体CVD方法并采用硅烷(SiH4)和氢(H2)作为原料气体，在玻璃基板1(商品名：7059，Corning Inc.生产)上沉积厚度为5nm的微晶硅层2，在该玻璃基板1上附着有SiO2薄膜(未示出)作为缓冲层，以防止杂质从玻璃中扩散出来。在这种情况下，沉积是在如下条件下进行的：SiH4/(SiH4+H2)的值在0.01至0.5％的范围内，压力在0.4至2Torr的范围内，功率密度在0.1至0.5W/cm2的范围内，基板温度在150至300℃的范围内。从物料量的观点来看，优选微晶硅层2的厚度在约1至10nm的范围内。通过选择上述条件，能获得含有微晶体的硅层2。然而，在SiH4/(SiH4+H2)的值为5％或更大的条件下，不能得到微晶硅层2，但能得到正常的无定形硅层。再者，通过采用SiH4和SiF4的混合气体代替上述气体，能得到微晶硅薄膜2。通过采用另外一种方法能得到微晶硅层2，在这种方法中，在无定形硅层沉积之后，再用具有能量密度小于结晶化值阈值的激光束对该无定形硅层进行退火。
接着，通过以硅烷为原料气的等离子体CVD方法，在微晶硅层2上沉积厚度为50nm的无定形硅层3。优选该无定形硅层3的厚度在30至200nm的范围内。在无定形硅层厚度大于200nm时，存在着激光束退火不能融化至底部的所有无定形硅层3的可能性。
接着，借助已知的照像平板印刷和蚀刻技术，对无定形硅层3和微晶硅层2进行处理，从而形成岛形(island-shaped)结构。虽然在图1A中只示出了单个岛形结构，事实上，在基板上排列有多个岛形结构。每个岛形结构具有一定的大小，例如为20μm×20μm。
然后，如图1A所示，激光束4照射该结构。采用多步重复法(step-and-repeat method)进行照射。在这个实施例中，通过使用波长为308nm、脉冲宽度45nm、能量密度200至500mJ/cm2的激元激光束进行激光束照射。
在被激光束4照射的无定形硅层3中，借助在微晶硅层2中的微晶体作为晶种，晶体生长起来。其结果是，如图1B所示，获得了多结晶硅膜5，在该膜中大小均匀(颗粒直径：约在200至300nm的范围内)的晶体颗粒分布在基板1的整个表面。实施例2
下文中，本发明第二实施例的形成微晶薄膜的方法将参考附图2A和2B进行描述。
通过采用等离子体方法并以硅烷(SiH4)作为原料气，在玻璃基板1(商品名：7059，Corning Inc.生产)上沉积厚度为80nm的微晶硅层2，在该玻璃基板上附着有SiO2薄膜(未示出)作为缓冲层，用以防止杂质从玻璃中扩散出来。在沉积过程中，基板1的温度被设定在例如450℃。因为上述同样的理由，优选该无定形硅层3的厚度在30至200nm的范围内。
接着，将基板1的温度上升至480℃，然后，通过等离子体CVD方法并以硅烷为原料气，在该无定形硅层3上沉积一厚度为5nm的微晶硅层2。优选该微晶硅层2的厚度在1至10nm的范围内。
然后，借助已知的照像平板印刷和蚀刻技术，对无定形硅层3和微晶硅层2进行处理，以形成岛形结构。虽然在图2A中只示出了单个的岛形结构，但事实上，在基板上排列有多个岛形结构。每个岛形结构具有一定的尺寸，例如40μm×40μm。
接着，如图2A所示，用激光束4照射该结构。照射是在同实施例1描述的相同条件下进行的。
在被激光束4照射的无定形硅层3中，借助微晶硅层2中的微晶体作为晶种，晶体颗粒生长起来。其结果是，如图2B所示，获得了多结晶硅膜5，该膜中，大小均匀(颗粒直径：在约200至300nm的范围内)的晶体颗粒分散在基板1的整个表面。
本实施例中的无定形硅层3具有比实施例1所述无定形硅层3的厚度要大30nm。一般情况下，如果无定形硅层3较厚，则存在通过激光退火导致的晶体生长是从该无定形硅层3表面开始的可能性较大。因此，在此实施例中，作为晶种的微晶硅层2以能与该无定形硅层3相接触的方式排列。实施例3
下文中，参考图3A和3B描述了根据本发明形成多结晶薄膜方法的第三实施例。
通过等离子体CVD方法并采用硅烷(SiH4)作为原料气，在玻璃基板1(商品名：7059，Corning Inc.生产)上沉积20nm厚的无定形硅层3，在该玻璃基板1上附着有SiO2薄膜(未示出)作为缓冲层，以防止杂质从玻璃中扩散出来。在沉积过程中，基板1的温度被设定在例如300℃。优选该无定形硅层3的厚度在30至200nm的范围内。
然后，通过等离子体CVD方法，并以硅烷(SiH4)和氟化硅(SiF4)作为原料气，沉积了厚度为5nm的微晶硅层2。将基板1的温度设定在300℃。优选该微晶硅层2的厚度在1至10nm的范围内。
将基板1的温度降至270℃，然后，通过等离子体CVD方法并以硅烷为原料气，在该微晶硅层2上沉积20nm厚的无定形硅层6。
接着，采用公知的照像平板印刷和蚀刻技术，对无定形硅层3和微晶硅层2进行处理。虽然图3A中只表示了单个的岛形结构，但在事实上，在基板上排列着多个岛形结构。每个岛形结构具有一定的尺寸，例如，20μm×20μm。
然后，如图3A所示，用激光束4照射该结构。照射是在与实施例1描述的相同条件下进行的。
在激光束4照射的无定形硅层3和6中，借助于在微晶硅层2中的微晶体作为晶种，晶体颗粒向上和向下生长。结果是，如图3B所示，获得了在基板1的整个表面分布的具有大小均匀(颗粒直径：在约200至300nm的范围内)的晶体颗粒的多结晶硅膜5。
虽然，该无定形硅层3的厚度与本实施例中无定形硅层6的厚度相同，但无定形硅层3的厚度也可不同于无定形硅层6的厚度。
在实施例1至3中，将微晶硅层2和无定形硅层3制成岛状形状，然后进行激光退火用以多结晶化。但是，先对微晶硅层2和无定形硅层3进行激光退火，再将它们制成岛状形状也是可能的。当将微晶硅层2和无定形硅层3定型成岛状形状、然后进行激光退火时，存在着这样一种情况，即由于边缘冷却的影响，在岛形结构的边缘部分结晶性能被破坏。通过蚀刻，可将这种结晶性能被破坏的边缘部分(例如，宽度约为1μm的边缘部分)选择性地除去。实施例4
下文中，参考图4A至4C描述了根据本发明形成多结晶薄膜方法的第四实施例。在该实施例中，通过激元激光(一种XeCl激光，波长：308nm)退火，形成多结晶硅薄膜。
首先，在基板1上沉积无定形硅层3。然后，如图4A所示，进行第一退火(微晶化处理)，即通过向无定形硅层3照射激元激光束4进行退火。调节该激元激光束4的能量密度至该光束截面中心部分的能量密度接近结晶化的阈值。通过照射具有接近结晶化阈值的能量密度的激光束，在无定形硅层3上便形成了多个微晶体。该激光束4的边缘部分所具有的能量密度小于结晶化的阈值。为此原因，激光束4照射的无定形硅层3中，被激光束4的边缘部分照射但没有被微晶化的区域仍保持无定形状态，并保持其原始状态。这种照射以下述的方式不断地重复，即脉冲的激光束4以部分地交盖相邻已照射区域的方式照射该区域。结果形成了微晶硅层2。
然后，如图4B所示，进行第二退火，即通过采用其横截面中心部分的能量密度约为400mJ/cm2的激元激光束进行退火。通过第二退火，从微晶硅层2中形成多结晶硅薄膜5。在这种情况下，在微晶硅层2中，被能量密度接近于结晶化阈值或小于该阈值的激元激光束部分照射的区域不发生变化，并保持其微晶状态。在微晶硅层2中，被能量密度大于结晶化阈值的激元激光束4的部分照射的区域转变成多晶，同时，在第一退火中形成的微晶保持原样。
上述情况的原因如下：作为从无定形状态、微晶状态向多结晶状态的结晶化处理步骤，熔点趋于升高、激光束的吸收系数趋于降低。因此，与无定形状态相比，微晶体需要额外的能量来熔融并改变其结晶度。其结果是，在第一退火和第二退火中，没有形成其结晶度有别于周围区域的结晶度的区域，结晶度的均匀性得以改善。实施例5
下文中，将参考图5A至5C，对本发明的形成多结晶薄膜的方法的第五实施例进行描述。在本实施例中，通过一激元激光(XeCl激光，波长：308nm)进行退火，形成多结晶硅薄膜。
首先，在基板1上沉积无定形硅层3。然后，如图5A所示，进行第一退火处理(微晶化过程)。如图5A所示，在此次退火中，脉冲激光束4的照射以下述方式不断地重复，即在照射完一个区域后，在照射下一个相邻未照射区域的同时激光束部分地交盖相邻已照射区域。由于激光束横截面的中心部位的能量密度约为160mJ/cm2，该值接近于结晶化的阈值，因此，通过第一退火形成了含有微晶体的微晶硅层2。
接下来，如图5B所示，采用横截面中心部位能量密度约为400mJ/cm2的激元激光束进行第二退火处理。在此次退火处理中，一激元激光束4照射无定形硅层3，与此同时，采用加热装置7，如加热器等，将基板1的温度维持在约200至600℃。通过第二退火，从微晶硅层2中形成多结晶硅薄膜5。在第二退火处理中，与基板未被加热的情形相比，微晶硅层2和基板1之间的温度差要小一些，从而使得从微晶硅层2向基板1的热流量减小。其结果是，固化(冷却)率降低，从而使得晶体颗粒的直径与基板不加热的情况相比要大一些。再者，固化过程中产生的晶体损坏下降。其结果是，形成了在整个基板上高均匀性的高质量多结晶硅薄膜。
在实施例1至5中，硅被用作欲多结晶化的薄膜材料。然而，在本发明中，其他半导体材料，如锗、硅/锗合金等也可以使用。而且，在实施例1至5中，采用了等离子体CVD方法和热CVD方法来沉积无定形薄膜。但是，其他方法，如ECR-CVD方法，远程CVD方法，溅镀(sputtering)方法等也可用来沉积薄膜。
再者，可使用其他绝缘基板来代替玻璃基板1(商品名：7059，Corning Inc.生产)，如其他类型的玻璃基板，石英基板，蓝宝石基板等。而且，虽然采用激元激光作为激光来使用，但通过使用其他激光，如YAG激光，也能获得同样的效果。实施例6
下文中，将参考图6A至6D，描述本发明生产TFT的方法。
通过等离子体CVD方法并采用硅烷(SiH4)和氢(H2)作为原料气，在玻璃基板1(商品名：7059，Corning Icn.制造)上沉积5nm厚的微晶硅层2，在该玻璃基板上附着有SiO2膜(未示出)作为缓冲层，以防止杂质从玻璃中扩散出来。优选微晶硅层2的厚度在1至10nm之间。
接下来，采用等离子体CVD方法并以硅烷为原料气，在该微晶硅层2上沉积50nm厚的无定形硅层3。优选该无定形硅层3的厚度在30至200nm。
然后，采用公知的照像平板印刷和蚀刻技术，对无定形硅层3和微晶硅层2进行处理，以形成岛形结构。虽然在图6A上只显示了单个的岛形结构，但在基板上却可排列多个这样的岛形结构。每个岛形结构具有一定的尺寸，如20μm×20μm。
接下来，如图6A所示，用激光束4照射该结构，该照射是按分布重复法进行的。在本实施例中，激光束的照射是通过采用波长为308nm、脉冲宽度45ns、能量密度为200至500mJ/cm2的激元激光束来进行的。
在激光束4照射的无定形硅层3中，通过在微晶硅层2中的微晶体作为晶种而使晶体颗粒生长起来。其结果是，如图6B所示，获得了多结晶硅膜5，在该膜中，大小均匀(颗粒直径：在约200至300nm的范围内)的晶体颗粒分布在基板1的整个表面上。
接下来，如图6C所示，通过AP-CVD方法，在基板1的整个表面沉积一由SiO2制成的栅极绝缘膜(gate insulating film)8。在采用溅镀方法在该栅极绝缘膜8上沉积铬(Cr)膜后，该铬膜用照像平板印刷和蚀刻技术制成一定的形状，从而形成了一个栅极(gate electrode)9。
采用栅极9作为掩膜，向多结晶硅膜5中掺杂杂质离子，从而以与栅极9自对准的方式形成源极区域10和漏极区域11，如图6D所示。例如，可采用不发生质量分离的离子掺杂方法来进行杂质离子的注入。或者，也可采用桶状(bucket type)离子掺杂方法。为活化这些杂质，有必要在注入完成之后在300至600℃的温度下对它们进行热处理。
接着，在采用一种AP-CVD方法沉积了由SiO2制成的级间(interlevel)绝缘膜12之后，在该级间绝缘膜12上形成接触孔13，从而使其可以到达源极区域10和漏极区域11。在通过溅镀方法，将铝(Al)膜沉积到级间绝缘膜12上后，用照像平板印刷和蚀刻技术，将该铝膜制成一定的形状，从而形成源极14和漏极15。该源极14和漏极15分别与源极区域10和漏极区域11通过接触孔13相连接。
这样，就形成了具有如图6D结构的TFT。然后，优选的是，将该TFT在氢气氛下退火，使在多结晶硅膜5中存在于晶界中的悬挂键被氢终止。在这种情况下，TFT沿基板的场效应迁移度的变化被降低至4％或更低。实施例7
下文中，将参考图7A至7D，说明本发明生产TFT的另一种方法的另一个实施例。
采用等离子体CVD方法并以硅烷(SiH4)作为原料气，在玻璃基板1(商品名：7059，Corning Inc.制造)上沉积80nm厚的无定形硅层3，该玻璃基板1上附着有SiO2膜(未示出)作为缓冲层，以防止杂质从中玻璃扩散出来。在沉积过程，基板1的温度被设定在例如450℃。优选无定形硅层3的厚度在30至200nm的范围内。
接下来，将基板1的温度升高至480℃，然后，采用等离子体CVD方法并以硅烷为原料气，在无定形硅层3上沉积5nm厚的微晶硅层2。优选微晶硅层2的厚度在1至10nm的范围内。
然后，采用公知的照像平板印刷机蚀刻技术，对无定型硅层3和微晶硅层2进行处理，以形成岛形结构。虽然图7A只显示了单个的岛形结构，但事实上，在一块基板上可排列多个岛形结构。每个岛形结构具有一定的尺寸，例如20μm×20μm。
接下来，如图7A所示，用激光束4照射该结构，该照射是在与实施例1所述相同的条件下进行的。
在被激光束4照射的无定形硅层3中，通过使用在微晶硅层2中的微晶体作为晶种使得晶体颗粒生长起来。其结果是，如图7B所示，获得了多结晶硅膜5，其中，大小均匀(颗粒直径：在约200至300nm的范围内)的晶体颗粒分布在基板1的整个表面上。
然后，如图7C所示，通过AP-CVD方法，在基板1的整个表面沉积由SiO2制成的栅极绝缘膜8。在采用溅镀法于该栅极绝缘膜8上沉积铬(Cr)膜后，用照像平板印刷和蚀刻技术将该铬膜制成一定的形状，从而形成了栅极9。
采用栅极9作为掩膜，向多结晶硅膜5中掺入杂质离子，从而以与栅极9自对准的方式形成源极区域10和漏极区域11，如图7D所示。
接下来，在采用AP-CVD方法沉积了由SiO2制成的级间绝缘膜12之后，在该级间绝缘膜12中形成接触孔13，从而使其可以到达源极区域10和漏极区域11。在通过溅镀方法，将铝(Al)膜沉积到级间绝缘膜12上之后，用照像平板印刷和蚀刻技术将该铝膜制成一定的形状，从而形成了源极14和漏极15。该源极14和漏极15分别与源极区域10和漏极区域11通过接触孔13相连接。
这样，就得到了具有图7D所示结构的TFT。然后，优选的是，将该TFT在氢气氛下退火，使在多结晶硅膜5中存在于晶界中的悬挂键被氢终止。在此情况下，TFT沿基板的场效应迁移度的变化被降低至4至5％或更低。实施例8
下文中，将参考图8A至8D，说明本发明生产TFT的再一种方法的再一个实施例。
采用等离子体CVD方法并以硅烷(SiH4)作为原料气，在玻璃基板1(商品名：7059，Corning Inc.制造)上沉积20nm厚的无定形硅层3，该玻璃基板1上附着有SiO2膜(未示出)作为缓冲层，以防止杂质从玻璃中扩散出来。在沉积过程中，基板1的温度被设定在例如300℃。优选无定形硅层3的厚度在30至200nm的范围内。
接下来，采用等离子体CVD方法并以硅烷(SiH4)和氟化硅(SiF4)为原料气，沉积5nm厚的微晶硅层2。基板1的温度被设定在300℃。优选微晶硅层2的厚度在1至10nm的范围内。
将基板1的温度降至270℃，然后，通过等离子体CVD方法并以硅烷为原料气，在微晶硅层2上沉积20nm厚的无定形硅层6。
接下来，通过采用公知的照像平板印刷和蚀刻技术，对无定形硅层3和微晶硅层2进行处理，从而形成岛形结构。虽然在图8A中只显示了单个的岛形结构，但事实上，在一块基板上可排列多个岛形结构。每个岛形结构具有一定的尺寸，例如20μm×20μm。
接下来，如图8A所示，用激光束4照射该结构，该照射是在与实施例1所述相同的条件下进行的。
在被激光束4照射的无定形硅层3和6中，通过使用在微晶硅层2中的微晶体作为晶种，晶体颗粒生长起来。其结果是，如图8B所示，获得了多结晶硅膜5，其中，大小均匀(颗粒直径：约200至300nm的范围内)的晶体颗粒分布在基板1的整个表面上。
虽然在本实施例中无定形硅层3和无定形硅层6的厚度是相等的，但无定形硅层3的厚度可以与无定型硅层6的厚度不相同。
然后，如图8C所示，通过AP-CVD方法，在基板1的整个表面沉积由SiO2制成的栅极绝缘膜8。在采用溅镀法于该栅极绝缘膜8上沉积铬(Cr)膜后，用照像平板印刷和蚀刻技术将该铬膜制成一定的形状，从而形成了栅极9。
采用栅极9作为掩膜，向多结晶硅膜5中掺入杂质离子，从而以与栅极9自对准的方式形成源极区域10和漏极区域11，如图8D所示。
接着，在采用AP-CVD方法沉积了由SiO2制成的级间绝缘膜12之后，在该级间绝缘膜12中形成接触孔13，从而使其可以到达源极10和漏极11。在通过溅镀方法，将铝(Al)膜沉积到级间绝缘膜12上之后，用照像平板印刷和蚀刻技术将该铝膜制成一定的形状，从而形成了源极14和漏极15。该源极14和漏极15分别与源极区域10和漏极区域11通过接触孔13相连接。
这样，就得到了具有图8D所示结构的TFT。然后，优选的是，将该TFT在氢气氛中退火，使在多结晶硅膜5中存在于晶界中的悬挂键被氢终止。在此情况下，TFT沿基板的场效应迁移度的变化被限制在4至5％或更低。
在实施例6至8中，硅作为欲多结晶化的薄膜材料来使用。但在本发明中，其他半导体材料，如锗，硅/锗合金等也能使用。另外，在实施例6至8中，等离子体CVD方法和热CVD方法被用来沉积无定形薄膜。但是，其他方法，如ECR-CVD方法，远程CVD方法、溅镀法等都可用于沉积薄膜。
再者，也可使用其他绝缘基板代替玻璃基板1(商品名：7059，Corning生产)，如其他种类的玻璃基板，石英基板，蓝宝石基板等。而且，虽然采用了激元激光作为激光使用，采用其他激光，如YAG激光也能达到同样的效果。
作为栅极9、源极14和漏极15的材料，可使用硅化物，掺杂有高浓度杂质的多结晶硅，SiGe合金，透明导体材料，如ITO等，也可以使用Cr，Al，Ta，Mo，Ti之类的金属。
再者，为了提高晶体管的截止特性(off-character-istics)，可在多结晶薄膜中提供LDD(稀掺杂漏极，Lightly Doped Drain)结构。而且，有可能在一块基板上形成导电性能互不相同的多个TFT，从而构成CMOS电路。
如上所述，根据本发明，用激光束对含有平均直径约为20nm或更小的晶体颗粒的微晶薄膜进行退火，从而形成了含有平均直径约为20nm或更大的晶体颗粒的多结晶薄膜，由此，沿基板的晶体均匀性得以提高。而且，在基板被加热的情况下，可获得高质量的多结晶薄膜，这是因为晶体颗粒直径增大而晶体损坏减少的缘故。再者，降低了由于在基板上使用多结晶薄膜而产生的元件特性的非均匀性。
不偏离本发明的范围和精神实质，各种其他的改变对于本领域的熟练人员来说是显然的，而且是容易做到的。因此，不打算将权利要求的范围限制在说明书所述的范围内，而由权利要求书来限定。

Claims (12)

1、一种用于形成多结晶半导体薄膜的方法，包括如下步骤：
在绝缘基板上形成部分地包含用作多结晶化的晶核的微晶体的半导体薄膜，该步骤包括：
形成一无定形半导体层；和
通过激光束对该无定形半导体层进行退火，所述的激光束所具有能量密度使得能够通过这样的退火形成平均直径为20nm或更小的微晶体的晶体颗粒，由此形成微晶核；以及，
通过激光退火使该半导体薄膜多结晶化；
2、如权利要求1的方法，其特征在于，在经受多结晶化处理之前，半导体薄膜含有包含微晶体的微晶半导体层，以及，与该微晶半导体相接触的无定形半导体层。
3、如权利要求1的方法，其特征在于，在经受多结晶化处理之前，半导体薄膜含有包含微晶体的微晶半导体层，以及，沉积在该微晶半导体层上的无定形半导体层。
4、如权利要求1的方法，其特征在于，在经受多结晶化处理之前，半导体薄膜含有无定形半导体层，以及，沉积在该无定形半导体层上并含有微晶体的微晶半导体层。
5、如权利要求4的方法，其特征在于，该半导体薄膜进一步含有沉积在该微晶半导体层上的另一个无定形半导体层。
6、如权利要求2的方法，其特征在于，该微晶半导体层是通过CVD方法形成的。
7、如权利要求1的方法，其特征在于，激光退火是采用激元激光来进行的。
8、如权利要求1的方法，其特征在于，激光退火是在绝缘基板保持在200至600℃的温度范围内时进行的。
9、如权利要求1的方法，其特征在于，半导体薄膜是由含有硅或锗作为主要组分的半导体所形成的。
10、如权利要求2的方法，其特征在于，形成微晶半导体层的方法包括如下步骤：
形成一无定形半导体层；和
通过激光束对该无定形半导体层进行退火，所述的激光束所具有能量密度使得能够通过这样的退火形成平均直径为20nm或更小的微晶体颗粒，由此将该无定形半导体层转变成微晶半导体层。
11、用于制造薄膜晶体管的方法，包括如下步骤：
在绝缘基板上形成半导体薄膜，该半导体薄膜含有用作多结晶化的晶核的微晶体，该步骤包括：
形成一无定形半导体层；和
通过激光束对该无定形半导体层进行退火，所述的激光束所具有能量密度使得能够通过这样的退火形成平均直径为20nm或更小的微晶体的晶体颗粒，由此形成微晶核；
通过激光退火，使该半导体薄膜多结晶化，从而形成多结晶半导体薄膜；以及
在多结晶半导体薄膜上形成源极区域、漏极区域和沟道区域。
12、如权利要求11的方法，其特征在于，在经受多结晶化处理之前，半导体薄膜含有微晶半导体层，该半导体层中含有微晶体，以及，与微晶半导体层相接触的无定形半导体层。
CN95119449A 1994-12-27 1995-12-27 多结晶薄膜的形成方法和制造薄膜晶体管的方法 Expired - Lifetime CN1050221C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP325177/94 1994-12-27
JP6325177A JPH08181069A (ja) 1994-12-27 1994-12-27 多結晶薄膜の形成方法及び薄膜半導体素子
JP325177/1994 1994-12-27
JP3631/1995 1995-01-13
JP3631/95 1995-01-13
JP7003631A JPH08195492A (ja) 1995-01-13 1995-01-13 多結晶薄膜の形成方法および薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
CN1131340A CN1131340A (zh) 1996-09-18
CN1050221C true CN1050221C (zh) 2000-03-08

Family

ID=26337258

Family Applications (1)

Application Number Title Priority Date Filing Date
CN95119449A Expired - Lifetime CN1050221C (zh) 1994-12-27 1995-12-27 多结晶薄膜的形成方法和制造薄膜晶体管的方法

Country Status (4)

Country Link
US (1) US5766989A (zh)
KR (1) KR100227439B1 (zh)
CN (1) CN1050221C (zh)
TW (1) TW303526B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100359651C (zh) * 2004-05-17 2008-01-02 统宝光电股份有限公司 应用于高效能薄膜晶体管的多晶硅退火结构及其方法
CN100372062C (zh) * 2005-09-19 2008-02-27 友达光电股份有限公司 纳米级晶粒的制造方法及其应用
CN100375231C (zh) * 2003-12-25 2008-03-12 株式会社日立显示器 显示装置及其制造方法
CN100377294C (zh) * 2003-03-31 2008-03-26 京东方显示器科技公司 单晶硅膜的制造方法

Families Citing this family (137)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5424244A (en) * 1992-03-26 1995-06-13 Semiconductor Energy Laboratory Co., Ltd. Process for laser processing and apparatus for use in the same
CA2256699C (en) * 1996-05-28 2003-02-25 The Trustees Of Columbia University In The City Of New York Crystallization processing of semiconductor film regions on a substrate, and devices made therewith
US6555449B1 (en) * 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
JPH1140501A (ja) * 1997-05-20 1999-02-12 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JPH1184418A (ja) * 1997-09-08 1999-03-26 Sanyo Electric Co Ltd 表示装置
JP4112655B2 (ja) * 1997-09-25 2008-07-02 東芝松下ディスプレイテクノロジー株式会社 多結晶薄膜の製造方法
US6060392A (en) * 1998-02-11 2000-05-09 National Semiconductor Corporation Fabrication of silicides by excimer laser annealing of amorphous silicon
FR2780736B1 (fr) * 1998-07-03 2000-09-29 Thomson Csf Procede de cristallisation d'un materiau semiconducteur et systeme de cristallisation
JP2000111950A (ja) * 1998-10-06 2000-04-21 Toshiba Corp 多結晶シリコンの製造方法
JP3658213B2 (ja) * 1998-11-19 2005-06-08 富士通株式会社 半導体装置の製造方法
CN1156894C (zh) * 1999-03-05 2004-07-07 精工爱普生株式会社 薄膜半导体装置的制造方法
WO2000068978A1 (en) * 1999-05-10 2000-11-16 Trustees Of Princeton University INVERTER MADE OF COMPLEMENTARY p AND n CHANNEL TRANSISTORS USING A SINGLE DIRECTLY-DEPOSITED MICROCRYSTALLINE SILICON FILM
US6713329B1 (en) 1999-05-10 2004-03-30 The Trustees Of Princeton University Inverter made of complementary p and n channel transistors using a single directly-deposited microcrystalline silicon film
US20040229412A1 (en) * 1999-05-10 2004-11-18 Sigurd Wagner Inverter made of complementary p and n channel transistors using a single directly-deposited microcrystalline silicon film
CN1953148B (zh) * 1999-08-13 2010-06-02 株式会社半导体能源研究所 半导体器件的制造方法
TW544727B (en) * 1999-08-13 2003-08-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US6830993B1 (en) * 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
US6521492B2 (en) * 2000-06-12 2003-02-18 Seiko Epson Corporation Thin-film semiconductor device fabrication method
US6461945B1 (en) 2000-06-22 2002-10-08 Advanced Micro Devices, Inc. Solid phase epitaxy process for manufacturing transistors having silicon/germanium channel regions
US6743680B1 (en) * 2000-06-22 2004-06-01 Advanced Micro Devices, Inc. Process for manufacturing transistors having silicon/germanium channel regions
TWI256976B (en) * 2000-08-04 2006-06-21 Hannstar Display Corp Method of patterning an ITO layer
US6521502B1 (en) 2000-08-07 2003-02-18 Advanced Micro Devices, Inc. Solid phase epitaxy activation process for source/drain junction extensions and halo regions
US6746942B2 (en) * 2000-09-05 2004-06-08 Sony Corporation Semiconductor thin film and method of fabricating semiconductor thin film, apparatus for fabricating single crystal semiconductor thin film, and method of fabricating single crystal thin film, single crystal thin film substrate, and semiconductor device
WO2002031871A1 (fr) * 2000-10-06 2002-04-18 Mitsubishi Denki Kabushiki Kaisha Procédé et dispositif de production de film de silicium polycristallin, dispositif à semi-conducteurs, et procédé de fabrication
JP4599032B2 (ja) 2000-10-10 2010-12-15 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 薄い金属層を処理する方法及び装置
AU2002235144A1 (en) * 2000-11-27 2002-06-03 The Trustees Of Columbia University In The City Of New York Process and mask projection system for laser crystallization processing of semiconductor film regions on a substrate
KR100672628B1 (ko) 2000-12-29 2007-01-23 엘지.필립스 엘시디 주식회사 액티브 매트릭스 유기 전계발광 디스플레이 장치
US6426246B1 (en) * 2001-02-21 2002-07-30 United Microelectronics Corp. Method for forming thin film transistor with lateral crystallization
US6475869B1 (en) 2001-02-26 2002-11-05 Advanced Micro Devices, Inc. Method of forming a double gate transistor having an epitaxial silicon/germanium channel region
US6670263B2 (en) 2001-03-10 2003-12-30 International Business Machines Corporation Method of reducing polysilicon depletion in a polysilicon gate electrode by depositing polysilicon of varying grain size
US6709935B1 (en) 2001-03-26 2004-03-23 Advanced Micro Devices, Inc. Method of locally forming a silicon/geranium channel layer
JP2004520715A (ja) * 2001-04-19 2004-07-08 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 単一走査、連続動作の逐次的横方向結晶化を行う方法及びシステム
TW556350B (en) * 2001-08-27 2003-10-01 Univ Columbia A method to increase device-to-device uniformity for polycrystalline thin-film transistors by deliberately mis-aligning the microstructure relative to the channel region
TWI303882B (en) * 2002-03-26 2008-12-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
WO2003084688A2 (en) * 2002-04-01 2003-10-16 The Trustees Of Columbia University In The City Of New York Method and system for providing a thin film
US7105425B1 (en) * 2002-05-16 2006-09-12 Advanced Micro Devices, Inc. Single electron devices formed by laser thermal annealing
KR100848098B1 (ko) * 2002-06-24 2008-07-24 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
US6605514B1 (en) 2002-07-31 2003-08-12 Advanced Micro Devices, Inc. Planar finFET patterning using amorphous carbon
KR101131040B1 (ko) * 2002-08-19 2012-03-30 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 에지 영역을 최소화하도록 기판 상의 박막 영역을 레이저결정화 처리하는 방법 및 시스템, 그리고 그러한 박막 영역의 구조
US7718517B2 (en) 2002-08-19 2010-05-18 Im James S Single-shot semiconductor processing system and method having various irradiation patterns
US7259081B2 (en) * 2002-08-19 2007-08-21 Im James S Process and system for laser crystallization processing of film regions on a substrate to provide substantial uniformity, and a structure of such film regions
US7300858B2 (en) * 2002-08-19 2007-11-27 The Trustees Of Columbia University In The City Of New York Laser crystallization and selective patterning using multiple beamlets
JP4474108B2 (ja) * 2002-09-02 2010-06-02 株式会社 日立ディスプレイズ 表示装置とその製造方法および製造装置
US7341928B2 (en) * 2003-02-19 2008-03-11 The Trustees Of Columbia University In The City Of New York System and process for processing a plurality of semiconductor thin films which are crystallized using sequential lateral solidification techniques
TWI235496B (en) * 2003-07-04 2005-07-01 Toppoly Optoelectronics Corp Crystallization method of polysilicon layer
CN1315156C (zh) * 2003-08-04 2007-05-09 友达光电股份有限公司 多晶硅薄膜的制造方法
WO2005029549A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for facilitating bi-directional growth
US7318866B2 (en) * 2003-09-16 2008-01-15 The Trustees Of Columbia University In The City Of New York Systems and methods for inducing crystallization of thin films using multiple optical paths
WO2005029551A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Processes and systems for laser crystallization processing of film regions on a substrate utilizing a line-type beam, and structures of such film regions
US7364952B2 (en) * 2003-09-16 2008-04-29 The Trustees Of Columbia University In The City Of New York Systems and methods for processing thin films
US7164152B2 (en) * 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
WO2005029550A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for producing crystalline thin films with a uniform crystalline orientation
WO2005029548A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York System and process for providing multiple beam sequential lateral solidification
TWI366859B (en) * 2003-09-16 2012-06-21 Univ Columbia System and method of enhancing the width of polycrystalline grains produced via sequential lateral solidification using a modified mask pattern
WO2005029546A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
WO2005034193A2 (en) 2003-09-19 2005-04-14 The Trustees Of Columbia University In The City Ofnew York Single scan irradiation for crystallization of thin films
JP2005347694A (ja) 2004-06-07 2005-12-15 Sharp Corp 半導体薄膜の製造方法および半導体薄膜製造装置
JP2006100661A (ja) * 2004-09-30 2006-04-13 Sony Corp 薄膜半導体装置の製造方法
US7645337B2 (en) * 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
US8221544B2 (en) 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
US20070102724A1 (en) * 2005-11-10 2007-05-10 Matrix Semiconductor, Inc. Vertical diode doped with antimony to avoid or limit dopant diffusion
KR101287314B1 (ko) * 2005-12-05 2013-07-17 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 막 처리 시스템과 방법, 및 박막
US7615502B2 (en) * 2005-12-16 2009-11-10 Sandisk 3D Llc Laser anneal of vertically oriented semiconductor structures while maintaining a dopant profile
US20100158875A1 (en) * 2006-12-18 2010-06-24 University Of Pittsburgh - Of The Commonwealth System Of Higher Education Muscle derived cells for the treatment of gastro-esophageal pathologies and methods of making and using the same
US7875881B2 (en) * 2007-04-03 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
US8093806B2 (en) 2007-06-20 2012-01-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, method for manufacturing the same, and electronic apparatus
US8921858B2 (en) 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US9176353B2 (en) * 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US7738050B2 (en) 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
US8334537B2 (en) * 2007-07-06 2012-12-18 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US7998800B2 (en) 2007-07-06 2011-08-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI456663B (zh) * 2007-07-20 2014-10-11 Semiconductor Energy Lab 顯示裝置之製造方法
TWI521292B (zh) * 2007-07-20 2016-02-11 半導體能源研究所股份有限公司 液晶顯示裝置
JP2009049384A (ja) * 2007-07-20 2009-03-05 Semiconductor Energy Lab Co Ltd 発光装置
US8330887B2 (en) * 2007-07-27 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US8786793B2 (en) * 2007-07-27 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7968885B2 (en) * 2007-08-07 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8101444B2 (en) 2007-08-17 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2009071289A (ja) 2007-08-17 2009-04-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP5331407B2 (ja) * 2007-08-17 2013-10-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5058909B2 (ja) 2007-08-17 2012-10-24 株式会社半導体エネルギー研究所 プラズマｃｖｄ装置及び薄膜トランジスタの作製方法
US9054206B2 (en) * 2007-08-17 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101484297B1 (ko) 2007-08-31 2015-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 표시장치의 제작방법
JP5395384B2 (ja) * 2007-09-07 2014-01-22 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US8030147B2 (en) * 2007-09-14 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor and display device including the thin film transistor
JP5371341B2 (ja) * 2007-09-21 2013-12-18 株式会社半導体エネルギー研究所 電気泳動方式の表示装置
WO2009039482A1 (en) 2007-09-21 2009-03-26 The Trustees Of Columbia University In The City Of New York Collections of laterally crystallized semiconductor islands for use in thin film transistors
JP5385289B2 (ja) 2007-09-25 2014-01-08 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 横方向に結晶化した薄膜上に作製される薄膜トランジスタデバイスにおいて高い均一性を生成する方法
US8349663B2 (en) * 2007-09-28 2013-01-08 Sandisk 3D Llc Vertical diode based memory cells having a lowered programming voltage and methods of forming the same
US20090090915A1 (en) 2007-10-05 2009-04-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor, and method for manufacturing the same
JP2009135453A (ja) * 2007-10-30 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、半導体装置及び電子機器
JP5311955B2 (ja) * 2007-11-01 2013-10-09 株式会社半導体エネルギー研究所 表示装置の作製方法
KR20100105606A (ko) 2007-11-21 2010-09-29 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 에피택셜하게 텍스쳐화된 후막의 제조를 위한 시스템 및 방법
US8012861B2 (en) 2007-11-21 2011-09-06 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
WO2009067688A1 (en) 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
JP2009130229A (ja) * 2007-11-27 2009-06-11 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US8591650B2 (en) * 2007-12-03 2013-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for forming crystalline semiconductor film, method for manufacturing thin film transistor, and method for manufacturing display device
JP5395415B2 (ja) 2007-12-03 2014-01-22 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US8187956B2 (en) * 2007-12-03 2012-05-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing microcrystalline semiconductor film, thin film transistor having microcrystalline semiconductor film, and photoelectric conversion device having microcrystalline semiconductor film
US7910929B2 (en) * 2007-12-18 2011-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5527966B2 (ja) * 2007-12-28 2014-06-25 株式会社半導体エネルギー研究所 薄膜トランジスタ
US8569155B2 (en) 2008-02-29 2013-10-29 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
US8247315B2 (en) * 2008-03-17 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Plasma processing apparatus and method for manufacturing semiconductor device
CN102007586B (zh) * 2008-04-18 2013-09-25 株式会社半导体能源研究所 薄膜晶体管及其制造方法
KR101635625B1 (ko) * 2008-04-18 2016-07-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터 및 그 제작 방법
JP5416460B2 (ja) * 2008-04-18 2014-02-12 株式会社半導体エネルギー研究所 薄膜トランジスタおよび薄膜トランジスタの作製方法
US8053294B2 (en) 2008-04-21 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor by controlling generation of crystal nuclei of microcrystalline semiconductor film
US7998801B2 (en) 2008-04-25 2011-08-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor having altered semiconductor layer
JP5436017B2 (ja) * 2008-04-25 2014-03-05 株式会社半導体エネルギー研究所 半導体装置
WO2009157573A1 (en) * 2008-06-27 2009-12-30 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, semiconductor device and electronic device
WO2009157574A1 (en) * 2008-06-27 2009-12-30 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
US8283667B2 (en) 2008-09-05 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
EP2351067A4 (en) 2008-11-14 2013-07-03 Univ Columbia SYSTEMS AND METHODS FOR CRYSTALLIZATION OF THIN FILMS
JP5498762B2 (ja) * 2008-11-17 2014-05-21 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
KR20100067612A (ko) * 2008-12-11 2010-06-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터 및 표시 장치
KR101667622B1 (ko) * 2008-12-11 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터 및 표시 장치
US7989325B2 (en) * 2009-01-13 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing crystalline semiconductor film and method for manufacturing thin film transistor
WO2010103906A1 (en) 2009-03-09 2010-09-16 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
US9018109B2 (en) * 2009-03-10 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor including silicon nitride layer and manufacturing method thereof
JP5888802B2 (ja) 2009-05-28 2016-03-22 株式会社半導体エネルギー研究所 トランジスタを有する装置
US20110039034A1 (en) 2009-08-11 2011-02-17 Helen Maynard Pulsed deposition and recrystallization and tandem solar cell design utilizing crystallized/amorphous material
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
US8440581B2 (en) 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
TWI535028B (zh) * 2009-12-21 2016-05-21 半導體能源研究所股份有限公司 薄膜電晶體
KR101836067B1 (ko) * 2009-12-21 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터와 그 제작 방법
US8476744B2 (en) 2009-12-28 2013-07-02 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with channel including microcrystalline and amorphous semiconductor regions
US8343858B2 (en) * 2010-03-02 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing microcrystalline semiconductor film and method for manufacturing semiconductor device
TWI512981B (zh) 2010-04-27 2015-12-11 Semiconductor Energy Lab 微晶半導體膜的製造方法及半導體裝置的製造方法
JP2012015454A (ja) * 2010-07-05 2012-01-19 Toshiba Corp 半導体装置の製造方法及び半導体装置
WO2012012806A2 (en) * 2010-07-23 2012-01-26 Gigasi Solar, Inc. Thin film solar cells and other devices, systems and methods of fabricating same, and products produced by processes thereof
US9230826B2 (en) 2010-08-26 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Etching method using mixed gas and method for manufacturing semiconductor device
US8704230B2 (en) 2010-08-26 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI538218B (zh) 2010-09-14 2016-06-11 半導體能源研究所股份有限公司 薄膜電晶體
US8338240B2 (en) 2010-10-01 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing transistor
JP5508535B2 (ja) * 2011-03-22 2014-06-04 パナソニック株式会社 半導体薄膜の形成方法、半導体装置、半導体装置の製造方法、基板及び薄膜基板
CN102709160B (zh) * 2012-03-01 2018-06-22 京东方科技集团股份有限公司 一种低温多晶硅薄膜的制作方法和低温多晶硅薄膜

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0178447A2 (en) * 1984-10-09 1986-04-23 Fujitsu Limited A manufacturing method of an integrated circuit based on semiconductor-on-insulator technology
EP0612102A2 (en) * 1993-02-15 1994-08-24 Semiconductor Energy Laboratory Co., Ltd. Crystallized semiconductor layer, semiconductor device using the same and process for their fabrication

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4555300A (en) * 1984-02-21 1985-11-26 North American Philips Corporation Method for producing single crystal layers on insulators
JPH0722121B2 (ja) * 1984-09-25 1995-03-08 ソニー株式会社 半導体の製造方法
JPS61260621A (ja) * 1985-05-15 1986-11-18 Matsushita Electric Ind Co Ltd 非晶質シリコンもしくは多結晶シリコンの再処理方法
JPH0797556B2 (ja) * 1986-12-16 1995-10-18 日本電気株式会社 Ｓｏｉ基板の製造方法
EP0383230B1 (en) * 1989-02-14 1997-05-28 Seiko Epson Corporation Manufacturing Method of a Semiconductor Device
JP2719409B2 (ja) * 1989-07-19 1998-02-25 三洋電機株式会社 Ｓｉ結晶膜の製造方法
JP2765968B2 (ja) * 1989-07-27 1998-06-18 三洋電機株式会社 結晶性シリコン膜の製造方法
JPH0360016A (ja) * 1989-07-27 1991-03-15 Sanyo Electric Co Ltd 多結晶シリコン膜の製造方法
JPH0397698A (ja) * 1989-09-08 1991-04-23 Sharp Corp 薄膜形成方法
JP2861345B2 (ja) * 1990-09-25 1999-02-24 富士ゼロックス株式会社 半導体膜の製造方法
GB9114018D0 (en) * 1991-06-28 1991-08-14 Philips Electronic Associated Thin-film transistor manufacture
JPH0547660A (ja) * 1991-08-07 1993-02-26 Ricoh Co Ltd 半導体薄膜の固相成長方法
JPH0547661A (ja) * 1991-08-09 1993-02-26 Mitsubishi Electric Corp 半導体装置の製造方法
US5373803A (en) * 1991-10-04 1994-12-20 Sony Corporation Method of epitaxial growth of semiconductor
JP3042803B2 (ja) * 1992-01-22 2000-05-22 シャープ株式会社 Ｔｆｔポリシリコン薄膜作成方法
JPH0677251A (ja) * 1992-08-26 1994-03-18 Sharp Corp 薄膜トランジスタの製造方法
JP3208201B2 (ja) * 1992-11-24 2001-09-10 三洋電機株式会社 多結晶半導体薄膜の製造方法
JP3322440B2 (ja) * 1993-06-24 2002-09-09 三洋電機株式会社 薄膜多結晶シリコンの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0178447A2 (en) * 1984-10-09 1986-04-23 Fujitsu Limited A manufacturing method of an integrated circuit based on semiconductor-on-insulator technology
EP0612102A2 (en) * 1993-02-15 1994-08-24 Semiconductor Energy Laboratory Co., Ltd. Crystallized semiconductor layer, semiconductor device using the same and process for their fabrication

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100377294C (zh) * 2003-03-31 2008-03-26 京东方显示器科技公司 单晶硅膜的制造方法
CN100375231C (zh) * 2003-12-25 2008-03-12 株式会社日立显示器 显示装置及其制造方法
CN100359651C (zh) * 2004-05-17 2008-01-02 统宝光电股份有限公司 应用于高效能薄膜晶体管的多晶硅退火结构及其方法
CN100372062C (zh) * 2005-09-19 2008-02-27 友达光电股份有限公司 纳米级晶粒的制造方法及其应用

Also Published As

Publication number Publication date
KR100227439B1 (ko) 1999-11-01
US5766989A (en) 1998-06-16
TW303526B (zh) 1997-04-21
CN1131340A (zh) 1996-09-18

Similar Documents

Publication Publication Date Title
CN1050221C (zh) 多结晶薄膜的形成方法和制造薄膜晶体管的方法
CN1156913C (zh) 用于电子光学器件的半导体电路及其制造方法
CN1249779C (zh) 制造晶体半导体材料的方法和制作半导体器件的方法
CN1160759C (zh) 半导体器件及其制造方法
CN1094652C (zh) 制造具有结晶半导体膜的半导体器件的方法
CN1187791C (zh) 一种用于结晶硅层的方法
CN1197127C (zh) 薄膜半导体装置的制造方法
CN1052566C (zh) 制造半导体器件的方法
CN1051877C (zh) 半导体器件及其制造方法
CN1457103A (zh) 薄膜晶体管及其制造方法
JPH0823105A (ja) 表示用半導体チップの製造方法
CN1051640C (zh) 半导体器件及其制造方法
CN1310284C (zh) 薄膜晶体管用非晶硅的结晶方法
CN1677618A (zh) 半导体薄膜制造方法及装置、光束成形掩模及薄膜晶体管
CN1795563A (zh) 硅薄膜退火方法和由该方法制造的多晶硅薄膜
JP3432187B2 (ja) 半導体装置の製造方法
CN1637596A (zh) 激光掩模以及利用其结晶的方法
US6593215B2 (en) Method of manufacturing crystalline semiconductor material and method of manufacturing semiconductor device
US7767558B2 (en) Method of crystallizing amorphous silicon and device fabricated using the same
CN1487569A (zh) 薄膜晶体管的制造方法
CN1209792C (zh) 多晶半导体薄膜衬底及其制造方法、半导体器件和电子器件
CN1354495A (zh) 半导体薄膜及其生产方法和设备、及生产单晶薄膜的方法
CN1848365A (zh) 多晶硅薄膜制造方法和具有其的薄膜晶体管的制造方法
CN2717022Y (zh) 低温多晶硅薄膜晶体管
CN1497675A (zh) 半导体膜及其制造方法及使用它的半导体器件与显示设备

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: TOSHIBA PANASONIC DISPLAY TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: PANASONIC ELECTRIC EQUIPMENT INDUSTRIAL CO.,LTD.

Effective date: 20070727

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20070727

Address after: Tokyo, Japan

Patentee after: TOSHIBA MATSUSHITA DISPLAY TECHNOLOGY Co.,Ltd.

Address before: Osaka

Patentee before: Matsushita Electric Industrial Co.,Ltd.

C56 Change in the name or address of the patentee

Owner name: TOSHIBA MOBILE DISPLAY CO., LTD.

Free format text: FORMER NAME: TOSHIBA MATSUSHITA DISPLAY TECHNOLOGY LTD.

Owner name: JAPAN DISPLAY MIDDLE INC.

Free format text: FORMER NAME: TOSHIBA MOBILE DISPLAY CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Saitama Prefecture, Japan

Patentee after: JAPAN DISPLAY Inc.

Address before: Saitama Prefecture, Japan

Patentee before: Toshiba Mobile Display Co.,Ltd.

CP03 Change of name, title or address

Address after: Saitama Prefecture, Japan

Patentee after: Toshiba Mobile Display Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MATSUSHITA DISPLAY TECHNOLOGY Co.,Ltd.

CX01 Expiry of patent term

Granted publication date: 20000308

EXPY Termination of patent right or utility model