CN1050250C - 分组交换机的信息流控制系统和方法 - Google Patents

分组交换机的信息流控制系统和方法 Download PDF

Info

Publication number
CN1050250C
CN1050250C CN93120145A CN93120145A CN1050250C CN 1050250 C CN1050250 C CN 1050250C CN 93120145 A CN93120145 A CN 93120145A CN 93120145 A CN93120145 A CN 93120145A CN 1050250 C CN1050250 C CN 1050250C
Authority
CN
China
Prior art keywords
information
output state
switch
input
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN93120145A
Other languages
English (en)
Other versions
CN1093210A (zh
Inventor
马丁永贝里
拉尔斯-约兰·彼得森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of CN1093210A publication Critical patent/CN1093210A/zh
Application granted granted Critical
Publication of CN1050250C publication Critical patent/CN1050250C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/26—Flow control; Congestion control using explicit feedback to the source, e.g. choke packets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/16—Flow control; Congestion control in connection oriented networks, e.g. frame relay
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/30—Flow control; Congestion control in combination with information about buffer occupancy at either end or at transit nodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/50—Overload detection or protection within a single switching element
    • H04L49/501—Overload detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/50—Overload detection or protection within a single switching element
    • H04L49/505—Corrective measures
    • H04L49/506—Backpressure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5629—Admission control
    • H04L2012/5631—Resource management and allocation
    • H04L2012/5632—Bandwidth allocation
    • H04L2012/5635—Backpressure, e.g. for ABR
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5651—Priority, marking, classes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681—Buffer or queue management
    • H04L2012/5682—Threshold; Watermark
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H04L49/1515—Non-blocking multistage, e.g. Clos
    • H04L49/1523—Parallel switch fabric planes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/55—Prevention, detection or correction of errors
    • H04L49/552—Prevention, detection or correction of errors by ensuring the integrity of packets received through redundant connections

Abstract

一种反馈环路同时具有输入和输出缓存器的分组交换机信息元流控制系统。连续监测输出缓存器的饱满程度，并报告给交换机输入端的入口装置。入口装置包括输入缓存器和调节装置，后者在输出缓存器饱满程度超过一预定值时停止信息无流动，并将信息元保留在输入缓存器中。分组交换机的效率比只用输入缓存器时有了改进。所需要的输出缓存器的容量减小，从而使提供所需频带宽度较容易且花费低。

Description

分组交换机的信息流控制系统和方法
本发明涉及数据通信和电话业务的分组交换机，尤其涉及对经这些交换机转接的信息流的控制。
在现代电信系统中，信息按称为“信息分组”或“信息元”的数据单元分组，每个这样的单元包括含有该信息元要递送的地址的数据区和另一规定要传送到该地址的信息的数据区。一个信息元也可包含含有始发该信息元的源地址的数据区。这种信息元一般借助分组交换机经通信系统从一信息源传送到一目的地。这种分组交换机按包含在这些信息元中的地址，经数据网转接这些信息元。这样的分组交换机接收一条或多条入向链路上的信息元流，读出这些信息元中的地址，然后在一条或多条出向链路上将这些信息元接出交换机，送往预期的目的地。在实施称为异步传输方式(ATM)的电信标准中使用的连续信息元流，按国际电报电话咨询委员会(CCITT)的规定，图示在图1中。每个信息元1的目的地用一称为标号2的标识符地址确定，该标号随信息元一起发送并成为每个信息元的一部分。有效负荷3包含传送的用户数据。
将分组交换机做得使要发往一个目的地的若干信息元可沿多条不同链路同时到达该交换机。如在图2中，那里图示了这种情况，其中两个不同信息元在同一时刻经两条分开的入向链路11和12到达分组交换机10，且两者都属于一条出向链路13。由于每条链路的传输容量受到限制，所以出向链路13在任意给定时刻仅能处理一个信息元。其他信息元必须暂存在缓存器中，直到能由交换机10在出向链路13上发送为止。如果引向链路13的多个信息元在较长的时间内以超过出向链路13容量的数据速率到达入向链路11和12，就更需要对链路13的信息元进行缓存。如果分组交换机10没有足够的空间去缓存这些信息元，那么某些信息元在业务负荷大的期间会丢失。于是，分组交换机10处理一条链路业务量极高的状态的能力取决于该交换机自身的缓存容量。
已经提出有众多的分组交换方法，均因上述原因而不能令人满意。例如，Wu等人的美国专利NO.5,165,021揭示了一种将信息分组传输给多口之一的装置。然而，按照该专利描述的装置，当发送队列排满时数据分组常会丢失。因此，这种通信系统会丢失数据。同样，Killat等人的美国专利NO.5,128,927揭示了一种开关网络的控制系统。当要发送到同一目的地的多个数据块几乎同时到达某个交换点时，某些数据必须存入缓存器。除非缓存器有相当大的容量，否则数据块会因缓存器没有足够存储空间满足需求而丢失。虽然增大缓存器容量能避免数据丢失，但这样做实质上增加了开关网络的费用。
有两种实现分组交换机缓存的传统方法。一种方法是使用交换机输入缓存器，而另一方法是使用输出缓存器。在采用输入缓存器的情况下，信息元被缓存在入向链路上。然后，将这些信息元从该缓存器取出，并经交叉点矩阵的中介，接到适当的出向链路。例如，图3中所示，多条入向链路14-16分别连到输入缓存器17-19，这些缓存器的输出端又都连到交换矩阵21。信息元按照先进先出的原则以不大于入向链路14-16的容量的速率对每一个输入缓存器17-19写入或读出。这使得输入缓存器甚至在分组交换机各链路容量较大的情况下也能以比较简单的方式做成。其结果是，在信息元缓存所需空间方面，能方便地构成容量很大的输入缓存器，且该缓存器的规模能适应于各缓存器所接具体链路的业务性能。
当从输入缓存器17-19中提取信息元时，三个缓存器17-19的每一个中的队列最前面的所有信息元有可能有同一目的地。在这种情况下，必须逐一处理这些缓存器。当一个输入缓存器等待处理时，该缓存器中的所有数据将处于等待状态，其中包括排在队列后面发往当时无负载的目的出向链路时的信息元。这个“排头居先”(HOL)的问题使得不可能充分利用设有输入缓冲器的分组交换机的容量。避免这种分组交换机结构中的HOL问题的一个方法是该交换机配备输出缓存器。这种类型的交换机在每条出向链路上具有一个输出缓存器，且来自所有入向链路的信息元能够写入由每个信息元中的地址所确定的出向链路的缓存器中。例如，图4中示出多个输出缓存器22-24，其中每个分别连到一出向链路25-27；而且还示出经入向链路31-33将接收的信息元发到每个缓存器的情况。
然而，使用输出缓存器的结构中的主要问题在于，每个输出缓存器必须要有存储几乎同时从多条入向链路来到的信息元的容量和频带宽度。在最坏情况下，该输出缓存器必须能存储从交换机上的每条输入链路同时到达的数据。这使得做成输出缓存器变得极端困难和昂贵。从图4能看到要到同一出向链路(如出向链路25)信息元可能在所有三条入向链路31-33上几乎同时到达输出缓存器22。因此，每个输出缓存器必须具有足够的频带宽度，以便将来自所有入向链路的数据用不会丢失信息元的速度写入该输出缓存器中。由于ATM交换机要工作在每秒150兆比特和数据速率上，所以要做成足够频带宽度和存储容量的输出缓存器是相当困难和昂贵的。
虽然已提出某些解决这些问题的方案，例如，使用中间输出缓存器或共用一个可分裂成若干个输出端的输出缓存器，但这些方案都不适用。要求多输入分组交换机中的输出缓存器频带宽度大以免高传送速率时丢失数据，这使得构成具有适当容量的输出缓存器非常困难。这类输出缓存问题在分组交换机应用于实现异步传输方式(ATM)数据传送和以超过每秒150兆比特的数据速率工作的系统的情况下尤其尖锐。
ATM系统中的分组交换机可以做成单独的装置，该装置包含：输入缓存器，执行实际交换操作的交换机构和输出缓存器。另外，ATM交换机可以做成称为交换端口和交换核心的两个部分。交换端口又可有两端；输入端和输出端。交换端口的输入端与相关的入向通信网接口，终接入向ATM链路，并执行输入缓存功能。该交换端口连到接着执行交换操作的交换核心。然后信息元被送到它们发往的交换端口输出端，在那里执行输出缓存功能。
以缓存器容量和频带宽度都要大这两个问题同时解决的经济且有效的方式使用分组交换机输入缓存和输出缓存，这种交换结构的采用会有显著的优点。
本发明将输入缓存器和输出缓存器两者都组合到分组交换机中。此交换机带有输出缓存器，以传统方式构成，但另设防止输出缓存器超过容量的入口装置。又通过同时备有入向链路的输入缓存器和目的输出缓存器超容量时将信息元留于输入缓存器的调节装置，避免信息元丢失。
本发明的一个方面在于，将检测高缓存量的装置连接到每个输出缓存器，并将这些输出缓存器的饱满程度不断发送到一个包含输入缓存器和调节装置的入口装置。当任何输出缓存器的饱满程度超过一预定值时，停止该输出缓存器的业务，并将这些业务存储在输入缓存器中，以免输出缓存器超容量。当调节装置被激励时，则发往高缓存量输出缓存器的信息元被存储在有关链路输入缓存器中，直到该输出缓存器的缓存量减少时为止。然后，信息元从输入缓存器传送到输出缓存器。由此控制输入缓存器和输出缓存器之间的信息流，而且输出缓存器的构成可以不需要同时从每条输入链路接收和存储信息元的容量和频带宽度。
本发明的另一方面提供一种控制通过分组交换机的信息元的方法。该方法的步骤包括将至少一入口装置连接到分组交换机的输入端。该入口装置包括至少一个输入缓存器和阻止信息元流通过该输入缓存器的调节装置。该方法还包括将至少一个输出缓存器连接到所述分组交换机的输出端，监测该输出缓存器的饱满程度，将所述输出缓存器的饱满程度传送到所述入口装置，当输出缓存器饱满程度超过一预定值时则阻止信息元流通过输入缓存器。
下面参照附图并结合所附说明将使本领域中的技术人员能更好地理解本发明，并使其众多的目的和优点变得更清楚。其中
图1(已有技术)表明一ATM链路的ATM信息元流；
图2(已有技术)表示包括一对输入链路和一条输出链路的分组交换机；
图3(已有技术)表示设有输入缓存器的分组交换机的方框图；
图4(已有技术)表示用于分组交换机的输出缓存器的方框图；
图5表示包含输入和输出缓存器及控制数据流的反馈机构的本发明分组交换机结构方框图；
图6表示ATM系统所用具有发送数据给单个输出交换端口的多个输入交换端口的分组交换机；
图7表示交换核心和具有输入缓存器和调节装置的交换端口之间缓存状态信息流的方框图；
图8表示本发明系统另一实施例中交换核心、交换端口和具有输入缓存器和调节装置的入口装置之间缓存状态信息流的方框图；
图9表示从按本发明原理实施的ATM交换机中一对交换核心板所收冗余缓存器饱满程度信息的终接方法的方框图；
图10表示按本发明系统构成的冗余缓存器饱满程度信息终端电路方框图；
图11表示实施本发明的交换机中完成冗余终接功能的软件程序流程图；
图12是按照本发明系统在采用交换入口码的ATM交换机中进行信息流受控接续的方框图；
图13表示完成单个输入缓存器调节功能的软件程序流程图；
图13a表示分组交换机一可选实施例的方框图，该实施例用来当连接一个其大多数消息发往3个不同地址的信息源时，处理输入缓存器中的字符串头问题(head-of-line)；和
图14表示完成几个并联输入缓存器的调节流功能的软件程序流程图。
在本发明的ATM交换机中可发现一种在交换机和所接应用装置之间的信息流控制形式。在业务量突然增加(猝发)的情况下，这种信息流控制使系统中能较有效地处理交换接续。信息流控制运行在接续级，即各交换接续的信息流分别控制。
本发明的中心概念在于，构成一个具有输出缓存器的分组交换机，该交换机通过设置检测和控制输出缓存器缓存量的装置防止输出缓存器超容量和高数据传送速率时丢失信息元。如图5所示，多条入向链路41-43分别连接于多个输入缓存器44-46。每个输入缓存器的输出端分别包含一调节装置，对每个调节装置进行控制以限制数据从其输入缓存器输出到分组交换机50的速率。分组交换机50的输出连到分别接于一出向链路54-56的多个输出缓存器51-53。数据按照先进先出(FIFO)方式存入和取自所有缓存器。还包含一与输出缓存器51-53相关联的机构以监测这些输出缓存器的饱满程度，并经图示链路57提供一反馈信号与调节装置47-49的控制装置通信。测量装置可以是如半满标志或发送数字信号“0”表示缓存器可用于传送，而“1”表示不可以的类似装置。于是，当任何输出缓存器太满以致危及信息元的丢失，从而不能受理发往与该输出缓存器相关联的链路上的信息元时，一信号被发送到输入缓存器44-46以减慢传送含有指定给该太满输出缓存器的信息元的数据。用这种方式，可实现容量较小的输出缓存器。由于采用具有足够频带宽度的小容量缓存器比较容易和花费低，所以使ATM交换机中设置输出缓存器的难度和费用大为降低。
更具体地说，每个输出缓存器相连接一检测高缓存量的装置，在每个信息元传送期间对每个输出缓存器中的缓存饱满程度状态进行取样。该信息按顺序放入状态消息中，然后被发送到输入缓存器中控制信息流范围的机构。如果输出缓存器出现高缓存量，则至该缓存器的业务量能调节，以避免使该缓存器过满。该调节装置可包括当需要信息元流停止时能被停止而当再次需要信息元流时再起动的时钟装置。当这种调节(或压缩)装置被激励时，发往高缓存量输出缓存器的信息元存储在有关链路上的输入缓存器中直到该输出缓存器的存储信息减少为止，且状态消息指示该输出缓存器可使用。然后信息元从输入缓存器传送到该输出缓存器。于是，系统能通过ATM交换机控制输入缓存器和输出缓存器之间的信息流。选择输出缓存器的规模(即存储容量)和信息流控制机构(即标示输出缓存量的装置和调节输入缓存器所发信息流的装置的性能参数)，使输出缓存器在调节数据输入之前不会过满。具有较多的输出链路和缓存器的较大容量交换机实施例中，可将输出缓存器分组以便状态消息中的每一比特指定一组缓存器，而不是一个输出缓存器。如果组里的任一缓存器过满，则至该指定组的数据业务停止，直至该组中所有缓存器可用为止。
在某些结构中，只用包含输入缓存器、执行实际交换操作的一交换机构和输出缓存器的一个装置来实现分组交换机。另一可选择的是，ATM交换机可以用称为交换端口和交换核心的两部分来实现。下面参看图6，这里示出一个包含交换端口和交换核心的ATM交换机结构实施例，其中，一对交换接口61和62连接到入向链路63和64，并经连接链路65和66耦合到交换核心67。耦合链路68将交换核心的数据输出连接到出向交换端口69，该端口又接到出向链路70。
每一交换端口包含一输入端和一输出端，且任一交换端口可把信息元发送到连接于交换核心67的任一其它交换端口。交换端口61、62和69的每一个与一入向链路和出向链路接口，并负责使数据格式与交换核心可接受的格式适配。交换端口翻译信息元的地址以适合交换机中使用的内部寻址，然后在出向链路中再次翻译地址以便与该信息元发往的特定应用场合的格式匹配。
交换核心67是一种交换矩阵，处理空间选择(交换)和经该交换机到来的信息元的缓存输出。在较佳实施例中，对包含多达24条链路的交换机支援信息流控制。这种小容量交换机的交换核心仅用一个缓存级构成。因此，每个输出端有一个缓存器，而交换核心没有缓存器。
输入缓存器可设置在交换端口，其中信息被存储直到能进一步发送为止。图7表示一实施例的方框图，其中具有双向链路的交换端口包含一输入缓存器和调节装置。
图8表示另一种结构，其中输入缓存器71和调节装置72设置在交换端口74上方的入口装置73中，以便信息元可缓存在那儿直到它们所要发往输出缓存器75表明可应用为止。需要按照各输入缓存所接具体通信用途构成不同规模的输入缓存器时，可利用这种结构。
在按本发明原理构成的一ATM交换机中，交换核心67中的输出缓存器75饱满程度由诸如半满标志等装置一直监测着。如果输出缓存器的存储信息超过一阈值，这种情况就得到检测。涉及输出缓存器状态的这种监测不管入口装置位于交换端口的内部或外部都连续不断地向该入口装置73发出信号。以这种方式，入口装置73总是具有关于包含大量数据的输出缓存器75的有关信息，这些缓存器处于容量会过满而造成丢失信息元的危险状态中。入口装置73使用输出缓存器状态报告57去阻止指定给具有最高负载的那些输出缓存器75的业务的传送。这些业务的信息元被保留在输入缓存器71中。
交换核心67可以用两种方式之一向交换端口74和入口装置73传送输出缓存量状态的信号，这种信号可以作为交换端口与交换核心之间接口规约的一部分，在用于传送信息元给交换核心的同样链路76和77上反向发送，也可以在分开的实体链路78和79上发送。如果信号按规约发送，就需要每次发送通过交换机的信息元不带有有效负荷信息。一旦接收到规约信息，则发出空信息元。
从交换核心67传送至输入缓存器信息流控制装置的信号可包含反映一输出或输出组缓存器饱满程度的信息。如果发送信号表明一个输出缓存器或一小规模缓存器组中的一缓存器接近满容量，则交换端口确保只有指定给该缓存器或给该缓存器组中的缓存器的信息元被禁止。
交换核心总体上是ATM交换机的共用部分，并提供空间选择功能和输出缓存功能。交换核心常常由两块冗余板构成，这是为增加通信应用中交换机的可用性和可靠性。如果一块板中出了毛病，或通信通过一块板变得不能进行，则另一块板仍可应用，交换机仍能进行工作。因此，每个交换端口有2条链路连到交换核心，一条链路对应一块板，且每个交换端口接收来自每个交换核心板的输出缓存器状态信息。
所有输出缓存器中的饱满程度状态在交换核心组合。如果一个或多个缓存器的饱满程度超过一预定阈值，则报告这一状态，这种编辑(或组合)的结果可在每个信息元传递时间上发送到所有开交换端口，作为交换核心接口中的交换入口状态(SAS)参数。交换核心接口中的标号字段包含信号从交换端口移至交换核心时的信息元优先度和指定目的地等信息。当从交换核心至交换端口传送信号时，该标号字段包含关于输出缓存器饱满程度状态的编辑数据(SAS)。SAS在下面将进行更详细的讨论。传送信号的格式是24个输出缓存器的每一个在24比特标号字段中分配到一个位置。如果缓存器的饱满程度超过阈值，则相应的比特置“1”。
在这一时刻交换端口的主要用途是终接从两交换核心板接收的这种信息流控制信息冗余部分。本发明包括下面的终接与输出缓存器饱满程度状态有关的冗余信息的方法。
当与缓存器状态有关的来自交换核心两块交换板的信息到达交换端口时，来自交换板A的信息可与来自交换板B的信息不同。例如，交换板A中的一给定输出缓存器可以是完全填满而该相应的输出缓存器在交换板B中却没有填满。交换端口接收来自交换板A和B的这种信息流控制信息，并忽略这两块板的冗余信息。
在交换端口中，以冗余终接的形式从两块交换核心板编辑涉及缓存器饱满程度的信息。通过将这两块板就缓存器进行相互比较来确定这种上述编辑。如果一块板发信号表示缓存器比较满，则另一板中对应的缓存器也被认为是满的。于是，冗余终接作用的原理是交换核心的两块冗余交换板之一足以产生表明一给定输出缓存器容量满的信号，以便使限制装置命令停止对这一输出缓存器的所有发送。因此，为了停止向板A中的输出缓存器O和板B中的相应缓存器O两者传送信息，只要板A中的输出缓存器O为满容量就足够了。
图9表明借助于或门终接输出缓存器饱满程度信息冗余部分的方法。数据字段81包含表明板A中相应输出缓存器是否为满容量的比特，即该比特位置是“0”还是“1”。同样，数据字段82包含表明板B中相应输出缓存器是否是满容量的比特。两数据字段在或门83中逐一比特混合以产生包含交换核心中两块冗余板的两个输出缓存器状态混合信息的混合数据字段84。把涉及交换核心中缓存器满度的组合信息插入SAS参数中。在较佳实施例中，SAS是来自交换核心的冗余终接信息的一对一拷贝，且用来控制从输入缓存器至交换核心板的信息元流。
图10表明能获得交换核心中两块交换板的信息流控制冗余终接的电路方框图。在右上侧进入此方框图的是来自各交换板的两串400比特长度的消息91和92，其中16比特包含输出缓存器状态消息95和96。来自交换核心的板A的缓存器信息由多路分路器93分离出，而来自板B的缓存器信息由多路分路器94分离。然后，缓存器状态消息95和96馈送给两个信息流控制寄存器97和98，每个寄存器包含多个K触发器。触发器K的数目等于相应交换核心中的输出缓存器数目，例如，可以等于24。序号99和101也从每个多路分路器93和94送给它对应的寄存器97和98以保证信息流的连续性。来自两个寄存器97和98的数据在两个或门102和103中混合，并置入混合数据字段34中，以控制从输入缓存器到交换核心的信息元流。
除了图10中所示一般功能块之外，本发明的装置还包括一监测时间长度的时间控制单元，在这时间长度上，输出缓存器连续发出表明满容量的信号。由于停止所有新信息元发送到满容量输出缓存器，所以在某个时间之后，该缓存器再次准备好接收数据。该时间的长度取决于压缩装置完成停止至该输出缓存器的所有业务所需时间，和该输出缓存器排空的速度。停止所有业务的时间长度基本上是交换机中入向链路数量的函数。当时间监测器发现一输出缓存器处于满容量状态的时间超过一预定时间，如100个信息元传输时间而发出信号，则时间控制单元认为两块交换板之一出现故障。由于发至该输出缓存器的业务流已停止，所以该缓存器在此期间会空出100个信息元，并成为可用，然后时间监测器修改有关信息流的信息，并允许信息流限制装置再次发送数据，这样，交换板之一中出现故障并不停止交换机的所有业务。
图11是实施本发明原理的一交换机中完成冗余终接功能的软件程序流程图。对每个输出缓存器执行该程序，以编辑完整的缓存器状态消息84。在步骤111进入该程序，在这里确定是否从交换核心67的板A在状态消息95中发出所报告输出缓存器为高缓存量(HIGH)的信号。如果没有发出缓存器为高缓存量的信号，则程序运行到步骤112，这里确定缓存器是否在板B中被发出HIGH信号。如果没有，程序进入步骤113，并在混合状态消息84中发出该缓存器缓存量不高(NOTHIGH)的信号。然而，在步骤111板A中发出该缓存器中的HIGH信号，则程序进到114，这里确定是否在板B中发出该缓存器的HIGH信号。如果发出，则程序进入步骤115，这里在混合状态消息84中标定该缓存器为高缓存量。
然而，在步骤114，如果没有在板B中发出缓存器的HIGH信号，则程序进入步骤116，这里确定是否从板A发出HIGH信号和从板B发出NOTHIGH信号超过一预定时间“X”。如果没有，则程序进入115，这里发出缓存器HIGH信号。如果从板A发出的HIGH信号和从板B发出的NOTHIGH信号超过时间X，则程序进入步骤113，并在混合状态消息84中发出NOTHIGH信号。
如果在步骤112，从板B发出HIGH信号，则程序进入步骤117，这里确定从板B发出HIGH信号和从板A发出NOTHIGH信号有没有超过时间X。如果没有，程序进入步骤115，这里发出缓存器的HIGH信号。如果从板B发出HIGH信号和从板A发出NOTHIGH信号已超过时间X，那么程序进入步骤113，并在混合状态消息84中发出NOTHIGH信号。
按照前面的判决对每个缓存器发出HIGH信号或NOTHIGH信号之后，程序进入步骤118，这里判决被发出上述信号的缓存器是否是交换核心中的最后一个输出缓存器。如果不是，则在步骤119上缓存器号升为下一缓存器，且程序回到步骤111再次执行上述步骤。然而，在步骤118判定缓存器是最后一个时，程序进入步骤120，这里报告状态消息完成。
在信息元流调节装置和输入缓存器放入交换端口上方的一个入口装置内的实施例中，这时不知道信息元的目的地。仅知道信息元所属的接续。这种情况由使用一种给每个接续指定一个至分组交换机的入口码的方法来处理。这种码称为交换机入口码(SAC)，用来确定此接续中的信息元在调节压缩时是否停送。
本发明使用的信息流控制机构示于图12。为了避免将大量的信息元发送到一个重负荷的输出缓存器中，基本的做法是发送表示输出缓存器饱满程度的信号，以简单的方式应用信息流控制，从而能在入口装置或交换端口迅速作出禁止信息元通行的决定。这种控制可通过使用称为交换入口状态的24比特的信号字段获得，其中交换机的24个输出输存器的每一个对应于一个数据比特。如果数据比特置为“0”，则表示负载(即相应输出缓存器上的占用)是低的；如果置“1”，则表明上述负载是高的。用CBI(一串行接口格式)发送SAS信号。每一信息传送时间发送一个新的SAS值。
各信息流受控接续也指配一个24比特的交换入口码(SAC)作为建立标准接续的一部分。SAC包含与包含在每个信息元内要被发送的地址有关的信息。SAC以类似于SAS的方式构成，其中“1”表明信息元将发送到一特定的输出，而“0”表示该信息元将不发送到相应的输出。
在一信息元在信息流受控接续中发送之前，SAC中的信息元地址与先前SAS中的缓存器状态进行比较。在本实施例中，通过SAC和SAS之间的简单比较来判定一特定信息元是否会被调节装置禁止。该比较设计成在一逻辑电路中快速进行。SAC和SAS这两个数字编码参数，按比特进行比较，如果在两参数中发现一个特殊比特，就出现“命中”。这表明信息元不可以在该特定的接续中发送。然后将这些信息元缓存在输入缓存器中，直到SAS表明要发往的输出缓存器可应用为止，而且不出示上述比较“命中”。如果比较没有出示“命中”，则信息元可以普通方式发送。
图13是通过比较SAS与SAC在一个输入缓存器上执行调节操作的软件程序流程图。在步骤131上，程序按顺序核对一输入缓存器的第一信息元的目的地。在步骤132上，程序检查该目的地所用输出缓存器的状态。在步骤133上，判定是否已在缓存器状态消息84中发送要发往的输出缓存器的HIGH信号。如果输出缓存器为HIGH，则在信息元传输时间不发送信息元，且程序回到步骤131。如果输出缓存器状态为NOTHIGH，那么程序进入步骤134，在这里该信息元被发送，且输入缓存器中的下一信息元前进到第一位置。然后程序回到步骤131，并在下一信息元传输时间重复上述顺序。
当ATM交换机连到在多数情况发送消息到相同输出地址的数据源时，一个不同的实施例可用来处理输入缓存器中的HOL问题。图13a表示分组交换机一可选实施例的方框图，当输入缓存器连接到一其大多数消息发往3个不同地址的信息源时，该实施例用来处理输入缓存器中的字符串头(HOL)问题。如果一个数据源有规律地向三个不同地址发送消息，则三个输入缓存器可并联连接为该入向链路提供服务。信息元根据其不同的目的地被分类并放入不同的输入缓存器151-153中。然后，至输出缓存器154-156的信息元能从输入缓存器或包含指定给低占用率输出缓存器的信息元的一些输入缓存器提取。按此方式，如果由链路上的第一信息元所要发往的输出缓存器满容量，也不会妨碍该链路上的第二或第三信息元发送到该链路的其它共用地址之一。
图14是在几个并联连接的输入缓存器上执行调节操作的软件程序流程图。在步骤141，程序检查所有并行输入缓存器中的第一信息元的目的地。在步骤142，程序检查那些目的地的输出缓存器状态。然后程序进入步骤143，在这里判决是否有任何要发往的输出缓存器被发出NOTHIGH的信号。如果没有，则在信息元传输时间元信息无发送，且程序回到步骤141。如果一要发往的输出缓存器被发出NOTHIGH信号，那么程序进到步骤144，在这里发送要发往为NOTHIGH的输出缓存器的信息元，且相应的输入缓存器中的信息元进位以便按顺序使下一个信息元进入第一位置。然后程序回到步骤141且在下一信息元传输时间内重复上述步骤。
当信息元经一ATM交换机发送时它们经过三个阶段：交换核心、交换端口和应用。在所有这三阶段中，由SAS包含的信息被处理，其结果将影响到下一个信息元。因此，处理延时最大值是每阶段一个信息元传输时间，或三个信息元传输时间的总和。
如果24链路都发送到一个输出缓存器，那么在这三信息元传输时间的延迟期将有72个信息元(24×3)的传输时间来进入该缓存器。在这时间内，该缓存器空出三个信息元。因此，净增69个信息元。为了确保输出缓存器不因容量满而不失信息元，把阈值调到在输出缓存器中发现少于70个缓存位置时发出缓存器饱满程度大的信号。
由此，前面的描述清楚地说明了本发明的工作和结构。而且作为较佳实施例描述了所示方法、装置和系统，很显然，在不脱离下面权利要求书中所限定的本发明的精神实质范围，可对本发明做出种种变化和修改。

Claims (14)

1.一种通过具有输入端和输出端的分组交换机，对来自入向通信链路的信息元流进行控制的系统，其特征在于，所述系统包含：
并联连接到所述分组交换机输出端的多个输出缓存器；
用于监测各个所述输出缓存器饱满程度状况的监测装置；
连接于所述分组交换机的输入端用以控制进入所述交换机的入向信息元流的多个入口装置，每个所述入口装置包含：
并联连接并与所述分组交换机相连的多个常开输入缓存器，它用于接收来自所述入向通信链路的信息元，每个所述输入缓存器具有足够容量容纳众多信息元，其中所述输入缓存器进一步包含：按照入向信息元要发往的输出缓存器对所述信息元进行分类的分类装置；和，
将所述分类信息元放入不同的一些所述并联输入缓存器中的放置装置，每个所述并联输入的输入缓存器存储要发往到一个不同的所述输出缓存器的信息元；和
连接所述输入缓存器用于选择停止离开所述输入缓存器的信息元流的停止装置，该停止装置只停止要发往其饱满程度超过预定值的输出缓存器的那些信息元；
将每个所述输出缓存器的饱满程度传达给所述入口装置的传达装置，所述入口装置响应所述传达装置将一信号加给所述选择停止装置用以选择停止离开所述输入缓存器。
2.如权利要求1所述的系统，其特征在于，其中，各所述入向通信链路连接于单个所述输入缓存器。
3.如权利要求2所述的系统，其特征在于，所述分组交换机是一种异步传输方式(ATM)交换机。
4.如权利要求3所述的系统，其特征在于，所述ATM交换机包括至少一个交换端口和至少一个交换核心。
5.如权利要求4所述的系统，其特征在于，所述输出缓存器设置在所述交换核心中。
6.如权利要求5所述的系统，其特征在于，所述入口装置设置在所述交换端口中。
7.如权利要求5所述的系统，其特征在于，所述入口装置位于所述交换端口的上方的所述信息流中。
8.一种通过具有输入端和输出端的分组交换机对来自入向通信链路的信息元流进行控制的方法，其特征在于，所述方法包含步骤为：
将多个输出缓存器并联连接于所述分组交换机的输出端；
对所述输出缓存器的每一个进行饱满程度的监测；
将多个入口装置连接于所述分组交换机的输入端，用以对入向信息元流进入所述交换机进行控制，所述连接入口装置的步骤进一步包含步骤为：
按照入向信息元要发往的输出缓存器对所述信息元进行分类；
将所述已分类信息元放入不同的一些所述并联输入缓存器中，每个所述并联输入缓存器存储要发往一个不同的所述输出缓存器的信息元；
将多个常开输入缓存器并联连接到所述入向通信链路，用以从所述入向通信链路接收信息元，每个所述输入缓存器具有足够容量容纳众多信息元；
将每个所述输出缓存器的饱满程度传达给所述入口装置；和
通过只停止要发往其饱和程度超过预定值的输出缓存器的那些信息元，选择停止流离所述输入缓存器的信息元流。
9.如权利要求8所述的方法，其特征在于，连接所述入口装置的步骤包含将所述各个入向链路连到单个所述输入缓存器。
10.如权利要求9所述的方法，其特征在于，连接至少一个入口装置到所述分组交换机的输入端的步骤包含连接至少一个入口装置到一异步传输方式(ATM)交换机。
11.如权利要求10所述的方法，其特征在于，连接至少一个入口装置到一ATM交换机的步骤包含连接至少一个入口装置到具有至少一个交换口和至少一个交换核心的一ATM交换机。
12.如权利要求11所述的方法，其特征在于，连接至少一个输出缓存器到所述ATM交换机的输出端的步骤包括连接至少一个输出缓存器到所述ATM交换机的所述交换核心。
13.如权利要求12所述的方法，其特征在于，连接至少一个入口装置到所述ATM交换机的步骤包含将所述入口装置放入所述ATM交换机的所述交换口中。
14.如权利要求12所述的方法，其特征在于，连接至少一个入口装置到所述ATM交换机的步骤包含将所述入口装置设置在所述交换口的上方所述信息流中。
CN93120145A 1992-12-15 1993-12-10 分组交换机的信息流控制系统和方法 Expired - Fee Related CN1050250C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US99051192A 1992-12-15 1992-12-15
US07/990,511 1992-12-15

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN98116601A Division CN1222803A (zh) 1992-12-15 1998-07-24 分组交换机的信息流控制系统和方法

Publications (2)

Publication Number Publication Date
CN1093210A CN1093210A (zh) 1994-10-05
CN1050250C true CN1050250C (zh) 2000-03-08

Family

ID=25536234

Family Applications (1)

Application Number Title Priority Date Filing Date
CN93120145A Expired - Fee Related CN1050250C (zh) 1992-12-15 1993-12-10 分组交换机的信息流控制系统和方法

Country Status (12)

Country Link
US (1) US5493566A (zh)
EP (1) EP0674821B1 (zh)
JP (1) JPH08504554A (zh)
KR (1) KR100329014B1 (zh)
CN (1) CN1050250C (zh)
AU (1) AU693427B2 (zh)
BR (1) BR9307651A (zh)
DE (1) DE69330407D1 (zh)
FI (1) FI952928A0 (zh)
MX (1) MX9306994A (zh)
NO (1) NO952350L (zh)
WO (1) WO1994014266A1 (zh)

Families Citing this family (131)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5901140A (en) * 1993-10-23 1999-05-04 International Business Machines Corporation Selective congestion control mechanism for information networks
US6151301A (en) * 1995-05-11 2000-11-21 Pmc-Sierra, Inc. ATM architecture and switching element
JP2550913B2 (ja) * 1994-06-15 1996-11-06 日本電気株式会社 出力バッファ型ａｔｍスイッチ
AUPM699394A0 (en) * 1994-07-25 1994-08-18 Curtin University Of Technology Link level controlled access to available asynchronous network service
US5699520A (en) * 1994-08-25 1997-12-16 Hewlett-Packard Company Flow control apparatus and method for a computer interconnect using adaptive credits and flow control tags
JP3606941B2 (ja) * 1995-03-23 2005-01-05 株式会社東芝 フロー制御装置及びフロー制御方法
US5568470A (en) * 1995-04-28 1996-10-22 Digital Equipment Corporation Method for controlled-latency transfer of transmitt ATM traffic and synchronous feedback over a physical interface
EP0748087A1 (en) * 1995-06-09 1996-12-11 International Business Machines Corporation Access control system for a shared buffer
WO1997004543A2 (en) * 1995-07-19 1997-02-06 Fujitsu Network Communications, Inc. Allocated and dynamic switch flow control
US6002667A (en) 1995-07-19 1999-12-14 Fujitsu Network Communications, Inc. Minimum guaranteed cell rate method and apparatus
AU6762096A (en) * 1995-07-19 1997-02-18 Ascom Nexion Inc. Multipoint-to-point arbitration in a network switch
JPH0974420A (ja) * 1995-09-06 1997-03-18 Fujitsu Ltd 帯域制御方式
JPH11512583A (ja) 1995-09-14 1999-10-26 フジツウ ネットワーク コミュニケーションズ，インコーポレイテッド 広域ａｔｍ網内のバッファ割付用送信側制御式フロー制御
US5687324A (en) * 1995-11-08 1997-11-11 Advanced Micro Devices, Inc. Method of and system for pre-fetching input cells in ATM switch
SE508050C2 (sv) * 1995-11-09 1998-08-17 Ericsson Telefon Ab L M Anordning och förfarande vid paketförmedling
JP3433383B2 (ja) * 1995-11-17 2003-08-04 ネクスト レベル コミュニケーションズ セルグラント機構
US5777987A (en) * 1995-12-29 1998-07-07 Symbios, Inc. Method and apparatus for using multiple FIFOs to improve flow control and routing in a communications receiver
AU1697697A (en) 1996-01-16 1997-08-11 Fujitsu Limited A reliable and flexible multicast mechanism for atm networks
FI960382A (fi) * 1996-01-26 1997-07-27 Nokia Telecommunications Oy Menetelmä pakettimuotoisen yhteyden toteuttamiseksi
JP2929991B2 (ja) * 1996-01-29 1999-08-03 日本電気株式会社 最適化クレジット制御方法
US5884297A (en) * 1996-01-30 1999-03-16 Telefonaktiebolaget L M Ericsson (Publ.) System and method for maintaining a table in content addressable memory using hole algorithms
US5991296A (en) * 1996-02-22 1999-11-23 Fujitsu, Ltd. Crossbar switch and method with reduced voltage swing and no internal blocking data path
SE508284C2 (sv) * 1996-03-15 1998-09-21 Ericsson Telefon Ab L M Metod och anordning för flödesstyrning i paketförmedlande nät
US5906658A (en) * 1996-03-19 1999-05-25 Emc Corporation Message queuing on a data storage system utilizing message queuing in intended recipient's queue
US5822300A (en) * 1996-04-02 1998-10-13 Compaq Computer Corporation Congestion management scheme
JP3473262B2 (ja) * 1996-04-05 2003-12-02 株式会社日立製作所 パケット通信装置
DK174882B1 (da) 1996-04-12 2004-01-19 Tellabs Denmark As Fremgangsmåde og netværkselement til overførsel af datapakker i et teletransmissionsnetværk
US6222822B1 (en) * 1996-04-23 2001-04-24 Cisco Systems, Incorporated Method for optimizing a digital transmission network operation through transient error monitoring and control and system for implementing said method
US5864539A (en) * 1996-05-06 1999-01-26 Bay Networks, Inc. Method and apparatus for a rate-based congestion control in a shared memory switch
US6151300A (en) * 1996-05-10 2000-11-21 Fujitsu Network Communications, Inc. Method and apparatus for enabling flow control over multiple networks having disparate flow control capability
US5787084A (en) * 1996-06-05 1998-07-28 Compaq Computer Corporation Multicast data communications switching system and associated method
US5862138A (en) * 1996-07-15 1999-01-19 Northern Telecom Limited Adaptive routing in a multiple network communication system
US5748905A (en) 1996-08-30 1998-05-05 Fujitsu Network Communications, Inc. Frame classification using classification keys
US6052376A (en) * 1996-12-30 2000-04-18 Hyundai Electronics America Distributed buffering system for ATM switches
JPH10289180A (ja) * 1997-02-12 1998-10-27 Canon Inc 通信処理装置及び方法
SE516249C2 (sv) * 1997-02-19 2001-12-10 Ericsson Telefon Ab L M Flödeskontroll vid switching
SE510170C2 (sv) * 1997-05-16 1999-04-26 Ericsson Telefon Ab L M Metod och anordning för styrning av datapaketflöde medelst baktrycksmeddelande
KR100216371B1 (ko) 1997-06-30 1999-08-16 윤종용 고장 감내형 대용량 ATM 스위치 및 2nXn 다중화스위치에서의 셀프라우팅 방법
IL121519A (en) * 1997-08-11 2000-09-28 Madge Networks Israel Ltd ATM switches
US6018515A (en) * 1997-08-19 2000-01-25 Ericsson Messaging Systems Inc. Message buffering for prioritized message transmission and congestion management
KR100246627B1 (ko) 1997-08-27 2000-03-15 정선종 트래픽 흐름제어 및 감시기능을 갖는 멀티채널 패킷 스위칭 장치
US6240067B1 (en) 1997-10-06 2001-05-29 Ericsson Messaging Systems Inc. Method and apparatus for managing control messages in a communication system
JP3566047B2 (ja) * 1997-10-17 2004-09-15 富士通株式会社 ネットワークシステム及び通信装置
US6389022B1 (en) 1997-10-25 2002-05-14 Samsung Electronics, Co., Ltd. Method for controlling the asynchronous transfer mode call in an ATM switching system
SE511114C2 (sv) * 1997-12-10 1999-08-09 Ericsson Telefon Ab L M Metod vid processor, samt processor anpassad att verka enligt metoden
AU1793999A (en) 1997-12-11 1999-06-28 Telefonaktiebolaget Lm Ericsson (Publ) Redundancy termination for dynamic fault isolation
US6747954B1 (en) * 1997-12-19 2004-06-08 Telefonaktiebolaget Lm Ericsson (Publ) Asynchronous transfer mode switch providing pollstate status information
US6563837B2 (en) * 1998-02-10 2003-05-13 Enterasys Networks, Inc. Method and apparatus for providing work-conserving properties in a non-blocking switch with limited speedup independent of switch size
US6865154B1 (en) 1998-01-12 2005-03-08 Enterasys Networks, Inc. Method and apparatus for providing bandwidth and delay guarantees in combined input-output buffered crossbar switches that implement work-conserving arbitration algorithms
JP3456398B2 (ja) * 1998-02-02 2003-10-14 日本電気株式会社 プロセッサ間ネットワークのフロー制御方法および装置
DE69826640T2 (de) * 1998-05-29 2005-10-06 International Business Machines Corp. Vermittlungsarchitektur mit zwei Koppelfelden
US6529518B1 (en) * 1998-06-11 2003-03-04 Sun Microsystems, Inc. Method and apparatus for providing a network interface
US6252849B1 (en) * 1998-06-30 2001-06-26 Sun Microsystems, Inc. Flow control using output port buffer allocation
GB9823489D0 (en) * 1998-10-28 1998-12-23 3Com Technologies Ltd Communication switch including input bandwidth throttling to reduce output congestion
US6667985B1 (en) 1998-10-28 2003-12-23 3Com Technologies Communication switch including input bandwidth throttling to reduce output congestion
US7480242B2 (en) * 1998-11-24 2009-01-20 Pluris, Inc. Pass/drop apparatus and method for network switching node
US20040042400A1 (en) * 1998-12-18 2004-03-04 Telefonaktiebolaget Lm Ericsson Connection admission control based on bandwidth and buffer usage
US6636523B1 (en) * 1999-01-27 2003-10-21 Advanced Micro Devices, Inc. Flow control using rules queue monitoring in a network switching system
US6204846B1 (en) 1999-02-16 2001-03-20 International Business Machines Corporation Data set user interface control for use in accessing information in a computer
US6661788B2 (en) * 1999-05-14 2003-12-09 Nortel Networks Limited Multicast scheduling for a network device
US6628646B1 (en) 1999-05-14 2003-09-30 Nortel Networks Limited Programmable multicast scheduling for a network device
US6519225B1 (en) 1999-05-14 2003-02-11 Nortel Networks Limited Backpressure mechanism for a network device
US6477169B1 (en) 1999-05-14 2002-11-05 Nortel Networks Limited Multicast and unicast scheduling for a network device
US6993018B1 (en) 1999-08-03 2006-01-31 Telefonaktiebolaget Lm Ericsson (Publ) Priority signaling for cell switching
US7911960B1 (en) * 1999-08-13 2011-03-22 International Business Machines Corporation Delayed-start method for minimizing internal switch congestion
US6408348B1 (en) 1999-08-20 2002-06-18 International Business Machines Corporation System, method, and program for managing I/O requests to a storage device
US6597699B1 (en) * 1999-09-28 2003-07-22 Telefonaktiebolaget Lm Ericsson (Publ) Quality of service management in a packet data router system having multiple virtual router instances
WO2001033899A1 (en) * 1999-11-05 2001-05-10 Nokia Corporation A method for predicting a fill-up level of a buffer in an atm network element
EP1133110B1 (en) * 2000-03-06 2006-06-21 International Business Machines Corporation Switching device and method
US6674721B1 (en) * 2000-03-07 2004-01-06 Cisco Technology, Inc. Method and apparatus for scheduling packets being sent from a component of a packet switching system
US6735173B1 (en) * 2000-03-07 2004-05-11 Cisco Technology, Inc. Method and apparatus for accumulating and distributing data items within a packet switching system
US6856595B1 (en) * 2000-05-19 2005-02-15 Mosaid Technologies, Inc. Method and apparatus for providing input back pressure in an output buffered switch
US6466541B1 (en) 2000-05-31 2002-10-15 Fujitsu Network Communications, Inc. Cell pacing on a network link employing a rate-based flow control protocol with underlying credit-based flow control mechanisms
US6452903B1 (en) 2000-05-31 2002-09-17 Fujitsu Network Communications, Inc. Network switch supporting rate-based and credit-based flow control mechanisms on a link-by-link basis
DE60036616T2 (de) * 2000-08-22 2008-07-03 Alcatel Lucent Kommunikationsverfahren, verwandtes Pufferspeicherelement und Leitungsabschlusselement
US6694390B1 (en) * 2000-09-11 2004-02-17 Intel Corporation Managing bus transaction dependencies
US7061868B1 (en) 2000-10-25 2006-06-13 Switchcore, Ab Method for flow control in a switch and a switch controlled thereby
US6965565B1 (en) * 2001-01-19 2005-11-15 3Com Corporation System and method for communicating an event status across a data channel
US20020141427A1 (en) * 2001-03-29 2002-10-03 Mcalpine Gary L. Method and apparatus for a traffic optimizing multi-stage switch fabric network
US6947381B2 (en) * 2001-04-30 2005-09-20 Network Physics, Inc. Method for reducing packet loss by phase transition identification in communication networks
US7016305B1 (en) * 2001-06-27 2006-03-21 Cisco Technology, Inc Method and apparatus for distributing information within a packet switching system
JP3908483B2 (ja) * 2001-06-28 2007-04-25 富士通株式会社 通信装置
US20030072326A1 (en) * 2001-08-14 2003-04-17 Mehdi Alasti Method and apparatus for parallel, weighted arbitration scheduling for a switch fabric
US6757246B2 (en) 2001-08-14 2004-06-29 Pts Corporation Method and apparatus for weighted arbitration scheduling separately at the input ports and the output ports of a switch fabric
AU2003222112A1 (en) * 2002-03-28 2003-10-13 Celion Networks, Inc. Apparatus and method for aggregation and transportation for plesiosynchronous framing oriented data formats
US6859437B2 (en) * 2002-11-05 2005-02-22 Nortel Networks Limited Method and system for extending the reach of a data communication channel using a flow control interception device
US7349416B2 (en) * 2002-11-26 2008-03-25 Cisco Technology, Inc. Apparatus and method for distributing buffer status information in a switching fabric
US7324460B2 (en) 2002-11-28 2008-01-29 International Business Machines Corporation Event-driven flow control for a very high-speed switching node
US7782778B2 (en) * 2002-12-24 2010-08-24 Samir Satish Sheth Apparatus and method for fibre channel distance extension embedded within an optical transport system
US7656905B2 (en) * 2002-12-24 2010-02-02 Samir Sheth Apparatus and method for aggregation and transportation of gigabit ethernet and other packet based data formats
US7127568B2 (en) * 2003-01-23 2006-10-24 Hitachi, Ltd. Throttling in storage systems
US7535836B2 (en) * 2003-02-12 2009-05-19 Broadcom Corporation Method and system to provide word-level flow control using spare link bandwidth
US20050138238A1 (en) * 2003-12-22 2005-06-23 James Tierney Flow control interface
US7729259B1 (en) * 2004-01-20 2010-06-01 Cisco Technology, Inc. Reducing latency jitter in a store-and-forward buffer for mixed-priority traffic
CA2529313C (en) * 2004-02-09 2008-07-15 Research In Motion Limited Methods and apparatus for controlling wireless network operations associated with a flow control process
US8018851B1 (en) * 2004-06-30 2011-09-13 Marvell Israel (Misl) Ltd. Flow control for multiport PHY
US7453810B2 (en) * 2004-07-27 2008-11-18 Alcatel Lucent Method and apparatus for closed loop, out-of-band backpressure mechanism
DE102004038213A1 (de) * 2004-08-05 2006-03-16 Robert Bosch Gmbh Verfahren und Vorrichtung zum Zugriff auf Daten eines Botschaftsspeichers eines Kommunikationsbausteins
US20060056424A1 (en) * 2004-09-15 2006-03-16 Yolin Lih Packet transmission using output buffer
EP1662715A1 (en) * 2004-11-29 2006-05-31 Siemens Aktiengesellschaft Method and apparatus for providing ingress traffic shaping
US7525978B1 (en) 2005-04-15 2009-04-28 Altera Corporation Method and apparatus for scheduling in a packet buffering network
FR2890766B1 (fr) * 2005-09-12 2007-11-30 Arteris Sa Systeme et procede de communication asynchrone sur circuit, entre des sous-circuits synchrones
JP4105221B2 (ja) * 2006-09-20 2008-06-25 松下電器産業株式会社 中継伝送機器および中継伝送方法
EP2410053B2 (en) 2006-10-18 2020-07-15 Ionis Pharmaceuticals, Inc. Antisense compounds
GB2459074B (en) * 2007-01-24 2011-10-19 Vaughan William Wittorff Control of data in communication networks
US8248941B2 (en) * 2008-02-01 2012-08-21 Nokia Siemens Networks Oy Method, apparatus and computer program for uplink scheduling in a network that employs relay nodes
US8625624B1 (en) * 2008-06-13 2014-01-07 Cisco Technology, Inc. Self-adjusting load balancing among multiple fabric ports
EP2407890A1 (en) * 2009-03-09 2012-01-18 Fujitsu Limited Information processing device
US8644139B2 (en) * 2010-04-26 2014-02-04 International Business Machines Corporation Priority based flow control within a virtual distributed bridge environment
US9660940B2 (en) * 2010-12-01 2017-05-23 Juniper Networks, Inc. Methods and apparatus for flow control associated with a switch fabric
US10017764B2 (en) 2011-02-08 2018-07-10 Ionis Pharmaceuticals, Inc. Oligomeric compounds comprising bicyclic nucleotides and uses thereof
US8930602B2 (en) 2011-08-31 2015-01-06 Intel Corporation Providing adaptive bandwidth allocation for a fixed priority arbiter
US9021156B2 (en) 2011-08-31 2015-04-28 Prashanth Nimmala Integrating intellectual property (IP) blocks into a processor
US8805926B2 (en) 2011-09-29 2014-08-12 Intel Corporation Common idle state, active state and credit management for an interface
US8775700B2 (en) 2011-09-29 2014-07-08 Intel Corporation Issuing requests to a fabric
US8711875B2 (en) * 2011-09-29 2014-04-29 Intel Corporation Aggregating completion messages in a sideband interface
US8874976B2 (en) 2011-09-29 2014-10-28 Intel Corporation Providing error handling support to legacy devices
US8713240B2 (en) 2011-09-29 2014-04-29 Intel Corporation Providing multiple decode options for a system-on-chip (SoC) fabric
US8713234B2 (en) 2011-09-29 2014-04-29 Intel Corporation Supporting multiple channels of a single interface
US8929373B2 (en) 2011-09-29 2015-01-06 Intel Corporation Sending packets with expanded headers
US9053251B2 (en) 2011-11-29 2015-06-09 Intel Corporation Providing a sideband message interface for system on a chip (SoC)
WO2013159108A2 (en) 2012-04-20 2013-10-24 Isis Pharmaceuticals, Inc. Oligomeric compounds comprising bicyclic nucleotides and uses thereof
US9557999B2 (en) 2012-06-15 2017-01-31 Apple Inc. Loop buffer learning
US9753733B2 (en) * 2012-06-15 2017-09-05 Apple Inc. Methods, apparatus, and processors for packing multiple iterations of loop in a loop buffer
US9391910B2 (en) * 2012-07-20 2016-07-12 Cisco Technology, Inc. Smart pause for distributed switch fabric system
WO2014059353A2 (en) 2012-10-11 2014-04-17 Isis Pharmaceuticals, Inc. Oligomeric compounds comprising bicyclic nucleosides and uses thereof
US9471322B2 (en) 2014-02-12 2016-10-18 Apple Inc. Early loop buffer mode entry upon number of mispredictions of exit condition exceeding threshold
JP2015216618A (ja) * 2014-04-25 2015-12-03 富士通株式会社 帯域制御装置及び帯域制御方法
US10911261B2 (en) 2016-12-19 2021-02-02 Intel Corporation Method, apparatus and system for hierarchical network on chip routing
US10846126B2 (en) 2016-12-28 2020-11-24 Intel Corporation Method, apparatus and system for handling non-posted memory write transactions in a fabric
CN109716719B (zh) * 2017-06-23 2021-02-05 华为技术有限公司 数据处理方法及装置、交换设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0436069A2 (en) * 1989-12-05 1991-07-10 Hitachi, Ltd. Method and device for switching fixed-length packets such as ATM cells

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0683261B2 (ja) * 1987-05-26 1994-10-19 富士通株式会社 ヘッダ駆動形パケット交換機
DE3743685A1 (de) * 1987-12-23 1989-07-06 Philips Patentverwaltung Koppelfeld und koppelfeldsteuerung fuer ein vermittlungssystem
JP2540930B2 (ja) * 1988-02-19 1996-10-09 日本電気株式会社 輻輳制御装置
JP2753294B2 (ja) * 1988-12-23 1998-05-18 株式会社日立製作所 パケット輻輳制御方法およびパケット交換装置
NL8901171A (nl) * 1989-05-10 1990-12-03 At & T & Philips Telecomm Werkwijze voor het samenvoegen van twee datacelstromen tot een datacelstroom, en atd-multiplexer voor toepassing van deze werkwijze.
US4993025A (en) * 1989-11-21 1991-02-12 Picker International, Inc. High efficiency image data transfer network
US5253248A (en) * 1990-07-03 1993-10-12 At&T Bell Laboratories Congestion control for connectionless traffic in data networks via alternate routing
US5165021A (en) * 1991-01-18 1992-11-17 Racal-Datacom, Inc. Transmit queue with loadsheding
US5168492A (en) * 1991-04-11 1992-12-01 Northern Telecom Limited Rotating-access ATM-STM packet switch

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0436069A2 (en) * 1989-12-05 1991-07-10 Hitachi, Ltd. Method and device for switching fixed-length packets such as ATM cells

Also Published As

Publication number Publication date
JPH08504554A (ja) 1996-05-14
MX9306994A (es) 1994-06-30
AU5723094A (en) 1994-07-04
FI952928A (fi) 1995-06-14
KR100329014B1 (ko) 2002-08-08
EP0674821B1 (en) 2001-07-04
EP0674821A1 (en) 1995-10-04
AU693427B2 (en) 1998-07-02
WO1994014266A1 (en) 1994-06-23
DE69330407D1 (de) 2001-08-09
CN1093210A (zh) 1994-10-05
BR9307651A (pt) 1999-08-31
NO952350D0 (no) 1995-06-14
FI952928A0 (fi) 1995-06-14
US5493566A (en) 1996-02-20
KR950704889A (ko) 1995-11-20
NO952350L (no) 1995-08-10

Similar Documents

Publication Publication Date Title
CN1050250C (zh) 分组交换机的信息流控制系统和方法
AU693084B2 (en) Controlled access ATM switch
AU703227B2 (en) Connectionless communication system
CN1100426C (zh) 有关信息包交换的设备和方法
AU726992B2 (en) Computer interface for direct mapping of application data
EP0300061B1 (en) Self-routing switching system
US5790545A (en) Efficient output-request packet switch and method
US4920531A (en) Header driven packet switching system and method
EP0432346B1 (en) Data exchange apparatus
WO1995030294A1 (en) Atm architecture and switching element
JP2002512460A (ja) デジタルデータネットワークにおけるメッセージフローを調整するシステムおよび方法
US6574232B1 (en) Crossbar switch utilizing broadcast buffer and associated broadcast buffer management unit
GB2355619A (en) Packet switching
CA2235135A1 (en) Improvements in or relating to an atm switch
US6172963B1 (en) Flow control for switching
CN1332554A (zh) 异步传输模式交换机中的信元处理方法和设备
CN1219385C (zh) 用于远程高速接口应用的流结构
EP1187402A2 (en) Switching apparatus, communication apparatus, and communication system
CN1222803A (zh) 分组交换机的信息流控制系统和方法
US7379470B2 (en) Combined and data compressed FIFO based arbitration for a non-blocking switch
Radziminski Networking Communication Operating System (NCOS)
WO1998038771A2 (en) Flow control in switches
KR19990058867A (ko) 아이에스디엔 데이터 채널의 효율적인 사용방법 및 이를 위한버퍼

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee