CN1056716C

CN1056716C - 动态图象的编码/解码方法、装置及其存储介质

Info

Publication number: CN1056716C
Application number: CN93114189A
Authority: CN
Inventors: 加藤元树
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1992-09-28
Filing date: 1993-09-28
Publication date: 2000-09-20
Anticipated expiration: 2013-09-28
Also published as: ES2145059T3; CA2124464A1; EP0614592B1; DE69328472T2; CN1090455A; JPH06165155A; AU4833893A; KR940008496A; WO1994008427A1; AU669209B2; HK1013573A1; EP0614592A1; US5559557A; DE69328472D1; CA2124464C; JP3348310B2; KR100289586B1

Abstract

利用由量化位数表示的一种精度对来自一个视频信号的正交变换的直流分量系数进行编码，其中所说量化位数可以根据所要求的图象质量而在视频信号的每个视频序列，图象组、图象、片层、宏模块或模块部分中有所变化。还可以根据编码过程中所采用的精度对编码的系数进行解码。

Description

动态图象的编码/解码方法、装置及其存储介质

本发明涉及视频信号的编码和解码，特别是涉及对于有效压缩的正交变换系数的高精度编码和解码。

近来已经采用正交变换技术对视频信号进行编码。一种正交变换就是离散的余弦变换(DCT)。在一个二维DCT中，体现在视频信号中的图形或图象被分隔成含预定的象素个数的模块，然后将每一个模块正交变换成一个系数模块。

图1表示对应于一个8象素×8行的图象模块的二维DCT系数模块。系数F(0，0)对应一个代表二维模块的平均亮度值的直流分量。

行系数如F(1，0)，F(2，0)，F(3，0)……F(6，0)，F(7，0)和类似的F(1，1)，F(2，1)……F(6，1)，F(7，1)代表二维模块沿垂直方向的高频分量，列系数如F(0，1)，F(0，2)……F(0，6)，F(0，7)及类似的F(1，1)，F(1，2)……F(1，6)F(1，7)代表二维模块沿水平方向的高频分量。

DCT编码技术利用图象中的二维相关性将被编码信号功率集中在一个特定频率分量附近。如果仅仅是分布在该集中区域内的系数要被编码的话，那么，显示图象所需的信息量可以被大量地压缩。

例如，在平面图的情况下，其模块存在良好的自身相关性，即，模块内象素的幅值彼此几乎相等。因此，对应于模块内的低频分量[如F(0，0)，F(1，0)，F(0，1)，F(1，1)]的DCT系数具有较大的值，而大多数其它系数则具有很低的值或零值。因此，压缩一连串的相邻的相同系数的Hoffman编码方法大大地压缩了显示图象所需的信息量。

普遍被称为MPEG1的动态视频信号的编码标准已经由ISO-IEC/JTC1/SC2/WG11所定义。在MPEG1技术中，一个图形或者可以是一个“内部图象”，意思是说，它被作为一个独立的图象编码的，或者可以是一个“中间图象”，意思是它相对于至少一个其它图象被预先编码。

现在将参考图2对用MPEG1格式表示的视频信号的结构进行说明。

如图2所示，一个模块层包括含8行×8象素的亮度和色度模块

宏模块层包括组成宏模块(MB)的亮度和色度模块，即，四个亮度模块Y0、Y1、Y2、Y3和两个色度模块Cb和Cr，这两个色度模块与亮度模块的图象空间位置相同。每个宏模块中的六个模块按下列次序传送：Y0、Y1、Y2、Y3、Cb、Cr。对于每一个这些模块单元来说，要就所采用的是什么样的预测数据以及是否要传送预测误差作出判定。

一个片层包括一个宏模块或多个沿图形的扫描方向出现的宏模块。在片层开头要复位图形的直流分量系数的差值和动态向量。第一宏模块包括指示在图像位置的数据以允许在存在误差的情况下进行校正。因此，如果在传送过程中出现误差的话，则片层可以具有任何可改变的任意长度和起始位置。

一个图象层包括一个图象的帧或半帧。一个图象包括至少一个片层。依照所采用的对其编码的技术，每个图象是一个I图象(内半帧)P(预测的)图象、B(双向的)或D图象。一个I图象是相对于其自身进行编码的，即，无需相对于一个前面被编码的图象进行动态补偿。一个P图象采用相对于一个在时间上先于该被编码的P图象的、在先已被编码的I或P图象进行前向预测编码。B图象采用相对于在时间上先于和滞后该B图象的两个在前面被编码的I或P图象进行双向预测编码。

一组图象(GOP)层包括至少一个I图象，并且也可以具有至少一个非I图象。

一个视频序列层包含至少一个GOP。

MPEG1标准规定了对于一个两维DCT系数的模块的直流(DC)分量和交流(AC)分量进行编码的不同方法。现在将针对在一个内部图象编码过程中对二维DCT DC分量进行编码和解码的有代表性的MPEG1方法加以描述。

图3A表示一个编码装置，包括一个DCT电路2，一个量化器3，一个差分电路4和一个可变长度编码(VLC)电路5。一个输入图象1作为8象素×8行的模块提供给一个DCT电路2。DCT电路适合于将每一个8象素×8行模块正交变换成为一个DCT系数(e1)模块，该模块加在一个量化器3上，量化器3利用预定的量化步长(在MPEG1情况下，步长值为8)将第一个模块的DC分量系数线性量化以产生量化的DC分量系数(e2)。在线性量化过程中，等于和大于0.5的尾数被进位，而小于0.5的尾数被舍去。

将量他的DC分量系数(e2)提供给一个差分电路4，差分电路4适于采用针对亮度模块(Y)及对应的两个色度(Cb和Cr)模块的不同方法对彼此相邻的模块作差分运算，以产生差分系数(e3)。

图4A表示差分电路4的一个方框图。输入信号加在一个延迟电路和一个减法器上，减法器从现行输入信号中减去延迟输入信号并将差分信号作为结果输出。

图5A表示亮度模块的差分法。一个亮度模块的DC分量系数以之字形序列从左、右、上和下相邻模块的直流分量系数中被减去，并用差分结果替代在各种亮度系数模块中的DC分量系数。

图5B表示色度模块的差分法。对左右彼此相邻模块的DC分量系数进行差分运算，其结果代替在各色度系数模块中的原有DC分量系数。

由于第一模块(即一个1图象的第一模块或一片层中的第一模块)无法进行差分运算，因此，在差分电路4的延迟元件中，采用了一个预定的数作为初始值。在MPEG1标准情况下，采用数值128作为初始值。

将差分系数(e3)加在图3A所示的VLC电路5上，该电路的作用是利用一个可变长度码对系数进行编码以产生一个编码的视频信号(6)。

VLC电路5利用差分DC分量系数值来获得一个相应的长度值(即位数)，该值将被用来对图6A所示表中的差分DC分量系数进行编码。例如，一个具有值+5的差分DC分量系数(e3)对应于3位的长度。

接下来，VLC电路5利用图6B所示亮度模块的表格对长度值进行编码，并用图6C所示色度模块表格对长度值进行编码。还以上面的例子为例，一个3位的长度对于亮度模块来说的编码为101，而对于色度模块来说为110。

然后，VLC电路5利用图6A所示的表格中的固定长度码对差分DC分量系数进行编码。对于每一个未编码值，固定长度码均具有一个唯一的编码值。在所述实例中，一个具有值+5的差分DC分量系数(e3)对应于一个为101的固定长度的编码值。

最后，被编码的差分DC分量系数值是表示用来代表差分DC分量系数的位数的可变长度码与表示差分DC分量系数的固定长度码并置的结果。在上述例子中，对于亮度模块来说，被编码的差分DC分量系数值是101101，而对色度模块来说，编码值为110101。

图3B表示一个解码装置，包括一个可变长度解码电路8，一个反差分器9，一个反量化器10和一个反DCT电路11。这些电路按照与图2A所示相应的电路互补的方式进行工作。图4B表示反差分器9的方框图。

在MPEG1标准中规定的编码表所存在的问题是：它们不一定包括所有的系数值。

更为具体地说，在一维DCT处理过程中，由DCT过程产生的一个输出信号大约倍于处理过程之前的值。在采用MPEG1方法的一个图象内编码过程中，一个输入图象的象素值在0～255范围内或是一个8位(指：二进制位，以下同此)数。因此，一个二维DCT传送系数的直流分量系数在0～2047范围内或是一个11位数。0～2047的范围大约是范围0～255的8

倍。

在MPEG1方法中，具有这种11位精度的值通常经过一个线性量化过程以变换成为一个在0～255范围内的8位数，因此将其精度降至8位，然后做差分运算。因此，图5A所示表格提供了在-255～+255范围内的所有数字，也就是说，对于DCTDC分量系数来说，一个8位的固定编码精度降低了采用MPEG1方法编码的高级别图像的质量。

对于一个具有8位精度的输入图象来说，仅仅将DCT DC分量系数的编码精度从传统的8位简单地增加到一个较高精度(如11位)，在某些情况下将产生无效编码。具体地说，如果将一个具有(如11位)精度的编码方法用于一个可相当满意地具有8位精度的低级别图象质量的要求中的话，则必然会输出无用码。

因此，已知的用于高质量视频信号的编码方法或者可使图象降级，或者可导致被编码图象的低效压缩。

因此，本发明的一个目的是提供避免了前面提过的已有技术中的缺陷的对视频信号进行编码和解码的一种方法和装置。

本发明的另一个目的是采用一个大于用来代表视频信号中的每一个象素位数的较大的位数对代表一个视频信号的直流分量进行编码。

本发明还有另一个目的就是使图像的DC分量系数的编码和解码精度适合于所要求的质量。

本发明另一个目的就是利用具有分别按照所要求的编码和解码精度而设置的长度的表对图像的DC分量系数进行可变长度编码和解码。

根据本发明的一个方面，一种视频信号的编码方法包括一系列接收图象质量信号并根据图象质量信号选择编码精度的步骤。对视频信号进行正交变换以产生直流分量系数，并利用所选定的编码精度对直流分量系数进行量化。

图象质量信号与视频信号的视频序列、图象组、图象、片层、宏模块或模块部分相对应。

利用具有随选定的编码精度变化的长度的可变长度编码表对量化后的直流分量系数进行可变长度编码。因此，表的范围可动态地适合于视频信号的被编码部分所要求的编码精度。

根据本发明的另一个方面，一种对于被编码的视频信号的解码方法包括一系列的接收图象质量信号并根据图象质量信号选择解码精度的步骤。被编码的直流分量系数从已被编码的视频信号中提取出来并利用所选定的解码精度进行反量化。

图象质量信号与被编码的视频信号的视频序列、图象组、图象、片层、宏模块或模块部分相对应。

利用具有随选定的编码精度变化的长度的可变长度编码表对已编码的直流分量系数进行可变长度解码。

由于图象质量信号可被置于被编码的视频信号中，因此，用于直流分量系数的编码精度和解码精度可被一起改变。

本发明的上述和其它目的，特征及优点在下面结合附图对本发明优选实施例的具体描述中将是显而易见的，附图中，相应部分用相同的参考数字表示。

图1是用来解释二维DCT系数的特性的图表；

图2是用来说明按照MPEG1标准的概念性的编码值的图表；

图3A和3B是用来分别说明图象编码和解码过程的方框图；

图4A和4B是分别表示一个差分器和一个反差分器的方框图；

图5A和5B为分别表示差分作用和反差分作用发生的顺序的图表；

图6A～6C为用于对DC分量系数进行编码和解码的表；

图7为用来说明按照本发明进行编码的图表；

图8A～8C为用在对根据本发明的DC分量系数进行编码和解码的表；

图9是用于说明根据本发明的解码过程的框图；

图10是表示按照本发明的一个动态视频图象编码装置的一个实施例的框图；

图11是图10中表示的一个量化器115的框图；

图12是在图10中所表示的一个反量化器118的一个细部框图；

图13是在图10中所表示的一个DC系数差分器125的一个细部框图；

图14是在图10中所表示的一个VLC编码器126的细部框图；

图15是表示根据本发明的一个动态视频图象解码装置的一个实施例的框图；

图16是在图15中所表示的一个VLC解码器152的细部框图；

图17是在图15中所示的一个DC系数反差分器153的细部框图；

图18A和18B是可以用在按照本发明的DC分量系数的编码和解码表；

图19是用来说明一种制作光盘的方法的框图，该光盘用于存贮根据本发明被编码的数据；

图20是用来说明示于图19中的制作方法的软件产生部分的框图；

此外，

程序1是可用在按照本发明的一个可变长度编码器的源程序；

程序2是可用于一个按照本发明的可变长度解码器的源程序；

图表1A和1B是说明含内部DC精度编码半帧图象首部的图表；

借助于本发明的编码器，就有可能适当地对随所需图象质量变化的直流分量系数进行编码的方法进行改进。也就是说，用于对DCTDC分量系数进行编码的量化位数可以随着所需图象质量的增加而增加。

还有可能按照在编码过程中DCT DC分量系数所需精度的改变，使可变长度编码表的长度适合于直流分量系数，即增加所用表的长度，或减少所用表的长度。因此，可以实现高效编码处理。

此外，借助于按照本发明的解码器，就有可能适当地改进对输入的DCT DC分量系数进行解码的方法。

而且，采用根据DC分量系数所需精度(即量化位数)扩充的直流分量系数的可变长度编码表可对这些系数进行高效解码。

在编码开始之前，根据所需图象质量对待编码的原始图象进行评价，待评价的特征包括原始图象的质量及动态视频信号的移动程度。根据评价数据及所需图象质量，则确定经正交变换(DCT)后的DC分量系数的所需精度。可以对每个序列、GOP、图象、片层、宏模块或模块进行评价以适当地确定DC系数所要求的精度。

例如，如果评价数据表明，原始图象不具备良好的质量，则对于DC分量系数来说，8位精度就足够了。对于快速移动的动态视频图象来说，8位的DC系数精度也是足够的，因为人的视觉具有较低的亮度分辨能力。

为了在一开始确定出系数的精度或在处理过程中对精度进行修改，有必要设置一个标记，然后传送有关使用中系数精度的信息。

下面将描述具有对视频信号的各部分可变的精度的通常按照图2质示的MPEG1标准的视频信号的DCT直流分量系数的编码和解码过程。本发明还可以应用除MPEG1格式以外的格式的视频信号的编码和解码。

下面的描述是针对具有用8位精度表示的象素的视频信号而言的，而且应该理解，本发明还可用于具有用多于或少于8位精度表示的视频信号。

现在参照附图，特别是图7，表示一种按照本发明的编码装置。图7所示装置包括一个输入端60、一个DCT电路61、一个量化器62、一个差分器63、一个VLC编码器64、一个量化步长宽度电路65、一个初始值电路66，及一个VLC表电路67。

信号CTL被加在端60，该信号以量化位数表示代表由一种正交变换(如DCT)得到的DC分量系数所要求的精度。还可以将CTL信号提供给每一个序列、GOP、图象、片层、宏模块或模块。

由信号CTL表示的所要求的精度用每单位时间的数量所决定，如一条传输线上的传输速度或传输容量及记录介质的记录密度。信号CTL最好可由解码器的质量及待编码的图象的质量决定。

在图7所示的该实施例中，信号CTL确定了表示8到11位精度的四个不同位数之一。在8位精度情况下，可以表示0～255范围内的所有值。对于9位精度来说，可以表示0～511范围内的值。类似地，10位和11位精度可用来分别表示0～1023和0～2047范围内的值。

DCT电路61适合于将代表一种图象的象素模块正交变换成8×8模块的DCT系数，并适于将DCT系数加在量化器62上，该量化器62起着对DC分量系数进行线性量化的作用，即，用可变量化步长宽度对系数进行划分以形成量化系数。

量化步长宽度电路65的作用是按照由信号DTL所规定的直流分量系数的精度向量化器62提供可变的量化步长宽度。对于规定的8位、9位、10位或11位精度，量化步长宽度值分别为8、4、2或1。因此，当要求11位精度时，DCT DC分量系数值不用被量化。

差分电路63适合于接收量化系数并适于对DC分量系数进行差分产生差分DC分量系数。差分过程对于一个宏模块中的四个亮度(Y)模块和二个色度(Cb和Cr)模块来说是独立分开进行的，如通常分别示于图5A和5B中的情况。

初始值电路66的作用是重设一个用来对模块取差分的初始值，该初始值用于每个片层中的第一模块以及在完成了一次图象间编码处理的模块之后的、完成第一次图象内编码处理的模块。初始值的设置依赖于由信号CTL所规定定的系数精度。具体地说，对于所规定的8位、9位、10位、或11位系数精度来说，初始值分别为128、256、512、1024。每一个初始值确定了一个动态范围的中心值。如果可以根据画面确定明、暗值的话，则第一模块的图象质量将会改善。

VLC编码器64适合于接收差分DC分量系数，并对其进行编码以产生按照信号CTL所规定的量化位数或精度的编码系数。每一个编码系数都是代表用来表示差分系数的位数的可变长度码和代表一个差分系数的一个固定长度码的并置。

程序1表示可用于VLC编码器64的一个C语言源程序码表。

VLC编码器64利用差分DC分量系数值来获得相应的长度值，即，将用来对如图8A所示表中的差分DC分量系数进行编码的位数。

接着，VLC编码器64利用图8B所示的亮度模块表的长度值进行编码，并用图8C所示色度模块表的长度值进行编码。

然后，VLC编码器64利用图8A所示表中的固定长度码对差分DC分量系数进行编码。

最后，编码后的差分DC分量系数值是代表用来表示差分DC分量系数位数的可变长度码与代表差分DC分量系数的固定长度码并置的结果。

图8A～8C中的表对应于被扩充包含为另外的精度进行编码的9位、10位和11位的图6～6C中的表，图8A～8C中的编码表是作为具有固定不变的内容来表示的。另一方面，可以采用根据输入信号的统计观察结果改进的编码表。

VLC表电路67适合于存储图8A～8C中的表，并为VLC编码器64提供数据。电路67可被实施为一个只读存储器(ROM)，ROM中的内容通过一个CPU从ROM寄存器中读出，为使图示简洁图中未示出CPU。

然后，将由VLC编码器64产生的编码差分DCT DC分量系数与AC分量系数结合成一个可加入误差修正码的位流中，被误差修正编码的位流可储存在一种记录介质上或通过一条传输线进行传输。届时，可将信号CTL作为识别信号附加在每个相关的序列、GOP、图象、片层、宏模块或模块上。

图表1A和1B表示对图象层首部的一般性描述。首部包括与用于选择四个扩充的编码精度值中的一个的信号CTL相对应的一个二位识别信号的内部dc精度。

下面参考图9对按照本发明的解码装置进行描述。

图9所示装置包括一个VLC解码器81、一个反差分器82、一个反DCT电路84、一个VLC表电路85、一个初始值电路86、一个量化步长宽度电路87、一个模块识别器88和一个输入端89。

由前述编码装置产生的位流通过一条传输线或从一种记录介质(如光盘)被加在解码装置上。

通过一个图9中未示出的解调电路将信号CTL加在一个输入端89上。如前所述，信号CTL代表对于来自视频信号的每一个视频序列、GOP、图象、片层、宏模块或模块部分进行正交变换(如DCT)的每个DC分量系数所要求的8位、9位、10位或11位量化精度。

此外，根据本发明的解码装置可就地产生一个信号CTL。在这种情况下，有必要使解码装置产生的信号CTL与在编码装置中设置的信号CTL同步。

例如，如果用磁盘作为记录介质并且对于整个磁盘所设置的精度是一致的话，则对于一个具有为高质量图象设计的解调单元(即，允许区分每个DC分量系数8～11位量化精度)的磁盘读出装置来说，有可能重放出具有均匀一致的图象质量的动态视频图象。另一方面，带有仅为8位精度设计的解调单元的磁盘读出装置不能从磁盘中重放具有9位、10位或11位精度的高质量图象。但是，有可能针对该磁盘读出装置进行调整从而得到所说的图象质量。

类似地，调制单元可提供所有的可选择精度，或可允许适合于特定种类或特定型号的磁盘读出装置的一个预定精度。

利用信号CTL，代表在下面的固定长度码位数的可变长度码和代表一个DC分量系数的固定长度码(连同其它分量一道)通过一个未示出的调制单元加到VLC解码器81上。VLC解码器81的作用是采用一种可作为程序2中所示的C语言计算机程序被执行的算法对这些可变长度码和不变长度码进行解码以产生差分DC分量系数。

VLC表电路85适合于存储图8A～8C中所示的表并将存储数据提供给VLC解码器81。

反差分器82的作用是接收差分DC分量系数并在相邻模块中施行反差分处理以恢复量化DC分量系数。为了恢复量化DC分量系数，对于四个亮度(Y)模块和二个色度(Cb和Cr)模块来说，每个反差分过程是独立进行的。按与结合图5A和5B进行说明的差分过程互补的方式，一个亮度模块的差分DC分量系数从一个宏模块中的左上模块到右上模块再到左下模块最后到右下模块，按之字形顺序进行反差分运算。然后，这些模块中的差分DC分量系数分别被还原的DC分量系数所取代。对于色度模块来说，彼此相邻的左右模块的差分DC分量系数经过反差分而产生替代各自模块中的差分DC分量系数的还原的DC分量系数。

初始值电路86的作用是在这些反差分过程中，在一个片层的第一模块中或在一个完成了一次图象间编码过程的模块之后的完成第一次图象内编码过程的模块中重设一个初始值。初始值按照所规定的系数精度而变化。具体地说，对于所规定的8位、9位、10位或11位系数精度来说，初始值分别为128、256、512或1024。

反量化器83适合于接收还原的量化DC分量系数并采用可变量化步长宽度在其中施行一种反量化处理。特别地，反量化器83将每个量化DC分量系数乘以量化步长宽度以产生一个DC分量系数。

量化步长宽度电路87适合于根据信号CTL将可变量化步长宽度加到反量化器83上。具体地说，对于所规定的8位、9位、10位或11位精度来说，量化步长宽度值分别为8、4、2、或1。

反DCT电路84的作用是接收DC分量系数并将其用作图1所示的系数F(0，0)。将来自其它反DCT电路(未示出)的AC分量系数加上以形成图1所示的8×8矩阵。反DCT电路84的作用是对矩阵施行一个二维反DCT过程以恢复原有的亮度和色度信号。

由于线性/反线性量化过程的缘故，被还原的亮度或色度信号值可能与原始信号值有所不同，然而，已知DCT和反DCT具有可从相邻系数间的相关性中估算出原始数据的独特特性，因此，防止了大的误差，避免了重大错误。

下面将参照图10-14对本发明的一个编码装置作更详细的描述。本发明可用于图象结构为一帧或半帧画面的情形。然而，下列说明是针对图象结构为一帧画面的情况。为方便起见，假设所要求的图象质量，可以仅在视频信号的每个序列、GOP、图象、或片层部分之间变化。如果要求的图象质量还可以在视频信号的每个宏模块或模块部分上变化的话，本领域普通技术人员应理解如何改进下列装置。

图10表示按照本发明的一个编码装置，并包括输入端110、131、输出端132、133、字段存储器111、移动预测器112、减法器113、CTL电路114、量化器115、扫描转换器116、反扫描转换器117、反量化器118、反DCT电路119、加法器120、字段存储器121、移动补偿器122、参考图象控制器123、字段存储控制器124、差分器125、VLC编码器126、缓冲存储器127、宏模块(MB)计数器128、图象计数器129、编码控制寄存器130、和控制信息电路134。

由图10所示的编码装置所采用的信号包括下列信号：象素S1、差分S2、DCT系数S3、量化DCT系数S4，顺序系数S5、还原序列S6、还原系数S7、解码象素模块S8、还原图象S9、预测S10、参考图象命令S11、移动向量S12、移动向量S13、移动补偿方式S14、移动补偿参考图象命令S15、图象命令信号S16、输出图象命令S17、量化步长宽度S18、垂直同步S19、视频序列起始标记S20、GOP起始标记S21、图象起始标记S22、片层起始标记S23、差分系数S24、控制信息S25、内dc精度S26、MB地址S27、图象读出S30、MB起始S31、以及移动补偿方式S32。

控制信息电路134适于存储用来控制编码装置的基本操作的信息并当进行图象编码时，将存储的信息提供给编码控制存储器130，信息包括(连同其它数据一道)荧屏尺寸，编码信息的输出位速率，图象结构信号和图象编码类型。图象结构信号是表示图象是一帧还是半帧结构的识别信号。图象类型信号是表示图象是否是I、P或B图象的一种识别信号。编码控制存储器130适合于将这些信息作为控制信息信号S25读出，并将其提供给移动预测器112、参考图象控制器123、移动补偿器122、字段存储控制器124、VLC编码器126、缓冲存储器127、MB计数器128和图象计数器129。

存储器130还适合于存储用来改变DC系数的编码精度的内部dc精度码S26。内部dc精度码S26对应于前面说明过的图7的CTL信号。为了转换一层的DC系数的编码精度，必须使内部dc精度码S26存在于适当的视频序列首部、GOP首部、图象首部或片层首部中的一个上。如在图表1B中的样本图象层首部所示，内部dc精度码S26可包含一个二位字段以确定四种不同的编码精度。例如，具有值‘00’、‘01’、‘10’和‘11’的内部dc精度码S26可以分别确定每DC分量系数的8位、9位、10位或11位的量化编码精度。存储器130将内部dc精度码S26提供给量化电路115、反量化电路118、DC系数差分器125和VLC单元126。

输入端131的作用是接收一个垂直同步信号S19并将该信号提供给参考图象控制器123，该控制器的作用是为字段存储器111产生一个与垂直同步信号S19同步的参考图象命令信号S11。

输入端110的作用是接收图象模块并将这些模块提供给字段存储器111，该存储器适合于存储这些模块并从参考图象命令信号S11所规定的地址中顺序地将它们作为象素模块信号S1分别读到移动预测器112和减法器113中。虽然信息是在模块单元中被读出的，但实际上是在宏模块中进行处理的，也就是说，六个模块Y0～Y3，Cb和Cr(如图2所示)在装置中同时经过相同的处理。

字段存储器111还适合于当待编码图象开始被从中读出时产生一个图象读出信号S30，并当待编码图象的宏模块部分开始被从中读出时产生一个MB起始标记信号S31。

移动预测器可用来根据控制信息信号S25将每段图象数据作为一种I、P或B图象进行处理。预先要确定每段图象数据是否要作为I、P或B图象被处理。例如，还要预先确定是否在GOP单元中进行处理。

移动预测器112还可用来检测从字段存储器111中读出的向前原始图象与也是从字段存储器111中读出的当前参考图象之间的移动向量，以及从字段存储器111中读出的向后原始图象与当前参考图象之间的移动向量。向前原始图象是暂时超前于待编码的当前图象的一个图象。向后原始图象是暂时落后于待编码的当前图象的一个图象。当前参考图象是要编码的当前图象。

移动预测器112还在向前、向后和双向预测的预测误差绝对值的总和中选择一个最小值作为图象内预测的预测误差绝对值的总和。然后，移动预测器112将该最小值与上述图象内预测的预测误差绝对值的总和相比较以便鉴别出两者中较小的那个。最后选择出与被鉴别出的较小的那个对应的一种方式作为移动补偿方式。也就是说，如果图象内预测的预测误差绝对值的总和较小，则设置图象内预测方式。否则，设置一个对应于上面所选择出的最小值的向前、向后或双向预测方式。

从上述根据参考信号的宏模块信号的计算中，移动预测器112检测出参考图象与下面四个移动补偿方式之一的预测图象之间的移动向量：图象内、向前、向后或双向预测。

移动预测器112控制向移动补偿器122输出最小值，即一个移动向量S12和一个移动补偿方式信号S32。

当移动补偿方式信号S32表示段内(图象内)编码(预测)方式时，待编码图象的象素模块信号S1从字段存储单元111中被读到减法器113上，减法器113的作用是只将信号S1不作任何改变地作为一个差分信号S2送到DCT电路114。

当移动补偿方式信号S32表示向前、向后或双向预测方式时，减法器113的作用是从象素模块信号S1中减去一个预测信号S10以产生一个提供给DCT电路114的差分信号S2。

DCT电路114的作用是对加在其上的差分信号S2实行一种正交变换，特别是DCT，以产生一个DCT系数信号S3并将信号S3提供给量化器115。

量化器115适合于根据量化步长宽度信号S18对DCT系数S3进行量化以产生一个量化DCT系数信号S4并将信号S4提供给一个扫描转换器116。量化器115的作用是根据加在其上的一个qscale型信号(尽管图10中未示出)进行线性的或非线性的量化运算。图表1B紧靠内部dc精度字段下面所示的“qscale型”区是一个一位码，以便例如分别用数值0和1鉴别出进行的是线性的还是非线性的量化。下面将参考图11对量化器115作详细说明。

扫描转换器116的作用是从最低频系数到最高频系数按照之字形的方式扫描量化DCT系数，以产生一个顺序系数信号S5，并将信号S5提供给反扫描转换器117和差分器125。扫描转换器116只向反扫描转换器117输出I和P图象的数据，而不输出B图象数据。

反扫描转换器117适合于按照与扫描转换器116互补的方式工作，即，反扫描转换器117在根据顺序系数信号S5进行反之字形扫描处理以产生一个还原的序列信号S6并将信号S6提供给反量化器118。

反量化器118适合于按照与量化器115互补的方式工作，即，一般将信号S6中的系数乘以量化步长宽度S18以产生一个还原的系数信号S7并将信号S7提供给反DCT电路119。反量化器118的作用是按照加在其上的qscale型信号(尽管图10中未示出)进行线性的或非线性的反量化运算。下面将参考图12对反量化器118作详细说明。

反DCT电路119适合于按照与DCT电路114互补的方式工作以产生一个解码的象素模块信号S8，并将信号S8提供给加法器120。

在图象内预测方式中，加法器120的作用是仅将解码的象素模块信号S8作为一个还原图象信号S9送到字段存储器121。在向前、向后或双向预测方式中，加法器120的作用是逐个象素的基础上将解码的象素模块信号S8与预测信号S10相加以产生还原的图象信号S9。

字段存储器121适合于在图象命令信号S16所规定的地址处存储还原图象S9。利用移动补偿参考图象命令信号S15将还原图象S9作为用在向前或向后预测中的一个图象进行识别。由于扫描转换器116仅向反扫描转换器117输出I图象和P图象数据，因此，在字段存储单元121中存储的只是I图象和P图象数据。由于在预测编码中未使用B图象，因此不必存储B图象数据。字段存储器121还适合于在由输出图象命令信号S17所决定的时刻，将存储在其中的图象传送到输出端133，因此，可在监视器上显示出来以便核实。

移动补偿器122的作用是接收信号S12，S32并在存储于字段存储器121内的图象上进行移动补偿以产生预测信号S10。特别当用移动补偿方式信号S32表示向前、向后或双向预测方式时，移动补偿器122将加在字段存储器121上的读出地址移动一段对应于一个移动向量S12的位移，并将从移动后的字段存储器121中的地址上读出的数据作为预测信号S10传输。在双向预测方式中，每种向前和向后预测的图象部分均按照移动补偿参考图象命令信号S15从字段存储器121中被读出，并相加以计算出要作为预测信号S10输出的平均值。

移动补偿器件122的作用还有将移动向量信号S12作为移动向量信号S13提供，并将移动补偿方式信号S32作为移动补偿方式信号S14的方式提供。

字段存储控制器124可用来接收图象起始标记S22及控制信息信号S25，并与图象起始标记S22同步产生移动补偿参考图象命令信号S15，图象命令信号S16及输出图象命令信号S17，并将信号S15、S16、S17提供给字段存储器121。

差分器125可用来在加在其上的顺序系数S5中对DC分量系数进行差分以产生一个差分系数信号S24，并将信号S24提供给VLC编码器126。下面将参考图13详细说明差分器125。

VLC编码器126适合于对移动向量S13、移动补偿方式S14、差分系数S24和量化步长宽度S18进行编码以产生Huffman编码数据并将编码数据提供给缓冲存储器132。

还要将一个视频序列起始标记S20、GOP起始标记S21、图象起始标记S22、片层起始标记S23和MB地址信号S27提供给VLC编码器126。设置标记S20、S21、S22、S23中的一个促使VLC编码器126产生分别对应于视频序列、GOP、图象和片层的起始码。然后，从存储器130中读出各信号层部分编码数据的控制信息作为首部数据。起始码和首部数据是从VLC编码器126输出到缓冲存储器127中的信号的一部分。

缓冲存储器127的作用是暂时存储Huffman编码数据，然后以恒定的传输率将数据以位流的方式施加在输出端132。缓冲存储器127的作用还有向量化器115提供代表其中的存储数据量的量化步长宽度S18。如果缓冲存储器127中的数据量超过了允许的最大限度的话，则要增加量化步长宽度S15以降低量化系数S4的量。如果缓冲存储器127中的数据量低于允许的最小限度的话，则要降低量化步长宽度S15以增加量化系数S4的量。因此，缓冲存储器127调整将要以位流方式产生的数据量，保证了适当的数据输出率，同时避免了缓冲存储器127内的上溢和下溢。

由缓冲存储器127输出的位流通常与(包括其本身)一个编码声频信号及一个同步信号一起多路转换。还要将误差修正码加在位流中，并且在进行了预定调制过程之后，位流被存储在一种记录介质上，如用激光束存在一个光盘上。

MB计数器128适合于接收图象读出信号S30并随之置0。MB计数器还适合于接收MB起始标记信号S31并随之计算从字段存储器111中读出的模块数，MB计数器128将其宏模块计数以MB地址信号S27的方式提供出来。

为了更有效地压缩视频信号，只有每个片层中的第一宏模块可以具有表示其在图象中位置的绝对地址。该片层中每个随后的宏模块可具有相对于片层中第一宏模块的绝对地址的一个地址。宏模块地址信号S27为这些随后的宏模块提供了相对地址。

MB计数器128还适合于接收作为部分控制信息信号S25的片长，即，组成一片层的宏模块的数量。当宏模块计数达到一个预定的片长的倍数时，则MB计数器适合于产生(设置)片层起始标记S23。在其它时候，片层起始标记处于复位状态。片长可以根据传输位流的传输线的误差状况(即，根据传输线的可靠性)改变从缓冲存储单元127中输出的位流。总的来说，在传输线上出现传输误差的可能性越高，则所设置的片长值就越短。

图象计数器129适合于当视频序列开始编码时置0并在复位时产生(设置)一个视频序列起始标记S20。图象计数器129还适合于接收图象读出信号S30并产生(设置)与图象读出信号S30同步的图象起始标记S22。

图象计数器129还适合于接收作为部分控制信息信号的GOP长度，即，构成一个GOP的图象数。一般GOP长度可以为12或15帧。图象计数器129计算出从字段存储器111中读出的图象数，且当其图象计数达到GOP长度的一个预定倍数时，图象计数器129适于产生或设置GOP起始标记S21。

图11表示量化器115的一个具体实施例。

由图可见，量化器115包括输入端300、312、314、315、量化单元307、量化步长发生器308、模块化电路309、输出端310、内标记发生器311及开关313。

将移动补偿方式信号S14加到输入端312上，该输入端将信号S14加到内标记发生器311上。内标记发生器311适合于当移动补偿方式信号S14表明要进行图象内编码时，设置一个内标记S309。例如，如果内标记S309通常为逻辑值0的话，则当要进行图象内编码时，发生器311将信号S301置1。

DCT系数信号S3(一个8×8系数模块)被加在输入端300，输入端300将信号S3加到开关313上。开关313的作用是当内标记S309表示要进行向前、向后或双向编码时，选择极点A。因此，DCT系数S3被作为信号S302加在量化单元304上。开关313的作用还有当内标记S309表明要进行图象内编码时，选择极点B。在这种情况下，DCT系数S3被加在DC/AC系数分离器306上。

将量化步长宽度信号S18加在输入端314，然后加在量化单元304、305上。

量化单元304适合于接收DCT系数信号S302和量化步长宽度信号S18，并按照信号S18对信号S302进行量化以产生量化DCT系数，并将量化DCT系数作为信号S305提供给模块化电路309。在MPEG数据的情况下，一个量化系数的小数部分通常在量化过程中被量化单元304舍掉。

模块化电路309的作用是将量化系数S305分成一个8×8系数模块，然后将该模块提供给输出端310以便用于图10所示的扫描转换器116。

DC/AC系数分离器306可用于将DCT系数S3分成AC系数S303和DC系数S304，并将AC系数S303提供给量化单元305，将DC系数S304提供给DC系数量化单元307。

量化单元305适合于接收AC系数S303和量化步长宽度信号S18，并按照信号S18对信号S303进行量化以产生量化AC系数，并将量化AC系数作为信号306提供给模块化电路309。在MPEG数据情况下，通常进行的是线性量化。

内部dc精度信号S26(它代表以DC系数量化位数表示的规定的编码精度)被加在输入端315，然后加在量化步长发生器308上。

量化步长发生器308的作用是产生一个代表按照内部dc精度码S26的量化步长的信号S308并将信号S308提供给DC系数量化单元307。当内部dc精度码S26具有值‘00’、‘01’、‘10’、或‘11’时，量化步长信号S308规定，要分别用8位、9位、10位或11位精度对DC系数进行编码。

DC系数量化单元307适合于根据量化步长信号S308对DC系数S304进行线量化。对线性量化结果所采用的舍入方法是将至少为0.5的一个小数计为一个整数，而其余的小数省去。舍入后的线性量化DC系数作为量化系数S307提供给模块化电路。

被量化单元305量化的AC系数S306和由量化单元307量化的DC系数S307被模块化电路309分成一个8×8系数的模块，然后通过端部310将该模块作为分块量化系数S4提供给图10所示的扫描转换器116。

所以，当移动补偿方式信号S14表示为图象内编码(图象内预测)方式时，DC系数以内部dc精度信号S26所规定的编码精度，在DC系数量化单元307中被量化。

图12表示反量化器118的一个具体实施例。

由图可以看出，反量化器118包括输入端500、507、511、512，开关501，反量化单元502、503，DC系数量化单元504，模块化电路505，DC/AC系数分离器506，内标记发生器508，反量化步长发生器509及输出端510。

移动补偿方式信号S14被提供给输入端507，输入端507将信号S14加在内标记发生器508上。内标记发生器508适合于当移动补偿方式信号S14表明要进行图象内编码时，设置一个内标记S501。例如，如果内标记S501通常为逻辑值0的话，则在要作图象内编码时，发生器508将信号S501置为1。

将还原的序列信号S6，即，一个8×8的 DCT系数模块，提供给输入端500，输入端500再将该信号S6加在开关501上。开关501的作用是当内标记D501表示要进行向前、向后或双向编码时，选择极点A，因此，DC系数S6作为信号S502提供给反量化单元502。开关501的作用还有，当内标记S501表明要进行图象内编码时，选择极点B。在这种情形中，将DCT系数S6提供给DC/AC系数分离器506。

量化步长宽度信号D18，更准确起见，反量化步长宽度信号S18被提供给输入端511，然后加在反量化单元502、503上。

量化单元502适合于接收DCT系数信号S502和量化步长宽度信号S18，并按照信号S18对信号S502进行反量化以产生还原的DC系数，并将还原的DCT系数作为信号S505提供绐模块化电路505。

模块化电路505的作用是将还原的系数S505分成一个8×8系数模块，并提供给输出端510，以便作为还原系数信号S7用于图10所示的反DCT电路119。在MPEG数据情形中，通常在反量化单元502中进行线性反量化，并在由线性反量化得到的结果中加上一个等于反量化步长S18一半的值作为修正值。

DC/AC系数分离器506可用来将DCT系数S6分为AC系数S503和DC系数S504，并将AC系数S503提供给反量化单元503，而将DC系数S504提供给DC系数量化单元504。

反量化单元503适合于接收AC系数S503和量化步长宽度信号S18，并根据信号S18对信号S503进行反量化以产生还原的AC系数，并将还原的AC系数作为信号S506提供给模块化电路505。在MPEG数据情形中，通常进行的是线性反量化。

将代表以DC系数的量化位数表示的一种规定编码精度的内部dc精度信号S26提供给输入端512，然后加在反量化步长发生器509上。

反量化步长发生器509的作用是根据内部dc精度码S26产生一个代表反量化步长的信号S508，并将信号S508提供给DC系数反量化单元504，当内部dc精度码S26具有值‘00’、‘01’、‘10’或‘11’时，反量化步长信号S508则规定，DC系数要分别用8位、9位、10位或11位精度进行编码。

DC系数反量化单元504适合于根据反量化步长信号S508对DC系数S504进行线性反量化。将还原的DC系数作为还原系数S507提供给模块化电路505。

模块化电路505将由反量化单元503还原的AC系数S506和由反量化单元504还原的DC系数S507分成一个8×8的系数模块，然后将该模块作为还原系数S7通过端510输出到图10所示的反DCT电路119。

图13表示差分器125的一个具体实施例。

可以看出，差分器125包括输入端200、203、421、423、425、427，模块计数器201、标记发生器202、开关400、403、404、407、410，DC/AC系数分离器410，模块化电路402、寄存器405、411、寄存器初始值发生器406，或门408、内标记发生器409、减法器412、413、以及输出端420。

将代表量化DC系数的顺序系数信号S5提供给输入端200，输入端200再将其提供给模块计数器201和开关400。

将宏模块起始标记S31提供给输入端203，输入端203将其加在模块计数器201上。

模块计数器201的作用是记录每个系数信号S5的宏模块中的模块数以产生一个模块计数信号S201并将信号S201提供给标记发生器202。特别是，当提供了每个宏模块中的各个模块Y0、Y1、Y2、Y3、Cb、Cr时，模块计数S201具有值1、2、3、4、5、6当设置宏模块标记S31时，模块计数器201被复位。

标记发生器202适合于当模块计数S201的值为4或更小时，产生(设置)一个Y标记S202以表示将提供亮度Y模块。发生器202还适合于当模块计数值S201为5时，设置一个Cb标记S203以表示将提供色度Cb模块。发生器202还适合于当模块计数S201的值等于6时产生一个Cr标记S204以表示将提供色度Cr模块。发生器202将信号S202、S203、S204提供给开关403、404。

将移动补偿方式信号S14提供给输入端421。输入端421将该信号加在内标记发生器409上。

内标记发生器409的作用是当移动补偿方式信号S14表示图象内编码(图象内预测)方式时，设置一个内标记S406值，例如1。发生器409在当信号S14不表示图象内编码，即，表示向前向后或双向编码时，将提供逻辑值为0的内标记S406。将内标记S406提供给开关400和410。

开关400的作用是当内标记S406分别具有逻辑值0或1时，选择极点A或B，以便当表示非图象内编码时，将系数信号S5作为信号S401提供给模块化电路402，而当表示为图象内编码时，将系数信号S5提供给DC/AC系数分离器401。

模块化电路402适合于将量化系数S401分成8×8的一个系数模块，并将分块的系数提供给输出端420以便作为差分信号S16用于图10所示的VLC单元126。

DC/AC系数分离器401适合于将系数信号S5分成提供给模块化电路402的量化AC系数S402，和提供给开关403和减法器413的量化DC系数S403。

开关403、寄存器405、开关404及减法器413的作用是对构成宏模块的相邻模块取差分，如对照图4A和5A所描述的。四个亮度模块Y0～Y3和二个色度模块Cb和Cr彼此独立地进行差分处理。

更特别地，当标记发生器202设置Y标记S202并将Cb和Cr标记S203和S204置0、表明量化DC系数S403来自一个亮度模块时，开关403和404分别选择极点C和C′以便将量化DC系数S403提供给寄存器405中的一个Y寄存器。Y寄存器405将亮度系数延迟一段对应于一个模块的时间，然后，将这些系数提供给开关404的一个极点C′，极点C′将系数作为一个延迟信号提供给减法器413。

减法器413的作用是接收延迟信号S404和量化DC系数S403，并从信号S403中减去信号S404(S403-S404)以产生代表两相邻色度模块的DC系数之差的一个信号S405。减法器413将差分信号S405提供给模块化电路402。

当标记发生器202将Cb标记S203置1而将Y和Cr标记S202、S204置0、表示量化DC系数S403来自一个色度模块时，开关403和404分别选择极点D和D′，以便将量化DC系数S403提供给寄存器405中的一个Cb寄存器。Cb寄存器405将色度Cb系数延迟一段对应于一个宏模块的时间，然后，将这些系数提供给开关404的一个极点D′，极点D′将系数作为一个延迟信号提供给减法器413。按照类似于上述对亮度Y模块描述的方式，减法器413产生一个表示在两个相邻的宏模块中的色度模块之间的DC系数之差的信号S405。

当标记发生器202将Cr标记S204置1而将Y和Cb标记S202、S203置0、表示量化DC系数S403来自一个色度模块Cr时，开关403和404分别选择极点E和E′。色度Cr系数被延迟一个宏模块的时间，然后被加在减法器413上。

模块化电路402还利用来自DC/AC系数分离器401的量化AC系数S402将一个模块的差分DC系数分块，并将结果作为信号S24提供给图10中的VLC单元126。

当由图10中的MB计数器120产生的被编码的宏模块的MB地址信号S27没有传送相继的值或DC系数属于一片层中的第一宏模块时，则Y、Cb和Cr寄存器405被寄存器初始值发生器406复位到一个初始值413。

将代表DC系数编码精度的内部dc精度码S26提供给输入端427，输入端427将其加在寄存器初始值发生器406上。

寄存器初始值发生器406可用来按照下表中所示的内部dc精度码S26为Y、Cb和Cr寄存器405产生一个初始值S413。

S26 所要求的精度 S413

00 8位 128

01 9位 256

10 10位 512

11 11位 1024

当控制信号S420分别具有(例如)0值或1值时，开关407处于关或开状态。当开关407打开到开状态时，初始值S413被加在寄存器405中的每一个上。当经过图象内编码处理的多个MB的MB地址信号S27没有传送相继值或者DC系数属于一片层中的第一宏模块时，控制信号S420将开关407置于开状态。

控制信号S420可以按下列方式产生。

将宏模块地址信号S27提供给输入端423，输入端将其加在开关410和减法器412上。开关410的作用是当内标记S406表示图象内编码时，将MB地址S27提供给寄存器411。寄存器411可用来将MB地址S27延迟一段对应于一个MB的时间，并将延迟信号S407提供给减法器412。

减法器412的作用是从信号327中减去信号S407以产生一个信号S408＝S27-S407，并将代表相邻宏模块之间的地址之差的信号SS408加在或门408的一个输入端。

将片层起始标记S23提供给输入端425，输入端425将其加在或门408的另一个输入端。

或门408的作用是当差分信号S408大于1(S408＞1)或片层起始标记S23置位时，输出逻辑值1。或门408的作用还有按另外的方式输出一个逻辑值0。

如上所述，差分器125根据可在每个视频序列、GOP、图象或片层单元中被改变的DC系数所要求的编码精度对DC系数进行差分。

图13表示VLC编码器126的一个具体实施例。

可以看出，VLC编码器126包括输入端700、721、723、725、模块计数器701、标记发生器702、DC/AC系数分离器703、二维可变长度编码器704、DC系数可变长度编码器705，可变长度编码表变址器706、可变长度编码表存储器707，DC/AC系数多路转换器708，内标记发生器709，开关710及输出端732。

将差分系数信号S24加在输入端700 ，输入端700将其加在模块计数器701和开关710上。

将宏模块起始标记S31提供给输入端725，输入端725将其加在模块计数器701上。

模块计数器701的作用是记录每个差分系数信号S24宏模块中的模块数以产生一个模块计数信号S701并将信号S701提供给标记发生器702。特别是，当提供了每个宏模块中的各个模块Y0、Y1、Y2、Y3、Cb、Cr时，模块计数S701具有值1、2、3、4、5、6。当宏模块起始标记S31置位时，模块计数器701被置0。

标记发生器702适合于当模块数S701的值为4或更小时，产生(设置)一个Y标记S702以表示将提供一个亮度Y模块。发生器702还适合于当模块计数S701的值等于5时，设置一个Cb标记S703以表示将要提供色度Cb模块，发生器702还适合于当模块计数S701的值等于6时，设置一个Cr标记S704以表示将要提供一个色度Cr模块。发生器702将信号S702、S703、S704提供给可变长度编码表变址器706。

将移动补偿方式信号S14提供给输入端721，输入端721将其加到内标记发生器709。

内标记发生器709的作用是当移动补偿方式信号S14表示图象内编码(图象内预测)方式时，将内标记S705设置成为一个值，如1。当信号S14不表示图象内编码，即，表示向前、向后、或双向编码时，发生器709将内标记S705以逻辑值0提供给开关710。

开关710的作用是当内标记S705分别具有逻辑值0或1时，选择极点A或B，以便当表示非图象内编码时，将差分系数信号S24作为信号S706提供给二维可变长度编码器704，而当表示图象内编码时，将差分系数信号S24提供给DC/AC系数分离器703。

二维可变长度编码器704适合于采用一种可变长度码(如著名的二维Huffman码)对差分DCT系数S706进行编码以产生一个VLC编码信号S709，并将信号S709输出到DC/AC系数多路转换器708。

DC/AC系数分离器703的作用是将DCT系数S24分成提供给二维可变长度编码器704的AC系数S707和提供给DC系数可变长度编码器705的DC系数S708

二维可变长度编码器704的作用还有对AC系数进行编码并将编码后的AC系数作为VLC编码信号S709的一部分输出。

DC系数可变长度编码器705可用来(例如)根据程序1所示的计算机程序对DC系数S708进行编码，并将编码后的DC系数作为信号S710提供给DC/AC系数多端转换器708。

可变长度编码表存储器707的作用是存储由编码器705所采用的表。这些表可以是如图9A～9C中所示。

更特别地，可变长度编码器705利用DC系数信号S708中的DC系数查寻图8A中所示表的长度，即，位数，和一个对应于差分DC系数的码。然后，利用在表中找到的长度去查寻图8B或8C中所示表的相应的可变长度码。将从图8A所示表中查出的码与从图8A和图8B之一的表中查出的VLC码并置以产生一个DC系数的VLC码信号S710，并输出到DC/AC系数多路转换器708。

将内部dc精度信号S26提供给输入端723，输入端723将加在可变长度编码表变址器706上。

可变长度编码表变址器706的作用是根据内部dc精度码S26控制存储器707以便只将图8A中所示表的所要求的部分提供给可变长度编码器705。特别是，当内部dc精度码S26具有值‘00’、‘01’、‘10’或‘11’时，变址器706则控制存储器707只将图8A所示表中分别对应于长度值0～8、0～9、0～10、0～11位的部分输出。

变址器706还可以控制存储器707，将图8A所示的全部表提供给可变长度编码器705，而不管内部dc精度码S26的值为多少。但是，这样就可能造成将表中的不必要部分提供给可变长度编码器705，从而可能会增加编码时间。所以，希望只输出图8A所示表中所要求的部分。

变址器706的作用还有当Y标记S702置位时，控制存储器707将图8B中所示的表提供给编码器705，这表示DC系数S708对应于一个亮度模块。变址器706的作用还有当Cb标记S703或Cr标记S704置位时，控制存储器707将图8C中所示的表提供给编码器705，这表明DC系数S708对应于一个色度模块。所以，存储器707只将所要求的图8B和图8C所示的表中的一个提供给编码器705。

DC/AC系数多路转换器708的作用是将代表VLC编码非图象内系数和VLC编码图象内AC系数的信号709与代表VLC编码图象内DC系数的信号710进行多路转换以产生一个输出信号，并将该输出信号提供给一个输出端732，并由此输出到图10所示的缓冲存储器127。

如以上参照图10所说明的，设置视频序列起始标记S20、GOP起始标记S21、图象起始标记S22及片层起始标记S23中的一个会促使VLC编码器126产生一个分别对应于视频序列、GOP、图象及片层的起始码。多路转换器708还将经适当编码的起始码、用于首部的控制信息信号S25、和移动向量信号S13以及量化步长宽度信号S18和宏模块地址信号S27进行多路转换，并将该多路转换信息提供给输出端732。

下面将参照图15～17更详细地描述按照本发明的解码装置。

图15表示本发明的一个解码装置，它包括输入端150、缓冲器151、VLC解码器152、反差分器153、反扫描转换器154、反量化器155、反DCT电路156、加法器157、字段存储器158、移动补偿器159、输出端160、字段存储控制器161和控制信息存储器162。

将通过例如图10所示的编码装置进行编码的位流提供给输入端150，并由此加到缓冲器151上，缓冲器151的作用是存储该编码位流，然后将其提供给VLC解码器152。

如参照图2所作的说明，位流包括6层：视频序列、GOP、图象、片层、宏模块(MB)和模块。编码位流在每层部分的开始都包括一个起始码，随后是适当的首部信息。

图10的编码装置输出一个位流，其中DCT DC分量系数的编码精度可以根据所要求的图象质量，在视频序列、GOP、图象或片层单元中从一种精度(量化位数)转换到另一种精度。因此，图15所示的解码装置接收以视频序列、GOP、图象或片层单元中的量化位数表示的解码精度，使得可以适当地改变直流分量系数的解码方法。

更具体地说，在序列、GOP、图象或片层的首部，作为有关DDC系数解码精度的信息中包括了以量化位数表示的一个二位内部dc精度码。编码装置将首部作为位流的一部分输出。图12所示的VLC解码器152接收序列、GOP、图象或片层的首部，并对其中所包含的内部dc精度码进行解码得到信号S63，以获得将要用在DCT DC系数中的解码精度。VLC解码器152将内部dc精度码S63提供给反差分器153和反量化器155。

VLC解码器152可用来检测数位流中代表视频序列的开始部分的起始码，并将一个序列起始标记S100置位，然后对可变长度编码序列的首部信息进行解码。解码器152还可用来检测在位流中表示GOP、图象或片层的开头的起始码，并使一个GOP起始标记S101，一个图象起始标记S102，或一个片层起始标记S103置位，并利用可变长度编码方法分别对GOP、图象或片层的首部信息进行解码，解码器152将解码后的首部信息提供给控制信息存储器162。

控制信息存储器162的作用是将其中所存储的控制信息作为控制信息信号S114提供给动态视频图象解码装置中的各个不同模块。

VLC解码器152还可用来检测位流中的一个宏模块的起始并在每个这种检测中将一个MB起始标记S104置位。解码器152对MB首部信息进行解码以获得表示MB在待解码图象中的位置的MB地址。VLC解码器152还可用来对位流中的编码图象数据进行解码以产生一个输出信号S50，一个量化步长(或严格地讲，反量化步长)信号S57，一个移动向量信号S61及移动补偿方式信号S62。解码器152将信号S50提供给反差分器153。下面将参考图16详细说明VLC解码器152。

反差分器153适合于按照与图10中的差分器125互补的方式工作以产生一个量化的DCT系数信号S51并将该信号S51提供给反扫描转换器154。下面将参照图17详细说明反差分器153

反扫描转换器154适合于按照之字形方式以从低频系数到高频系数的顺序对量化DCT系数S51进行扫描以产生信号S52，并将信号S52输出到反量化器155。

反量化器155适合于接收反量化步长信号S57并在信号S52上完成反量化过程以产生一个模块DCT系数S53，并将信号S53提供给反DCT电路156，反量化器155与图12中详细表示的反量化器118具有相同结构。

反DCT电路156的作用是在信号S53的系数上进行反DCT变换以产生一个信号S54，并将信号S54提供给加法器157。

移动补偿器159按照类似于图10中所示的移动补偿器122的方式起作用。移动补偿器159从存储在字段存储器158中的一个已解码图象中产生一个预测的图象S56，并将该预测图象S56提供给加法器157。

特别是，在向前、向后或双向预测模式中，移动补偿器159将字段存储器158的读出地址从对应于被输出到加法器157的差分数据S54的模块的一个位置移动一段对应于移动向量S61的位移。然后，移动补偿器159在移动后的读出地址处读出图象数据并将其作为预测图象S56提供给加法器157。在包含16×16象素的每个模块单元中一般都进行移动补偿。

在图象内预测方式中，移动补偿器不向加法器157提供预测图象S56，因为信号S54代表的是不受控制的图象数据，即，没有相对于其它图象进行预测性编码的图象数据。

加法器157的作用是在逐个象素基础上，通过将差分信号S54与预测图象S56相加，对加在其上的数据进行预测性解码以产生解码后的图象数据S55，并将图象数据S55提供给字段存储器158。

字段存储器158的作用是在由图象命令信号S59所规定的地址处存储解码图象数据S55，并根据一个移动补偿参考图象命令信号S58将存储的图象数据输出到移动补偿器159，所述信号158用来产生一个预测图象，而该图象则被用来对按向前、向后或双向预测编码方式进行编码的图象进行解码。存储器158的作用还有在由一个输出图象命令信号S60确定的时刻，将所存储的图象数据作为读出图象输出到输出端160。在字段存储器158中只存储了I图象和B图象的数据，即，其中未存储B图象的数据。这是因为在向前、向后或双向预测解码过程中不使用B图象数据的缘故。

字段存储控制器161按照和图10中所示的字段存储单元控制器124的相同方式起作用。控制器161产生与图象起始标记S102同步的移动补偿参考图象命令信号S58，图象命令信号S59及输出图象命令信号S60。

图16表示VLC解码器152的具体实施例。

可以看出，VLC解码器152包括输入端800、821、823、825、模块计数器801、标记发生器802、DC/AC系数分离器803、VLC表变址器806、VLC表存储器807、模块化电路808、内标记发生器809、输出端827和开关830。

在图16中未示出的处理电路中，从由缓冲器151所提供的位流中提取出与图象数据相对应的部分。然后将提取出的部分作为信号S811提供给输入端800，再由输入端800加在开关830上。

将移动补偿方式信号S62提供给输入端821，再由输入端821加在内标记发生器809上。

内标记发生器809的作用是当移动补偿方式信号S62表明是图象内编码(图象内预测)方式时，给内标记S805设置一个值，例如1。当信号S62表明不是图象内编码，即，表明是向前、向后或双向编码时，发生器809将逻辑值为0的内标记S805提供给开关830。

开关830的作用是当内标记S805分别具有逻辑值0或1时，选择极点A或B，以便当表明为非图象内编码时，将编码图象数据S811的提取部分作为信号S806提供给二维VLC解码器804，而当表明是图象内编码时，将信号S811提供给DC/AC系数分离器803。

二维VLC解码器804适合于采用一种可变长度码(如著名的二维Huffmam码)对编码系数S811进行解码以产生信号S809，并将信号S809输出到模块化电路808。

DC/AC系数分离器803的作用是将信号S811分成提供给二维VLC解码器804的AC系数S807，和提供给DC系数VLC解码器805的DC系数S808。

解码器804的作用还有对编码后的AC系数进行解码，并将解码后的AC系数作为信号S709的一部分输出。

DC系数VLC解码器805可用来(例如)根据图程序2中所示的计算机程序对DC系数S808进行解码，并将解码后的DC系数作为信号S810提供给模块化电路808。

VLC表存储器807的作用是存储解码器805采用的表。这些表可如图8A～8C所示。

特别是，解码器805利用DC系数信号S808中的DC系数查寻图8A所示表的长度(即，位数)以及一个对应于DC系数的码。然后再利用从表查出的长度去查寻图8B或8C中所示表的相应的可变长度码。将从图8A中所示表中查出的码与从图8A和8B之一所示的表中查出的码并置以产生一个输出到模块化电路808的信号S810。

模块化电路808的作用是接收来自解码器804、805的系数以便将这些系数变成8×8系数的模块，并将这些系数作为信号S50提供给输出端827以便用于图15的反差分器152。

模块化电路808的作用还有在每次向输出端827输出一个模块时，即将一个标记S820置位。

将MB起始标记104提供给输入端823，并由此加在模块计数器801上。

模块计数器801适合于接收标记S820，记录该标记S820置位的次数以产生一个模块计数信号S801，并将模块计数S801提供给标记发生器802。当MB起始标记S104被置位时，模块计数器801被复位到一个整数初始值。

标记发生器802适合于当模块计数S801的值为4或更小时，产生(设置)一个Y标记S802以表示将要提供一个亮度Y模块。当模块计数S801的值等于5时，发生器802还适合于设置一个Cb标记S803以表示将要提供色度Cb模块。当模块计数S801的值等于6时，发生器802还适合于设置Cr标记S804以表示将要提供的是色度Cr模块。发生器802将信号S802、S803、S804提供给VLC表变址器806。

将内部dc精度码S63提供给输入端825并由输入端加在VLC表变址器806上。

VLC表变址器806的作用是根据内部dc精度码S63控制存储器807以便只将图8A所示表中所要求的部分提供给解码器805，特别是，当内部dc精度码S63具有值‘00’、‘01’、‘10’或‘11’时，变址器806则控制存储器807只输出图8A所示的表中分别对应于长度值0～8、0～9、0～10、0～11位的那部分。

变址器806还控制存储器807，将图8A所示的全部表提供给解码器805，而不管内部dc精度码S63的值为多少。但是，这就有可能造成将表的无用部分提供给解码器805，从而可能会增加编码时间。所以，希望只输出图8A所示表中所要求的部分。

变址器806的作用还有当Y标记S802置位时，控制存储器807将图8B所示的表提供给解码器805，以表明DC系数S808对应于一个亮度模块。变址器806的作用还有当Cb标记S803或Cr标记S804置位时，控制存储器807将图9C所示的表提供给编码器805，以表示DC系数S808对应于一个色度模块。所以，存储器807只将图8B和图8C所示的表中所要求的一个输出到编码器805

图17表示反差分器153的一个具体实施例。

可以看出，反差分器153包括输入端600、621、623、625、627、629、DC/AC系数分离器601、模块化电路602、模块计数器603、标记发生器604、寄存器605、611、初始值发生器606、开关607、610、614、615、616、或门608、内标记发生器609、减法器612、加法器613及输出端620。

将由反VLC单元152输出的量化DCT系数S50提供给输入端600，输入端600将信号S50提供给模块计数器603和开关610。

将MB起始标记S104提供给输入端625，并由此加在模块计数器603上。

模块计数器603的作用是记录下信号S50的每个宏模块中的模块数以产生一个模块计数信号S601，并将信号S601提供给标记发生器604。特别是，当提供的是每个宏模块中的相应模块Y0、Y1、Y2、Y3、Cb、Cr时，模块计数S601具有值1、2、3、4、5、6。当宏模块标记S104置位时，模块计数器603复位。

标记发生器604适合于当模块计数S601的值为4或更小时，产生(设置)一个Y标记S602以表明将要提供一个亮度Y模块。当模块计数S601的值等于5时，发生器604还适合于设置一个Cb标记S603以表明将要提供一个色度Cb模块。当模块计数S601的值等于6时，发生器604还适合于设置一个Cr标记S604，以表明将要提供色度Cr模块。发生器604将信号S602、S603、S604提供给开关615、616。

将移动补偿方式信号S62提供给输入端621，再由输入端621加在内标记发生器609上。

内标记发生器609的作用是当移动补偿方式信号S62表示图象内编码(图象内预测)方式时，给内标记S606设置一个值，例如1。当信号S62不表示图象内编码，即，表示向前、向后或双向编码时，发生器609以逻辑值0提供内标记S606。将内标记S606提供给开关610和614。

开关610的作用是当内标记S606分别具有值0或1时，选择极点A或B，使得当表示非图象内编码时，将系数信号S50作为信号S609提供给模块化电路602，而当表示为图象内编码时，将系数信号S50提供给DC/AC系数分离器601。

模块化电路602适合于将系数S609分成一个8×8的系数模块，并将该分块系数提供给端620以便作为信号S51用于图15所示的反扫描转换器154。

DC/AC系数分离器601适合于将系数信号S50分成提供给模块化电路602的AC系数S610，和提供给加法器613的DC系数S605。

加法器613的作用是接收一个延迟信号S615和量化DC系数信号S605，并将信号S605、S615相加以产生一个代表原始DC系数的信号S611。四个亮度模块Y0～Y3和二个色度模块Cb和Cr彼此独立地进行反差分处理。加法器613将信号S611提供给模块化电路602和开关616。

加法器613，开关615、616及寄存器605的作用是对接收的系数实行反差分运算，如参照图4B和5B所描述过的。

特别是，当标记发生器604将Y标记S602置1而将Cb和Cr标记603和604置0从而表明DC系数S605来自亮度模块时，开关615和616分别选择极点C和C′，以将DC系数S611提供给寄存器405中的Y寄存器。Y寄存器405将亮度系数延迟对应一个模块的一段时间，然后将这些系数提供给开关615的极点C，再由极点C将系数作为延迟信号S615提供给加法器613。

当标记发生器604将Cb标记S603置1而将Y和Cr标记S602、S604、置0从而表明DC系数S605来自色度Cb模块时，开关615和616分别选择极点C和C′，以将DC系数S611提供给寄存器605中的Cb寄存器。Cb寄存器605将色度Cb系数延迟对应于一个宏模块的一段时间，然后，将这些系数提供给开关615的一个极点D，再由极点D将该系数作为延迟信号提供给加法器413。

当标记发生器604将Cr标记S604置1而将Y和Cb标记S602和S603置0从而表明DC系数S605来自一个色度Cr模块时，开关615和616分别选择极点E和E′。色度Cr系数被延迟一个宏模块的时间，然后被加在加法器613上。

模块化电路602还将具有来自DC/AC系数分离器601的AC系数S610的一个模块中的DC系数分块，并将结果作为信号S51提供给图15所示的反扫描转换器154。

当被解码的宏模块的MB地址信号S64不传送相继数值或DC系数属于一个片层中的第一宏模块时，由寄存器初始值发生器606将Y、Cb和Cr寄存器605复位成一个初始值S613。

将代表DC系数编码精度的内部dc精度码S63提供给输入端629，并由输入端629将其加在寄存器初始值发生器606上。

寄存器初始值发生器606可用来根据如在上面就图13所示的寄存器初始值发生器406而提出的表中所示的内部dc精度码S63，为Y、Cb和Cr寄存器405产生初始值S613。

开关607在控制信号S620分别具有值，例如，0或1时，被设置在关或开状态。当开关607打到打开状态时，就将初始值S613加在每个寄存器405上。当经过图象内解码处理的MB的MB地址中的第一宏模块时，控制信号S620使开关607置于打开状态。

控制信号S620可按下列方式产生。

将宏模块地址信号S64提供给输入端623，并由输入端623将其加在开关614和减法器612上。开关614的作用是当内标记S606表示图象内编码时，将MB地址S64提供给寄存器611。寄存器611可用来将MB地址S64延迟对应于一个宏模块的一段时间，并将延迟信号S607提供给减法器612。

减法器612的作用是从信号S64中减去信号S607以产生一个信号S608＝S64-S607，并将代表相邻宏模块之间的地址之差的信号S608加在或门608的一个输入端。

将片层起始标记S103提供给输入端627，再由输入端将其加在或门608的另一个输入端上。

或门608的作用是当差分信号S608大于一个整数(S608＞1)或片层起始标记S103置位时，输出逻辑值1。或门608的作用是按其它方式输出逻辑值0。

本发明还可用于具有8位量化位数以外的编码精度进行编码的动态视频图象信号。

当由在编码装置中的一个输入信号的DCT处理过程中得到的DC分量系数值的范围为N位时，且M位编码精度(1≤M≤N)由内部dc精度码所确定时，则在图10所示的编码装置的量化器115中所采用的量化步长宽度被设置为2^N-M，而图13中所示的初始值S413被设置为2^M/2。由图10中的VLC单元126所进行的VLC处理过程是依据取代图8B和8C的图18A和图18B所示表中得出的数据进行的。图18A、18B的表中的数据不必是固定不变的，而是变量，这些变量产生一个优选的编码后压缩系数。变量的值通过对输入图象信号的统计观察来确定。

下面将说明对利用上述方法编码的图象进行解码。

在图15所示的解码装置的反量化器115中，采用值2^N-M作为反量化步长宽度，将值2^M/2作为图17所示的一个初始值S613，用于反差分处理。由VLC解码器152所进行的反VLC处理是依据图18A、18B而不是图8B、8C表中的数据进行的。

现在将参照图19～20说明上述光盘的制造方法。

如图19所示，准备一个由玻璃或类似物制造的原始盘。然后在原始盘的表面上涂敷一般由光致抗蚀剂构成的记录材料，从而产生一个用于记录的原始盘。

如图10所示，将由上述编码装置(或视频编码器)进行的编码处理中所产生的图象数据(或视频数据)存储在一个暂时缓冲器中。同时，将由声频编码器进行的编码处理中所产生的声频数据存储在另一个暂时缓冲器上。多路转换器MUX用一个同步信号对存储在暂时缓冲器中的图象及声频数据进行多路转换。然后由误差修正电路ECC将误差修正码与多路转换器的输出相加。结果，让误差修正电路ECC的输出在调制器MOD中进行预定调制。由MOD调制器输出的调制后的数据最终按某种格式暂时存储在一个磁带上以便产生所需软件。

如果必要的话，在预控制过程中对软件进行编辑以产生一个可记录在光盘中的格式化信号。如图9所示，按照该格式化信号(也被称作记录信号)进行调制以后，则将一个激光束加在原始盘上的光致抗蚀剂中。以此，光致抗蚀剂经过一个曝光过程以记录由其上的记录信号所传送的信息。

当原始盘被显影时，其表面会出现凹坑。然后，一般让以该方式处理的原始盘经过电成型等处理并有可能将凹坑从玻璃的原始盘转移到一个由金属制成的原始盘上。还要从金属原始盘中生成一个金属模以便被用作模具。

然后将一种材料，如PMMA(丙烯酸酯)和PC(聚碳酸酯)，通过一个注入过程或类似过程倒入模具中并在其中硬化。作为一种可替换情形，可在金属模具上涂覆一层被称作2P的紫外线硬化树脂，然后将紫外线施加在树脂上以使其硬化。以此方式，将凹坑从金属模具上转移到一个复制品上，紫外线使树脂硬化。

结果，通过沉积、喷射或类似过程，在到目前为止所描述过程中所产生的复制品上形成一个反射膜。作为一种替换，还可以采用一种旋涂方法产生这种反射膜。

然后，让原始盘经过机械处理以修整原始盘的内径和外径，或经过其它必要处理，例如，将该原始盘装在另一个原始盘上。此外，在盘上固定一个标记和一个插孔，最后，将原始盘放入盒中，完成制作光盘的全过程。

当没有规定由上述编码装置进行编码的图象的内部dc精度码时，可以采用预先根据所要求的图象质量确定的DC分量系数精度具体规定对DC分量系数进行编码的方法和扩充序列单元中的可变长度表的方法。例如，在具有一个0～2047范围内的值的DCT DC分量系数的情况下，有必要为系数规定一个11位的传输精度，以便进行对要求的图象质量来说所希望的无损编码。0～2047的范围对于一个具有8位精度的输入图象信号来说，是从一个MPEG系统的DCT模块中输出的一个最大范围。

在该实施例中，根据预测图象产生差分数据和数据的DCT处理均是在半帧单元中进行的。但是，为了增加编码后压缩系数，可以将处理过程从半帧单元转换到帧单元。通过转换处理单元，则可以在帧单元中进行依据预测图象差分数据的产生和数据的DCT处理。

虽然在此已经参照附图详细描述了本发明的说明性的实施例及其各种改进，但是应该理解的是，本发明并不局限于该明确的实施例和所述的改进，而且，一个普通技术人员可以从中进行各种变化和改进而不会脱离如在所附的权利要求书中所限定的本发明的范畴或实质。

程序1

/*      VARIABLE LENGTH CODING OF DCT DC COMPONENT COEFFICIENTS   */
# define MAX_SIZE (no.of bits of precision needed for DC coeff)
vlc_dct_dc(value)
  int value /* differentiated DC component coeff to be VLC encoded */
  {
  int sign＝Sign(value)；/* the sign+or-of＂value＂   */
  int diff＝abs(value)； /* the magnitude of＂value＂ */
  int size；
  int offset＝0；
  int i；
  for(size＝MAX_SIZE；size＞0；size--) {

       if(diff&amp;(1＜＜(size-1)))break；

       }
   for(i＝0；i＜size；i++)

       offset+＝(1＜＜i)；
   if(sign＝＝(-1))

       diff＝offset-diff；
 /* produce a variable-length value for＂size＂from

    the tables according to the present invention */
 if(isY_block)
   vlc_dct_dc_size_luminance(size)；
 else
   vlc_dct_dc_size_chrominance(size)；
 /* the encoded differentiated DC component coefficient＂diff＂

    is output by calling a function uimsbf，unsigned integer

     most significant bit first，with the number of bits

     given by＂size＂*/
  put_uimsbf(diff，size)；
 }

程序2

/*   VARIABLE LENGTH DECODING OF DC COMPONENT COEFFICIENTS  */
ivlc_dct_dc(value)
{
  int dct_dc_size；/* size is the number of quantization bits */
  int dct_dc_diff；/* differentiated DC component coefficient */
/* produce a variable-length value for＂size＂from
   the tables according to the present invention */
if(isY_block) {
  dct_dc_size＝ivlc_dct_dc_size_luminance()；
}
else
  dct_dc_size＝ivlc_dct_dc_size_chrominance()；
/* the differentiated value of a DC component coefficient is
   decodsd using the same processing for luminance and
   chrominance coefficients.
   the unsigned integer most significant bit first，having a
   bit count equal to the value of dct dc size is read into
   dct_dc_diff.*/
if(dct_dc_size！＝0) {

    dct_dc_diff＝ivlc_dct_dc_diff(dct_dc_size)；

            /* and then dct_dc_diff is decoded */

    if((dct_dc_diff&amp;(1＜＜(dct_dc_size-1)))＝0)

      dct_dc_diff＝(-1＜＜dct_dc_size)|(dct_dc_diff+1)；

    }
  else {

    dct_dc_diff＝0；
  }
}

图表1A

pictuerO |
  picture_start_code                                                     32     bslbf
  tempoeal_reference                                                     10     uimsbf
  if(sscalable) | 
   lower_picture_reference                                               10     uimsbf
 |
  picture_coding_type                                                    3      uimsbf
  vbv_delay                                                              16     uimsbf
  if(picture_coding_type＝＝2‖picture_coding_type＝＝3) |
   full_pel_forward_vector                                               1
   forward_f_code                                                        3      uimsbf
  |
  if(picture_coding_type＝＝3) |

    full_pel_backward_vector                                             1

    backward_f_code
  |                                                                      3      uimsbf
  while(nextbits()＝＝′1′) |

     extra_bit_picture                                                   1      “1”

     extra_information_picture                                           8
  |
  extra_bit_picture                                                      1      “0”
  next_start_code()
  if(nextbits()＝＝extension_start_code) |

    extension_start_code                                                 32       bslbf
   if(picture_coding_type＝＝2‖picture_coding_type＝＝3) |

       forward_vertical_f_code                                           3        uimsbf
   |
   if(picture_coding_type＝＝3) |

       backward_vertical_f_code                                          3        uimsbf
   |
   picture_structure                                                     2        uimsbf
   interlace_progressive_flag                                            2        uimsbf
   if(picture_structure＝＝′frame_picture′&amp;&amp;

      interlacc-progressive_flag＝＝′interlace′)

      top_field_first_flag                                               1        uimsbf

      number_of_fields_displayed_code                                    3        uimsbf
   |
   forward_reference_fields                                              2        uimsbf
   backward_reference_fields                                             2        uimsbf
   if(chroma_format＝＝“01”)|/*4∶2∶0*/

      chroma_postprocessing_type                                         1        uimsbf
   | else |

        reserved                                                         1        uimsbf
   |

图表1Bif(video_format！＝′000′) |/*composite input*/

v-axis 1 uimsbf

field_sequence 3 uimsbf

sub_carrier 1 uimsbf

burst_amplitude 7 uimsbf

sub_carrier_phase 8 uimsbf|for(i＝0；i＜number_of_ fields_displayed；i++) |

pan_horizontal_left_upper_offset 16 maybe subpe uimsbf

required

pan_vertical_left_upper_offset 16 maybe subpe uimsbf

required|if(ssealable‖fscalable) |

overlap_horizontal_left_upper_offset 17 simsbf

overlap_vertical_left_upper_offset 17 simsbf

if(interlaced & & picture_structure＝＝frame_structure) |

overlap_horizontal_left_upper_offset 17 simsbf

overlap_vertical_left_upper_offset 17 simsbf

||intra_dc_precision 2 uimsbfqscale_type 1 uimsbfreserved/*byte align*/ ？while(nextbits()！＝′0000 0000 0000 0000 0000 0001′) |

picture_extension_data 8|next_start_code()|if(nextbits()＝＝user_data_start_code) |user_data_start_code 32 bslbfwhile(nextbits()！＝′0000 0000 0000 0000 0000 0001′) |

user_data 8|next_start_code()|if(picture_coding_typet＝5)|

do |

slice()

|

| while(nextbits()＝＝slice_start_code)||

Claims

1.一种视频信号的编码方法，所述视频信号的像素以n比特表示，其中n为整数，所述方法的特征在于，它包括以下步骤：

接收图象质量信号；

根据所述图象质量信号选择一种n+m比特的编码精度，其中m为非负的整数；

对所述视频信号进行正交变换以产生直流分量系数和交流分量系数；

利用所选择的编码精度只对所述直流分量系数进行量化。

求出所述量化直流分量系数中第一个与根据所述选取的编码精度设定的初始值的差值；和

利用各自的长度为所述选择的编码精度的函数的可变长度编码表对求得差的直流分量系数进行可变长度编码。

2.如权利要求1所述方法，其特征在于所述图象质量信号对应于从视频序列、图象组、图象、片层、宏模块或模块中选择出来的一部分所述视频信号。

3.如权利要求2所述方法，其特征在于所述模块的大小为8象素×8行。

4.如权利要求1所述方法，其特征在于，n的值为8，n+m的值为8至11。

5.如权利要求1所述方法，其特征在于正交变换步骤包括进行离散的余弦变换。

6.如权利要求1所述方法，其特征在于所述直流分量系数包括亮度直流分量系数和色度直流分量系数。

7.一种视频信号的编码装置，所述视频信号的象素用n比特表示，其中n为整数，所述装置包括：

接收图象质量信号的装置；

根据所述图象质量信号选择一种n+m比特的编码精度的装置，其中m为非负的整数；

对所述视频信号进行正交变换以产生直流分量系数和交流分量系数的装置；

利用所选择的编码精度只对所述直流分量系数进行量化的装置。

求出所述量化直流分量系数中第一个与根据所述选取的编码精度设定的初始值的差值的装置；和

利用各自的长度为所述的选择编码精度的函数的可变长度编码表对求得差的直流分量系数进行可变长度编码的装置。

8.如权利要求7所述的编码装置，其特征在于所述图象质量信号对应于从视频序列、图象组、图象、片层、宏模块或模块中选择出的一部分所述视频信号。

9.如权利要求8所述的编码装置，其特征在于所述模块的大小为8象素×8行。

10.如权利要求7所述的编码装置，其特征在于所述n的值为8，n+m的值为9至11。

11.如权利要求7所述的编码装置，其特征在于所述进行正交变换的装置包括进行离散的余弦变换的装置。

12.如权利要求7所述的编码装置，其特征在于所述直流分量系数包括亮度直流分量系数和色度直流分量系数。

13.一种对编码的视频信号进行解码的方法，所述编码视频信号对应于像素用n比特表示的原视频信号，其中n为整数，所述方法包括下列步骤：

接收图象质量信号；

根据所述图象质量信号选择一种n+m比特的解码精度；其中m为非负的整数；

从所述编码的视频信号中提取出经过编码的直流分量系数；

利用各自的长度为所述选择的解码精度的函数的可变长度编码表只对所述编码的直流分量系数进行可变长度解码；

求出所述可变长度解码的直流分量系数中第一个与根据所选的解码精度设定的初始值的反差；和

利用所选择的解码精度对求得反差的直流分量系数进行反量化。

14.如权利要求13所述方法，其特征在于所述图象质量信号对应于从视频序列、图象组、图象、片层、宏模块或模块中选择出来的一部分所述视频信号。

15.如权利要求14所述方法，其特征在于所述模块的大小为8象素×8行。

16.如权利要求13所述方法，其特征在于所述n的值为8，且所述n+m的值为8至11。

17.如权利要求13所述方法，其特征在于还包括这样的步骤，即，对反量化的直流分量系数进行反正交变换。

18.如权利要求13所述方法，其特征在于所述编码的直流分量系数包括编码的亮度直流分量系数和编码的色度直流分量系数。

19.一种对编码的视频信号进行解码的装置，所述编码视频信号对应于像素用n比特表示的原视频信号，其中n为整数，所述装置包括：

接收图象质量信号的装置；

根据所述的图象质量信号选择一种n+m比特解码精度的装置，其中m为非负的整数；

从所述编码的视频信号中提取编码的直流分量系数的装置；

利用各自的长度为所述选择的解码精度的函数的可变长度编码表只对编码直流分量系数进行可变长度解码的装置；

求出所述可变长度解码直流分量系数中第一个与根据所选取的解码精度设定的初始值的反差的装置；

利用所选择的解码精度对所述求得反差的直流分量系数进行反量化的装置。

20.如权利要求19所述装置，其特征在于所述图象质量信号对应于从视频序列、图象组、图像、片层、宏模块或模块中选择出来的一部分所述视频信号。

21.如权利要求20所述装置，其特征在于所述模块的大小为8象素×8行。

22.如权利要求19所述装置，其特征在于n的值为8，n+m的值为8至11。

23.如权利要求19所述装置，其特征在于还包括这样一个步骤，即，对反量化的直流分量系数进行反离散余弦变换。

24.如权利要求19所述装置，其特征在于所述编码的直流分量系数包括编码的亮度直流分量系数和编码的色度直流分量系数。