CN1081032A - 频率合成器 - Google Patents

频率合成器 Download PDF

Info

Publication number
CN1081032A
CN1081032A CN93100406A CN93100406A CN1081032A CN 1081032 A CN1081032 A CN 1081032A CN 93100406 A CN93100406 A CN 93100406A CN 93100406 A CN93100406 A CN 93100406A CN 1081032 A CN1081032 A CN 1081032A
Authority
CN
China
Prior art keywords
frequency
output
voltage
signal
order
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN93100406A
Other languages
English (en)
Other versions
CN1031679C (zh
Inventor
辰巳聪
大河贞夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1081032A publication Critical patent/CN1081032A/zh
Application granted granted Critical
Publication of CN1031679C publication Critical patent/CN1031679C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/104—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional signal from outside the loop for setting or controlling a parameter in the loop

Abstract

频率合成器能高速跳频工作而不使在锁相频条 件下相位和频率稳定性劣化，也不使输出寄生特性劣 化。输出范围控制电路将相频/电压转换电路的输 出电压箝位在对应于输入信号的电压。相频/电压 转换电路输出对应于从相频检测器输入的脉冲宽度 的电压。低通滤波器将输入到其上信号的高频分量 滤掉。压控振荡器输出频率对应于能通过低通滤波 器的信号电压的信号。相频检测器在参考信号与可 调分频器按任意值将压控振荡器的输出分频所得出 的信号间进行相频检测。

Description

本发明涉及一种频率合成器，更具体地说涉及一种要求高速跳频工作的频率合成器。
一般大家都知道，频率合成器有各种型式，图3示出了这些传统频率合成器的一个例子。参看图3，图中所示的传统频率合成器有一个相频检测器7。参考信号6和可调分频器8的输出信号输入到相频检测器7中，由相频检测器7进行相频检测，并将脉冲宽度与各输入信号之间的相频差对应的脉冲信号输出到相频/电压转换电路2中。相频/电压转换电路2将与输入到其上的脉冲信号的脉冲宽度相对应的电压输出到低通滤波器11中。低通滤波器11滤除输入到其上的信号的高频分量，并让输入信号的其它分量通过。从低通滤波器11出来的信号输入压控振荡器10中，由压控振荡器10将频率与输入到其上的信号电压相对应的信号输出到可调分频器8上。压控振荡器10的输出也成了频率合成器的合成器输出信号5。分频比值产生电路9根据加到其上的频率数据4将控制可调分频器8分频比值的信号输出到可调分频器8。
对于传统的频率合成器来说，采用这种装置看来是要实现高速跳频工作，以提高反馈系统的回路增益或扩大低通滤波器11的通频带。然而，真正配置这些装置时，若提高跳频速度就会破坏锁相频条件下相位和频率的稳定性，还会产生寄生的输出。因此，一般频率合成器的缺点在于，不能高速跳频工作。
本发明的目的是提供一种能高速跳频工作而不致破坏锁相频条件下相位和频率的稳定性也不致破坏输出的寄生特性的频率合成器。
为达到上述目的，本发明提供的频率合成器包括：一个压控振荡器，供输出频率与输入到其上的电压相对应的信号;一个可调分频电路，供按可调的分频比值对来自压控振荡器的频率信号进行分频;一个相频检测器，供接收参考信号和可调分频电路的输出以进行相频检测;一个相频/电压转换电路，供根据相频检测器的输出信号输出电压;一个低通滤波器，供让相频/电压转换电路输出电压的低频分量通过并传送到压控振荡器;和一个输出范围控制电路，供将相频/电压转换电路的输出电压箝位到预定的电压。
在频率合成器中，相频/电压转换电路的输出电压由输出范围控制电路控制到预定范围内的电压，该预定范围视借助于输出范围控制电路输入的关于分频比等的数据而定。相频/电压转换电路如此受控的输出电压通过低通滤波器输入到压控振荡器中。因此，频率超前时，借助于输出范围控制电路的电流激励能力在高速跳频状态下工作的。另一方面，锁定时，可通过保持低通滤波器的环路频带使其略微窄一些从而使相位达到所要求的稳定程度，并达到所需要的寄生特性。
从下面结合附图所作的说明和所附的权利要求书可以清楚了解本发明的上述和其它目的、特点和优点。附图中相同的部件或元件都是用同样的编号表示的。
图1是表示本发明一个最佳实施例的频率合成器的方框图。
图2是图1所示频率合成器输出范围控制电路的方框图。
图3是表示传统的频率合成器一个实例的方框图。
参看图1，图中示出了本发明一个最佳实施例的频率合成器。本实施例的频率合成器是对上文就图3所述的传统频率合成器所作的改进，它与传统频率合成器一样包括相频检测器7、相频/电压转换电路2、低通滤波器11、压控振荡器10、可调分频器8和分频比值产生电路9。本频率合成器与传统频率合成器的不同点仅仅在于，它还包括输出范围控制电路1。输出范围控制电路1从外面输入限定电压范围的宽度控制数据3和频率数据4，并将输出信号输出到相频/电压转换电路2的输出端。
图2更详细地示出了输出范围控制电路1。参看图2。输出范围控制电路1有一个频率数据/数字码转换电路12。频率数据/数字码转换电路12的输入端输入的是频率数据4和限定电压范围的宽度控制数据3，由电路12将输入数据各自转换成N位的数字码，再将数字码分别输出到一对N位数/模转换器13a和13b上。于是N位数/模转换器13a将模拟电压V1输出到n沟道MOS（金属氧化物半导体）FET（场效应晶体管）15的栅极上。另一个N位数/模转换器13b将模拟电压V2输出到P沟道MOS    FET    14    的栅极上。P沟道MOS    FET    14和n沟道MOS    FET    15的源极一起都连接图1所示的相频/电压转换电路2的输出端。n沟道MOS    FET    15的漏极接电路的最高电位端，P沟道MOS    FET    14的漏极接电路的最低电位端。
工作时（参看图1和2），频率数据/数字码转换电路12输入限定电压范围的宽度控制数据3和频率数据4，一方面将控制相频/电压转换电路2输出电压下限的N位数字码输出到N位数/模转换器13a，另一方面将控制相频/电压转换电路2输出电压上限的另一个N位数字码输出到N位数/模转换器13b。N位数/模转换器13a将数字输入值转换成模拟电压V1，并将其输出到n沟道MOS    FET    15的栅极上。另一个N位数/模转换器13b将数字输入值转换成模拟电路V2，并将其输出到P沟道MOS    FET    14的栅极上。
因此，相频/电压转换电路2接到P沟道MOS    FET    14源极与n沟道MOS    FET    15源极之间的连接点的输出端的电压系控制成使其最大值可以等于（模拟电压V2）-（P沟道MOS    FET    14的导通电压VTp（VTp＜0）），且使其最小值可以等于（模拟电压V1）-（n沟道MOS    FET    15的导通电压VTn）。
在此情况下，当相频/电压转换电路2的输出电压将要瞬时超过上述最大值和最小值所限定的由输出范围控制电路1所述控制的限定范围时，P沟道MOS    FET    14或n沟道MOS    FET    15就进入导通状态。这样，MOS    FET    14或15就将相频/电压转换电路2的输出电压箝位在该限定范围内，同时也成了低通滤波器11在下一阶段的连续工作电流源。因此，压控振荡器10的输出在输出范围控制电路1所控制的限定范围内的电压值的频率控制下振荡。同时，当相频/电压转换电路2的输出电压在输出范围控制电路1所控制的限定范围内波动时，P沟道MOS    FET    14和n沟道MOS    FET    15都进入截止状态。因此，和一般的频率合成器一样，相频/电压转换电路2的输出电压取决于低通滤波器11、压控振荡器10、可调分频器8和相频检测器7所组成的反馈回路。
因此，上述频率合成器在频率超前时借助于输出范围控制电路1的频率激励能力进行高速跳频工作。另一方面，在锁定时，可以通过保持低通滤波器11使其回路频带略微变窄，使相位达到所要求的稳定性并达到所需要的寄生特性。
应该指出，即使输出范围控制电路1的P沟道MOS    FET    14用PNP型双极晶体管代替，n沟道MOS    FET    15用NPN型双极晶体管代替，经修改的输出范围控制电路也同样会象上述参照图2所述的输出范围控制电路那样工作，且装有经修改的输出范围控制电路的频率合成器同样会达到高速跳频的工作状态以及良好的相位稳定性和寄生特性。
至此，本发明的内容全部说明完了。显然，本技术领域的普通技术人员都知道，在不脱离本说明书中所述的本发明的精神实质和范围的前提下是可以就上述实施例进行多种修改和改型的。

Claims (5)

1、一种频率合成器，包括：
一个压控振荡器，用以输出频率与输入到其上的电压相对应的信号；
一个可调分频电路，用以按可调的分频比值对来自所述压控振荡器的频率信号进行分频；
一个相频检测器，用以接收参考信号和所述可调分频电路的输出，进行相频检波；
一个相频/电压转换电路，用以根据所述相频检测器的输出信号输出电压；
一个低通滤波器，用以让所述相频/电压转换电路的输出电压的低频分量通过并传送到所述压控振荡器上；和
一个输出范围控制电路，用以将所述相频/电压转换电路的输出电压箝位到预定电压。
2、如权利要求1所述的频率合成器，其特征在于，所述输出范围控制电路包括：一个数据转换电路，用以接收一对供控制所述可调变频电路的分频比值的信号，并根据所述输入信号输出数字信号;一个数/模转换器，用以将所述数据转换电路的数字信号输出转换成模拟电压;和一个MOS场效应晶体管，用以接收所述数/模转换器的输出信号，以及根据所收到的所述输出信号将所述相频/电压转换电路的输出电压箝位在预定电压。
3、如权利要求1所述的频率合成器，其特征在于，所述输出范围控制电路包括：一个数据转换电路，用以接收一对用以控制所述可调分频电路分频比值的信号，并根据所述输入信号输出一对数字信号;一对数/模转换器，用以各自将所述数据转换电路的数字信号输出转换成模拟电压;和一对MOS场效应晶体管，用以各自接收所述数/模转换器的输出信号，并根据所收到的所述输出信号将所述相频/电压转换电路的输出电压箝位在两个不同的预定电压，从而使所述相频/电压转换电路待加到所述低通滤波器上的输出电压可在两个不同电压值的范围内。
4、如权利要求1所述的频率合成器，其特征在于，所述输出范围控制电路包括：一个数据转换电路，用以接收一对控制所述可调分频信号的分频比值的信号并根据所述输入信号输出数字信号;一个数/模转换器，用以将所述数据转换电路的数字信号输出转换成模拟电压;和一个双极晶体管，用以接收所述数/模转换器的输出信号并根据所收到的所述输出信号将所述相频/电压转换电路的输出电压箝位在预定电压。
5、如权利要求1所述的频率合成器，其特征在于，所述输出范围控制电路包括：一个数据转换电路，用以接收一对控制所述可调分频电路的分频比值的信号，并根据所述输入信号输出一对数字信号;一对数/模转换器，用以各自将所述数据转换电路的数字信号输出转换成模拟电压;和一对双极晶体管，用以各自接收所述数/模转换器的输出信号，并根据所收到的所述输出信号将所述相频/电压转换电路的输出电压箝位在两个不同的预定电压，从而使所述相频/电压转换电路待加到所述低通滤波器的输出电压可以处在两个不同电压值的范围内。
CN93100406A 1992-01-13 1993-01-13 频率合成器 Expired - Fee Related CN1031679C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP4004224A JP2984448B2 (ja) 1992-01-13 1992-01-13 周波数シンセサイザ
JP4224/92 1992-01-13

Publications (2)

Publication Number Publication Date
CN1081032A true CN1081032A (zh) 1994-01-19
CN1031679C CN1031679C (zh) 1996-04-24

Family

ID=11578621

Family Applications (1)

Application Number Title Priority Date Filing Date
CN93100406A Expired - Fee Related CN1031679C (zh) 1992-01-13 1993-01-13 频率合成器

Country Status (4)

Country Link
US (1) US5311560A (zh)
JP (1) JP2984448B2 (zh)
CN (1) CN1031679C (zh)
GB (1) GB2263206B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100433541C (zh) * 2002-09-10 2008-11-12 华邦电子股份有限公司 频率信号产生装置及其方法
CN1705233B (zh) * 2004-05-25 2011-05-11 瑞昱半导体股份有限公司 注入锁定式分频电路与其分频方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2717971A1 (fr) * 1994-03-23 1995-09-29 Trt Telecom Radio Electr Dispositif de synthèse d'une forme de signal, poste émetteur et poste récepteur comprenant un tel dispositif.
US5751777A (en) * 1996-05-03 1998-05-12 Symmetricom, Inc. Multiple input frequency locked loop
GB2373113B (en) * 2001-08-24 2003-01-22 Roke Manor Research Improvements in or relating to fast frequency-hopping synthesisers

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2025171B (en) * 1978-04-28 1982-10-27 British Communications Equipme Phase locked loops
US4262264A (en) * 1979-02-16 1981-04-14 General Electric Company Apparatus and method for achieving acquisition and maintaining lock in a phase locked loop
US4520319A (en) * 1982-09-30 1985-05-28 Westinghouse Electric Corp. Electronic phase detector having an output which is proportional to the phase difference between two data signals
US4500857A (en) * 1983-02-24 1985-02-19 The United States Of America As Represented By The Secretary Of The Army Frequency modulated phase locked loop
US4513448A (en) * 1983-08-12 1985-04-23 The United States Of America As Represented By The Secretary Of The Army Low power radio synthesizer with harmonic identification feature
JPS621322A (ja) * 1985-06-27 1987-01-07 Nec Corp 周波数シンセサイザ
JPH0528850Y2 (zh) * 1987-02-18 1993-07-23
US4980899A (en) * 1988-06-21 1990-12-25 Siemens Ag Method and apparatus for synchronization of a clock signal generator particularly useful in a digital telecommunications exchange
US5028885A (en) * 1990-08-30 1991-07-02 Motorola, Inc. Phase-locked loop signal generation system with control maintenance

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100433541C (zh) * 2002-09-10 2008-11-12 华邦电子股份有限公司 频率信号产生装置及其方法
CN1705233B (zh) * 2004-05-25 2011-05-11 瑞昱半导体股份有限公司 注入锁定式分频电路与其分频方法

Also Published As

Publication number Publication date
GB9300592D0 (en) 1993-03-03
JPH06104749A (ja) 1994-04-15
GB2263206B (en) 1995-08-30
US5311560A (en) 1994-05-10
GB2263206A (en) 1993-07-14
CN1031679C (zh) 1996-04-24
JP2984448B2 (ja) 1999-11-29

Similar Documents

Publication Publication Date Title
US5896053A (en) Single ended to differential converter and 50% duty cycle signal generator and method
CN1031679C (zh) 频率合成器
JPH0250606A (ja) 周波数シンセサイザ
JPH0340333A (ja) チューナ選局装置
US4054839A (en) Balanced synchronous detector circuit
CN1039370C (zh) 离散时间信号处理系统
KR890004226B1 (ko) 색신호 처리장치
RU2017320C1 (ru) Умножитель частоты
KR100358358B1 (ko) 고 대역통과 특성에 의해 디씨 오프셋 특성을 개선한주파수 혼합기 회로
EP0377978B1 (en) A PLL control apparatus
JPH03163912A (ja) Ｐｌｌ周波数シンセサイザ回路
KR900005654Y1 (ko) 저역통과 필터의 통과 대역 조절회로
JPH1051272A (ja) 同調制御方式
KR960032879A (ko) 발진회로
KR100222075B1 (ko) 고속응답기능을 갖는 주파수합성pll
JPS62274811A (ja) フイルタ制御回路
JPS5811082Y2 (ja) 分周器
KR820000871B1 (ko) 제어회로
JPH01143405A (ja) アナログ型周波数分周器
JPH0425734B2 (zh)
JPS63266925A (ja) 位相同期ル−プ回路
JPH05235758A (ja) フェーズロックドループ回路
JPS60148203A (ja) 入力切換器付電圧制御発振器
JPH11112337A (ja) 周波数シンセサイザ
KR20000019522U (ko) 듀얼밴드모드 중간주파수 발생장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee