CN1087639C

CN1087639C - 显示信息变换装置及信息处理系统

Info

Publication number: CN1087639C
Application number: CN94108713A
Authority: CN
Inventors: 桥口贞男
Original assignee: Nintendo Co Ltd
Current assignee: Nintendo Co Ltd
Priority date: 1993-07-27
Filing date: 1994-07-27
Publication date: 2002-07-17
Anticipated expiration: 2014-07-27
Also published as: EP0636966B1; JPH0792943A; CN1105130A; AU6872394A; EP0636966A2; DE69424347D1; KR950003967A; AU681153B2; EP0636966A3; JP3366413B2; CA2128798A1; US5552799A; DE69424347T2

Abstract

显示信息变换装置及信息处理系统，用于点阵显示的第一游戏机的存贮卡〔30〕的存贮体〔32〕的游戏程序由和该游戏机略相同的游戏处理电路〔104〕执行，并输出位串行点数据。该点数据经数字图像数据接口〔114〕变换为位并行字符数据，写入缓冲RAM〔116〕。该字符数据经接插器〔113〕传送至光栅扫描显示的第二游戏机后，第二游戏机将游戏图像显示于光栅扫描显示器。由于供第一游戏机用的存贮卡还能在第二游戏机中使用，可提高经济性。

Description

显示信息变换装置及信息处理系统

本发明涉及显示信息变换装置以及信息处理系统。特别是关于将存贮有(由做成以点阵显示器显示图像的第一信息处理装置执行的)第一程序存贮媒体，适用于做成在光栅扫描显示器上显示图像的第二信息处理装置的新颖显示信息变换装置、以及使用它的信息处理系统。本发明还涉及将存贮有由做成以第一标准显示图像的第一信息处理装置执行的第一程序的存贮媒体，适用于做成显示质量比第一标准图像质量更好的第二标准图像的第二信息处理装置的新颖显示信息变换装置。

作为这种第一信息处理装置，例如市售的点阵液晶游戏机GAME BOY(商品名称)已为人们所熟悉。而第二信息处理装置，例如市售的电视游戏机SUPER FAMICON(商品名称)已为人们所熟悉。

上述GAME BOY以及SUPER FAMICON，由于其信号处理标准/格式(format)不同，所以即使将存贮卡做成尺寸相同，也不能将一方所用的存贮卡用于另一方。因此，使用者不但不得不保持各专用游戏机，存贮卡制造厂也必须将相同游戏内容的存贮卡制成不同的标准/格式。故上述两种情形均存在经济上的问题。

因此，本发明之主要目的在于提供一种旨在将存贮有(由设成以点阵显示器显示图像的第一信息处理装置执行的)第一程序的存贮媒体，适用于做成在光栅扫描显示器上显示图像的第二信息处理装置的新颖显示信息变换装置。

本发明的另一目的在于提供包括上述显示信息变换装置的信息处理系统。

本发明再一目的在于提供一种旨在将存贮有(由做成以第一标准显示图像的第一信息处理装置执行的)第一程序的存贮媒体，适用于做成显示质量比第一标准图像质量更好的第二标准图像的第二信息处理装置的新颖显示信息变换装置。

本发明是将存贮有由做成以点阵显示器显示图像的第一信息处理装置执行的第一程序的存贮媒体，用于做成在光栅扫描显示器上显示图像的第二信息处理装置的显示信息变换装置，此显示信息变换装置具有：①用于可自由拆装地安装存贮媒体的第一连接部；②用于将显示信息变换装置可自由拆装地安装于第二信息处理装置的第二连接部；③执行装于第一连接部的存贮媒体的第一程序、产生点阵显示用的第一图像信息的信息处理构件；④将第一图像信息变换为光栅扫描显示用的第二图像信息的图像变换构件；⑤通过第二连接部将图像变换构件变换后的第二图像信息传送至第二信息处理装置的传送构件。

本发明是将非易失存贮有由做成根据第一标准显示图像的信息处理装置所执行的第一程序的存贮媒体，用于做成根据第二标准显示图像的第二信息处理装置的显示信息变换装置，此显示信息变换装置具有：①用于可自由拆装地安装存贮媒体的第一连接部；②用于将显示信息变换装置可自由拆装地安装于第二信息处理装置的第二连接部；③执行装于第一连接部的存贮媒体的第一程序的信息处理构件；④根据信息处理构件的处理结果产生第一标准图像信息的图像信息发生构件；⑤将第一标准图像信息变换为第二标准图像信息的图像变换构件；⑥通过第二连接部将图像变换构件变换的第二标准图像信息传送至第二信息处理装置的传送构件。

假如第一信息处理装置为点阵显示游戏机，而第二信息处理装置为光栅扫描显示游戏机时，则信息处理构件执行第一程序，输出作为第一图像信息的点数据。该点数据经图像变换构件，变换为例如字符数据。该字符数据暂存在例如缓冲存贮器中，靠第二信息处理装置读出。该字符数据在第二信息处理装置中被处理。即，该第二信息处理装置本来就有其专用程序，因此第二信息处理装置按照其程序将字符数据变换为光栅扫描显示用的图像信号。故当显示信息变换装置给予字符数据时，即自第二信息处理装置获得光栅扫描显示用的图像信号。这样，可由光栅扫描显示游戏机执行点阵显示游戏机用的第一程序。

假如第一信息处理装置为发生图像质量较差的第一标准图像的游戏机。而第二信息处理装置为发生比第一信息处理装置较高图像质量的第二标准图像的游戏机时，信息处理构件就执行第一程序，而图像信息发生构件则根据信息处理构件的处理结果将输出红、绿及蓝三种点数据作为其第一图像信息。该点数据经图像变换构件变换为例如字符数据。该字符数据暂存于例如缓冲存贮器，并通过传送构件由第二处理装置读出。该字符数据在第二信息处理装置中被处理。即，该第二信息处理装置本来就有其专用程序。因此，第二信息处理装置按照其程序将字符数据变换为图像质量高的第二标准图像信号。故只要显示信息变换装置给出字符数据，则可自第二信息处理装置获得图像质量高的第二标准图像信号。这样，可由发生图像质量高的第二标准图像的游戏机来执行发生图像质量低的第一标准图像的游戏机用的第一程序。

应用本发明时，可由第二信息处理装置来处理具有第一信息处理装置用的第一程序的存贮媒体，故第一及第二信息处理装置不需要分别制作其程序，从而可大幅度提高其经济性。

图1是表示本发明一实施例说明图；

图2是表示使用本发明图1的存贮卡的专用游戏机一例的外观图；

图3是表示图2的游戏机结构的方框图；

图4是较详细表示图3的CPU的方框图；

图5是表示图3中的字符RAM的记忆内容表的说明图；

图6是表示图3中的VRAM的存贮内容表的说明图；

图7是表示由图1控制器获得的控制数据的数据格式(Dataformat)说明图；

图8是表示图1的适配器的方框图；

图9是表示供给图8的游戏处理电路的控制数据的数据格式说明图；

图10是表示图1游戏机的方框图；

图11是详细表示图8的数字图像信号接口的方框图；

图12是表示用于说明图8的游戏处理电路所输出的二个点数据平面(plane)的说明图；

图13是表示图8或者是图11的存贮内容表说明图；

图14是表示图10的工作RAM的存贮内容表说明图；

图15是表示写入图14所示工作RAM的字符数据的说明图；

图16是表示图11实施例的地址变换的部分方框图；

图17是表示图10的CPU工作程序流程图；

图18是表示图8的程序ROM内的色彩数据说明图；

图19是表示图10的CPU响应第一中断信号工作的程序流程图；

图20是表示图10的CPU响应第二中断信号工作的程序流程图；

图21是表示将数据写入缓冲RAM的时序图；

图22是表示读出来自缓冲器RAM的数据的时序图。

图中有关标号含义为如下：

100…游戏系统

10…适配器

20…光栅扫描显示用游戏机

30…点阵显示用游戏机的存贮卡

40…控制器

300…点阵显示用游戏机

102、113…接插器

104、324…游戏处理电路

114…数字图像数据接口

116缓冲RAM

以下参见附图详细说明下列实施例，使本发明的上述目的、其他目的、特征以及优点更为明了。

图1所示实施例的游戏机系统100为构成信息处理系统之一例，它包括适配器10，而该适配器10构成显示信息变换装置之一例。适配器10如SUPER FAMICON(商品名)那样，能自由拆装地装在如监视电视机(未图示)那样的在光栅扫描型显示器上显示游戏图像的游戏机20上。另一方面，存贮卡30则以能自由拆装地装在适配器10上。存贮卡30，如game boy(商品名)那样本来就适用于在点阵液晶显示机上显示游戏图像的如图2所示的游戏机300。本实施例游戏机系统100，通过将装有存贮卡30的适配器10装于游戏机20内，操作接至游戏机20的控制器40，按照存于存贮卡30内的游戏程序即可开始其游戏。此时，其游戏图像被显示于接在游戏机20上的光栅扫描显示器或者监视电视机(未图示)上。

在此，参见图2在为理解本发明所需要的范围内说明游戏机300。游戏机300的液晶显示面板304包括设于其表面上部的外壳302。且外壳302内面形成有插入口306，如图1所示，该插入口306中插入存贮卡30。即，在插入口306中设有32脚接插器308(见图3)，当将存贮卡30插入插入口306，则包含在存贮卡30内的电路底板边缘所形成的接插器(未图示)便与32脚接插器308连接。因此，可将存贮卡30可自由拆装地装在游戏机上。而且，装在存贮卡30内的外部存贮器32(见图4及图8)中存贮游戏程序。将存贮卡30装到游戏机300内时，执行游戏程序，游戏图像显示于液晶显示面板304上的同时，通过扬声器310(见图2及图3)产生游戏用音乐。

十字形电键开关312设于外壳302的表面下部，而该十字形电键开关312是用来指示在液晶显示面板304上显示的游戏符(gamecharactor)向上下左右四个方向的移动。按钮开关314及316设于十字形电键开关312的右侧外壳302表面，操作该按钮开关314及316，则能使显示于液晶显示面板302上游戏符产生如使用武器、跳跃等各种各样的动作。在开始游戏时按下设于十字形电键开关312与按钮开关316之间的启动开关318，选择开关320则用于选择例如游戏方式等。而且这些电键乃至开关312～320与电键矩阵(keymatrix)322连接(见图3)，电键矩阵322将这些开关312～320的操作信号作为控制数据送至游戏处理电路324中的CPU326。

CPU326具有如Z80微处理机那样的CPU核心部(core)328，而该CPU核心部328通过定时装置330和控制总线332、地址缓冲器334和地址总线336、以及数据缓冲器338和数据总线340连接在32脚接插器308及例如为64k位的工作寄存器RAM342上。因此，一旦存贮卡30装于游戏机300内，则CPU核心部328与装于存贮卡30内的外部存贮器相互连接。

如图4详细所示，CPU核心部328除了各有16位(bit)的程序计数器PC以及堆栈指针SP之外，还包括各为8位的寄存器A、F、B、C、D、E、H及L。寄存器A是累加器，寄存器F为标记寄存器。用寄存器F的8位中的4位可表示F1(进位)、F2(半进位)、F3(负值)以及F4(零标记)，而寄存器B和C、D和E、以及H和L经组合之后可用来作为16位寄存器。而且，CPU326具有指令装置，以容许寄存器或寄存器对之间的8位或1 6位数据传送、8位或16位算术运算(例如加、减、与、或、加1、减1等)、各寄存器的循环(rotation)或移位(例如使特定的寄存器内容向左或向右循环移动)、各个位的控制动作(例如设定特定的寄存器的特定位)带条件分支或无条件分支动作、子程序调用或其返回、各种程序控制动作(例如启动、停止、空操作等)。

再看图3，上述电键矩阵322经I/O端口接至CPU核心部328。而且该CPU核心部还接至内部RAM346及内部ROM348。内部ROM348只在用存贮器选择电路350选择内部ROM348时，才能通过CPU核心部328进行存取。振荡电路352提供脉冲，而该脉冲在定时器354控制下被分频器分频后作为CPU326的时钟脉冲(CP)。

CPU核心部328在DMA控制器358的控制下，经线路缓冲存贮器(line buffer)360，向LCD控制器362输出显示数据。该LCD控制器362经由LCD显示RAM接口364以及控制总线、地址总线与数据总线，接至例如由64K位的SRAM构成的LCD显示RAM366。该LCD显示RAM366包括字符RAM及VRAM。图5表示字符RAM的存贮内容表，图6表示VRAM的存贮内容表。VRAM具有表示背景(BG)显示数据的字符码的1024(32×32)的块(block)。而1024块中的360(18×20)块在任意的特定时间显示在液晶显示面板304的屏幕上，通过改变LCD控制器362的垂直及水平卷移寄存器(scroll register)(SCY以及SCX)的数据能变更应显示的区域。

LCD控制器362通过置于CPU地址空间的各种控制/状态寄存器在CPU326控制下工作。这些寄存器包括LCD显示寄存器、LCD控制器状态寄存器、水平及垂直卷移寄存器、LCD垂直线识别寄存器、目标(object：OBJ)以及背景(BG)选色表数据(palettedata)(例如以2位表示四种灰度的数据)。LCD显示寄存器控制显示的性质，状态寄存器则表示LCD控制器362的当前状态。背景显示数据之各点，通过变更水平及垂直卷移寄存器的数据而被利用。LY及YC寄存器表示显示器的垂直线，且将其控制成现在正在由显示驱动器传送的数据。X以及Y窗口位置寄存器，不仅控制目标字符，还控制出现背景字符数据的LCD显示区域或窗口。

LCD控制器362将自CPU核心部328所输出的显示相关数据变换为LCD驱动信号，由显示RAM366输出该LCD驱动信号。即，来自CPU核心部328的显示数据指定字符RAM及VRAM(Video RAM)的地址，因而字符RAM及VRAM及VRAM输出目标(OBJ)信号及背景(BG)信号。由LCD控制器362合成各LCD驱动信号。

LCD驱动信号通过LCD驱动信号缓冲器368加给LCD共用驱动器370及LCD段驱动器372。因此，通过共用驱动器370及段驱动器372将来自CPU核心部328的显示相关数据的图像显示于液晶显示面板304的屏幕上。液晶显示面板304的像素和点(dot)分别对应共用电极和段电极的交点。该LCD共用驱动器370驱动接于共用电极的线路。这些驱动器370及372通过显示RAM366、显示RAM接口364以及LCD控制器362，自CPU326间接接受数据。

另外，如图4所示，存贮选择电路350输出片选(chip select)信号CS1或CS2。而且，来自复位电路374的复位信号加给CPU核心部328存贮选择电路350。该复位信号于游戏机300之电源开关(未图示)接通(On)时输出，因此，CPU核心部328及存贮选择电路在该时序(Timing)一开始就被复位。然后，CPU核心部328输出读出信号RD及写入信号WR，这些信号被适当地加给外部存贮器32、内部RAM346、内部ROM348及存贮选择电路350。而且，地址译码信号通过地址译码器376加给存贮选择电路350。

回到图3，该游戏机300之游戏处理电路324还具有音响电路378，该音响电路378发生游戏所需要的音乐或音响效果的伴音信号。即，CPU核心部328按照存贮卡30中的外部存贮器32内包含的游戏程序控制音响电路378，能由该音响电路378输出需要之伴音信号。

现就该游戏机300的全体动作进行说明。投入电源并进行初始化处理后，CPU核心部328按照存在存贮卡30的外部存贮器32内的程序数据，将BG字符数据(点数据)传送至LCD显示RAM366中的字符RAM(见图5)。同时，BG选色表数据、应显示在液晶显示面板304上的BG字符以及指定其显示位置的字符码等传送至LCD显示器RAM366中的VRAM(图6)。而且，CPU核心部328自外部存贮器32读出应显示在一幅画面上的OBJ字符的字符码、座标显示数据以及属性数据后，通过DMA控制器358及线路缓冲存贮器360加给LCD控制器632。与此相呼应，LCD控制器362执行用于将BG字符及OBJ字符互相结合的图像显示于液晶显示面板304上的处理。即1行OBJ字符数据和存于VRAM的BG字符数据所结合的合成数据通过LCD控制器362暂时存贮在LCD驱动信号缓冲器368中。而且，LCD控制器362依次将点数据加给在行(line)方向与点位置对应的驱动器。即，LCD控制器362，将行选择数据供给LCD段驱动器372的同时，将依次选择各行之列用的数据送给LCD共用驱动器370。经选择的行与列之点在短时间被驱动。换言之，表示其是否能驱动OBJ字符及BG字符的各点的数据，由LCD控制器362供给LCD段驱动372及共用驱动器370，因此，能在液晶显示面板304上显示合成图像。通过高速且依次重复这种动作，能以互相不同的亮度或对比度显示被驱动点。

于是，由游戏机300的游戏处理电路324输出图像信号和伴音信号。即，游戏处理电路324(见图3)中的LCD控制器362向LCD共用驱动器370及LCD段驱动器327提供点数据的同时，音响电路378的伴音信号被送至扬声器310。

如上所述，游戏机300所用的存贮卡30装入适配器10，而该适配器10又被装入游戏机20。所以游戏者利用控制器40，就能以游戏机20按照存在存贮卡30内的游戏程序进行游戏。

控制器40包括与游戏机300的十字形电键开关312一样的十字形电键开关402，用该十字形电键开关402可使游戏字符向上下左右四个方向移动。控制器40还包括按钮开关404、406、408以及410。该按钮开关404、406、408以及410即与游戏机300的按钮开关314及316相对应。控制器40还包括有启动开关412以及选择开关414，开始要进行游戏时使用启动开关412，选择开关414在选择例如游戏方式等时使用。控制器40还包括右开关416及左开关418。因此，由该控制器40向游戏机20输入如图7所示的控制数据。

适配器10是为了将此种游戏机300用的存贮卡30适用于游戏机20的适配器，如图8所示，其具有与游戏机300的32脚接插器308一样的32脚接插器102。而内藏有外部存贮器32的存贮卡30可自由拆装地装在该32脚接插器102上。该接插器102通过与图3所示游戏机的控制总线332、地址总线336以及数据总线340相同的数据总线以及地址总线(注：图8省略了控制总线)与游戏处理电路104连接。游戏处理电路104具有和游戏机300的游戏处理回路324基本相同的结构，因此，该游戏处理电路104中包括CPU326、振荡电路352、LCD控制器362以及音响电路378等。而且，游戏处理电路104及工作RAM106通过总线相接。所以一旦存贮卡30装在接插器102上，则游戏处理电路104通过总线接至存贮卡30的外部存贮器32。

游戏处理电路104还与VRAM108相连接，该VRAM108具有与图3游戏机300的LCD显示RAM368中的VRAM相同的存贮构件。

游戏处理电路104与游戏机300的游戏处理电路324一样，按照存于外部存贮器32的程序执行其游戏。此时图10详细所示的游戏机20送来的如图7所示控制数据经数据总线110加在控制器接口112上。因此，控制器接口112将图7所示那样的控制数据，变换为如图9所示的与来自游戏机300的十字形电键开关312、按钮开关314和316、启动开关318以及选择开关302的控制数据相同的控制数据。所以根据对游戏机20的控制器40(见图1)的操作，能控制监视电视机(未图示)所显示的游戏符的移动或动作。这样，和图3所示游戏机的游戏处理电路324一样，该游戏处理电路104在输出依照游戏进行之伴音信号及图像数据(点信号)的同时，输出时钟信号。

在此虽然已说明的是假设游戏处理电路104发生不同亮度或对比度的点图像数据，但也可以发生例如不同色调的点图像数据。

来自游戏处理电路104的伴音信号，通过用于将该适配器10接至游戏机20的接插器113，直接传送至游戏机20(见图10)。图像数据(点数据)传送至数字信号接口114。简言之，该数字图像数据接口114，将游戏处理电路104以串行方式供给的四灰度(2位)图像数据的水平方向8点变换为2字节并行数据，并将其存贮于缓冲RAM116。游戏处理电路104供给的图像数据为8灰度(3位)的点数据时，则其水平方向8点变换为3字节的并行数据，并使其存贮于缓冲RAM116内。此时，灰度数据或色调数据被变换为游戏机20的字符数据形式后依次被存贮于缓冲器RAM116。因此，游戏机20通过数据总线110、地址总线118、控制总线110、接插器113以及接插器220(见图10)与数字图像数据接口114相连接，便能自游戏机20输出监视电视机(未图示)用的图像信号。

参见图10，该游戏机20包括CPU204及PPU206。CPU204及PPU206通过数据总线208和地址总线210、接插器202以及接插器113(见图8)与适配器10的数据总线110及地址总线118相连接。设有和CPU204及PPU206相关连的工作RAM212，而该工作RAM212也与数据总线208及210相连接。来自控制器40的控制数据也供给CPU204。PPU206依据适配器10的数字图像数据接口114，即缓冲RAM116所给的字符数据，与字符RAM214及CGRAM(色彩发生器RAM)216联动，输出由光栅扫描式显示器显示的图像数据，并将其供给视频编码器218。来自该视频编码器218的图像信号被送至RF调制器220，或送至输出端子222。

另外，该游戏机20设有伴音CPU224、伴音DSP226及伴音RAM228，来自伴音DSP226的伴音信号或通过接插器202由适配接器10的游戏处理电路104所供给的伴音信号经放大器230放大后供给RF调制器220或输出端子222。

图11详细表示适配器10中的控制器接口112以及数字图像数据接口114。控制器接口112具有控制数据写入寄存124，该寄存器用于寄存游戏机20的CPU204通过数据总线110送来的控制数据。寄存于该控制数据写入寄存器124之控制数据，被送至数据选择器126的同时，也被送至复位信号发生电路128。数据选择器126将寄存于寄存器124的数据输出至游戏处理电路104(见图8)的输入端子104a。此时，为了将控制器40(见图1及图10)所给出的如图7所示数据格式的控制数据，变换为如图9所示数据格式的控制数据，数据选择器126选出A按钮开关408、B按钮开关410、选择开关412、启动开关414及十字形电键开关402的信号之后，按照如图9所示数据格式顺序将其排列，并对应游戏处理电路104输出端子104b所给的信号，每次输出4位控制数据。控制数据供给复位电路128。但该复位电路具有例如NAND电路，在控制器数据中某规定条件成立时，则将复位信号供给游戏处理电路104的复位端子104c(为输入图4所示复位信号的端子)。

数字图像数据接口114，自游戏处理电路104的输出端子104d接收时钟脉冲的同时，还自游戏处理电路104的输出端子104e及104f接收点数据DT0及DT1。来自输出端子104e的点数据DT0寄存于8位移位寄存器128。来自输出端子104f的点数据DT1也同样寄存于8位移位寄存器130。移位寄存器128及130是用来将以位串行输出的点数据DT0及DT1分别变换为8位并行字符数据，它们根据时钟脉冲(CP)工作。若8位点数据DT0及DT1分别寄存于移位寄存器128及130，则其响应写入地址计数器132所供给的锁存信号，锁存于数据锁存器134及136。被该数据锁存器134及136锁存的字符数据供给数据选择器138。

上面，说明了游戏处理电路104发生用2位表示灰度的图像数据的情况，而游戏处理电路104发生用3位表示色调的图像数据时，也能以同样处理方式将位串行点数据变换为8位并行字符数据。即，数字图像数据接口114自游戏处理电路104的输出端子104e、104f及104g(未图示)接收到对应红、绿、蓝的点数据DT0、点数据DT1及点数据DT2(未图示)，并将它们分别寄存于移位寄存器128、移位寄存器130以及另一移位寄存器(未图示)。一旦各8位点数据寄存于各个移位寄存器，则移位寄存器的输出将如上述说明那样被锁存于数据锁存器134、136以及另一数据锁存器中，并供给数据选择器138。以下，游戏处理电路104所发生的图像数据，无论为多少位的点数据，同样能将其变换为8位并行字符数据，供给数据选择器138。

写入地址计数器1 32对应游戏处理电路104所提供的时钟脉冲(CP)而加1，并发生14位写入地址。因此，写入位址计数器132每计八个时钟脉冲(CP)，锁存信号就加给锁存器134和136。因此，由数据锁存器134及136向数据选择器138供给8位并行点数据DT0及DT1(字符数据)。在数据选择器138内，写入地址计数器132的最低位A0及/A0(本说明书中的“/”为反向之意的条杆记号)将被当做使能信号DT0EN及DT1EN，供给数据选择器138。

另一方面，来自写入地址计数器132的写入地址通过地址总线140供给地址选择器142，同时也供给块(block)号寄存器144。另一方面，由数据选择器138所选择输出的字符数据通过数据总线146供给缓冲RAM116。

在此，就游戏处理电路为何输出2位点数据DT0及DT1加以说明。游戏机300的VRAM的存贮格式示于图6，但是该图6的VRAM格式只表示一块BG的某一平面，实际上如图12所示，为了显示以2位表示的灰度，在VRAM上形成二块平面，即形成平面PL0及平面PL1。点数据DT0为前一平面PLO的点数据，而点数据DT1为后一平面PL1的点数据。因此，图11的实施例，为了让二个点数据DT0及DT1分别变换为字符数据，使用二个移位寄存器128及130，并用数据选择器138对其选择，将用于二块平面PL0及平面PL1的字符数据写入RAM116。游戏处理电路104输出分别对应红、绿、蓝的3位点数据DT0、DT1及DT2(未图示)时，分别对应红、绿、蓝的三块平面PL0、平面PL1以及另一平面PL2(未图示)形成于VRAM。从而根据各平面发生的点数据DT0～DT2，经移位寄存器串行一并行变换，并经数据选择器选择后，三块平面PL0、平面PL1及平面PL2(未图示)用的字符数据被写入缓冲RAM116。

还有，图11所示块号寄存器144对来自写入地址计数器132的写入地址译码后，将与其对应的块号经过数据总线110送至游戏机20。在此所谓块(block)号是指图12所示的块1～块18。假如游戏机300的液晶显示面板304由垂直方向(纵向)144点所构成，则由于以8×8形成一个游戏符，故液晶显示面板304的垂直方向(纵向)被分割为18(＝144÷8)个块。这样的块号由块号寄存器144供给游戏机20。在缓冲器RAM116内，则如图13所示，在其各块中写入字符数据。但是该缓冲RAM116存贮容量约为VRAM的四分之一，而每完成图13所示之块，便由游戏机将其读出。因此，缓冲器RAM116的存贮容量小一点也无妨。

如上所述，在缓冲器RAM116与工作RAM212之间作理想的数据传送时，缓冲器RAM116只要有1个块的存贮容量即可。然而，游戏机20的CPU204在后述最优先中断NM1的处理中，不能进行自缓冲器RAM116至工作RAM212的数据传送。所以考虑到NM1中断中被存于缓冲器RAM116的字符数据(约1.7～1.8个块)，最好让缓冲RAM116具有4个块的存贮容量。

另一方面，通过地址总线118将地址数据自游戏机20供给地址译码器148。地址译码器148将该地址数据译码后，输出信号RD1、RD2、RD3及RD4。来自地址译码器148的信号RD3送至读出地址计数器150，读出地址计数器150则每遇信号RD3即被加1，输出缓冲RAM116的读出地址。该读出地址被送至地址选择器142，地址选择器142接受来自地址译码器之信号RD4，有选择地将来自写入地址计数器132的写入地址或来自读出地址计数器150的读出地址供给缓冲RAM116。即，要将字符数据写入缓冲RAM116时，当然要选择写入地址，而要将字符数据从缓冲器RAM116读出至游戏机时，则选择读出地址。因此，分别由写入地址计数器132、地址译码器148向缓冲RAM116供给写入信号(W)、读出信号(R)。然后，将缓冲器RAM116所读出的数据寄存于读出数据寄存器152，并由此通过数据总线110而供给游戏机20。

缓冲器RAM116所读出的字符数据存贮于游戏机20的工作RAM212(图10)。该工作器RAM212如图14所示包括帧缓冲区域1、帧缓冲区域2以及色彩数据区域0～3。此处存在二个帧缓冲区域1及2的理由为如下。即，要在帧缓冲区域1被应传送至字符RAM214的字符数据完全填满的状态下，再产生应存贮于帧缓冲器区域的字符数据时，则需要用于存贮其的第二帧缓冲区域。接着，帧缓冲区域2被应转送至字符RAM214的字符数据全填满时，由于帧缓冲区域1的字符数据已被传送至字符RAM214，故不需要第三帧缓冲区域。在此，按照自缓冲RAM116读出字符数据的顺序，将图15的字符数据的前方平面与图15的字符数据的后方平面依次存贮于各帧缓冲区域。另一方面，如前所述，图12的平面PL0的点数据DT0及平面PL1的点数据DT1依次写入缓冲RAM116。在此，点数据将自液晶显示面板304的左端点连到右端点，与水平方向的行同步而输出。与之相对，存贮于帧缓冲区域的字符数据，则如图15所示，以字符形式被存贮。即，接在存贮于帧缓冲区域n号的平面PL0的水平方向8点的字符数据之后，在n+1号处存贮与存于n号的字符数据同一水平行的同样水平位置且为平面PL1的水平方向8点的字符数据。接着，在n+2号处存贮应显示在存于n号的水平方向8点字符数据的下一水平行的同样水平位置的8点字符数据。这样，以字符形式存贮的字符数据并非自液晶显示面板304之左端点连至右端点而被存贮。因此，自游戏机20读出缓冲RAM116的字符数据时，若要单纯地依次指定地址来输出应存贮于工作RAM212的帧缓冲器内的字符数据，则需要对缓冲RAM116的写入地址下工夫。从而，在图11的实施例，如图16详细所示，对读出地址与写入地址的给予方法作了变更。

参见图16，接受时钟脉冲(CP)的地址计数器132具有X地址计数器132x及Y地址计数器132y，X地址计数器132x根据时钟脉冲(CP)而加1，Y地址计数器132y则对应X地址计数器132x的进位而加1。x地址计数器132x输出6位地址数据，y地址计数器132y则输出8位地址数据。来自X地址计数器132x的地址数据的最低位A0位就被直接送去作为地址选择器142的写入地址的最低位A0位。然后，X地址计数器132x所留下之A1～A5位被锁存于地址锁存器133x，而Y地址计数器132y的3位A6～A8则被锁存于地址锁存器133y。然后，被地址锁存器133y所锁存的3位A6～A8送去作为写入地址的低位A1～A3位，而锁存于地址锁存器133x的A1～A5位则被送去供给作为其上位的A4～A8位。然后，Y地址计数器132y所余留下来的A9～A13位中，2位A9及A10被送去作为写入地址的最高位。来自Y地址计数器132y的A9～A13位则送至块号寄存器144。A9位则被送去作为对游戏机20(见图11)的中断要求信号IRQ。

另一方面，来自读出地址计数器150(见图11)的地址A0～A10，则直接送给地址选择器142。如此进行地址变换，每块都在缓冲RAM116的各块存贮区域(见图13)写入平面PL0的字符数据及平面PL1的字符数据。因此，只用读出地址计数器150依次加1的读出地址对该缓冲RAM11读出，则图15所示平面PL0的字符数据及平面PL1的字符数据，根据存于帧缓冲区域1之字符数据量，以字符形式被写入工作RAM212(见图14)的帧缓冲区域1及帧缓冲区域2中任何一方的帧缓冲区域内。

现参见图17～图20说明游戏机20的CPU204(见图10)之工作。当游戏机20被复位(Reset)，则在图17的步骤S1进行规定的初始化之后，CPU204在步骤S3判定V标记是否已被设定。在步骤S3若判断V标记确已被设定，则在其下一步骤S5将该V标记复位后进入步骤S7。该步骤S7，将来自控制器40(见图1及图10)的控制数据送至适配器10。控制数据在每隔规定期间被例如设于游戏机20的CPU204内的硬件读入电路(未图示)自动读入，并暂时存贮于控制寄存器。因此，步骤S7，只要单纯将暂存于控制寄存器内的控制数据传送至适配器即可。随着控制数据被送至适配器10，适配器10的控制器接口112(见图8)将被送来的控制数据变换为与游戏机300相同的控制数据后，供给游戏处理电路104。然后在下一步骤S9，CPU204则从置于适配器10程序ROM122中预先设定的色彩数据中，选择任意色彩数据，并将其送入工作RAM212的色彩数据区域(见图14)。即，game boy(商品名称)的液晶显示面板304为黑白显示，而super famicom(商品名称)之类的游戏机20要将其图像信号供给彩色监视电视机。所以必需在黑白图像数据上加色彩数据。为此，在适配器上设置程序ROM122，并在其中预先存贮可选择的m个的色彩数据组合，按照使用游戏机20之游戏者的选择或预先设定所规定的方法，从该程序ROM122中选择色彩数据组，并将其写入工作RAM212。

若选用了有彩色显示能力但只能显示比游戏机20的色彩数更少色彩的存贮卡30及适配器10内的游戏处理电路104时，还可添加色彩数据以使其可从与游戏机20能显示的颜色数同样多的颜色中显示任意颜色。

如图16所示，当中断要求信号IRQ被输入游戏机20的CPU204，CPU204即进行图19所示中断处理。该中断要求信号IRQ如前所述，由于为写入地址的最高第2位A9，故输出该信号IRQ是表示已结束对图13的缓冲RAM116的一个块的字符数据的存贮。从而，游戏机20每逢完成对缓冲RAM116的块区的写入就进行图19的工作。即，在图19的步骤S11，通过DMA将块缓冲器即缓冲RAM116所完成的块的内容传送至帧缓冲器即工作RAM212帧缓冲区域1或2。其传送字节数为320字节(＝160dot×2bit×8line/8bit)。然后，在下步骤S13读入来自块号寄存器114的块号数据。然后，在步骤S15判断该块号数据是否已经变为“18”，即是否已经结束了1帧。当1帧的数据传送完毕，就交换帧缓冲区域(步骤S17)。

如此让字符数据及色彩数存贮于工作RAM212。然后，CPU204根据接于游戏机20的光栅扫描显示器(未图示)的V熄灭(blanking)最初产生的最优先中断信号NMI，进行图20所示工作。即，CPU204根据中断信号NMI，图20的步骤S19，通过DMA将结束了写入的工作RAM212的帧缓冲区域的内容传送至字符RAM214(见图10)。传送字节数为5760(＝160bit×2bit×8line×18block/8hit)。在下一步骤S21，CPU204将存贮于工作RAM212的色彩数据区域的四个色彩数据传送至CGRAM216(见图10)。色彩数据0～色彩数据3均为16位的数据。然后，在下一步骤S23，设置V标记后，返回。

游戏处理电路104(见图8)对缓冲RAM116的写入以及缓冲RAM116通过游戏机200的读出均能在同时进行，但来自写入地址计数器132的写入信号(图21所示)，设定成相对来自地址编码器148的读出信号具有足够长久的时间。因此，用游戏机200进行按照DAM的数据传送时，其对缓冲RAM116的写入动作仅在该读出信号R的时间暂时中断，但由于写入信号W的时间十分长久，故不因缓冲RAM116之读出而妨碍写入，而各块的字符数据能确实地被写入缓冲器RAM116。还有，缓冲RAM116为了在NMI中断处理中能够存贮数据选择器138所供给的字符数据，如前所述，具有4块存贮容量。

如图20所示，字符数据被存贮于字符RAM，并通过让CGRAM存贮色彩数据，以PPU(见图10)输出该字符色彩数据，该数据经视频编码器218编码之后，由游戏机20输出色彩图像信号。

Claims

1.一种显示信息变换装置，是将存贮有由做成以点阵显示器显示图像的第一信息处理装置执行的第一程序的存贮媒体，用于在光栅扫描显示器上显示图像的第二信息处理装置的显示信息变换装置，其特征是具有：

①用于可自由拆装地安装所述存贮媒体的第一连接部；

②用于将所述显示信息变换装置可自由拆装地安装于所述第二信息处理装置的第二连接部；

③执行装于所述第一连接部的所述存贮媒体的第一程序、产生点阵显示用的第一图像信息的信息处理构件；

④将所述第1图像变换为光栅扫描显示用的第二图像信息的图像变换构件；

⑤通过第二连接部将由所述图像变换构件变换后的所述第二图像信息传送至所述第二信息处理装置的传送构件。

2.根据权利要求1所述的显示信息变换装置，其特征是所述第一图像信息包括位串行数据，所述图像变换构件包括将所述串行数据变换为位并行数据的串行/并行变换构件。

3.根据权利要求2所述的显示信息变换装置，其特征是所述图像变换构件包括缓冲存贮器以及将所述位并行数据写入所述缓冲存贮器的写入构件；所述传送构件包括从所述缓冲存贮器读出所述位并行数据的读出构件；所述第二信息处理装置将所述位并行数据变换为所述光栅扫描显示用的图像信号。

4.根据权利要求1、2或3的显示信息变换装置，其特征是所述第一信息处理装置包括执行所述第一程序的信息处理构件，前述信息处理构件与所述第一信息处理装置的信息处理构件相同。

5.根据权利要求1、2、3或4所述的显示信息变换装置，其特征是设有附属于所述第二信息处理装置的操作构件，所述显示信息变换装置还具有能将来自所述操作构件的操作信息变换为适合于所述信息处理构件的操作信息的操作信息变换构件。

6.一种显示处理系统，其特征是有：

①存贮有由做成用点阵显示器显示图像的第一信息处理装置执行的程序的存贮媒体；

②做成在光栅扫描显示器上显示图像的第二信息处理装置；

③执行所述存贮媒体的所述第一程序、发生点阵显示用的第一图像信息的信息处理构件；

④将所述第一图像信息变换为光栅显示用的第二图像信息的图像变换构件；

⑤将所述图像变换手段变换的所述第二图像信息传送至所述第二信息处理装置的传送构件。

7.一种显示信息变换装置，是用来将具有用点阵显示器显示游戏图像的第一游戏机用的游戏程序的存贮器，用于以光栅扫描显示器显示图像的第二游戏机的显示信息变换装置，其特征是具有：

①用于可自由拆装地安装所述存贮器的第一连接部；

②用于将所述显示信息变换装置可自由拆装地安装于第二信息处理装置的第二连接部；

③执行装于所述第一连接部上的所述存贮器的所述游戏程序、并发生用于点阵显示的点数据的游戏处理电路构件；

④将所述点数据变换为用于光栅扫描显示的字符数据的数据变换构件；

⑤通过所述第二连接部将所述数据变换构件变换的所述字符数据传送至所述第二数据的传送构件。

8.一种显示信息变换装置，是将以非易失方式存贮有由做成根据第一标准显示图像的第一信息处理装置所执行的第一程序的存贮媒体，用于做成根据第二标准显示图像的第二信息处理装置的显示信息变换装置，其特征是具有：

①用于可自由拆装地安装所述存贮媒体的第一连接部；

③执行装于所述第一连接部的所述存贮媒体的所述第一程序的信息处理构件；

④根据所述信息处理构件的处理结果而发生所述第一标准图像信息的图像信息发生构件；

⑤将所述第一标准的图像信息变换为所述第二标准的图像信息的图像变换构件；

⑥通过由所述第二连接部将所述图像变换构件变换的所述第二标准的图像信息传送至所述第二信息处理装置的传送构件。

9.根据权利要求8所述的显示信息变换装置，其特征是所述图像变换构件包括将位并行数据以数字方式存贮的缓冲存贮器、以及将所述第一标准的图像信息变换为可存贮于所述缓冲存贮器的形式后作写入的写入构件；所述传送构件具有自所述缓冲存贮器读出所述位并行数据的读出构件；所述第二信息处理装置将所述位并行数据变换为用于显示于光栅扫描显示器的图像信号。