CN1089747A - 冗余效率经过改进的半导体存储器 - Google Patents
冗余效率经过改进的半导体存储器 Download PDFInfo
- Publication number
- CN1089747A CN1089747A CN93120447A CN93120447A CN1089747A CN 1089747 A CN1089747 A CN 1089747A CN 93120447 A CN93120447 A CN 93120447A CN 93120447 A CN93120447 A CN 93120447A CN 1089747 A CN1089747 A CN 1089747A
- Authority
- CN
- China
- Prior art keywords
- memory cell
- cell array
- redundant
- word line
- order
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 230000002950 deficient Effects 0.000 claims abstract description 37
- 241001269238 Data Species 0.000 claims abstract description 4
- 230000008439 repair process Effects 0.000 claims description 18
- 238000003491 array Methods 0.000 claims description 10
- 230000000694 effects Effects 0.000 description 5
- 230000003321 amplification Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 241000406668 Loxodonta cyclotis Species 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
- G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
Abstract
一种行冗余电路,能使熔丝盒修复甚至毗邻正规
存储单元阵列中有毛病的正规存储单元。该行冗余
电路包括:第一存储单元阵列,它包含第一冗余存储
单元阵列;第二存储单元阵列,它毗邻第一存储单元
阵列,并包含第二冗余存储单元阵列;第一和第二读
出放大器,用以从第一和第二存储单元阵列读出数
据;第一和第二熔丝盒,各个接收用以选择块选择地
址信号和行地址信号,和第一和第二冗余字线驱动
器,接收各熔丝盒的输出并分别提供冗余字线驱动信
号。
Description
本发明涉及半导体存储器,更具体地说,涉及一种行冗余电路,用以用备用或冗余存储单元取代一行中有毛病的正规存储单元,以便修理有毛病的存储单元。
如本技术领域中所周知的那样,半导体存储器具有许多行列装置(即呈矩阵形式)的存储单元。通常,半导体存储器的密度增加时,配置在单位面积中的存储单元数就增加。然而,任何一个存储单元只要有毛病,半导体存储器就不能用。因此,为提高半导体存储器的效率,广泛采用冗余技术,用原先就在各行和各列中配置着作冗余用途用的冗余存储单元取代有毛病的正规存储单元。早期的冗余技术是在每次一个位(比特)线或字线接上熔丝,某一正规存储单元出毛病时,与连接有该有毛病的正规存储单元的位线或字线相连接的熔丝就熔断,从而充任了冗余作用。然而,随着半导体存储器密度的大幅度增加,给每一个存储单元都配上熔丝,既不经济,也颇麻烦。因此,有人提出在某一正规存储单元出毛病时对冗余存储单元的内部地址信号进行解码的方法,这种方法通常用于行冗余电路中。
参看图1,图中示出了传统根据内部地址解码法设计的行冗余电路的原理方框图,正规存储单元阵列20L和冗余存储单元阵列30L列在图的左侧,正规存储单元阵列20R和冗余存储单元阵列30R在图的右侧,各个都以输入/输出线50为中心。此外,正规存储单元阵列20L和20R以及冗余存储单元阵列30L和30R还分别与读出放大部分40L和40R相连接。另外还配备有读出放大控制电路60L和60R、冗余字线驱动器70L和70R和熔丝盒80L和80R。这里,各读出放大部分40L和40R包括位线均衡电路、由P型读出放大器和N型读出放大器组成的读出放大器、隔离门等。图1只示出了从存储器提出的两个存储单元,而存储器阵列的数目是可以扩大的。
工作时,冗余存储单元阵列30L和30R是根据从熔丝盒80L和80R提供的冗余地址信号REDL和REDR进行选择,并分别根据冗余字线驱动器70L和70R的输出信号RWLL和RWLR使其发生作用的。换言话说,若左边的正规存储单元阵列20L出毛病,就用左边的冗余存储单元阵列来修理,若右边的正规存储单元阵列20R出毛病,就用右边的冗余存储单元阵列30R来修理。例如,若左边正规存储单元阵列20L的任何一个存储单元出毛病,就在冗余存储单元阵列30L中启用对应于该有毛病的正规字线的冗余字线,并根据冗余地址信号REDL停用正规字线驱动器90L的输出。
现在参看图2,图中示出了为达到冗余作用而对出毛病的地址进行编程用的熔丝盒80L。应该指出的是,接收行地址信号以便在存储器阵列内选择存储单元的晶体管ml至mi都接有熔丝fl至fi,但接收块选择地址信号A0、A1以便选择存储器阵列的那些晶体管都没有接上熔丝。在冗余程序设计中,若块选择地址信号A0和A1是启用到“低”电平且输入了与有毛病存储单元有关的行地址信号,则接收有毛病地址信号的熔丝会因例如激光的投射而熔断,从而使节点n1因转入“高”电平而将冗余字线RWL与信号φX连接起来,进而使冗余字线RWL起作用。
然而,在图2的结构中,由于加到熔丝盒的块选择地址信号A0和A1局限于两个,因而修理工作也受到限制,如图3A和3B中所示,图中标有“X”的虚线表示有毛病的正规字线,实线表示冗余字线。就是说,若正规存储单元阵列中有毛病的正规字线的数目多于设在正规存储单元阵列中的冗余字线的数目,则并不是所有有毛病的字线都可以修复的(见图3B)。也就是说,属于某特定正规存储单元阵列的熔丝盒不能取代但能用来修理属于毗邻正规存储单元阵列的有毛病的正规字线。这是因为各正规存储单元阵列如图2所示的那样具有熔丝盒,而且加到熔丝盒的块选择地址信号A0和A1也局限于两个所致。因此,为了提高效率,起码应额外增设一个熔丝盒,但这种措施对增加半导体存储器的密度对不对说是个沉重的负担。鉴于半导体存储器很大一部分是集成电路,因而熔线盒的数目会逐渐增加,所以这个问题就变得严重。
因此本发明的目的是提供一种行冗余电路,其中毗邻的各存储单元阵列公用一个熔丝盒,从而能够修复甚至毗邻正规存储单元阵列中出毛病的正规存储单元。
按照本发明的一个方面,本发明的行冗余电路包括:第一存储单元阵列,具有用以取代有毛病的存储单元的第一冗余存储单元阵列;第二存储单元阵列,毗邻第一存储单元阵列,且具有用以取代有毛病的存储单元的第二冗余存储单元阵列;第一和第二读出放大器,在第一与第二存储单元阵列之间形成,用以从第一和第二存储单元阵列读出数据;第一和第二熔丝盒,各个接收供选择冗余存储单元阵列的块选择地址信号和供选择所选取的冗余存储单元阵列中的冗余字线的行地址信号,各熔丝盒的熔丝装在接收块选择地址信号的通路上;和第一第二冗余字线驱动器,接收各熔丝盒的输出,分别用以给第一和第二冗余存储单元阵列提供冗余字线驱动信号,从而使各冗余字线驱动器能够修理第一和第二存储单元阵列中有毛病的存储单元。
此外,各熔丝盒包括:第一和第二MOS晶体管,各晶体管接收第一和第二块选择地址信号;第一和第二熔丝,分别连接在熔丝盒的输出端与第一和第二MOS晶体管之间;和第三MOS晶体管,接收第三块选择地址信号,连接在熔丝盒的输出端与地基准电压之间。
参看各附图说明本发明的最佳实施例可以更清楚地了解本发明的上述目的和其它优点。
图1是现有技术传统的行冗余电路的方框图。
图2是图1中所示的熔丝盒的详细电路图。
图3A和图3B是应用图2的熔丝盒进行各种修复工作的方框图,
图4是本发明行冗余电路的方框图。
图5A和5B是图4中所示的熔丝盒和冗余字线驱动器的详细电路图。
图6A至6C是应用图4的熔丝盒进行各种修复工作的方框图。
现在翻看图4,本发明的行冗余电路具有:左读出放大控制电路160L,接右读出放大部分40R;右读出放大控制电路160R,接左读出放大部分40L;左熔丝盒180L,接收行地址和块选择地址信号,供选择左和右正规存储单元阵列20L和20R中的存储单元用;右熔丝盒180R,接收行地址和块选择地址信号,供选择右和左正视存储单元阵列20R和20L中的存储单元,左冗余字线驱动器170L,接左熔丝盒180L,供启用左冗余存储单元阵列30L和右冗余存储单元阵列30R;和右冗余字线驱动器170R,接右熔丝盒180R,供启用左冗余存储单元阵列30L和右冗余存储单元阵列30R。更详细地说,应该指出的是,左右冗余存储单元阵列30L和30R各个又再分成第一和第二冗余存储单元阵列块。各左右冗余存储单元阵列30L和30R的第一冗余存储单元阵列块通常接来自左冗余字线驱动器170L的左字线驱动信号RWLL。同样,各左右冗余存储单元阵列30L和30R的第二冗余存储单元阵列块通常接来自右冗余字线驱动器170R的右字线驱动信号RWLR。于是,利用两个熔丝盒180L和180R,在左和右冗余存储单元阵列30L和30R中4个冗余字线可以被控制去修理有毛病的正规字线,因为冗余字线共享熔丝盒。
例如,当左和右正视存储单元阵列20L和20R有如图6A所示的一个有毛病的字线(图中该有毛病的字线的数号比在左和右的冗余存储单元阵列30L和30R的冗余线的数号小)时,行冗余电路就进行与图1传统的行冗余电路同样的修复操作。然而,例如,当右正规存储单元阵列20R没有有毛病的字线,且左正规存储单元阵列20L有毛病的字线有两个有毛病的字线时,行冗余电路就编程得使右熔丝盒180R和左熔丝盒180L都给有毛病的左正规存储单元阵列20L进行冗余操作。于是在左正规存储单元阵列20L中两个有无病的字线皆可用左和右熔丝盒180L和180R修复。同时,当左正规存储单元阵列20L中没有有毛病的字线,且右正规存储单元阵列20R有两个有毛病字线时,则在右正规存储单元阵列20R中的两个有毛病的字线皆可用左和右熔丝盒180L和180R来修复。本发明的行冗余电路与具有两个冗余字线驱动器和两个熔丝盒的单元个正规存储单元阵列具有同样的效果。因此,冗余效率比图1的传统装置基本上提高了1倍。
本发明的冗余字线驱动器170L、170R和熔丝盒180L、180L可分别采用图5A和5B所示的那一种。按照本发明的一个实施例和体现出本发明的特点的虚线方框182L和182R中所示的那样,熔丝盒180L和180R加有块选择信号RAK、
RAK和RAM,并配备有熔丝Fk和F1分别接MOS晶体管Mk和Ml,两晶体管分别接收块选择地址信号RAK和
RAK。此外,行地址信号输入晶体管Ml和Mi中,以便选择冗余存储单元阵列30L和30R中的冗余字线RWLL和RWLR。虚线方框182L和182R系设计得使冗余字线驱动器170L和170R能根据熔线Fk和F1的连接/不连接情况自由启用左冗余存储单元阵列30L或右冗余存储单元阵列30R中包含的冗余字线。因此,图5A中所示的左熔线盒180L和左冗余字线驱动器170L既可修复左正规存储单元阵列20L中有毛病的字线,也可以修复右正规存储单元阵列20R中有毛病的字线。同样,图5B中所示的右熔丝盒180R和右冗余字线驱动器170R既能修复右正规存储单元阵列20R中有毛病的字线,也能修复左正规存储单元阵列20L中有毛病的字线。NMOS晶体管137和138构成冗余字线驱动器170L和170R的输出电路,该两驱动器在冗余操作过程中分别启用冗余字线RWLL和RWLR。
现在结合图5A和5B详细说明图4的行冗余电路。
前面说过,由于图2中所示的传统熔丝盒80L的熔丝没有接接收块选择地址信号A0和A1的MOS晶体管,因而属于存储单元阵列20L的熔丝盒80L和冗余字线驱动器70L不能修理毗邻存储单元阵列20R中有毛病的正规字线。然而,本发明的熔丝盒180L和180R,其熔丝Fk和F1接接收块选择地址信号RAK和
RAK的MOS晶体管Mk和Mk,所以它们能修复甚至在毗邻正视存储单元阵列中有毛病的正规字线。
为便于说明起见,这里假设,左正规存储单元阵列20L中没有有毛病的正规字线,右正规存储单元阵列20R中有两个有毛病的正规字线,且冗余存储单元阵列30L和30R各个包括第一和第二冗余字线,其中第一冗余字线通常接到左冗余字线驱动器170L的左冗余字线驱动信号RWLL,而第二冗余字线则通常接到右冗余字线驱动器170R的右冗余字线驱动信号RWRL。如果图5A的虚线框182L接收块选择地址信号RAK和
RAK,以通过编程选择右正规存储单元阵列20R,且用来寻址有毛病存储单元的行地址信号加到MOS晶体管Ml至Mi,则图4的行冗余电路能配合图5B的右熔丝盒180R和右冗余字线驱动器170R修复左正规存储单元阵列20R中的两个有毛病的字线(见图6B)。这时,由于左右读出放大部分40L和40R的启用只取决相应存储单元阵列的块选择地址信号,而与当时所选用的冗余字线驱动器无关,因而可以通过左读出放大部分40L从左冗余存储单元阵列30L读取数据。从图6A至6C可以清楚地知道,由于本发明行冗余电路的熔丝盒和冗余字线驱动器如上面谈过的那样与具有两个熔丝盒和两个冗余字线驱动器的单个存储单元阵列具有相同的效果,因而冗余效率提高到最高限度。因此,万一在一个特定的正规存储单元阵列中有毛病的正规字线的数目多于设在此特定正规存储单元阵列的熔丝盒的数目,本发明就与传统的装置不一样,无需附设额外的熔丝盒,而是,提供给邻近正规存储单元阵列的熔丝盒被用来修复有毛病的正规字线,从而避免了芯片密度因熔丝盒数目增加而变坏。
图5A和5B只示出了最佳体现出本发明想法的一个最佳实施例,在不脱离本发明技术范围的前提下是可以对上述结构进行种种修改的。应该理解的是,块选择地址信号和所使用的熔丝的数目可以根据正规和冗余存储单元阵列中存储单元的数目适当调整。
如上面所说的,在本发明的行冗余电路中,各熔丝盒和冗余字线驱动器能修复毗邻各存储器阵列中的毛病,因而为提高冗余效率无需增加熔丝盒,从而避免了芯片密度变坏,而且使冗余效率基本上提高到传统设备的两倍。
Claims (5)
1、半导体存储器用的一种行冗余电路,包括:一存储单元阵列,具有用以取代有毛病的存储单元的第一冗余存储单元阵列;第二存储单元阵列,毗邻所述第一存储单元阵列,且具有用以取代有毛病的存储单元的第二冗余存储单元阵列;和读出放大装置,在所述第一与第二存储单元阵列之间形成,用以从所述第一和第二存储单元阵列读出数据,其特征在于,它还包括:
熔丝盒,接收用以选择冗余存储单元阵列的块选择地址信号和用以选择所选用的冗余存储单元阵列中的冗余字线的行地址信号,所述熔线盒装置的熔丝装设在接收所述块选择地址信号的一个通路上;
冗余字线驱动装置,接收所述熔丝盒装置的输出,用以将冗余字线驱动信号分别提供给所述第一和第二冗余存储单元阵列。
2、如权利要求1所述的行冗余电路,其特征在于,所述冗余字线驱动装置能修复第一和第二存储单元阵列中有毛病的存储单元。
3、如权利要求1所述的行冗余电路,其特征在于,所述熔丝盒装置包括:
行地址信号接收装置,用以接收供选择所选取的冗余存储单元阵列中的冗余字线;
第一和第二MOS晶体管,各个接收第一和第二块选择地址信号;
第一和第二熔丝,分别连接在所述熔丝盒装置的输出端与所述第一和第二MOS晶体管之间;和
第三MOS晶体管,接收第三块选择地择信号,连接在所述熔丝盒装置的输出端与地基准电压之间。
4、半导体存储器用的一种行冗余电路,包括:第一和第二存储单元阵列,彼此毗邻配置;和第一和第二读出放大器,分别接所述第一和第二存储单元阵列,用以从所述第一和第二存储单元阵列读出数据,其特征在于还包括:
第一和第二冗余存储单元阵列,分别受所述第一和第二存储单元阵列的支配,所述第一和第二冗余存储单元阵列各个又分成第一和第二冗余存储单元阵列块;
第一熔丝盒,接收用以选择冗余存储单元阵列的块选择地址信号和用以选择所选取的冗余存储单元阵列中的冗余字线,所述第一熔丝盒的熔丝装设在接收所述块选择地址信号的通路上;
第一冗余字线驱动器,接收所述第一熔丝盒的输出,用以给各第一和第二冗余存储单元阵列的所述第一冗余存储单元阵列块提供冗余字线驱动信号;
第二熔线盒,接收用以选择冗余存储单元阵列的块选择地址信号和用以选择所选择的冗余存储单元阵列中的冗余字线,所述第二熔丝盒的熔丝装设在接收所述块选择地址信号的通路上;和
第二冗余字线驱动器,接收所述第二熔线盒的输出,用以给各第一和第二冗余存储单元阵列的所述第二冗余存储单元阵列块提供冗余字线;
因此,所述第一和第二冗余字线驱动顺各个能分别修复第一和第二存储单元阵列中有毛病的存储单元。
5、如权利要求4所述的行冗余电路,其特征在于,所述第一和第二熔丝盒包括:
行地址信号接收装置,用以选择所选择的冗余存储单元阵列中的冗余字线;
第一和第二MOS晶体管,各个接收第一和第二块选择地址信号;
第一和第二熔丝,分别连接在各第一和第二熔丝盒与所述第一和第二MOS晶体管之间;
第三MOS晶体管,接收第三块选择地址信号,连接在各第一和第二熔丝盒的输出端与地基准电压之间。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR23440/92 | 1992-12-07 | ||
KR1019920023440A KR950004623B1 (ko) | 1992-12-07 | 1992-12-07 | 리던던시 효율이 향상되는 반도체 메모리 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1089747A true CN1089747A (zh) | 1994-07-20 |
CN1040707C CN1040707C (zh) | 1998-11-11 |
Family
ID=19344839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN93120447A Expired - Fee Related CN1040707C (zh) | 1992-12-07 | 1993-12-07 | 冗余效率经过改进的半导体存储器 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5359560A (zh) |
JP (1) | JP3745388B2 (zh) |
KR (1) | KR950004623B1 (zh) |
CN (1) | CN1040707C (zh) |
DE (1) | DE4341692C2 (zh) |
GB (1) | GB2273187B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100437814C (zh) * | 2003-07-04 | 2008-11-26 | 旺宏电子股份有限公司 | 具有内建错误纠正能力的存储器元件 |
CN102270497A (zh) * | 2010-06-02 | 2011-12-07 | 王彬 | 以影子非挥发存储器配置冗余存储的存储器 |
CN101377959B (zh) * | 2007-08-30 | 2012-01-04 | 晶豪科技股份有限公司 | 冗余位线修复的选择方法及其装置 |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5491664A (en) * | 1993-09-27 | 1996-02-13 | Cypress Semiconductor Corporation | Flexibilitiy for column redundancy in a divided array architecture |
KR960008825B1 (en) * | 1993-11-18 | 1996-07-05 | Samsung Electronics Co Ltd | Row redundancy circuit and method of semiconductor memory device with double row decoder |
JP3553138B2 (ja) * | 1994-07-14 | 2004-08-11 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
JPH08153399A (ja) * | 1994-11-29 | 1996-06-11 | Nec Corp | 半導体記憶装置 |
GB2312974A (en) * | 1996-05-10 | 1997-11-12 | Memory Corp Plc | Memory replacement |
JP2848451B2 (ja) * | 1996-07-10 | 1999-01-20 | 日本電気株式会社 | 半導体メモリ |
JPH10275493A (ja) * | 1997-03-31 | 1998-10-13 | Nec Corp | 半導体記憶装置 |
JPH10334689A (ja) * | 1997-05-30 | 1998-12-18 | Fujitsu Ltd | 半導体記憶装置 |
US6137157A (en) * | 1997-06-02 | 2000-10-24 | Townsend And Townsend And Crew Llp | Semiconductor memory array having shared column redundancy programming |
DE69826075D1 (de) * | 1997-06-30 | 2004-10-14 | Siemens Ag | Technik zur Reduzierung der Anzahl der Schmelzsicherungen bei einer DRAM mit Redundanz |
DE19729579C2 (de) * | 1997-07-10 | 2000-12-07 | Siemens Ag | Verfahren zum Aktivieren einer redundanten Wortleitung bei Inter-Segment-Redundanz bei einem Halbleiterspeicher mit in Segmenten organisierten Wortleitungen |
US6154851A (en) * | 1997-08-05 | 2000-11-28 | Micron Technology, Inc. | Memory repair |
KR100480567B1 (ko) * | 1997-10-27 | 2005-09-30 | 삼성전자주식회사 | 반도체메모리장치 |
TW341367U (en) * | 1997-10-28 | 1998-09-21 | Utek Semiconductor Corp | An auto repairing memory |
KR100486216B1 (ko) * | 1997-11-06 | 2005-08-01 | 삼성전자주식회사 | 반도체메모리장치의리던던시메모리셀제어회로 |
US6005813A (en) * | 1997-11-12 | 1999-12-21 | Micron Technology, Inc. | Device and method for repairing a semiconductor memory |
US6157582A (en) * | 1997-11-17 | 2000-12-05 | Cypress Semiconductor Corporation | Dynamic pull-up suppressor for column redundancy write schemes with redundant data lines |
KR100492795B1 (ko) * | 1997-12-31 | 2005-08-12 | 주식회사 하이닉스반도체 | 뱅크선택회로 |
US6144593A (en) | 1999-09-01 | 2000-11-07 | Micron Technology, Inc. | Circuit and method for a multiplexed redundancy scheme in a memory device |
JP2001101892A (ja) | 1999-09-30 | 2001-04-13 | Mitsubishi Electric Corp | 半導体記憶装置 |
KR100498610B1 (ko) * | 1999-12-22 | 2005-07-01 | 주식회사 하이닉스반도체 | 뱅크 구분없이 휴즈 박스를 사용하는 로우 리던던시 회로 |
US6249466B1 (en) * | 2000-03-23 | 2001-06-19 | Cypress Semiconductor Corp. | Row redundancy scheme |
US6498756B2 (en) * | 2000-06-28 | 2002-12-24 | Hynix Semiconductor Inc. | Semiconductor memory device having row repair circuitry |
DE10121182C1 (de) * | 2001-04-30 | 2002-10-17 | Infineon Technologies Ag | MRAM-Halbleiterspeicheranordnung mit redundanten Zellenfeldern |
KR100400307B1 (ko) * | 2001-05-09 | 2003-10-01 | 주식회사 하이닉스반도체 | 로오 리페어회로를 가진 반도체 메모리 장치 |
KR100379556B1 (ko) * | 2001-05-15 | 2003-04-10 | 주식회사 하이닉스반도체 | 반도체 메모리의 컬럼 리페어 장치 |
KR100413762B1 (ko) * | 2001-07-02 | 2003-12-31 | 삼성전자주식회사 | 뱅크 수를 가변할 수 있는 반도체 장치 및 그 방법 |
US7093156B1 (en) * | 2002-05-13 | 2006-08-15 | Virage Logic Corp. | Embedded test and repair scheme and interface for compiling a memory assembly with redundancy implementation |
US7111193B1 (en) * | 2002-07-30 | 2006-09-19 | Taiwan Semiconductor Manufacturing Co. Ltd. | Semiconductor memory having re-configurable fuse set for redundancy repair |
US7308598B2 (en) | 2004-11-04 | 2007-12-11 | International Business Machines Corporation | Algorithm to encode and compress array redundancy data |
US7373573B2 (en) | 2005-06-06 | 2008-05-13 | International Business Machines Corporation | Apparatus and method for using a single bank of eFuses to successively store testing data from multiple stages of testing |
KR100809683B1 (ko) * | 2005-07-14 | 2008-03-07 | 삼성전자주식회사 | 멀티 로우 어드레스 테스트 시간을 감소시킬 수 있는반도체 메모리 장치 및 멀티 로우 어드레스 테스트 방법. |
US9030897B2 (en) * | 2012-08-31 | 2015-05-12 | SK Hynix Inc. | Memory and memory system for preventing degradation of data |
KR20170055222A (ko) | 2015-11-11 | 2017-05-19 | 삼성전자주식회사 | 리페어 단위 변경 기능을 가지는 메모리 장치 및 메모리 시스템 |
CN113327641A (zh) * | 2020-02-28 | 2021-08-31 | 中芯国际集成电路制造(上海)有限公司 | eFuse存储单元、eFuse存储阵列及其使用方法、eFuse系统 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2590897B2 (ja) * | 1987-07-20 | 1997-03-12 | 日本電気株式会社 | 半導体メモリ |
JP2776835B2 (ja) * | 1988-07-08 | 1998-07-16 | 株式会社日立製作所 | 欠陥救済用の冗長回路を有する半導体メモリ |
JP2547633B2 (ja) * | 1989-05-09 | 1996-10-23 | 三菱電機株式会社 | 半導体記憶装置 |
US5268866A (en) * | 1992-03-02 | 1993-12-07 | Motorola, Inc. | Memory with column redundancy and localized column redundancy control signals |
-
1992
- 1992-12-07 KR KR1019920023440A patent/KR950004623B1/ko not_active IP Right Cessation
-
1993
- 1993-12-07 US US08/162,467 patent/US5359560A/en not_active Expired - Lifetime
- 1993-12-07 JP JP30651993A patent/JP3745388B2/ja not_active Expired - Fee Related
- 1993-12-07 GB GB9325036A patent/GB2273187B/en not_active Expired - Lifetime
- 1993-12-07 DE DE4341692A patent/DE4341692C2/de not_active Expired - Fee Related
- 1993-12-07 CN CN93120447A patent/CN1040707C/zh not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100437814C (zh) * | 2003-07-04 | 2008-11-26 | 旺宏电子股份有限公司 | 具有内建错误纠正能力的存储器元件 |
CN101377959B (zh) * | 2007-08-30 | 2012-01-04 | 晶豪科技股份有限公司 | 冗余位线修复的选择方法及其装置 |
CN102270497A (zh) * | 2010-06-02 | 2011-12-07 | 王彬 | 以影子非挥发存储器配置冗余存储的存储器 |
Also Published As
Publication number | Publication date |
---|---|
KR950004623B1 (ko) | 1995-05-03 |
DE4341692C2 (de) | 1999-11-04 |
KR940016279A (ko) | 1994-07-22 |
GB2273187A (en) | 1994-06-08 |
CN1040707C (zh) | 1998-11-11 |
GB2273187B (en) | 1996-12-18 |
JPH06223594A (ja) | 1994-08-12 |
US5359560A (en) | 1994-10-25 |
GB9325036D0 (en) | 1994-02-02 |
JP3745388B2 (ja) | 2006-02-15 |
DE4341692A1 (de) | 1994-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1040707C (zh) | 冗余效率经过改进的半导体存储器 | |
US5349556A (en) | Row redundancy circuit sharing a fuse box | |
CN1136579C (zh) | 存储电路以及其中所使用的备份电路 | |
CN1039606C (zh) | 消除存储器件中故障的冗余电路 | |
US4656610A (en) | Semiconductor memory device having redundancy means | |
EP0858033B1 (en) | Circuit for repairing defective bit in semiconductor memory device and repairing method | |
EP0361404B1 (en) | Memory circuit provided with improved redundant structure | |
US6813199B2 (en) | Semiconductor memory device with improved saving rate for defective chips | |
JPH03203895A (ja) | 冗長構造を持つ半導体メモリ装置 | |
JPH0660690A (ja) | 半導体メモリ装置 | |
US6115301A (en) | Semiconductor memory device having defect relieving system using data line shift method | |
JPH0320840B2 (zh) | ||
US20030106001A1 (en) | Semiconductor integrated circuit including memory macro | |
KR19990077600A (ko) | 반도체메모리장치 | |
US20010050871A1 (en) | Semiconductor memory integrated circuit | |
JP3254432B2 (ja) | ドメインへの冗長要素グループの選択的割当てによる高信頼性半導体集積回路メモリ | |
US6307794B1 (en) | Semiconductor memory device and signal line shifting method | |
US5452258A (en) | Semiconductor read only memory | |
JPH10275493A (ja) | 半導体記憶装置 | |
US5787043A (en) | Semiconductor memory device having a redundancy capability | |
US6094381A (en) | Semiconductor memory device with redundancy circuit | |
KR100468315B1 (ko) | 리페어 회로 | |
US5757716A (en) | Integrated circuit memory devices and methods including programmable block disabling and programmable block selection | |
US6813198B2 (en) | Semiconductor memory device and method of repairing the same | |
GB2258066A (en) | Semiconductor memory redunduncy |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |