CN1099167A - 在扫描链中包含有非可扫描部件状态的方法和装置 - Google Patents
在扫描链中包含有非可扫描部件状态的方法和装置 Download PDFInfo
- Publication number
- CN1099167A CN1099167A CN94107768A CN94107768A CN1099167A CN 1099167 A CN1099167 A CN 1099167A CN 94107768 A CN94107768 A CN 94107768A CN 94107768 A CN94107768 A CN 94107768A CN 1099167 A CN1099167 A CN 1099167A
- Authority
- CN
- China
- Prior art keywords
- scanning
- register setting
- register
- address
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318583—Design for test
- G01R31/318586—Design for test with partial scan or non-scannable parts
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
- Facsimiles In General (AREA)
Abstract
一种可扫描逻辑单元,包含有一个或多个存储寄
存器,以复制形式保存从可扫描单元交换传送到非可
扫描单元中寄存器的数据。当扫描单元经受扫描测
试时,寄存器将包含有关传送到非可扫描单元中的状
态信息。当可扫描和非可扫描单元处于运行状态时,
寄存器向非可扫描单元提供状态信息,用以继续操
作。
Description
本发明一般涉及数字装置,尤其涉及这样一种装置,它把传输到非可扫描单元的状态信息结合进可扫描电路的扫描链中。
目前的数字设计技术水平状况常常要求具有这样一些特点,即允许设计的产品在生产期间和最终用户使用现场两者均能进行测试。数字设计中用作测试工具的更为普遍的测试技术之一是所谓的“基于扫描的设计”。它包括附加逻辑于传统的数字电路中,这样一旦测试信号来到,便可把数字电路的基本储存单元(例如,锁存器,寄存器级,触发器及类似器件)配置构成一个或更多个扩展的移位寄存器(扫描链)。然后把测试模式(“矢量”)引入(“扫描”)至如此形成的扫描链,而数字电路返回其标准配置构图,并允许正常运行一个或多个操作周期。然后,如此来重新建立扫描链,使产生的数字系统的寄存状态得以转移和检验。
换句话说,允许待测数字电路正常运行,一直到扫描测试使电路停止的那一时刻。然后建立扫描链的配置构图,转移、观测和重新设置电路的寄存状态,并允许单元在返回其标准构图之后运行。扫描设计对建立数字电路“寄存状态”(也即基本存入诸单元在任一时刻,即时假定的状态)的可控制性和可观测性提供一有效而效率高的方法,在该方法中,可使待测单元的运行在任一时刻即时停止,将单元重新配置构成其扫描构图,并使该状态得以恢复、观测和更换于是待测数字电路可返回到正常的操作模式,且继续保持到再次停止,并如上所述那样观测其寄存的状态。
在目前该技术领域中数字单元的设计常常要把这样一些可扫描元件和设计成不可扫描的标准现成元件(例如,微处理器,随机存取存储器(RAM)以及类似元件)相组合。因此,这些标准元件的寄存状态超出了扫描测试程序的可控制和可观测范围。这种可扫描元件与非可扫描元件的组合会严重限制整个组合体的可测试性。
由于这样一些非可扫描部件不能包括到任何扫描串中,因此,在可扫描部件的扫描测试(或初始化)之后,任何可能保持的初始寄存状态值均须被看作为不确定的。这种不确定的状态倾向于在其它地方传播不确定性,迫使采用下列几种方法之一加以补救:(1)增加额外的逻辑电路,以阻止不确定状态传播的形成和传播(和接收电路的大量不可测区域);(2)增加跟随扫描的复杂测试时序,以便从功能上消除不确定状态;或(3)上述方法的若干组合。
因此,可以看出,为了测试目的有必要使不可扫描电路的寄存状态与可扫描电路共同存在。
本发明认为,不可扫描元件的某些寄存状态起因于扫描单元,并由它加以转移。因此,按照本发明,把由可扫描元件转移的寄存状态加以复制,并存储于包含在可扫描电路内的可扫描寄存器中。因而,扫描测试可扫描元件将同样允许观测非可扫描元件的无缺陷寄存状态。
图1是结合本发明与非可扫描元件相耦合的可扫描元件的示意图说明;
图2是说明本发明的操作时序图;
图3是说明用本发明来转换操纵运行操作模式和扫描操作模式的流程图。
现在参见附图,具体地说为图1,它示出一数字系统的一部分,用参考号10表示。它包括两个系统元件12和14。元件12可以是专用集成电路(ASIC),而元件14为一同步随机存取存储器(RAM)。如图1所示,元件12包括功能逻辑电路20,它象征性地表示与输出寄存器22相耦合的元件12中绝大多数的数字电路。输出寄存器的内容通过多路复用器24把多位地址提供给地址总线28,后者把该地址交换传送给同步RAM14的地址寄存器30。响应于从地址寄存器30接收到的地址由同步RAM14的存储器阵列32取得数据,并通过数据总线34交换传送给元件12。
多路复用器24的输出还与阴影寄存器26相耦合,以接收传送给地址寄存器30的地址。
将元件12设计成如上所述意义上的可扫描,也即把其基本存储单元(例如触发器,寄存器,锁存器以及类似器件),包括那些可能组成功能逻辑电路20和输出以及阴影寄存器22,26在内均配置构成可以下列三种模式之一进行操作,即“运行”模式(元件正常操作,而扫描和保持信号还未确立),“保持”模式(元件保持其状态)和“扫描”模式(所有元件被配置构成一个或多个扫描链)。为实现这一目的,将元件12与测试总线36相耦合,以便接收由测试控制装置(未示出)的测试信号:扫描信号和保持信号。另外,测试总线36包含有扫描数据进(SDI)线用于串行交换通过测试矢量(数据串)或代替元件12以前转移的寄存状态。当然,必须通过确立扫描测试信号以接受SDI线上的数据使元件处于扫描模式。
当处于扫描模式时,通过扫描数据出(SDO)输出线使元件12的寄存状态再次串行转移。
在正常操作时,(也即在运行模式期间),保持测试信号并不确立。而保持的未建立状态,就是操作多路复用器24以选择和通过传送输出寄存器22的内容,至地址总线28以及阴影和地址寄存器26,30(全都在系统时钟S_CLK同步控制之下)。在运行模式期间,时常把地址传送给同步RAM14以供欲读出或写入数据的存储器在存储器阵列32中进行寻址。接收到的地址暂时保持在同步RAM14的地址寄存器30中以对存储器阵列32进行寻址。因而,同步RAM14仅是个具有非可扫描寄存元件的通用元件一个例子(除非设计成可扫描-而在本文所讨论的文本中它不是可扫描的)。
现参见图2和图3,将对本发明的操作以包括在扫描链内的寄存状态(即寄存器30中的内容)进行描述。在运行模式(例如,图3的步骤40)期间的一些时间点上,为了转移目的将决定是否进入扫描模式进行变换,以便检查系统10的寄存状态。如何作决定对于本发明来说并不重要,它可以通过编程来决定(如通过提供测试信号的测试单元(未图示))或者,由用户通过手动向测试单元发出命令来更换系统10的寄存状态。
在继续下去之前,先分析图2,它示出寄存器22,26和30的内容。在脱离运行模式(图3步骤40)之前,在时间t0,输出寄存器接收到地址A。在系统时钟S_CLK下一周期即时间t1,输出寄存器接收到地址13,并把输出寄存器22先前的内容(地址A)传送给地址寄存器30和阴影寄存器26。下一周期(时间t2)在阴影和地址寄存器26,30中找到地址B,而输出寄存器22已接收到地址C。
现在时间t3之前,作出决定以转移系统10(即元件12)的寄存状态,这样,在时间t3,脱离步骤40(图3)的运行模式,而有利于进入步骤42,其中,保持测试信号得以确立。如上面所解释的那样在确立时保持信号将冻结元件12的寄存状态。然而,由于同步RAM14是非可扫描的,因此保持信号对它或其寄存状态(即地址寄存器30)无效。于是将确定扫描信号以重新把可扫描寄存器配置构成一个或多个扫描链,并用S_CLK通过可被观测的扫描数据出(SDO)信号线,使元件12的状态进行串行转移。
确立扫描信号的操作将中断对同步RAM14的写操作,以确保在元件12的扫描期间无伪写操作发生。
S_CLK信号同样施加到同步RAM14上,而在获取元件状态期间,将由S_CLK连续地对同步RAM的地址寄存器30提供时钟,以接收输出寄存器22(当然,它是扫描链的一部分)在此时含有的所有内容。因此,在完成扫描时,尚不知道地址寄存器30中的内容是什么,也即其内容是不确定的。在观测之后,当把转移的状态返回到元件12(通过扫描数据进(SDI)信号线),而元件返回到其正常的操作状态时,可通过操作恢复时对存储器阵列32可写入或取出的数据来传播内容不确定的地址寄存器30中的内容。这就是本发明所指的不确定状态的传播。
扫描元件12产生的不确定状态的传播问题通过增设多路复用器24和阴影寄存器26来解决。还将看出,使用多路复用器24和阴影寄存器26提供一种有效的技术,用以包含有实质上是元件12扫描串内非可扫描部分的无故障寄存状态(即地址寄存器30)。
在正常操作期间,施加于多路复用器24控制输入端的保持信号并未确立,所以多路复用器24选择输出寄存器22的内容并把它传送到地址寄存器30。然而,每次这样传递输出寄存器22的状态(即地址),也同时被交换传送并存储于阴影寄存器26内。
在时间t3,测试控制单元响应编程或用户的输入以确立保持测试信号,而运行模式步骤40,经有利于进入步骤44(图3)的步骤42得以脱离。在时间t4,随着保持信号的确立,输出寄存器22和阴影寄存器26将不顾S_CLK,而保持它们的内容(也即,分别为地址D和C)。然而,地址寄存器30将不受保持信号的影响,因此,将接收寄存器26施加的地址C(通过多路复用器24)。扫描信号在时间t4,步骤44(图3)得以确立。于是在步骤46(将持续很多个S_CLK周期),转移和更换元件12的状态,在此期间,地址寄存器30变为不确定。如上所述,扫描信号将中断对同步RAM14进行写操作。因而,在确立扫描信号的同时,对同步RAM14进行写操作得以防止,而在扫描测试期间由元件12假设的各种不确定状态将不会影响同步RAM14中存储器阵列32的内容。
在经过合适的(n-1)个S_CLK脉冲数之后,扫描完成,而元件12的状态得以恢复。这种恢复操作将使元件12处于其脱离运行状态进入扫描之前已进入的状态,也即刚好在时间t3之前保持的状态。然而,在系统10返回到运行模式(步骤40-图3)之前,必须更换地址寄存器30的不确定状态;如果没有更换,则这种不确定性将通过从存储器阵列32中存储单元读出的(或写入其内的)数据传遍系统(例如返回到部件12),它对于正在进行的操作是没有意义的。
为了使地址寄存器30恢复到适当的状态,把确立的保持信号持续一个或多个S_CLK时钟周期。在时间tn-1时钟周期开始期间,由多路复用器24选择扫描进入阴影寄存器的地址,并通过保持信号把它置于地址总线28上,然后把它载入地址寄存器30。在时间tn,系统通过取消扫描和保持信号返回到运行模式(图3的步骤40),其时操作从刚进入步骤42,44之前的时间点恢复,而地址寄存器30包含有合适的地址C。注意,当操作恢复时,地址寄存器30的内容不再是未知的了,也即不是不确定的,而是包含有应为地址C的量。还应注意,在扫描测试刚开始时,已经存储在地址寄存器30中的信息状态事实上通过将它存储于阴影寄存器26而被包含在扫描测试之内。
因此,那些对本技术领域熟练的人员现在应当明白,本发明允许对正常操作下的可扫描器件进行扫描而不用复杂的程序来转移任何不确定的状态。另外,本发明还能在扫描中包含有非可扫描部件(即同步RAM14的地址寄存器30)的无故障状态。
本发明已经以有限“流水线”结构的文本加以描述,该结构包括输出寄存器26和地址寄存器30,允许对同步RAM14的地址交换至少作某些平行处理。此外所示的流水线仅有地址寄存器30作为其非可扫描部件。然而,可以把更多的非可扫描元件,例如同步RAM14加至流水线,例如,在同步RAM14的存储器阵列32与元件12之间进行数据交换用的数据寄存器(图1中虚线所示为数据寄存器36)。由于在元件12的扫描期间,数据寄存器36中的内容是未知的,而增加了另一个不确定性。因此,对本技术熟练的那些人员将认识到,可把本发明的原理加以扩展以包含在非可扫描寄存器中具有更多流水线的流水线结构。
Claims (3)
1、一种在可扫描器件的扫描中含有非可扫描数字器件状态信息的装置,该状态由可扫描器件转换成非可扫描,该装置包含:
在可扫描器件内的寄存装置,用以接收由可扫描器件交换传送到非可扫描器件的状态信息;以及
供选择寄存器装置的装置,用以在扫描测试结束时把它交换传送到非可扫描器件中。
2、在一种数字系统中,它包含可扫描逻辑单元和非可扫描逻辑单元,可扫描逻辑单元具有多个基本存储单元,它可由操作模式配置构成,响应于第一测试信号以形成至少一个扩展过的移位寄存器,某些多个基本状态元件形成第一寄存器装置;非可扫描逻辑单元具有被耦合后用来接收来自第一寄存器装置数据的第二寄存器装置,而该扫描逻辑单元具有包含以下内容的装置:
由多个基本存储单元中另一些单元形成的第三寄存器装置,第三寄存器装置被耦合联接以接收耦合到第二寄存器装置的数据;和
选择装置,耦合联接到第一和第三寄存器装置,用来响应于测试信号之一有选择地把第一寄存器装置或第三寄存器装置的数据交换传送给第二寄存器装置。
3、如权利要求2所述的装置,其特征在于,选择装置为多路复用器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US084,039 | 1993-06-28 | ||
US08/084,039 US5450455A (en) | 1993-06-28 | 1993-06-28 | Method and apparatus for including the states of nonscannable parts in a scan chain |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1099167A true CN1099167A (zh) | 1995-02-22 |
Family
ID=22182499
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN94107768A Pending CN1099167A (zh) | 1993-06-28 | 1994-06-28 | 在扫描链中包含有非可扫描部件状态的方法和装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US5450455A (zh) |
EP (1) | EP0632387A3 (zh) |
JP (1) | JP2902303B2 (zh) |
KR (1) | KR950001534A (zh) |
CN (1) | CN1099167A (zh) |
AU (1) | AU667780B2 (zh) |
CA (1) | CA2124910C (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100447796C (zh) * | 2005-09-29 | 2008-12-31 | 上海奇码数字信息有限公司 | 电路状态扫描链、数据采集系统和仿真验证方法 |
CN102749574A (zh) * | 2012-07-18 | 2012-10-24 | 中国科学院微电子研究所 | 扫描测试方法及电路 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3281211B2 (ja) * | 1995-01-31 | 2002-05-13 | 富士通株式会社 | 同期式メモリを有する情報処理装置および同期式メモリ |
US6415405B1 (en) * | 1998-10-27 | 2002-07-02 | Intrinsity, Inc. | Method and apparatus for scan of synchronized dynamic logic using embedded scan gates |
US6745357B2 (en) | 1998-10-27 | 2004-06-01 | Intrinsity, Inc. | Dynamic logic scan gate method and apparatus |
US6412085B1 (en) * | 1999-08-13 | 2002-06-25 | Intrinsity, Inc. | Method and apparatus for a special stress mode for N-NARY logic that initializes the logic into a functionally illegal state |
CN1391351A (zh) * | 2001-06-12 | 2003-01-15 | 松下电器产业株式会社 | 半导体集成电路装置和半导体集成电路装置的设计方法 |
US7162673B2 (en) * | 2003-11-14 | 2007-01-09 | Integrated Device Technology, Inc. | Scan chain registers that utilize feedback paths within latch units to support toggling of latch unit outputs during enhanced delay fault testing |
US8621304B2 (en) * | 2004-10-07 | 2013-12-31 | Hewlett-Packard Development Company, L.P. | Built-in self-test system and method for an integrated circuit |
US10417363B1 (en) * | 2016-12-27 | 2019-09-17 | Cadence Design Systems, Inc. | Power and scan resource reduction in integrated circuit designs having shift registers |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5936785B2 (ja) * | 1977-04-20 | 1984-09-05 | 株式会社日立製作所 | スキヤンイン方式 |
US4481627A (en) * | 1981-10-30 | 1984-11-06 | Honeywell Information Systems Inc. | Embedded memory testing method and apparatus |
US4827476A (en) * | 1987-04-16 | 1989-05-02 | Tandem Computers Incorporated | Scan test apparatus for digital systems having dynamic random access memory |
US5173904A (en) * | 1987-06-02 | 1992-12-22 | Texas Instruments Incorporated | Logic circuits systems, and methods having individually testable logic modules |
US5155432A (en) * | 1987-10-07 | 1992-10-13 | Xilinx, Inc. | System for scan testing of logic circuit networks |
DE3886038T2 (de) * | 1988-07-13 | 1994-05-19 | Philips Nv | Speichergerät, das einen zur Ausführung einer Selbstprüfung adaptierten statischen RAM-Speicher enthält und integrierte Schaltung, die als eingebauten statischen RAM-Speicher ein solches Gerät enthält. |
JPH0231179A (ja) * | 1988-07-21 | 1990-02-01 | Toshiba Corp | スキャンパスを持つ大規模集積回路装置 |
US5006787A (en) * | 1989-06-12 | 1991-04-09 | Unisys Corporation | Self-testing circuitry for VLSI units |
US5157781A (en) * | 1990-01-02 | 1992-10-20 | Motorola, Inc. | Data processor test architecture |
US5172377A (en) * | 1990-09-07 | 1992-12-15 | Genrad, Inc. | Method for testing mixed scan and non-scan circuitry |
DE4038535A1 (de) * | 1990-12-03 | 1992-06-04 | Siemens Ag | Pruefbare integrierte schaltung und schaltungsbaugruppe |
US5301156A (en) * | 1991-07-18 | 1994-04-05 | Hewlett-Packard Company | Configurable self-test for embedded RAMs |
US5329533A (en) * | 1991-12-26 | 1994-07-12 | At&T Bell Laboratories | Partial-scan built-in self-test technique |
-
1993
- 1993-06-28 US US08/084,039 patent/US5450455A/en not_active Expired - Lifetime
-
1994
- 1994-06-01 CA CA002124910A patent/CA2124910C/en not_active Expired - Fee Related
- 1994-06-20 EP EP94304462A patent/EP0632387A3/en not_active Withdrawn
- 1994-06-27 AU AU66005/94A patent/AU667780B2/en not_active Ceased
- 1994-06-27 JP JP6144504A patent/JP2902303B2/ja not_active Expired - Lifetime
- 1994-06-27 KR KR1019940014782A patent/KR950001534A/ko not_active Application Discontinuation
- 1994-06-28 CN CN94107768A patent/CN1099167A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100447796C (zh) * | 2005-09-29 | 2008-12-31 | 上海奇码数字信息有限公司 | 电路状态扫描链、数据采集系统和仿真验证方法 |
CN102749574A (zh) * | 2012-07-18 | 2012-10-24 | 中国科学院微电子研究所 | 扫描测试方法及电路 |
Also Published As
Publication number | Publication date |
---|---|
AU6600594A (en) | 1995-01-05 |
JPH07141220A (ja) | 1995-06-02 |
US5450455A (en) | 1995-09-12 |
AU667780B2 (en) | 1996-04-04 |
EP0632387A3 (en) | 1996-12-27 |
CA2124910C (en) | 1996-09-10 |
JP2902303B2 (ja) | 1999-06-07 |
CA2124910A1 (en) | 1994-12-29 |
KR950001534A (ko) | 1995-01-03 |
EP0632387A2 (en) | 1995-01-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11085963B2 (en) | Switching FPI between FPI and RPI from received bit sequence | |
JP2873233B2 (ja) | 集積回路 | |
US5450415A (en) | Boundary scan cell circuit and boundary scan test circuit | |
US5623500A (en) | Event qualified test architecture | |
US5781560A (en) | System testing device and method using JTAG circuit for testing high-package density printed circuit boards | |
US6990620B2 (en) | Scanning a protocol signal into an IC for performing a circuit operation | |
US5905738A (en) | Digital bus monitor integrated circuits | |
US4688222A (en) | Built-in parallel testing circuit for use in a processor | |
US20030229834A1 (en) | Variable clocked scan test circuitry and method | |
CN1099167A (zh) | 在扫描链中包含有非可扫描部件状态的方法和装置 | |
KR970051348A (ko) | 필드 프로그래머블 게이트 어레이 및 그 테스트 방법 | |
JPH03214083A (ja) | 回路ボードテストシステムとテストベクトル供給システム及び生成方法 | |
EP0148759A2 (en) | Programmable digital signal testing system | |
EP0604032B1 (en) | Scan testing of integrated circuits | |
US3980839A (en) | Maintenance monitor for telephone switching systems | |
US4912395A (en) | Testable LSI device incorporating latch/shift registers and method of testing the same | |
JPS59221752A (ja) | エラ−検査・診断装置 | |
KR100350560B1 (ko) | 순차논리회로를조합논리회로로변환하여테스트하는방법및장치 | |
US5894213A (en) | Semiconductor integrated circuit having a plurality of flip-flops | |
CN100427964C (zh) | 一种电路板的边界扫描测试方法 | |
US6662324B1 (en) | Global transition scan based AC method | |
US3999053A (en) | Interface for connecting a data-processing unit to an automatic diagnosis system | |
KR100212256B1 (ko) | 시스템 스캔 경로 구조물 및 방법 | |
EP0198568A2 (en) | Data capture logic system | |
US5535222A (en) | Method and apparatus for controlling a plurality of systems via a boundary-scan port during testing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C01 | Deemed withdrawal of patent application (patent law 1993) | ||
WD01 | Invention patent application deemed withdrawn after publication |