CN1106078C

CN1106078C - 信号传输电路、cmos半导体器件以及线路板

Info

Publication number: CN1106078C
Application number: CN98118638A
Authority: CN
Inventors: 冈安俊幸
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 1997-08-20
Filing date: 1998-08-20
Publication date: 2003-04-16
Anticipated expiration: 2018-08-20
Also published as: TW381385B; DE19837922A1; GB2328570A; KR19990023744A; DE19861381B4; GB2328570B; CN1209004A; SG77194A1; US6313677B1; US6166575A; DE19861382B4; GB9818223D0; KR100452912B1

Abstract

提供一种信号传输电路、CMOS半导体器件以及电路板，它们具有：激励器电路；信号线以及被激励电路。其中，所述被激励电路具有数字电路，它根据输入所述被激励电路的电压输出一个二进制输出电压值。所述信号传输电路进一步具有一个辅助电路，该辅助电路具有一个逻辑电路，它包括连接到所述信号线的输入端和连接到所述输入端的输出端，所述辅助电路产生实质上与一个阈值电压匹配的电压，所述被激励电路的所述数字电路的输出在该阈值电压从所述二进制输出电压的一个值翻转为所述二进制输出电压的另一个值；所述被激励电路的所述数字电路的β系数等于所述辅助电路的β系数，该β系数是表示场效应晶体管漏电流的漏电流系数。

Description

信号传输电路、CMOS半导体器件以及线路板

技术领域

本发明涉及信号传输电路、CMOS半导体器件以及线路板，更具体地说，涉及具有辅助电路的信号传输电路、具有辅助电路的CMOS半导体器件以及具有辅助电路的线路板。

背景技术

随着半导体集成电路器件尺寸的增大，形成半导体集成电路器件的半导体芯片的尺寸也在增大。结果，形成在半导体芯片内的信号线(例如分配时钟的信号线、形成总线的信号线等)的长度趋向加长。

图1表示形成于集成电路器件内的每一类信号线的配置。大规模集成电路器件形成于边长约为15mm至20mm的方形半导体芯片CP中。所以，形成在集成电路器件内部的信号线LIN的长度达到20mm以上的并不少见。

图1所示的A表示在激励器电路DR和被激励电路RC之间信号线LIN的长度不足100μm的线路布线。B表示线长超过20mm的布线。C表示如将多个被激励电路RC连到信号线LIN的总线或时钟配线的布线。

在连接激励电路DR和被激励电路RC的信号线LIN上产生接线电容CL。在被激励电路RC的输入端上形成输入电容CG。在A、B和C中的连线电容CL的值互不相同，且在A、B和C中的输入电容CG的值互不相同。输入电容CG的值正比于连到信号线LIN上的被激励电路RC的数目。接线电容CL的值正比于信号线LIN的长度。

从这个观点来考虑布线A、B和C，则布线A(当连接到信号线LIN时)具有最小的电容值。其后，布线B的电容值大于布线A的，布线C的电容值大于布线B的。取决于这一电容值的不同，信号的传输特性大有差异。

图3表示当对这些布线A、B、C的每一个加上阶跃脉冲时所产生的阶跃响应波的波形。图3A表示由图1所示布线A产生的阶跃响应波的波形。图3B表示由图1所示布线B产生的阶跃响应波的波形。图3C表示由图1所示布线C产生的阶跃响应波的波形。如图3可见，在图1所示布线A的线长度上，在阶跃波形的上升沿中实际上看不出有延时。然而，在布线B和C中，阶跃波的形状大大地变圆，产生长的响应延时，尤其在具有连接许多被激励电路RC的长信号线LIN的布线C，这种倾向显得突出。

图4表示响应波的波形。布线A几乎正常地将输入脉冲传输到被激励电路RC。然而，布线B和C各自几乎不将该脉冲传输到它们的被激励电路RC。换言之，可以认为具有大电容的信号线不能传输具有窄脉宽的脉冲。这是扼止大规模半导体芯片发展的一个主要因素。

作为类似现象，该因素的内容也对连接封装于线路板(印刷电路板)上的集成电路器件之间的信号线施加影响。

应当指出，为了提高半导体集成电路器件的集成度，器件和晶体管的加工线度要求精细，引线的宽度必须形成得薄。在这方面，可以认为信号线上所产生的电容值变小。然而，当线宽做得薄时，绝缘层的厚度同时也做得薄。因而，即使形成区由于集成度提高而减少，信号线的接线电容CL和被激励电路RC的输入电容CG并没减小很多。

另一方面，为解决这个问题，例如，在如图5所示钟脉冲被分配到许多线路区MAP的线路中，可以连接大电容激励器电路DR1、中电容激励器电路DR2和小电容激励器电路DR3到电路上，外观上看来是一种可行的方法。然而，如果激励器电路DR1、DR2和DR3连接到每一信号线LIN，则集成电路内的线路数增加。结果功耗也增加。此外，信号通过的线路数也增加，所以定时精度也变坏。

发明内容

本发明的一个目的是提供一种信号传输电路，即使通过长信号线，该信号传输电路也能保证信号传输而不增加集成电路内的集成度。

本发明的另一个目的是提供能解决上述问题的信号传输电路、CMOS半导体器件和线路板。通过在本发明的各项独立权利要求中所述的特性的组合可以达到本发明的目的。本发明的从属权利要求进一步确定本发明有利的实施例。本发明提出一种具有辅助电路结构的信号传输电路，该辅助电路连接到信号传输电路的信号线位置上，它具有低输出阻抗并输出电源电压的中点电压。

按照基于这一发明的信号传输电路，具有低输出阻抗并输出电源电压中点电压的辅助电路连接到具有大的接线电容或大的输入电容的信号线的位置上。结果，信号线的电压被激励稳定于电源电压的中点电压上。换句话说，该被激励电路被激励稳定于它自己的阈值电压上。

由于辅助电路的输出阻抗低，所以信号的幅度小。然而，由于被激励电路被激励稳定于它自己的阈值上，所以该被激励电路有把握地被接通和截止，且即使所给出信号的幅度小也能够接收该信号。此外，由于辅助电路的输出阻抗低，决定传输信号的过渡时间的时间常数(在这时为电阻和电容的乘积)变小。结果，信号能高速通过信号传输电路。

因此，即使接线电容和输入电容量大，输入脉冲能通过信号线传输而无输入脉冲波形的失真。

而且，由于传输信号的幅度小，所以提供给接收电容和输入电容的转移充放电电流量减小。结果，工作期间的功耗量也减小。

为解决上述问题，按照本发明的第一方面，提供一种信号传输电路，它具有：激励器电路，用于发送传输信号；信号线，用于传播所述传输信号；以及被激励电路，它由两个电源电压V_SS和V_DD(V_DD＞V_SS)所驱动，用于接受通过所述信号线传播的所述传输信号，其中：

所述被激励电路具有数字电路，它根据输入所述被激励电路的电压输出一个二进制输出电压值，以及

所述信号传输电路进一步具有一个辅助电路，该辅助电路具有一个逻辑电路，它包括连接到所述信号线的输入端和连接到所述输入端的输出端，所述辅助电路产生实质上与一个阈值电压匹配的电压，所述被激励电路的所述数字电路的输出在该阈值电压从所述二进制输出电压的一个值翻转为所述二进制输出电压的另一个值；其中，

所述被激励电路的所述数字电路的β系数等于所述辅助电路的β系数，该β系数是表示场效应晶体管漏电流的漏电流系数。

按照本发明的第二方面，这样提供如本发明的第一方面所述的信号传输电路，使辅助电路输出电压近似为电源电压V_SS和V_DD的中点电压。

按照本发明的第三方面，这样提供如本发明的第一方面所述的信号传输电路，使辅助电路具有低于激励电路输出阻抗的输出阻抗。

按照本发明的第四方面，这样提供如本发明的第三方面所述的信号传输电路，使辅助电路的输出阻抗为激励电路的输出阻抗的1/4至1/2。

按照本发明的第五方面，这样提供如本发明的第一方面所述的信号传输电路，使辅助电路具有包括输入端和输出端的第一倒相器和反馈电路，该反馈电路连接第一倒相器的输入端和输出端。

按照本发明的第六方面，这样提供如本发明的第五方面所述的信号传输电路，使被激励电路具有第二倒相器，并使第二倒相器的β比值等于第一倒相器的β比值。

按照本发明的第七方面，这样提供如本发明的第一方面所述的信号传输电路，使辅助电路具有一个P型FET和一个N型FET。并对P型FET和N型FET的栅极分别加上正向偏压。

按照本发明的第八方面，这样提供如本发明的第一方面所述的信号传输电路，使辅助电路具有一电压源，该电压源输出大于电源电压V_SS并小于电源电压V_DD的规定电压。

按照本发明的第九方面，这样提供如本发明的第八方面所述的信号传输电路，使辅助电路还有低阻抗缓冲器电路，该缓冲器电路降低电压源已经输出的电压的输出阻抗。

按照本发明的第十方面，这样提供如本发明的第一至第九方面中任一个所述的信号传输电路，使该信号传输电路还具有截止电路，它截止信号线和辅助电路之间的电流。

按照本发明的第十一方面，这样提供如本发明的第一方面所述的信号传输电路，使辅助电路具有一个“与非”门和将该“与非”门的输入端与输出端相连的反馈电路。

按照本发明的第十二方面，这样提供如本发明的第十一方面所述的信号传输电路，使所述“与非”门包括输入控制信号的控制端，控制信号使信号线和辅助电路之间的电流截止。

按照本发明的第十三方面，这样提供如本发明的第一方面所述的信号传输电路，使辅助电路具有一个“或非”门和将该“或非”门的输入端与输出端相连的反馈电路。

按照本发明的第十四方面，这样提供如本发明的第十三方面所述的信号传输电路，使所述“或非”门包括输入控制信号的控制端，控制信号使信号线和辅助电路之间的电流截止。

按照本发明的第十五方面，这样提供如本发明的第一方面所述的信号传输电路，使辅助电路连接到信号线的端头上。

按照本发明的第十六方面，提供一种CMOS半导体器件，它具有：激励器电路，用于发送传输信号；信号线，用于传播所述传输信号；以及被激励电路，它由两个电源电压V_SS和V_DD(V_DD＞V_SS)驱动，用于接受已经通过信号线传输的所述传输信号，其中：

所述CMOS半导体器件进一步具有一个辅助电路，该辅助电路具有一个逻辑电路，它包括连接到所述信号线的输入端和连接到所述输入端的输出端，所述辅助电路产生实质上与一个阈值电压匹配的电压，所述被激励电路的所述数字电路的输出在该阈值电压从所述二进制输出电压的一个值翻转为所述二进制输出电压的另一个值；其中，

按照本发明的第十七方面，这样提供如本发明的第十六方面所述的CMOS半导体器件，使辅助电路的输出阻抗低于激励器电路的输出阻抗。

按照本发明的第十八方面，这样提供如本发明的第十六方面所述的CMOS半导体器件，使辅助电路的β比值约等于被激励电路的β比值。

按照本发明的第十九方面，提供一种电路板，具有：第一半导体器件，它有激励器电路用于发送传输信号；第二半导体器件，它由两个电源电压V_SS和V_DD(V_DD＞V_SS)所驱动，具有被激励电路用于接收所述传输信号；以及信号线图形，用于将所述传输信号从所述激励器电路传播到所述被激励电路，其中：

按照本发明的第二十方面，这样提供如本发明的第十九方面所述的电路板，使辅助电路的输出阻抗低于激励器电路的输出阻抗。

上述的本发明的概述并未列出本发明的全部的所需特征。这组特征的次级组合也由本发明的范围所涵盖。

附图说明

图1为说明传统工艺固有问题的半导体芯片的放大顶视图。

图2为说明传统工艺的连接图。

图3为说明图2工作状态的波形图。

图4为说明图2另一种工作状态的波形图。

图5为说明解决传统工艺中存在的问题的方法的半导体芯片的放大顶视图。

图6为说明本发明要旨的方块图。

图7为详细表明图6所示每一部分方块图的连接图。

图8为说明图7所示实施例的工作的曲线图。

图9为说明图7所示实施例的工作的等效电路图。

图10表示图9所示等效电路每一部分的波形。

图11为说明本发明的实用例的方块图。

图12为说明本发明另一个实用例的方块图。

图13为说明本发明再一个实用例的方块图。

图14为说明本发明中所用的辅助电路的变换实例的连接图。

图15为说明本发明中所用另一辅助电路变换例的连接图。

图16为图15的等效电路图。

图17为说明图15所示实施例之实用例的方块图。

图18为说明本发明中所用的辅助电路装有截止装置实例的连接图。

图19为说明图18所示截止装置另一例的连接图。

图20为说明截止装置装入图14所示辅助电路的配置的连接图。

图21为说明截止装置装入图15所示辅助电路和图17所示辅助电路用作中点电压源的配置连接图。

图22为按照本发明另一信号传输电路实施例的方块图。

图23表示其中采用“与非”门的辅助电路的具体配置图。

图24是按照本发明的信号传输电路的另一实施例的方块图。

图25表示其中采用“或非”门的辅助电路的具体配置图。

具体实施方式

通过它的实施例说明本发明。然而下面的实施例并不限制在权利要求中所述的本发明的范围。而且，并不是实施例中所述的特征的所述组合对解决本发明是必不可少的。

图6表示按照本发明的信号传输电路的一实施例。图6中，DR、RC、LIN、CL和CG分别为激励器电路、被激励电路、信号线、接线电容和输入电容，如已经参照附图解释过那样。

在这一发明中，辅助电路AC连接到信号线LIN的位置上。辅助电路AC可以例如通过对CMOS电路做成的倒相器INV(极性转换电路)连接全部反馈电路NF来构成。

在高速传输信号中，通过信号线传播的信号会由被激励电路所反射。这时，当被激励电路接收信号时，反射信号的波形中会产生过冲或下冲。为了减小这种过冲或下冲的大小，辅助电路AC可连接到信号线LIN的端头上。

图7表示一例具体的电路结构。在此例中，激励器电路DR和被激励电路RC都含有一个CMOS电路做成的倒相器。辅助电路AC也通过连接CMOS电路结构的倒相器与全部反馈电路NF来构成。按照辅助电路AC的电路结构，倒相器的输入和输出端的公共结点J的电压可近似地稳定在电源电压V_DD-V_SS的中点。其原因将参照图8来解释。

在图8中，曲线Y代表倒相器IV的直流传输特性(输出电压与输入电压之间的关系)。

由于倒相器具有逻辑翻转(非)功能，因此倒相器在逻辑阈值的附近呈现衰减特性。

这里，如果通过短接输入端与输出端(或者用电阻之类连接输入端与输出端)施加全部反馈以构成根据本发明的辅助电路AC，则输入电压值等于输出电压值。因而如果在曲线Y上画上由Vin＝Vout给出的直线X，则显然此电路的输出电压等于直线X与曲线Y交点的Y坐标。

这个交点是表示直流传输特征的曲线上输出电压被翻转的一点。换句话说，这个交点的Y坐标等于倒相器的逻辑阈值。

在P型FET和N型FET构成倒相器的情况中，P型FET的通态电阻等于N型FET的通态电阻，这一交点精确地变成电源电压的中点。

这里，为简单起见，采用术语“通态电阻”。然而，实际上P型FET和N型FET的通态电阻的特性曲线具有非线性。为了稍加精确地解释，将采用称为漏电流系数β的数作为表示FET的漏电流容易流动的指数。

漏电流系数β是由MOSFET的尺寸、长宽比等所决定的比值常数。

如果N型FET的β和P型FET的β分别表示为βn和βp，则

βn＝(W/Leff)·(εox/Tox)·μn，eff

βp＝(W/Leff)·(εox/Tox)·μp，eff式中，W为门宽度，Leff为有效门长度；Tox为门氧化物薄膜的厚度；εox为门氧化物薄膜的介电常数；μn，eff为电子的有效迁移率，μp，eff为空穴的有效迁移率。

采用这一β，MOSFET的漏极电流可方便地表示如下。

Id＝β{(Vgs-Vt)Vds-(1/2)(Vds²)} (Vds≤Vgs-ds)

Id＝(1/2)β(Vgs-Vt)² (Vds＞Vgs-ds)

在硅的情况下，空穴的迁移率约为电子的一半。因此，如果N型FET和P型FET做成相同的形状(假定它们有相同的阈电压)，那末就能说流过N型FET的电流量为流过P型FET的电流量的两倍。

N型FET的通态电阻是P型FET的一半。在标准器件中，通常设置N型FET的β等于P型FET的，或通常设置N型FET的形状(宽度、高度)等于P型FET的。

在改变N型FET的β对P型FET的β的比值(βR＝βn/βp，β比值)约为10倍的情况下，最后的变化由图8中所示曲线Y1和Y2所表示。这里，通过设置βn＞βp(βR＝10)来表示Y1，通过设置βn＜βp(βR＝0.1)，来表示Y2(βn、βp分别为N型FET和P型FET的漏电流系数)。

在这种情况下，以与辅助电路AC相同的方式，通过调节构成被激励电路RC的倒相器IV的N型FETQ_N和P型FETQ_P之间的β比值，可以调节阈电压(被激励电路RC翻转的电压)等于电源电压V_DD-V_SS的中点电压。因此，通过将构成辅助电压AC的倒相器IV和构成被激励电路RC的倒相器之间的关系调整为上述的关系(其中取相同的β比值)，被稳定在它自己阈值电压的被激励电路RC接受由激励器电路DR送出的信号。

图9表示这一信号传输电路的等效电路。激励器电路DR可等效地用开关SW来表示。R_OUT表示激励器电路DR的输出阻抗。图9中，省略了信号线LIN的直流电阻。RM表示等效于辅助电路AC的输出阻抗的等效电阻。换言之，辅助电路AC可表示成经过阻值为R_T的等效电阻连接到中点电压V_C上的一个电路。

当开关SW被接到激励器电路DR的触点A侧时，正电压V_DD就通过输出阻抗R_OUT加到信号线LIN。这时，电流I₁流过等效电阻RM的阻抗R_T。同时，在结点J产生了相对于中点电压V_C偏向正侧的电压E₁(图10A和10B)。电压V₁可表示为

E₁＝(V_DD-V_SS)R_T/(R_T+R_OUT) (1)

另一方面，在激励器电路DR中，如将开关SW转接到触点B一侧，电源电压V_SS加到信号线LIN上。从而，这时电流I₂流过辅助电路AC的阻抗，在结点J的电压相对于中点电压V_C偏移到负侧的E₂。电压E₂可以表示为

E₂＝(V_SS-V_C)R_T/(R_T+R_OUT) (2)

已如上述，辅助电路AC的等效电阻RM的阻值R_T很小，满足关系R_T＜＜R_OUT。因此在结点J产生的信号的幅度E₁和E₂是微小值。此外，由于当被激励电路RC工作时，被激励电路RC的翻转工作的阈值是中点电压V_C，所以被激励电路RC由分别落入结点J产生的电压E₁和E₂幅度范围内电压E_A和E_B(图10B)有把握地翻转。因此在结点J电压交叉中点电压V_C之后，被激励电路RC立即被翻转。即使接线电容CL和输入电容CG的总和较大且信号线LIN的电压变化有延时，被激励电路RC的输出也能以图10C所示的实际上无失真的波形传输。

现有说明输出阻抗R_T和输出阻抗R_OUT之间的关系。如上面给出的方程所表明，电压E₁和E₂是R_T和R_OUT的函数。应该指出，当R_T趋向于零时，电压E₁和E₂趋于零。然而，由于被激励电路RC有阈值电压，所以必须确定R_T值在被激励电路RC的信号灵敏度范围内。当输入为L时，被激励电路RC能够输出稳定值L或H时的最大输入电压表示为V_thL。当输入为H时，被激励电路RC能输出稳定值L或H时的最小输入电压表示为V_thH。作为一种替换，当输入从L逐渐增大时，被激励电路RC的输出电压实质上开始改变时的输入电压可由V_thL表示。这时，当输入逐渐从H减小时，被激励电路RC的输出电压实质上开始变化时的输入电压可由V_thH表示。例如，当被激励电路RC的输入电压V_thHV_thL分别接近V_c+(V_DD-V_C)×0.2和V_C+(V_SS-V_C)×0.2时，按照方程(1)和(2)，希望比值R_T/R_OUT在1/4至1/2之间。

应当指出，本说明书中采用术语“中点电压”并非一定意味电源电压V_SS和V_DD之间精确的中点电压。如已经参照图8解释过，中点电压指电源电压V_SS和V_DD之间的任何中间电压，它随着β比值而变。

因此，如图11所示，即使有许多被激励电路RC被连接到线LIN，通过将辅助电路AC连到信号线LIN上，每个被激励电路RC也能随着激励器电路DR的输出电压变化而工作。结果，例如同时的钟脉冲(无时滞)能提供给每个被激励电路RC。

图12表示图11所示实施例的一个变换实施例。该实施例表明，不论辅助电路AC接入信号线LIN的位置如何也能达到正常的工作。

所有上述的信号线LIN都形成在同一半导体芯片的内部。为了将本发明应用于形成在集成电路外的信号线，如图13所示，例如在集成电路器件LSI₁和LSI₂之间连接的信号线LIN的情况，辅助电路AC必须连接到信号线LIN的终端侧。换言之，一种分布常数电路之类(例如微带线)通常用作信号线LIN形成于集成电路器件之外以匹配信号线LIN的特性阻抗与规定的阻抗。一部分分布常数电路具有电感和电容。因而希望将辅助电路AC连接到信号线LIN的终端，如图13所示。

图13表示按照本发明实施例的印制电路板PCB。该板上有LSI₁、LSI₂以及信号线LIN图形。辅助电路AC连到该信号线LIN上。LSI₁有送出传输信号的激励器电路。LSI₂有接收传输信号的被激励电路。如上已说明，辅助电路AC连接到信号线LIN的终端。如上述的实施例那样，该辅助电路AC输出一个大于电源电压V_SS并小于电源电压V_DD的规定电压。此外，所述辅助电路AC的输出阻抗低于LSI₁的激励器电路的输出阻抗。

图14和15表示辅助电路的变换实施例。图14的辅助电路AC的接法是直接将正向偏压分别加到P型FET Q_P和N型FET Q_N的栅极。借助这种接法，P型FET Q_P和N型FET Q_N始终导通，结点J的电压保持在电压V_DD和V_SS之间的中点电压上。结果，辅助电路AC起具有低阻抗的中点电压源的作用。

图15的辅助电路AC由组合低阻抗缓冲器电路LOW和中点电压源EJV而构成。低阻抗缓冲器电路LOW的接法正好与倒相器相反。即，N型FET Q_N的漏极接到正电压侧V_DD，P型FET Q_P的漏极接到负电压侧V_SS，Q_N和Q_P的源极相连，Q_N和Q_P的栅极相连，来自中点电压源EJV的中点电压V_C加到两个栅极的共同接点上。

图16表示图15所示低阻抗缓冲器电路LOW的等效电路。构成图15所示的低阻抗缓冲器电路的P型FET Q_P和N型FET Q_N可看作增益为1的电压缓冲器。以与图9所示同样的方式，P型FET Q_P和N型FET Q_N可分别用等效电阻R_M和中点电压源EJV来表示，R_M具有等于输出阻抗的电阻值R_V。

因此，在激励器电路DR正在输出L逻辑的状态，电流I₁从等效电阻R_M流向信号线LIN。结果，结点J的电压从中点电压被偏移到负电压V_SS方向，移了一个小的量(L逻辑)。所以这时被激励电路RC输出H逻辑。

另一方面，当激励器电路DR被倒转到DR输出H逻辑的状态时，电流I₂从信号线LIN到等效电阻RM流向中点电压源EJV。当电流I₂流动时，结点J的电压从中点电压V_C被稍微移向正电压V_DD。因此，在这一状态中，被激励电路RC被翻转到被激励电路RC输出L逻辑的状态。

等效电阻RM的电阻值R_V变得大于图9所示等效电阻的阻值R_T。但仍维持R_OUT＞＞R_V的关系。结果，可抑制结点J的电压变化为小的幅度变化。因此，以对图9和10已经说明的相同方式，能够缩短激励器电路DR的输出状态被翻转的时刻与被激励电路RC的阈值被交叉时刻之间的时间间隔(因电压变化量小)。结果，图15所示的实施例也能提高被激励电路RC的响应速度。

在图15所示的实施例中，采用电阻分压电路构成中点电压源EJV。然而也可采用图7所示的辅助电路或图14所示的辅助电路用作这一中点电压源EJV。在采用中点电压源EJV和低阻抗缓冲器电路LOW构成辅助电路AC的场合，可用单个中点电压源EJV将辅助电路AC连接到多条信号线上，把中点电压V_C供给多个低阻抗缓冲器电路LOW，如图17所示。

当含有CMOS结构的半导体集成电路有源器件保持在静态时，其所耗电流接近于零值。因此，在测试半导体集成电路器件时，标准测试程序包括一项静态电流测量，测试其电流值是否低于规定值。另一方面，如上述的辅助电路AC做进半导体集成电路，则即使在静态中，辅助电路AC也消耗电流。结果在做进辅助电路AC时不可能测量集成电路的静态电流。

为解决这一问题，在图18至图21所示的实施例中，在辅助电路AC上加上截止装置CUT。需要时则对截止装置CUT加上控制信号，以截止流过辅助电路AC的电流。这样能测量静电流。在图18所示的实施例中，截止装置CUT加到图7所示的辅助电路AC上。截止装置CUT有控制端CT。该实施例中，通过将H逻辑加到控制端CT上使辅助电路AC保持有效。当控制端CT上加上L逻辑时，辅助电路AC转为无效模式，这时辅助电路AC并不消耗任何电流。

换句话说，当控制端CT加上H逻辑时，FET Q₁和FET Q₃截止，FET Q₂和FETQ₄导通。当FET Q₂导通且FET Q₁截止时，FET Q₅就导通，且FET Q₆就截止。结果，FET Q₄和FET Q₅均导通。通过这些FET Q₄和FET Q₅，FET Q_P和FET Q_N的栅极互相连接，作为辅助电路AC运作。

当控制端CT加上L逻辑时，FET Q₁和FET Q₃导通，FET Q₂和FET Q₄截止。由于FET Q₂截止且FET Q₁导通，FET Q₅就截止，FET Q₆就导通。换言之，由于FET Q₄和FET Q₅截止且FET Q₃和FET Q₆导通，FET Q_P和FET Q_N被截止。此时，FET Q₁、Q₃和Q₅被导通。然而，由于FET Q₂、Q₄和Q₆(它们与FET Q₁、Q₃和Q₅串联连接)被截止，因此，电源电流并不流过辅助电路AC。因此，在控制端CT加上L逻辑时可以测量静电流。

在图19所示实施例中，截止装置CUT由一般称为模拟开关一类的开关器件ANS组成。当开关器件ANS截止时，FET Q_P和FET Q_N(辅助电路AC的组成部分)就被截止。

图20示出截止装置CUT装到图14所示的辅助电路AC的情况。这与图18所示情况的差别在于FET Q₄的源极接到负电源V_SS，FET Q₅的源极接到正电源V_DD。当控制端CT加上H逻辑，这些FET Q₄和Q₅导通时，正向偏压V_SS和V_DD分别加到P型FET Q_P和N型FET Q_N的栅极。结果P型FET Q_P和N型FET Q_N被导通，作为辅助电路AC运作。

当控制端CT加上L逻辑时，FET Q₃和Q₆被导通，FET Q₄和Q₅截止。在这种状态下，P型FET Q_P和N型FET Q_N被导通。结果耗电量几乎为零。

图21示出截止装置附到图15所示由低阻抗缓冲器电路LOW和中点电压源EJV结合而成的辅助电路AC上。此外，该实施例示出图7所示的辅助电路AC用作中点电压源EJV的情况。这里，CUT1指的是控制构成中点电压源EJV的P型FET Q_P1和N型FET Q_N1为截止状态的截止装置，CUT2指的是控制构成低阻抗缓冲器电路LOW的P型FET Q_P2和N型FET Q_N2为截止状态的截止装置。

当控制端CT加上H逻辑时，截止装置CUT1的FET Q_4-1和Q_5-1导通，构成中点电压源EJV的P型FET Q_P1和N型FET Q_N1的栅极通过FET Q_4-1和FET Q_5-1而互相连接。结果，电路被构成等同于图7所示的输出中点电压到结点J1的电路。

另一方面，当输入端CT加上H逻辑时，截止装置CUT2的FET Q_4-2和FET Q_5-2被导通。结果构成低阻抗缓冲器电路LOW的N型FET Q_N2和P型FET Q_P2的栅极通过FET Q_4-2和FET Q_5-2被连接到公共接点上。从而将中点电压从中点电压源EJV加到该公共接点。因此在这种状态下，N型FET Q_N2和P型FET Q_P2与图15所示低阻抗缓冲器电路LOW具有相同的电路结构。当信号电压从激励器电路DR加到结点J2时，N型FET Q_N2和P型FET Q_P2的工作方式与参照图15已经说明的方式相同。

当输入端CT加上L逻辑时，在截止装置CUT1中，FET Q_3-1和FET Q_6-1被导通，FET Q_4-1和FET Q_5-2被截止。结果构成中点电压源EJV的N型FET Q_N1和P型FET Q_P1被截止。

在截止装置CUT2中，FET Q_4-2和FET Q_5-2被截止，FET Q_3-2和FET Q_6-2被导通。结果，构成低阻抗缓冲器电路LOW的N型FET Q_N2和P型FET Q_P2被截止。

因此，当控制端CT加L逻辑时，所有流过图21所示辅助电路AC的电流也被截止，使得有可能测试静电流。

在上述说明的实施例中，通过连接带全反馈电路NF的倒相器构成辅助电路。下面将说明其它实施例，它们使用倒相器IV以外的电路例如“与非”门和“或非”门构成辅助电路。

图22示出按照本发明的信号传输电路的另一实施例。与图6所示辅助电路采用倒相器的实施例相比，本实施例的辅助电路有一“与非”门。图22所示的辅助电路用全反馈电路NF连接“与非”门构成。由于“与非”(NAND)门有多个输入端，可用输入端之一作为控制端CT，如图所示。

图23示出采用NAND的辅助电路的具体例子。按照这一电路结构，通过将加到控制端CT的输入信号在H逻辑和L逻辑之间的切换来控制辅助电路的导通和截止。在这一实施例中，如控制端CT加上H逻辑，则辅助电路被保持工作模式，并能输出中点电压。如果控制端CT加上L逻辑，则辅助电路保持非工作模式，并输出H。

如控制端CT加上H逻辑，则FET Q₁导通，FET Q₄截止。因此，FET Q₂的漏极与FET Q₃的漏极相连。结果辅助电路保持工作模式并输出中点电压。前已说明，通过调节构成被激励电路的N型FET Q_N和P型FET Q_P的β比值使之等于辅助电路的β比值，被激励电路RC的阈值电压(在阈值电压上被激励电路翻转)可调节成等于电源电压V_DD-V_SS的中点电压。结果，被激励电路RC能稳定在其阈值电压上接收从激励器电路DR传送来的信号。

另一方面，如在控制端上加上L逻辑，则FET Q₁截止，FET Q₄导通。因此公共结点J上的电压保持为H。在半导体集成电路器件的(静电流测试的)漏电流测试中，传输侧(激励器电路DR)的输出电压需加调节使之等于公共结点J的电压。

以这种方式，通过控制加到控制端CT的输入，可以导通或截止采用NAND门构成的辅助电路的工作。

图24示出按照本发明的信号传输电路的又一实施例。与采用倒相器INV的图6所示的实施例相比较，本实施例的辅助电路有“或非”(NOR)门。图24所示的辅助电路通过连接全反馈电路NF与NOR门构成。由于NOR门有多个输入端，输入端之一用作控制端CT，如图所示。

图25示出采用NOR门的辅助电路的具体例子。按照这一电路接法，通过将加到控制端CT的输入信号在H逻辑和L逻辑之间的切换来控制辅助电路的导通和截止。在本实施例中，如控制端CT加L逻辑，则辅助电路被保持工作模式，并能输出中点电压，如控制端CT加H逻辑，则辅助电路保持非工作模式，并输出L。

如控制端CT加L逻辑，则FET Q₁截止，FET Q₄导通。由于FET Q₃的漏极与FET Q₂的源极相连，故FET Q₃的漏极保持与FET Q₄的漏极相连。结果，辅助电路保持工作模式并输出中点电压。如前所述，通过调节构成被激励电路的N型FET Q_N和P型FET Q_P的β比值使之等于辅助电路的β比值，可调节被激励电路RC被翻转的阈值电压等于电源电压V_DD～V_SS的中点电压。结果，被激励电路RC能稳定在其阈值电压上接收从激励器电路DR传送来的信号。

另一方面，如控制端加H逻辑，则FET Q₁导通，FET Q₄截止。由于FET Q₁导通，故公共结点J的电压保持在L上。在半导体集成电路器件的(静电流测试的)漏电流测试中，传输侧(激励器电路DR)的输出电压需加调节使之等于公共结点J的电压。

以这种方式，通过控制加到控制端CT的输入，可以导通或截止采用NOR门构成的辅助电路的工作。

应当指出，图15所示的“中点电压源”并非一定输出精确的电源电压V_SS和V_DD之间的中点电压，而是对应于被激励电路RC的阈值电压的电压。

已如前述，按照本发明，通过将辅助电路AC连接到信号线LIN上，用稳定在电源电压的中点电压上的小幅度信号激励信号线LIN。此外，用小阻值电阻与降低响应速度的电容并联插入，缩短了过渡时间。结果，当激励器DR的信号翻转之后电压稍有改变时，被激励电路RC被翻转。因此，在从激励器电路DR送出的信号被翻转时刻稍微延迟时被激励电路RC就能检测。换言之，被激励电路RC的响应时间被加速。结果，即使激励器电路DR输出窄脉宽的脉冲，在被激励电路RC的输出侧也能够有把握地检测这个脉冲并重现这个脉冲。而且，按照本发明，即使电源电压改变，辅助电路AC输出的中点电压V_C也据此改变而改变。因此，即使这一级的电源电压改变，中点电压V_C也跟随被激励电路RC的阈值。以此方式，始终保持正常的工作。

因此，在具有大半导体芯片的大规模半导体集成电路中，例如，即使时钟供给信号线的总长度变长，时钟也能确实无疑地传送到该时钟供给信号线的终端侧。

此外，不限于时钟供应线，还有总线之类，即使信号线的连接排布中有许多输入电容器被连到信号线上，且各处连接有数据接收电路也能将数据送到所有的数据接收线路。因此通过应用本发明，能实现大规模集成电路。

具有全反馈电路和β比值等于被激励电路的辅助电路AC能够自动地产生与被激励电路的逻辑阈值电压匹配的电压。实际上，在被激励电路RC和辅助电路AC都形成在同一器件(半导体芯片)上时，辅助电路AC的输出电压随着被激励电路RC的阈值电压而变。因此，即使被激励电路RC的逻辑阈值电压由于例如温度改变而改变，也能以高精确度传送信号。而且这时信号在器件内部传输，不受生产偏差方面的影响。

此外，按照本发明，在如辅助电路AC和中点电压源线路上附有截止终端CUT，并且其接线能够由该截止装置控制流过如辅助电路AC和中点电压源之电路的电流，达到截止状态。因此，即使辅助电路AC和中点电压源处于静止状态，或即使辅助电路AC和中点电压源消耗空载电流，可通过控制辅助电路AC和中点电压源到截止状态来消除该空载电流。

因此，在已经生产出内装辅助电路AC或中点电压源的集成电路器件的场合，或在测试半导体集成电路的场合，可以方便地测量静态电流，这是一个附加的优点。

虽然本发明已用它的实施例加以说明，但本发明的范围不限于这些实施例。本领域中的熟练的人员可对本发明的实施例加上各种修改和改进。显然根据权利要求这种修改或改进的实施例也可由本发明的范围所涵盖。

Claims

1.一种信号传输电路，它具有：激励器电路，用于发送传输信号；信号线，用于传播所述传输信号；以及被激励电路，它由两个电源电压V_SS和V_DD所驱动，其中，V_DD＞V_SS，用于接受通过所述信号线传播的所述传输信号，其特征在于：

2.如权利要求1所述的信号传输电路，其特征在于所述辅助电路输出一个所述电源电压V_SS和V_DD的中点电压的电压。

3.如权利要求1所述的信号传输电路，其特征在于所述辅助电路的输出阻抗低于所述激励器电路的输出阻抗。

4.如权利要求3所述的信号传输电路，其特征在于所述辅助电路的输出阻抗为所述激励器电路的输出阻抗的1/4至1/2。

5.如权利要求1所述的信号传输电路，其特征在于所述辅助电路具有第一倒相器，该倒相器包括输入端、输出端和反馈电路，所述第一倒相器的所述输入端在反馈电路中被连接到所述第一倒相器的所述输出端。

6.如权利要求5所述的信号传输电路，其特征在于所述被激励电路具有第二倒相器，使所述第二倒相器的β比值等于所述第一倒相器的β比值。

7.如权利要求1所述的信号传输电路，其特征在于所述辅助电路具有P型FET和N型FET，使所述P型FET和N型FET的栅极分别加上正向偏压。

8.如权利要求1所述的信号传输电路，其特征在于所述辅助电路具有电压源，输出大于所述电源电压V_SS并小于所述电源电压V_DD的规定电压。

9.如权利要求8所述的信号传输电路，其特征在于所述辅助电路还具有低阻抗缓冲电路，降低所述电压源已经输出的规定电压的输出阻抗。

10.如权利要求1所述的信号传输电路，其特征在于进一步包括一截止装置，截止所述信号线和所述辅助电路之间的电流。

11.如权利要求1所述的信号传输电路，其特征在于所述辅助电路具有一“与非”门和反馈电路，在该反馈电路中所述“与非”门的输入端与所述“与非”门的输出端相连接。

12.如权利要求11所述的信号传输电路，其特征在于所述“与非”门包括输入控制信号的控制端，所述控制信号截止所述信号线和所述辅助电路之间的电流。

13.如权利要求1所述的信号传输电路，其特征在于所述辅助电路具有“或非”门和反馈电路，在该反馈电路中，所述“或非”门的输入端与所述“或非”门的输出端相连接。

14.如权利要求13所述的信号传输电路，其特征在于所述“或非”门包括输入控制信号的控制端，所述控制信号截止所述信号线和所述辅助电路之间的电流。

15.如权利要求1所述的信号传输电路，其特征在于所述辅助电路被连接到所述信号线的端头上。

16.一种CMOS半导体器件，它具有：激励器电路，用于发送传输信号；信号线，用于传播所述传输信号；以及被激励电路，它由两个电源电压V_SS和V_DD驱动，其中，V_DD＞V_SS，用于接受已经通过信号线传输的所述传输信号，其特征在于：

17.如权利要求16所述的CMOS半导体器件，其特征在于所述辅助电路的输出阻抗低于所述激励器电路的输出阻抗。

18.如权利要求16所述的CMOS半导体器件，其特征在于所述辅助电路的β比值等于所述被激励电路的β比值。

19.一种电路板，具有：第一半导体器件，它有激励器电路用于发送传输信号；第二半导体器件，它由两个电源电压V_SS和V_DD所驱动，其中，V_DD＞V_SS，并具有被激励电路用于接收所述传输信号；以及信号线图形，用于将所述传输信号从所述激励器电路传播到所述被激励电路，其特征在于：

20.如权利要求19所述的电路板，其特征在于所述辅助电路的输出阻抗低于所述激励器电路的输出阻抗。