CN1115876A - 利用相移掩模技术的光学制版方法 - Google Patents
利用相移掩模技术的光学制版方法 Download PDFInfo
- Publication number
- CN1115876A CN1115876A CN95104762A CN95104762A CN1115876A CN 1115876 A CN1115876 A CN 1115876A CN 95104762 A CN95104762 A CN 95104762A CN 95104762 A CN95104762 A CN 95104762A CN 1115876 A CN1115876 A CN 1115876A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- phase
- zone
- mask
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 55
- 230000010363 phase shift Effects 0.000 title claims abstract description 20
- 238000000206 photolithography Methods 0.000 title description 13
- 230000000873 masking effect Effects 0.000 title 1
- 230000003287 optical effect Effects 0.000 claims abstract description 7
- 230000007704 transition Effects 0.000 claims description 41
- 229920002120 photoresistant polymer Polymers 0.000 claims description 34
- 238000002601 radiography Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 230000005540 biological transmission Effects 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000004458 analytical method Methods 0.000 claims description 2
- 230000003760 hair shine Effects 0.000 claims 1
- 238000013517 stratification Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 238000001459 lithography Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 13
- 239000000463 material Substances 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000009826 distribution Methods 0.000 description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 5
- 229910052804 chromium Inorganic materials 0.000 description 5
- 239000011651 chromium Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 241000571940 Dracula Species 0.000 description 1
- 241000983670 Ficus natalensis subsp. leprieurii Species 0.000 description 1
- XGXZPVHXOMQSIT-UHFFFAOYSA-N [W].O[Si](O)(O)O Chemical compound [W].O[Si](O)(O)O XGXZPVHXOMQSIT-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000033764 rhythmic process Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000012732 spatial analysis Methods 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70216—Mask projection systems
- G03F7/70283—Mask effects on the imaging process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
- G03F1/34—Phase-edge PSM, e.g. chromeless PSM; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
一种在制作集成电路中进行多晶硅层制版的方法，它在分步重复光学工具中使用了相移掩模，其中对上述相移掩模的相位设定用这样的技术来确定，该技术可以在不发生设定矛盾的情况下确定门图案和活性区图案的相交区，并可以把相交区分成各种类型的堆，其中对不同的堆采用了稍有不同的相位设定规则。
Description
本发明涉及在光学制版形成图案过程中利用相移掩模技术的集成电路制作领域。
光学制版术在集成电路中已经是一种被选用的技术，用于电路图案成形。典型的情况是，紫外光被导向穿过一块掩模。掩模的作用和普通照相术所用的“负片”相似。不过，和具有多个不同“灰度”等级的普通底片不同，典型的掩模只有完全透光的区域和完全不透光的区域。掩模上的图案能够以和普通照相术中从底片洗印相片相同的方式，被转移到已涂覆了一层光阻层的半导体晶片上。一个光学透镜系统把掩模图案成像在光阻层表面上。已曝光的光阻层经过显影处理，即用化学方法去除被曝光的或未被曝光的部分。然后，把这样得到的光阻层图案用作掩模，以对晶片上位于其下的区域进行蚀刻。
近年来，由于出现了在一块晶片上增加晶体管数量的需求，所以需要减小图案结构的尺寸，但这样会引入衍射效应，使进一步减小结构尺寸变得困难。在Levenson等人于“Improving Resolution in Photolithography with a Phase ShiftingMask(利用相移掩模改进光学制版术的分辨率)”(IEEE Transactions on Electron Devices vol.ED-29，Nov.12，Dec.1982，pp.1828-1836)一文中报告了他们的工作之前，人们普遍认为光学制版术无法实现结构尺寸小于0.5微米的这种提高的图案密度要求。在这种结构尺寸下，其分辨率已经对透镜系统的数值孔径(NA)提出了可能达到的最高要求。由于透镜系统的景深反比于NA，同时集成电路的表面不可能是一个光学平面，所以如果要达到良好的分辨率就不能达到良好的聚焦，从而看来光学制版术的应用已经达到了它的极限。然而，Levenson的论文对掩模制作技术引进了一个新的相移概念，它利用相消干涉的概念来克服衍射效应。
普通的光学制版术以及相随的衍射效应示于图1(a)—1(d)。当开口P1和P2靠近时，N变小，从而如图1(b)所示，通过P1和P2的光束振幅分布将由于衍射效应而开始出现重叠。这些重叠部分造成晶片上的光强分布如图1(d)所示，这个光强分布也就是照射光阻层的光强分布。这样，由于衍射效应，晶片上的光强分布在P1和P2之间的区域内不再有陡峭对比的分辨率。
如图2-1(a)至2-1(e)所示，有可能利用这样的事实：通过掩模基底材料(图2-1(a)中的51和图2-1(b)中的51’)的光呈现波动特性，使得离开掩模材料的光振幅的相位是光线在基底材料内所经过的距离(即厚度t1和t2)的函数。用λ表示光在掩模材料中的波长，用n表示附加材料或被去除材料的折射率，则当厚度t2使得(n-1)t2正好等于1/2λ时，则离开开口P2的光和离开开口P1的光的相位是相反的。图2-1(C)示出了这时的衍射效应和干涉相消的利用情况。光阻材料是响应于晶片上的光强分布的。因为相位相反的光在重叠部分会相互抵消，并且光强正比于合振幅的平方，所以如图2-1(d)所示，图形又回到了高对比的分辨率。
图2-1(a)和图2-1(b)画出了获得干涉相移的两种不同的技术。在图2-1(a)中，借助于淀积层52使光经过较长的距离。在图2-1(b)中，利用在基底51’中的蚀刻槽52’来使区域P2中的光经过较短的距离。
现在相移掩模已是众所周知，并且已经使用了许多种类的相移掩模，对比B.J.Lin在下述论文中有较全面的归纳：＂Phase-Shifting Masks Gain an Edge(相移掩模得到边缘)＂Circuits and Devices，March 1993，pp.28-35。图2-1(a)和图2-1(b)的布局称作交替相移掩模(APSM)。一些研究者比较了各种相移技术，并证明了APSM方法是对于I线分步照相机(I line stepper)大至±0.34微米的景深能达到0.25微米及其以下的分辨率的唯一已知方法。APSM可以用暗场掩模和明场掩膜方式来实现。如果采用APSM的暗场方式，则必须使用负性光阻材料；如果采用明场方式，则必，选择正性光阻材料。经过；外光照射的正性光阻部分在显影时将被除去，而对负性光阻材料则正好相反。
如图2-2所示，二值掩模的制作和应用过程已经高度计算机化。复杂集成电路的设计者在计算机终端上工作，在计算机上进行符合某些预定设计规则的电路设计(80)。初始设计的有效性利用设计规则检验软件88确认。这样，当完成了功能设计后，计算机辅助设计工具程序81自动地建立一个称作PG带(82)的数字比特图或矢量文件，它代表制作掩模所需的以已知的标准格式表示的数据，以完成设计。然后这些数字文件被用来控制制作掩模的自动过程，结果得到一块放大的(例如放大为5倍的)实际掩模版83，其上含有集成电路上每一层的掩模图案。其后，典型的情形是把该掩模版要放在一个晶片分步照相机(一种分步重复曝光的光学工具)84上，后者自动地在晶片87上重复地进行光学制版曝光，其方法是对位于某一位置的光阻层85曝光，然后将晶片移动一步，并对相邻位置重复同样的曝光。
目前，由于各种困难，交替相移掩模一般还不能由掩模生成程序自动地设计。这使得掩模设计者需要进行耗时和麻烦的人工分析，从而大大增加了生产相移掩模的成本。
APSM的问题在于，暗场/负性光阻方案对密度不大的线形图案不能获得良好的效果，而明场/正性光阻方案在掩模中会产生对应于0°/180°过渡的不希望有的不透明线条。
这样，为了对弧立图案应用相移掩模技术，需要解决明场/正性光阻方案的问题，并开发一种方法，可以自动地对掩模进行补偿或修剪，以消除沿着0°/180°过渡区出现的不希望的不透明线条。
本发明的一个目的是提供一种方法，以改进利用明场/正性光阻光学制版术的集成电路成图技术。
本发明的另一个目的是简化用于补偿0°/180°过渡效应的集成电路门层成图的相移掩模设计。
本发明的再一个目的是提供一种方法，以确定用于门层成图的相移掩模，它仅在集成电路中门图案和集成电路的活性区(active area)图案相重叠的集成电路内提供相移元件，以改善门层图案的尺寸控制。
本发明的再一个目的是提供一种相移掩模方法，它能在集成电路中门图案和集成电路的活性区图案相重叠的区域内最大限度地减小门图案。
本发明的再一个目的是利用本发明的改进的相移掩模方法，制作具有较好的门层图案的临界尺寸控制的集成电路。
本发明的再一个目的是提供一种处理，它能自动地分析集成逻辑电路的设计，并按照制作逻辑电路的APSM可接受的标准提供数字文件。
附图的简单说明
图1为光学制版术中利用以往技术的普通二值透射掩模时的衍射效应的示意图。
图2-1为衍射效应和利用以往技术的相移掩模(PSM)以补偿衍射效应的示意图。
图2-2说明掩模生产过程和集成电路光学制版生产过程。
图3说明集成电路设计的一个实例，其中示出了活性区(N和P)图案及该图案和门层图案的重叠情况。
图4说明活性区和门层区的相交区，其中包括根据本发明对0°和180°相移区的设定。
图5重新画出了图4，只说明图3中实例的设计中的180°相移区。
图6画出本发明对图3中的实例得到PSM，其中示出了门连接不透明铬线条和环绕180°区域的过渡补偿区。
图7画出对图3中实例得到的APSM，其中示出了门连接不透明铬线条和没有围着过渡补偿区的180°相移区。
图8画出修剪掩模(trim mask)，用于图7的掩模的曝光之后，以避免出现由0°/180°过渡引起的线条。
图9是一个截面图，说明修剪掩模透明开口中心线和图8的非过渡补偿掩模的0°/180°区邻接线的对准。
图10是一个流程图，说明制作带有补偿过渡区和缩小的门长度的APSM的过程，及说明利用上述明场/正性光阻的APSM的光学制版过程。
图11(a)和图11(b)分别说明标准的门金属设计和缩小的门设计。
图12说明几种过渡补偿区移相器的实施例的结构。
熟悉PSM制版技术人的人们一般认为，在集成电路的APSM布局的设计中，不能用计算机自动地设计采用明场方式的掩模。明场设计用PSM掩模上的不透明区来对应最终晶片上所形成的导线的位置和形状(导线的典型形成方法是掺杂低阻抗的多晶硅或硅酸钨或类似物质)，同时，必须使用正性光阻材料以与明场掩模相配合。PSM的明场设计对逻辑门布局有一个很大的优点，这就是它能改善与弧立的门相联系的分辨率。然而，它也有这样的缺点，即沿着所有的0°/180°相邻区都会形成暗线条。迄今为止，明场APSM的设计必须要人工地检查每一个PSM设计，并且或者在每个0°区和180°区之间插入一个补偿相移过渡区以使它们分离，或者人工地设计一个修剪掩模，以便和不含相移补偿区的PSM一起使用。
为了简化和提供一种关于APSM问题的自动解决方法，我提议一种设计明场APSM的方法，它对于逻辑电路能够可靠地工作，并可靠地缩小逻辑电路的门的尺寸。我的方法的前提是只对门层PSM掩模的这样一些区域进行交替相移，在这些区域中由标准的门层图案设计所给出的门导线和准备形成活性半导体(N和P)的区域相重叠。在布氏(Boolian)代数中，若X是第一个函数，Y是第二个函数，则它们的重叠区叫做相交区，写作Z＝X∩Y(它也叫做“与”函数)。以下，重叠区写作“相交区”。
参见图3，为了便于说明在那里按比例示出了由计算机打印出的准备在集成电路半导体晶片上形成的电路中的“掺杂”活性区30-38的布局图。在图3中还示出了重叠在活性区布局图上的由计算机产生的实心黑线条，它们代表门图案40-49，叫做多晶线，其大小用和活性区相同的比例打印，并且在图3的布局图中，它们与有效区的相对位置关系是和最终电路中的关系精确相同的。假定该设计要求多晶线的宽度尺寸是这样的窄，以至如果用普通二值制版术来制作掩模时，光学衍射效应就要使该掩膜的像质量降级，这时就需要使用本发明的方法，以便自动地制作明场APSM并借助该掩模来自动地制作集成电路。
图4中包括了一些用阴影线标志的由空间分析确定的区域50，其中该区域代表由计算机得到的图3中的多晶门导线40-49和半导体晶片活性区30-38的相交区。要画出相交区有多种方法。一个方法是令计算机逐个像素地执行逻辑＂与＂运算，即X·Y，其中X是图3中的活性区的空间表示，Y是图3的门层空间图案。图4还包括了图3的活性区的轮廓范围。下一步，令计算机执行一个程序，自动地在相交区的两个相对侧设定0°区和180°区。从图4可以看出，计算机进行了分析，然后在相交区的长尺寸方向的两相对侧设定了0°区和180°区。对于在给定的区域上选定相位的程序有一些制约条件：(1)每一个相交区的长方向必须有一个0°边界区和一个180°边界区；(2)在相交区长方向两侧的180°区和0°区的宽度不得小于一个最小宽度Wi，并且在其周围有一个可以用作补偿区的面积。补偿区的宽度应该为Wc。如果两个相交区之间的面积宽度小于(2Wi+Wc)，则该两个相交区之间的面积需要合并成一个单一的0°或180°相位区。
图5重新画出了图4，只是删去了0°区，所以图5只标出了π区。其余的区假定是零相位的。然而如前面已经指出的，如果没有补偿，明场设计的问题之一是在晶片上形成了对应于180°区和0°区相邻线条的暗线。从而，在图6中示出了在每个180°区及其相邻的0°区之间所形成的所谓的过渡区51。在180°区的周边区中只有和相交区50相邻接的那个部分没有介入过渡区51。图6还示出了不透明线条区41-49，它们重叠在补偿的180°区上，所以图6是由计算机产生的最终的明场APSM的一个实施例的空间表示，利用它经过单次曝光就能产生由图3所示的门层多晶线图案。如果PSM是按照图6的设计来制作的，假定在晶片上使用了正性光阻材料，就可以用单次曝光的步骤，产生图3空间布局的门层电路。
另外，用两步曝光的方法也能够制作图3所示的门层多晶图案。图8和图6是相同的，只是在各个180°区周围没有补偿过渡区。已经指出，在用图7形式的明场PSM对晶片上的正性光阻材料进行第一步曝光时，沿着180°区和0°区的相邻线上将形成暗线条。如果在完成两次曝光步骤之前不进行显影处理，则利用图8的修剪掩模对晶片作第二次曝光可以去除这些不希望有的暗线条。修剪掩模沿着各个0°/180°区相邻线是透光的，所以对正性光阻材料进行第二次曝光后，这些相邻线部分被曝光，从而在光阻材料的显影时这些暗线将被除去。图9进一步说明修剪掩模的对准和制作的一个实施例。图9(a)是淀积了180°相移区100的截面图，该相移区在180°和0°区102之间有一条相邻过渡线110。图9(b)画出了蚀刻型相移器105，同时示出了0°和180°区之间的过渡线110。用于图9(a)和9(b)的相移掩模的修剪掩模107如图9(c)所示。修剪掩模107被对准，使得透光区112的中心线和过渡线110对准。透过修剪掩模的紫外光照射到正性光阻材料上并使该区域曝光，从而在对光阻材料显影时该区域将被除去。需要指出，熟悉本技术领域的人们都了解，在光阻材料显影之后，没有曝光的光阻材料留在要保留的区域的顶部。因为光阻材料在多晶硅层或金属层的顶部，所以在除去光阻材料并对晶片进行蚀刻之后，由于剩下的光阻材料将保护其下方的线条，结果晶片表面上没有光阻材料保护的多晶硅或金属将被除去，留下所需的门连线图案。
图11(a)和图12画出了补偿过渡区51的结构的实施例。过渡区51可以由插入在π区和0°区之间的阶梯区构成，阶梯区最好有两个或多个，例如120°区(71)和60°(70)。在某些情形下，单个π/2阶梯区也是可行的。在实际中，这些阶梯相位过渡区的最小宽度应为0.2λ/NA，其中λ是曝光波长N A是分步照相机的数值孔径，对于淀积的相移器，过渡区的形状可按图12(a)设计，对于蚀刻的相移器，过渡区的形状可按图12(b)设计。另外，过渡区也可以有更多的阶梯，或者是逐渐过渡的，其形状对于淀积的式蚀刻的PSM分别如图12(C)和12(d)所示。
图11(b)给出了PSM门层设计方法的又一个实施例。我已经确定，有可能利用在相交区自然形成的、和180°/0°区域相邻线重合的暗线来产生可能达到的最窄的门。例如，当采用数值孔径为0.5，光源的部分相干因子为0.5、曝光波长为365nm的分步照相机和APSM时，该最小宽度门为0.2μm。作为另一种选择，如图11(b)所示，本发明在掩模上给出了一条非常窄的不透明线条75，它和0°/180°相邻处的自然过渡暗线相重合。该窄不透明线比0.2μm的自然宽度稍稍窄一些，例如为0.18μm，为了在生产制作中有可靠的成品率，还需要适当加宽一些。
希望有这样的窄不透明线条是基于三个原因：1)由于遮住了相位边缘，可以减小由掩模上的相移层和不透明层之间的对准误差所造成的晶片像的位移；2)在使用多相位阶梯方法时，可减小由各个相位层之间的对准误差所造成的在180°/0°过渡区的线宽误差；以及3)不透明线条，典型地是铬线条，比光阻材料更加耐蚀刻，从而给出了较陡峭的蚀刻边界轮廓。
分步照相机的自然线宽定义为0.25*λ/NA，其中λ为激励波长，NA为数值孔径。
在图10的流程图中更充分地说明了上述步骤。具体地说，方框120有示“与”运算，以确定活性区图案和多晶门导线图案的相交区。下一步，在方框121中，确定所有其宽度比不用相移掩模方法时能达到的最小宽度还要小的门。方框122表示一个进一步分类的步骤，它确定这样一些相邻的最小宽度门群，其中门与门的间隔对于制作过渡区来说是太窄了，也就是说门的间隔小于2Wi+Wc。这些门群叫做“堆”。不属于堆的门被分类为孤立门126。接着，在方框122中找出的“堆”被进一步分类成分支堆123、奇数堆124或偶数堆125。
奇数堆是这样的门群，其中在其边界两侧的空间足以制作过渡区的共同活性区上有奇数个最小宽度门相交区。在方框130中，将这些奇数堆的最左端区域作180°相移，然后对各个门之间的区域从左到右逐个地交替改变相位，从180°变成0°，以及从0°变成180°。
在方框125中，偶数堆是这样的门群，其中有偶数个最小宽度门，它们是一个邻接于足以制作过渡区的共同活性区上的相交区。对偶数堆所采用的方案是，在其最左端区域作0°相移，然后对各个门之间的区域从左到右逐个地作0°到180°再到0°的交替相移。
对于孤立门126，则门的一侧有一过渡补偿区，就是作相位的逐渐变化或阶梯变化，以避免出现不希望的线条。
分支堆区域是这样的区域，其中单个活性区的一些部分和多于两个的最小宽度门相邻接。这和奇数堆及偶数堆的情况是不同的。对于分支堆区域所采取的方案是，给具有多于两个相交区的中央区域从180°或0°中任选一相位，然后沿着所有的方向从中央到外围每经过一个门就改变一次相位。
在方框132中，重新组合关于各种堆和孤立门的数据，然后用设计规则检验器133确认和验证所有最小宽度门沿长方向的一侧具有180°或0°的相移，而在另一侧有不同的相移。
在方框134中，对每一个180°/0°区相邻接的位置，例如对门的短方向侧端和堆的边缘，形成过渡区。或者如前面所述，可以用一个分离的修剪掩模来代替过渡区，这时该方框14用来产生修剪掩模的数据。
最后，输出称作为GDS2的输出数据，用来制作掩模。由Cadence Design System(韵律设计系统)提供的Dracula程序中的FRACT软件模块可以产生用于电子束掩模蚀刻机的，并具有MEBES标准文件格式的GDS2。对于相移型掩模，输出数据是关于多层(一层以上)的数据，以产生多晶硅掩模版，而FRACT模块能够产生磁带输出，其中包含制作相移掩模所需的全部层的数据，如果选用修剪掩模，则包含了制作该掩模所需的数据。
本发明所采用的正性光阻材料可以购买到，它们有多种牌子。本发明不局限于这些目前使用的光阻材料。
典型的情形是，掩模版由非晶态二氧化硅即合成石英作成，而不透明材料是铬。理论上，本发明中可以用任何不透明材料来代替铬，本发明与所采用的具体材料无关。
本发明文件的附图只是描绘了本发明的实施例，而不是为了限制本发明的范畴。权利要求的范畴应根据权利要求本身来解释。因此我们提出如所附的权利要求。
Claims (20)
1、用于在半导体晶片上形成集成电路层的相移掩膜成图I线分步照相机制版方法，包含使用不同的掩模以使不同的层成图的步骤，其中第一层是门层，第二层是活性区，上述活性区在空间上由活性区布局图案确定，上述门层在空间上由第一和第二门层布局部分确定，上述第一门层布局部分是一个标准的非相移掩模图案，其上有不透明的和透明的区域，并且上述第二门层布局部分具有包含相移区的区域，上述方法包括：
对上述活性区布局图案和上述第一门层布局部分进行比较分析，以在空间上建立对应于集成电路中上述活性区布局图案与上述第一门层布局部分相重叠的区域的相交区的位置，上述相交区是具有一对平行的长侧边和一对平行的短侧边的矩形；
构筑透射式明场相移掩模(PSM)，具有各种相移区和不透明区域，以对上述门层成图，上述PSM包括上述门层布局图案，上述门层布局图案除了在对应于上述相交区的上述PSM区域之外，其他区域与上述第一门层布局部分相一致，上述门层布局图案包括与对应于相交区的上述区域的上述一对平行长侧边中的一个上述侧边相邻接的0°相移区，和一个与对应于上述相交区的上述区域的上述一对平行长侧边中的另一个侧边相邻接的180°相移区。上述透射式明场PSM的上述不透明区域对应于上述相交区和上述第一门层布局部分的上述不透明区域；并且
在上述线性分步照相机中，对准上述PSM，并用一个其发出的光被上述透镜系统聚集，并被引导得通过上述透射明场PSM的光源，对在上述晶片上的一个正性光阻进行曝光，上述光透过上述PSM，照射到上述晶片上的正性光阻上。
2、根据权利要求1的方法，它进一步包括：
在上述相移掩模上提供围绕并相邻于上述180°相移区，以及位于上述180°相移区和上述0°相移区之间的补偿过渡相移区，上述补偿过渡相移区除了在上述180°相移区和带有上述不透明图案的区域相重叠的区域之外，和上述180°相移区的全部周边相邻接。
3、根据权利要求1的方法，它包含构筑一个具有来自上述光源的光的透明图案的修剪掩模的步骤，上述修剪掩膜的上述透明图案完全被暗背景所包围，上述透明图案是具有一些宽度为T的带有中心线的线条的图案，其中上述中心线的轨迹和所有在上述门层布局图案上的上述0°区和180°区的邻接边缘的轨迹准确地对应，并且T大于自然线宽；在上述曝光步骤之后，但在对上述曝光后的正性光阻层显影之前，用上述修剪掩模代替上述PSM对上述集成电路上的上述正性光阻层进行再次曝光，曝光时使用上述部分相干光光源，使光通过上述修剪掩模和光学系统，并且上述修剪掩模已经作了这样的对准，使得上述修剪掩模的上述透明图案的上述中心的边缘和上述第一次曝光时0°区和180°区的邻接线的上述轨迹相对准；然后对上述光阻层显影。
4、根据权利要求2的方法，其中上述补偿过渡相移区包括60°相移的第一区和120°相移的第二区，其中上述120°区域位于上述60°区和上述180°区中间。
5、根据权利要求2的方法，其中上述门层布局图案包含具有第一门长度的第一区和具有第二门长度的第二区，其中上述第一门长度区比上述第二门长度区短，并且上述第一门长度区对应于上述相交区。
6、根据权利要求2的方法，其中上述补偿过渡相移区包含一个线性渐变区。
7、根据权利要求2的方法，其中上述180°相移区是上述PSM的成层的、较厚的区域，提供上述透射过上述PSM的光的相位滞后。
8、根据权利要求2的方法，其中上述180°相移区是上述PSM的较薄的蚀刻区，提供上述透射过上述PSM的光的相位超前。
9、根据权利要求7的方法，它包含构筑一个具有被暗背景包围的透明图案的修剪掩模的步骤，上述透明图案是这样的图案，它具有和0°区和180°区之间的某些过渡区的轨迹准确对应的中心线；在对上述曝光后的正性光阻材料进行显影之前，用部分相干光源对上述集成电路上的上述正性光阻材料再次曝光，曝光时的光通过上述修剪掩模，该掩模已经作了这样的对准，使得上述修剪掩模的0°到180°的轨迹和第一次曝光时曝光的上述0°/180°过渡区对准；然后对上述光阻材料显影。
10、根据权利要求8的方法，它包含构筑一个具有被暗背景包围的透明图案的修剪掩模的步骤，上述透明图案是这样的图案，它具有和0°及180°区域之间的某些过渡区的轨迹准确对应的中心线；在对上述曝光后的正性光阻材料进行显影之前，用部分相干光光源对上述集成电路上的上述正性光阻材料再次曝光，曝光时光通过上述修剪掩模，该掩模已经作了这样的对准，使得上述修剪掩模的0°到180°的轨迹和第一次曝光时曝光的上述0°/180°过渡区对准；然后对上述光阻材料显影。
11、根据权利要求2的方法，其中关于在上述相移掩模上提供围绕并相邻于上述180°相移区的补偿过渡相移区的步骤包含这样的步骤，即确定相邻的180°相移区之间的实际距离，并且当上述实际距离小于为了在各个上述180°相移区周围提供上述实际过渡相移区所需的最小距离时，把相邻的180°相移区结合在一起。
12、一种用权利要求2的方法制作的集成电路。
13、一种用权利要求3的方法制作的集成电路。
14、一种用权利要求4的方法制作的集成电路。
15、一种用权利要求5的方法制作的集成电路。
16、一种用权利要求6的方法制作的集成电路。
17、一种用权利要求7的方法制作的集成电路。
18、一种用权利要求8的方法制作的集成电路。
19、一种用权利要求9的方法制作的集成电路。
20、一种用权利要求10的方法制作的集成电路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/276,734 US5573890A (en) | 1994-07-18 | 1994-07-18 | Method of optical lithography using phase shift masking |
| US08/276,734 | 1994-07-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1115876A true CN1115876A (zh) | 1996-01-31 |
Family
ID=23057872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN95104762A Pending CN1115876A (zh) | 1994-07-18 | 1995-04-22 | 利用相移掩模技术的光学制版方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (4) | US5573890A (zh) |
| EP (2) | EP1786024A1 (zh) |
| JP (1) | JP3751051B2 (zh) |
| KR (1) | KR100382043B1 (zh) |
| CN (1) | CN1115876A (zh) |
| TW (1) | TW285756B (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1293426C (zh) * | 2002-03-25 | 2007-01-03 | Asml蒙片工具有限公司 | 利用二倍空间频率技术定义掩膜图案的方法及其装置 |
| CN1303474C (zh) * | 2001-06-08 | 2007-03-07 | 数字技术公司 | 用于相移光刻掩模的光学接近校正 |
| CN100339765C (zh) * | 2003-08-18 | 2007-09-26 | 旺宏电子股份有限公司 | 可降低光学接近效应的光罩 |
| CN100380231C (zh) * | 2003-08-28 | 2008-04-09 | 力晶半导体股份有限公司 | 光学光刻方法 |
| CN100392662C (zh) * | 2003-12-17 | 2008-06-04 | 株式会社东芝 | 设计布局及掩膜的制作方法和系统、半导体器件的制造方法 |
| CN100478782C (zh) * | 2003-06-16 | 2009-04-15 | 旺宏电子股份有限公司 | 不同层次的曝光方法 |
| US7622336B2 (en) | 2005-12-28 | 2009-11-24 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| CN1975568B (zh) * | 2002-04-30 | 2011-01-26 | 松下电器产业株式会社 | 使用光罩的图案形成方法 |
| CN103105727A (zh) * | 2011-11-15 | 2013-05-15 | 无锡华润上华科技有限公司 | 形成光掩膜版的方法及光掩膜版 |
Families Citing this family (135)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5573890A (en) * | 1994-07-18 | 1996-11-12 | Advanced Micro Devices, Inc. | Method of optical lithography using phase shift masking |
| US6185727B1 (en) * | 1995-12-12 | 2001-02-06 | International Business Machines Corporation | Design verification for asymmetric phase shift mask layouts |
| US6269472B1 (en) | 1996-02-27 | 2001-07-31 | Lsi Logic Corporation | Optical proximity correction method and apparatus |
| CN1083939C (zh) | 1996-07-09 | 2002-05-01 | 三洋电机株式会社 | 线性压缩机 |
| US5994002A (en) * | 1996-09-06 | 1999-11-30 | Matsushita Electric Industrial Co., Ltd. | Photo mask and pattern forming method |
| US6228539B1 (en) | 1996-09-18 | 2001-05-08 | Numerical Technologies, Inc. | Phase shifting circuit manufacture method and apparatus |
| US5858580A (en) * | 1997-09-17 | 1999-01-12 | Numerical Technologies, Inc. | Phase shifting circuit manufacture method and apparatus |
| US6233044B1 (en) * | 1997-01-21 | 2001-05-15 | Steven R. J. Brueck | Methods and apparatus for integrating optical and interferometric lithography to produce complex patterns |
| US5923566A (en) * | 1997-03-25 | 1999-07-13 | International Business Machines Corporation | Phase shifted design verification routine |
| US6057063A (en) * | 1997-04-14 | 2000-05-02 | International Business Machines Corporation | Phase shifted mask design system, phase shifted mask and VLSI circuit devices manufactured therewith |
| US6078738A (en) * | 1997-05-08 | 2000-06-20 | Lsi Logic Corporation | Comparing aerial image to SEM of photoresist or substrate pattern for masking process characterization |
| US6190840B1 (en) * | 1997-06-18 | 2001-02-20 | Kabushiki Kaisha Toshiba | Resist pattern forming method |
| US6282696B1 (en) | 1997-08-15 | 2001-08-28 | Lsi Logic Corporation | Performing optical proximity correction with the aid of design rule checkers |
| US6370679B1 (en) | 1997-09-17 | 2002-04-09 | Numerical Technologies, Inc. | Data hierarchy layout correction and verification method and apparatus |
| US6453452B1 (en) | 1997-12-12 | 2002-09-17 | Numerical Technologies, Inc. | Method and apparatus for data hierarchy maintenance in a system for mask description |
| US7093229B2 (en) * | 1997-09-17 | 2006-08-15 | Synopsys, Inc. | System and method for providing defect printability analysis of photolithographic masks with job-based automation |
| US7617474B2 (en) * | 1997-09-17 | 2009-11-10 | Synopsys, Inc. | System and method for providing defect printability analysis of photolithographic masks with job-based automation |
| US6470489B1 (en) | 1997-09-17 | 2002-10-22 | Numerical Technologies, Inc. | Design rule checking system and method |
| US6578188B1 (en) | 1997-09-17 | 2003-06-10 | Numerical Technologies, Inc. | Method and apparatus for a network-based mask defect printability analysis system |
| WO1999014637A1 (en) * | 1997-09-17 | 1999-03-25 | Numerical Technologies, Inc. | Data hierarchy layout correction and verification method and apparatus |
| US6757645B2 (en) | 1997-09-17 | 2004-06-29 | Numerical Technologies, Inc. | Visual inspection and verification system |
| JP3307313B2 (ja) | 1998-01-23 | 2002-07-24 | ソニー株式会社 | パターン生成方法及びその装置 |
| US6499003B2 (en) | 1998-03-03 | 2002-12-24 | Lsi Logic Corporation | Method and apparatus for application of proximity correction with unitary segmentation |
| JP3461288B2 (ja) | 1998-07-08 | 2003-10-27 | 松下電器産業株式会社 | 半導体装置用図形パターンの補正方法および半導体装置の製造方法 |
| US6426131B1 (en) | 1998-08-24 | 2002-07-30 | Lsi Logic Corporation | Off-axis pupil aperture and method for making the same |
| US6171739B1 (en) | 1998-12-04 | 2001-01-09 | Advanced Micro Devices, Inc. | Method of determining focus and coma of a lens at various locations in an imaging field |
| US6391525B1 (en) | 1998-12-08 | 2002-05-21 | Advanced Micro Devices, Inc. | Sidewall patterning for sub 100 nm gate conductors |
| JP3257593B2 (ja) | 1999-02-05 | 2002-02-18 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5985498A (en) * | 1999-03-01 | 1999-11-16 | Advanced Micro Devices, Inc. | Method of characterizing linewidth errors in a scanning lithography system |
| JP2000267258A (ja) * | 1999-03-16 | 2000-09-29 | Nec Corp | レチクル |
| US6306558B1 (en) | 1999-04-29 | 2001-10-23 | Taiwan Semiconductor Manufacturing Company | Method of forming small contact holes using alternative phase shift masks and negative photoresist |
| US6467076B1 (en) * | 1999-04-30 | 2002-10-15 | Nicolas Bailey Cobb | Method and apparatus for submicron IC design |
| US6507944B1 (en) * | 1999-07-30 | 2003-01-14 | Fujitsu Limited | Data processing method and apparatus, reticle mask, exposing method and apparatus, and recording medium |
| IT1313154B1 (it) * | 1999-08-05 | 2002-06-17 | St Microelectronics Srl | Maschera litografica per dispositivi a semiconduttore con finestra discavo a sezione poligonale,in particolare avente una sezione di almeno |
| US6387596B2 (en) * | 1999-08-30 | 2002-05-14 | International Business Machines Corporation | Method of forming resist images by periodic pattern removal |
| TW511238B (en) * | 2001-08-30 | 2002-11-21 | Nanya Technology Corp | Auxiliary design method for contact hole lithography |
| US6301698B1 (en) | 1999-09-01 | 2001-10-09 | Taiwan Semiconductor Manufacturing Company | Method for creating the sub-resolution phase shifting pattern for outrigger type phase shifting masks |
| US6210841B1 (en) | 1999-09-07 | 2001-04-03 | Taiwan Semiconductor Manufacturing Company | Approach to increase the resolution of dense line/space patterns for 0.18 micron and below design rules using attenuating phase shifting masks |
| JP2001085296A (ja) * | 1999-09-09 | 2001-03-30 | Toshiba Corp | レジストパターン形成方法 |
| AU7829800A (en) * | 1999-09-16 | 2001-04-17 | Regents Of The University Of California, The | Optimal phase conflict removal for layout of alternating phase-shifting masks |
| US6251546B1 (en) | 1999-09-16 | 2001-06-26 | Agere Systems Guardian Corp. | Method of fabricating devices using an attenuated phase-shifting mask and an attenuated phase-shifting mask |
| US6335128B1 (en) * | 1999-09-28 | 2002-01-01 | Nicolas Bailey Cobb | Method and apparatus for determining phase shifts and trim masks for an integrated circuit |
| US6528232B1 (en) | 1999-11-01 | 2003-03-04 | Nec Corporation | Sulfonium salt compound, photoresist composition and method for patterning by employing same |
| US6537867B1 (en) * | 1999-11-03 | 2003-03-25 | Agere Systems Inc. | High speed low voltage semiconductor devices and method of fabrication |
| US20020094492A1 (en) | 1999-12-17 | 2002-07-18 | Randall John N. | Two-exposure phase shift photolithography with improved inter-feature separation |
| US6274281B1 (en) | 1999-12-28 | 2001-08-14 | Taiwan Semiconductor Manufacturing Company | Using different transmittance with attenuate phase shift mask (APSM) to compensate ADI critical dimension proximity |
| US6638663B1 (en) * | 2000-01-20 | 2003-10-28 | Agere Systems Inc. | Phase-shifting mask and semiconductor device |
| US6265120B1 (en) | 2000-02-01 | 2001-07-24 | Taiwan Semiconductor Manufacturing Company | Geometry design of active region to improve junction breakdown and field isolation in STI process |
| US7494749B2 (en) * | 2000-02-04 | 2009-02-24 | Advanced Micro Devices, Inc. | Photolithography using interdependent binary masks |
| US6584609B1 (en) * | 2000-02-28 | 2003-06-24 | Numerical Technologies, Inc. | Method and apparatus for mixed-mode optical proximity correction |
| US6493866B1 (en) * | 2000-06-30 | 2002-12-10 | Synopsys, Inc. | Phase-shift lithography mapping and apparatus |
| US6787271B2 (en) * | 2000-07-05 | 2004-09-07 | Numerical Technologies, Inc. | Design and layout of phase shifting photolithographic masks |
| US7083879B2 (en) * | 2001-06-08 | 2006-08-01 | Synopsys, Inc. | Phase conflict resolution for photolithographic masks |
| US6978436B2 (en) * | 2000-07-05 | 2005-12-20 | Synopsys, Inc. | Design data format and hierarchy management for phase processing |
| US7028285B2 (en) * | 2000-07-05 | 2006-04-11 | Synopsys, Inc. | Standard cell design incorporating phase information |
| US6733929B2 (en) * | 2000-07-05 | 2004-05-11 | Numerical Technologies, Inc. | Phase shift masking for complex patterns with proximity adjustments |
| US6681379B2 (en) | 2000-07-05 | 2004-01-20 | Numerical Technologies, Inc. | Phase shifting design and layout for static random access memory |
| US6811935B2 (en) * | 2000-07-05 | 2004-11-02 | Numerical Technologies, Inc. | Phase shift mask layout process for patterns including intersecting line segments |
| US6503666B1 (en) | 2000-07-05 | 2003-01-07 | Numerical Technologies, Inc. | Phase shift masking for complex patterns |
| US6524752B1 (en) | 2000-07-05 | 2003-02-25 | Numerical Technologies, Inc. | Phase shift masking for intersecting lines |
| US6541165B1 (en) | 2000-07-05 | 2003-04-01 | Numerical Technologies, Inc. | Phase shift mask sub-resolution assist features |
| US6777141B2 (en) | 2000-07-05 | 2004-08-17 | Numerical Technologies, Inc. | Phase shift mask including sub-resolution assist features for isolated spaces |
| US6632590B1 (en) * | 2000-07-14 | 2003-10-14 | Taiwan Semiconductor Manufacturing Company | Enhance the process window of memory cell line/space dense pattern in sub-wavelength process |
| US6523162B1 (en) | 2000-08-02 | 2003-02-18 | Numerical Technologies, Inc. | General purpose shape-based layout processing scheme for IC layout modifications |
| US6866971B2 (en) * | 2000-09-26 | 2005-03-15 | Synopsys, Inc. | Full phase shifting mask in damascene process |
| US6453457B1 (en) | 2000-09-29 | 2002-09-17 | Numerical Technologies, Inc. | Selection of evaluation point locations based on proximity effects model amplitudes for correcting proximity effects in a fabrication layout |
| US6625801B1 (en) | 2000-09-29 | 2003-09-23 | Numerical Technologies, Inc. | Dissection of printed edges from a fabrication layout for correcting proximity effects |
| US6539521B1 (en) | 2000-09-29 | 2003-03-25 | Numerical Technologies, Inc. | Dissection of corners in a fabrication layout for correcting proximity effects |
| US6792590B1 (en) * | 2000-09-29 | 2004-09-14 | Numerical Technologies, Inc. | Dissection of edges with projection points in a fabrication layout for correcting proximity effects |
| US6584610B1 (en) | 2000-10-25 | 2003-06-24 | Numerical Technologies, Inc. | Incrementally resolved phase-shift conflicts in layouts for phase-shifted features |
| US6622288B1 (en) | 2000-10-25 | 2003-09-16 | Numerical Technologies, Inc. | Conflict sensitive compaction for resolving phase-shift conflicts in layouts for phase-shifted features |
| US6901575B2 (en) | 2000-10-25 | 2005-05-31 | Numerical Technologies, Inc. | Resolving phase-shift conflicts in layouts using weighted links between phase shifters |
| US6728946B1 (en) | 2000-10-31 | 2004-04-27 | Franklin M. Schellenberg | Method and apparatus for creating photolithographic masks |
| US6673524B2 (en) | 2000-11-17 | 2004-01-06 | Kouros Ghandehari | Attenuating extreme ultraviolet (EUV) phase-shifting mask fabrication method |
| US6665856B1 (en) * | 2000-12-01 | 2003-12-16 | Numerical Technologies, Inc. | Displacing edge segments on a fabrication layout based on proximity effects model amplitudes for correcting proximity effects |
| US6653026B2 (en) | 2000-12-20 | 2003-11-25 | Numerical Technologies, Inc. | Structure and method of correcting proximity effects in a tri-tone attenuated phase-shifting mask |
| US6534224B2 (en) | 2001-01-30 | 2003-03-18 | Advanced Micro Devices, Inc. | Phase shift mask and system and method for making the same |
| TW479159B (en) * | 2001-02-09 | 2002-03-11 | Nanya Technology Corp | Interlacing phase shift mask and its manufacturing method |
| US6551750B2 (en) | 2001-03-16 | 2003-04-22 | Numerical Technologies, Inc. | Self-aligned fabrication technique for tri-tone attenuated phase-shifting masks |
| US6617081B2 (en) * | 2001-03-20 | 2003-09-09 | United Microelectronics Corp. | Method for improving process window in semi-dense area by using phase shifter |
| US6635393B2 (en) | 2001-03-23 | 2003-10-21 | Numerical Technologies, Inc. | Blank for alternating PSM photomask with charge dissipation layer |
| US6553560B2 (en) | 2001-04-03 | 2003-04-22 | Numerical Technologies, Inc. | Alleviating line end shortening in transistor endcaps by extending phase shifters |
| US6566019B2 (en) | 2001-04-03 | 2003-05-20 | Numerical Technologies, Inc. | Using double exposure effects during phase shifting to control line end shortening |
| US6593038B2 (en) | 2001-05-04 | 2003-07-15 | Numerical Technologies, Inc. | Method and apparatus for reducing color conflicts during trim generation for phase shifters |
| US6569583B2 (en) | 2001-05-04 | 2003-05-27 | Numerical Technologies, Inc. | Method and apparatus for using phase shifter cutbacks to resolve phase shifter conflicts |
| US6789237B1 (en) * | 2001-05-11 | 2004-09-07 | Northwestern University | Efficient model order reduction via multi-point moment matching |
| US6852471B2 (en) * | 2001-06-08 | 2005-02-08 | Numerical Technologies, Inc. | Exposure control for phase shifting photolithographic masks |
| CN101726988B (zh) * | 2001-06-08 | 2012-09-05 | 新思公司 | 相移光刻掩模的设计和布局 |
| US6523165B2 (en) | 2001-07-13 | 2003-02-18 | Numerical Technologies, Inc. | Alternating phase shift mask design conflict resolution |
| US7178128B2 (en) * | 2001-07-13 | 2007-02-13 | Synopsys Inc. | Alternating phase shift mask design conflict resolution |
| US6664009B2 (en) | 2001-07-27 | 2003-12-16 | Numerical Technologies, Inc. | Method and apparatus for allowing phase conflicts in phase shifting mask and chromeless phase edges |
| US6684382B2 (en) | 2001-08-31 | 2004-01-27 | Numerical Technologies, Inc. | Microloading effect correction |
| US6798017B2 (en) | 2001-08-31 | 2004-09-28 | International Business Machines Corporation | Vertical dual gate field effect transistor |
| US6735752B2 (en) | 2001-09-10 | 2004-05-11 | Numerical Technologies, Inc. | Modifying a hierarchical representation of a circuit to process features created by interactions between cells |
| US6738958B2 (en) | 2001-09-10 | 2004-05-18 | Numerical Technologies, Inc. | Modifying a hierarchical representation of a circuit to process composite gates |
| US6670082B2 (en) | 2001-10-09 | 2003-12-30 | Numerical Technologies, Inc. | System and method for correcting 3D effects in an alternating phase-shifting mask |
| US6698007B2 (en) | 2001-10-09 | 2004-02-24 | Numerical Technologies, Inc. | Method and apparatus for resolving coloring conflicts between phase shifters |
| US6981240B2 (en) | 2001-11-15 | 2005-12-27 | Synopsys, Inc. | Cutting patterns for full phase shifting masks |
| US6675369B1 (en) | 2001-12-11 | 2004-01-06 | Advanced Micro Devices, Inc. | Method of enhancing clear field phase shift masks by adding parallel line to phase 0 region |
| US6749971B2 (en) * | 2001-12-11 | 2004-06-15 | Advanced Micro Devices, Inc. | Method of enhancing clear field phase shift masks with chrome border around phase 180 regions |
| US6797438B1 (en) | 2001-12-11 | 2004-09-28 | Advanced Micro Devices, Inc. | Method and enhancing clear field phase shift masks with border around edges of phase regions |
| US6749970B2 (en) | 2001-12-11 | 2004-06-15 | Advanced Micro Devices, Inc. | Method of enhancing clear field phase shift masks with border regions around phase 0 and phase 180 regions |
| US6670646B2 (en) * | 2002-02-11 | 2003-12-30 | Infineon Technologies Ag | Mask and method for patterning a semiconductor wafer |
| US7122281B2 (en) * | 2002-02-26 | 2006-10-17 | Synopsys, Inc. | Critical dimension control using full phase and trim masks |
| US6605481B1 (en) | 2002-03-08 | 2003-08-12 | Numerical Technologies, Inc. | Facilitating an adjustable level of phase shifting during an optical lithography process for manufacturing an integrated circuit |
| US6704921B2 (en) | 2002-04-03 | 2004-03-09 | Numerical Technologies, Inc. | Automated flow in PSM phase assignment |
| US7037791B2 (en) * | 2002-04-30 | 2006-05-02 | Chartered Semiconductor Manufacturing Ltd. | Application of single exposure alternating aperture phase shift mask to form sub 0.18 micron polysilicon gates |
| US6875624B2 (en) * | 2002-05-08 | 2005-04-05 | Taiwan Semiconductor Manufacturing Co. Ltd. | Combined E-beam and optical exposure semiconductor lithography |
| US6785879B2 (en) * | 2002-06-11 | 2004-08-31 | Numerical Technologies, Inc. | Model-based data conversion |
| US6711732B1 (en) | 2002-07-26 | 2004-03-23 | Taiwan Semiconductor Manufacturing Company | Full sized scattering bar alt-PSM technique for IC manufacturing in sub-resolution era |
| US6821689B2 (en) * | 2002-09-16 | 2004-11-23 | Numerical Technologies | Using second exposure to assist a PSM exposure in printing a tight space adjacent to large feature |
| US7172838B2 (en) * | 2002-09-27 | 2007-02-06 | Wilhelm Maurer | Chromeless phase mask layout generation |
| JP3793147B2 (ja) * | 2002-12-04 | 2006-07-05 | 株式会社東芝 | レチクルセット、レチクルセットの設計方法、露光モニタ方法、レチクルセットの検査方法及び半導体装置の製造方法 |
| US6986972B1 (en) | 2003-02-04 | 2006-01-17 | Lsi Logic Corporation | Alternating aperture phase-shift mask fabrication method |
| WO2004077155A1 (ja) * | 2003-02-27 | 2004-09-10 | Fujitsu Limited | フォトマスク及び半導体装置の製造方法 |
| US7135255B2 (en) * | 2003-03-31 | 2006-11-14 | International Business Machines Corporation | Layout impact reduction with angled phase shapes |
| US20040241554A1 (en) * | 2003-05-29 | 2004-12-02 | Lsi Logic Corporation, Milpitas, Ca | Ion implantation phase shift mask |
| US7318214B1 (en) | 2003-06-19 | 2008-01-08 | Invarium, Inc. | System and method for reducing patterning variability in integrated circuit manufacturing through mask layout corrections |
| WO2005050310A2 (en) * | 2003-11-17 | 2005-06-02 | Toppan Photomasks, Inc. | Phase shift photomask and method for improving printability of a structure on a wafer |
| US20050263103A1 (en) * | 2004-05-14 | 2005-12-01 | Willard Updyke | Double leash coupler |
| US7266800B2 (en) * | 2004-06-04 | 2007-09-04 | Invarium, Inc. | Method and system for designing manufacturable patterns that account for the pattern- and position-dependent nature of patterning processes |
| JP4582574B2 (ja) * | 2004-06-04 | 2010-11-17 | シャープ株式会社 | 位相シフトマスクおよびその製造方法 |
| US7435533B2 (en) | 2004-06-14 | 2008-10-14 | Photronics, Inc. | Method of forming a semiconductor layer using a photomask reticle having multiple versions of the same mask pattern with different biases |
| US7396617B2 (en) | 2004-06-14 | 2008-07-08 | Photronics, Inc. | Photomask reticle having multiple versions of the same mask pattern with different biases |
| US7588868B2 (en) * | 2004-10-06 | 2009-09-15 | Cadence Design Systems, Inc. | Method and system for reducing the impact of across-wafer variations on critical dimension measurements |
| JP4598575B2 (ja) * | 2005-03-17 | 2010-12-15 | ルネサスエレクトロニクス株式会社 | パターン形成方法、半導体装置の製造方法、位相シフトマスク及び位相シフトマスクの設計方法 |
| US7470504B2 (en) * | 2005-11-03 | 2008-12-30 | International Business Machines Corporation | Reflective film interface to restore transverse magnetic wave contrast in lithographic processing |
| US8048590B2 (en) * | 2005-11-14 | 2011-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photolithography mask having a scattering bar structure that includes transverse linear assist features |
| JP2007264475A (ja) * | 2006-03-29 | 2007-10-11 | Fujitsu Ltd | フォトマスクの作製方法及び半導体装置の製造方法 |
| US7748839B2 (en) * | 2006-05-09 | 2010-07-06 | Lexmark International, Inc. | Handheld printing with reference indicia |
| US20090037866A1 (en) * | 2007-08-03 | 2009-02-05 | International Business Machines Corporation | Alternating phase shift mask optimization for improved process window |
| US9005848B2 (en) | 2008-06-17 | 2015-04-14 | Photronics, Inc. | Photomask having a reduced field size and method of using the same |
| US9005849B2 (en) | 2009-06-17 | 2015-04-14 | Photronics, Inc. | Photomask having a reduced field size and method of using the same |
| US8875067B2 (en) * | 2013-03-15 | 2014-10-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Reusable cut mask for multiple layers |
| CN112432308B (zh) * | 2020-11-20 | 2022-07-08 | 珠海格力电器股份有限公司 | 触控交互装置及其控制方法、装置、空调机组 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2865685B2 (ja) * | 1988-03-16 | 1999-03-08 | 株式会社日立製作所 | 半導体装置の製造方法 |
| JP2710967B2 (ja) * | 1988-11-22 | 1998-02-10 | 株式会社日立製作所 | 集積回路装置の製造方法 |
| US5328807A (en) * | 1990-06-11 | 1994-07-12 | Hitichi, Ltd. | Method of forming a pattern |
| JP3187859B2 (ja) * | 1991-05-22 | 2001-07-16 | 株式会社日立製作所 | マスクのパターンデータ作成方法および製造方法 |
| US5391441A (en) * | 1992-02-21 | 1995-02-21 | Hitachi, Ltd. | Exposure mask and method of manufacture thereof |
| JPH05265183A (ja) * | 1992-03-24 | 1993-10-15 | Hitachi Ltd | マスクパタン設計方法及びマスク |
| JPH05232679A (ja) * | 1992-02-21 | 1993-09-10 | Hitachi Ltd | マスク製造方法及びマスク欠陥修正方法 |
| JPH05341498A (ja) * | 1992-04-10 | 1993-12-24 | Toshiba Corp | フォトマスク設計装置および設計方法 |
| US5308741A (en) * | 1992-07-31 | 1994-05-03 | Motorola, Inc. | Lithographic method using double exposure techniques, mask position shifting and light phase shifting |
| US5302477A (en) * | 1992-08-21 | 1994-04-12 | Intel Corporation | Inverted phase-shifted reticle |
| US5538815A (en) * | 1992-09-14 | 1996-07-23 | Kabushiki Kaisha Toshiba | Method for designing phase-shifting masks with automatization capability |
| US5308722A (en) * | 1992-09-24 | 1994-05-03 | Advanced Micro Devices | Voting technique for the manufacture of defect-free printing phase shift lithography |
| JP3260474B2 (ja) * | 1993-04-22 | 2002-02-25 | 株式会社日立製作所 | 位相シフタ自動配置方法及びそれを用いた位相シフタ自動配置装置 |
| US5567553A (en) * | 1994-07-12 | 1996-10-22 | International Business Machines Corporation | Method to suppress subthreshold leakage due to sharp isolation corners in submicron FET structures |
| US5573890A (en) * | 1994-07-18 | 1996-11-12 | Advanced Micro Devices, Inc. | Method of optical lithography using phase shift masking |
-
1994
- 1994-07-18 US US08/276,734 patent/US5573890A/en not_active Expired - Lifetime
-
1995
- 1995-04-22 CN CN95104762A patent/CN1115876A/zh active Pending
- 1995-06-19 EP EP07001903A patent/EP1786024A1/en not_active Withdrawn
- 1995-06-19 EP EP95304249A patent/EP0698916A3/en not_active Ceased
- 1995-07-15 KR KR1019950020906A patent/KR100382043B1/ko active IP Right Grant
- 1995-07-17 JP JP18011095A patent/JP3751051B2/ja not_active Expired - Fee Related
- 1995-07-28 TW TW084107804A patent/TW285756B/zh not_active IP Right Cessation
-
1996
- 1996-08-23 US US08/702,057 patent/US5766804A/en not_active Expired - Lifetime
- 1996-08-23 US US08/702,058 patent/US5702848A/en not_active Expired - Lifetime
- 1996-09-09 US US08/711,112 patent/US5766806A/en not_active Expired - Lifetime
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1303474C (zh) * | 2001-06-08 | 2007-03-07 | 数字技术公司 | 用于相移光刻掩模的光学接近校正 |
| CN1293426C (zh) * | 2002-03-25 | 2007-01-03 | Asml蒙片工具有限公司 | 利用二倍空间频率技术定义掩膜图案的方法及其装置 |
| CN1975568B (zh) * | 2002-04-30 | 2011-01-26 | 松下电器产业株式会社 | 使用光罩的图案形成方法 |
| CN100478782C (zh) * | 2003-06-16 | 2009-04-15 | 旺宏电子股份有限公司 | 不同层次的曝光方法 |
| CN100339765C (zh) * | 2003-08-18 | 2007-09-26 | 旺宏电子股份有限公司 | 可降低光学接近效应的光罩 |
| CN100380231C (zh) * | 2003-08-28 | 2008-04-09 | 力晶半导体股份有限公司 | 光学光刻方法 |
| CN100392662C (zh) * | 2003-12-17 | 2008-06-04 | 株式会社东芝 | 设计布局及掩膜的制作方法和系统、半导体器件的制造方法 |
| US7622336B2 (en) | 2005-12-28 | 2009-11-24 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| CN1992175B (zh) * | 2005-12-28 | 2010-09-08 | 株式会社半导体能源研究所 | 半导体装置的制造方法 |
| CN101908476B (zh) * | 2005-12-28 | 2013-07-17 | 株式会社半导体能源研究所 | 半导体装置的制造方法 |
| CN103105727A (zh) * | 2011-11-15 | 2013-05-15 | 无锡华润上华科技有限公司 | 形成光掩膜版的方法及光掩膜版 |
| CN103105727B (zh) * | 2011-11-15 | 2014-06-04 | 无锡华润上华科技有限公司 | 形成光掩膜版的方法及光掩膜版 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960005760A (ko) | 1996-02-23 |
| EP1786024A1 (en) | 2007-05-16 |
| JPH08179492A (ja) | 1996-07-12 |
| US5766804A (en) | 1998-06-16 |
| US5766806A (en) | 1998-06-16 |
| KR100382043B1 (ko) | 2003-07-04 |
| EP0698916A2 (en) | 1996-02-28 |
| TW285756B (zh) | 1996-09-11 |
| US5702848A (en) | 1997-12-30 |
| US5573890A (en) | 1996-11-12 |
| EP0698916A3 (en) | 1997-07-30 |
| JP3751051B2 (ja) | 2006-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1115876A (zh) | 利用相移掩模技术的光学制版方法 | |
| US6979519B2 (en) | Phase shifting circuit manufacture method and apparatus | |
| US6251549B1 (en) | Generic phase shift mask | |
| US5468578A (en) | Method of making masks for phase shifting lithography to avoid phase conflicts | |
| US5858580A (en) | Phase shifting circuit manufacture method and apparatus | |
| US5672450A (en) | Method of phase shift mask fabrication comprising a tapered edge and phase conflict resolution | |
| EP0927381B1 (en) | Phase shifting circuit manufacturing method and device | |
| US7165234B2 (en) | Model-based data conversion | |
| JPH10125570A (ja) | 位相エッジ位相シフト設計における相互接続の設計競合を排除する方法 | |
| EP0532040A1 (en) | Discrete phase shift mask writing | |
| US5442714A (en) | Design rule checking method and a method of fabricating a phase shift mask | |
| CN100487578C (zh) | 光刻处理方法，和由此制造的器件 | |
| US6479196B2 (en) | Generic phase shift masks | |
| US6558854B2 (en) | Process for forming features on a semiconductor wafer using a phase shifting mask that can be used with two different wavelengths of light | |
| US5432044A (en) | Method of forming a pattern using a phase shifting mask | |
| US6660653B1 (en) | Dual trench alternating phase shift mask fabrication | |
| CN1193127A (zh) | 包括有可变透光率的遮光层的掩模 | |
| US20030124759A1 (en) | Photo mask and semiconductor device manufacturing method | |
| JPH09127676A (ja) | ホトマスク及び半導体装置の製造方法 | |
| US5428478A (en) | Optical mask and exposure method using the optical mask | |
| US6605393B2 (en) | Alternative PSM with new phase conflict canceling method | |
| US7175941B2 (en) | Phase shift assignments for alternate PSM | |
| CN1904729A (zh) | 用于曝出微小通孔图案的相位移掩模设计 | |
| CN1328760C (zh) | 辨别不良图形节距以增进微影制程的方法 | |
| US20040013948A1 (en) | Chromeless PSM with chrome assistant feature |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C01 | Deemed withdrawal of patent application (patent law 1993) | ||
| WD01 | Invention patent application deemed withdrawn after publication |