CN1116681C - 快闪存储单元及其制造方法和写入、擦除、读取方法 - Google Patents

快闪存储单元及其制造方法和写入、擦除、读取方法 Download PDF

Info

Publication number
CN1116681C
CN1116681C CN95109195A CN95109195A CN1116681C CN 1116681 C CN1116681 C CN 1116681C CN 95109195 A CN95109195 A CN 95109195A CN 95109195 A CN95109195 A CN 95109195A CN 1116681 C CN1116681 C CN 1116681C
Authority
CN
China
Prior art keywords
grid
insulating film
flash memory
memory cell
multilayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN95109195A
Other languages
English (en)
Other versions
CN1115098A (zh
Inventor
崔壹铉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of CN1115098A publication Critical patent/CN1115098A/zh
Application granted granted Critical
Publication of CN1116681C publication Critical patent/CN1116681C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/954—Making oxide-nitride-oxide device

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

一种快闪存储单元，包括：形成在衬底上组合绝缘膜以俘获或释放电荷；形成在组合绝缘膜一侧的漏区；与组合绝缘膜另一侧相隔一定距离形成的源区；在组合绝缘膜上形成的写入/擦除栅极；用于覆盖漏区、源区和写入/擦除栅极的层间绝缘膜；形成在层间绝缘膜上的选择栅极。可在低电压下编程和擦除，外围电路易于设计、可减少芯片尺寸，可显著增加操作重复次数，及防止过擦除。

Description

快闪存储单元及其制造方法和写入、擦除、读取方法
技术领域
本发明涉及快闪存储单元及其制造方法。本发明还涉及排布快闪存储单元的方法。
背景技术
快闪存储单元是能够对信息进行电记录及擦除的非易失的存储器件。为了更好地了解本发明的背景，将结构几幅图说明传统的快闪存储单元。
参看图1，展示了常规快闪存储单元的叠式栅结构。如图所示，浮置栅14和控制栅15叠置于绝缘膜中，该绝缘膜形成在具有源11和漏12的半导体衬底上。对具有这种叠式栅结构的快闪存储单元典型地设计是在漏区加5-7伏的电压、在浮置栅上加12伏的电压。此刻，存储单元存储了靠近漏区11产生的通道热电子。
为了擦除所存储的电子，把12伏以上的电压加在源区，同时使漏区浮置，使控制栅接地。但是，由于衬底表面上的叠式结构，使得这种快闪存储单元在诸多方面存在明显缺点。例如源和漏的非对称结构导致单元面积的增大。此外，产生了过擦除的问题，对此需要利用复杂的算法来予以补偿。因此，存在另一问题，即擦除速度变低的问题。
参看图2，展示了另一常规快闪存储单元的分离式栅结构。如图2所示，浮置栅23和控制栅24叠置在绝缘膜中，该绝缘膜形成在具有源21和漏22的半导体衬底上，漏22与源21明显远隔一定距离，选择栅25整个地覆盖衬底，设计具有这种分离式栅结构的常规快闪存储单元，是用来解决过擦除问题，其中由选择栅25控制的沟道区位于源21一侧。
因此，在具有分离式栅结构的快闪存储单元中，比具有叠置栅结构的快闪存储单元更为易于避免过擦除问题。但是，具有分离式栅结构的快闪存储单元要占据相对较大的面积。具有分离式栅结构的快闪存储单元的另一重要问题是，由于对信息的编程或擦除需要高电压，所以可靠性降低。此外，三重多晶硅产生了更多的工艺步骤，而使制造工艺难以进行。
发明内容
因此，本发明的目的是提供能防止过擦除的快闪存储单元，从而避免误操作。
本发明的另一目的是提供一种制造快闪存储单元的方法。
本发明的再一目的是提供一种根据所述制造的快闪存储单元进行写入程序的方法。
本发明的又一目的是提供一种根据所述制造的快闪存储单元进行擦除程序的方法。
本发明的又一目的是提供一种根据所述制造的快闪存储单元读取信息的方法。
根据本发明的一个方案，提供一种快闪存储单元，包括：以预定尺寸形成在衬底上的多层绝缘膜，具有至少一个界面以俘获或者释放电荷；在所述组合绝缘膜的一侧形成的漏；与所述组合绝缘膜的另一侧相隔一定距离地形成的源；在所述组合绝缘膜上形成的写入/擦除栅；用于覆盖所述漏区、所述源区和所述写入/擦除栅的层间绝缘膜；在所述层间绝缘膜上形成的选择栅。
根据本发明的另一个方案，提供制造快闪存储单元的方法，包括如下步骤：提供衬底；在所述衬底上形成多层绝缘膜，用于俘获和释放电荷，并且具有至少一个界面；在所述多层绝缘膜上形成第一栅极，用于从所述衬底向所述多层绝缘膜中的界面注入热电子，并且用于通过调节施加到所述第一栅极上的电压来擦除该界面中存储的热电子；在所述衬底中形成源区和漏区，其中所述源区离开所述第一栅极；在所述第一栅极和所述源和漏区上形成层间绝缘膜；以及在所述层间绝缘膜上形成第二栅极。
根据本发明的再一方案，提供一种用于对所述制造的快闪存储单元进行写入程序的方法，通过将大约5伏施加到所述第一栅极和所述第二栅极，将所述热电子存储到所述多层绝缘膜中。
本发明的又一方案是提供一种用于对所述制造的快闪存储单元进行擦除程序的方法，通过将大约-5伏施加到所述第一栅极、并且将大约5伏施加到所述第二栅极，来擦除所述多层绝缘膜中存储的所述热电子。
本发明的又一方案是提供一种用于对所述制造的快闪存储单元读取信息的方法，包括将大约5伏施加到所述第一栅极和所述第二栅极的步骤。
通过以下结合附图对本发明的优选实施例作详细说明，将使本发明的上述目的和其它优点变得更为明显。
附图说明
图1是常规的具有叠式栅结构的快闪存储单元的截面示意图。
图2是常规的具有分离式栅结构的快闪存储单元的截面示意图。
图3是本发明的快闪存储单元的截面示意图。
图4是使用本发明的快闪存储单元的元件阵列布图。
图5是图6的元件阵列的等效电路。
图6展示图5电路中工作实例的表格。
图7A至7E是展示在字线方向制造本发明的快闪存储单元的工艺的截面示意图。
图8A至8E是展示在位线方向制造本发明的快闪存储单元的工艺的截面示意图。
参看附图，可以更好地了解本发明的优选实施例的应用，其中相同的标号分别用于相同和对应的部分。
具体实施方式
参看图3，展示了本发明的快闪存储单元的结构。如图所示，在形成于N型硅衬底中的P型阱31之上形成两层多晶硅35和37。第一层多晶硅35是写入/擦除栅，编程和擦除时起主栅极作用，第二层多晶硅37是选择栅极37，用于有效地把要读出或编程的单元与其它单元分离。
写入/擦除栅极35形成在组合绝缘层、如氧化物-氮化物-氧化物(以下称为“ONO”)层34上，在氧化物和氮化物之间的边界处俘获或者释放载流子，从而形成编程状态或擦除状态。
绝缘膜36把选择栅极37与写入/擦除栅极35和P型阱31电气隔离开，其典型组成为氧化硅(SiO2)，厚度是以承受10伏左右的电压。
为了对单元编程，首先把正电压(+Vcc)加在写入/擦除栅极35，同时把负电压(-Vcc)加在阱31、源32和漏33，产生穿过ONO层34的隧道效应。此时，负电荷载流子被俘获在ONO层34的氮化物与氧化物之间的边界处，提高了阈值电压(V+)。另一方面，通过把负电压加在写入/擦除栅极35，正电压加在阱、源和漏上，使被俘获的负电荷载流子释放，来实现擦除。此时，穿过ONO层34形成隧道效应，正电荷载流子被俘获在ONO层34的氧化物与氮化物之间的边界处。
参看图4，展示了使用本发明的快闪存储单元的单元阵列。形成漏扩散层43作为位线，以便最优使用单元阵列面积。在源区线42和漏区线43的方向，亦即，在位线的方向，形成有多晶硅层45用于写入/擦除栅极，其下形成有分段的ONO层44作用于每个单元。在正常方向上，即垂直于位线的方向上，形成用于选择栅极的多个多晶硅层47作为字线。
图5是图4单元阵列的电路图，其中由“a”表示的两个晶体管是存储器件的等效物。此图中，WL1和WL2两者代表字线(选择栅极线)，亦即，图4中的第二多晶硅层，所有的P/E0、P/E1和P/E2代表写入/擦除栅极线，亦即图4中的第一多晶硅层，BL1和BL2两者代表漏区线，亦即图4的位线。
应该注意，此单元阵列结构没有一般的位线接触区，在减少阵列面积方面非常有效。
图6展示了图5所示这种电路的工作实例。
关于编程工作，把正电压(Vcc)加在位于期望地址的单元的字线WL1上，同时使别的字线WL2接地。此刻，选择栅极处于导通状态。在此状态中，如果把负电压(-Vcc)例如约-5伏加在期望的单元的位线BL1和源区线S1以及P阱，同时把正电压(Vcc)例如约5伏加在期望的编程线P/E1，则该单元被编程。此刻，不期望的单元中的位线BL2、源区线S2和编程线P/E2接地，以避免不期望的单元被编程。这里，应注意P阱加偏压-Vcc。
关于擦除情况，把Vcc加至所有选择的位线(BL1)、选择的源区线S1和P阱，其条件为处于含期望的单元的区间内的字线为Vcc。在此-Vcc加至选择的写入/擦除栅极线P/E1的状态中，使得选择的区间的所有单元经过擦除。与选择的单元相反，未选择的单元使得位线BL2和源线S2成为地电平，与写入/擦除栅极线P/E2相同。
为了读出信息，先把Vcc加在选择的字线WL1以及选择的写入/擦除栅极线P/E1。选择的源线S1加有1-2伏的电压，同时使位线成为地电平。在此状态，通过用通常的读出电路检测选择的单元的导电率即可读出存储的信息。通过使字线、位线和源区线、以及写入/擦除栅极线成为地电平，可使未选择的单元进入非工作状态。但是，需要使位于选择的源区线右侧的单元的位线成为浮置状态，或者加上适当偏压，以使加在选择的单元的读出电能降至最小。
图7展示了根据本发明的一个实施例，在字线方向制造快闪存储单元的优选工艺步骤。以下结合图7A-7E详细说明这些步骤。
首先，图7A是形成在半导体衬底(未示出)上的P阱71的截面图。
接着，图7B是形成了ONO膜73之后的截面图。
图7C是整个地在ONO膜73上形成用于写入/擦除栅极的第一多晶硅膜74之后，再对第一多晶硅膜74和ONO膜73进行构图后的截面图。
图7D是在构图后的多晶硅膜74的一侧形成光敏膜图形75后，再如箭头所示注入高浓度N型杂质后的截面图。通过在所得结构上形成覆盖式的光敏膜，再对该膜进行光刻形成光敏膜图形75。作为离子注入的结果，在P阱71形成埋置式N+区76。
最后，图7E是表示在所得结构上依次形成用作层间绝缘膜的氧化硅膜77和用于字线选择栅极的第二多晶硅膜78并进行布图后的状态的剖面图。
之后，实施包括形成源/漏区的典型工艺步骤。
图8展示了根据本发明的另一实施例，在位线方向制造快闪存储单元的优选工艺步骤，对此结合图8A-8E作详细说明。
首先，参看图8A，表示了在半导体衬底(未示出)上形成的具有场氧化膜82的P阱81。
接着，图8B是形成ONO膜83并使其构图后的截面图。
图8C是在整个所得结构上形成用于写入/擦除栅极的第一多晶硅膜84、并使其布图后的状态的剖面图。
图8D是通过在所得结构上淀积覆盖式光敏膜，然后对该膜进行光刻，来形成光敏膜图形85后的状态的剖面图。
最后，图8E是在所得结构上，依次形成用于层间绝缘膜的氧化硅膜87、用于字线选择栅极的第二多晶硅膜88，并使其构图后的状态的剖面图。
如上所述，本发明的快闪存储单元可在低电压下对信息编程及擦除。同时，可以利用单一电源系统来工作。此外，低的工作电压可使外围电路的设计容易，并可减小芯片尺寸。而且，由于本发明的快闪存储单元采用沟道擦除方式以及低电压，所以可显著地提高编程和擦除的重复次数。在发明中，快闪存储单元中不会产生过擦除问题，因而可更快地擦除信息。此外，该快闪存储单元在布局技术上相当有规律，处理难度得以降低。
读了上述说明之后，本领域的技术人员将可容易地了解此处公开的本发明的其它特征、优点及实例。关于这一点，尽管已相当具体地描述了本发明的特定实施例，但是在不脱离所说明及要求的本发明的精神及范围的条件下，可以对这些实施例作出各种变化及改型。

Claims (12)

1.一种快闪存储单元，包括：
多层绝缘膜，以预定尺寸形成在衬底上，其中该多层绝缘膜具有至少一个界面，使得在该界面上可俘获或者释放电荷；
漏区，形成在所述多层绝缘膜的一侧；
源区，与所述多层绝缘膜的另一侧相隔预定距离来形成；
写入/擦除栅极，形成在所述多层绝缘膜上；
层间绝缘膜，用于覆盖所述漏区、所述源区和所述写入/擦除栅极；以及
选择栅极，形成在所述层间绝缘膜上。
2.如权利要求1所述的快闪存储单元，其中所述多层绝缘膜是氧化物-氮化物-氧化物(ONO)膜。
3.一种用于制造快闪存储单元的方法，包括如下步骤：
提供衬底；
在所述衬底上形成多层绝缘膜，用于俘获和释放电荷，并且具有至少一个界面；
在所述多层绝缘膜上形成第一栅极，用于从所述衬底向所述多层绝缘膜中的界面注入热电子，并且用于通过调节施加到所述第一栅极上的电压来擦除该界面中存储的热电子；
在所述衬底中形成源区和漏区，其中所述源区离开所述第一栅极；
在所述第一栅极和所述源和漏区上形成层间绝缘膜；以及
在所述层间绝缘膜上形成第二栅极。
4.如权利要求3所述的方法，其中所述多层绝缘膜是氧化物-氮化物-氧化物膜。
5.如权利要求3所述的方法，其中每个所述第一和第二栅极包括多晶硅膜。
6.如权利要求3所述的方法，其中所述多层绝缘膜的厚度足以在10伏时保持其绝缘性质。
7.一种用于对根据权利要求3制造的快闪存储单元进行写入程序的方法，通过将大约5伏施加到所述第一栅极和所述第二栅极，将所述热电子存储到所述多层绝缘膜中。
8.一种用于对权利要求7的快闪存储单元进行写入程序的方法，其中通过将大约-5伏施加到所述源区、所述漏区、和所述衬底，将所述热电子存储到所述多层绝缘膜中。
9.一种用于对根据权利要求3制造的快闪存储单元进行擦除程序的方法，通过将大约-5伏施加到所述第一栅极、并且将大约5伏施加到所述第二栅极，来擦除所述多层绝缘膜中存储的所述热电子。
10.一种用于根据权利要求9对快闪存储单元进行擦除程序的方法，其中通过将大约5伏施加到所述漏区、所述源区、和所述衬底，来擦除所述多层绝缘膜中存储的所述热电子。
11.一种用于从根据权利要求3制造的快闪存储单元读取信息的方法，包括将大约5伏施加到所述第一栅极和所述第二栅极的步骤。
12.一种用于从权利要求11的快闪存储单元读取信息的方法，其中将大约0伏施加到所述漏区，并且将大约1伏施加到所述源区，以从所述装置读出信息。
CN95109195A 1994-07-06 1995-07-06 快闪存储单元及其制造方法和写入、擦除、读取方法 Expired - Fee Related CN1116681C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR94-16141 1994-07-06
KR1019940016141A KR0135247B1 (ko) 1994-07-06 1994-07-06 플래쉬 메모리 셀 및 그 제조 방법
KR199416141 1994-07-06

Publications (2)

Publication Number Publication Date
CN1115098A CN1115098A (zh) 1996-01-17
CN1116681C true CN1116681C (zh) 2003-07-30

Family

ID=19387353

Family Applications (1)

Application Number Title Priority Date Filing Date
CN95109195A Expired - Fee Related CN1116681C (zh) 1994-07-06 1995-07-06 快闪存储单元及其制造方法和写入、擦除、读取方法

Country Status (6)

Country Link
US (1) US5763308A (zh)
JP (1) JP2989760B2 (zh)
KR (1) KR0135247B1 (zh)
CN (1) CN1116681C (zh)
DE (1) DE19524665C2 (zh)
GB (1) GB2291263B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5969383A (en) * 1997-06-16 1999-10-19 Motorola, Inc. Split-gate memory device and method for accessing the same
US7190023B2 (en) * 1999-09-17 2007-03-13 Renesas Technology Corp. Semiconductor integrated circuit having discrete trap type memory cells
JP4058219B2 (ja) 1999-09-17 2008-03-05 株式会社ルネサステクノロジ 半導体集積回路
US7012296B2 (en) * 1999-09-17 2006-03-14 Renesas Technology Corp. Semiconductor integrated circuit
US6509237B2 (en) * 2001-05-11 2003-01-21 Hynix Semiconductor America, Inc. Flash memory cell fabrication sequence
JP2003078045A (ja) * 2001-09-03 2003-03-14 Sony Corp 不揮発性半導体記憶装置およびその製造方法
US6836432B1 (en) * 2002-02-11 2004-12-28 Advanced Micro Devices, Inc. Partial page programming of multi level flash
WO2004023385A1 (ja) * 2002-08-29 2004-03-18 Renesas Technology Corp. 半導体処理装置及びｉｃカード
US7449743B2 (en) * 2005-02-22 2008-11-11 Intel Corporation Control gate profile for flash technology

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2918888C2 (de) * 1979-05-10 1984-10-18 Siemens AG, 1000 Berlin und 8000 München MNOS-Speicherzelle und Verfahren zu ihrem Betrieb sowie zu ihrer Herstellung
DE3031748A1 (de) * 1979-08-24 1982-03-04 Centre Electronique Horloger S.A., Neuchâtel Elektrisch loeschbares und wiederholt programmierbares speicherelement zum dauerhaften speichern
US4795719A (en) * 1984-05-15 1989-01-03 Waferscale Integration, Inc. Self-aligned split gate eprom process
US4852062A (en) * 1987-09-28 1989-07-25 Motorola, Inc. EPROM device using asymmetrical transistor characteristics
US4780424A (en) * 1987-09-28 1988-10-25 Intel Corporation Process for fabricating electrically alterable floating gate memory devices
US5111270A (en) * 1990-02-22 1992-05-05 Intel Corporation Three-dimensional contactless non-volatile memory cell
US5219773A (en) * 1990-06-26 1993-06-15 Massachusetts Institute Of Technology Method of making reoxidized nitrided oxide MOSFETs
US5280446A (en) * 1990-09-20 1994-01-18 Bright Microelectronics, Inc. Flash eprom memory circuit having source side programming
KR940011483B1 (ko) * 1990-11-28 1994-12-19 가부시끼가이샤 도시바 반도체 디바이스를 제조하기 위한 방법 및 이 방법에 의해 제조되는 반도체 디바이스
US5324675A (en) * 1992-03-31 1994-06-28 Kawasaki Steel Corporation Method of producing semiconductor devices of a MONOS type

Also Published As

Publication number Publication date
GB2291263B (en) 1998-10-14
KR960006097A (ko) 1996-02-23
CN1115098A (zh) 1996-01-17
US5763308A (en) 1998-06-09
JP2989760B2 (ja) 1999-12-13
JPH0855922A (ja) 1996-02-27
DE19524665A1 (de) 1996-01-11
DE19524665C2 (de) 2002-06-13
KR0135247B1 (ko) 1998-04-22
GB2291263A (en) 1996-01-17
GB9513781D0 (en) 1995-09-06

Similar Documents

Publication Publication Date Title
US9214471B2 (en) Memory architecture of 3D array with diode in memory string
US5422504A (en) EEPROM memory device having a sidewall spacer floating gate electrode and process
US7072223B2 (en) Asymmetric band-gap engineered nonvolatile memory device
EP0676811B1 (en) EEPROM cell with isolation transistor and methods for making and operating the same
US4924437A (en) Erasable programmable memory including buried diffusion source/drain lines and erase lines
US5464999A (en) Method for programming an alternate metal/source virtual ground flash EPROM cell array
US7272040B2 (en) Multi-bit virtual-ground NAND memory device
KR100247228B1 (ko) 워드라인과 자기정렬된 부우스팅 라인을 가지는불휘발성 반도체 메모리
JP2007523502A (ja) 縦型ｅｅｐｒｏｍｎｒｏｍメモリデバイス
CN1495905A (zh) 自对准分离栅极与非闪存及制造方法
JP2006093695A (ja) 不揮発性メモリ素子及びその形成方法
KR20050091702A (ko) 메모리 셀 전하 저장 요소 당 2중 제어 게이트들을구비하는 플래시 메모리 셀 어레이
CN1637949A (zh) 具有加强编程和擦除功能的与非闪速存储器及其制造方法
CN1901200A (zh) 非易失存储器及其制造方法
CN1116681C (zh) 快闪存储单元及其制造方法和写入、擦除、读取方法
JPH0982921A (ja) 半導体記憶装置、その製造方法および半導体記憶装置の仮想グランドアレイ接続方法
JP3694329B2 (ja) 高速アクセスａｍｇ・ｅｐｒｏｍの製造方法
CN1722444B (zh) 电荷捕捉非易失性存储器及其逐个栅极擦除的方法
JP4670187B2 (ja) 不揮発性半導体メモリ装置
CN1714457A (zh) 氮化硅电荷捕获存储器件
US6839278B1 (en) Highly-integrated flash memory and mask ROM array architecture
CN1713385A (zh) 具有氮化物电荷存储栅的与非型快闪存储器及其制造方法
WO2001017031A1 (en) Easy shrinkable novel non-volatile semiconductor memory cell utilizing split dielectric floating gate and method for making same
CN1127760C (zh) 用于制造非易失存储器件的方法
CN1441480A (zh) 一种非易失性存储单元的编程及擦除方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030730

Termination date: 20130706