CN1123463A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN1123463A
CN1123463A CN95117780A CN95117780A CN1123463A CN 1123463 A CN1123463 A CN 1123463A CN 95117780 A CN95117780 A CN 95117780A CN 95117780 A CN95117780 A CN 95117780A CN 1123463 A CN1123463 A CN 1123463A
Authority
CN
China
Prior art keywords
amorphous silicon
silicon film
crystal growth
layer
district
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN95117780A
Other languages
English (en)
Other versions
CN1088255C (zh
Inventor
山崎舜平
楠本直人
寺本聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1123463A publication Critical patent/CN1123463A/zh
Application granted granted Critical
Publication of CN1088255C publication Critical patent/CN1088255C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate

Abstract

在制造薄膜晶体管的方法中，添加含有用于促进硅晶化的金属元素的溶液，使其与非晶硅膜接触，然后通过加热处理形成硅化物层。而且，通过蚀刻硅化物层形成了作为晶体生长核的区之后，照射激光同时加热处理。结果，从作为晶体生长核的区，在非晶硅膜中完成晶体生长，从而形成对应于单晶的单畴区。此外，在添加溶液之前，可以对非晶硅膜进行等离子体处理。

Description

半导体器件的制造方法
本发明涉及用结晶半导体薄膜来制造半导体器件的方法，特别是制造薄膜晶体管的方法。
近来，对利用在玻璃或石英衬底上形成的半导体薄膜的晶体管的关注甚多。这种薄膜晶体管(TFT)是这样制造的，即在玻璃衬底或石英衬底的表面上形成厚度为几百至几千埃()的薄膜半导体，然后使用薄膜半导体形成晶体管(绝缘栅场效应晶体管)。
TFT的应用范围例如是有源矩阵式液晶显示器件。有源矩阵式液晶显示器件具有布置成矩阵的几十万个象素，TFT被提供给每个象素作为开关元件，以此实现良好的和高速的显示。为有源矩阵式液晶显示器件所设计的适合的TFT采用非晶硅薄膜。
但是，基于非晶硅薄膜的TFT在性能仍很差。作为有源矩阵式的液晶显示器，如果要求具有较高的功能，则不能满足所需水平，因采用非晶硅膜的TFT的性能太低了。
而且，已经提出采用TFT在单一衬底上制造集成的液晶显示系统，亦即不仅利用TFT来实现象素开关，而且利用TFT来实现外围驱动器电路。然而，由于非晶硅薄膜的工作速度很低，所以不能用来构成外围驱动器电路。尤其是，一个基本的问题是，由于利用非晶硅薄膜难以实现实用的P沟道型TFT(亦即，由于过低的性能，采用非晶硅薄膜的TFT实际上是行不通的)，所以由非晶硅薄膜不能制成CMOS电路。
提出的另一种技术是，在单一衬底上，把用于处理或者记录图象数据等的其它集成电路及类似物与象素区和外围驱动器电路集成在一起。但是采用非晶硅薄膜的TFT的性能太差，不能在用来构成能处理图象数据的集成电路。
另一方面，还有一种利用结晶硅膜制造TFT的技术，其性能远远优于利用非晶硅薄膜的技术。该技术包括，形成非晶硅膜，然后把非晶硅膜经受热处理或激光照射，使所得的非晶硅膜改变(转变)为结晶硅膜。通过使非晶硅膜晶化而如此获得的结晶硅膜，通常生成多晶结构或者微晶结构。
与利用非晶硅膜的TFT相比，采用结晶硅膜可以制成性能相当优异的TFT。就迁移率而言，这是评价TFT的一个指标，采用非晶硅膜的TFT为1-2cm2/Vs或更低(在N沟道型)，但采用结晶硅膜的TFT的迁移率，在N勾道型能达到约100cm2/Vs，在P沟道型能达到约50cm2/Vs或更高。
通过使非晶硅膜晶化所获得的结晶硅膜具有多晶结构，因此产生了起因于晶界的各种问题。例如，通过晶界的载流子大大地限制了FTF的阈值电压。在高速工作时易于发生性能上的变化或降低。此外，通过晶界移动的载流子提高了TFT截止时的截止电流(泄漏电流)。
以高集成度结构来制造有源矩阵式液晶显示器件时，希望在单一玻璃衬底上不仅形成象素区而且形成外围电路。此时，要求设置在外围电路的TFT启动大电流，来驱动设置成矩阵的几十万个象素晶体管。
要工作于大电流，必须使用具有较宽的沟道宽度的结构的TFT。但是，即使要扩展沟道度度，由于耐受电压的问题，采用结晶硅膜的TFT也不能投入实用。在使TFT可实用方面，阈值电压上的大的波动是另一个障碍。
由于存在阈值电压波动和性能随时间推移而变化的问题，所以采用结晶硅膜的TFT不能用于处理图象数据的集成电路。因此，基于传统场合能使用的TFT无法实现可实用的集成电路。
本发明的目的是提供一种无晶界影响的薄膜晶体管(TFT)。
本发明的另一目的是提供一种具有高耐受电压并能工作于大电流的TFT。
本发明的又一目的是提供一种不降低性能或波动的TFT。
本发明的再一目的是提供一种其性能对应于采用单晶半导体的TFT性能的TFT。
根据本发明的半导体器件的制造方法，可以达到上述目的，这包括如下步骤，在具有绝缘表面的衬底上形成非晶硅膜；把加速(促进)硅晶化的金属元素与非晶硅膜保持接触；通过热处理在非晶硅膜表面上形成含该金属元素的层；通过对含该金属元素的该层刻图；形成作为晶体生长核的一层；通过从作为晶体生长核的该层的晶体生长，在非晶硅膜内形成基本上无晶界的区；利用基本上无晶界的晶体生长区，来形成有源层。
在上述工艺中，具有绝缘表面的衬底包括，玻璃衬底，石英衬底，其上形成有绝缘膜的玻璃衬底，其上形成有绝缘膜的石英衬底，其上形成有绝缘膜的导体衬底。而且在三维集成电路的结构中，包括层间绝缘膜等的绝缘表面可以用作衬底。
在上述工艺中，“把加速硅晶化的金属元素与非晶硅膜保持接触的步骤”，可以按图1A的构造来完成。图1A中，把含镍溶液(乙酸镍溶液)104加在非晶硅膜103的表面上，作为含有加速硅晶化的金属元素的溶液。
按此方式实现加速硅晶化的金属元素与非晶硅膜保持接触的状态。此时，采用含有该金属元素的溶液，但是，也可采用其它方法来使金属元素与非晶硅膜表面保持接触。这类方法包括，在非晶硅膜上，通过CVD、溅射或蒸发，来形成该金属元素层或含有该金属元素的层。
在上述工艺中，“通过热处理在非晶硅膜表面上形成含有该金属元素的层的步骤可以包括图1B的步骤。在此步骤中，在约400℃进行烘烤，来形成含镍和硅的硅化物层105。
图1C的步骤可称为“通过把含该金属元素的层形成图形，来形成作为晶体生长核的层的步骤”。该步骤包括把硅化物层105形成图形，以便形成层106和107，在后续步骤中作为晶体生长核。
图1D和1E的步骤展示了“通过从作为晶体生长核的该层的晶体生长，在非晶硅膜内形成基本上无晶界的区”。图1D中，在加热至450～600℃的同时照射激光，使晶体生长108发生于在非晶硅膜上选择地形成的硅化镍层106和107，由此形成不包含内部晶界的单畴区109和111。
在本说明书公开的本发明中，选自下列元素组成或者这些元素中两种以上的组合中的至少一种可以用作使硅晶化的金属元素：Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu和Au。
把作为晶体生长的结果而获得的基本上无晶界的区称为单畴区。
单畴区不会成为晶界的点缺陷或面缺陷，但存在要被抵消的点缺陷。因此，重要的是单畴区要含有浓度为0.001～5at％的氢或卤化氢用于抵消点缺陷。亦即，在单畴区内必须存在浓度为1×1017cm-3～5×1019cm-3的氢或卤化氢，用于抵消点缺陷。
还有一个关键之处在于单畴区内所含加速硅晶化的金属元素的浓度应在1×1014～1×1019原子·cm-3。如果应含金属元素的浓度未大于上述限定范围的下限，则加速晶化的功能将不能充分地实现，而且将很难获得所需单畴区。如果应含金属元素的浓度未小于上述范围的上限，则结果所获得的单畴区的半导体特性将受到很大损害。
上述浓度是基于由SIMS(二次离子质谱仪)所得数据所定义为最小值。但是，应该注意，目前SIMS对金属元素的检测极限是1×1016原子·cm-3。但是，金属元素的浓度可以接近用于引入金属元素的溶液中的金属元素的浓度。亦即，超出SIMS观测值极限的浓度，可以根据溶液中的金属元素浓度与对残留在硅膜内的金属元素由SIMS观测到的最终浓度之间的关系，近似地计算出来。
采用加速晶化的金属元素来实现固相晶化时，有两种方法可用作金属元素的引入。
方法之一包括，通过“物理方法”例如溅射或者电子束汽相淀积，在非晶硅表面(或者在非晶硅膜之下设置的膜表面)，形成极薄的金属膜膜。在上述方法中，通过形成与非晶硅膜接触的金属元素膜，把金属元素引入非晶硅膜。采用该方法时，难于精确地控制引入非晶硅膜的金属元素的浓度。此外，试图通过设置约几十埃(A)的极薄膜来精确地控制引入膜的金属元素的量时，很难形成一个完整的膜。
更具体地说，在淀积平面的表面上形成金属元素的岛状膜部分。亦即，形成断续的层。这种问题可以由例如分子束外延(MBE)等来解决，但是，实际上，MBE的实用范围受到限制。
在形成上述断续层之后进行晶化时，每个岛状区起到产生晶化的核的作用。
对由岛状区的晶化所获得的结晶硅膜进行仔细观察，发现仍残留有很多的非晶成分。这可采用光学显微镜或者电子显微镜来观察。另外，这可以用喇曼(Raman)频谱法的测量来证实。利用金属成分保持聚集体中这一现象也可证实。可以确信存在非晶成分，因为起晶化核使用的金属成分仍保持在核区域。
在其中金属成分部分地保持聚集体的区域，起到在已结晶的半导体区内针对电子和空穴的复合中心的作用。这些复合中心导致特别不期望的特性，例如TFT的泄漏电流的增大。
另外，采用含金属元素的溶液，也可把能加速硅的晶化的金属元素引入非晶硅膜。此方法包括把金属元素置于溶液，把所得溶液加在非晶硅表面，或者加在其上用旋涂等方法形成非晶硅膜的底膜表面上。
根据引入非晶硅膜的金属元素，可以使用几种类型的溶液。具有代表性地，可以使用以溶液形式可得的金属化合物。在溶液方法中可使用的金属化合物的例子例举如下。
(1)使用镍(Ni)时，镍化合物是选自下列组中的至少一种：溴化镍、乙酸镍、草酸镍、碳酸镍、氯化镍、碘化镍、硝酸镍、硫酸镍、氧化镍、氢氧化镍、乙酰丙酮镍、4-乙酸环己酯镍、2-乙基己烷镍、另外，镍也可以与选自下列组的非极化溶剂中的至少一种混合：苯、甲苯、二甲苯、四氯化碳、三氯甲烷、醚、三氯乙烯和Fleon(氟里昂)。
(2)选取铁(Fe)作为催化元素时，可以采用选自下列化合物的铁盐，例如溴化亚铁(FeBr2·6H2O)、溴化铁(FeBr3·6H2O)、乙酸铁(Fe(C2H3O2)3·XH2O)、氯化亚铁(FeCl2·4H2O)、氯化铁(FeCl3·6H2O)、氟化铁(FeF3·3H2O)、硝酸铁(Fe(NO3)3·9H2O)、磷酸亚铁(Fe(PO4)2·8H2O)和磷酸铁(FePO4·2H2O)。
(3)把钴(Co)用作催化元素时，其适用的化合物包括钴盐，例如溴化钴(CoBr·6H2O)、乙酸钴(Co(C2H3O2)3·4H2O)、氯化钴(CoCl2·6H2O)、氟化钴(CoF2·xH2O)和硝酸钴(CO(NO3)2·6H2O)。
(4)钌(Ru)的化合物可以钉盐的形式用作催化元素，例如氯化钌(RuCl3·H2O)。
(5)铑(Rh)化合物也可以铑盐的形式用作催化元素，例如氯化铑(RhCl3·3H2O)。
(6)钯(Pd)化合物也可以钯盐的形式用作催化元素，例如氯化钯(PdCl2·2H2O)。
(7)选取锇(Os)作为催化元素时，适用的锇化合物包括锇盐，例如氯化锇(OsCl3)。
(8)选取铱(Ir)作为催化元素时，可以采用铱自依盐的化合物，例如三氯化铱(IrCl3·3H2O)和四氯化铱(IrCl4)。
(9)选取铂(Pt)作为催化元素时，铂盐例如氯化铂(PtCl4·5H2O)可用作为化合物。
(10)选取铜(Cu)作为催化元素时，可采用选自下列的化合物，乙酸铜(Cu(CH3COO)2)、氯化铜(CuCl2·2H2O)和硝酸铜(Cu(NO3)2·3H2O)。
(11)在使用金(Au)作为催化元素时，采用选自下列的化合物，三氯化金(AuCl3·xH2O)、氢氯化金(AuHCl4·4H2O)和四氯钠金(AuNaCl4·2H2O)。
上述每种化合物均可以单分子形式在溶液中充分地分散。把所得溶液一滴滴地加在待施加催化剂的表面上，使该表面以50-500转/分(RPM)的速度旋转来进行旋涂，以使溶液分布在整个表面上。通过在硅半导体的表面上预先形成厚度为5-100的氧化硅膜，来提高其上形成该膜的硅半导体表面的均匀浸润性，表面张力足以防止溶液散开而在表面上形成点。
此外，向溶液添加界面活性剂，可在其上未形成氧化硅膜的硅半导体表面上实现均匀地浸润状态。
在采用溶液的此方法中，在其上待形成膜的表面上，形成含金属元素的金属有机化合物膜。
加速硅的晶化的金属元素可以通过氧化膜以原子形式扩散进入半导体。按此方式，无需必然地形成(粒状)晶核，它们即可扩散而使硅全部均匀地晶化。结果，可以防止金属元素局部地聚集，或者可以防止残留大量的非晶成份。
可以用金属有机化合物均匀地涂覆硅半导体，对所得涂层可做臭氧处理(即在氧气中照射紫外线(UV)的处理)。此时，形成一层金属氧化物膜，并由所得金属氧化物膜引起晶化。所以，有机物质被氧化并以二氧化碳气态形式被挥发除去。因此，可以实现更均匀的固相生长。
仅采用低速旋转来进行溶液施涂时，存在于溶液的金属成份在表面上趋于以多于固相生长所需的量而加在半导体膜。所以，以低转速旋转之后，再以1000～10000RPM、具体地为2000～5000RPM旋转衬底来完成旋涂。通过高速旋转衬底，可把过量存在的金属有机化合物抛出，可使金属成份以最佳的量来施加。
通过控制溶液中金属成份的浓度，可以调节引入硅半导体的金属成份的量。这种方法特别适用，因为可以精确地控制最终引入硅膜的金属元素的浓度。
在采用溶液来引入金属元素的方法中，可以在半导体表面上(或者在其下涂层表面上)形成连续的层，而不必形成用来晶化的金属颗粒的岛状区。然后，采用热处理或激光照射的晶化工艺，可完成均匀和致密的晶体生长。
如上所述，说明了采用溶液的例子，但是采用气态金属化合物、特别是气态金属有机化合物，通过CVD形成薄膜，也可获得与上述相同的效果。
采用溶液形成含有加速非晶硅晶化的金属元素层的方法，可以称为化学方法。而采用上述溅射等来形成层的方法可以称为物理方法。物理方法可被认为是采用金属核的非均匀的“各向异性晶体生长法”，而化学方法可被认为是均匀晶体生长法，亦即采用均匀金属催化剂的“各向同性晶体生长”。
图1A-1E表示根据本发明的实施例制造具有单畴区的薄膜硅半导体的各步骤。
图2A-2D表示根据实施例制造薄膜晶体管的各步骤。
图3A-3D表示根据另一实施例制造薄膜晶体管的各步骤。
图4表示液晶显示系统的结构示意图。
图5A-5D表示根据另一实施例制造薄膜晶体管的各步骤。
实施例1
本实施例涉及的是选择地形成单畴区的例子，在具有绝缘表面的衬底上，形成非晶硅膜，然后在已形成非晶硅膜的表面上，选择地形成含有加速(促进)硅晶化的金属元素的层，随后从含有作为晶核设置的金属元素的已形成的层发生晶体生长。
图1A-1E展示了根据该实施例的制造工艺。在玻璃衬底101上通过溅射形成厚3000的氧化硅膜作为底膜102。底膜102起阻挡层作用，防止碱离子或者杂质从玻璃衬底101扩散。起阻挡作用的绝缘膜也可用作底膜102。例如可以使用氮化硅膜。
形成底膜102之后，通过等离子CVD或低压热CVD，形成厚为500A的非晶硅膜103。在后续步骤中单畴区形成于非晶硅膜中。
之后，使用旋涂机100，添加(旋涂)含有作为加速硅晶化的金属元素的镍的溶液104。通过溶液104中的镍溶液，可以调节待引入的金属镍的量(镍添加量)。通过控制金属镍的浓度，可以控制最终存在于单畴区内的镍浓度。在此例中，使用乙酸镍溶液作为含镍溶液104。在此方法中，实现了在非晶硅膜103的整个表面引入镍的状态，亦即实现了镍与非晶硅膜103的整个表面接触的状态(图1A)。
在此例中，使用溶液来引入镍。但是，可以通过溅射，CVD或蒸发，在非晶硅膜103上形成镍层或者含镍的层。
之后，在300-500℃、本例为400℃进行1小时热处理。按此方式，在非晶硅膜103表面上形成硅化镍层105(图1B)。
对所得的硅化镍层105进行刻图，形成层106和107，在非晶硅膜103中设置用于形成单畴区的晶核(图1C)。
在加热至450-600℃的同时，照射激光。加热温度的上限取决于衬底的耐热温度。此步骤中，从作为晶核设置的层106和107开始发生晶体生长(图1D)。
图1E中，通过图1A-1D的各工艺步骤，获得了可称之为单晶的单畴区109和111。图1E中，表面上仍有非晶区110。
实施例2
本例涉及通过使用实施例1所述的用于形成单畴区的工艺来形成一对N沟道和P沟道薄膜晶体管(TFT)。本例具体涉及在玻璃衬底上只形成一对TFT，但也可以通过同样的制造工艺来形成大量的TFT。
采用实施例1的工艺，在玻璃衬底301上形成单畴区303和305，在衬底上预先形成3000厚的氧化硅膜作为底膜302(图2A)。
然后，进行刻图，形成用于两个TFT的有源层306和307。图2B中，有源层306用于N沟道TFT，有源层307用于P沟道TFT(图2B)。
本例中，有源层306和307全都形成在单畴区内，至少沟道形成区必须形成在单畴区内。
形成了绝缘膜308之后，形成厚6000的含钪的铝底层，把所得膜刻成栅电极309和310。之后，在电解液中以栅电极309和310作为阳极，通过阳极氧化形成氧化层311和312。氧化层311和312的厚度均为2000左右。对于在后续的注入杂质离子的步骤中形成偏移区，氧化层311和312的厚度是必需的。
随后注入杂质离子。此工艺包括以下步骤：在用光刻胶掩盖右侧TFT的同时注入磷离子，然后注入硼离子同时掩盖左侧TFT。按此方法，以自对准方式形成源区313、沟道形成区315和漏区316，用于N沟道型TFT。以自对准方式形成了偏置区314。同样，以自对准方式形成源区317、沟道形成区319和漏区320，用于P沟道型TFT。以自对准方式形成偏置区318(图2C)。
照射激光或强光来进行有源层的退火，该有源层在注入杂质离子时受到损害，并且使注入的杂质离子激活。把样品加热至450～600℃可有效地完成此步骤。
采用等离子CVD形成厚为6000的氧化硅膜321作为层间绝缘膜。形成了接触孔后，使用铝来形成用于N沟道TFT的源电极322和漏电极323，以及用于P沟道TFT的源电极324和漏电极325。通过在氢气中，350℃下热处理，制成N沟道和P沟道TFT(图2D)。
在本例中使用单畴区来制造TFT，亦即在对于每个TFT的有源层称之为单晶的区制造TFT。因此，这些TFT不存在诸如阈值电压波动或者性能随时间推移而变化的问题。而且，本例的TFT可以高速工作，并能制成各种薄膜集成电路。
实施例3
本例涉及为组成有源矩阵式液晶显示器件的各象素而设置的TFT的结构。制造本例的TFT的各步骤如图3A～3D所示。
使用实施例1的工艺，在其上形成了底膜302的玻璃衬底301上，形成具有单畴区303的硅膜(图3A)。
之后，通过刻图，利用单畴区303形成了用于N沟道TFT的有源层306(图3B)。
通过等离子CVD，形成厚1000的氧化硅膜308，以此提供栅绝缘膜。随后，通过电子束蒸发，形成厚6000的含钪的铝基层，把所得膜刻成栅电极309。之后，在电解液中以栅电极309为阳极，通过阳极氧化围绕栅电极309形成氧化层311。在杂质离子注入的后续步骤中，氧化层311在形成偏移区时起掩模作用。氧化层311的厚度约为2000。
然后注入杂质离子。本工艺注入磷离子的步骤，通过离子掺杂把磷离子注入区313和316。按此方式，以自对每方式形成源区313和漏区316。同样，以自对准方式同时形成沟道形成区31三和偏移区314(图3C)。
在用激光或强光照射退火之后，形成厚6000的氧化硅膜321作为层间绝缘膜。形成ITO(氧化铟锡)电极作为象素电极。形成接触孔后，使用铝形成源电极322和漏电极323。漏电极323与作为象素电极的ITO电极400连接(图3D)。
在本例中，使用基本上元晶界的单畴区用作TFT的有源区，来制造TFT。所以，可以极大地降低由于晶界的存在而产生的截止电流。因此，本例提供的TFT，是一种适合用于有源矩阵式液晶显示器件的象素电极的结构。
实施例4
本例涉及的是，根据本发明制造更为先进的有源矩阵式液晶显示系统，参看图4。目前，采用如下方式已实现了小巧、轻型的薄的液晶显示系统，即把装配在计算机通用式主机板上的半导体芯片(IC)，固定于包括一对其间装有液晶的衬底的液晶显示器件的至少一个衬底上。之所以采用这种构造，是因为在具有绝缘表面的衬底例如玻璃上形成的TFT，无法获得在性能上能够代替已有的IC芯片的集成电路。
但是，使用本发明的TFT，亦即基于基本可以忽略晶界影响的单畴区的TFT，可以提供高性能和高稳定性，以便确保可与传统IC芯片相比拟的集成电路。
根据本实施例的系统如图4所示。在其也是液晶显示器件的衬底的衬底15上，形成了有源矩阵电路14，包括多个象素，每个象素具有TFT11，象素电极12和辅助电容器13，一起形成的还有用于驱动有源矩阵电路14的那些TFT，亦即X-解码器/驱动器16、Y-解码器/驱动器17和X-Y分配器电路18。外围电路必须设置低输出阻抗的缓冲电路，以便驱动有源矩阵电路。图4中，缓冲电路中设置有的TFT，其有源层基于由本发明形成的单畴区。按此方式，可以制成具有高承受电压并可允许大电流的构造。
在衬底15上形成了采用本发明的TFT的薄膜集成电路。传统的集成电路芯片设置在不用薄膜集成电路替换的那些部分。所有的集电电路均可用薄膜集成电路所替换(这里“薄膜集成电路”一词是指由在衬底15的表面上形成的薄膜半导体所构成的任何集成电路)。利用布线、导线压焊、COG(玻璃上的芯片)等，把每个集成电路和半导体芯片与形成在衬底15上的电路连接。
图4中，输入口22是用来读外部输入信号并把输入信号转换成图象信号的电路。校正存储器21是有源矩阵面板固有的存储器，根据面板的特性来校正输入信号等。具体地说，校正存储器21是非易失的存储器，存储每个象素所固有的信息，用于为每个象素独立地校正信号。
如果在电-光器件的象素中发现点缺陷，校正信号被送至有缺陷的象素周围的那些象素，用以补偿缺陷。如发现某象素比周围象素更暗，更强的信号被送至该象素，以使该象素产生与周围象素相同的亮度。由于各象素的缺陷信息因面板不同而不同，所以存储在校正存储器21的信息根据面板而各不相同。
CPU(中央处理单元)19和存储器20与通常的计算机所用的相同。具体地说，存储器20是RAM(随机存取存储器)并存储对应于每个象素的图象信息。这些芯片均为CMOS型的。
如上所述，通过在单一的液晶显示系统上形成CPU和存储器，来建立起与简单的个人计算机可相比拟的电子器件是特别有用的，因为这不仅可以实现小巧的液晶显示系统，而且可以扩展应用领域。而且，通过使用薄膜半导体在衬底上形成所有的或者部分的集成电路，以此来提供薄膜集成电路，可以制成更为小巧的液晶显示器件，从而极大地扩展该器件的应用领域。
使用基于单畴区的TFT，可以实现可与集成在单晶晶片上的IC相比拟的集成电路。所以，如本例所述，根据本发明制造的TFT，可以用在装配系统中的液晶显示所需要的电路。具体地说，特别适用于把利用等效于单晶(单畴区)区而制造的TFT，用在需要高耐压和大电流的电路中，例如模拟缓冲电路。
实施例5
本例涉及的TFT是其有源层形成在单畴区内而不是硅化镍区内。本例的TFT受镍的存在的影响较小。
图5A～5D展示了根据本实施例制造TFT的各步骤。通过实施例1的方法，在其上预先形成有底膜302的玻璃基片上形成包含单畴区303的硅膜(图5A)。
在本实施例中起晶核作用的硅化镍层300正下方的单畴区中，镍保持高于周围区域的浓度。所以，为了降低TFT的有源层等的镍浓度，必须在除形成了硅化镍层300之外的那些区域上形成TFT。
本例中，通过把图5A的结构刻成图5B的状态，形成TFT的有源层306。有源层306形成在不是硅化镍区300的区内。
用等离子CVD形成厚1000的氧化硅膜308，以此提供栅绝缘膜。通过电子束蒸发，形成厚6000的含钪的铝底层，对所得膜进行蚀刻，提供栅电极309。然后，在电解液中以栅电极309为阳极，通过阳极氧化围绕栅电极309形成氧化层311。在后续的杂质离子注入步骤中，形成偏移区时氧化层311起掩模作用。氧化层311的厚度约为2000。
注入杂质离子。此工艺包括注入磷离子的步骤，通过离子掺杂把磷离注入区313和316。按此方式，以自对准方式形成源区313和漏区316。此外，同时以自对准方式形成沟道形成区315和偏移区314(图5C)。
通过照射激光或强光完成退火步骤后，形成厚6000的氧化硅膜321作为层间绝缘层。形成接触孔后，使用铝形成源电极322和漏电极323(图5D)。
由本例制成的TFT，具有这样的结构，其工作较少受金属元素的影响，因为有源层形成在不是用来加速硅晶化而引入金属元素的区域上。亦即，通过在那些起晶核作用的区之外的区中形成有源层，即起晶核作用的区是形成了用于加速晶化的金属元素硅化物层的那些区，则与那些含高浓度的金属的区无关的结构，排除在有源层之外。
实施例6
本例涉及通过等离子处理使非晶硅膜的脱氢(氢的退除)增强，来加速非晶硅膜的晶化。
本例中，在图1A的步骤之前，即在用乙酸镍溶液涂覆非晶硅膜表面之前，对非晶硅膜表面采用氢等离子体的等离子体处理。等离子体处理包括如下步骤：在减压环境下对气态氢采用ECR条件来产生氢等离子体，把非晶硅膜曝露于所产生的氢等离子体中。
在氢等离子处理期间，重要之处在于对非晶硅膜加热的温度不应高于其晶化温度。根据膜形成的方法和条件，非晶硅膜的晶化温度各不相同。一般，晶化温度在600-650℃。下限为400℃左右。因此，最好在400-600℃加热。
在确定加热温度上限时以玻璃衬底的形变(扭曲)点为标准也是有用的。更具体地说，在尽可能高的温度进行热处理，但不能超过由形变温度所确定的上限。由此方法，可获得期望的效果同时抑制玻璃衬底发生不利的变形或收缩。
在氢等离子处理期间，从非晶硅膜释放出的氢与等离子体中的氢离子结合形成气态氢。结果，可以加速氢从膜中的去除。此外，可以实现硅原子之间的较强键合，在原子排列上达到更高的有序等级。此状态可称为准结晶态，其易于晶化。
在进腥离子处理之后，通过对非晶硅加热或激光照射其结构来施加能量，可以使其晶化。可以极高的重现性来进行晶化，并且可获得具有相当高的结晶度的薄膜，这是因为通过等离子处理，非晶硅膜变成易于晶化的状态。
尽管以上对使用氢等离子体的情况做了说明，但也可使用氦等离子体。使用氦等离子体时，利用了氦的高电离离解能量。亦即，利用高的等离子体能量来切断硅与氢之间的键合，以致可以加速氢从硅膜中的去除。
根据本发明制造半导体器件的工艺包括如下步骤：在具有绝缘表面的衬底的非晶硅膜表面上，通过选择地提供加速硅晶化的金属层或者含相同金属元素的层，来形成单畴区；利用选择地设置该层作为晶核，使非晶硅膜晶化。通过使TFT具有上述单畴区，可获得高性能的TFT。
更具体地说，本发明提供一种TFT，能以高速稳定地工作，并不受阈值电压波动和随时间推移的性能变化的影响，该TFT能以大的导通电流、小的截止电流来工作。

Claims (28)

1.一种制造半导体器件的方法，包括下列步骤：
在具有绝缘表面的衬底上形成非晶硅膜；
使金属元素与非晶硅膜保持接触；
通过加热在非晶硅膜表面上形成含有该金属元素的层；
通过把含有该金属元素的层形成图形，形成作为晶体生长核的层；
通过从作为晶体生长核的层的晶体生长，在非晶硅膜中形成基本上不含晶界的区；
在基本上不含晶界并已有晶体生长的该区中形成有源层。
2.一种制造半导体器件的方法，包括下列步骤：
在具有绝缘表面的衬底上形成非晶硅层；
使金属元素与非晶硅膜保持接触；
通过加热在非晶硅膜表面上形成含该金属元素的硅化物层；
通过把该硅化物层形成图形来形成作为晶体生长核的层；
通过从作为晶体生长核的该层的晶体生长，在非晶硅膜内形成基本上不含晶界的区；
在基本上不含晶界的并已有晶体生长的该区内形成有源层。
3.一种制造半导体器件的方法，包括下列步骤：
在具有绝缘表面的衬底上形成非晶硅膜；
使金属元素与非晶硅膜保持接触；
通过加热在非晶硅膜表面上形成含该金属元素的硅化物层；
通过把该硅化物层形成图形，形成作为晶体生长核的层；
利用激光照射同时加热，通过从作为晶体生长核的该层的晶体生长，在非晶硅膜中形成基本上不含晶界的区；
在基本上不含晶界并已有晶体生长的该区形成有源层。
4.一种制造半导体器件的方法，包括下列步骤：
在具有绝缘表面的衬底上形成非晶硅膜；
在非晶硅膜的表面上选择地形成含有金属元素的层；
通过从含有该金属元素的层的晶体生长，在非晶硅膜中形成基本上不含晶界的区；
在基本上不含晶界并已有晶体生长的该区内形成有源层。
5.根据权利要求1的方法，其中金属元素包括下列中至少一种：Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu和Au。
6.根据权利要求2的方法，其中金属元素包括下列中至少一种：Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu和Au。
7.根据权利要求3的方法，其中金属元素包括下列中至少一种：Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu和Au。
8.根据权利要求4的方法，其中金属元素包括下列中至少一种：Fe、Co、Ni、RU、 Rh、Pd、Os、Ir、Pt、Cu和Au。
9.根据权利要求5的方法，其中在已有晶体生长的区中的金属元素的浓度是1×1014cm-3～1×1019cm-3。
10.根据权利要求6的方法，其中在已有晶体生长的该区中的金属元素的浓度是1×1014cm-3～1×1019cm-3。
11.根据权利要求7的方法，其中在已有晶体生长的该区中的金属元素的浓度是1×1014cm-3～1×1019cm-3。
12.根据权利要求8的方法，其中在已有晶体生长的该区中的金属元素的浓度是1×1014cm-3～1×1019cm-3。
13.根据权利要求1的方法，其中已有晶体生长的该区含有浓度是0.001原子％～5原子％的卤素元素或者氢。
14.根据权利要求2的方法，其中已有晶体生长的该区含有浓度是0.001原子％～5原子％的卤素元素或者氢。
15.根据权利要求3的方法，其中晶体生长区含有浓度是0.001原子％～5原子％的卤素元素或者氢。
16.根据权利要求4的方法，其中晶体生长区含有浓度是0.001原子％～5原子％的卤素元素或者氢。
17.根据权利要求1的方法，其中晶体生长区含有浓度是1×1017cm-3～5×1019cm-3的卤素元素或者氢。
18.根据权利要求2的方法，其中晶体生长区含有浓度是1×1017cm-3～5×1019cm-3的卤素元素或者氢。
19.根据权利要求3的方法，其中晶体生长区含有浓度是1×1017cm-3～5×1019cm-3的卤素元素或者氢。
20.根据权利要求4的方法，其中晶体生长区含有浓度是1×1017cm-3～5×1019cm-3的卤素元素或者氢。
21.根据权利要求1的方法，其中还包括使用氢或氦对非晶硅膜做等离子处理，以此促进氢从非晶硅膜中的去除。
22.根据权利要求2的方法，其中还包括使用氢或氦对非晶硅膜做等离子处理，以此促进氢从非晶硅膜中的去除。
23.根据权利要求3的方法，其中还包括使用氢或氦对非晶硅膜做等离子处理，以此促进氢从非晶硅膜中的去除。
24.根据权利要求4的方法，其中还包括使用氢或氦对非晶硅膜做等离子处理，以此促进氢从非晶硅膜中的去除。
25.一种制造电-光器件的方法，包括下列步骤：
在具有绝缘表面的衬底上，形成具有多个第一薄膜晶体管的有源矩阵电路；
在该衬底上形成具有多个第二薄膜晶体管的驱动电路，用于驱动有源矩阵电路；
其中，至少一个薄膜晶体管是按下列方式制造的：
在衬底上形成非晶硅膜；
使金属元素与非晶硅膜保持接触；
通过加热在非晶硅膜表面上形成含有该金属元素的层；
通过把含有该金属元素的层形成图形，形成作为晶体生长核的层；
通过从作为晶体生长核的层的晶体生长，在非晶硅膜中形成基本上不含晶界的区；
在基本上不含晶界并进行晶体生长的该区中形成有源层。
穿过绝缘膜在有源层上形成栅电极。
26.一种制造电-光器件的方法，包括下列步骤：
在具有绝缘表面的衬底上，形成具有多个第一薄膜晶体管的有源矩阵电路；
在该衬底上形成具有多个第二薄膜晶体管的驱动电路，用于驱动有源矩阵电路；
其中，至少一个薄膜晶体管是按下列方式制造的：
在衬底上形成非晶硅膜；
使金属元素与非晶硅膜保持接触；
通过加热在非晶硅膜表面上形成含有该金属元素的硅化物层；
通过把该硅化物层形成图形，形成作为晶体生长核的层；
通过从作为晶体生长核的该层的晶体生长，在非晶硅膜中形成基本上不含晶界的区；
在基本上不含晶界的并进行晶体生长的该区中形成有源层。
27.一种制造电-光器件的方法，包括下列步骤：
在具有绝缘表面的衬底上，形成具有多个第一薄膜晶体管的有源矩阵电路；
在该衬底上形成具有多个第二薄膜晶体管的驱动电路，用于驱动有源矩阵电路；
其中，至少一个薄膜晶体管是按下列方式制造的：
在衬底上形成非晶硅膜；
使金属元素与非晶硅膜保持接触；
通过加热在非晶硅膜表面上形成含有该金属元素的硅化物层；
通过把该硅化物层形成图形，形成作为晶体生长核的层；
利用激光照射同时加热，通过从作为晶体生长核的该层的晶体生长，在非晶硅膜中形成基本上不含晶界的区；
在基本上不含晶界并进行晶体生长的该区中形成有源层。
28.一种制造电-光器件的方法，包括下列步骤：
在具有绝缘表面的衬底上，形成具有多个第一薄膜晶体管的有源矩阵电路；
在该衬底上形成具有多个第二薄膜晶体管的驱动电路，用于驱动有源矩阵电路；
其中，至少一个薄膜晶体管是按下列方式制造的：
在衬底上形成非晶硅膜；
在非晶硅膜的表面上选择地形成含有金属元素的层；
通过从含有该金属元素的层的晶体生长，在非晶硅膜中形成基本上不含晶界的区；
在基本上不含晶界并进行晶体生长的该区中形成有源层。
CN95117780A 1994-09-15 1995-09-15 半导体器件的制造方法 Expired - Fee Related CN1088255C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP248790/94 1994-09-15
JP24879094 1994-09-15
JP132900/95 1995-05-06
JP13290095A JP4083821B2 (ja) 1994-09-15 1995-05-06 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNB011374330A Division CN1244161C (zh) 1994-09-15 1995-09-15 半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN1123463A true CN1123463A (zh) 1996-05-29
CN1088255C CN1088255C (zh) 2002-07-24

Family

ID=26467359

Family Applications (3)

Application Number Title Priority Date Filing Date
CNB011374330A Expired - Lifetime CN1244161C (zh) 1994-09-15 1995-09-15 半导体器件的制造方法
CNB200410097810XA Expired - Fee Related CN1320598C (zh) 1994-09-15 1995-09-15 半导体器件的制造方法
CN95117780A Expired - Fee Related CN1088255C (zh) 1994-09-15 1995-09-15 半导体器件的制造方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CNB011374330A Expired - Lifetime CN1244161C (zh) 1994-09-15 1995-09-15 半导体器件的制造方法
CNB200410097810XA Expired - Fee Related CN1320598C (zh) 1994-09-15 1995-09-15 半导体器件的制造方法

Country Status (5)

Country Link
US (1) US5923968A (zh)
JP (1) JP4083821B2 (zh)
KR (2) KR100333154B1 (zh)
CN (3) CN1244161C (zh)
TW (1) TW350143B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1332418C (zh) * 2001-06-01 2007-08-15 株式会社半导体能源研究所 制造半导体器件的方法
CN100388636C (zh) * 1996-02-23 2008-05-14 株式会社半导体能源研究所 半导体薄膜及其制造方法以及半导体器件及其制造方法
CN100391009C (zh) * 2004-07-16 2008-05-28 友达光电股份有限公司 低温多晶硅薄膜晶体管及其沟道层的制造方法
CN101499437B (zh) * 2008-01-29 2013-07-03 株式会社日立制作所 非易失性存储器件及其制造方法

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6074901A (en) * 1993-12-03 2000-06-13 Semiconductor Energy Laboratory Co., Ltd. Process for crystallizing an amorphous silicon film and apparatus for fabricating the same
JP3442500B2 (ja) 1994-08-31 2003-09-02 株式会社半導体エネルギー研究所 半導体回路の作製方法
JP3364081B2 (ja) * 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3138169B2 (ja) * 1995-03-13 2001-02-26 シャープ株式会社 半導体装置の製造方法
JP3675886B2 (ja) 1995-03-17 2005-07-27 株式会社半導体エネルギー研究所 薄膜半導体デバイスの作製方法
US6933182B1 (en) * 1995-04-20 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device and manufacturing system thereof
TW529773U (en) 1995-06-01 2003-04-21 Semiconductor Energy L B Semiconductor device
TW317643B (zh) * 1996-02-23 1997-10-11 Handotai Energy Kenkyusho Kk
JP3598197B2 (ja) * 1997-03-19 2004-12-08 株式会社ルネサステクノロジ 半導体装置
US6307214B1 (en) * 1997-06-06 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
US6452211B1 (en) 1997-06-10 2002-09-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
JP4318768B2 (ja) * 1997-07-23 2009-08-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW408351B (en) 1997-10-17 2000-10-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US6060392A (en) * 1998-02-11 2000-05-09 National Semiconductor Corporation Fabrication of silicides by excimer laser annealing of amorphous silicon
WO1999067813A1 (en) * 1998-06-25 1999-12-29 The Penn State Research Foundation Electrostatic printing of a metallic toner to produce a polycrystalline semiconductor from an amorphous semiconductor
US6451637B1 (en) * 1998-07-10 2002-09-17 L.G. Philips Lcd Co., Ltd. Method of forming a polycrystalline silicon film
JP3592535B2 (ja) * 1998-07-16 2004-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000058839A (ja) 1998-08-05 2000-02-25 Semiconductor Energy Lab Co Ltd 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法
JP2000174282A (ja) 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
TWI243432B (en) * 1999-10-29 2005-11-11 Hitachi Ltd Semiconductor device, method of making the same and liquid crystal display device
US6521492B2 (en) * 2000-06-12 2003-02-18 Seiko Epson Corporation Thin-film semiconductor device fabrication method
US6830994B2 (en) * 2001-03-09 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a crystallized semiconductor film
KR20020076791A (ko) * 2001-03-30 2002-10-11 주승기 실리콘 박막의 결정화 방법 및 이를 이용한박막트랜지스터 제조 방법
US20020170897A1 (en) * 2001-05-21 2002-11-21 Hall Frank L. Methods for preparing ball grid array substrates via use of a laser
JP3937892B2 (ja) * 2002-04-01 2007-06-27 日本電気株式会社 薄膜形成方法および半導体装置の製造方法
US6713371B1 (en) * 2003-03-17 2004-03-30 Matrix Semiconductor, Inc. Large grain size polysilicon films formed by nuclei-induced solid phase crystallization
US7195992B2 (en) * 2003-10-07 2007-03-27 Sandisk 3D Llc Method of uniform seeding to control grain and defect density of crystallized silicon for use in sub-micron thin film transistors
US7288480B2 (en) 2004-04-23 2007-10-30 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit and method for manufacturing the same, CPU, memory, electronic card and electronic device
US7247529B2 (en) * 2004-08-30 2007-07-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
TWI382455B (zh) * 2004-11-04 2013-01-11 Semiconductor Energy Lab 半導體裝置和其製造方法
US7575959B2 (en) * 2004-11-26 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20060197088A1 (en) * 2005-03-07 2006-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
CN100406581C (zh) * 2005-10-26 2008-07-30 本溪冶炼集团有限公司 炼钢用的微低碳低硅、低磷、低硫的Al-Mg-Fe合金
KR101274697B1 (ko) 2006-12-08 2013-06-12 엘지디스플레이 주식회사 실리콘 결정화 방법 및 이를 이용한 박막 트랜지스터제조방법
JP5352081B2 (ja) * 2006-12-20 2013-11-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN115132754B (zh) * 2022-06-30 2023-06-27 惠科股份有限公司 背光模组及其制备方法、显示面板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4266986A (en) * 1979-11-29 1981-05-12 Bell Telephone Laboratories, Incorporated Passivation of defects in laser annealed semiconductors
JPS60105216A (ja) * 1983-11-11 1985-06-10 Seiko Instr & Electronics Ltd 薄膜半導体装置の製造方法
JPH02140915A (ja) * 1988-11-22 1990-05-30 Seiko Epson Corp 半導体装置の製造方法
DE69125886T2 (de) * 1990-05-29 1997-11-20 Semiconductor Energy Lab Dünnfilmtransistoren
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
FR2691035B1 (fr) * 1992-05-07 1994-06-17 France Telecom Dispositif et machine a plasma de traitement chimique et procede utilisant ce dispositif.
US5403762A (en) * 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5313222A (en) * 1992-12-24 1994-05-17 Yuen Foong Yu H. K. Co., Ltd. Select driver circuit for an LCD display
US5275851A (en) * 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
JP3193803B2 (ja) * 1993-03-12 2001-07-30 株式会社半導体エネルギー研究所 半導体素子の作製方法
TW357415B (en) * 1993-07-27 1999-05-01 Semiconductor Engrgy Lab Semiconductor device and process for fabricating the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100388636C (zh) * 1996-02-23 2008-05-14 株式会社半导体能源研究所 半导体薄膜及其制造方法以及半导体器件及其制造方法
CN1332418C (zh) * 2001-06-01 2007-08-15 株式会社半导体能源研究所 制造半导体器件的方法
CN100391009C (zh) * 2004-07-16 2008-05-28 友达光电股份有限公司 低温多晶硅薄膜晶体管及其沟道层的制造方法
CN101499437B (zh) * 2008-01-29 2013-07-03 株式会社日立制作所 非易失性存储器件及其制造方法

Also Published As

Publication number Publication date
CN1320598C (zh) 2007-06-06
JPH08139019A (ja) 1996-05-31
JP4083821B2 (ja) 2008-04-30
US5923968A (en) 1999-07-13
TW350143B (en) 1999-01-11
CN1088255C (zh) 2002-07-24
KR960012575A (ko) 1996-04-20
KR100326888B1 (ko) 2002-03-23
CN1244161C (zh) 2006-03-01
CN1396664A (zh) 2003-02-12
KR100333154B1 (ko) 2002-11-30
CN1619771A (zh) 2005-05-25

Similar Documents

Publication Publication Date Title
CN1088255C (zh) 半导体器件的制造方法
CN1280871C (zh) 用于制造具有至少一个薄膜晶体管的半导体器件的方法
CN1051877C (zh) 半导体器件及其制造方法
CN1052565C (zh) 一种制造半导体器件的方法
CN1043703C (zh) 半导体器件、其生产方法及其在液晶显示器的应用
CN1197164C (zh) 具有薄膜晶体管的器件
CN1045688C (zh) 半导体薄膜及使用这种薄膜的半导体器件的制造方法
CN1078384C (zh) 制造半导体器件的方法
CN1106694C (zh) 半导体器件
CN1043103C (zh) 半导体器件及其制造方法
CN1078014C (zh) 半导体器件及其制造方法
CN1134046C (zh) 半导体器件的制造方法
CN1399165A (zh) 显示器件
CN1051640C (zh) 半导体器件及其制造方法
US6670640B1 (en) Method for producing semiconductor device
CN1217405C (zh) 半导体装置及其制造方法、电光学装置、电子机器
CN1132409A (zh) 制造半导体器件的方法及晶体生长促进剂
CN1146038C (zh) 半导体器件及其制造方法
CN1111400A (zh) 半导体制作方法及其制作装置
CN1877800A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20020724

Termination date: 20140915

EXPY Termination of patent right or utility model