CN1130848C - 混合模式收发器数字控制网络系统及无冲突的通讯方法 - Google Patents

Abstract

本发明公开一种混合模式收发器数字控制网络系统，其包含至少两个经由总线而与DC电源及一铁芯电感器相连接的节点/收发器，其中各收发器包含一电流模式发送器和一电压模式接收器，一双向电压钳与铁芯电感器并联连接，来自DC电源的电流流经铁芯电感器与双向电压钳而流入总线中。

Description

混合模式收发器数字控制网络系统及无冲突的通讯方法

技术领域

本发明涉及有线数字控制网络系统，特别涉及到有线通讯和控制网络系统以及避免在这个系统中数据传输冲突的方法。

背景技术

住宅及建筑物自动化为现代科技发展中的重要领域，其中控制系统的设计是其极重要的范围中的一个，在此领域中已经提出许多方案，例如“X-10”、“Lonworks”、“GEBus”及“EIB”。

发明内容

住宅及建筑物控制系统是复杂且多面的系统，单独的产品或点对点的产品明显地不能够满足在现实生活中可能升高的各方面的要求，控制网络系统是非常地多样化并且因此可以满足如此的要求。控制网络系统中的节点可以根据需要而互相通讯、分享相同的资源并可将各种装置(例如开关、感应器、计时器、电话、电脑等等)组装在一起，以便实现各种的控制功能，例如集合控制及监视住宅或办公室的光线、电力、进出以及安全。

中央控制系统是一种众所皆知的技术。但是，在住宅及建筑物自动化方面，此技术的应用已经遇到各种问题。例如复杂的接线(由于需要大量的引线)、难以扩充系统(因为对各中央控制系统而言通常有固定的容量)、空间要求(由于通常在单独的房间内需要容纳中央单元)、以及对可靠性的严格要求(例如当中央单元有问题时，整个系统将不能动作)。

目前有许多媒体存取控制(MAC)方法，例如令牌传递、轮询、电路交换以及分时多工存取(TDMA)等等。但是，对于控制网络来讲，当被传输信号/数据通常为相当短的同时，回应速度需要相当高，随机存取因此是少数能够符合时实控制要求的方法中的一个。

在随机存取系统中，有可能一个以上的节点试图同时传输信号/数据而导致冲突。各种方法已经被设计来解决如此的阻塞、从冲突中复原、或者防止冲突。这样的方法包括CSMA/CD(具冲突检测的载波感应多重存取)及CSMA/CA(具冲突避免的载波感应多重存取)。但是，不论使用何种方法，如果两个或两个以上的节点同时传输信号/数据，则所有如此尝试的传输将失败。这些节点的每一个必须维持一段个别的时间期间停止传送，而后再次尝试传输，如此将造成通讯效率的降低。

大部分目前的通讯网络并不考虑优先顺序的问题，如果即将被传输的数据包并未依序地被排列，则每一个数据包在其被传输之前必须等候一段相同的预定时间期间，这是通讯系统用的传统方法，并且不会对通讯系统造成困难。但是，优先顺序的问题对于控制系统而言变得非常重要，因为不同的节点可能执行系统内不同的功能，所以差异可能会非常显著。在紧急时，如果确定的重要信号/数据不能够被特定的节点所传输，则可能出现严重的问题。

对于有线控制网络来讲，希望接线的数目维持最少。接线的数目愈多，接线过程将会愈不方便，而且接线失误的风险也将会愈高。举例来说，即使在只在四条接线的网络中(例如USB)，将会有23种接线失误的方式(亦即4！-1)。

当对网络中的每一个节点普遍实施提供分开的电源的同时，希望经由网络将电力提供给节点。一般的带电网络通常采取变压器耦合来使总线/传输媒体的电源与信号分开，因为变压器的使用，所以系统通常具有相当大的尺寸，而因此更昂贵。除此以外，由于变压器的内阻相当低，所以当变压器被连接至网络时，总线/传输媒体的扇出量将会降低。

因此本发明的目的在于提供一种混合模式收发器数字控制网络系统、一种收发器、一种设定各节点的优先顺序的方法以及一咱在如此的系统中用以避免冲突的方法，藉此减少前述的缺点，或者至少提供给大众一种有用的替代方式。

根据本发明第一方面，提供一种包括一电源供给装置及至少两个节点的数字数据通讯网络系统，其中该电源供给装置及节点经由传输媒体来连接彼此，因此，数字信号/数据可在该节点之间传送，其中该电源供给装置将电力供给至所说节点，且其中至少所说的节点之一包括一电流模式发送器及至少所说的节点之一包含一电压模式接收器。

根据本发明第二方面，提供一种将数字信号从电流模式发送器传输至电压模式接收器的数字数据通讯系统。该系统包括一条使该发送器与该接收器彼此互相连接，藉以提供一数字数据通讯路径的电气导电电缆；用以产生预定电位的DC电源供给装置，该电源供给装置具有第一电压端及第二电压端；该电源供给装置的第一电压端连接至该电缆，以便提供一第一电流路径的电流，该第一电流路径用作为DC电流的低阻抗路径；电压控制装置与该电源控制装置并联连接，用以控制横跨在该电源控制装置上的电压幅度，并用作为提供给瞬态电流用的第二电气路径，连接装置将电源供给装置的第二电压端连接至该电缆，以便提供一电源分配路径；其中该电流模式发送器被连接至该电缆以便形成一电流回路，其中该发送器在电流回路中产生电流脉冲，以便实施电流模式数字数据发送；以及其中该电压模式接收器被连接至该电缆，用以接收在该电缆上由该电压控制装置所产生的电压脉冲，以便实施电压模式数字数据接收。

根据本发明第三方面，提供一种由总线来分配电源及提供信号通过能力的数字数据通讯网络系统，该网络包括多个节点，每一个节点包含一用以产生电流脉冲及接收电压脉冲的混合模式数据总线收发器；一条使该节点彼此互相连接，以便为电源输送及数据通讯提供路径的电气导电电缆；一用以产生预定电位的DC电源供给装置，该电源供给装置具有一第一电压端及一第二电压端；电流控制装置用以将该电源供给装置和第一电压端连接至该电缆，以便提供一个DC电流的低阻抗路径；电压控制装置与电流控制装置并联连接，用以控制横跨在该电流控制装置的上的电压幅度，并用以提供一瞬态电流用第二电气路径；以及将该电源供给装置和第二电压端连接至该电缆，以便提供一电源分配路径。

根据本发明第四方面，提供一种适合发送与接收数字信号于同时输送直流电源及数字数据的总线上的收发器。该收发器包括一具有两个输出端的桥式整流器，并适合提供与该总路间的无极性介面的连接端，该整流器包含一正端及一负端；电流模式发送器被连接至整流器的正端及负端，以便实施一适合产生电流脉冲至该数据总线来实施电流模式数据发送的电流回路的电流模式发送器；电压模式接收器被连接至该整流器的正端和负端，该接收器适合接收在该数据总线上的电压脉冲，以便实施电压模式数据接收的电压模式接收器；一个电流耦合装置被连接到该整流器的正端和负端，该电流耦合装置适合提供调整过的直流电流供应至该发送器及该接收器和在该收发器内的其他装置的电流。

根据本发明第五方面，提供一种在混合模式通讯及控制网络系统中的通讯方法，其中该系统包含至少一第一节点、一第二节点、一电源供给装置、以及一电流到电压转换装置，且经由总线而彼此互相连接，其包括(a)由该第一节点产生至少一第一电脉冲；(b)以电流形式将该第一电脉冲传送至该电源供给装置；(c)致使来自该电源供给装置的第一电流通过该电流到电压转换装置以感应至少一第二电脉冲；以及(d)将该第二电脉冲传送至该总线中等步骤。

根据本发明第六方面，提供一种在混合模式通讯及控制网络系统中传送数据的方法，其中该系统包含至少一第一节点和一第二节点，每一个节点适合将信号经由彼此互相连接的节点而被传送至总线中，其包括(a)该第一节点产生即将被传送至该总线中的第一极性的脉冲；(b)该第一节点检查该第一极性的脉冲是否出现在该总线上；以及(c)如果在步骤(b)中于该总线上检测到该第一极性的脉冲，则将该第一极性脉冲在整个周期的脉冲时间-宽度期间内传送至该总线中等步骤。

根据本发明第七方面，提供一种传送至少一个数据包以便提供无冲突的通讯于一混合模式多点分支随机存取数字控制网络中的方法，其中该网络包含至少一第一节点和一第二节点，每一个节点适合经由彼此互相连接的节点而通过总线发送及接收数据包并构成一连线“与”逻辑，其中该数据包至少包含一逻辑高位和一逻辑低位而被传送至该总线中，该方法包括步骤：

(a)当该第一节点尝试将该逻辑低位传送至该总线中时，该第一节点：

(1)从该总线检查逻辑状态；

(2)如果在上面的步骤(1)中，该总线显示逻辑高位，则开始将逻辑低位传送至该总线中；

(3)在整个逻辑低位的时间-宽度的周期期间完成将该逻辑低位传送至该总线中；以及

(b)当该第一节点尝试将该逻辑高位传送至该总线中时，该第一节点：

(1)开始将该逻辑高位传送至该总线中；

(2)从该总线检查逻辑状态；

(3)检查预定的等候时间是否终了；以及

(4)如果在步骤(b)(2)中，该总线继续显示逻辑高位，则重复步骤(b)(2)及(b)(3)直到该第一节点在整个高位时间-宽度的周期期间完成将该逻辑高位传送至该当总线中。

根据本发明第八方面，提供一种传送至少一个数据包以便提供无冲突的通讯于一混合模式多点分支随机存取数字控制网络中的方法，其中该网络包含至少一第一节点和一第二节点，每一个节点适合经由彼此互相连接的节点而透过总线发送及接收数据包并构成一连线“或”逻辑，其中该数据包至少包含一逻辑高位和一逻辑低位而被传送至该总线中，该方法包括步骤：

(a)当该第一节点尝试将该逻辑高位传送至该总线中时，该第一节点：

(1)从该总线检查逻辑状态；

(2)如果在上面上步骤(1)中，该总线显示逻辑低位，则开始将该逻辑高位传送至该总线中；

(3)在整个该逻辑高位的时间-宽度的周期期间完成将该逻辑高位传送至该总线中；以及

(b)当该第一节点尝试将该逻辑低位传送至该总线中时，该第一节点：

(1)开始将该逻辑低位传送至该总线中；

(2)从该总线检查逻辑状态；

(3)检查预定的等候时间是否终了；以及

(4)如果在步骤(b)(2)中，该总线继续显示逻辑低位，则重复步骤(b)(2)及(b)(3)直到该第一节点在整个低位的时间-宽度的周期期间完成将该逻辑低位传送至该总线中。

根据本发明第九方面，提供一种适合经由同时输送直流电源及数字数据的混合模式总线来发送和接收数字信号/数据的收发器，该收发器包含用以实施适合产生电流脉冲至该总线来实施电流模式数据发送的电流回路的电流模式发送器装置，与用以接收数据总线上的电压脉冲来实施电压模式数据接收的电压模式接收器装置。

附图说明

现在将由实例并参考附图来说明本发明的较佳实施例，其中：

图1传统的电压模式多点分支网络系统的示意图；

图2传统的电流模式多点分支网络系统的示意图；

图3根据本发明的第一混合模式多点分支网络系统的示意图；

图4根据本发明的应用系统的第一实施例的示意方块图；

图5根据本发明的应用系统的第二实施例的示意方块图；

图6显示在图5所显示的实施例中，当一负脉冲被传送入总线中且被接收器所接收时，在系统的确定点处的电流流动及电压变化；

图7显示在图5所显示的实施例中，在一负脉冲刚好被传送入总线中之后，当一正脉冲被传送入总线中且被接收器所接收时，在系统的确定点处的电流流动及电压变化；

图8显示根据本发明在系统中所使用的数据框格式；

图9显示根据本发明在系统中所使用的数据位格式；

图10显示根据本发明在系统中所使用的数据位格式；

图11显示优先顺序位分别等候时间表；

图12显示一节点启动传送过程的流程图；

图13显示根据本发明存取控制及冲突避免用的方法的时序图；

图14及15显示冲突避免用的回退方法的流程图；

图16显示根据本发明的四节点系统的示意方块图，其中四个节点试图同时传送信号/数据；

图17A到17D显示在图16中四个节点的微控制器的输出处的电压的各自波形；

图18A到18D显示在图16中四个节点的吸收电流ia，ib，ic及id的各自波形；

图19A到19D显示在图16中四个节点的微控制器的输入处的电压的各自波形；

图20显示在图16中所显示的系统的DC供应电流i的波形；

图21显示在图16中所显示的系统的电感器源电流i1的波形；

图22显示流经在图16中所显示的系统的双向钳的电流ip的波形；

图23显示横跨在图16中所显示的系统的双向钳上的电压vp的波形；

图24显示在图16中所显示的系统的总线电压v的波形；以及

图25根据本发明的第二混合模式多点分支网络系统的示意方块图。

较佳实施例的详细说明：

目前，最普遍的网络系统为“电压模式网络”，图1显示如此系统的示意图。由图1中看到，许多节点/收发器10(图1中显示4个)被连接至总线12以构成一电压模式网络14，每一个节点/收发器10包含有一电压模式发送器16与一电压模式接收器18。如此的系统14的收发器10(例如EIA-485)藉由电压来操作，经由传输媒体(亦即总线12)所传送的数字信号/数据呈现不同电位(高或低)电压的形式。如果选择一种额定电容较小的媒体，并连同一种较高的输入阻抗的接收器一起使用，则系统通常将有较高的扇出量，举例来说，EIA-485收发器的扇出量通常为32。但是，较小的电容及较高的阻抗将会降低系统的抗干扰能力，结果，相对于电流模式网络(稍后讨论)，电压模式网络更容易受外部电磁场干扰。

至于“电流模式网络”，其通常指电流模式/回路多点分支系统，图2显示如此的系统的示意图。如图2中所显示，三个节点/电流模式收发器20经由封闭回路总线24而与一电流源22相连接来构成一系统，每一个收发器20包括一电流模式发送器26与一电流模式接收器28。在如此的系统中，发送器(例如Hewlett Packard的HCPL-4100)及接收器(例如Hewlett Packard的HCPL-4200)藉由电流来操作，在传输媒体中所传送的数字信号/数据呈现不同大小(标记/空白)的电流的形式。因为电流模式系统的接收器具有低的输入阻抗，所以如此的系统通常会有较高的抗干扰能力。但是，因为在如此的网络中所有的收发器必须被链结而构成一封闭回路，所以这样将会降低系统的可靠性，尤其是如果在任何一点处形成开路，则整个系统将会故障。如此的收发器的扇出量亦较小，举例来说，电流模式系统通常能够包含几个收发器，因此如此的系统仅适用于简单但是为高干扰的配置。

图3示意显示根据本发明的混合模式多点分支网络系统100，如同可由图3中看到，三个节点/混合模式收发器102经由总线104而以单一无屏蔽双绞式(UTP)电线的方式彼此相连接来构成系统100，每一个节点102包括一电流模式发送器102a及一电压模式接收器102b，每一个节点102的发送器102a经由总线104而将信号/数据传送至其他节点102，并且每个节点102的接收器102b经由总线104而从其他节点102接收信号/数据。应该注意由发送器102a所传送的数字信号/数据呈现不同大小(标记/空白)的电流的形式，另一方面，由接收器的102b所接收的数字信号/数据呈现不同电位(高或低)的电压的形式。

亦经由总线104而与节点102相连接的是一DC电源供应器106和一转换器107，其充当一脉冲产生器。转换器107包括一将电流i(vp，t)提供给系统的电流控制器108，其中电流i(vp，t)的大小随着横跨在电流控制器108上的电压及电流流经电流控制器108期间的时间的长度的函数而变化。与电流控制器108并联连接的是一电压控制器(亦称为一电流对电压的转换器)110，此电压控制器110确保来自不同发送器102a的电流将被转变成为传送入总线104中的相同的电压，电压控制器110的另一作用为确保当一个以上的发送器102a同时传送时，总线104中的电脉冲电位将不会超过预定的范围，例如1.5V-3V。

图4示意显示根据本发明的应用系统的第一实施例，此系统200包括一电气连接至两个节点204a，204b的网络电源供应器202，此网络电源供应器202经由总线206而与节点204a，204b相连接(以单一无屏蔽双绞线(UTP)的方式)。

网络电源供应器202包括一DC电源208以及一转换器(通常充当脉冲产生器)，此转换器包含一呈现铁芯电感器210形式的电流控制器和一呈现双向电压钳212形式的电压控制器/电流到电压的转换器。在此实例中，电压钳212包括两对被并联配置但方向相反的二极管214a，214b，来自于DC电源208的输出在其被传送至总线206之前通过电感器210。

节点204a包括一电流模式发送器216(包含一三极管218和一电阻器220)、一电流耦合电路228及一桥式整流器230，电流耦合电路228直接耦合总线206中的DC电流而同时不会影响总线206中的数字信号。节点204a亦被连接至一应用模组221，其包括一连接至感应器224的微控制器或微处理器222。在此实施例中，感应器224呈现一开关的形式，三极管218被连接至微控制器或微处理器222的输出口(O/P)(例如INTEL80C51系列)，其控制电流模式发送器216的操作。电流耦合电路228包括一齐纳二极管229，其用以将调整过且稳定的直流电源提供给节点204a，微控制器或微处理器222的VDD亦被连接至电流耦合电路228，藉此微控制器或微处理器222亦被系统相同的DC电源208所供电。

至于节点204b，其包括一电压模式接收器226、一电流耦合电路234及一桥式整流器232。如同在节点204a中的电流耦合电路228的情况中，在节点204b中的电流耦合电路234直接耦合总线206中的DC电流而同时不会影响总线206中的数字信号。至于电压模式接收器226，其包括一电容器236及一反相器电路(包含电阻器238a，238b，238c和一三极管240)，三极管240被连接至应用模组243的微控制器或微处理器242的输入口(I/P)，用以将从总线206所接收的电脉冲输入至微控制器或微处理器242中，当接收如此的电脉冲时，微控制器或微处理器242中，当接收如此的电脉冲时，微控制器或微处理器242可以根据预定的程序发出信号给控制模组244以便执行确定的功能。在此实例中，控制模块244包括一灯泡246，当确定的预定电脉冲被微控制器或微处理器242所接收时，灯泡246将变亮。电流耦合电路234包括一齐纳二极管235，其用以将调整过且稳定的直流电流提供供给接收器226，微控制器或微处理器242的VDD亦被连接至电流耦合电路234，籍此微控制器或微处理器242亦被系统的相同的DC电源208所供电。

可以看到系统200能够实施一完整的通讯及控制过程，其中当构成应用模块221中的感应器224的开关关闭时，电脉冲由电流模式发送器216产生而被传送至总线206中。如此的电脉冲被节点204b的电压模式接收器226所接收并被输入至微控制器或微处理器242中以便输出信号，其在此实例中呈现灯泡246的点亮的形式。电力也从DC电源208而被输送至各个节点204a，204b以及系统200的应用模组221，243，尤其可以看到此系统不需要变压器。

也可以看到因为各个节点204a，204b中的桥式整流器230，232的存在，所以接线失误将不会发生在系统200中。就拿节点204b当做例子，根据本连接，来自DC电源208的电流将经由二极管250a而流入节点204b(以常规的方式)，并经由二极管250b而流回。即使发生所谓的接线失误(如图4中的虚线所显示)，来自DC电源208的电流将经由二极管250c而流入节点204b，且经二极管250d而流回。因此，不论节点204b的接线被连接至总线206的方式为何，这确保节点204b中的电流流动的方向与应用模组243中的电流流动的方向相同。

如在图4所显示，也可以看到桥式整流器230包括两个连接至总线206的终端，用以提供与总线206间的无极性介面，其中桥式整流器230包含一正端及一负端。电流耦合电路228包括一具有两个终端的恒流源231，其中一个终端被连接至桥式整流器230的正端，恒流源231的另一端经由一齐纳二极管229而被连接至桥式整流器230的负端。藉由如此的配置，电力被供应至应用模组221。

发送器216也包括三极管218，其包含一连接至桥式整流器230的正端的集极、一用以将被传送的数据输入至三极管内的基极，和一射极。电阻器220的一端被连接至三极管218的射极，而其另一端则被连接至桥式整流器230的负端，以便实施一传送输出电流回路。

桥式整流器232包括两个连接至总线206的终端，用以提供与总线206间的无极性介面，其中桥式整流器232包含一正端及一负端。电流耦合电路234包括一具有两个终端的恒流源237，其中一个终端被连接至桥式整流器232的正端，恒流源237的另一端经由一齐纳二极管235而被连接至桥式整流器232的负端。藉由如此的配置，电力被供应至接收器226，接收器226包括一电容器236，其被连接至桥式整流器232的正端，用以隔离桥式整流器232的正端上的直流电位。

图5示意显示根据本发明的应用系统的第二实施例，此系统300非常类似于图4中所显示的系统200，最主要的一个差异在于节点302a，302b，二者皆包含一电流模式发送器304及一电压模式接收器306，使得各节点302a，302b为一个具有能够经由总线308来发送信号及接收信号的收发器。因此，介于这两个节点303a，302b之间的互相通讯是可能的，由于二节点302a，302b的结构以及它们与系统300的其他部分的连接相同，所以我们将更加详细讨论节点302a。

如在图5中所显示，电流模式发送器304的三极管309被连接至微控制器或微处理器310的输出口(O/P)，而同时微控制器或微处理器310的输入口(I/P)被连接至电压模式接收器306的三极管312。藉由如此的配置，微控制器或微处理器310能够控制经由电流模式发送器304而进入总线308中的信号/数据的传送，并能够从总线308中经由电压模式接收器306接收信号/数据。微控制器或微处理器310也被连接至感应器314及控制模组316，而其操作和功能如同前面所讨论的，如此便实现一种用于感应、通讯及控制的双向数字数据网络系统。微控制器或微处理器310亦被连接至优先顺序设定模组318，其功能将讨论于下。

图6显示当一负脉冲被传送入总线308中且被接收器所接收时，在系统的确定点处的电流流动及电压变化。在进行此分析之前，首先考虑没有任何节点正在将任何的数据/信号传送入总线308的闲置情况，在此情况中，节点的电流模式发送器304中三极管309被截止，传送电压(vt)及在微控制器或微处理器310的O/P处的电压处于低电位，接收电压(vr)及在微控制器或微处理器310的I/P处的电压亦处于低电位，总线电压为Vo，而且总线闲置电流为Io。

当感应器314动作时(例如，开关关闭)，节点302的微控制器或微处理器310感应到此状态并输出一个或一个以上的具有一系列正脉冲及负脉冲的预定的数据包。如果一个具有时间-宽度T为τ的负的电脉冲即将被传送入总线308中，则微控制器或微处理器310将输出一个具有时间-宽度T为τ的正的电脉冲。当此电脉冲被发送器304的三极管309所接收时，三极管309开始导通，且吸收电流It被感应生成并经由总线308而朝向DC电源供应源320传送。当此系统构成一封闭的电流回路，流入其中的电流将会从Io瞬间增加至Io+It(实际上，Io应该瞬间增加至Io+It-Ir，但是，因为Ir可略而不计，所以在此不考虑Ir)，然后，电流Io+i(t)将流经铁芯电感器322，而同时电流It-i(t)将流经双向电压钳324，方向和电流Io+i(t)的方向相同，可以看到流离开电感器322及双向电压钳324的合成电流为Io+It。这两种电流中的分量i(t)根据电流Io+i(t)流经电感器322期间的时间，也就是从t＝0到t＝τ而变化，因为电感器322充当防止流经过它的电流的突然增加的电流控制器，在介于t＝0与t＝τ之间的时间期间，Io+i(t)小于Io+It，使得DC电源供应器320必须让额外的电流It-i(t)流经双向电压钳324，其亦充当电压控制器/电流到电压的转换器，以便满足系统300的电流回路的Io+It的电流要求。因为电流流经双向电压钳324，方向和流经电感器322的电流的方向相同，所以具有时间-宽度T为τ的负的电脉冲(亦即参考Vo为负)被感应生成，此负的电脉冲然后被送入总线308中而即将被同一系统的其他节点所接收。

当具有时间-宽度T为τ的负的电脉冲被节点302的电压模式接收器306所接收时，电容器326将此负的电脉冲耦合至电阻器328，而因此引出小于电流It的干分之一的可略而不计的电流Ir，这致使三极管330导通并将具有时间-宽度T为τ的正的电脉冲传送至微控制器或微处理器310。在这方面，将电阻器328、电阻器332、三极管330及电阻器334组合来充当反相器，藉此，具有时间-宽度T为τ的负的电脉冲被反相成为具时间-宽度T为τ的正的电脉冲，此正的电脉冲然后经由其输入口(I/P)而被输入至微控制器或微处理器310中，因此完成一信号发送与接收过程。

参考图7，当在具有时间-宽度T为τ的正的电脉冲刚被传送入总线308中之后(如在上面的图6中所显示)，具有时间-宽度T为τ的正的电脉冲即将被传送入总线308中时，此时三极管309并未导通，使得电流It被截止并且降到至0A，通过节点及DC电源320的电流将瞬间从Io+It降至Io(忽略可略而不计的Ir)。另一方面，在It的截止之时，流经电感器322的电流为Io+i(τ)。由于流经电感器322的电流不能够瞬间变化，过剩的电流i(τ)将流经双向电压钳324，方向和流经电感器322的电流的方向相反，因此在总线308中产生正脉冲(亦即参考Vo为正)。如此所产生的正脉冲致使通过电感器322的电流以Io+i(τ)-i(t)的方式减少，从t＝0(当截止发生时)直到t＝τ为止，这时通过电感器322的电流将降至Io。在此连接中，t为电流Io+i(τ)-i(t)通过电感器322期间的时间，也就是从t＝0到t＝τ，通过双向电压钳324的电流也将以i(τ)-I(t)的方式减少，当t＝τ时，没有电流通过双向电压钳324。在任何情况下，从t＝0到t＝τ，流出电感322及双向电压钳324的总电流将会是Io。由于流经双向电压钳324的电流i(τ)-i(t)的方向和流经电感器322的电流Io+i(τ)-i(t)的方向相反，具有时间-宽度T为τ的正的电脉冲被感应生成并被传送入总线308中。

当具有时间-宽度T为τ的正的电脉冲被节点302所接收时，其藉由电容器326而被耦合至电阻器328。将电阻器328，332，334及三极管330组合来充当反相器以便将正脉冲反相成为相同时间-宽度的负脉冲，其然后经由其输入口(I/P)而被输入至微控制器或微处理器310中，因此完成一信号发送与接收过程。

在图6及图7中，当感觉节点302似乎将电脉冲传回到其本身的同时，其实只不过是用较简单的方法说明电脉冲的发送与接收的完整过程。在真实的系统中，第一节点可能仅包括电流模式发送器，而第二节点可能仅包括电压模式接收器，使得只能从第一节点发送电脉冲且只能从第二节点接收电脉冲(如在图4中所显示)。最好，如在图5中所显示，此系统可以包括许多节点，每一个节点包含一电流模式发送器及一电压模式接收器，使得各节点充当收发器，藉此可以在节点/收发器中发送及接收电脉冲。

也可以看到，节点302包括一桥式整流器336，其具有两个用来将无极性介面提供给总线308的终端，此桥式整流器包含一正端及一负端。电流模式发送器304被连接至桥式整流器336的正端及负端，以便实施用以产生电流脉冲至总线308来实施电流模式数据发送的电流回路，电压模式接收器306也被连接至桥式整流器336的正端及负端，以便接收总线308上的电压脉冲来实施电压模式数据接收。节点302也包括一电流耦合电路307(包含一恒流源305和一齐纳二极管303)，其亦被连接至桥式整流器336的正端及负端，以便将调整过的直流电流供应提供至节点302。

电流模式发送器304包括一三极管309，三极管309具有其集极连接至桥式整流器的正端、其基极用来将即将被传送的数据输入至三极管309、以及其射极经由电阻器338而被连接至桥式整流器的负端。电压模式接收器306包括一三极管330，其具有一基极和一集极，集极经由电阻器334而被连接至桥式整流器336的负端，以便输出从该总线308所接收的数据。接收器306也包括一电容器，其经由电阻器328来连接三极管330的基极和桥式整流器336的正端，以便提供一AC路径至总线308。

电流耦合电路307包括具有两个端的恒流源305，其中一端被连接至桥式整流器336的正端，以便供应恒定的电流，恒流源305的另一端经由一齐纳二极管303而被连接至桥式整流器336的负端，以便提供调整过的DC电压源。

在上述系统的较佳实施中，齐纳二极管303的工作电压大约5伏特，DC电源供应源320的电压大约24伏特，而且节点302中的电流脉冲及电压脉冲的频率范围为5-50千赫(KHz)。

当前面仅说明单一负/正电脉冲的发送及接收的同时，当然应该了解在实际的情况中，以数据包的型式发送与接收数据，每一个数据包包含许多正信号及负信号。在根据本发明的较佳实施例中，正脉冲只能够跟在负脉冲的后面，因为如此，所以每一个字节均以一个负起始位开始(稍后说明)。

为了前面的讨论，应该了解总线/传输媒体上的负脉冲被定义为逻辑低位状态，而同时总线/传输媒体上的正脉冲被定义为逻辑高位状态。换句话说，如果是逻辑低位状态即将被传送，则负脉冲必须被送至总线，如果是逻辑高位状态即将被传送，则正脉冲必须被传送至总线。

根据本发明，有可能将不同的优先顺序等级指定给系统中的不同节点，使得被指定为较高优先顺序的节点具有较大的机会将其数据/信号传送入总线中。首先参考图8，其显示在此系统中所使用的较佳数据框格式，这是一种类似曼彻斯特的数据编码，其中预定的时间周期T的脉冲表示数据位“1”(不论其是否为正脉冲或负脉冲)，而两个相反的脉冲-每一个脉冲具有时间周期T/2-结合以表示数据位“0”(不论第一个脉冲是否为正脉冲或负脉冲)，每一个字节包含8个数据位、一个奇偶较验位和一停止位(时间周期为T)。在本系统的较佳实施例中，以及如图9所显示，时间周期T为100微秒(μs)，而T/2为50微秒，使得数据传送速率为每秒10,000位。

转到图10，其显示在本系统中所采用的数据包格式，可以看到第一个数据包与下一个数据包分开一等候/闲置时间(稍后说明)以及下一个数据包的起始位。

如上所述，可以将复数个优先顺序等级中的一个指定给本系统中的节点，其通常被实施于当经由各节点的优先顺序设定模组318(见图5)来设定本系统。举一个实例，如图11所显示，7个优先顺序等级(从第一等到第七等)被设定，每一个优先顺序等级对应于一个等候/闲置时间的范围，其分开由被指定此优先顺序等级的节点所做的数据包的传送。在根据图11的较佳实施例中，总等候时间(单位为毫秒(ms))等于基本等候时间(单位为毫秒)和范围在0-1毫秒以内的随机等候时间(单位为毫秒)的总合，基本等候时间专用于每一个特别的优先顺序等级(第一个到第七个)。

对于被指定第一等优先顺序等级的节点所传送的数据包而言，基本等候时间为最短的，也就是1毫秒，然后由该特别节点的微控制器或微处理器产生随机等候时间(在0毫秒到1毫秒之间)，因此真正的总等候时间介于1-2毫秒之间。对于被指定第七等优先顺序等级的节点所传送的数据包而言，基本等候时间最长的，也就是7毫秒，然后再次由该特别节点的微控制器或微处理器产生介于0毫秒之间的随机等候时间，因此真正的总等候时间在7-8毫秒之间。在当总线被检查可供传输使用时，一节点仅尝试发送数据包的时候(稍后说明)，被指定每一等优先顺序等级的节点将会比被指定第七等优先顺序等级的节点更加有机会传送其数据包。

虽然在此实施中仅指定7个优先顺序电位，但是实际上可以设定不同数目的优先顺序等级。除此之外，一个以上的节点可能被指定相同的优先顺序等级。例如，在某系统中，两个节点可能被指定一等优先顺序等级，而三个节点可能被指定第三等优先顺序等级。

图12显示一节点如何启动数据包传送的流程图。在节点开始传送数据包之前，将先产生用于该特别的数据包传送的等候/闲置时间，如此的等候时间包含由此节点的微控制器或微处理器所产生的随机等候时间，以及对应于指定给它的优先顺序等级的基本等候时间。然后启动等候计时器，在等候的同时，此节点将检查总线是否可供/有空传输。如果没空，等候计时器将被重新启动，而且检查过程再次被实施。如果发现总线可供/有空传输，但是等候时间尚未终了，则节点将继续检查总线对传输的可用性。如果发现总线可供/有空传输，而且等候时间已经终了，则节点将开始数据包的传送。当节点试图传送第二次数据包时，此过程将再次开始。如上所述，可以看到被指定较高的优先顺序等级的节点将会比被指定较低的优先顺序等级的节点更加有机会传送其数据包。

将优先顺序等级指定给构成系统节点的上面安排，协助避免数据/信号在传输时的冲突。但是，仍有可能两个或两个以上节点的等候时间正好同时结束，使得他们试图同时传送他们自己的数据/信号，下面所讨论的方法被用来防止冲突。

如同在图13中所显示，四个具有相同的优先顺序等级及相同的总等候时间的节点(A，B，C及D)试图同时传送各自的数据包。仅为了此实例，只显示起始位(ST)及前4个数据位，在此实例中，节点A试图传送数据“1111”，节点B试图传送数据“0111”，节点C试图传送数据“0010”，以及节点D试图传送数据“0011”。在此连接中，图14及图15的流程图提出藉以避免冲突的程序。

为了有助于冲突避免过程的分析，我们回到图6及7。可以看到，为了要在总线上产生逻辑低位，节点的电流模式发送器必须吸收电流。另一方面，为了要在总线上产生逻辑高位，必须截断发送器，这显示了系统具有连线“与”逻辑的本质。换言之，系统仅需要一节点的发送器吸收电流以产生逻辑低位于总线上。但是，为了要在总线上产生逻辑高位，必须截断所有连接至总线/传输媒体节点的发送器。在当相关的节点处于闲置时截断发送器的时候，我们亦可认为在此情况中，一逻辑高位被传送入总线中。

将一逻辑高位传送入总线中的第一节点可以被认为是交出控制总线的权力，此第一节点然后藉由检测一逻辑低位是否正被传送入总线中来检查第二节点是否正在使用总线。如果有此的第二节点，则第一节点，也就是将逻辑高位传送入总线中的节点将必须回退，亦即第一节点将放弃其自己的传送，将控制总线的权力转交给第二节点。藉由如此的配置，决不影响第二节点的逻辑低位的传送，因此实现无冲突的传输。

在显示于图13中的节点A的情况中，在启动将逻辑高位的数据位“1”传送入总线中(从时间1.0T开始)之后，节点A检查总线是否正确回应(一逻辑高位)。如果在总线中没有发现如此之逻辑高位，则节点A将必须回退。但是，如果在总线中发现如此之逻辑高位，那么节点将继续监视在其整个时间期间，此逻辑高位是否已经被传送，而在此实例中，当试图传送逻辑高位的数据位“1”时，该整个时间期间为T。如果传送已经持续了整个时间期间T，节点将继续送出下一个位。如若不然，节点将必须回退，重新产生等候时间，并且再将等候传送。在此实例中，虽然在时间周期1.5T到2.0T期间，节点A试图传送逻辑高位的数据位“1”，但是因为其他三个节点B，C及D正在尝试传送逻辑低位，并没有逻辑高位出现在总线中，节点A将必须回退，因此中断其数据包的传送。然后在节点A能够尝试再次传送之前，其必须等候另一个时间周期。由于同样的理由，鉴于其他两个节点C及D正在尝试传送逻辑低位此一事实，在时间周期2.5T到3.0T期间，当节点B试图传送逻辑高位的数据位“1”时，节点B必须回退。

在图14中的流程图涉及当一节点试图传送逻辑高位的数据位“1”时(例如在时间周期1.0T到2.0T期间的节点A)的回退程序的同时，图15中的流程图涉及当一节点试图传送数据位“0”的逻辑高位部分时的回退程序。如图13所示，当节点C试图传送最后的数据位“0”时，在时间周期4.5T到5.0T期间，节点C必须传送一时间期间T/2的逻辑高位至总线以便完成整个数据位“0”。再次地，节点C必须检查总线上是否出现逻辑高位，如果没有(如同在此情况中)，则冲突被检测到而且节点C必须回退并中断其数据包的传送。但是，如果总线上检测到逻辑高位，那么节点C必须监视此逻辑高位的传送是否已经持续时间期间T/2。如果是的话，那么节点C将继续下一个位的传送，如果不是，则节点C必须回退、重新产生新的等候时间，以及再次等候传送。

因为此实例中的网络为连线“与”逻辑系统，我们将集中讨论及分析在逻辑高位的传送期间的回退控制。通过节点而将一逻辑低位传送入总线中的步骤如下，试图将一逻辑低位传送入总线中的节点首先检查总线的状态以确定其可供传送使用，如果在总线上检测到逻辑高位，那么节点在逻辑低位的时间-宽度的整个周期期间将逻辑低位传送入总线中，但是，如果在总线上并未检测到逻辑高位，则节点必须停止传送并回退。

如同在图13中所见，虽然四个节点A，B，C，D试图同时将各自不同的数据包传送入总线中，但是至少一个节点(在此实施中为节点D)能够成功地传送其数据包，对于节点D，其传送其数据信号，好像在同一时间没有其他节点正在传送。

从上面的分析可知，此系统构成一连线“与”逻辑系统，而且经由在将逻辑高位传送入总线中期间的回退控制来实现无冲突通讯。但是，有可能将电流模式发送器从吸收电流发送器变化为源电流发送器来将整个系统变化成一连线“或”逻辑系统，这意味着假设具有至少一个节点的源电流发送器传送时，正脉冲将会出现在总线上。但是，如果负脉冲即将出现于总线上，或者如果该系统即将处于闲置状态，所有节点中的发送器必须一起被截止。在如此的连线“或”逻辑系统中，有可能实施在将逻辑低位传送入总线中期间的回退控制来实现无冲突通讯，其以类似于在连线“与”逻辑系统中将逻辑高位传送入总线中的期间的回退控制的方式的方式来实施。

图16显示四个节点系统的示意图，而图13中所显示的情况发生于其中，且图17A到图24显示在/横跨系统中不同位置处的电流/电压的变化，图17A到图17D显示在该四个节点A，B，C，D的每一个微控制器/微处理器输出(O/P)处的各自电压va，vb，vc及vd对时间的波形图。因为发送器就逻辑的观点构成一反相器，可以看到图17A到图17D中的波形相反于图13中所显示的波形，在这四个节点A，B，C，D中，可以看到仅节点D能够成功地输出所有其试图传送的数据位。

图18A到图18D)显示进入各个节点的吸收电流ia，ib，ic及id对时间的波形，各吸收电流(ia，ib，ic，id)包括基本电流(Ia，Ib，Ic，Id)及发送器电流(It)。可以看到每当相关节点将负脉冲传送入总线中，就有一个吸收电流(ia，ib，ic，id)的突波。因为节点A302a′不能够成功地传送第一个数据位“1”，在起始位被成功地传送的时候，仅有从Ia到Ia+It的吸收电流ia的流入的突波，其中Ia是当节点A正不传送时流入节点A中的基本系统电流。至于节点B302b′，并且如图18B所示，当节点B302b′仅能够成功地传送第一个数据位“0”时，在起始位及第一个数据位“0”被传送的时候，仅有电流流入(ib)从Ib到Ib+It的对应增加，其中Ib是当节点B正不传送时流入节点B中的基本系统电流。图18C及图18D显示分别流入节点C302c′和节点D302d′的电流ic及id的变化。

图19A到图19D显示节点A，B，C，D的每一个分别的微控制器/微处理器310的输入(I/P)电压(va，vb，vc，vd)的波形，可以看到所有的微控制器/微处理器310接收相同序列的电脉冲，其对应于由图16中所示的节点D所传送的电脉冲，意味着所有这些节点A，B，C，D接收仅由节点D所传送的数据，并且该数据是能够被成功地传送入总线308中的唯一数据。

总线上的总DC电流i对时间的波形被显示于图20中，在此实例中，于任何时间的总线上的总DC电流i是在该ia，ib，ic及id(见图18A到图18D)的总和，i的最大值等于Io+4It(假设这四个节点的每一个发送器的电流为It且所有的节点同时传送起始位)，其中Io为当没有任何节点传送时的流经系统的总电流，并且是此实例中的ia，ib，ic及id的总和。至于在任何给定的时间点处流经电感器322的电流i1，其被显示于图21中，可以看到此电流i1总是不小于Io且不大于Io+It，并根据横跨双向电压钳324上的电压vp而变化(稍后说明)。

至于流经双向电压钳324的电流ip，其被显示于图22中，当所有的四个节点A302a′，B302b′，C302c′及D302d′正在传送他们各自的数据包的起始位时，电流ip的最大值为4IT，可以看到电流ip可能有时候为负值，这意谓著电流ip正流动于和图16中所显示的方向相反的方向上，而因此经过双向电压钳324中的上一对二极管。至于横跨双向电压钳324上的电压Vp，其被显示于图23中，并且其扰动介于正“钳电压”与负“钳电压”之间，至于总线308上的电压v，其被显示于图24中，如同扰动介于Vo+钳电压与Vo-钳电压之间，其中Vo是DC电压源320的电位。

因此可以看到当电流模式发送器304传送时，±钳电压幅度的AC分量被叠加于DC电压上，因此实现将电流变成为电压的转换。除此以外，电压的幅度并不取决于发送器中的电流值，使得甚至当几个节点同时传送时，电压的幅度并不受影响。

基于图3中所显示的系统100的基本结构来进行上面的分析，简单地说，图3中的系统100包括具有两条导线的总线104，其中总线104载运电力、电流信号及电压信号，总线104是对节点102极性不灵敏的。

但是，在实际应用上可以有变化。举例来说，可以分开总线中的电力路径。或者将电流路径和电压路径分开。图25显示实施例的一个实例。图25显示具有经由总线406而彼此互连的三个节点402及电流/电压转换器404的系统400，节点402的每一个为包含一电流模式发送器408及一电压模式接收器410的收发器。

电流/电压转换器404包含一电流端412与一电压端414，电流/电压转换器404的电流端412与总线406上的节点402的电流模式发送器408相连接而构成总线406的电流传输路径(Tx)。另一方面，电压端414与总线406上的节点402的电压模式接收器410相连接而构成总线406的电压传输路径(Rx)。总线406上的节点/收发器402经由总线406的V+路径而从DC电压源416获得必需的电力，有了接地路径(Gnd)的加入，总线406包括总共4条导线。

可以由电流回路接收器(例如Hewlett Packard的HCPL-4200)来实现电流/电压转换器404，至于应用模组及电流模式发送器，可以采取上面所讨论的结构。因为对电压模式接收器410来讲不一定要使DC电位与总线隔开，所以不需要输入电容器。

如上面所讨论的，将电力路径与信号路径分开的其中一个主要优点在于不再需要图中的所显示的电流控制器108。另一方面。其主要缺点之一在于，随著总线406中的导线数目的增加，不仅不可能实现极性不灵敏度，而且也将增加接线错误的机会。

除了总线406中的导线数目的增加以外，系统400的性质和图3中所显示的系统的性质并没有太大的差别。此系统400也支援同时由一个以上的节点402的信号传送，并且仍是即时回应与连线“与”逻辑系统，上面所讨论的优先顺序设定及无冲突通讯方法也能够实施于此系统400中。

从上述讨论中清楚知道，根据本发明的混合模式多点分支网络系统拥有下面的优点及特性：

A、如此的网络系统成功地组合电压模式网络及电流回路系统的优点。因为在如此的网络系统中的接收器具有高阻抗，并且网络中的总线呈现低阻抗，所以DC能够几乎没有电阻地流经系统(其提高链接电力系统的操作)，可以有效地滤掉50/60Hz的AC的干扰，如此的特性对控制系统而言特别重要。因此，在控制领域中，根据本发明的混合模式网络的使用是更加有利的。

B、此一种带电网络系统，允许沿着相同的双绞线同时传送电力与信号/数据，这使得很容易让使用者安装，且提升节点与网络的整合。在这样的系统中，使用恒流源来从总线耦合电力，如此的耦合方法具有高阻抗，因此造成对总线上的信号/数据的最小影响。除此之外，在这样的系统中的收发器直接被连接至总线，因此避免变压器的使用，这将减少系统的大小及成本，并且能够提高其可靠度。

C、这样的系统采取最简单和最普通的单一无屏蔽双绞式(UTP)电线做为总线/传输媒体，由于只有两条导线且他们没有任何极性(因为显示于图4中且讨论于前的桥式整流器230，232)，所以在此系统中并不存在接线失误的可能性，而且其致使方便安装及接线。

D、其一种分散式网络系统，其中各节点能够独立作用，因此相当容易扩充系统。除此之外，本网络系统是一种零主权系统(亦即非主人/仆人结构或非播音员/听众结构)，其中各节点可以是主人/播音员，也可以是仆人/听众，各节点一直注意监听总线，而且能够按照其需要来将信号/数据传送入总线中。

E、这样的系统采取一种随机存取控制方法，其中允许任何节点当总线/传输媒体有空时传送(依照优先顺序设定的控制)，本发明不需要询问，以提高系统内通讯的效率及节点的多用途。

F、在本发明中，为了得到无冲突通讯，本系统拥有许多特性：

(a)适当的网络结构——本发明中的网络结构确保甚至在多重同时存取的情况中，传输媒体中的数字信号仍将处于预定的逻辑状态，亦即，将不存在不确定的逻辑状态，而且能够有效地辨识所有的逻辑状态。

(b)立即回应的存取控制装置——各节点中的发送器及接收器直接被微控制器或微处理器所控制，这可以基于即时确定总线的状态。当节点检测到冲突时，其能够及时回退。

(c)适当的数据格式及通讯协定。

G、在这样的系统中，甚至如果一个以上的节点同时传送不同的数据包，至少一个节点将成功地传送其整个数据包，因此实现无冲突通讯。

H、在这样的系统中，建立许多不同的优先顺序。在忙碌通讯的周期期间，被指定有较高的优先顺序的节点将会有较大的机会能够传送其数据/数据包。

I、这样的系统适合用来实施感应、通讯及控制功能。

Claims (72)

1、一种数字数据通讯网络系统，其特征是包括一电源供给装置与至少两个节点，其中所说的电源供给装置与所说的节点经由一传输媒体而相互相连，藉此，数字信号/数据可在所说的节点之间传送，其中所说的电源供给装置将电源供应至所说的节点，且其中所说的节点之一至少包含一电流模式发送器及所说的节点之一至少包含一电压模式接收器。

2、按权利要求1所述的系统，其特征是所说的复数个节点之一至少包含一电流模式发送器及一电压模式接收器。

3、按权利要求2所述的系统，其特征是所说的复数个节点包含一电流模式发送器及一电压模式接收器。

4、按权利要求3所述的系统，其特征是所说的每一个节点包含一电流模式发送器及一电压模式接收器。

5、按权利要求1所述的系统，其特征是所说的传输媒体是无屏蔽双绞线。

6、按权利要求1所述的系统，其特征是所说的系统包含脉冲产生装置，来自所说的电源供给装置的电流通过该脉冲产生装置以产生电压脉冲。

7、按权利要求6所述的系统，其特征是所说的脉冲产生装置包括一电流到电压的转换装置。

8、按权利要求6所述的系统，其特征是所说的脉冲产生装置被并联连接至一个电流控制器。

9、按权利要求1所述的系统，其特征是所说的电源供给装置包括一DC电源。

10、按权利要求1所述的系统，其特征是所说的电压模式接收器包含一电容器与一反相器装置。

11、一种用以将数字信号从电流模式发送器输送至电压模式接收器的数字数据通讯系统，其特征是所说的系统包括：

一电气导电电缆，其使该发送器与该接收器彼此互相连接，藉以提供一数字数据通讯路径；

一DC电源供给装置，其用以产生预定的电位，所说的电源供给装置具有第一电压端及第二电压端；

电流控制装置通过所说的电缆与所说的电源供给装置的第一电压端连接，以便提供一第一电流路径，所说的第一电流路径用作为DC电流的低阻抗路径；

电压控制装置与所说的电流控制装置并联连接，用以控制横跨在所说的电流控制装置上的电压幅度，并用作为提供给瞬态电流用的第二电气路径；

连接装置通过所说的电缆连接到所说的电源供给装置的第二电压端，以便提供一电源分配路径；

其中该电流模式发送器被连接至所说的电缆，以便实施一电流回路，其中所说的发送器产生电流脉冲于所说的电流回路中，以便实施电流模式数字数据发送；以及

其中所说的电压模式接收器被连接至该电缆，用以接收在所说的电缆上由所说的电压控制装置所产生的电压脉冲，以便实施电压模式数字数据接收。

12、按权利要求11所述的系统，其特征是所说的导电电缆包括一单一双绞线。

13、按权利要求11所述的系统，其特征是所说的电流控制装置包括一铁芯电感器。

14、按权利要求11所述的系统，其特征是所说的电压控制装置包括一双向电压钳。

15、按权利要求11所述的系统，其特征是所说的预定电位实际为24伏特。

16、按权利要求11所述的系统，其特征是所说的每一个电流模式发送器和电压模式接收器包括：

一桥式整流器，其具有两个连接至所说的电缆的终端，用以提供与所说的电缆间的无极性介面，该整流器还包含一正端及一负端；

一恒流源，其具有一第一电流端及一第二电流端，其中所说的第一电流端被连接至所说的正端；以及

一齐纳二极管，其用以将所说的恒流源的第二电流端连接至所说的整流器的负端，以便提供电源供应至所说的发送器和接收器。

17、按权利要求16所述的系统，其特征是所说的发送器还包括：

一三极管，其具有一连接至所说的整流器正端的集极、一用以将被传送的数据输入至所说的三极管内的基极，和一射极；以及

一电阻器，其连接所说的三极管的射极与所说的整流器的负端，用以实施一传送输出电流回路。

18、按权利要求16所述的系统，其特征是所说的接收器包含一用以隔离所说的桥式整流器正端上的直流电位的输入电容器。

19、一种数字数据通讯网络系统，其用以经由总线来分配电源及提供信号通过能力，其特征是所说的网络包括：

多个节点，每一个节点包含一用以产生电流脉冲及接收电压脉冲的混合模式数据总线收发器；

一电气导电电缆，其使所说的节点彼此互相连接，以便为电源输送及数据通讯提供路径；

一DC电源供给装置，其用以产生预定的电位，所说的电源供给装置具有一第一电压端及一第二电压端；

电流控制装置通过所说的电缆连接到所说的电源供给装置的第一电压端，以便提供一第一电流路径，该第一电流路径工作在DC电流的低阻抗路径；

电压控制装置与所说的电流控制装置并联连接，用以控制横跨在所说的电流控制装置上的电压幅度，并用以提供一瞬态电流用的第二电气路径；以及

连接装置通过所说的电缆连接到所说的电源供给装置的第二电压端，以便提供一电源分配路径。

20、按权利要求19所述的系统，其特征是所说的导电电缆包括一单一双绞线。

21、按权利要求19所述的系统，其特征是所说的电流控制装置包括一铁芯电感器。

22、按权利要求19所述的系统，其特征是所说的电压控制装置包括一双向电压钳。

23、按权利要求19所述的系统，其特征是所说的预定电位实际为24伏特。

24、按权利要求19所述的系统，其特征是所说的脉冲的频率实际介于5千赫到50千赫之间。

25、按权利要求19所述的系统，其特征是所说的每一个节点包含一微控制器/微处理器。

26、按权利要求19所述的系统，其特征是所说的数据总线收发器包括：

一桥式整流器，其具有一第一连接端及一第二连接端，用以提供与所说的电缆间的无极性介面，该整流器还包含一正端及一负端；

一电流模式发送器，其被连接至所说的整流器的正端及负端，以便实施一用以产生电流脉冲至该总线来实施电流模式数据发送的电流回路；

一电压模式接收器，其被连接至所说的整流器的正端及负端，所说的接收器接收在所说的总线上的电压脉冲，以便实施电压模式数据接收；以及

一电流耦合装置，其被连接至所说的整流器的正端及负端，用以将调整过的直流电流供应提供至所说的收发器。

27、按权利要求26所述的系统，其特征是所说的收发器包含一发送器，其包括：

一三极管，其具有一连接至所说的整流器正端的集极、一用以将被传送的数据输入至少所说的三极管内的基极，和一射极；以及

一电阻器，该电阻器一端连接到所说的三极管射极，另一端连接到所说的整流器的负端。

28、按权利要求26所述的系统，其特征是所说的收发器包含一接收器，其包括，

一三极管，其具有一集极和一基极，所说的集极经由电阻器而被连接至所说的整流器的正端，以便输出从所说的总线所接收的数据；以及

一电容器，其经由一电阻器来连接所说的三极管的基极与所说的整流器的正端，以便提供一AC路径至所说的总线。

29、按权利要求26所述的系统，其特征是电流耦合装置包括：

一恒流源，其具有一第一端及一第二端，其中所说的第一端被连接至所说的整流器的正端，以便供应恒定的电流；

一齐纳二极管，其用以将所说的恒流源的第二端连接至所说的整流器的负端，以便提供调整过的DC电压源。

30、一种适合发送与接收数字信号于同时输送直流电源及数字数据的总线上的收发器，所说的收发器包括：

一桥式整流器，其具有两个适合提供与该总线间的无极性介面的连接端，用以提供与该电缆间的无极性介面，该整流器还包含一正端及一负端；

一电流模式发送器，其被连接至所说的整流器的正端及负端，以便实施一适合产生电流脉冲至所说的数据总线来实施电流模式数据发送的电流回路；

一电压模式接收器，其被连接至所说的整流器的正端及负端，所说的接收器适合接收所说的数据总线上的电压脉冲，以便实施电压模式数字接收；以及

一电流耦合装置，其被连接至所说的整流器的正端及负端，所说的电流耦合装置适合提供调整过的直流电流供应至所说的发送器及接收器和在所说的收发器内的其他装置。

31、按权利要求30所述的系统，其特征是所说的发送器包括：

一三极管，其具有一连接至所说的整流器的正端的集极以及一将被传送的数据输入至该三极管内的基极，和一射极：以及

一电阻器，该电阻器的第一端连接至所说的三极管的射极，该电阻器的第二端被连接至所说的整流器的负端。

32、按权利要求30所述的收发器，其特征是所说的接收器包括：

一三极管，该三极管的集极通过一电阻器连接到所说的整流器的负端以输出所接收到的数据，和一基极，以及

一电容器，其经由一电阻器来连接所说的三极管的基极与所说的整流器的正端，且适合提供一AC路径至所说的总线。

33、按权利要求30所述的收发器，其特征是所说的电流耦合装置包括：

一恒流源，其具有一第一端及一第二端，其中该第一端被连接至所说的整流器的正端，且适合用来供应恒定的电流；

一齐纳二极管，其用以将所说的恒流源的第二端连接至所说的整流器的负端，用适合用来提供调整过的DC电压。

34、按权利要求30所述的收发器，其特征是所说的连接装置中的齐纳二极管的工作电压实际为5伏特。

35、按权利要求30所述的收发器，其特征是所说的电源的预定的DC电位实际为24伏特。

36、按权利要求30所述的收发器，其特征是所说的收发器中的电流及电压脉冲的频率范围为5-50千赫。

37、按权利要求30所述的收发器，其特征是所说的其他装置包含一微控制器/微处理器。

38、一种在混合模式通讯及控制网络系统中的通讯方法，其特征是所说的系统包含至少一第一节点、一第二节点、一电源供给装置、以及电流到电压转换装置，且经由总线而彼此互相连接，其包括步骤：

(a)由该第一节点产生至少第一电脉冲；

(b)以电流形式将该第一电脉冲传送至该电源供给装置；

(c)致使来自该电源供给装置的第一电流通过该电流到电压转换装置以感应至少一第二电脉冲；以及

(d)将该第二电脉冲传送至该总线中。

39、按权利要求38所述的方法，其特征是所说的第一电脉冲是由一微控制器/微处理器产生的。

40、按权利要求39所述的方法，其特征是所说的第一电脉冲当一应用模组的状态变化时由所说的微控制器/微处理器所产生。

41、按权利要求38所述的方法，其特征是所说的电流至电压转换装置与一电流控制装置并联连接。

42、按权利要求38所述的方法，其特征是当所说的第一电流通过该电流到电压转换装置时，第二电流通过所说的电流控制装置。

43、按权利要求42所述的方法，其特征是所说的通过电流控制装置的第二电流的大小至少一部分依照在所说的第二电流通过该电流控制装置期间的时间段而变化。

44、按权利要求42所述的方法，其特征是所说的通过该电流控制装置的第二电流的大小至少一部分取决于横跨在所说的电流控制装置上的电压。

45、按权利要求38所述的方法，其特征是所说的第一电脉冲的极性与第二电脉冲的极性相反。

46、按权利要求38所述的方法，其特征是所说的第二电脉冲被所说的第二节点所接收。

47、按权利要求46所述的方法，其特征是所说的第二节点包含一用以接收所说的第二电脉冲的电压模式接收器。

48、按权利要求47所述的所述的方法，其特征是所说的第二节点的电压模式接收器包含用以使该第二电脉冲的极性相反的反相器装置。

49、按权利要求48所述的方法，其特征是所说的反相的第二电脉冲被输入至该第二节点的微控制器/微处理器内。

50、一种在混合模式通讯及控制网络系统中传送数据的方法，其特征是所说的系统包含至少一第一节点和一第二节点，每一个节点适合将信号经由彼此互相连接的节点而被传送至总线中，所包括的步骤是：

(a)所说的第一节点产生即将被传送至所说的总线中的第一极性的脉冲；

(b)所说的第一节点检查所说的第一极性的脉冲是否出现在该总线上；以及

(c)如果在步骤(b)中于该总线上检测到该第一极性的脉冲，则将该第一极性的脉冲传送至该总线中完成于整个周期的脉冲时间-宽度期间。

51、按权利要求50所述的方法，其特征是如果在步骤(b)中于该总线上并未检测到该第一极性的脉冲，则该第一节点停止将该第一极性的脉冲传送至该总线中。

52、按权利要求50所述的方法，其特征是所说的第一极性为正极性。

53、一种传送至少一个数据包以便提供无冲突的通讯于一混合模式多点分支随机存取数字控制网络的方法，其特征是所说的网络包含至少一第一节点和一第二节点，每一个节点适合经由彼此互相连接的节点而通过总线发送及接收数据包并构成一连线“与”逻辑，其中所说的数据包包含至少一逻辑高位与一逻辑低位而被传送至该总线中，所说的方法包括步骤：

(a)当该第一节点尝试将逻辑低位传送至该总线中时，该第一节点：

(1)从该总线检查逻辑状态；

(2)如果在上面的步骤(1)中，该总线显示逻辑高位，则开始将该逻辑低位传送至总线中；

(3)在整个逻辑低位的时间-宽度的周期期间完成将该逻辑低位传送至该总线中；以及

(b)当该第一节点尝试将该逻辑高位传送至该总线中时，该第一节点：

(1)开始将该逻辑高位传送至该总线中；

(2)从该总线检查逻辑状态；

(3)检查预定的等候时间是否终了；以及

(4)如果在步骤(b)(2)中，该总线继续显示逻辑高位，则重复步骤(b)(2)及(b)(3)直到该第一节点在整个逻辑高位的时间-宽度的周期期间完成将该逻辑高位传送至该总线中。

54、按权利要求53所述的方法，其特征是如果在步骤(a)(1)中，该总线并未显示逻辑高位，则该第一节点停止该数据包的传送并回退。

55、按权利要求53所述的方法，其特征是如果在步骤(b)(2)中，该总线在整个逻辑高位的时间-宽度的周期期间并未显示逻辑高位，则该第一节点停止该数据包的传送并回退。

56、按权利要求53所述的方法，其特征是由所说的第一节点的微控制器/微处理器来完成所有所说的步骤。

57、一种传送至少一个数据包以便提供无冲突的通讯于一混合模式多点分支随机存取数字控制网络的方法，其特征是所说的网络包含至少一第一节点和一第二节点，每一个节点适合经由彼此互相连接的节点而通过总线发送及接收数据包并构成一连线“或”逻辑，其中该数据包包含至少一逻辑高位与一逻辑低位而被传送至该总线中，所说的方法包括步骤：

(a)当该第一节点尝试将该逻辑高位传送至该总线中时，该第一节点：

(1)从该总线检查逻辑状态；

(2)如果在上面的步骤(1)中，该总线显示逻辑低位，则开始将该逻辑高位传送至该总线中；

(3)在整个逻辑高位的时间-宽度的周期期间完成将该逻辑高位传送至该总线中；以及

(b)当该第一节点尝试将该逻辑低位传送至该总线中时，该第一节点：

(1)开始将该逻辑低位传送至该总线中；

(2)从该总线检查逻辑状态；

(3)检查预定的等候时间是否终了；以及

(4)如果在步骤(b)(2)中，该总线继续显示逻辑低位，则重复步骤(b)(2)及(b)(3)直到该第一节点在整个逻辑低位的时间-宽度的周期期间完成将该逻辑低位传送至该总线中。

58、按权利要求57所述的方法，其特征是如果在步骤(a)(1)中，该总线并未显示逻辑低位，则该第一节点停止该数据包的传送并回退。

59、按权利要求57所述的方法，其特征是如果在步骤(b)(2)中，该总线在整个逻辑低位的时间-宽度的周期期间并未显示逻辑低位，则该第一节点停止该数据包的传送并回退。

60、按权利要求57所述的方法，其特征是由该第一节点的微控制器/微处理器来完成所有所说的步骤。

61、一种适合经由同时输送直流电源及数字数据的混合模式总线来发送和接收数字信号/数据的收发器，其特征是所说的收发器包含用以实施适合产生电流脉冲至该总线来实施电流模式数据发送的电流回路的电流模式发送器装置，与用以接收该数据总线上的电压脉冲来实施电压模式数据接收的电压模式接收器装置。

62、按权利要求61所述的收发器，其特征是所说的收发器还包含用以提供与该总线间的极性不灵敏介面的桥式整流器装置。

63、按权利要求61所述的收发器，其特征是所说的收发器还包含用以提供调整过的直流电流源的电流耦合装置。

64、按权利要求61所述的收发器，其特征是所说发送器装置包括一吸收电流回路驱动器。

65、按权利要求61所述的收发器，其特征是所说的接收器装置包含一输入电容器与一反相器装置。

66、按权利要求61所述的收发器，其特征是所说的收发器还包含一微控制器/微处理器。

67、按权利要求61所述的收发器，其特征是所说的电源及电压脉冲的频率的范围为5-50千赫。

68、按权利要求61所述的收发器，其特征是所说的电源的预定的DC电位实际为24伏特。

69、按权利要求61所述的收发器，其特征是所说的收发器还包含一感应器模组。

70、按权利要求61所述的收发器，其特征是所说的收发器还包含一控制模组。

71、按权利要求61所述的收发器，其特征是所说的收发器还包含一优先顺序设定模组。

72、按权利要求71所述的收发器，其特征是所说的电流耦合装置包括一与齐纳二极管串联连接的恒流源。

Images