CN1133209C - 多级布线结构及其互连方法 - Google Patents

多级布线结构及其互连方法 Download PDF

Info

Publication number
CN1133209C
CN1133209C CN98119565A CN98119565A CN1133209C CN 1133209 C CN1133209 C CN 1133209C CN 98119565 A CN98119565 A CN 98119565A CN 98119565 A CN98119565 A CN 98119565A CN 1133209 C CN1133209 C CN 1133209C
Authority
CN
China
Prior art keywords
insulating barrier
opening
stop layer
corrosion stop
interconnection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN98119565A
Other languages
English (en)
Other versions
CN1213166A (zh
Inventor
J·E·克罗宁
B·J·卢瑟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1213166A publication Critical patent/CN1213166A/zh
Application granted granted Critical
Publication of CN1133209C publication Critical patent/CN1133209C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

一种通过另一互连级连接垂直相隔的两个互连级的方法，通过形成要制成接触的第一互连区、在该互连区上形成第一绝缘区、在第一绝缘层上形成一腐蚀终止层、腐蚀腐蚀终止层以在第一互连区上一位置处形成一开口实现，形成与第一绝缘层接触并在第一互连区上的第二互连区，在第一绝缘层和腐蚀终止层上形成第二绝缘层，在第二绝缘层内形成开口，第二绝缘层内的开口覆盖腐蚀终止层内的开口，延伸第二绝缘层内的开口通过第一绝缘层，用导体填充第一和第二绝缘层内的开口，在第一互连区和第二绝缘层上的区域之间形成连接。

Description

多级布线结构及其互连方法
本发明涉及多级电子电路，特别涉及在多层结构中互连不同导体级的方法和结构。
用于VLSI(超大规模集成)多层电路的先进的互连线路已使用铜作为布线级和聚酰亚胺作为绝缘体，由此得到尽可能低的导电率和介电常数，即低电阻和低电容。随着所述铜/聚酰亚胺技术的发展，金属镶嵌已变为可选的布线方法。金属镶嵌结构是指淀积和平面化绝缘体、腐蚀绝缘体沟或槽形成布线结构、在绝缘体结构上镀铜填充槽、然后化学机械抛光铜以便与聚酰亚胺共平面、在聚酰亚胺结构中产生最终的铜。金属镶嵌结构介绍在U.S.专利No.4,789,648中，已受让给本发明的受让人，在这里引入作为参考。然而，现已发现在用于多级结构的铜/聚酰亚胺结构上需要如氮化硅的氮化层，以便淀积下一聚酰亚胺层。基本上，当腐蚀聚酰亚胺时，薄氮化层起抗腐蚀的作用，并在铜上起钝化作用以减小和/或消除铜氧化。
在早些时代的技术中，形成堆叠的通孔，例如直接的M3与M1的连接，会与接地原则产生冲突，即，堆叠的通孔需要单独定义待连接的级中及其之间的所有通孔和布线级，因此，由于最小图象尺寸和覆盖，考虑到随后的通孔要位于金属连接焊盘内以消除不希望的短路区，所以当施加堆叠通孔时密度降低。此外，堆叠的通孔需要多个布线连接界面，由此接触和通孔电阻便是一个问题。最后，为了避免这些覆盖问题，堆叠通孔也许需要单独的掩模级以确保维持接地原则。
考虑到现有技术的问题和不足，因此本发明的一个目的是提供一种制造堆叠通孔同时无需任何附加掩模的方法。
本发明的另一目的是提供一种制造堆叠通孔同时无需任何附加互连电阻的方法。
本发明的又一目的是提供一种制造堆叠通孔同时不与接地原则冲突的方法。
通过说明书，本发明的其它目的和优点将变得显而易见。
要达到本发明对于本领域的技术人员可理解的以上和其它目的，本发明提供一种通过另一互连级连接垂直相隔的两个互连级的方法，包括步骤：
a)形成要制成接触的第一互连区；
b)在该互连区上形成第一绝缘层；
c)在第一绝缘层上形成一腐蚀终止层；
d)腐蚀腐蚀终止层以在第一互连区上一位置处形成一开口；
e)形成与第一绝缘层接触并在第一互连区上的第二互连区；
f)在第一绝缘层和腐蚀终止层上形成第二绝缘层；
g)在第二绝缘层内形成一开口，第二绝缘层内的开口覆盖腐蚀终止层内的开口；
h)延伸第二绝缘层内的开口穿过第一绝缘层；以及
i)用导体填充第一和第二绝缘层内的开口，在第一互连区和第二绝缘层上一区域之间形成连接。
优选第二绝缘层形成在第二互连区上。第一互连区包括形成在第一绝缘层内的导电线，第二互连区包括形成在第一绝缘层内的导体，其中第二互连区接触部分第一互连区。
腐蚀终止层以及第一和第二绝缘层内的开口优选包括第一开口。此时，该方法还包括在腐蚀终止层以及覆盖第二互连区的第二绝缘层内形成第二开口并用导体填充第二开口从而在第二互连区和第二绝缘层上一区域之间形成连接的步骤。此外，在腐蚀终止层内形成第二开口的步骤优选不除去与第二互连区相邻和在第一绝缘层上的任何腐蚀终止层部分。
在另一优选实施例中，腐蚀终止层包括第一腐蚀终止层，该方法还包括在第二绝缘层上形成第二腐蚀终止层并在第二腐蚀终止层上形成第三绝缘层的步骤，其中步骤(g)包括在第二腐蚀终止层和覆盖第一腐蚀终止层内开口的第三绝缘层内形成开口，步骤(i)包括用导体填充第二腐蚀终止层和第三绝缘层内的开口从而在第一互连区和第三绝缘层上一区域之间形成连接。此外，第一和第二腐蚀终止层以及第一、第二和第三绝缘层的开口包括第一开口，该方法还包括在腐蚀终止层和覆盖第二互连区的绝缘层内形成第二开口并用导体填充第二开口，在第二互连区和第三绝缘层上一区域之间形成连接的步骤。
在另一方案中，本发明提供一种由以上提到的方法制成的多级布线结构。这种多级布线结构包括要制成接触的第一互连区、第一互连区上的第一绝缘层、第一绝缘层上的腐蚀终止层，腐蚀终止层在第一互连区上一位置处有一开口。布线结构还包括与第一绝缘层接触并且与第一互连区接触且位于其上的第二互连区和第一绝缘区、腐蚀终止层和第二互连区上的第二绝缘层。第二绝缘层内的开口覆盖腐蚀终止层内的开口并延伸穿过第一绝缘层，并由第一互连区和第二绝缘层上一区域之间的连续导体填充。
优选第二绝缘层位于第二互连区之上，第一互连区包括第一绝缘层内的导电线，第二互连区包括第一绝缘层内的导体，第二互连区接触部分第一互连区。
在多级布线结构中，腐蚀终止层以及第一和第二绝缘层内的开口包括第一开口，电路还包括腐蚀终止层和覆盖第二互连区内的第二开口。第二开口填充有连续的导体，在第二互连区和第二绝缘层上一区域之间产生连接。腐蚀终止层与第二互连区相邻并位于第一绝缘层之上。
腐蚀终止层包括第一腐蚀终止层，布线结构还包括第二绝缘层之上的第二腐蚀终止层、第二腐蚀终止层上的第三绝缘层、和第二腐蚀终止层与覆盖第一腐蚀终止层内开口的第三绝缘层中的一开口。第二腐蚀终止层和第三绝缘层内的开口由第一互连区和第三绝缘层上一区域之间的连续导体填充。所述布线还包括腐蚀终止层和覆盖第二互连区的绝缘层内的第二开口，第二开口由第二互连区和第三绝缘层上区域之间的连续导体填充。
在另一方案中，本发明提供一种连接垂直地相互隔开的至少两级互连的方法，包括步骤：
a)形成包括要制成接触的第一和第二导体的第一互连区；
b)在所述第一互连区上形成第一绝缘层；
c)形成在所述第一绝缘层内并与所述第一导体接触的第一通孔；
d)形成位于包括第三导体的所述第一绝缘层上的第二互连区，第三导体与所述第一通孔接触；
e)在所述第一绝缘层上形成第二绝缘层；以及
f)在所述第二绝缘层内形成第三导体的周边内且与其接触的第二通孔，和连续地进一步延伸穿过所述第一绝缘层并与所述第二导体接触的第三通孔，所述第三通孔的所述部分不与所述第二互连区接触。
最好，该方法还包括在所述第二互连区内形成不与所述第一通孔接触的第四导体，和位于所述第四导体的周边内并与之接触的第四通孔。
在一相关的方案中，本发明目的在于由以上提到的方法制成的多级布线结构。
相信是新颖的本发明的特征和本发明的元件特性在附带的权利要求书中进行了特别的说明。附图仅为图示的目的，并没有按比例画出。然而，通过参考结合附图进行的详细说明将对结构和操作方法即本发明将更好地理解。
图1为本发明的优选堆叠通孔的第一阶段结构的侧视图。
图2为本发明的优选堆叠通孔的第二阶段结构的侧视图。
图3为本发明的优选堆叠通孔的第三阶段结构的侧视图。
图4为本发明的优选堆叠通孔的第四阶段结构的侧视图。
图5为本发明的优选堆叠通孔的第五阶段结构的侧视图。
图6为本发明的优选堆叠通孔的第六阶段结构的侧视图。
图7为本发明的优选堆叠通孔的第七阶段结构的侧视图。
图8为本发明的优选堆叠通孔的第八阶段结构的侧视图。
图9为本发明的优选堆叠通孔的第九阶段结构的侧视图。
图10为本发明的优选堆叠通孔的第十阶段结构的侧视图。
图11为本发明的优选堆叠通孔的第十一阶段结构的侧视图。
图12为本发明的优选堆叠通孔的第十二阶段结构的侧视图。
图13为本发明的优选堆叠通孔的第十三阶段结构的侧视图。
图14为本发明的优选堆叠通孔的第十四阶段结构的侧视图。
图15为本发明的优选堆叠通孔的第十五阶段结构的侧视图。
图16为本发明另一堆叠通孔的的侧视图。
下面参考图1-16介绍本发明的优选实施例，其中本发明的类似特征用类似的数字表示。在图中不必按比例显示出本发明的特征。
本发明特别涉及多级电子电路和可由其它公知光刻方法制成的其它结构。在铜/聚酰亚胺BEOL(线的背端)中的本发明堆叠通孔的结构在以上提到的图1-15中有说明。除非另有说明，由淀积、腐蚀和其它现有技术中公知的技术构成不同的层。图1示出了第一阶段，其中提供有常见的基板20，该基板20具有与它的上表面接触的一对隔开的第一M1金属导线或互连级22a、22b，在该基板上可显现其他特征或连接。如这里所使用的，和介绍的多级电子结构结合使用的术语“线”是指结构的一级上元件之间的导电金属连接。术语“通孔”是指结构的不同级上元件之间的导电金属连接。术语“互连”是指通孔和线这两者的导电金属连接。
在M1导体的上面和周围是有机绝缘层24，如聚酰亚胺。可以通过将铜或一些其它导电材料淀积在绝缘体中形成的槽中形成M1导体。连续的腐蚀终止层26由如氮化硅等的绝缘体形成在绝缘层24上。如这里所使用的，术语“腐蚀终止”是指当使用腐蚀剂除去腐蚀上的绝缘材料时抗腐蚀剂的一种或多种材料。例如，当腐蚀聚酰亚胺时，氮化硅为腐蚀终止材料。如氮化层等的腐蚀终止层自身可以由其特定的腐蚀剂除去而不会除去聚酰亚胺。连续的光刻胶层28淀积在腐蚀终止层26上。在区域27和29内将光刻胶层28曝光然后显影。然后使用区域27和29内的光刻胶层28作为掩模腐蚀腐蚀终止层26。区域27和29将限定出通孔的区域。
图2示出了第一光刻胶层28已温剥离并且第二光刻胶层28施加、曝光并显影以开出M2金属镶嵌互连线将形成的区域30后图1的结构。光刻胶28覆盖区域27，但留出开口区29。区域29将用于产生一通孔。腐蚀后，制成局部形成的通孔32(图3)。一通孔最终形成在M1导电层部分22b和将在其它标准双金属镶嵌工艺中成为M2互连层的部分之间的区域32上。当在氧气RIE(反应离子腐蚀)工艺中腐蚀聚酰亚胺时，氮化层26起腐蚀终止的作用。
在下一步骤中，如图4所示，使用光刻胶28作为腐蚀剂的掩模，将部分腐蚀终止层26的自身在区域30内的面积腐蚀掉。腐蚀终止层26的这些部分除去后，使用用于绝缘层24的腐蚀剂腐蚀区域30上的聚酰亚胺。图5示出了在区域30下的面积内腐蚀后的聚酰亚胺层，与此同时光刻胶28仍在原处。特别是，光刻胶层28仍覆盖区域27内的堆叠通孔。绝缘层24的原表面和局部通孔区域32被均匀地腐蚀掉形成线36和通孔34(图5)。在绝缘层内形成的腐蚀区域将产生随后介绍的通孔和线的开口。
在构成本发明堆叠通孔的下一步骤中，将光刻胶层28腐蚀湿剥离掉，如图6所示，通过溅射或其它合适的淀积方法淀积如钽的薄金属衬里层38，层38与下面层的轮廓一致。此后，例如铜的金属层40电解电镀到钽衬里38上。
淀积导电铜层40后，利用pH值为10的过硫酸铵/氢氧化钾悬浮液通过化学机械抛光(CMP)平面化导电铜层40的表面(图7)，由IBM开发出并公开在IBM Technical Disclosure Bulletin 37卷第10期(1994年10月)187-188页。此外，如吡咯的铜钝化剂可以施加到铜层以使铜的除去速率最大，同时使氮化物绝缘层26的去除最小，如IBM Technical Disclosure Bulletin 36卷第2期(1993年2月)171-172页中所公开的。导电层40可以由形成于其上的锗化铜(Cu3Ge)的薄层密封，以改善导电层的化学机械抛光，如IBMTechnical Disclosure Bulletin 37卷第9期(1994年9月)145-146页和IBM Technical Disclosure Bulletin 36卷第4期(1993年4月)335-336页中所公开的。
平面化导电层后，少量的铜层40和钽层38留在堆叠的通孔区27的沟内。此外，通过少量的过量抛光，或者如果氮化物腐蚀终止层26足够薄，区域27内的铜40和钽层38-堆叠的通孔区可以完全抛光掉。在两种中的任意一种情况中，钽衬里层38和铜层40留在M1导电层22b上并与之接触形成M2导电互连通孔。
要形成M3对M2的双金属镶嵌结构，图8示出依次淀积氮化物腐蚀终止层42、聚酰亚胺绝缘层44、氮化物腐蚀终止层46、聚酰亚胺绝缘层48和氮化物腐蚀终止层50的叠层。腐蚀终止层42优选直接淀积在并局部接触腐蚀终止层26上，如图所示。这样产生“隐蔽的掩模区”427。在图9中，显影的光刻胶层52露出部分氮化物腐蚀终止层50的上表面，限定出开口从而产生M3通孔互连区54以及堆叠的通孔互连区57。然后在通孔区57内腐蚀氮化物腐蚀终止层和聚酰亚胺绝缘层(图10)，终止在覆盖M2导体互连级(铜40/钽38)的氮化物腐蚀终止层42上。使用公知的腐蚀剂和技术，通过腐蚀氮化物、终止在聚酰亚胺上或内部、腐蚀聚酰亚胺、直接终止在氮化物上，依次类推进行这些腐蚀步骤。
然后剥离光刻胶层52并淀积、曝光和显影新的光刻胶层53从而限定出图11所示的开口156和157，露出部分氮化硅层50和42的上表面。新光刻胶层53用于腐蚀图12所示的露出的氮化硅层50和露出的氮化物腐蚀终止层42。这种腐蚀露出未被光刻胶层53覆盖的聚酰亚胺绝缘层部分48的上表面。通过腐蚀步骤也露出铜40、钽38M2通孔层和堆叠的通孔区中的铜40、钽38层(如果后者存在的话)。然而，在该阶段腐蚀仅局部完成并没有除去所有的氮化物腐蚀终止层部分26。如果M3通孔到M2线22b的未对准发生在该区域，那么优选保留一些氮化物腐蚀终止层部分26(用于M2的第一聚酰亚胺区上的原有氮化物)以提供腐蚀终止。
在图13中，通过快速、稀释湿腐蚀或臭氧干腐蚀中的一种从M2通孔表面除去少量的铜40、钽38。这种金属腐蚀还完全除去前面步骤留下的无论是铜40还是钽38导电线。现已知有不同的方法腐蚀少量的铜/钽。在图14中，显示出通过除去未被光刻胶层53覆盖的部分聚酰亚胺绝缘层48腐蚀M3线开口56a、56b。同时，通过除去未被光刻胶层53覆盖的部分聚酰亚胺绝缘层48限定出到M1级22a的最终堆叠通孔27。应该注意，没有氮化物腐蚀终止层部分26，将会错误地腐蚀该区域下的聚酰亚胺绝缘体24。
最后，光刻胶层53的除去显示在图15中。淀积薄钽衬里层58使其与堆叠通孔区27中的开口一致并淀积层58使其与M3通孔区54内的开口一致。随后，通过电镀将导电的铜淀积在堆叠通孔区27(60)和M3通孔区54(60)内的钽衬里上形成第三互连区。淀积后，如前所述抛光和平面化钽/铜使表面基本上与氮化物腐蚀终止层50共平面，以提供用于提供与第一互连区M1连接的第三互连区和一在可含有电子器件或其它连接的第三互连区以上的区域。区27通孔内的铜整体而连续地形成，当它延伸穿过所示不同的中间绝缘层时，它不含中间衬里或其它断裂。
由此，本发明介绍了一种新而有用的方法和结构，通过利用上一级的“隐蔽掩模图象”产生一用于电子电路的堆叠通孔，并且制备堆叠通孔不需任何额外的掩模，不需任何附加的互连电阻，并且不会与电子结构的接地原则发生冲突。
另一实施例是本发明的另一种方案，不利用隐蔽的掩模原理但影响接地原则。参考图16，第一级互连区或金属M1包括由第一绝缘层201限定和覆盖的导体200A和200C。然后在第一绝缘层201内腐蚀并形成通孔205。限定第二级互连区或金属M2 203A，该第二级互连区或金属M2 203A覆盖第一级金属M1 200A和通孔205。第二级金属导体203B不覆盖任何第一级金属。在第一级金属导体200C上没有限定第二级金属。然后在第一绝缘层201上形成第二绝缘层202，通孔206和208分别形成在第二级金属导体203A和203B上。当在第二绝缘层202内形成时，通孔206和208没有向下分别穿过第二级金属203A和203B，是由于在203A和203B的周边内对准通孔206和208。在与通孔206和208的相同腐蚀期间，同时限定通孔207，通孔207连续地一直穿过第二绝缘层202和第一绝缘层201，接触第一级金属M1导体200C形成堆叠的通孔207，是由于没有阻断的第二级金属M2对准或在绝缘层202内。由此，互连部分A将M3金属焊盘204互连到M2金属焊盘203A和M1金属焊盘200A。互连部分B将M3金属焊盘209互连到M2金属焊盘203B。互连部分C(包括从焊盘204向下延伸的通孔207的部分)连续地将M3金属焊盘204互连到M1金属焊盘200C，而不必接触第二互连或金属级M2的插入部分。
虽然结合具体的优选实施例详细地介绍了本发明，但显然根据以上的介绍对本领域的技术人员来说作出许多替换、修改和变形是容易的。因此附带的权利要求书将包含落入本发明实际范围和精神的任何这种替换、修改和变形。

Claims (16)

1.一种通过另一互连级连接垂直地相隔的两个互连级的方法，特征在于包括以下步骤：
a)形成要制成接触的第一互连区；
b)在该互连区上形成第一绝缘区；
c)在第一绝缘层上形成一腐蚀终止层；
d)腐蚀腐蚀终止层以在所述第一互连区上一位置处形成一开口；
e)形成与所述第一绝缘层接触并在所述第一互连区上的第二互连区；
f)在所述第一绝缘层、所述腐蚀终止层和所述第二互连区上形成第二绝缘层；
g)在所述第二绝缘层内形成一开口，在所述第二绝缘层内的所述开口覆盖腐蚀终止层内的所述开口；
h)延伸所述第二绝缘层内的所述开口通过所述腐蚀终止层内的所述开口并通过所述第一绝缘层；以及
i)用导体填充所述第一和第二绝缘层内的开口，在所述第一互连区和所述第二绝缘层上的区域之间形成连接。
2.根据权利要求1的方法，特征在于所述第一互连区包括形成在所述第一绝缘层内的导线。
3.根据权利要求1的方法，特征在于所述第二互连区包括形成在所述第一绝缘层内的导体。
4.根据权利要求1的方法，特征在于所述第二互连区接触一部分所述第一互连区。
5.根据权利要求1的方法，特征在于所述腐蚀终止层和所述第一和第二绝缘层内的所述开口包括第一开口，该方法还包括在所述腐蚀终止层以及覆盖所述第二互连区的所述第二绝缘层内形成第二开口并用导体填充所述第二开口从而在所述第二互连区和所述第二绝缘层上的区域之间形成连接的步骤。
6.根据权利要求5的方法，特征在于在所述腐蚀终止层内形成第二开口的所述步骤不除去与所述第二互连区相邻和在所述第一绝缘层上的任何腐蚀终止层部分。
7.根据权利要求1的方法，特征在于所述腐蚀终止层包括第一腐蚀终止层，该方法还包括在所述第二绝缘层上形成第二腐蚀终止层并在所述第二腐蚀终止层上形成第三绝缘层的步骤，步骤(g)包括在所述第二腐蚀终止层和覆盖第一腐蚀终止层内所述开口的所述第三绝缘层内形成开口，步骤(i)包括用导体填充所述第二腐蚀终止层和所述第三绝缘层内的开口从而在所述第一互连区和所述第三绝缘层上的一区域之间形成连接。
8.根据权利要求7的方法，特征在于所述第一和第二腐蚀终止层以及所述第一、第二和第三绝缘层的所述开口包括第一开口，该方法还包括在所述腐蚀终止层和覆盖所述第二互连区的所述绝缘内形成第二开口并用导体填充所述第二开口从而在所述第二互连区和所述第三绝缘层上的一区域之间形成连接的步骤。
9.一种多级布线结构，特征在于包括：
要制成接触的第一互连区；
在第一互连区上的第一绝缘层；
在第-绝缘层上的一腐蚀终止层，所述腐蚀终止层在所述第一互连区上一位置处有开口；
第二互连区，与所述第一绝缘层接触并在所述第一互连区之上；
第二绝缘层，位于所述第一绝缘层、所述腐蚀终止层和所述第二互连区之上；以及
所述第二绝缘层内的一开口，覆盖所述腐蚀终止层内的所述开口并延伸穿过所述第一绝缘层；
所述第一和第二绝缘层内的开口由所述第一互连区和所述第二绝缘层上的区域之间的连续导体填充。
10.根据权利要求9的多级布线结构，特征在于所述第一互连区包括所述第一绝缘层内一导线。
11.根据权利要求9的多级布线结构，特征在于所述第二互连区包括第一绝缘层内一导体。
12.根据权利要求9的多级布线结构，特征在于所述第二互连区接触一部分所述第一互连区。
13.根据权利要求9的多级布线结构，特征在于所述腐蚀终止层和所述第一和第二绝缘层内的所述开口包括第一开口，还包括腐蚀终止层和覆盖第二互连区内的第二开口，所述第二开口填充有一连续的导体，在所述第二互连区和所述第二绝缘层上一区域之间产生连接。
14.根据权利要求13的多级布线结构，特征在于所述腐蚀终止层与所述第二互连区相邻并位于所述第一绝缘层之上。
15.根据权利要求9的多级布线结构，特征在于所述腐蚀终止层包括第一腐蚀终止层，还包括所述第二绝缘层之上的第二腐蚀终止层、所述第二腐蚀终止层上的第三绝缘层、和所述第二腐蚀终止层与所述第三绝缘层中覆盖第一腐蚀终止层内所述开口的一开口，所述第二腐蚀终止层和所述第三绝缘层内的所述开口由所述第一互连区和所述第三绝缘层上区域之间一连续导体填充。
16.根据权利要求15的多级布线结构，特征在于所述第一和第二腐蚀终止层和所述第一、第二以及第三绝缘层内的所述开口包括第一开口，还包括所述腐蚀终止层和覆盖所述第二互连区的所述绝缘层内的第二开口，所述第二开口由所述第二互连区和所述第三绝缘层上一区域之间一连续导体填充。
CN98119565A 1997-09-23 1998-09-22 多级布线结构及其互连方法 Expired - Fee Related CN1133209C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US936,090 1992-08-26
US936090 1992-08-26
US08/936,090 US6143640A (en) 1997-09-23 1997-09-23 Method of fabricating a stacked via in copper/polyimide beol

Publications (2)

Publication Number Publication Date
CN1213166A CN1213166A (zh) 1999-04-07
CN1133209C true CN1133209C (zh) 2003-12-31

Family

ID=25468156

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98119565A Expired - Fee Related CN1133209C (zh) 1997-09-23 1998-09-22 多级布线结构及其互连方法

Country Status (6)

Country Link
US (2) US6143640A (zh)
JP (1) JP3349452B2 (zh)
KR (1) KR100336239B1 (zh)
CN (1) CN1133209C (zh)
SG (1) SG72864A1 (zh)
TW (2) TW536796B (zh)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3515363B2 (ja) * 1998-03-24 2004-04-05 株式会社東芝 半導体装置の製造方法
KR100279298B1 (ko) * 1998-07-02 2001-02-01 윤종용 반도체 메모리 장치의 제조 방법 및 그 구조
US6355571B1 (en) * 1998-11-17 2002-03-12 Applied Materials, Inc. Method and apparatus for reducing copper oxidation and contamination in a semiconductor device
KR20000012252U (ko) * 1998-12-16 2000-07-05 전주범 압전소자를 사용한 커넥터
US6770975B2 (en) * 1999-06-09 2004-08-03 Alliedsignal Inc. Integrated circuits with multiple low dielectric-constant inter-metal dielectrics
US6399983B1 (en) * 1999-09-02 2002-06-04 Micron Technology, Inc. Reduction of shorts among electrical cells formed on a semiconductor substrate
US6633083B2 (en) * 2000-02-28 2003-10-14 Advanced Micro Devices Inc. Barrier layer integrity test
JP2001308179A (ja) * 2000-04-25 2001-11-02 Sharp Corp 半導体装置の製造方法
US6498088B1 (en) * 2000-11-09 2002-12-24 Micron Technology, Inc. Stacked local interconnect structure and method of fabricating same
JP4786836B2 (ja) * 2001-09-07 2011-10-05 富士通セミコンダクター株式会社 配線接続部設計方法及び半導体装置
JP4278915B2 (ja) * 2002-04-02 2009-06-17 東京エレクトロン株式会社 エッチング方法
JP3989763B2 (ja) * 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7119010B2 (en) * 2002-04-23 2006-10-10 Chartered Semiconductor Manfacturing Ltd. Integrated circuit with self-aligned line and via and manufacturing method therefor
JP4028393B2 (ja) * 2003-01-09 2007-12-26 株式会社東芝 半導体装置およびその製造方法
US6770554B1 (en) * 2003-03-27 2004-08-03 Applied Micro Circuits Corporation On-chip interconnect circuits with use of large-sized copper fill in CMP process
US7229911B2 (en) 2004-04-19 2007-06-12 Applied Materials, Inc. Adhesion improvement for low k dielectrics to conductive materials
US7132361B2 (en) * 2004-12-23 2006-11-07 Advantech Global, Ltd System for and method of forming via holes by multiple deposition events in a continuous inline shadow mask deposition process
US7361585B2 (en) * 2004-12-23 2008-04-22 Advantech Global, Ltd System for and method of planarizing the contact region of a via by use of a continuous inline vacuum deposition
JP4644482B2 (ja) * 2004-12-27 2011-03-02 Ｏｋｉセミコンダクタ株式会社 抵抗体チップ及びその実装方法
US7602068B2 (en) * 2006-01-19 2009-10-13 International Machines Corporation Dual-damascene process to fabricate thick wire structure
US7803639B2 (en) * 2007-01-04 2010-09-28 International Business Machines Corporation Method of forming vertical contacts in integrated circuits
JP5601974B2 (ja) * 2010-01-19 2014-10-08 パナソニック株式会社 半導体装置及びその製造方法
US9437743B2 (en) 2010-10-07 2016-09-06 Semiconductor Energy Laboratory Co., Ltd. Thin film element, semiconductor device, and method for manufacturing the same
US8679986B2 (en) * 2010-10-14 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
FR2969375A1 (fr) * 2010-12-17 2012-06-22 St Microelectronics Crolles 2 Structure d'interconnexion pour circuit intégré
US9793159B2 (en) * 2013-09-27 2017-10-17 Intel Corporation Previous layer self-aligned via and plug patterning for back end of line (BEOL) interconnects
US9373582B1 (en) * 2015-06-24 2016-06-21 International Business Machines Corporation Self aligned via in integrated circuit
KR102382826B1 (ko) * 2015-09-08 2022-04-04 삼성전자주식회사 반도체 장치의 제조 방법
US9666546B1 (en) 2016-04-28 2017-05-30 Infineon Technologies Ag Multi-layer metal pads
US9911651B1 (en) 2016-10-26 2018-03-06 International Business Machines Corporation Skip-vias bypassing a metallization level at minimum pitch
KR102460076B1 (ko) * 2017-08-01 2022-10-28 삼성전자주식회사 반도체 장치
KR102440139B1 (ko) * 2017-12-15 2022-09-06 삼성전자주식회사 반도체 소자
US10290679B1 (en) 2018-03-09 2019-05-14 Globalfoundries Singapore Pte. Ltd. High-Density STT-MRAM with 3D arrays of MTJs in multiple levels of interconnects and method for producing the same
US10978388B2 (en) 2018-10-08 2021-04-13 International Business Machines Corporation Skip via for metal interconnects
US11101175B2 (en) 2018-11-21 2021-08-24 International Business Machines Corporation Tall trenches for via chamferless and self forming barrier
US11600519B2 (en) * 2019-09-16 2023-03-07 International Business Machines Corporation Skip-via proximity interconnect
US11139201B2 (en) 2019-11-04 2021-10-05 International Business Machines Corporation Top via with hybrid metallization
US20210257290A1 (en) 2020-02-19 2021-08-19 Nanya Technology Corporation Semiconductor device with connecting structure and method for fabricating the same
US11942424B2 (en) 2021-12-01 2024-03-26 International Business Machines Corporation Via patterning for integrated circuits

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3726002A (en) * 1971-08-27 1973-04-10 Ibm Process for forming a multi-layer glass-metal module adaptable for integral mounting to a dissimilar refractory substrate
JPS60194570A (ja) * 1984-03-16 1985-10-03 Toshiba Corp 半導体装置の製造方法
US4702792A (en) * 1985-10-28 1987-10-27 International Business Machines Corporation Method of forming fine conductive lines, patterns and connectors
US4789648A (en) * 1985-10-28 1988-12-06 International Business Machines Corporation Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias
US4982266A (en) * 1987-12-23 1991-01-01 Texas Instruments Incorporated Integrated circuit with metal interconnecting layers above and below active circuitry
US4832789A (en) * 1988-04-08 1989-05-23 American Telephone And Telegrph Company, At&T Bell Laboratories Semiconductor devices having multi-level metal interconnects
US4888087A (en) * 1988-12-13 1989-12-19 The Board Of Trustees Of The Leland Stanford Junior University Planarized multilevel interconnection for integrated circuits
US5091289A (en) * 1990-04-30 1992-02-25 International Business Machines Corporation Process for forming multi-level coplanar conductor/insulator films employing photosensitive polyimide polymer compositions
US5229257A (en) * 1990-04-30 1993-07-20 International Business Machines Corporation Process for forming multi-level coplanar conductor/insulator films employing photosensitive polymide polymer compositions
DE69026503T2 (de) * 1990-07-31 1996-11-14 Ibm Verfahren zur Herstellung von Bauelementen mit übereinander angeordneten selbstjustierten Feldeffekttransistoren aus Polisilizium und sich daraus ergebende Struktur
DE69023765T2 (de) * 1990-07-31 1996-06-20 Ibm Verfahren zur Herstellung von Bauelementen mit übereinander angeordneten Feldeffekttransistoren mit Wolfram-Gitter und sich daraus ergebende Struktur.
US5213916A (en) * 1990-10-30 1993-05-25 International Business Machines Corporation Method of making a gray level mask
US5126006A (en) * 1990-10-30 1992-06-30 International Business Machines Corp. Plural level chip masking
US5739579A (en) * 1992-06-29 1998-04-14 Intel Corporation Method for forming interconnections for semiconductor fabrication and semiconductor device having such interconnections
US5514613A (en) * 1994-01-27 1996-05-07 Integrated Device Technology Parallel manufacturing of semiconductor devices and the resulting structure
US5472913A (en) * 1994-08-05 1995-12-05 Texas Instruments Incorporated Method of fabricating porous dielectric material with a passivation layer for electronics applications
JPH08316310A (ja) * 1995-05-15 1996-11-29 Sony Corp 半導体装置の製造方法
US5607873A (en) * 1996-04-24 1997-03-04 National Semiconductor Corporation Method for forming contact openings in a multi-layer structure that reduces overetching of the top conductive structure
US5886410A (en) * 1996-06-26 1999-03-23 Intel Corporation Interconnect structure with hard mask and low dielectric constant materials
DE69709870T2 (de) * 1996-07-18 2002-08-22 Advanced Micro Devices Inc Verwendung einer ätzstopschicht in einer integrierten schaltung für die herstellung von versetzt angeordneten leiterbahnen
US5920790A (en) * 1997-08-29 1999-07-06 Motorola, Inc. Method of forming a semiconductor device having dual inlaid structure

Also Published As

Publication number Publication date
TW409387B (en) 2000-10-21
US6590290B1 (en) 2003-07-08
JP3349452B2 (ja) 2002-11-25
CN1213166A (zh) 1999-04-07
KR100336239B1 (ko) 2002-07-18
SG72864A1 (en) 2000-05-23
JPH11163246A (ja) 1999-06-18
US6143640A (en) 2000-11-07
TW536796B (en) 2003-06-11
KR19990029678A (ko) 1999-04-26

Similar Documents

Publication Publication Date Title
CN1133209C (zh) 多级布线结构及其互连方法
US5904565A (en) Low resistance contact between integrated circuit metal levels and method for same
KR100491068B1 (ko) 알루미늄, 구리, 금 및 은 야금을 위한 시드층을 제공하기위한 프로세스
JP3057054B2 (ja) 銅線の多層相互接続を形成する方法
CN1189930C (zh) 机械性增强的焊接区界面及其方法
US6849927B2 (en) Forming submicron integrated-circuit wiring from gold, silver, copper, and other metals
KR100322261B1 (ko) 반도체장치및그제조방법
CN1795552A (zh) 制造一种多层互连结构的方法
JPH11191676A (ja) 耐熱金属ライナを有する銅スタッドによる相互接続構造
US20070205517A1 (en) Semiconductor Devices and Method for Fabricating the Same
KR100301644B1 (ko) 반도체소자상호접속구조체및반도체소자레벨간상호접속형성방법
JPH10284600A (ja) 半導体装置及びその製造方法
US20020151165A1 (en) Advanced interconnection for integrated circuits
CN1434510A (zh) 半导体器件及其制造方法
CN1055788C (zh) 在半导体器件内制作内连线的方法
KR100351058B1 (ko) 반도체 소자의 금속 배선 및 그 제조방법
US20020127849A1 (en) Method of manufacturing dual damascene structure
KR100292117B1 (ko) 반도체 장치의 다층배선을 위한 도전체 플러그 형성방법
US8278758B1 (en) Multilevel reservoirs for integrated circuit interconnects
US20080054473A1 (en) Metal Wiring and Method for Forming the Same
KR100788064B1 (ko) 반도체 디바이스에 대한 금속화를 형성하는 방법
KR100265972B1 (ko) 반도체장치의다층배선형성방법
JP2002134609A (ja) 半導体装置及びその製造方法
KR20010098411A (ko) 비아-스터드 형성 방법 및 라이너된 반도체 구조체
CN1700462A (zh) 铜导线镶嵌结构

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20031231

Termination date: 20091022