CN1134207A - 异步数据传送和源业务量控制系统 - Google Patents

异步数据传送和源业务量控制系统 Download PDF

Info

Publication number
CN1134207A
CN1134207A CN94193976A CN94193976A CN1134207A CN 1134207 A CN1134207 A CN 1134207A CN 94193976 A CN94193976 A CN 94193976A CN 94193976 A CN94193976 A CN 94193976A CN 1134207 A CN1134207 A CN 1134207A
Authority
CN
China
Prior art keywords
bus
user
clock
request
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN94193976A
Other languages
English (en)
Other versions
CN1088299C (zh
Inventor
D·C·厄普
Original Assignee
Transwitch Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Transwitch Corp filed Critical Transwitch Corp
Publication of CN1134207A publication Critical patent/CN1134207A/zh
Application granted granted Critical
Publication of CN1088299C publication Critical patent/CN1088299C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/403—Bus networks with centralised control, e.g. polling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/403—Bus networks with centralised control, e.g. polling
    • H04L12/4035—Bus networks with centralised control, e.g. polling in which slots of a TDMA packet structure are assigned based on a contention resolution carried out at a master unit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5603—Access techniques
    • H04L2012/5609—Topology
    • H04L2012/5613—Bus (including DQDB)
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5614—User Network Interface
    • H04L2012/5615—Network termination, e.g. NT1, NT2, PBX
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5679—Arbitration or scheduling

Abstract

一个异步数据传送和源业务量控制系统包括一个总线主控器(100)和多个连接到双向数据总线(120-128)的总线用户(112，114，116)。总线主控器(100)为每个总线用户(112，114，116)提供两个时钟信号(120，122)，一个系统时钟(120)和一个帧时钟(122)。帧时钟标示一个帧的开始。较可取的帧格式包括十五或十六个系统时钟周期，其第一个被标示为请求域，而最后一个包括一个授权域。一或多个其它周期可以被分配控制和/或路由选择信息，且其余的周期包含一固定长度的数据域。在请求域中，任何数量的总线用户(112，114，116)可以请求被总线主控器(100)接收的访问。在授权域中，总线主控器(100)对一选定的总线用户(112，114，116)的下一帧的整个数据部分允许访问。那一个用户(112，114，116)被允许对下一个帧的访问按照总线主控器(100)中的一仲裁算法确定，它对总线用户(112，114，116)可能是未知的。异步数据传送和源业务量控制系统在完成BISDN系统中采用的ATM信元内容传送中有特别的应用。

Description

异步数据传送和源业务量控制系统
本发明背景
本发明领域
该发明一般涉及一总线主控器和多个总线用户间的异步数据通信。更具体地说，该发明涉及一异步数据传送系统的一个总线帧和总线结构，该系统授权一总线主控器改变该总线的操作特性而无需改变该总线用户的操作特性。
当前技术状态
在一总线主控器和多个总线用户间的数据通信在当前技术中是熟知。这样的通信系统通常包括一连接总线主控器和所有总线用户的双向数据总线。该总线主控器典型地至少在与数据总线分离的一时钟总线上产生一个被所有总线用户接收的同步时钟信号。一个等于总线宽度的数据单元在一时钟周期期间可以被传送到总线或从总线取走。当所有总线用户可以同时从总线得到数据时，在任何给定的时钟周期内只有一个总线用户可以传送数据到总线。传送数据到总线的总线用户(它可能是总线主控器)被叫做有＂访问权＂或是＂激活的＂。为了确定在一给定时钟周期内给那个总线用户访问权，制定了一个仲裁规程。典型地，每个总线用户在一固定数量的时隙中(叫做一数据＂帧＂)被分配一个时隙。除了被分配为数据传送的时隙外，可以用一个或多个控制信息交换时隙来提供规定总线访问的帧。由于时钟周期通过时钟总线可以被所有总线用户接收，每一个总线用户等待其被分配的时隙并随后在其被分配的周期内传送数据至总线。
人们认识到，特别是在异步数据传送系统中，总线用户不总是在它们被分配的时隙期间准备好向总线传送数据。相反地，其它总线用户可能累积数据比较它们所分配的将授权其传送数据到总线的访问帧快地传送到总线。其结果，经常期望调整访问机制，以授权某些用户较其它用户相对多的访问；即，在帧中更多的时隙。许多仲裁总线访问的复杂算法已经被研制。无论如何，这些已知系统典型地需要每个总线用户了解仲裁方案，以使每个总线用户可以知道自己已经被分配了多少访问。
本发明的概要
一个目标是为一个对所有总线用户自动提供可调整总线访问的异步数据传送系统提供一个总线结构和总线帧格式。
本发明的另一个目标是在一异步数据传送系统中提供一个不要求总线用户了解仲裁总线访问中采用的仲裁方案的一总线结构和总线帧格式。
本发明的进一步目标是在异步数据传送系统中提供一访问识别规程确定在任何给定时刻哪个总线用户能访问总线。
本发明的另一个目标是，在一异步数据传送系统中提供授权每一个总线用户请求访问总线，且总线主控器授权对总线的访问的一总线结构和总线帧格式。
按照这些将在下面被详细讨论的目标，当前发明的异步数据传送系统包括一个总线主控器和多个连接到一双向数据总线和一时钟总线的总线用户。该时钟总线为每个总线用户提供一个系统时钟和一个帧时钟。系统时钟是该系统的基本传送时钟(即，在一系统时钟周期期间数据被放到数据总线和取自数据总线)，而帧时钟标示一个帧的起点。较可取的一帧格式包括十六个系统时钟周期，其中第一个被标示请求域而最后一个包括一个授权域。一个或多个其它周期可能被分配给控制和/或路由选择信息，而其余的周期被分配给从一特定用户上总线的数据和对一个或更多的其它用户下总线的数据的传送。在每个总线帧的第一个周期期间，许多总线用户可能请求访问，该请求被总线主控器接收。在每个总线帧的最后一个周期期间，总线主控器允许一选定的用户访问下一个帧的整个数据部分。这样总线用户被规则地(每信元一次)授权请求访问下一个帧，且总线主控器规则地(每帧一次)允许访问一选定总线用户。哪个用户被允许访问下一个帧是按照在总线主控器中不为总线用户所知的一仲裁算法确定。这样仲裁算法可能在任何时刻由总线主控器改变而无需通知总线用户。这样，例如，随着总线上业务量条件的变化(如不同用户请求或多或少的访问)，该仲裁算法可以相应地被总线主控器调整，以提供最有效的总线访问分配。
按照本发明的一个可供选择的实施例，由已经被授权总线访问的总线用户在第三个时钟总线上提供一个额外的数据信号。这个数据时钟具有高于系统时钟的速率且在帧的连续数据传送部分期间由被授权总线用户驱动。此附加数据时钟的使用在高速应用中特别有用，因为时钟和数据信号正被同一源生成，且因此可以有效地避免偏移。为了避免总线主控器和被授权总线用户在数据总线上提供的信号间的可能冲突，由被授权总线用户驱动的附加数据时钟信号是以一增加的时钟速率(相对于系统时钟)。这保证了在总线主控器发出其控制信息到数据总线前数据传送被完成。
本发明的其它目标和优点对于熟知当前技术的人士参考与所提供图关联的详细描述是显而易见的。
附图的简要描述
图1是按照本发明的总线结构的第一实施例的示意图；
图2是按照本发明的总线结构的第二实施例的示意图；
图3是表示按照本发明的一典型的总线帧的流图；
图4是表示本发明的可供选择实施例的三个时钟信号的时序图；
图5是相似于图1的展示本发明的第三实施例的图；
图6是按照本发明的总线扩展结构的示意图；
图7是相似于图3的表示按照本发明的第三实施例的一典型的总线帧的流图；
图8是指示总线访问优先级编码的格式的流图；
图9是表示本发明的第三实施例的四个时钟信号的时序图；
图10是相似于图5的表示背板时钟实现的图；和
图11a到11g是表示各种按照本发明的第三实施例的地址结构的流图。
优选的实施例的详细描述
现在参考图1，本发明的总线结构的第一实施例包括一个总线主控器10和多个总线用户12，14，16，它们都连接到双向数据总线18，系统时钟总线20，和帧时钟总线22上。虽然只表示了三个总线用户12，14，16，但许多总线用户可以如图1中点线所建议的那样连接到总线18，20，22。如上所述，数据总线18是授权任何总线用户12，14，16及总线主控器10传输数据至或出数据总线18的双向总线。时钟总线20，22由总线主控器10驱动，并为所有总线用户12，14，16“只读”。数据总线18较可取的是在一单一系统时钟20周期期间，允许两个16-比特字(4字节)传输的32-比特宽。
按照本发明在高速应用中较可取的第二实施例，总线结构包括如图2所示的数据时钟总线24。该数据时钟总线24由被授权访问数据总线的总线用户12，14，16驱动，且被所有其它总线用户12，14，16读取。如同将在此后更详细讨论的，附加的数据时钟总线24以较系统时钟总线20高的频率被驱动，以降低被授权用户驱动到总线上的数据与其相应时钟信号间的时延变化。
按照本发明，总线用户12，14，16间和一总线用户与总线主控器10间传送数据的结构通过一总线帧完成。在本发明的较可取的实施例中，帧由十六个系统时钟20周期组成。帧的第一个周期用一系统帧总线22上的一激活信号标示。按照本发明的一帧表示在图3中展示。
在转到图3之前，应当理解总线的数据传输格式被设计适应在BISDN(宽带综和业务数字网)中使用的ATM(异步转移模式)信元的内容的传输。被总线用户驱动的第一个周期包含“请求”域。被总线用户驱动的第二个周期承载着一对ATM信元可选的前缀，它可以用于系统特定的目的，诸如用于某些ATM交换机中的一内部信元路由选择前缀。总线用户驱动的第三个周期承载着ATM信元的前四个字节，包含信元VPI(虚拟路径指示符)和VCI(虚拟电路指示符)编号域，及PTI(有效负载类型指示符)和CLP(信元丢失优先级)域。下十二个周期，也为总线用户驱动，承载着四十八字节ATM信元有效负载。总线帧的最后一个周期为总线主控器驱动，并包含有关下一个(后继)总线帧期间那一个用户被授权总线访问的信息。
特别如图3中所看到的，在帧的第一个时钟周期(0)期间，总线用户发送一个访问下一个后续帧的＂请求＂。请求在时钟周期(0)期间由具备访问数据总线的一线路的用户发出，且若用户产生一请求就抬起一标志(即，在数据总线上放一个＂1＂)。来自例如数据总线上三十二个总线用户的每一个的唯一请求信号的组合导致一指示那些总线用户产生请求的一个双字。例如，如果有32个总线用户并都产生请求，双字将包含全＂1＂。当然，如果某些或无用户产生一请求，双字将呈现不同的形式。如果有超过32个总线用户且数据总线为32比特宽，可以采用不同的方案来保证用户对总线的合适访问。这些方案在下面被讨论。也应当意识到，每个用户在请求周期期间能访问所有线路而不只一条线路，但除感兴趣的特定线路外，所有线将被设置为零。由于典型的总线实现采用对逻辑零拉到高电压状态的开路晶体管接口，写入1到一被分配的用户线路导致一逻辑1作为一低电压电平被插入到该线路。
返回到图3总线帧结构，帧的第二个时钟周期(1)如上讨论地被可选地提供给一内部信元路由选择域，帧的第三个时钟周期(2)如上所述的包含如BISDN标准规定的ATM信元头的信息域。特别根据BISDN标准，ATM信元头包括或一带一8-比特虚拟路径指示符VPI的4-比特流控域ABCD，一16-比特虚拟通道指示符VCI，一3-比特有效负载类型指示符，和一单一比特指示符CLP(信元丢失优先级)，或一12-比特VPI，16-比特VCI，3-比特PTI和一比特CLP。
总线帧的第四时钟周期(3)到第十五时钟周期(14)包含ATM信元＂有效负载＂。因为每个时钟周期授权放双字(32比特)，它有效地放四字节至数据总线，十二个时钟周期授权四十八个数据字节被收到上一个授权的总线用户放入总线。
帧的最后时钟周期(15)包含来自总线主控器的标识哪个总线用户将能访问下一个后续帧的信息。在一32总线用户系统中，具有下一个访问帧的总线用户被一五比特授权编号(授权编号)标识。授权编号的有效被一授权使能比特(GEN)建立。在超过32总线用户的系统中，附加的系统控制比特将被用于标识涉及以上描述的请求域的页或组编号。
如上所述，可以采用不同的请求方案。例如，请求可以被分页以适应超过32个总线用户。在分页请求中，总线主控器在每个顺序帧的最后一个周期期间将能使一定页有效，且被分配到有效页的总线用户将在下一个后续帧第一个周期期间产生请求。在下一个帧期间将使一下一个页有效，直至所有的页已经被开放并重复过程自身。此外，请求域可能被分域以包括分页请求和直接请求两者，以使具有优先级的总线用户不必等待分页。另外的选择是，请求域的直接请求域可以关联于一页请求，此处被分配到一特定的页的所有总线用户可以请求它们的页被提前开放。那些熟知当前技术的人士将理解，利用至此披露的优点，可以设计许多不同的请求域来完成本发明的目标，此处每个总线用户独立地按需要请求对总线的访问。
如上所述，本发明的较可取的总线帧用十六个系统时钟周期来完成(假如内部路由选择域未利用则为十五个)，帧的开始根据系统帧时钟总线上的一激活信号。图4展示了与系统时钟总线周期比较解释系统信元帧总线周期的一时序图。图4亦展示了按照以上参考图2描述的本发明的另供选择的实施例，具有高于系统时钟总线的频率的数据时钟总线的周期。如图4所看到的，数据时钟总线周期开始于帧的第四个和周期(3)之后，并以高于系统时钟的速率持续十二个周期，因此它们在系统时钟的十五个周期(14)结束前结束。事实上，由授权用户驱动的数据时钟总线较可取地包括系统时钟周期四和十三间的十二个周期。从以上帧的讨论将理解，正是在被授权用户驱动的数据时钟总线这十二个周期内，授权总线用户传送四十八个字节上了数据总线。利用数据时钟驱动这四十八个字节的传输降低了数据总线上数据和其时钟信号间的相对变化。换句话说，时钟/数据的偏离被保持最小。通过增加由用户驱动的数据时钟总线的数据速率，由授权用户提供的ATM信元数据和总线主控器放到数据总线上的控制数据间的任何数据碰撞机会被消除。
那些熟知当前技术的人士理解在帧的第一个周期与帧的最后一个周期之间，总线主控器必须做出一个那个用户将被授权访问下一个帧的决定。如上所述，所有的总线用户有可能同时请求访问。按照本发明，在帧的第一个周期中由总线用户产生的该请求被总线主控器“锁定”，以使总线用户在等待被授权访问时无需重复请求。而且，总线用户可以相应于它们必须发送的数据的信元满数量登录分离的请求。这样，来自每个总线用户被登记的请求数量可以用于指示总线主控器总线用户必须发送多少数据。
按照一仲裁算法，总线主控器判定授权访问t总线帧。众多仲裁算法中的任何算法都可能被利用且如果期望，它们可能考虑一总线用户必须发送的数据数量，给一特定总线用户的优先级，总线用户请求访问的频率，等等。此外，通过存储一定时间的请求域内容，关联于总线主控器的处理器可以依据总线上近期业务量分布做出授权访问的推理判定。那些熟知当前技术的人士将理解，总线用户绝不需要了解总线主控器选择一总线用户访问下一个总线帧的算法。总线用户的顺序请求和总线主控器授权按照本发明免去了每次改变仲裁规程后重配置总线用户的要求。以上描述的具备总线仲裁能力的集中总线主控器的采用使之能从单一位置迅速地改变总线系统的操作特性，而无需通知任何总线用户。
可能被使用的总线仲裁算法的实例包括一循环协议，一修改的循环协议，一循环优先级协议，一源速率控制协议等等。在一循环协议中，总线用户被分配顺序优先级编号，并且请求按照优先级编号授权。例如，如果总线用户1，3，5和9在第一个帧期间请求访问，而总线用户2，4，和6在第二个帧中请求访问，它们按照次序1，2，3，4，5，6和9被授权。如果，在第三帧期间，总线用户8请求访问，即使总线用户9是第一个请求访问的，它也将在总线用户9被授权访问之前被授权访问。在被授权访问之后，用户被放在访问列表的尾部。一个修改的循环协议遵从同样的规程，除了它根据谁首先请求增加一个优先级次序以外。在上述的实例中，访问被授权以次序1，3，5，9，2，4，6进行。假如，在第三个帧期间，总线用户8请求访问，它在总线用户6后被授权访问。再者，在被授权访问后，用户被放在访问列表的尾部。循环协议可以采用按照一预定义的顺序优先级授权总线用户访问的＂循环优先级编码器＂来实现。在一总线用户被授权访问后，给它以最低优先级且所有其它总线用户的优先级被顺序进一。因为只有总线主控器控制每个总线用户的访问，任何协议可以被用于确定访问优先级。如上所述，总线主控器可以咨询总线监视设备，以执行一源速率协议，此处按照每个总线用户请求的数量确定访问的优先级。例如，一频繁请求的总线用户可能被分配一高优先级，而一不常请求的总线用户可能被分配一低优先级。因为总线活动被监视，优先级分配可以被改变。
现在转到图5，本发明第三实施例包括一定时主控器和总线仲裁器100，及多个连接到双向数据总线118，一时钟总线120，和一帧总线122上的用户112，114，116。用户112，114，116也被连接到双向应答(ACK)总线126，和双向拥塞(CONJ)总线128上。ATM信元可以从任何用户传输到任何其它用户，或到任何数量的其它用户(多点)。在一时间一用户发送一个信元到总线，它可以从总线被任何用户或用户群读取。总线定时主控器供应系统传送时钟和总线成帧信号，两者被用于同步所有的总线访问操作。总线访问由总线仲裁器控制。用户从总线仲裁器请求总线访问。总线仲裁器接受访问请求，按需要排队它们，并核发授权。每当一授权被核发时，一个用户发送一个信元到总线。所有的授权只是对总线上单一信元时间的。每当一用户被总线主控器授权访问时，它将通过在当前总线周期的授权阶域期间维持一ACK线指示接受。被寻址终端的本地情况，诸如拥塞等会引起不产生ACK。发送的总线用户可能通过在信元被发送的同一帧的授权阶域期间在CONJ线上察觉一维持的CONJ信号，检测目的地处的拥塞指示。
总线可以在单一卡上被实现，且这样，可以维持设计的一致性。其结果是，单一卡实现的运行速度可以相当高。例如，一台全互连八条SONET/SDH 155.52MHz线路的交换机可以在总线运行速度约为48MHz的一单一卡上实现。总线的最普通物理实现是在一背板上的多个插卡。这是大多数终端复用器或插入/分出复用器的模型。这些系统将，通常，运行于单一插卡实现中那些可达到的速率之下，因为变化的负载和背板效应在设计中被考虑。预期SONET/SDH 155.52和622.04MHz插入/分出复用器或环型结构的插入/分出复用器将采用运行于或低于30MHz的总线实现被完成。
按照本发明的总线的主要应用之一是从低速用户集中业务量至155.52或622.04MHz线路，以连接到一ATM交换系统。特别是对T1和E1应用，可能连接到复用器的线路数量可能超过一单一背板的规范。这样，本发明提供了诸如图6中所展示的那些总线扩展。如图所示，一总线101被用作主总线域。其它总线201，301被设计为扩展域。每个域的操作逻辑上独立于其它域。即每个域具有其自己的系统时钟源，和其自己的总线仲裁器。总线用户可能被连接到任何总线域。从一扩展总线到主总线的连接是通过两个背对背连接的总线用户，一个连接到主总线，主总线101和扩展总线201间的连接是通过总线用户111和211。相似地，主总线101和扩展总线301间的连接是通过总线用户115和315。在逻辑连接扩展总线与主总线中涉及一个双访问机制。在一扩展总线上的用户首先请求，并随后被给予对所连接的扩展总线的访问。充当到主总线连接的用户接受目的地址是未连接到扩展总线的所有用户的信元，并中继它们到连接到主总线上的用户。这一主总线用户随后请求访问主总线以中继来自扩展总线的信元。
本发明的总线结构支持几个不同的信元路由选择可能性。支持它们的某些路由选择可能性和信元寻址方式是：地址方式              路由选择单一地址，数据        从任何总线域上的任何用户到任何段
                  上的任何用户单一地址，环路        从任何总线段上的任何总线用户的控
                  制器，经过任何指定总线用户，回到
                  任何段上起始总线用户的控制器多地址，数据          从任何总线段上任何总线用户到任何
                  总线域上任何总线用户集合多地址，控制          从任何总线段上任何总线用户的控制
                  器到任何总线段上任何总线用户集合
                  的控制器广播地址，数据          从任何总线域上任何用户到所有总线段
                    上所有用户广播，控制              从任何总线段上任何总线用户的控制器
                    到所有段上所有用户的控制器
这些可能性允许包括用户数据和总线控制信息的信元通信，特殊的寻址方式在下面被详细讨论。
在任何总线系统实现中，假设至少有一个系统控制处理器，负责整个系统操作。此外，装备每个用户的可能将是单独的模块处理器。这样，通常需要某种形式的系统处理器和模块处理器间的系统内部通信。总线实现可能或采用一分离的处理器间总线提供这种系统内部通信，或者如果期望，使用总线自身。上述的路由选择类型是用于这些系统通信和控制目的的数据类型的信元。
所有提供到总线的信元的格式遵从一诸如上述参考图3描述的一预定义帧。在图5和6所示的本发明的实施例中，无论如何，期望一个诸如图7所示的修改的信元格式。
如图7所示的，提供到总线的所有信元的格式是十六周期结构。一个三十二比特字用系统传送时钟的每个周期传送。到信元总线周期有三个阶域：请求，信元体，和授权。在请求总线周期期间，总线用户可能请求到总线的访问。将在一用户在总线上维持一或两个所分配比特时产生访问请求。每个总线用户在32-比特的总线字中被分配一或两个区分比特位置。M用户将被在总线上被分配两个比特。其余32-2M比特位置被分配到每一个的一比特位置。总线访问通过总线仲裁器根据总线用户访问请求优先级来控制。高优先级请求在较低优先级请求之前被授权总线访问。总线用户被化分为两类：那些具有动态变化总线访问优先级的，和那些具有固定总线访问优先级的。那些具有动态变化总线访问优先级的将被分配两个比特位置，32-比特域中的Nb和Na。多达16个总线用户可以被分配两个请求比特。这些用户将被编号从0到M-1。分配两个请求比特，Nb和Na到用户N，授权该用户以三个不同级别的物理访问优先级请求总线访问，如图7中定义的。
对总线用户分配总线访问优先级可以用两种方法实现，依赖于系统设计需要。最简单的方法是由系统设计固定优先级分配。例如，较低的14个终端可能被分配可变优先级，而其余的4个可能被分配固定的优先级。固定优先级用户一般将置为低优先级，但系统设计可以改变它。固定分配的益处是无总线结构的系统配置阶域，这样在一系统故障或重装载的情况下无需恢复过程。可变访问优先级终端被分配从零向上的连续编号，且固定访问优先级终端是从31向下分配编号。这样，一系统控制器可能讯问终端，并确定动态优先级和固定优先级用户间的分离(split)。通过发送一控制报文，请求一响应，到0到31的每一个编号，如果只有16回答，所有的是可变优先级。如果所有32个回复，它们全是固定优先级。任何分离(split)将产生一响应算法上可用它确定每类中用户的数量。
在如图7所示的每个总线帧的后续十四个总线周期期间，总线被收到一个向总线发送一信元的授权的用户终端驱动。所有信元的格式是同一的。信元体的前32-比特字包含总线路由选择信息和差错检测信息。随后十三个总线周期包含被送到总线的信元的52个字节，去掉HEC(头差错检查)。HEC不被承载在内部。
信元体的前32-比特字用其高两字节包含总线路由选择信息，伴随着该信息的差错保护。这个用户的信元被路由选择，或将被识别为一广播或多点广播信元，正如下面详细描述的。
总线路由选择信息域将是十二比特宽。为了确保在总线上正确地路由选择，路由选择域的四个LSB将包含一高十二位上的汉明编码。
为了支持总线可能是一较大型交换机的一＂前端＂的应用，在该交换机自身可能需要一个路由选择头的应用中，一个两字节的外部路由选择头扩展域被包括。这两个字节在使用中是可选的。如果未用，该域为全零。
在随后的十三个总线周期(2到14)期间，一信元的头和有效负载被给予访问权的用户发送到总线。头的四个字节(GFC，VPI，VCI，PTI，和CLP)被排列到一个周期。每一个后续周期(3到14)包含四个信元有效负载字节。信元有效负载字节的字节排列与头字节相同。即，头的先导比特(GFC)是32-比特总线字的高位，信元有效负载的先导字节(字节0)在最高字节位置。即，格式是大尾(Big Endian)。
在授权周期(15)期间，总线有一个分离驱动。信元BIP-8(比特交织校验，随后描述)作为被授权总线用户传送的最后一个字节被驱动。较低的七比特被总线仲裁器驱动。在每个授权周期期间，总线仲裁器可能施放一授权给一终端，以发送一个信元到总线。为了检测内部总线差错，一个比特交织校验(BIP)从第一个外部路由选择头字节到最终的数据字节上被计算。这个校验和被授权总线用户生成，并为接收总线用户检查。一旦发生差错，信元被丢弃。授权字的五个LSB将包含一二进制编码(0-31)，它是总线仲裁器施放一授权所给用户的编号。MSB在比特位置4，而LSB在比特位置0。每当一授权被施放给一用户时，授权使能比特被设置为1。一个奇校验检查，在授权域的五比特及授权能使域上计算，被放在比特6。这是为了防止总线差错。授权域的其余部分未用，但可能被用作通用系统控制目的或其它对信元体的数据扩展。
图9展示了解释了相对于相应时钟沿在总线上操作顺序的名义上的定序图。传输是根据每时钟沿具有一32-比特字的总线传送时钟(BTC)的沿。总线帧时序用每16个BTC周期发生一次的一帧脉冲(BF)定义。数据在一BTC时钟沿被驱动到总线上且在下一个相同BTC沿上从总线被接收。总线路由选择地址，连同其差错检测域在信元体的第一个周期中被放在总线上。如果被寻址的用户发现一路由选择域包含自己的地址，并没有被指示差错，它将通过在当前总线周期的授权阶域期间保持ACK线指示信元接受。一个次要可选条件指示器比特，CONJ，被包括，以授权反向通知发送用户在目的地的一拥塞指示。在信元被发送的相同帧的授权阶段期间。CONJ信号的时序同于ACK信号。一个激活CONJ是一拥塞指示。一个未激活CONJ是一未指示。未指定何种条件规定了一激活的CONJ指示的拥塞和结果动作的定义未指定。较可取的，无论如何，一个CONJ信号在总线用户不能接收任何更多的数据之前被发出。
对于背板实现，特定的时钟条件被定义以授权数据传输，包括背板的时延效应。总线传输时钟的源将被物理地连接到如图10中所示的总线的一端。两个总线传输时钟路径将被包括在背板中。这两个将被连接在背板上BTC被连接的对端。使用这一配置，一个BTC脉冲在一时钟线路的一端开始，沿该路径传播，在该路径的端点＂折回＂，并随后以起始源的方向向回传播。在此结构中存在一个清楚的，可预计的关联于时钟脉冲传播的时延。第一条线，直接连接到BTC源的一条在数据被从总线读出时被所有总线用户使用。第二条线，在＂返回＂方向上在数据被写入总线时为所有总线用户使用。
如上所述，总线寻址支持许多不同的用于用户数据信元互连和控制和诊断目的的方式。不同的地址结构在图11a到11g中被展示。图11a展示了用于从一用户到另一个用户，以上被定义为＂单一地址，数据。＂的正常信元传输。总线用户地址(A0到A4)是一5-比特域，标识一用户在主总线或扩展总线上。A0是LSB。包括一个3-比特域(R0到R2)，以授权或单一PHY(ATM BISDN协议参考模型的物理层)实现的情况下的信元路由选择，或在多-PHY实现情况下的PHY设备选择。R0是LSB。如果比特M被设置为逻辑1，一个多-PHY实现被选择。在此情况下，R域被用于寻址八个PHY层设备之一。如果比特M被设置为逻辑零，一个单一PHY实现被选择，且R域被用于选择一信元将被路由选择到那个出口队列。一个两比特域(X0-X1)用于选择一用户的总线扩展编号。X0是LSB。一个四比特CRC差错校验码(H0到H3)被包括供防止差错。所有地址结构中所有的未分配比特在源点被设置为零，且在所有目的点被忽略。子域R，X，M，和A在＂单一地址，数据＂地址结构中都是强制的。
用于从一总线用户向另一个单一总线用户发送控制信元的地址结构被定义为＂单一地址，控制＂并如图11b所示。在这一结构中，子域X和A是必备的。
“单一地址，环路”结构被表示在图11c。它表示一个抵达一先前已经被设置环回信元到一指定的地点的信元的寻址。在此结构中，域X和A是必备的。
图11d表示了用于区分将被所有用户接收的信元，＂广播地址，数据＂的结构。在这一结构中，除了信元类型编码外没有必备的域。
在图11e中表示＂广播地址，控制＂地址结构。这一地址结构用于区分将被所有用户控制器接收的信元。除了信元类型外没有必备的域。
对于＂多址，数据＂和＂多址，控制＂，表示在图11f和11g中，一个9比特域(M0到M8)被用于区分关联于不同多点对话的信元。M0是LSB且M子域在这一地址结构中是必备的。
按照本发明一总线上操作顺序是固定的。请求周期是一总线传输帧中的第一个。在请求周期期间，在主或扩展总线上的任何或所有总线用户可以请求总线访问。一个总线访问请求由要发送一信元的总线用户产生，且该用户在请求总线周期期间保持其所被分配的请求比特或比特组。所用的电气技术将全是＂开漏极＂类型的技术，因此维持一请求比特意味着用户在请求周期期间将＂拉下＂其比特或比特组。那些只具有固定的访问优先级的总线用户，及这样的一个一比特请求域分配，如果一信元准备被发送将维持所分配的比特。那些具有两个被分配的请求比特的总线用户，及这样具有可变的优先级，在请求周期期间将维持或一或两比特，优先级等级依赖操作条件。
一个定义为可变优先级的总线用户可能依然在一优先级等级产生所有的请求。两个实例是一高业务量用户和一低业务量用户。高业务量用户可能以高优先级产生所有的请求，因此避免了入口排队，而低业务量终端可能以低优先级产生所有的请求，因为它可以忍受服务中的某些等待。作为一替代选择，一个用户根据它自己内部条件或其它因素的即刻测量，可以动态地决定改变自身的访问优先级。例如，如果其入口队列的深度超过了某些限制的话，优先级等级可能被一用户增加，总线将授权两种机制共存，只假定总线仲裁器知道那个总线用户是固定优先级，优先级是多少，及那些总线用户是动态优先级。
在帧的信元体的十四个周期期间，已经收到当前授权的用户将驱动一个信元到总线。用户将驱动所有十四个周期，按照图7所定义的次序，并具有所有完整的域；帧的最后一个周期是授权周期，在此周期总线仲裁器为一信元给一特定用户访问总线期间的授权。在一授权周期期间总线仲裁器给出的总线访问授权是针对紧接的下一个信元体的。即，在授权周期后的第二个时钟周期开始的信元体。随授权周期后的下一个周期是下一个请求周期，随其后的，下一个后续信元体的第一个。
此处已经描述和解释了几个异步数据传送和源业务量控制系统的实施例。当本发明的特殊实施例已经被描述时，被不打算将本发明限制于此，而是在范围上如当前技术一样宽的本发明将授权且规范书读起来相似。这样，一个三十二比特宽的总线帧已经被披露，可以理解其它帧配置可以被利用。同样，在帧的较可取的周期数量是十六时，一个十五个周期帧也可以被采用而不偏离本发明的概念。也即，当三个特定的时钟总线已经被展示时，应当承认其它类型的时钟总线可以用来获得相似的结果。进而，在特定的格式参考请求域已经被披露时，应当理解其它格式亦可以被采用。进而，当特定的格式已经用授权域被披露时，应当理解其它的格式也可以被采用以获得与此处披露的相同的或相似的功能。因此熟知当前技术的那些人士应当同意对所提供的发明的其它修改可以被进行而不偏离其精神和所声明的范围。

Claims (27)

1.一个异步数据传输和源业务量控制系统，包括：
a)一条双向数据总线；
b)一条具有一第一频率的第一时钟信号的第一时钟总线；
c)一个双向连接到所述双向数据总线和连接到所述第一时钟总线的总线主控器；
d)多个双向连接到所述双向数据总线，及连接到所述第一时钟总线和接收该第一时钟信号的总线用户，其中
在响应所述多个总线用户产生的请求中，所述多个总线用户被该总线主控器独立地授权写入访问所述双向数据总线，所述请求由多个总线用户在一重复总线帧格式的请求域期间产生，并且所述写入访问由所述总线主控器在该重复总线帧格式的一授权域期间给予一单独总线用户，
所述重复总线帧格式包含一预定义数量的所述第一时钟信号周期，所述预定义数量的周期定义了所述请求域，一个数据域，和所述授权域，
在第一帧的所述请求域中产生的所述请求之一在所述第一帧的所述授权域中被授权，用于在第二帧的所述数据域期间的写入访问。
2.按照权利要求1的一系统，其中：
所述双向数据总线是三十二比特宽。
3.按照权利要求1的一系统，其中：
所述第一时钟总线由所述总线主控器驱动。
4.按照权利要求1的一系统，其中：
所述重复总线帧包含或十五或十六个所述第一时钟信号的周期。
5.按照权利要求4的一系统，其中：
所述请求域在所述十五或十六个时钟周期的第一个周期出现，且所述授权域出现在所述十五或十六时钟周期的最后一个。
6.按照权利要求1的一系统，其中：
所述多个总线用户的每一个具有一页内的一唯一识别编号，且
该总线用户在它们页的该请求域期间，通过将它们的识别编号写入该双向数据总线产生请求。
7.按照权利要求6的一系统，其中：
所述唯一的识别编号的每一个包括多个二进制零和一单一二进制
8.按照权利要求6的一系统，其中：
所述多个总线用户被安排成组，且
所述唯一识别编号包括一组识别编号。
9.按照权利要求8的一系统，其中：
所述多个总线用户一次请求一组，所述授权域包括一标识那一组随后将产生请求的组识别编号。
10.按照权利要求6的一系统，其中：
所述授权域包括多个有关该页内所述唯一识别编号之一的比特，其中所述唯一识别编号之一相应于在所述请求域期间写入到所述双向数据总线的一比特。
11.按照权利要求1的一系统，其中：
所述总线主控器按照一仲裁算法授权请求。
12.按照权利要求1的一系统，其中：
一预定义数量的数据可以被写入到所述数据域，且
所述多个总线用户的每一个产生对所述多个总线用户的每一个要发送的数据的每一个预定义数量的请求。
13.按照权利要求1的一系统，进而包括：
e)一条具有第二频率的第二时钟信号的时钟帧总线，其中，所述总线主控器和所述多个总线用户的每一个被连接到所述第二时钟总线，且
所述第二时钟信号的每个周期指示包含所述重复总线帧的一预定义数量的第一时钟信号的第一个周期。
14.按照权利要求13的一系统，其中：
所述第二时钟总线由所述总线主控器驱动。
15.按照权利要求1的一系统，进而包括：
e)具有一第二频率的一第二时钟信号的一条第二时钟总线，所述第二频率高于所述第一频率，其中所述多个总线用户的每一个被连接到所述第二时钟总线，且
所述多个总线用户的每一个以所述第二频率写入到所述双向数据总线。
16.按照权利要求15的一系统，其中：
所述第二时钟总线由已经被总线主控器授权访问所述数据总线的总线用户驱动。
17.一种异步数据传输和源业务量控制的方法，其中，总线主控器和多个总线用户被连接到一双向数据总线和一第一时钟总线，所述方法包括：
a)定义数据传输的总线帧格式为，在数据被写入到所述双向数据总线期间，所述第一时钟总线的一预定义数量的第一时钟周期；
b)定义所述总线帧格式的所述预定义数量第一时钟周期中一个为一请求域，在此期间有数据要发送的总线用户写入一访问该双向数据总线的请求；
c)定义所述总线帧格式的所述预定数量的第一时钟周期为授权域，在此期间所述总线主控制器写入一个对所述双向数据总线的访问授权，标识一选定的具有数据要发送的该总线用户。
d)定义所述总线帧格式的所述预定数量的第一时钟周期的多个为数据域，在此期间，先前选定的该多个总线用户中的一个写数据到所述双向数据总线，所述数据域在所述请求域后及所述授权域前，其中
所述选定的有数据要发送的所述总线用户在所述第一帧的所述授权域识别，是在第二帧中所述多个总线用户中上被选定的一个。
18.按照权利要求17的一方法，进而包括：
e)连接一帧时钟总线到所述总线主控器和所述多个总线用户；且
f)在所述帧时钟总线的每个时钟周期开始一个帧。
19.按照权利要求17的一方法，进而包括：
e)分配给所述多个总线用户的每一个一页内唯一的识别编号，其中
有数据要发送的所述总线用户在所述页的所述请求域期间通过向双向数据总线写入相应于所述总线用户的唯一识别编号的至少一比特位置请求访问，且
所述总线主控器在所述授权域期间通过向双向数据总线写入相应于该总线用户的该所选定者的唯一识别编号的多个比特授权访问。
20.按照权利要求17的一方法，其中：
所述总线主控器根据一仲裁算法确定所述具有要发送数据的那个总线用户将被授权访问。
21.一个异步数据传输和源业务量控制系统，包括：
a)一条第一双向数据总线；
b)一条具有第一频率的第一时钟信号的第一时钟总线；
c)一双向连接到所述第一双向数据总线和连接到所述第一时钟总线的第一总线主控器；
d)一条第一应答总线；和
e)多个双向连接到所述第一双向数据总线和所述应答总线，及连接到所述第一时钟总线和接收所述第一时钟信号的第一总线用户，其中
在响应所述多个第一总线用户产生的请求中，所述多个第一总线用户被单独地授权写入访问总线主控器，由所述多个第一总线用户在一重复的总线帧格式的请求域期间产生所述请求并且所述写入访问由所述总线主控器在所述重复的总线帧格式期间授权给一单独的第一总线用户，
所述重复的总线帧格式包括一预定义数量的所述第一时钟信号周期，所述预定义数量的周期定义了所述请求域，一数据域，和所述授权域，
第一帧的所述请求域中产生的所述请求之一在所述第一帧的所述授权域中被授权，在第二帧的所述数据域期间写入访问，且
所述被授权访问的单独第一总线用户在所述第二帧的授权域期间维持一应答总线。
22.按照权利要求21的一系统，其中：
所述总线用户的每一个在所述请求域中被分配一比特，且请求由所述总线用户通过在所述请求域中维持它们相应的比特产生。
23.按照权利要求22的一系统，其中：
至少所述总线用户中的某些在所述请求域中被分配两比特，并通过维持该两比特中的一个或两个产生一请求，通过该两比特中哪个被维持来确定访问的优先级。
24.按照权利要求21的一系统，其中：
所述多个总线用户的每一个具有一地址，且一目的总线用户的地址在所述总线帧格式的一路由选择域期间被写入所述双向数据总线。
25.按照权利要求24的一系统，进而包括：
f)一条拥塞总线，所述多个总线用户的每一个被双向连接到所述拥塞总线，其中
在授权域期间一维持的拥塞总线指示所述目的总线用户的一拥塞条件。
26.按照权利要求24的一系统，其中：
一目的总线用户的所述地址通过另一个总线用户之一或总线主控器被写入该双向数据总线。
27.按照权利要求24的一系统，进而包括：
f)一条第二双向数据总线；
g)一条第二时钟总线；
h)一双向连接到所述第二双向数据总线和连接到所述第一时钟总线的第二总线主控器；和
i)多个双向连接到所述第二双向数据总线和连接到所述第二时钟总线的第二总线用户，所述第二总线用户之一被双向连接到所述第一总线用户之一，此处
所述多个第二总线用户由所述第二总线主控器在响应所述多个第二总线用户产生的请求中被单独地授权写入访问该第二双向数据总线，所述请求由多个第二总线用户在该请求域期间产生。
CN94193976A 1993-09-20 1994-09-20 异步数据传送和源业务量控制系统和方法 Expired - Fee Related CN1088299C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US12388193A 1993-09-20 1993-09-20
US08/123,881 1993-09-20
US21339894A 1994-03-14 1994-03-14
US08/213,398 1994-03-14

Publications (2)

Publication Number Publication Date
CN1134207A true CN1134207A (zh) 1996-10-23
CN1088299C CN1088299C (zh) 2002-07-24

Family

ID=26822004

Family Applications (1)

Application Number Title Priority Date Filing Date
CN94193976A Expired - Fee Related CN1088299C (zh) 1993-09-20 1994-09-20 异步数据传送和源业务量控制系统和方法

Country Status (11)

Country Link
US (1) US5901146A (zh)
EP (1) EP0724796B1 (zh)
JP (1) JP3516684B2 (zh)
CN (1) CN1088299C (zh)
AU (1) AU7838894A (zh)
CA (1) CA2170602C (zh)
DE (1) DE69431846T2 (zh)
DK (1) DK0724796T3 (zh)
ES (1) ES2187535T3 (zh)
PT (1) PT724796E (zh)
WO (1) WO1995008887A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012012961A1 (zh) * 2010-07-30 2012-02-02 中兴通讯股份有限公司 总线调度方法及装置
CN101529904B (zh) * 2006-10-27 2012-07-18 维亚塞斯公司 检测安全处理器的异常使用的方法
CN104142898A (zh) * 2013-05-10 2014-11-12 硅成积体电路股份有限公司 高速数据传输架构
CN106874237A (zh) * 2017-03-08 2017-06-20 上海冉能自动化科技有限公司 基于二总线的数据同步方法及系统

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6104724A (en) * 1993-09-20 2000-08-15 Transwitch Corp. Asynchronous data transfer and source traffic control system
US5729546A (en) * 1995-06-21 1998-03-17 Cisco Systems, Inc. Expandable communication cell bus for multiplexing and concentrating communication cell traffic onto high speed lines
US6091729A (en) * 1996-11-27 2000-07-18 Alcatel Usa Sourcing, L.P. Methods and apparatus for high-speed data transfer that minimizes conductors
IT1290337B1 (it) * 1997-02-17 1998-10-22 Italtel Spa Sistema per la trasmissione di dati tra una unita' centrale e una pluralita' di unita' periferiche per il tramite di un bus sincrono ad
IT1290336B1 (it) * 1997-02-17 1998-10-22 Italtel Spa Metodo di comunicazione tra una unita' centrale e una pluralita' di unita' periferiche per il tramite di un bus sincrono ad alta velocita,
US6160653A (en) * 1997-03-26 2000-12-12 Sun Microsystems, Inc. Optical computer bus with dynamic bandwidth allocation
US6119188A (en) * 1997-05-27 2000-09-12 Fusion Micromedia Corp. Priority allocation in a bus interconnected discrete and/or integrated digital multi-module system
GB2327579B (en) * 1997-07-22 2000-06-07 Motorola Israel Ltd Apparatus for controlling of data transportation and a method
US6480498B1 (en) * 1998-07-01 2002-11-12 National Semiconductor Corporation High speed network switch bus clock
US6535520B1 (en) * 1998-08-14 2003-03-18 Cisco Technology, Inc. System and method of operation for managing data communication between physical layer devices and ATM layer devices
US6724772B1 (en) * 1998-09-04 2004-04-20 Advanced Micro Devices, Inc. System-on-a-chip with variable bandwidth
US6639899B1 (en) * 1999-10-14 2003-10-28 Alcatel Canada Inc. Method and apparatus for providing integral cell payload integrity verification in ATM Telecommunication devices
FR2820921A1 (fr) * 2001-02-14 2002-08-16 Canon Kk Dispositif et procede de transmission dans un commutateur
KR100441606B1 (ko) * 2001-10-05 2004-07-23 삼성전자주식회사 복수의 모듈들간의 데이터 송수신 시스템 및 송수신제어방법
US7313151B2 (en) * 2002-02-06 2007-12-25 Transwitch Corporation Extendible asynchronous and synchronous interface bus for broadband access
US20030206550A1 (en) * 2002-04-30 2003-11-06 Transwitch Corporation Methods and apparatus for increasing the number of UTOPIA ports in an ATM device
US7120327B2 (en) * 2002-11-27 2006-10-10 International Business Machines Corporation Backplane assembly with board to board optical interconnections
US7274657B2 (en) * 2002-12-23 2007-09-25 Transwitch Corporation Methods and apparatus for providing redundancy in an asynchronous data transfer and source traffic control system
US7342885B2 (en) * 2003-01-15 2008-03-11 Transwitch Corporation Method and apparatus for implementing a backpressure mechanism in an asynchronous data transfer and source traffic control system
EP1445704A1 (en) * 2003-02-06 2004-08-11 STMicroelectronics S.r.l. Synchronization method of data interchange of a communication network and corresponding circuit and architecture
US7430201B1 (en) 2003-03-21 2008-09-30 Transwitch Corporation Methods and apparatus for accessing full bandwidth in an asynchronous data transfer and source traffic control system
US7350002B2 (en) * 2004-12-09 2008-03-25 Agere Systems, Inc. Round-robin bus protocol
DE502007002941D1 (de) * 2007-08-23 2010-04-08 Siemens Ag Verfahren zur Datenübertragung
US9563590B2 (en) * 2014-03-17 2017-02-07 Nxp Usa, Inc. Devices with arbitrated interface busses, and methods of their operation

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1086397A (en) * 1976-09-14 1980-09-23 Charles G. Diefenderfer Polling an data communication system having a pulse position to binary address conversion circuit
US4156798A (en) * 1977-08-29 1979-05-29 Doelz Melvin L Small packet communication network
US4375681A (en) * 1980-06-03 1983-03-01 Rockwell International Corporation Protected muldem with interchangeable circuits of different data rates
US4460993A (en) * 1981-01-12 1984-07-17 General Datacomm Industries Inc. Automatic framing in time division multiplexer
US4488293A (en) * 1981-12-23 1984-12-11 International Telephone And Telegraph Corporation Asynchronous digital TDM multiplexer-demultiplexer combination
US4660169A (en) * 1983-07-05 1987-04-21 International Business Machines Corporation Access control to a shared resource in an asynchronous system
DE3424866C2 (de) * 1984-07-06 1986-04-30 Messerschmitt-Bölkow-Blohm GmbH, 8012 Ottobrunn Verfahren und Anordnung zur Übertragung von Daten, insbesondere in einem Flugzeug
US4685101A (en) * 1984-12-20 1987-08-04 Siemens Aktiengesellschaft Digital multiplexer for PCM voice channels having a cross-connect capability
US4789926A (en) * 1985-08-06 1988-12-06 International Business Machines Corporation Digital data processing arbitration system
US4727536A (en) * 1986-06-19 1988-02-23 General Datacomm, Inc. Variable control and data rates in highly efficient multiplexer
US4750168A (en) * 1986-07-07 1988-06-07 Northern Telecom Limited Channel allocation on a time division multiplex bus
US4815074A (en) * 1986-08-01 1989-03-21 General Datacomm, Inc. High speed bit interleaved time division multiplexer for multinode communication systems
US4817037A (en) * 1987-02-13 1989-03-28 International Business Machines Corporation Data processing system with overlap bus cycle operations
US5048012A (en) * 1987-04-03 1991-09-10 Advanced Micro Devices, Inc. Data link controller with flexible multiplexer
JPH02117242A (ja) * 1988-10-27 1990-05-01 Toshiba Corp パケット通信装置のバス制御方式
EP0390978A1 (en) * 1989-04-03 1990-10-10 Koninklijke Philips Electronics N.V. Communication system with a two-wire serial backbone bus for connecting bridges to secondary three-wire buses
FR2648652B1 (fr) * 1989-06-19 1994-03-18 Alcatel Business Systems Interface pour acces en emission et en reception au support de transmission synchrone d'un reseau de commutation reparti
DE69021873T2 (de) * 1990-05-11 1996-04-04 Alcatel Nv Datenübertragungsanordnung bestehend aus einer Haupteinrichtung angeschlossen an einer Mehrzahl von sekundären Einrichtungen.
US5276678A (en) * 1990-06-18 1994-01-04 Intelect, Inc. Distributed switching and telephone conferencing system
GB2264844B (en) * 1992-02-28 1995-09-20 Texas Instruments Ltd Signal interface for coupling a network front end circuit to a network adapter circuit
US5572686A (en) * 1995-06-05 1996-11-05 Apple Computer, Inc. Bus arbitration scheme with priority switching and timer

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101529904B (zh) * 2006-10-27 2012-07-18 维亚塞斯公司 检测安全处理器的异常使用的方法
WO2012012961A1 (zh) * 2010-07-30 2012-02-02 中兴通讯股份有限公司 总线调度方法及装置
CN104142898A (zh) * 2013-05-10 2014-11-12 硅成积体电路股份有限公司 高速数据传输架构
CN106874237A (zh) * 2017-03-08 2017-06-20 上海冉能自动化科技有限公司 基于二总线的数据同步方法及系统

Also Published As

Publication number Publication date
DE69431846D1 (de) 2003-01-16
AU7838894A (en) 1995-04-10
CA2170602C (en) 2004-03-23
PT724796E (pt) 2003-04-30
EP0724796B1 (en) 2002-12-04
EP0724796A1 (en) 1996-08-07
JPH09504919A (ja) 1997-05-13
ES2187535T3 (es) 2003-06-16
DK0724796T3 (da) 2003-03-31
CN1088299C (zh) 2002-07-24
DE69431846T2 (de) 2003-07-17
EP0724796A4 (en) 1999-11-24
WO1995008887A1 (en) 1995-03-30
US5901146A (en) 1999-05-04
JP3516684B2 (ja) 2004-04-05
CA2170602A1 (en) 1995-03-30

Similar Documents

Publication Publication Date Title
CN1088299C (zh) 异步数据传送和源业务量控制系统和方法
US5412788A (en) Memory bank management and arbitration in multiprocessor computer system
US7437495B2 (en) Method and apparatus for assigning bus grant requests
US5842025A (en) Arbitration methods and apparatus
CA1104226A (en) Computer useful as a data network communications processor unit
JP2699985B2 (ja) 高速デイジタル・パケット交換システム
CA1218467A (en) Arbitration mechanism for assigning control of a communications path in a digital computer system
CA1274304A (en) Crosspoint circuitry for data packet space division switches
US4744023A (en) Processor access control arrangement in a multiprocessor system
JPS62133839A (ja) インタ−フエ−ス装置
JPH10503041A (ja) バス結合遅延時の調停方式
JPH06177907A (ja) セル伝送方法及び回路装置
US6104724A (en) Asynchronous data transfer and source traffic control system
JP2882384B2 (ja) トラヒックシェーピング装置
US5084872A (en) Interface for transmit and receive mode access to the synchronous transmission medium of a distributed switching network
US4672604A (en) Time slot polling arrangement for multiple stage time division switch
US4648102A (en) Bus interface device for a data processing system
US4796022A (en) Double transit bus system
US4633461A (en) Switching control for multiple stage time division switch
US5841774A (en) Method and system for controlling statistically multiplexed ATM bus
US5495589A (en) Architecture for smart control of bi-directional transfer of data
US7072292B2 (en) Methods and apparatus for supporting multiple Utopia masters on the same Utopia bus
JP3074598B2 (ja) データ交換装置
KR100236968B1 (ko) 비동기 전달 모드 상호접속 버스를 접속하기 위한 버스 중재 장치 및 방법
US7430201B1 (en) Methods and apparatus for accessing full bandwidth in an asynchronous data transfer and source traffic control system

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C53 Correction of patent for invention or patent application
CB02 Change of applicant information

Applicant after: Transwitch Corp.

Applicant before: Transwitch Corp.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: TRANSWITCH CORP. TO: TRANSWITCH CORP.

C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20081212

Address after: Delaware

Patentee after: Transwitch Corp.

Address before: American Connecticut

Patentee before: Transwitch Corp.

ASS Succession or assignment of patent right

Owner name: TR TECHNOLOGY FUND LIMITED LIABILITY COMPANY

Free format text: FORMER OWNER: TRANSWITCH CORP.

Effective date: 20081212

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20020724

Termination date: 20120920