CN1135624A - 包含列初始化晶体管的数据线驱动器 - Google Patents

Abstract

一种视频信号驱动器将视频信号加到液晶显示器的列电极。显示器件包括基准斜坡发生器和列数据线驱动器。基准斜坡信号与视频信号组合起来加到比较器的输入端。比较器控制第一晶体管，后者使数据斜坡信号与象素的给定列相耦合。在数据斜坡信号开始升坡的瞬间之前，第一晶体管使在象素给定列中所产生的电压至少部分初始化。与第一晶体管并联耦接的第二晶体管保证列电压完全初始化。

Description

包含列初始化晶体管的数据线驱动器

概括地说本发明涉及用于显示器件的驱动电路，更具体地说，涉及一种用来将亮度信号加到诸如液晶显示器(LCD)的显示器件的象素上的系统。

显示器件，诸如液晶显示器，是由一个排列成水平行和垂直列的象素阵列或矩阵组成的。要显示的视频信息作为高度(灰度)信号加到数据线，数据线各自与每一列象素相关。依次对各行象素扫描并将被激励的行内的象素的电容根据加到各个列的亮度信号的电平充电到各种亮度电平上。

在一个有源矩阵显示器中，每个象素元件包括一个将视频信号加到象素的开关器件。通常，开关器件是一个薄膜晶体管(TFT)，它接收来自固态电路的亮度信息。因为TFT和固态电路两者都由固态器件组成，所以最好利用非晶硅或多晶硅工艺同时制造TFT和驱动电路。

液晶显示器是由一个夹在两衬底之间的液晶材料组成的。至少一个、通常是两个衬底，是透光的，而相对于液晶材料的衬底的表面支承以一个形成各个象素元件的模式排列的透明导电电极模式。可能要求在衬底上和沿显示器的周围与TFT一起制造驱动电路。

已经有制造液晶显示器的成熟的非晶硅工艺，因为这种材料可以在低温下制造。制造温度低是重要的，因为这可允许使用标准的现成的和便宜的衬底材料。然而，在集成的外围象素驱动器中使用非晶硅薄膜晶体管(a-Si TFTs)则因为低迁移率，门限电压漂移和只有N-MOS增强型晶体管可提供而受到限制。

在Plus等人的题为“Systemfor Applying Brightness Signals To ADisplay DeviceAnd Comparator therefore”的美国专利No.5,170,155中描述了一种LCD的数据线或列驱动器。Plus等人的数据线驱动器作为斩波斜坡放大器工作和使用TFT。在Plus等人的数据线驱动器中，包含图象信息的视频模拟信号和在基准斜坡发生器中所产生的基准斜坡加到比较器上。比较器控制输出TFT，后者将数据斜坡电压加到给定的数据线。在数据斜坡电压倾斜期间，比较器受到触发，输出TFT则截止。因此，紧接比较器触发之前的数据斜坡电压的值仍然存储在与数据线相关的象素中，形成当时象素更新周期中的象素信号。

为了防止在以前的更新周期内存入象素电容的象素信号影响现时的更新周期内存入的象素信号，在数据斜坡电压开始倾斜的瞬间之前，使所存储的象素信号放电。在数据斜坡电压的倾斜升部分之前，校正比较器，同时输出TFT导通，且使存储的图象信号放电至与黑电平对应的数据斜坡电压的电平。由于可用于使象素信号初始化的时间较短，输出TFT可能必须用比仅仅将数据斜坡电压加到数据线上所需的要高的栅源电压予以驱动。因此，输出TFT可能比理想情况下所受的应力高。这就导致输出TFT的导电性下降，且使TFT的门限电压容易漂移。

例如增大TFT的体积以增加其导电性的看起来简单的解决方案是有害的，因为伴随着增大栅源电容和栅漏电容。最理想的是不采用过激励又不增加输出TFT的体积而使所存储的象素信号初始化。

体现本发明一个方面的数据线驱动器将视频信号加到显示器件的列电极。配置了视频信号源和数据斜坡信号源。响应于视频信号的第一晶体管用以在根据视频信号而变化的数据斜坡信号的周期的可控制部分期间，将斜坡信号加到列电极。在列电极上产生列电极信号。第二晶体管响应于初始化控制信号，且与列电极相耦接，用以使列电极信号置初始化。

图1表示体现本发明一个方面的液晶显示装置的方框图，这种液晶显示装置包括信号分离器和数据线驱动器；

图2是更详细地示出了图1中的信号分离器和数据线驱动器；以及

图3a-3b示出了用来解释图2中的电路的工作原理的波形。

在图1中，包括体现本发明一个方面的信号分离器和数字线驱动路100，模拟电路11接收表示例如来自天线12的待显示图象信息的视频信号。模拟电路11在线路13上提供视频信号，作为模数转换器(A/D)14的输入信号。

自来模拟电路11的电视信号要显示在液晶阵列16上，液晶阵列16由许多象素元件所组成，例如排列成水平方向m＝560行和垂直方向n＝960列的液晶元16a，液晶阵列16包括n＝960列的数据线17，液晶元16a的每个垂直列各有一条，以及m＝560的选择线，液晶元16a的每个水平行各有一条。

A/D转换器14包括输出母线19，向具有40组输出线22的存储器21提供亮度电平或灰度码。存储器21的各组输出线22将所存储的数字信息加到对应的数模(D/A)转换器23。有40个D/A转换器23分别对应于40组输出线22。给定的D/A转换器23的输出信号IN经过对应的线路31耦合到对应的信号分离器和数据线驱动器100，后者驱动对应的数据线17。选择线扫掠器60在线路18上产生行选择信号，用来以传统的方式选择阵列16的给定行。在32微秒的行时间内把在960条数据线17上所产生的电压加到选定行的象素16a上。

给定的信号分离器和数据线驱动器100采用斩波斜坡放大器(图1中未详细示出)，其输入电容低，例如小于1pf，以存储对应的信号IN，且将所存的输入信号IN传送给对应的数据线17。各数据线17接到560行象素元件16a，后者形成例如20pf的容性负载。

图2详细地例示信号分离器和数据线驱动器100中给定的一个。图3a-3h例示用来解释图2电路的工作原理的波形。图1、图2和图3a-3h中相同的符号和编号表示相同的元件或功能。图2中信号分离器和数据线驱动器100的所有晶体管都是N-MOS型TFT。因此，它们最好能与图1中的阵列16一起形成一个集成电路。

在图中2的信号线31上对视频信号进行采样之前，对在电容器C43的端子D上所产生电压进行初始化。为了对在电容器C43上的电压初始化，D/A转换器23在线路31上产生预定电压，例如视频信号IN的最大或满标电压。当在晶体管MNI的栅极上出现图3a中的控制脉冲PRE-DCTRL时，晶体管MNI就把线路31上的初始电压加到电容器C43上。这样在每个象素更新周期之前，电容器C43上的电压保持相同。在脉冲PRE-DCTRL之后，信号IN就改变，而包含用于当时的象素更新周期的视频信息。

图2中的信号分离器32的分离器晶体管MNI对在信号线路31上所产生的包含视频信息的模拟信号IN进行采样。采样信号存入信号分离器32的采样电容器C43内。对线路31上所产生的图1中的一组40个信号IN的采样是在对应脉冲信号DCTRL(i)的控制下同时发生的。如图3a中所示的那样，在顺着t5a-t20的时间间隔期间，24个脉冲信号DCTRL(i)是连续发生的。图2中的各脉冲信号DCTRL(i)控制对应的一组40个信号分离器32的信号分离工作。960个象素的全部信号分离工作发生于图3的时间间隔t5a-t20。

为了有效地利用时间，采用两级流水线周期。如上所述，信号IN在t5a-t20期间被信号分离并被储存在图2的960个电容器C43中。在图3d的时间间隔t3-t4期间，在图3a的任何一个脉冲PRE-DCTRL和24个脉冲信号DCTRL出现前，图2的每个电容器C43在当图3d的脉冲信号DXFER出现时通过晶体管MN7被耦合到电容器C2。于是，一部分储存在电容器C43中的信号IN被传送到图2的电容器C2和生成一个电压VC2。在时间间隔t5a-t20期间，当图3a的脉冲信号DCTRL出现时，如下面要解释的，图2的电容器C2中的电压VC2通过相应的数据线17被加到阵列16。于是，信号IN通过两级流水线加到阵列16。

基准斜坡发生器33在输出导线27上提供一个基准斜坡信号REF-RAMP。导线27例如被公共耦合到每个信号分离器和数据线驱动器100的图2的每个电容器C2的E端。电容器C2的A端组成了比较器24的输入端。图1的数据斜坡发生器34通过一条输出线28提供一个数据斜坡电压DATA-RAMP。在图2的信号分离器和数据线驱动器100中，晶体管MN6将电压DATA-RAMP加到数据线17，以产生一个电压VCOLUMN。根据在行选择线18中产生的行选择信号来确定加有电压VCOLUMN的行。在例如美国专利N.4,766,430和4,742,346中描述了一种采用移位寄存器例如在线路18上产生选择信号的显示器件。晶体管MN6是一个具有栅极的TFT，该栅极通过导线29耦接到比较器24的输出端C。来自比较器24的输出电压VC控制晶体管MN6的导通时间间隔。

在每个象素更新周期中，在加比较器24的电压VC到晶体管MN6来控制晶体管MN6的导通时间间隔之前，比较器24自动地校正或调节。在时间t0(图3b)信号PRE-AUTOZ使晶体管MN10导通，从而将电压VPRAZ加到晶体管MN5的漏极和晶体管MN6的栅极。这个用VC标志的存储在例如以虚线表示的晶体管MN6的源-栅极之间的电容C24之类的杂散电容上的电压，使晶体管MN6导通。当晶体管MN10预充电电容C224时晶体管MN5不导通。

在图3b的时刻t1，脉冲信号PRE-AUTOZ终止而晶体管MN10截止。在时刻t1一个脉冲信号AUTOZERO被加到连接在晶体管MN5的栅极和漏极之间的晶体管MN3的栅极，以将晶体管MN3导通。同时，图3g的脉冲信号AZ被加到晶体管MN2的栅极，以导通晶体管MN2。当晶体管MN2导通时，通过晶体管MN2将电压Va送到耦合电容器C1的A端。晶体管MN2在A端以电压Va的电平产生电压VAA，用来在A端建立一个比较器24的触发电平。比较器24的触发电平等于电压Va。电容器C1的第二端B耦接到晶体管MN3和MN5的栅极。

导通的晶体管MN3平衡了在晶体管MN5的栅极和漏极之间的，在C端的电荷，并在B端，在晶体管MN5的栅极产生电压VG。最初，电压VG超过晶体管MN5的门限电平VTH，并使晶体管导通。在脉冲信号AUTOZERO期间，晶体管MN5的导通使得在B和C端的电压各自减少，直到它们的电压都变得等于晶体管MN5的门限电平VTH。当在A端的电压VAA等于电压Va时，在B端的晶体管MN5的栅极电压VG处在其门限电平VTH上。在图3c和3f的时刻t2，图2的晶体管MN3和MN2截止而比较器24被校正或调整。因此，图2中比较器24的触发电平相对于输入端A等于Va。

如上所述，在晶体管MN7的栅极产生的，始于时刻t3的脉冲信号DXFER将信号分离器32的电容器C43经由A端和电容器C2相耦接。因此，在电容器C2中产生的电压VC2正比于在电容器C43中的采样信号IN的电平值。信号IN的值使得在脉冲信号DXFER期间，在A端产生的电压VAA小于比较器24的触发电平Va。因此，比较器晶体管MN5在紧接时刻t3后保持非导通。在电压VAA和等于电压Va的比较器24的触发电平之间的电压差由信号IN的值所确定。

当A端的电压VAA超过电压Va时，晶体管MN5导通。另一方面，当A端的电压VAA不超电压Va时，晶体管MN5不导通。比较器的24的自动校正或调整可补偿例如在晶体管MN5中的门限电压漂移。

在实施本发明的一个方面时，复位晶体管MN9与晶体管MN6并联耦接，以使处于列电极和数据斜坡电极20之间的晶体管MN9导通。脉冲RESET加到晶体管MN9的栅极。脉冲RESET的波形和定时类似于图3c的脉冲信号AUTOZERO。当图2中的晶体管MN9导通时，它将在导线28上所获得的当时的电位加到列总线17上。晶体管MN9是在数据斜坡倾斜之前调节成导通的，从而使数据线17上的任何剩余电位放电。这样做的优点是防止以前储存的包含在象素元件16a的电容内的图象信息在图3b-3g的当前更新周期影响象素电压VCOLUMN。

晶体管MN9在时刻t6以前以信号DATA-RAMP的静态电平(inactive level)VIAD建立电压VCOLUMN。与数据线17相关的电容C4紧接晶体管MN10导通之后在时间间隔t0-t1期间对信号DATA-RAMP的静态电平VIAD进行了部分的充放电。在脉冲信号AUTOZERO期间，晶体管MN6的栅级电压VC被降到晶体管MN5的门限电压。因此，晶体管MN6基本上截止。当晶体管MN9导通时，在时间间隔t1-t2期间，电容C4有力地进行充放电。利用晶体管MN9和晶体管MN6来建立电压VCOLUMN的初始条件的好处是可减少晶体管MN6的门限电压的漂移。晶体管M6的门限电压的漂移减少的原因是对晶体管MN6激励的栅源电压要比没有晶体管MN9时低。

其优点是晶体管MN9在数据线17和线28之间提供附加的电流通路，用于象素电压初始化的目的。由独立的晶体管MN9提供附加的电流通路就允许采用较小的晶体管MN6。因此，避免如果采用大尺寸晶体管MN6可能导致栅源和栅漏寄生电容的有害增加大。

晶体管MN6设计得具有同样的参数和应力，因此，具有与晶体管MN5一样的门限电压漂移。因而，其优点是晶体管M6的门限电压漂移可跟踪晶体管MN5的门限电压漂移。

在下面要讨论的两个工作模式中的一个模式中，晶体管MN5的源极电压Vss等于0伏。另外，在时间间隔t2-t4期间等于信号DATA-RAMP的静态电平VIAD的电压VCOLUMN等于1伏。在C端的晶体管MN5的漏极电压VC在时刻t5以前等于晶体管MN5的门限电压VTH。由于前述跟踪，晶体管MN5的门限电压VTH的变化使晶体管MN6的栅-源电压保持在比晶体管MN6的门限电压小1伏的电平上。发生1伏的电压差的原因是在晶体管MN5和MN6的源极之间有1伏的电位差。

图3h的脉冲电压C-BOOT通过图2的电容C5容性耦合到晶体管MN6栅极的C端则比较好。电容器C5和C24组成了一个分压器。电压C-BOOT的值选成使得栅极电压VC相对于在脉冲AUTOZERO期间所产生的电平增加一个足以保持晶体管MN6导通的预定小的量。如上所述，晶体管MN5在图3d的时间t3之后是不导通的。于是，在5V量级的电压VC的预定的增加是由相对于电压C-BOOT在C端形成的电容器分压器确定的。电压VC的增加与门限电压VTH无关，因此，晶体管MN5或MN6的门限电压漂移在工作寿命内不会影响由电压C-BOOT产生的电压的增加。这样，在工作寿命内当电压VTH可能显著增加时，晶体管MN6在图3f的t6的时刻以前以小的激励保持导通。

晶体管MN5的电压VTH的任何门限电压漂移将会引起在C端的电压VC的同样变化。假定晶体管MN6的门限电压跟踪晶体管MN5的门限电压。因此，电压C-BOOT不必补偿晶体管MN6的门限电压的漂移。这导致不管晶体管MN5和MN6的任何门限电压漂移，晶体管MN6都由电压C-BOOT导通。于是，晶体管MN5的门限电压变化补偿晶体管MN6的门限电压变化。

电压C-BOOT的容性耦合使得可采用在C端的晶体管MN6的栅极电压VC，后者处在一个只是比晶体管MN6的门限电压稍大、例如比晶体管MN6的门限电压大5V的电平上。因此，晶体管MN6并不显著受到应力。通过避免对晶体管MN6的栅极的过大激励电压，其好处是在工作寿命期间可能发生的晶体管MN6的门限电压的漂移比在晶体管MN6用大激励电压激励时显著减小。

其好处是，在图3h的时间间隔t5-t7期间，电压C-BOOT是以斜坡形产生的。电压C-BOOT的相对慢的上升时间有助于减少对晶体管MN6的应力。晶体管MN6的栅极电压慢慢的增加使晶体管MN6的源极充电，使得栅极-源极电位差在较长周期内保持比较小。时间间隔t5-t7的长度为4微秒。通过保持间隔t5-t7长度长于2微秒，或近似图2f的信号DATA-RAMP的间隔t6-t8的长度的20％，其好处是使得在晶体管MN6的栅极-源极之间的电压差在一个相当长的周期内被减少。因此，减少了TFT MN6的应力。

在图3e的时刻t4，基准斜坡信号REF-RAMP开始升坡。信号REF-RAMP被耦合到远离比较器24的输入端A的图2的电容器C2的E端。结果，比较器24的输入端A上的电压VAA等于斜坡信号REF-RAMP的电压和电容器C2产生的电压VC2之和。

其好处是，在图3C的时间间隔t1-t2期间，当比较器24出现自动触发电压调节和校正时，晶体管MN2将电压Va经远离基准斜坡发生器33的A端耦合到电容器C2。同样地，在时间间隔t3-t4期间，当电荷传送到电容器C2上时，晶体管MN7经远离斜坡发生器33的A端耦合至电容器C2。于是就有电容器C2的E端不必与基准斜坡发生器33的导线27去耦的优点。由于E端不必与基准斜坡发生器33去耦，信号REF-RAMP耦合至比较器24的A端，而不必在基斜坡发生器33和A端之间插接任何TFT开关。在信号通路中的TFT本来可能会遭受门限电压漂移。最好是导线27可以对信号分离器和数据线驱动器100的若干个单元是公用的。

时间t6之后，被耦合到晶体管MN6的漏极的数据斜坡电压DATA-RAMP开始升坡。由于晶体管MN6的栅极-源极和栅极-漏极的杂散电容耦合到C端的反馈，在C端的电压将足以调节晶体管MN6对数据斜坡信号DATA-RAMP的所有值都导通。在时刻t4后，只要A端的斜坡电压VAA未达到等于比较器24的电压Va的触发电平，晶体管MN5保持非导通而晶体管MN6保持导通。只要晶体管MN6是导通的，斜坡电压DATA-RAMP通过晶体管MN6被耦合到列数据线17用来增加数据线17的电位VCOLUMN，因此，增加加到选择行的象素电容CPIXEL的电位。斜坡电压VCOLUMN通过例如电容24的容性反馈，只要如前所述晶体管MN5在C端呈现高阻抗，就可使晶体管MN6保持导通。

在图3e的信号REF-RAMP的升坡部分500期间的某些时间，在A端的和电压VAA超过比较器24的触发电平Va，晶体管MN5成为导通。而晶体管MN5变成导通的瞬间由信号IN的值所决定。

当晶体管MN5导通时，晶体管MN6的栅极电压VC减少而使晶体管MN6截止。结果，在晶体管MN6截止前发生的电压DATA-RAMP的最后值保持不变或被储存在象素电容CPIXEL中直到下-个更新周期为止。用这种方式，完成当前更新周期。

为了防止图1的液晶阵列16的极化，将图中未示出的阵列的所谓背面或公共面保持在一个常电压VBACKPLANE。信号分离器和数据线驱动器100在一个更新周期里产生电压VCOLUMN，其极性处在相对于电压VBACKPLANE的一个极性，而在另一个更新周期则极性相反而大小相同。为了获得交变的极性，产生的电压DATA-RAMP的范围在一个更新周期中是1伏-8.8伏，而在另一个更新周期中是9伏-16.8伏。然而，电压VBACKPLANE则建立在该两个范围之间的中间电平上。因为需要以两个不同的电压范围产生电压DATA-RAMP，所以信号或电压AUTOZERO，PREAUTOZ，Vss和RESET有两个在交替的更新周期里根据电压DATA-RAMP建立的范围变化的不同的峰值电平。

Claims (6)

1.一种数据线驱动器，用以将视频信号加到显示器件的列电极上，所述数据线驱动器包括：

一个所述视频信号的信号源；以及

一个数据斜坡信号的信号源；其特征在于：

第一晶体管，响应于所述视频信号，用以在根据所述视频信号而变化的所述数据斜坡信号的周期的可控部分期间将所述数据斜坡信号加到所述列电极上，在所述列电极上产生列电极信号；以及

第二晶体管，响应于初始化控制信号，与所述列电极相耦合，用以所述列电极信号初始化。

2.根据权利要求1的数据线驱动器，其特征在于：所述第一晶体管的主电流导通路径与所述第二晶体管的主电流导通路经并联耦接。

3.根据权利要求3的数据线驱动器，其特征在于：所述第一晶体管在所述可控制部分之前使所述列控制信号至少部分初始化。

4.根据权利要求1的数据线驱动器，其特征在于：在所述可控制部分之前，所述第一和第二晶体管各自将所述列电极与所述数据斜坡信号源相耦合，用以将所述数据斜坡信号的静态电平加到所述列电极。

5.根据权利要求4的数据线驱动器，其特征在于：在至少局部不重叠的第一和第二时间间隔期间，所述第一和第二晶体管分别将所述静态电平加到所述列电极。

6.根据权利要求1的数据线驱动器，其特征在于：一个比较器与所述第一晶体管的控制端相耦接，用控制所述可控部分，第二控制信号的信号源与所述比较器相耦接，用以校正所述比较器，所述第二控制信号使所述第一晶体管以保证使所述列电极信号至少部分初始化的方式导通。

Images