CN1135703C

CN1135703C - 数字-模拟变换器

Info

Publication number: CN1135703C
Application number: CNB998110310A
Authority: CN
Inventors: 小柳裕喜生; 男; 寅市和男
Original assignee: NIIGATO PRECISION CO Ltd
Current assignee: NIIGATO PRECISION CO Ltd
Priority date: 1998-07-16
Filing date: 1999-06-08
Publication date: 2004-01-21
Anticipated expiration: 2019-06-08
Also published as: EP1098442A1; JP3992849B2; EP1098442B1; DE69930255T2; TW440773B; JP2000036748A; US6411238B1; EP1098442A4; DE69930255D1; CN1318224A; WO2000004643A1

Abstract

本发明的目的是提供一种数字-模拟变换器，可以不用提高产品的工作速度，输出变形较少的输出波形。D/A变换器包括4个数据保持部(10-1、10-2、10-3、10-4)、4个阶梯函数发生部(11-1、1-2、11-3、11-4)、加法器(12)、D/A变换器(14)、2个积分处理部(16、18)时钟控制部(20)。依次输入的4个数字数据分别被各数据保持部保持，该阶梯函数发生部产生具有与该被保持的数据对应的值的阶梯函数。加法器(12)将各阶梯函数发生部产生的阶梯函数进行相加，D/A变换器(14)产生与该相加值对应的阶梯形状的模拟电压，再通过2个积分处理部(16、18)对该合成波形进行2次积分处理，产生将输入的数字数据连接的连续的模拟电压。

Description

数字-模拟变换器

技术领域

本发明涉及一种将离散的数字数据变换成连续的模拟信号的数字-模拟变换器。在本说明书中，将函数的值在局部区域为0以外的有限的值，而在这之外的区域为0的情况称为“有限台”，来进行说明。

背景技术

在最近的数字音频装置，例如CD(光盘)播放机等中，为了从离散的音乐数据(数字数据)得到连续的模拟声音信号，采用了运用超采样(oversampling)技术的D/A(数字-模拟)D/A变换器。这种D/A变换器为了在输入的数字数据间插值，提高模拟取样频率，一般采用数字滤波器，由取样保持电路保持各插值的数值，生成阶梯形的信号波形后，将其通过低通滤波器，输出平滑的模拟声音信号。

D/A变换器中的数字滤波器的数据插值一般采用被称为取样函数的sinc函数来进行。图13是sinc函数的说明图。sinc函数是在对狄喇克(Dirac)函数进行逆变换时出现的，在将取样频率设为f时被定义为sin(πft)/(πft)。该sinc函数只在t＝0的取样点为1，而在其它所有的取样点为0。

在以往，通过使用将该sinc函数的波形数据设定为FIR(finiteimpulse response)滤波器的抽头计数的数字滤波器，进行超取样。

当使用通过数字滤波器对离散的声音数据间进行插值运算的超取样技术时，由于可以使用衰减特性平稳的低通滤波器，所以能使低通滤波器的相位特性接近直线相位特性，并能将取样循环，减少噪音。这种效果当模拟的取样频率越高则越显著，但取样频率越高，数字滤波器和取样保持电路的处理速度也变得高速，需要使用与高速化相适应的产品，导致产品的成本上升。而且，在像图像数据那样自身的取样频率本来就很高的情况下(例如为数MHz)，对其进行超取样需要能在数MHz至数百MHz频率下工作的产品，来构成数字滤波器和取样保持电路，因而不易实现。

而且，即使在使用取样技术的情况下，由于最终要将阶梯形的信号波形通过低通滤波器生成平滑的模拟信号，在只限于使用低通滤波器的情况下，不能保持严格意义上的直线相位特性。另外，由于上述sinc函数是仅在±∝处收敛为0的函数，所以如果想要计算正确的插值时，需要考虑所有的数字数据，但实际上，要根据电路的规模等情况，限定数字数据的范围，来设定数字数据的系数，从而使得到的插值有误差。

这样，对于运用超取样技术的现有的D/A变换器，为了提高模拟的取样频率，需要高速的产品，导致成本增高，或不容易实现。而且，由于通过低通滤波器，使相位特性较差，且由于使用了采用sinc函数的数字数据，具有舍位误差，产生了与之对应的输出波形的变形。

发明的公开

本发明的目的是为了解决上述问题，提供一种数字-模拟变换器，能够不用提高产品的工作速度，得到畸变小的输出波形。

本发明的数字-模拟变换器，通过产生具有与输入的数字数据分别对应的值的预定的阶梯函数，将它们相加，变换为阶梯形状的模拟电压后，进行多次模拟积分，来产生将与依次输入的各数字数据对应的电压平滑连接的连续的模拟信号，这样，由于对多个数字数据产生与依次输入的多个数字数据对应的预定的阶梯函数，并将各阶梯函数的值相加，其后通过将该相加结果变换为模拟电压进行积分，得到连续变化的模拟信号，所以为了最终得到模拟信号，可以不需要用低通滤波器，不会因为处理信号的频率导致相位特性不同而使群延迟特性恶化，可以得到变形较少的输出波形。而且，与进行超采样的现有技术相比，不需要提高产品的工作速度，不需要使用高价格的产品，可以降低产品的成本。

特别是，上述阶梯函数最好采用对由分段多项式构成的预定的取样函数，将上述分段多项式进行多次微分而得到的波形。即，由于反过来通过将该阶梯函数进行多次积分，可以得到与预定的取样函数对应的波形，所以可以通过合成阶梯函数来等价地实现取样函数的叠加运算，因为能使处理内容单纯化，所以可以降低将数字数据变换为模拟信号所需要的处理量。

上述取样函数最好在全数域只能进行1次微分，具有有限台的值。自然界中存在的各种信号为了平滑变化，需要能进行微分，但能进行微分的次数不一定需要是无限次，倒不如认为只要能进行一次微分即能充分与自然现象近似。这样，使用能进行有限次微分的有限台的取样函数虽然有很多好处，但在以往认为满足这种条件的取样函数不存在。而经过本发明人的研究，找到了满足上述条件的函数。

具体来说，上述取样函数是在取样位置t从-2至+2间具有0以外的值的有限台的函数，对于-2≤t＜-3/2，用(-t²-4t-4)/4；

对于-3/2≤t＜-1，用(3t²+8t+5)/4；对于-1≤t＜-1/2，用(5t²+12t+7)/4；对于-1/2≤t＜1/2，用(-7t²+4)/4；对于1/2≤t＜1，用(5t²-12t+7)/4；对于1≤t＜3/2，用(3t²-8t+5)/4；对于3/2≤t≤2，用(-t²+4t-4)/4来定义。或者，作为与这种取样函数对应的阶梯函数波形，可以采用在与等间隔配置的5个数字数据对应的预定范围中，由-1、+3、+5、-7、-7、+5、+3、-1进行加权的相同宽度的8个分段区域形成的函数。该加权处理阶梯函数通过下述过程来实现：上述加权处理最好用位移位的-2、+2、+4、-8、-8、+4、+2、-2倍进行相乘处理，并将相乘结果加上上述数字数据自身来实现。因为通过位移位进行相乘运算，所以可以使处理简单，实现高速化。

这样，通过使用在全数域只能进行一次微分的取样函数，可以减少将多个阶梯函数相加后进行积分处理的次数，能减少处理量。而且，通过使用具有有限台的值的取样函数，可以只将与该有限台的区间对应的数字数据作为处理的对象，从而可以进而降低处理量，并且在将有限个数字数据作为对象进行处理的情况下，能够防止舍位误差的发生。

附图的说明

图1是本实施例的D/A变换器的插值运算中使用的取样函数的说明图。

图2是取样值与其间的插值的关系的示意图。

图3是利用图1所示取样函数的数据插值的说明图。

图4是将图1所示取样函数进行一次微分的波形的示意图。

图5是将图4所示折线函数再次微分的波形的示意图。

图6是本实施例的D/A变换器的结构的示意图。

图7是本实施例的D/A变换器的工作时钟的示意图。

图8是图6所示D/A变换器的具体结构的示意图。

图9是阶梯函数发生部的具体结构的示意图。

图10是变形后的阶梯函数和阶梯函数发生部内的各三态缓冲器的闭合断开切换时间的关系的示意图。

图11是时钟控制部的具体结构的示意图。

图12是图11所示时钟控制部的动作时钟的示意图。

图13是sinc函数的说明图。

实现本发明的最佳方式

以下参照附图对本发明的一个实施例的D/A变换器进行详细说明。图1是本实施例的D/A变换器的插值运算中使用的取样函数的说明图。图1所示取样函数H(t)是能够进行微分的有限台的函数，例如是在全数域只可进行一次微分、沿横轴的取样位置t在-2至2之间时，具有0以外的有限的值的有限台的函数。而且由于H(t)是取样函数，只在t＝0的取样位置为1，在t＝±1，±2的取样位置为0。

经过本发明人的研究确定，满足上述条件(取样函数、只能进行一次微分、有限台)的函数H(t)是存在的。具体来说，这样的取样函数H(t)当设3阶B采样(spline)函数为F(t)时，H(t)可以用H(t)＝-F(t+1/2)/4+F(t)-F(t-1/2)/4 (1)来定义。在这里，3阶B采样函数F(t)用

(4t²+12t+9)/4； -3/2≤t＜-1/2

-2t²+3/2； -1/2≤t＜1/2

(4t²-12t+9)/4； 1/2≤t＜3/2 (2)来表示。

上述取样函数H(t)是二次分段多项式，由于使用3阶B取样函数F(t)，成为保证在全数域只能进行一次微分的有限台的函数。而且，在t＝±1，±2的取样位置为0。

将上述(2)式代入(1)式，用分段多项式的形式来计算取样函数H(t)时，可以用

(-t²-4t-4)/4； -2≤t＜-3/2

(3t²+8t+5)/4； -3/2≤t＜-1

(5t²+12t+7)/4； -1≤t＜-1/2

(-7t²+4)/4； -1/2≤t＜1/2

(5t²-12t+7)/4； 1/2≤t＜1

(3t²-8t+5)/4； 1≤t＜3/2

(-t²+4t-4)/4； 3/2≤t≤2 (3)来表示。这样，上述取样函数H(t)是取样函数，在全数域只能进行一次微分，且为在取样位置在t＝±2收敛为0的有限台的函数。因此，通过利用该取样函数H(t)，根据各取样值进行叠加，可以利用只能进行一次微分的函数对取样值间的值进行插值。

图2是取样值和其间的插值的关系的示意图。一般地，对给予的各取样值分别计算插值位置的取样函数的值，并利用它进行叠加运算，可以计算出与各取样值间的中间位置对应的插值y。

由于以往使用的sinc函数是在t＝±∞的取样位置收敛为0的函数，当需要正确计算插值y时，需要计算与到t＝±∞为止的各取样值对应的插值位置的sinc函数的值，并利用其进行叠加运算。而在本实施例中使用的取样函数H(t)由于在t＝±2的取样位置收敛为0，所以只要考虑将插值位置夹在其中的前后各2个取样值，从而能够大幅度地减少运算量。而且对于这之外的取样值，虽然本来应该予以考虑，但现在予以忽视，不是从运算量和精度等方面考虑，而是从理论上就可以不需要予以考虑，从而不会产生舍位误差。

图3是利用图1所示取样函数的数据插值的说明图。例如对图3(A)所示取样位置t1的取样值Y(t1)进行具体说明。插值位置t0和取样位置t1的距离，当将相邻的2个取样位置间的距离归一化为1时，成为1+a。因此，将取样函数H(t)的中心位置与取样位置t1一致时的插值位置t0的取样函数的值为H(1+a)。实际上，由于将取样函数H(t)的中心位置的峰值高度与取样值Y(t1)一致，所以将上述H(1+a)乘以Y(t1)倍后的值H(1+a)×Y(t1)成为所需要计算的值。

同样，如图3(B)～(D)所示，与其它的3个取样值相对应，得到插值位置t0的各运算结果H(a)×Y(t2)、H(1-a)×Y(t3)、H(2-a)×Y(t4)。通过将这样得到的4个运算结果H(1+a)×Y(t1)、H(a)×Y(t2)、H(1-a)×Y(t3)、H(2-a)×Y(t4)相加进行叠加运算，计算插值位置t0的插值y。

如上所述，从原理上说，通过与各取样值相对应，计算取样函数H(t)的值，进行叠加运算，可以计算出与各取样值间的中间位置对应的插值，而图1所示取样函数是在全数域只能进行一次微分的二次的分段多项式，利用此特征，可以通过其它等价的处理步骤来计算插值。

图4是将图1所示取样函数进行一次微分后的波形的示意图。图1所示取样函数H(t)是在全数域只能进行一次微分的二次的分段多项式，所以通过将其一次微分，能够得到图4所示的连续折线形状的波形构成的折线函数。

图5是将图4所示折线函数再次微分后的波形的示意图。其中，由于折线波形中含有多个拐点，不能在全数域进行微分，因此对相邻的2个拐点间的直线部分进行微分。通过对图4所示折线波形进行微分，可以得到图5所示由阶梯形的波形构成的阶段函数。

这样，本实施例的D/A变换器的插值运算中使用的取样函数在全数域进行一次微分，得到折线函数，将该折线函数再次微分得到阶梯函数。因此，反过来产生图5所示取样函数，通过将其2次积分，可以得到图1所示取样函数H(t)。

图5所示阶梯函数的特征是，正区域和负区域具有相等的面积，将它们合计的值为0。即通过将具有这种特征的阶梯函数多次积分，可以得到在图1所示全数域保证能微分的有限台的取样函数。

在图3所示叠加运算的插值的计算中，是将取样函数H(t)乘以各取样值，而在将图5所示阶梯函数进行2次积分，计算取样函数H(t)时，除了将经过该积分处理得到的取样函数的值乘以各取样值的情况外，与之等价地，可以在产生积分处理前的阶梯函数时，产生被乘以各取样值的阶梯函数，利用该阶梯函数进行叠加运算，对该叠加运算的结果进行2次积分处理，计算出插值。本实施例的D/A变换器通过这种过程来计算插值，下面对其进行详细说明。

图6是本实施例的D/A变换器的结构的示意图。图6所示D/A变换器包括4个数据保持部10-1、10-2、10-3、10-4、4个阶梯函数发生部11-1、11-2、11-3、11-4、加法器12、D/A变换器14、2个积分处理部16、18、时钟控制部20。

各数据保持部10-1～10-4以预定的时间间隔循环读取依次输入的离散的数字数据，并保持该值一直到下一个读取的时间到来为止。例如，最开始输入的数字数据被数据保持部10-1保持，第2输入的数字数据被数据保持部10-2保持。第3、第4输入的各数字数据被数据保持部10-3、10-4保持。当各数据保持部10-1～10-4的数据的保持动作进行了一个循环周期时，接着输入的第5个数字数据被最早保持数据的数据保持部10-1读取而被保持。这样，依次输入的各数字数据被数据保持部10-1等循环地保持。

各阶梯函数发生部11-1～11-4与对应的电压保持部10-1～10-4的数字数据的保持时间同步，产生具有与各自的保持数据的值成比例的振幅的阶梯函数。阶梯函数有图5所示形状，该阶梯函数的值与分别保持在数据保持部10-1～10-4的数字数据的值成比例。图5所示阶梯函数的具体的值，可以通过将上述(3)式的各分段多项式2次微分来得到，成为以下的值。

-1； -2≤t＜-3/2

3； -3/2≤t＜-1

5； -1≤t＜-1/2

-7； -1/2≤t＜0

-7； 0≤t＜1/2

5； 1/2≤t＜1

3； 1≤t＜3/2

-1； 3/2≤t≤2

加法器12将从4个阶梯函数发生部11-1～11-4输出的各阶梯函数的值进行数字相加运算。D/A变换器14产生与从加法器12输入的阶梯形状的数字数据对应的模拟电压。在该D/A变换器10中，因为产生与输入的数字数据的值成比例的一定的模拟电压，所以可以与输入的数字数据对应，得到电压电平以阶梯形状变化的输出电压。

串级连接的2个积分处理器16、18对出现在D/A变换器14的输出端的以阶梯形状变化的输出电压进行2次积分处理。从前端的积分处理部16得到以直线形状(一次函数)变化的输出电压，从后端的积分处理部18得到以二次函数变化的输出电压。这样，当多个数字数据以一定间隔被输入时，从后端的积分处理部18可以得到连续的模拟信号，该连续的模拟信号在与各数字数据对应的电压间用只能进行一次微分的平滑的曲线连接。

从上述阶梯函数发生部11-1输出的阶梯函数的值由于与数据保持部10-1保持的数字数据的值成比例，通过2个积分处理部16、18对该阶梯函数的值反复进行2次积分处理，从后端的积分处理部18输出的信号，其电压波形与将图1所示阶梯函数和输入的数字数据相乘的结果相对应。而通过加法器12将各阶梯函数发生部11-1～11-4输出的阶梯函数的值相加，如果从后端的积分处理部18输出的信号的角度来看，等同于利用图1所示阶梯函数进行叠加运算。

因此，在以一定时间间隔向本实施例的D/A变换器输入数字数据的情况下，与该输入间隔对应，将各阶梯函数发生部11-1～11-4产生阶梯函数波形的开始时刻错开，对分别产生的阶梯函数进行相加运算，通过对该结果变换为模拟电压后进行2次积分处理，得到将与以一定间隔输入的数字数据对应的电压间平滑连接的模拟信号。

图7是本实施例的D/A变换器的工作时间示意图。当如图7(A)所示，以一定的时间间隔输入数字数据D₁、D₂、D₃…时，各数据保持部10-1～10-4循环地保持这些数字数据D₁、D₂、D₃…。具体来说，数据保持部10-1读取第1输入的数字数据D₁，保持到输入的数字数据循环一次为止(到第5个数字数据D₅被输入为止)(图7(B))。按照该第1输入的数字数据D₁的保持时间，阶梯函数发生部11-1产生具有与该数字数据D₁成比例的值的阶梯函数(图7(C))。

同样，数据保持部10-2读取第2输入的数字数据D₂，保持到输入的数字数据循环一次为止(到第6个数字数据D₆被输入为止)(图7(D))。按照该第二个数字数据D₂的保持时间，阶梯函数发生部11-2产生具有与该数字数据D₂成比例的值的阶梯函数(图7(E))。

数据保持部10-3读取第3输入的数字数据D₃，保持到输入的数字数据循环一次为止(到第7个数字数据D₇被输入为止)(图7(F))。按照该第3个数字数据D₃的保持时间，阶梯函数发生部11-3产生具有与该数字数据D₃成比例的值的阶梯函数(图7(G))。

数据保持部10-4读取第4个输入的数字数据D₄，保持到输入的数字数据循环一次为止(到第8个数字数据D₈被输入为止)(图7(H))。按照该第4个数字数据D₄的保持时间，阶梯函数发生部11-4产生具有与该数字数据D₄成比例的值的阶梯函数(图7(I))。

加法器12将4个阶梯函数发生部11-1～11-4各自输出的阶梯函数的值相加。而如图5所示，各阶梯函数发生部11-1～11-4产生的阶梯函数是这样一种有限台的函数，该函数具有将在图1所示取样函数的有限台的范围的取样位置t＝-2～+2的区域以0.5为单位分割的8个分段区域。例如，从取样位置t＝-2向+2方向按顺序为第1分段区域、第2分段区域、…第8分段区域。

首先加法器1 2将阶梯函数发生部11-1输出的与第7分段区域对应的值(3D₁)、阶梯函数发生部11-2输出的与第5分段区域对应的值(-7D₂)、阶梯函数发生部11-3产生的与第3分段区域对应的值(5D₃)、阶梯函数发生部11-4产生的与第1分段区域对应的值(-D₄)相加，输出相加结果(3D₁-7D₂+5D₃-D₄)。

接着，加法器12将阶梯函数发生部11-1输出的与第8分段区域对应的值(-D₁)、阶梯函数发生部11-2输出的与第6分段区域对应的值(5D₂)、阶梯函数发生部11-3输出的与第4分段区域对应的值(-7D₃)、阶梯函数发生部11-4输出的与第2分段区域对应的值(3D₄)相加，输出相加结果(-D₁+5D₂-7D₃+3D₄)。

当从加法器12依次输出具有阶梯形状的相加结果时，D/A变换器14根据相加结果(数字数据)产生模拟电压。在该D/A变换器14中，由于产生与输入的数字数据的值成比例的一定的模拟电压，所以可以得到与输入的数字数据对应的电压电平以阶梯形状变化的输出波形(图7(J))。

当D/A变换器14输出具有阶梯形状的电压电平的波形时，前端的积分处理部16将该波形积分，输出折线形状的波形(图7(K))，后端的积分处理部18对该折线形状的波形再次积分，产生将与数字数据D₂和D₃分别对应的电压值之间用只能进行一次微分的平滑的曲线连接的输出电压(图7(L))。

这样，本实施例的D/A变换器按照保持输入的数字数据的时间来产生阶梯函数，将该阶梯函数对4个数字数据相加后，产生与该相加结果对应的模拟电压，然后再进行2次积分处理，能够产生将与各数字数据对应的电压平滑连接的连续的模拟信号。

特别是，通过与输入的各数字数据相对应，在各个不同的开始时刻产生4个阶梯函数，并产生与该相加结果对应的模拟电压，然后进行2次积分处理，能得到连续的模拟信号，因此，可以不像以往那样，需要取样保持电路和低通滤波器，不会产生直线相位特性的恶化，可以实现良好的群延迟特性。另外，由于在取样位置t＝±2采用在0收敛的有限台的取样函数H(t)，因此为了进行数字数据间的插值处理，只要用前后4个数字数据即可，可以使进行插值运算所必须的处理量减少。而且，由于不进行以往的超采样处理，因此不但可以确保根据输入的数字数据的时间间隔所决定的预定的动作速度，特别是由于不需要进行高速的信号处理，所以不需要使用价格昂贵的产品。

图8是图6所示D/A变换器的具体结构。如图8所示，各数据保持部10-1～10～4由D型双稳态多谐振荡器(flip-flop D-FF)构成，通过缓冲器22将输入的数据的读取时间在输入数据的每个周期顺序错开，由此循环地保持输入数据D₁、D₂、D₃…。例如，当输入8位的数字数据时，被各数据保持部10-1～10-4保持的8位的数据被分别输入到对应的阶梯函数发生部11-1～11-4。

图9是阶梯函数发生部11-1～11-4的具体的结构示意图。4个阶梯函数发生部11-1～11-4具有相同的结构，以下用阶梯函数发生部11-1为例说明其具体结构。

如图9所示，阶梯函数发生部11-1包括：具有反转输出的2个三态缓冲器100、102；具有反转输出的2个三态缓冲器104、106；将输入该阶梯函数发生部11-1的数据和通过三态缓冲器10～106中的某一个输出的数据相加的加法器(ADD)108。

图5所示阶梯函数当将横轴向上方向移位+1时，变形为图10所示阶梯函数。该变形后的阶梯函数的各个值因为是2的幂积的值，所以在将各值作为乘数与输入数据相乘时，可以通过单纯的位移位操作来进行乘积运算。然后进行将向上方向移位+1的横轴返回的处理(将乘积结果加上输入数据的处理)，作为各阶梯函数发生部的输出值。

具体来说，三态缓冲器100对输入数据进行1位的移位，将该移位的数据的各位进行反转并输出的同时，将加法器108的进位输入加1，来进行(-2)倍的乘积运算。在图10“S1”所示时刻，通过从三态缓冲器100输出与相乘结果对应的数据，可以得到与阶梯函数的第1及第8区分区域对应的数据。

同样地，三态缓冲器102通过将输入数据进行1位的移位，来进行2倍的乘积运算。在图10“S2”所示时刻，通过从三态缓冲器102输出与相乘结果对应的数据，可以得到与阶梯函数的第2及第7区分区域对应的数据。

三态缓冲器104通过将输入数据进行2位的移位，来进行4倍的乘积运算。在图10“S3”所示时刻，通过从三态缓冲器104输出与相乘结果对应的数据，可以得到与阶梯函数的第3及第6区分区域对应的数据。

三态缓冲器106通过将输入数据进行3位的移位并将各位反转，然后将加法器108的进位输入加1，来进行(-8)倍的乘积运算。在图10“S8”所示时刻，通过从三态缓冲器100输出与相乘结果对应的数据，可以得到与阶梯函数的第4及第5区分区域对应的数据。

加法器108将从三态缓冲器100～106中的某一个有选择地输出的正或负的数据，与输入阶梯函数发生部11-1的数据相加。通过加法器108得到的数据从阶梯函数11-1输出。

在加法器108中，根据输入的数据是将位移位的结果反转的三态缓冲器100、102的输出数据，或者输入的数据是只进行位移位的三态缓冲器104、106的输出数据，其处理的具体步骤不同。即，在使用未进行位移位的数据进行相加运算时，只进行2个数据的相加处理。而在使用进行了位反转的数据进行相加运算时，将2个数据相加后，将最低位b0加1。关于向加法器108输入的数据是属于哪个种类，只要检查最上位是否为“1”即可。

图8所示加法器12由具有2个输入端子的3个加法器(ADD)120、122、124构成。通过这些3个加法器120、122、124，将从4个阶梯函数发生部11-1～11-4输出的各个数据相加。这些相加结果被输入D/A变换器(DAC)14，变换为阶梯形状的电压变形，被施加到串级相连的2个积分处理部16、18中的前端的积分处理部16上。

如图8所示，前端的积分处理部16包括2个运算放大器140、141，2个电容器142、143、2个阻抗144、145及开关146。一边的运算放大器140和电容器142及阻抗144构成积分电路，通过阻抗144对施加在运算放大器140的反转输入端子上的D/A变换器14的输出电压进行预定的积分动作。后端的积分处理部18包括2个运算放大器150、151、2个电容器152、153、2个阻抗154、155、及开关156。一边的运算放大器150和电容器152及阻抗154构成积分电路，通过阻抗154对施加在运算放大器150的反转输入端子的前端的积分处理部16的输出电压进行预定的积分动作。

本实施例的D/A变换器例如适用于取得电视接收机的RGB信号和辉度信号等视频信号的电路。具体来说，电视接收机用的D/A变换器将图8所示结构的电路分别与R、G、B数据分别对应成为3组，向构成对应于一个画面的帧的各个扫描线，以预定的时间间隔分别输入8位的R、G、B数据，生成将各个数据插值的连续的R、G、B模拟电压。

在实际的积分电路中，因为产生输出电压的漂移，所以最好具有消除该影响的电路。在本实施例中，通过前端的积分处理部16中的运算放大器141、电容器143及阻抗145，构成保持平均值为0电平的电路，为了使运算放大器140等构成的积分电路输出的平均值总是为0V，调节运算放大器140的非反转输入端子的电压电平。

后端的积分处理部18中的运算放大器152、电容器153及阻抗155构成平均电平保持电路，为了使运算放大器150等构成的积分电路的输出的平均值与施加在运算放大器151的非反转输入端子上的电压电平相同，调节运算放大器150的非反转输入端子的电压电平。施加在运算放大器151的非反转输入端子上的电压电平被用于将输入数据变换为电压电平、并求出其平均电平，为了计算该电压电平，具有：由保持顺序输入的输入数据的D型双稳态多谐振荡器构成的数据保持部180、将该保持的数字数据产生模拟电压的D/A变换器182、及将D/A变换器182的输出电压积分的积分电路184。

对于每个帧，为了复位2个积分处理部16、18中的各积分电路的积分电容中蓄积的电荷，设有开关146、156，垂直消隐信号通过D型双稳态多谐振荡器构成的同步电路186而被同步，在垂直消隐期间，2个开关146、156为闭合状态。此时，与运算放大器140连接的电容器142和与运算放大器150连接的电容器152分别放电，各自的积分电路被复位。

图11是时钟控制部20的具体结构的示意图。如图所示，时钟控制部20包括：3位(bit)计数器160、具有非反转输出的3个“异”电路161～163、具有反转输出的2个“异”电路164、165、具有非反转输出的3个“与”电路166～170、及具有反转输出的3个“与”电路171～173。

图12是图11所示时钟控制部20的动作时间的示意图。图15所示CLK、b0~b2、c1~c5、d1~d8的各个波形表示在图11被赋予各个符号的位置处的波形。如图11和图12所示，3位计数器160与输入的时钟信号CLK同步进行计数动作，在该时钟信号每次上升时进行计数，更新3位的输出b0、b1、b2。

通过利用上述时钟控制部20，对各阶梯函数发生部11-1～11-4中的3个开关的闭合断开状态进行切换，可以产生图7(C)、(E)、(G)、(I)所示各阶梯函数。具体来说，阶梯函数发生部11-1为了产生图7(C)所示阶梯函数，根据图11所示“或”电路171的输出(d3)、“与”电路169的输出(d7)、“与”电路167的输出(d2)、与”电路166的输出(d1)的逻辑状态，分别切换该阶梯函数发生部11-1内的4个三态缓冲器100～106的闭合断开状态。

同样地，阶梯函数发生部11-2为了产生图7(E)所示阶梯函数，根据图11所示“或”电路173的输出(d6)、“与”电路170的输出(d8)、“或”电路172的输出(d5)、“与”电路168的输出(d4)的逻辑状态，分别切换该阶梯函数发生部11-2内的4个三态缓冲器100～106的闭合断开状态。阶梯函数发生部11-3为了产生图7(G)所示阶梯函数，根据图11所示“与”电路169的输出(d7)、“或”电路171的输出(d3)、“与”电路166的输出(d1)、“与”电路167的输出(d2)的逻辑状态，分别切换该阶梯函数发生部11-3内的4个开关100～106的闭合断开状态。阶梯函数发生部11-4为了产生图7(I)所示阶梯函数，根据图11所示“与”电路170的输出(d8)、“或”电路173的输出(d6)、“与”电路168的输出(d4)、“或”电路172的输出(d5)的逻辑状态，分别切换该阶梯函数发生部11-4内的4个三态缓冲器100～106的闭合断开状态。

本发明不限于上述实施例，在本发明的精神的范围内可以实施各种变化。例如，在上述实施例中，取样函数是在全数域只能进行一次微分的有限台的函数，但也可以将能微分的次数设定为2次以上。另外，如图1所示，本实施例的取样函数是在t＝±2收敛的函数，但也可以是在t＝±3以上收敛的函数。例如，在t＝±3收敛的情况下，使图6所示D/A变换器中的数据保持部和阶梯函数发生部的数量分别为6，将6个离散数据作为对象进行插值处理，产生将这些离散数据平滑连接的模拟电压。

另外，不一定限于用有限台的取样函数进行插值处理，也可以利用在-∞-+∞的范围具有值的可进行有限次微分的取样函数，只将与有限的取样位置对应的多个数字数据作为插值对象。例如，当设这种取样函数是用二次分段多项式定义，则由于通过将各分段多项式2次微分，可以得到预定的阶梯函数波形，所以通过对利用该阶梯函数波形进行的电压合成的结果进行2次积分处理，可以得到与数字数据对应的平滑连接电压的模拟信号。

在上述实施例中，作为D/A变换器的用途的一个例子，说明了用于电视接收机的情况，但本发明的D/A变换器也可以用于其它的用途，例如将存储在光盘等中的数字音频数据变换为模拟的音频声音的情况。

工业的应用性

如上所述，根据本发明，由于通过产生与依次输入的多个数字数据对应的预定阶梯函数波形，并将这些波形合成，然后将该合成波形积分，得到连续变化的模拟电压，所以为了得到最终的模拟信号，不需要使用低通滤波器，不会因为处理信号的频率导致相位不同，而使群延迟特性恶化，能够得到变形小的输出变形。与进行超采样的现有技术相比，由于不需要提高产品的工作速度，所以不需要使用高价格的产品，能够降低产品的成本。

Claims

1.一种数字-模拟变换器，其特征在于，包括：

多个数据保持部，将按照预定间隔输入的多个数字数据分别在预定期间保持；

多个阶梯函数发生部，将与被上述多个数据保持部分别保持的数字数据对应的预定的阶梯函数与上述多个数字数据的各输入时间同步地产生；

加法器，将多个上述阶梯函数发生部分别产生的上述阶梯函数的值相加；

阶梯电压波形发生部，产生与上述加法器的相加处理所得到的数字数据对应的阶梯形状的模拟电压；

积分处理部，对上述阶梯电压波形发生部生成的模拟电压进行多次模拟积分处理。

2.根据权利要求1所述的数字-模拟变换器，其特征在于，上述阶梯函数被设定为正区域和负区域的面积相等。

3.根据权利要求1所述的数字-模拟变换器，其特征在于，上述阶梯函数是对由分段多项式构成的预定的取样函数，将上述分段多项式分别进行多次微分而得到的值；上述取样函数在全数域只能进行1次微分，具有有限台的值。

4.根据权利要求3所述的数字-模拟变换器，其特征在于，上述取样函数是在取样位置t从-2至+2间具有0以外的值的有限台的函数，

对于-2≤t＜-3/2，用(-t²-4t-4)/4

对于-3/2≤t＜-1，用(3t²+8t+5)/4

对于-1≤t＜-1/2，用(5t²+12t+7)/4

对于-1/2≤t＜1/2，用(-7t²+4)/4

对于1/2≤t＜1，用(5t²-12t+7)/4

对于1≤t＜3/2，用(3t²-8t+5)/4

对于3/2≤t≤2 用(-t²+4t-4)/4来定义。

5.根据权利要求1所述的数字-模拟变换器，其特征在于，

上述阶梯函数在与等间隔配置的5个上述数字数据对应的预定范围，由-1、+3、+5、-7、-7、+5、+3、-1进行加权的相同宽度的8个分段区域形成。

6.根据权利要求1所述的数字-模拟变换器，其特征在于，上述阶梯函数通过下述方式来实现：上述加权分别用位移位的-2、+2、+4、-8、-8、+4、+2、-2进行相乘处理，并将相乘结果加上上述数字数据自身。

7.根据权利要求3所述的数字-模拟变换器，其特征在于，

进行上述模拟积分的次数是2次，产生将与多个上述数字数据对应的电压平滑连接的连续的模拟信号。

8.根据权利要求4所述的数字-模拟变换器，其特征在于，

上述模拟积分进行的次数是2次，产生将与多个上述数字数据对应的电压平滑连接的连续的模拟信号。