CN1140903A - 电源检测电路 - Google Patents

电源检测电路 Download PDF

Info

Publication number
CN1140903A
CN1140903A CN96106138A CN96106138A CN1140903A CN 1140903 A CN1140903 A CN 1140903A CN 96106138 A CN96106138 A CN 96106138A CN 96106138 A CN96106138 A CN 96106138A CN 1140903 A CN1140903 A CN 1140903A
Authority
CN
China
Prior art keywords
voltage
transistor
power supply
supply voltage
detection node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN96106138A
Other languages
English (en)
Inventor
A·R·德斯洛切斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of CN1140903A publication Critical patent/CN1140903A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches

Abstract

一种包含在集成电路上的电源检测电路(100)，用于当电源(104)获得预定电压电平时产生一从第一状态改变为第二状态的输出信号。输出信号被用于使集成电路上的电子电路预置为初始化状态。电源检测电路在电源电压(104)关断后立即接通时能产生输出预置信号。

Description

电源检测电路
本发明总的说来涉及一种芯片上有电源检测器的集成电路芯片，更具体地说，涉及一种用以在电源获得预定值时产生复位信号的电源检测电路。
电子集成电路往往需要一个电源检测电路来使各电路进入初始状态，从而确保在电源达某特定值时可以预测电路的工作情况。过去电源部件复位电路采用电阻器和电容器的时延常数使电源部分具时延特性。延时电源信号达到其最终值时，集成电路已完全获得供电。初始化是只有当延时电源信号获得预定值时出现的。因此，在初始化出现时，集成电路才全面工作。时延的长短是通过改变电阻器和电容器的阻值和电容值调节的。然而，阻容(RC)时延初始化电路的用途毕竟有限。电源电压可能上升得极慢，以及需要采用大的电阻值和电容值。若在集成电路上采取这项措施，则延时电阻器和电容器会占用大量基片宝贵的表面面积。另一种办法是把延时电阻器和电容器放在集成电外面。这个办法也是成问题，因为必须通过宝贵的集成电路插脚才能取用延时电阻器和电容器。延时电阻器和电容器还占用印刷电路板的部位，增加了印刷电路板上必须安置的元件数。电源电压上升的速度比RC时间常数慢时还会出问题。在此情况下，电路的初始化过程可能会来得太早。举例说，电源关断时，必须等RC时延网络放电完之后才能再接通电源。若过早将电源接通，初始化过程可能会来得太早。
实质上设在某成电路上、不采用电阻器或电容器但却只采用一般增强型NMOS和PMOS晶体管的电源部件检测电路就不同，它有这样的好处：占用的电路基片面积较小，而且不占用集成电路插脚。美国专利5,323,067介绍的解决办法就具备这些优点。但这个方法不容许集成电路在电源循环周期短时初始化。就是说，若快速地把集成电路的电源从“接通”状态切换到“关断”状态，再扳回“接通”状态，就保证不了集成电路的初始化过程。该专利的方法还需用过量的电路元件，从而占用了集成电路基片宝贵的表面部位。
电源检测电路系统使用的电路元件量最好尽量少，这样就可以最大限度地减小集成电路基片的表面积。电源检测电路还应该在精确而可调节的电源电压电平下可靠地将集成电路初始化。人们总希望能确保集成电路在电源循环改变过程中初始化，从而确保线路正确初始化。
因此需要有一种占用的集成电路基片表面积极小、耗电量极小且电源初始化检测电压可加以调节的电源检测电路。此外，电源的初始过程在较短的时间内快速循环改变时也应可靠地进行，而且是可以预测的。
本发明提供的集成电路电源检测电路能在电源达预定值时于检测器输出端产生信号跃变。检测电路完全采用有源器件。电路元件数极少，因而需用的集成电路基片表面积也极小。检测电压值可调节也可预测。电源关断时检测电路会快速放电，从而万一电源在关断之后在极短的时间内重新接通时检测电路会妥善对集成电路进行初始化。本发明设计得使电源检测电路产生从逻辑“高”态跃变为逻辑“低”态的信号。信号的下降边激发集成电路上的线路，从而使集成电路上的逻辑电路复位到已知或初始化状态。
集成电路的电源检测电路指示出耦合到电路上的电源电压何时在电源电压跃变过程中超过预定值。电路的第一次电源端供接收电源电压，第二电源端供接收地基准电位。电路输出端的输出信号在电源超过预定值时从第一状态跃变为第二状态。电源检测电路包括的检测装置耦合到电源电压，在电源电压达晶体管阈值电压的预定倍数时将检测电压加到检测节点上。若电源电压大于晶体管阈值电压的预定数但小于预定值时，则检测电压为小于电源电压的阈值电压预定倍数。输出装置将检测节点耦合到输出端，以便使输出信号在检测节点的电压超过对应于超过预定值的电源电压的晶体管阈值电压时从第一状态转入第二状态。再生装置以再生的方式将输出信号耦合到检测节点上，从而在电源电压小于晶体管阈值电压的预定倍数而大于晶体管阈值电压时形成电荷因电源上升耦合到检测节点的放电通路。放电装置和检测装置和电源电压耦合，以便使检测装置在电源关断时放电，从而便于反复操作。
若电源在较长的时间内电压值为0伏，则检测装置的所有内部电路节点和检测节点被迫处于0伏。若电源电压只短时间处于0伏，则各内部节点会放电到达到0.3伏的电压，这个电压值在电源电压下一次上升时仍然可容许反复操作状态。
在最佳实施例中，检测装置由预定数量的NMOS晶体管组成，第一NMOS晶体管的栅极和漏极接电源电压；若预定数量为1，则第一NMOS晶体管的源极接检测节点。若预定数量大于1，则第n个NMOS晶体管的源极接检测节点，第n个NMOS晶体管的栅极和漏极接第(n－1)NMOS晶体管的源极。输出装置可以由一个NMOS晶体管和一个PMOS晶体管组成，NMOS和PMOS晶体管的栅极接检测节点，PMOS晶体管的源极接电源，NMOS晶体管的源极接地基准点，NMOS晶体管的漏极接PMOS晶体管接输出端的漏极。再生装置可以由一个NMOS晶体管组成，晶体管的栅极接输出端，漏极接检测节点，源极接接地点。放电装置可以由一个PMOS晶体管组成，PMOS晶体管的漏极接检测装置第n个NMOS晶体管的源极，第n个PMOS晶体管的栅极和漏极接电源电压，其中放电装置的第n个PMOS晶体管使检测装置的第n个NMOS晶体管放电。
图1是本发明电源检测电路的原理图。
图2是电压波形在图1所示的电路接上电源时的波形图。
图3是本发明加到脉冲电源的输出的曲线。
图1示出了本发明电源检测电路100的原理图。电路100的输出端102在电源Vdd104达到某特定值时产生信号(S1)。该输出信号(S1)用以对与其形成一个整体的CMOS集成电路进行初始化。
本发明电路100的工作过程如下。开始时，电源处于关断状态，因而电源电压Vdd104处于0伏。电源接通时，电源电压Vdd104一直上升到最终电压值。本发明电路的主要工作特点即在电源电压处于0伏和处于最终电压之间的这一段时间表现出来。
电源电压为0时，图1所示电路的所有晶体管不导电。电源接通从而电压Vdd104开始上升时，出现下面的一系列情况。电源电压Vdd104达到晶体管(N3)106的阈值电压(约为0.5伏)时，晶体管(N3)106开始导通。与此同时，晶体管(p1)108开始导通。晶体管(P1)108是个PMOS晶体管，因而起电阻的作用，从而(P1)108两端的电压(漏极/源极间电压)仍然小(约0.030伏)。这样，输出端102处的电压和电源电压一样。随着电源电压的继续上升，晶体管(N4)110在电源电压达两个NMOS晶体管阈值电压的电平(约1.0伏)时会导通。这时，晶体管(N3)106和晶体管(N4)110仍然导通。随着电源电压的继续上升，节点(S2)112处的电压开始上升。当电源电压Vdd104达三个NMOS晶体管阈值电压的电平(约2.1伏)时，晶体管(N1)114开始导通。三个阈值电压等于2.1伏而不是3×0.5伏或1.5伏，这是因为(N3)106和(N4)110上的本体效应促使它们的阈值电压在它们开始导通之后上升缓冲慢所致。(N1)114导通时，(N3)106的阈值电压约为0.85伏。(N4)110的阈值电压约0.77伏。因此，(N1)114导通时，电源电压Vdd104等于0.85伏＋0.77伏＋0.5伏＝2.1伏。(N1)114沟道的宽/长比比(P1)沟道的宽/长比大得多。因此，晶体管(N1)114导通时，由于其栅极电压比NMOS晶体管的阈值电压只大几个毫伏，因而所传导的电流量比(P1)108大得多。结果是迫使输出信号(S1)102接近0伏((N1)114在电阻性状态工作时的Vds)。(P1)108的栅极宽度只约5微米，而(N1)114的栅极宽度约为100微米。(N1)114导通时，在输出端(S1)102处有下降边产生。
任何电荷因Vdd104上升而耦合到节点(S2)112时，晶体管(N2)116提供了电荷的放电通路。晶体管(N2)116只有当电源电压Vdd104超过大约一个NMOS晶体管阈值电压(约0.5伏)且节点(S2)112比大约一个NMOS晶体管阈值电压低时才导通。晶体管(N2)116提供一些正反馈。然而，由于电源电压Vdd104通过晶体管(N3)106和(N4)110将节点(S2)112上拉，因而由于(N3)106和(N4)110的栅极宽度可能约为50微米而(N2)116的栅极宽度约为4微米，(N2)116不会保持节点(S2)112的电位。
放电晶体管(P2)118和(P3)120在电源关断时形成电流的放电通路。电源电压Vdd104关断并开始迅速从正常电压慢慢下降至工作电压时，晶体管(P2)118和(P3)120会开始导通。晶体管(P2)118和(P3)120导通时，会从晶体管(N3)106和(N4)110抽取电荷。于是，节点(S2)112和(S3)122很快放电到0.3伏。若Vdd104长时间停留在0伏，放电会继续放到0伏。然而，节点(S2)112和(S3)122处于0伏或0.3伏时，对上升中的Vdd电源104的检测是持续进行的。(P2)118和(P3)120从各节点抽取电荷的速度可通过改变其各自的栅极的宽度加以调节。电压供应检测晶体管(N3)106和(N4)110的结构使它们可以快速放电，从而使供电阈值电路在电源电压Vdd104快速循环改变时可以妥善工作。在上述电路结构的情况下，通过模拟试验确定，使电源电压Vdd104在高于阈值电压的电压电平脉动且脉冲宽度约为50纳秒时，在脉冲升降时间约为4纳秒时阈值电压的精确度在10％上下变化。脉冲宽度保持在50纳秒、脉冲升降时间增加到8纳秒或以上的情况下，阈值检测电压精确度比0.5％好得多。
要改变电源Vdd104的电压检测电平，可以改变电源Vdd104与检测节点(S2)112之间NMOS晶体管的数量。检测电压电平等于(N＋1)乘上晶体管的阈值电压，其中N为电源Vdd104与检测节点(S2)112之间的NMOS晶体管数。图1电路的N是表示晶体管(N3)106的(N4)110的数目，因而N为2，电压检测电平为三个晶体管的阈值电压(约为2.1伏)。给(N3)106和(N4)110多串联上更多的晶体管会人使电源电压检测电平增加到晶体管阈值电压的许多倍。
本发明电路的好处是电路的耗电量极小。Vdd104上升期间，充其量只有很小的电流流经晶体管(N2)116、(N3)106、(N4)110、(P1)108和(N1)114，约为0.0003安。当Vdd达到其稳定状态值时，只有(P1)108和(N1)114抽取小量约0.0003安的直流，其它晶体管没有抽取任何电流。
图2示出了本发明通过模拟试验产生的波形。电源Vdd的波形202从0伏上升3.3伏。检测电压204缓缓上升，达到0.5伏时会促使输出信号206下降。电源电压Vdd202获得约2.1伏的检测电压时，输出信号206产生下降边。节点S3208上的电压在晶体管N3电压阈值偏移时取与电源Vdd相同的波形202。集成电路的线路在输出信号的下降边复原。
图3示出了输出波形304对脉冲电源Vdd302的响应曲线。直线306表示有输出信号304的下降边出现时的电源电压Vdd。脉冲电源波形302的周期为200纳秒，电源电压302两脉冲的复位或检测电压保持不变(2.1伏)。

Claims (8)

1.集成电路的一种电源检测电路(100)，用以指示出耦合到其上的电源电压(104)在其过渡过程中何时超过预定值，检例电路(100)的第一电源端供接收电源电压(104)用，第二电源端供接收地基准电压用，检测电路(100)输出端的输出信号在电源(104)超过预定值时从第一状态转入第二状态，其特征在于，它包括：
检测装置，耦合到电源电压(104)，用以在电源电压(104)达晶体管阈值电压的预定倍数时将检测电压加到检测节点(112)上，电源电压(104)大于预定数的阈值电压而小于预定电压时，检测电压小于电源电压的预定数的晶体管阈值电压；
输出装置，耦合到检测节点(112)和输出端(102)上，用以在检测电压超过晶体管阈值电压时使输出信号从第一状态转入第二状态；
再生装置，以再生的形式将输出信号耦合到检测节点(112)，从而在电源电压(104)低于预定电平而大于晶体管阈值电压时给因电源电压(104)上升而耦合到检测节点(112)的电荷提供放电通路；和
放电装置，耦合在检测装置与电源电压(104)之间，用以在电源(104)关断时使检测装置放电从而便于重复操作。
2.如权利要求1所述的电源检测电路(100)，其特征在于，电源(104)关断时，放电装置使检测装置放电，从而迫使检测装置的所有内部电路节点和检测节点(112)的电压小于0.3伏。
3.如权利要求1所述的电源检测电路(100)，其特征在于，所述检测装置包括：
预定数量的NMOS晶体管，其中第一NMOS晶体管的栅极和漏极接电源电压(104)；且
若预定数量为1，则第一NMOS晶体管的源极接检测节点(112)；
若预定数量大于1，则第n个NMOS晶体管的源极接检测节点(112)，第n个NMOS晶体管的栅极和漏极接第(n－1)个NMOS晶体管的源极。
4.如权利要求1所述的电源部件检测电路(100)，其特征在于，输出装置包括：
一个NMOS晶体管和一个PMOS晶体管，其中NMOS和PMOS晶体管的栅极接检测节点(112)，PMOS晶体管的源极接电源(104)，NMOS晶体管的源极接接地基准端点，NMOS晶体管的漏极接PMOS晶体管接输出端的漏极。
5.如权利要求1所述的电源部件检测电路，其特征在于，再生装置包括：
一个NMOS晶体管，其中晶体管的栅极接输出端(102)，晶体管的漏极接检测节点(112)，晶体管的源极则接接地端点。
6.如权利要求1所述的电源部件检测电路(100)，其特征在于，放电装置包括：
第n个PMOS晶体管，其漏极接检测装置NMOS晶体管的源极，其栅极和漏极接电源电压(104)；
其中，放电装置的第n个晶体管使检测装置的第n个NMOS晶体管放电。
7.一种使电源部件检测电路(100)指示出耦合到其上的电源电压(104)在其改变过程中何时超过预定值的方法，所述检测电路的第一电源端供接收电源电压(104)用，第二电源端供接收地基准电位用，电路输出端的输出信号在电源超过预定值时从第一状态转入第二状态，所述方法的特征在于，它包括下列步骤：
电源电压达预定值时，往检测节点(112)上加检测电压，电源电压(104)大于预定数量的阈值电压而小于预定电压时，检测电压为小于电源电压(104)的预定数量晶体管阈值电压；
将输出信号以再生的方式耦合到检测节点(112)，以便在电源电压(104)低于预定值而大于晶体管阈值电压时给因电源电压(104)上升而耦合到检测节点(112)上的任何电荷提供放电通路；
当检测节点电压超过晶体管对应于超过预定值的电源电压(104)的阈值电压时使输出信号从第一状态转入第二状态；和
电源(104)关断时令检测装置放电，以便于反复操作。
8.如权利要求7所述的方法，其特征在于，它还包括这样的步骤：当电源(104)关断迫使检测装置的所有内部电路节点和检测节点(112)小于0.3伏时促使检测装置放电。
CN96106138A 1995-04-19 1996-04-19 电源检测电路 Pending CN1140903A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US424,936 1982-09-27
US08/424,936 US5552736A (en) 1995-04-19 1995-04-19 Power supply detect circuit operable shortly after an on/off cycle of the power supply

Publications (1)

Publication Number Publication Date
CN1140903A true CN1140903A (zh) 1997-01-22

Family

ID=23684508

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96106138A Pending CN1140903A (zh) 1995-04-19 1996-04-19 电源检测电路

Country Status (7)

Country Link
US (1) US5552736A (zh)
EP (1) EP0739095A1 (zh)
JP (1) JPH08298444A (zh)
KR (1) KR960038400A (zh)
CN (1) CN1140903A (zh)
SG (1) SG54324A1 (zh)
TW (1) TW293910B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1716076B (zh) * 2004-06-14 2012-06-06 株式会社理光 电源装置以及电子设备
CN103178820A (zh) * 2013-03-18 2013-06-26 珠海市杰理科技有限公司 上电复位电路

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5787014A (en) * 1996-03-29 1998-07-28 Intel Corporation Method and apparatus for automatically controlling integrated circuit supply voltages
FR2757713B1 (fr) * 1996-12-19 1999-01-22 Sgs Thomson Microelectronics Dispositif de neutralisation dans un circuit integre
JP2000022512A (ja) * 1998-06-26 2000-01-21 Oki Electric Ind Co Ltd パルス発生回路
KR100514189B1 (ko) * 1999-09-02 2005-09-13 삼성전자주식회사 전자회로 시스템의 전원부 접지 상태 판단 방법
JP4462743B2 (ja) 2000-03-29 2010-05-12 株式会社ルネサステクノロジ パワーオンリセット回路
US6288584B1 (en) 2000-10-05 2001-09-11 Pericom Semiconductor Corp. Zero standby-current power-on reset circuit with Schmidt trigger sensing
US7251737B2 (en) * 2003-10-31 2007-07-31 Sandbridge Technologies, Inc. Convergence device with dynamic program throttling that replaces noncritical programs with alternate capacity programs based on power indicator
JP5570455B2 (ja) * 2011-02-16 2014-08-13 オムロンオートモーティブエレクトロニクス株式会社 漏電検知装置
JP5710307B2 (ja) * 2011-02-16 2015-04-30 オムロンオートモーティブエレクトロニクス株式会社 漏電検知装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3753011A (en) * 1972-03-13 1973-08-14 Intel Corp Power supply settable bi-stable circuit
JPS5951177B2 (ja) * 1977-03-12 1984-12-12 日本電気株式会社 オ−トクリア信号発生回路
DD211027A1 (de) * 1982-10-28 1984-06-27 Mikroelektronik Zt Forsch Tech Schaltungsanordnung zur anfangseinstellung von flip-flops
US4581552A (en) * 1984-02-17 1986-04-08 Texas Instruments Incorporated Power-up clear circuitry having two thresholds
US4634904A (en) * 1985-04-03 1987-01-06 Lsi Logic Corporation CMOS power-on reset circuit
JPS61255121A (ja) * 1985-05-07 1986-11-12 Mitsubishi Electric Corp リセツト信号発生回路
US4717840A (en) * 1986-03-14 1988-01-05 Western Digital Corporation Voltage level sensing power-up reset circuit
US4746822A (en) * 1986-03-20 1988-05-24 Xilinx, Inc. CMOS power-on reset circuit
JP2508697B2 (ja) * 1987-03-27 1996-06-19 日本電気株式会社 半導体集積回路
US5203867A (en) * 1989-10-02 1993-04-20 Texas Instruments Incorporated Method for generating power-up pulse
US4970408A (en) * 1989-10-30 1990-11-13 Motorola, Inc. CMOS power-on reset circuit
EP0496018B1 (de) * 1991-01-23 1996-03-27 Siemens Aktiengesellschaft Integrierte Schaltung zur Erzeugung eines Reset-Signals
US5130569A (en) * 1991-03-12 1992-07-14 Harris Corporation Power-on reset circuit
JPH05259859A (ja) * 1992-02-28 1993-10-08 Oki Lsi Tekunoroji Kansai:Kk オート・クリヤー回路
US5394104A (en) * 1992-06-25 1995-02-28 Xilinx, Inc. Power-on reset circuit including dual sense amplifiers
US5243233A (en) * 1992-09-24 1993-09-07 Altera Corporation Power on reset circuit having operational voltage trip point
ATE179530T1 (de) * 1992-09-30 1999-05-15 Siemens Ag Integrierte schaltung zur erzeugung eines reset- signals
US5323067A (en) * 1993-04-14 1994-06-21 National Semiconductor Corporation Self-disabling power-up detection circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1716076B (zh) * 2004-06-14 2012-06-06 株式会社理光 电源装置以及电子设备
CN103178820A (zh) * 2013-03-18 2013-06-26 珠海市杰理科技有限公司 上电复位电路
CN103178820B (zh) * 2013-03-18 2015-10-21 珠海市杰理科技有限公司 上电复位电路

Also Published As

Publication number Publication date
JPH08298444A (ja) 1996-11-12
SG54324A1 (en) 1998-11-16
US5552736A (en) 1996-09-03
KR960038400A (ko) 1996-11-21
EP0739095A1 (en) 1996-10-23
TW293910B (zh) 1996-12-21

Similar Documents

Publication Publication Date Title
KR100218040B1 (ko) 반도체장치 및 비교회로
CN1140903A (zh) 电源检测电路
KR100593565B1 (ko) 전력오프의매우빠른검출을사용하는전력온검출및인에이블링회로
JP2741022B2 (ja) パワーオンリセツトパルス発生回路
US6046615A (en) Level detection circuit
US4649291A (en) Voltage reference circuit for providing a predetermined voltage to an active element circuit
KR980011440A (ko) 반도체 기판용 전하 펌프
EP0787993A1 (en) Voltage detecting circuit, a power on/off resetting circuit, and a semiconductor device
CN101882926B (zh) 一种恒流驱动芯片上电复位电路
WO2001086314A3 (en) Method and circuit for testing dc parameters of circuit input and output nodes
DE19749602A1 (de) Eingangs/Ausgangsspannungdetektor für eine Substratspannungsgeneratorschaltung
Yasuda et al. A power-on reset pulse generator for low voltage applications
US4992674A (en) Controlled slew peak detector
EP0802632A2 (en) Auto-reset circuit with improved testability
CN108667443A (zh) 一种上电复位电路
JPH0810550B2 (ja) バツフア回路
JP3698550B2 (ja) ブースト回路及びこれを用いた半導体装置
CN112583355A (zh) 高精度张弛振荡器
CN106357249A (zh) 上电复位电路及集成电路
US5128568A (en) Self-biasing timing circuit for achieving long time delays
KR100585144B1 (ko) 차아지 펌핑 효율을 유지하는 승압 전압 발생 회로
JPH0446011B2 (zh)
CN101061549A (zh) 用于拓宽脉冲宽度的系统和方法
JPH02276467A (ja) 昇圧回路
JP3105808B2 (ja) 半導体装置およびこの半導体装置のモード設定方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C01 Deemed withdrawal of patent application (patent law 1993)
WD01 Invention patent application deemed withdrawn after publication