CN1143296A

CN1143296A - 信号处理系统

Info

Publication number: CN1143296A
Application number: CN96104599A
Authority: CN
Inventors: 安东尼·P·克莱登; 理查德·J·甘马克
Original assignee: Discovision Associates
Current assignee: Discovision Associates
Priority date: 1995-06-07
Filing date: 1996-03-27
Publication date: 1997-02-19
Anticipated expiration: 2016-03-27
Also published as: DE69604020T2; IL117743A0; KR100300539B1; DE69613007T2; ES2112222T1; EP0748118B1; DK0748118T3; US5724396A; SG85071A1; JPH09130444A; CA2170344C; GB9511551D0; DE69604020D1; EP0748118A3; AU710586B2; KR970004876A; CA2170344A1; EP0877516A1; ATE201544T1; ES2112222T3

Abstract

一种用于采样接收机的CMOS集成的信号处理系统，包括一定时恢复电路，其中一芯片上数字控制振荡器以开始时等于信号标称波特率的周期T操作并控制以采样速率接收采样的正弦内插器。一环路滤波器偶合到正弦内插器和数字控制振荡器。该配置能处理各种符号速率。该系统包括具有第二芯片上数控振荡器的载波恢复电路、响应第二数控振荡器并接收采样信号的同相分量和正交分量的数字消旋电路。一个自适应相位误差估算电路偶合在一反馈环中。

Description

信号处理系统

本发明涉及对从通信信道接收的信号的处理。具体来说，本发明涉及用于解调适于用在电视信号传送中的信号的一种集成的信号处理系统。

由于信号处理技术的不断发展，使在一个信道中可实现的比特率有所增加，因此固有模拟信号的编码传送目前投入实用的日益增多。同时，新的数据压缩技术趋于减小按可接受的方式代表模拟信息所需要的带宽。

在数字通信中已使用了各种各样的调制技术。例如，正交调幅(QAM)是一种为数字无线电通信专业人员热衷的相当复杂的技术。这种方法涉及两个分开的符号流，每个符号流正交调制两个载波之一。可用下述方程代表一个被发送的QAM信号：

x (t) = \sqrt{2} [\cos (w_{c} t) Σ_{m = - \infty}^{\infty} Re {a_{m}} g (t - mT)]

- \sqrt{2} [\sin (w_{c} t) Σ_{m = - \infty}^{\infty} lm {a_{m}} g (t - mT)]

其中

a_m是被传送符号的一个有限序列；

g(t)是实值的发送滤波器；以及

T是符号周期。本领域的普通技术人员显然可以看出，这个方程等效于分别通过载波信号cos(w_ct)和sin(w_ct)调制两个实值的基带脉冲幅度调制(PAM)的信号。如这里所使用的，上述方程中的第一项称之为“同相”分量，第二项称之为“正交”分量。

这个系统按多级格式例如64QAM和256QAM在5-7比特/秒-Hz之间实现频谱效率。在高信-噪比的应用中QAM是非常有用的。但需要进行双边带调制，对按单边带或残留边带调制方案的相同符号速率来说，这需要增加信道带宽。此外，一般来说需要交叉偶合的信道均衡器来消除信道中的线性畸变，这又使系统的复杂性增大。

QAM的一个变型是正交相移键控(QPSK)，其中传送的是由四个符号组成的信号集合，每个符号都有一个不同的相位和一个恒定的幅度。这个方案是作为由下述方程表示的正交分量之和来实现的：

A_m＝be^jθ其中，θ_m可以是{0、π/2、π、3π/2}中的任何一个。为了保存正交信息就必须发送两个边带。ITU-T采用QPSK调制方案作为直接数字卫星广播的国际标准。在欧洲，在数字式有线广播的数字式视频广播(DVB)标准中使用了16QAM和64QAM。 QAM和QPSK具有相似的编码方案，大体如参照MPEG传送层信息包的图1所示，其中的QPSK和QAM是按照标准DVB-S(欧洲电信标准PrETS300421)和标准DVB-C(欧洲电信标准PrETS300429)实现的。MPEG是本领域中公知的一个标准，其中把数据分组成多个信息包，每个信息包包含188个字节。这个数字是为了和异步传送方式(ATM)发送、另一个公知的电信标准兼容而选定的。在相应的DVB标准中规定了编码过程的各个方面，其中包括：用于同步的随机化和同步反向；Reed Solomon编码；Forney隔行扫描；对于DVB-S情况的卷积编码，和字节/m字节组的地址变换，以及对于DVB-C情况的微分地址变换。

本领域当前正在力争在使用数字技术的诸如有线电视和直接卫星电视的应用中更加有效地发送视频和音频数据。

本发明的主要目的是提供一种在一个约束信道中用于数据通信的改进的信号处理系统。

本发明的另一个目的是提供一种用于以高的比特率接收并解码数据(如，视频和音频信号)的改进的、经济的设备。

本发明的第三个目的是提供一种按照一个通信系统中的调制器频率对解调频率进行经济的和可靠的锁定的改进的设备。

本发明的第四个目的是提供一种按照一个通信系统中发送数据的速率对数据采样频率进行经济可靠的锁定的改的设备。

本发明的这些目的和其它的目的是通过一种信号处理设备实现的，该设备用于处理通过以采样速率操作的采样器采样的信号。该设备包括：一个按采样速率操作的时钟；按周期T操作的第一数字控制振荡器，周期T在开始时等于信号的标称波特率；一个内插器，最好是一个正弦内插器，它以采样速率接收采样值；以及，一个环路滤波器，它偶合到正弦内插器上。环路滤波器响应于周期T和接收到的采样信号的符号速率之间的差值产生一个输出。第一数字控制振荡器响应于环路滤波器，并且产生一个代表相继采样之间的内插距离的输出信号。正弦内插器按照内插距离内插已接收到的采样值，并且产生一个代表内插的采样值的输出信号。

按本发明的一个方面，要对输入信号进行调制，并且该设备进一步还包括一个I、Q解调器。将第一和第二模拟-数字转换器分别偶合到解调器的同相输出端和正交输出端，其中的正弦内插器接收同相和正交信号。

按本发明的另一方面，环路滤波器接收内插采样的同相分量，并且按照下述方程计算误差信号：

其中，I是同相分量，T是符号周期，r是不同采样之间的间隔。

按本发明的第三方面，环路滤波器接收内插采样的同相分量和正交分量，并且按照下述方程计算误差信号：

其中，I是同相分量，Q是正交分量，T是符号周期，r是不同采样之间的间隔。

按本发明的第四方面，第一数字控制振荡器、正弦内插器、和环路滤波器构成一个集成的半导体电路，并且最好是一个CMOS电路。

该设备还包括一个匹配滤波器，它的输入端偶合到正弦内插器上，它的输出端偶合到环路滤波器上。该匹配滤波器最好是一个平方根升余弦滤波器。

第一数字控制振荡器的输出包括一个第一输出信号，一旦状态Ω超过符号周期的一个时间分割，就产生第一输出信号，并且正弦内插器响应第一输出信号产生一个输出。第一数字控制振荡器的输出包括一个第二输出信号，第二输出信号由符合下述方程的值Δ代表：

其中，系统时钟是时钟速率，波特率是标称波特率，Ω是代表第一数字控制振荡器的一系列已经过去的操作周期的状态，并且正弦内插器在接收到第二输出信号时发生一个内插采样。

按本发明的一个方面，正弦内插器是一个包括第一和第二正弦内插器的单元，第一正弦内插器接收采样的同相分量，第二正弦内插器接收采样的正交分量。该正弦内插器最好还包括一个具有一组系数的有限脉冲响应滤波器。

按照本发明的又一方面，该组系数包括多个组，该正弦内插器设有一个包含多个系数的可寻址存贮器。

按本发明的另一方面，正弦内插器完成在一个所需的正弦内插点之前和之后的多次正弦内插操作，并且该设备进一步还包括一个在多个正弦内插操作上实现线性内插操作的线性内插器。

本发明提供一个处理调制信号的电路，该电路包括：一个半导体集成载波恢复电路，用于控制包括一个第二数字控制振荡器的解调器；以及，一个数字消旋电路，它响应于第二数字控制振荡器，并且接收采样信号的同相分量和正交分量。该载波恢复电路进一步还包括：一个相位误差估算电路，它偶合到消旋电路的输出端；以及，一个环路滤波器，它偶合到相位误差估算电路的输出端；其中的第二数字控制振荡器响应于该环路滤波器。

按本发明的下一方面，该电路按自适应方式估算相位误差，并且执行最小均方算法。该电路包括：第一和第二限幅器，它们分别接收已消旋的同相值和已消旋的正交值；第一和第二减法器，用于分别确定在已消旋的同相值和已限幅的同相值之间、和已消旋的正交值和已限幅的正交值之间的第一、和第二差值；以及，一个变角器，它接收第一和第二差值并输出一个相位误差估算值。

该集成电路最好是一个CMOS电路。

本发明提供一个以调制载波频率处理已调制信号的信号处理设备，该设备包括：一个解调器；一个采样器，它以一个采样速率对该解调器的输出进行操作；以及，一个载波恢复电路，用于按照调制载波频率控制解调器。该载波恢复电路包括：一个第二数字控制振荡器；一个相位误差估算电路；一个数字消旋电路，它响应于第二数字控制振荡器，并且接收采样信号的同相分量和正交分量；以及，一个环路滤波器，它偶合到消旋电路的输出端；其中，第二数字控制振荡器响应于环路滤波器。将采样器和载波恢复电路集成为一个半导体集成电路，最好是CMOS电路。

按本发明的一个方面，载波恢复电路按照最小均方算法自适应地估算相位误差。该载波恢复电路包括：第一和第二限幅器，它们分别接收消旋的同相值和消旋的正交值；第一和第二减法器，用于分别确定消旋的同相值和限幅的同相值之间、以及消旋的正交值和限幅的正交值之间的第一、和第二差值；以及，一个变角器，它接收第一和第二差值并输出相位误差估算值。

本发明提供一种用于处理由以采样速率操作的采样器采样的调制信号的信号处理设备。该信号具有标称的波特率。该设备包括：一个时钟，它以采样速率操作；以周期T操作的第一数字控制振荡器，周期T在开始时等于标称波特率；以及，一个正弦内插器，它以采样速率接收采样。偶合到正弦内插器和第一数字控制振荡器的一个第一环路滤波器响应于周期T和采样信号的发送符号速率而产生一个输出，其中第一数字控制振荡器响应第一环路滤波器并产生代表相继采样之间的内插距离的一个输出信号，并且正弦内插器按照该内插距离内插接收到的采样，并且产生代表内插的采样的一个输出信号。一个载波恢复电路包括：一个第二数字控制振荡器；一个相位误差估算电路；一个数字消旋电路，它响应于第二数字控制振荡器，并且接收采样信号的同相分量和正交分量；以及，一个第二环路滤波器，它偶合到消旋电路的输出端；其中，第二数字控制振荡器响应于第二环路滤波器。第一和第二数字控制振荡器、正弦内插器、第一和第二环路滤波器、以及数字消旋电路都集成在一个半导体集成电路上。

按本发明的一种形式，一个模拟-数字转换器单元以采样速率采样一个输入信号，并且有一个偶合到正弦内插器的输出端。该模拟-数字转换器单元集成在一个半导体集成电路中。

按本发明的下一方面，对输入信号进行调制，该设备进一步包括一个I、Q解调器和一个采样器，该采样器包括分别偶合到该解调器的同相输出端和正交输出端的第一和第二模拟-数字转换器，其中正弦内插器接收采样器的同相和正交输出。

为了更好地理解本发明的这些和其它目的，应参照本发明的详细描述，其中结合下述附图给出了实例，这些附图是：

图1是说明QAM和QPSK编码和调制的方块图；

图2是表示一个通信系统的调制和解调的方块图；

图3是图2所示的调谐器和I、Q解调器的一个更加详细的方块图；

图4是表示图2所示的调制器电路的一部分的方块图；

图5是表示在已知的采样点之间内插的采样点的曲线图；

图6是在一个现有技术的接收机中的一个载波恢复电路和定时恢复电路的方块图；

图7是图6所示的载波恢复电路的一个更加详细的方块图；

图8是图6所示的定时恢复电路的更加详细的方块图；

图9是说明Gardner算法的示意图；

图10是按本发明的载波恢复电路和定时恢复电路的方块图；

图11是表示图10所示的定时恢复电路的更加详细的、部分示意的方块图；

图12是说明图11所示的定时恢复电路中的数值控制振荡器的示意图；

图13是说明图11的电路的操作的示意图；

图14a和14b是具有不同延迟值的正弦脉冲曲线图，它们有助于理解图11-13所示电路的操作；

图15a、15b、15c是表示正弦内插过程的曲线图；

图16是用在图10所示的电路的正弦内插器电路中的滤波器的示意图；

图17是可用在图10电路中的线性内插单元的示意图；

图18是用在图10电路中的一个匹配滤波器的示意图；

图19是按本发明的载波恢复电路的方块图；

图20是用在图19的载波恢复电路中的一个自适应相位跟踪电路的方块图；

图21是用在图19电路中的一个跳跃加法器的电路示意图；

图22是按本发明的一个替换实施例的载波恢复电路和定时恢复电路的方块图；

图23是用在图22所示电路中的一个Hilbert滤波器的更加详细的示意图；

图24是说明坐标转动误差的示意图；以及

图25是表示本发明第二替换实施例的方块图。

图2和图3表示一个数字接收机50的构成。虽然参照一个特殊的数字接收机来说明本发明，但本领域的普通专业人员将会理解，按许多调制和解调形式都能实施本发明，其中只需把解调频率精确锁定在调制频率即可。类似地，这里所述的技术可以应用到许多需要仔细进行模拟信号至数字信号的同步转换的系统。

图2表示一个包括数字接收机50的通信系统的方块图。调制器20调制并发送穿过通信信道22的信号，该信号由接收机前端23接收并在I、Q解调器21中解调。在一个模拟-数字转换器ADC60中采样该解调信号。在定时恢复电路62中完成定时恢复。在载波恢复电路64中完成载波恢复。该接收机一般包括一个自动增益控制(AGC)电路66。通过匹配滤波器68处理采样数据，然后将采样数据送到限幅器69和误差校正电路72，对此下面再进行讨论。

在接收机前端23，将一个射频放大器52偶合到通信信道22。该信道一般是一个约束信道，例如卫星的下行线路、或电视电缆，但可以是任何一种通信信道。通过第一解调器24把射频放大器52的输出解调到一个第一中间频率，然后使其通过一个带通滤波器15。第一解调器24是公知的类型，它的频率由电压控制振荡器33控制，振荡器33通过微处理器接口29编程，而接口29是通过数字/模拟转换器37操作的。在I、Q解调器21(图2)中使用其中包括的解调器子单元1、2把放大器31输出的中间频率(IF)信号解调成一个复合基带表示，并使它们通过低通滤波器3、4，以产生输出信号：I数据和Q数据，即分别为同相分量和正交分量。使用高速模拟-数字转换器单元ADC60把这些信号转换成数字表示。

如图4所示调制由信道22接收的信号。分别通过平方根升余弦滤波器5和6滤波由同相分量I数据和正交分量Q数据组成的脉冲，在乘法器7、8中将该脉冲调制在载波频率为ω_c的正交载波上，并在加法器9中对脉冲求和。一般来说，要和期望的信号10一道发送邻近通带的信号。在典型的应用中，整形脉冲的剩余带宽超过奈奎斯特最小值35％。该调制器可任意包括一个中间频率(IF)级(未示出)。对于33毫微秒的符号周期T，奈奎斯特频率约为15兆赫，这等效于约30兆赫的通带。对于这样的信号，可能需要3分贝滚降的一个40.5兆赫的信道。在设计接收机和解调器时，必须考虑邻近的信道、信道畸变、和噪声。解调的细节由通信信道确定。

再次回到图2，高速模拟-数字转换器ADC60提供用于定时恢复电路62的一个输出，以保证由ADC60的准确采样。为了能成功地恢复原始数据，该接收机需要至少完成以下任务：

(a)把解调频率锁定到调制频率；

(b)把数据采样频率锁定到发送的符号速率；

(c)调节调谐器增益以得到最佳的信噪比；

(d)完成脉冲整形操作以把符号间干扰(ISI)减至最小；

(e)完成奈奎斯特滤波器操作以排除信道外噪声。

载波控制电路64控制I、Q解调器21，以恢复正确的频率和相位。AGC电路66反馈到射频放大器52。AGC电路66和载波恢复电路64全都偶合到ADC60的输出端。通过匹配滤波器68滤波来自ADC60的主数字数据流，匹配滤波器68精确匹配发送滤波器(未示出)的特性。限幅器69从滤波器68的输出提取数据，确定最近的合理坐标点，并以适当的格式向误差校正电路72提供一个表示。在DVB标准中规定了误差校正指标，因为这不在本发明的范围之内，所以这里对此不作进一步讨论。

在进一步详细描述优选实施例之前，我们相信比较图6-9能更加清楚地理解本发明，图6-9表示载波恢复和定时恢复问题的常规解决方法。在调谐器中使用了一个芯片外的I、Q正交解调器10。通过载波恢复电路模块44控制一个外部电压控制振荡器42，以将解调器时钟锁定到发送信号的频率和相位。一般可在几兆赫的范围内调节电压控制振荡器42。通过外部控制振荡器46、一般是一个晶体振荡器将发送电路的采样锁定到发送符号的速率和相位。通过定时恢复电路48控制振荡器46，但一般只限于几百千赫的范围。因为不同的卫星收发机和有线电视系统使用了不同的符号速率，所以可能需要多个电压控制振荡器(未示出)来适应发射设备的差异，或者将设备的应用仅限制在一个特殊的发送系统。在模拟-数字转换器45、47中，以T/2系统时钟速率采样解调的数据。因此系统时钟以30兆波特的符号速率在60兆赫运行。对于Gardner定时恢复环路，需要进行T/2采样操作。但在定时恢复环路之外的电路，一般以一个较慢的速率T计时，以简化实施方案并减小电路面积。经匹配滤波器54、56滤波后I、Q输出58、59送到限幅器和误差校正电路(未示出)，这些电路是特殊应用需要的。

匹配滤波器54、56一般是作为平方根升余弦滤波器实施的，它有一个剩余带宽α＝0.35以符合DVB的规定。这些滤波器与用来发送输入信号的发送滤波器(未示出)匹配，以便将信号恢复到它的发送前的特性。

载波恢复电路44可以作为一个常规的Costas环路实施，如图7的标号61所示。信道发生了变化后，可能存在一个明显的频率误差，必须在获取相位之前确定这个频率误差。可以使用误差信号67正比于频率误差的这种类型的频率锁定环路、或者使用频率扫描方案来确定开始时的频率误差。

在图8中较详细地表示出定时恢复电路48。使用一种常规的Gardner算法，该算法通过A/D转换器45、47以及单元55、57获取T/2采样的定时采样点。使用偶数的采样作为数据采样，而奇数的采样对应于过零点。按照下述方程来计算误差：

其中：

I是同相输出；

Q是正交输出；

T是符号周期；

r是偶数采样的采样时间；

在Gardner，Floyd M.的文章“A BPSK/QPSK Timing-ErrorDetector for Sampled Receivers”(IEEE Trans，Comms，COM-34，1986年5月，423-429页)中，详细地说明了Gardner算法。从定性角度看，该误差信号表示定时采样点为了把奇数的T/2采样锁定到两次采样之间的中点、并把偶数采样点锁定到附近的最佳采样点所必须移动的方向。因为数据在实际系统中已被随机化，所以存在足够大数目的过零点。

按照该算法，在减法器38、39中计算随后一个偶数采样和前一个偶数采样之间的差值。在乘法器41、43中将这个差值乘以在此之间的奇数采样值。参照图9来说明采样点过早的情况。对于下降沿70，中间的奇数点71为正值。因为后一个点73比前一个点74更加接近零线，所以奇数点73、74之间的差值为负值。因此，乘积为负值。对于上升沿80，奇数中间点78为负值。相继偶数点82、84之间的差为正值。因此，乘积也为负值。

类似的分析表明，对于过迟的采样Gardner算法在上升沿和下降沿都产生正值。为简洁起见对此不再重复。

该误差值表示采样点必须向哪个方向移动才能正确地校准它。

当采样点正确时，除了噪声和内部符号干扰(ISI)效应外，由Gardner算法得到的误差值是零。但噪声效应的平均值为零。

经过处理后，对偶数的采样进行限幅，以给出可加到误差校正电路的重新构成的数据。在消旋之前舍弃奇数的采样。当然，借助于适当修改的定时恢复电路，对奇数的采样值进行限幅并且舍弃偶数的采样值也同样是可能的。类似地，可使用以T的其它划分所进行的采样。虽然在过零点用奇数的采样进行锁定不能保证一定能找到数据的最佳采样点，但这个方案在实践中却能满意地工作。还可以使用更加紧密地锁定到具有最大校正似然性的点上的其它一些方案，但这些方案一般说来实施起来都比较复杂。

定时恢复电路48中的逻辑是以T为单位操作的，这是因为仅每隔一次采样就产生一个误差估算值的缘故。但一个偶数的采样在移位寄存器63、65、75、77(图8)中传播到下一个偶数位置需要两个T/2周期。因为采样是以T/2单位计时的。

现在开始参照图10说明本发明的一个优选实施例。该优选实施例比上述传统电路优越之处是载波和定时环路全都在数字范畴内实施，并且全都集成在一个CMOS芯片上。结果，减少了外部系统部件的成本。这种结构的另一个优点是，解调器能够以许多不同的符号速率操作，或者说能够使用可变符号速率技术操作。正如以上讨论过的，现有技术的解决方案是需要可变晶体控制振荡器去和符号速率匹配的。

使用了一个传统的芯片外I、Q基带解调器140。一个适宜的I、Q正交基带解调器是GEC Plessey SL1710 I、Q解调器。外部采样定时恢复环路已由固定频率的系统时钟120代替，系统时钟120对逻辑进行计时。系统时钟频率必须至少等于数据的奈奎斯特频率，或者按另一种方式保证满足数据的奈奎斯特频率。芯片上的内插器单元130在定时恢复环路125的控制下产生同步的、T/2间隔开的采样值。在每个系统时钟点，通过内插器单元130产生或者为1、或者为0的T/2采样值。一旦已经产生了采样，就通过对“有效的”控制选通信号170(图11)的判断把这种情况通知给随后的硬件模地

如图6所示的包括外部电压控制振荡器46在内的外部载波恢复电路已用固定频率的外部晶体振荡器145代替。振荡器145是与芯片上的数字消旋器150和芯片上的载波恢复环路155协调动作的。消旋器150和载波恢复环路155都是可由以T为间隔的采样操作的。按照DVB规定，把I和Q输出152、154加到限幅器和误差校正电路。定时恢复

图11和12更加详细地表示出本发明的定时恢复电路。以系统时钟速率采样正交解调的数据，该时钟速率如以上所述必须至少等于输入数据的奈奎斯特频率。如图12所示，总的以210表示的芯片上的数字控制振荡器保持符时间的计数。数字控制振荡器210的状态Ω代表已经过去的符号周期数的一个固定点计数。在每个系统时钟点，状态Ω在寄存器260中增加一个值，该值等于标称波特率/系统时钟速率，使用控制信号262可从该标称值开始对这一数值进行调节。在一个倒数产生器240中取出寄存器260中该值的倒数。在乘法器241中将该倒数乘以[(2Ω)mod1]/2，并在饱和模块242中将其限制在一个小于1的值。

现在参照图11和13，其中表示说明图11所示电路的操作的一个实例，其中(标称波特率/系统时钟速率)＝0.4。一旦状态Ω通过一个T/2标记、在图13中用下边一行朝上的箭头表示的，数字控制振荡器210就输出一个信号215和一个数值Δ217，该数值代表相继采样之间的内插距离并且由下式给出：

信号215和Δ217由正弦内插器单元222接收，正弦内插器单元222包括分别用于同相分量和正交分量的单个正弦内插器221a、221b。内插器单元222然后根据内插距离产生一个采样值。Δ的值大于或等于0并且小于1，但是被表示为一个固定点的数。大于或等于1的数值在刚好小于1处饱和。当控制信号为正时，在偶然的情况下可能算出Δ值大于1。在这些条件下，将Δ值限制在刚刚小于1。分别按照Δ值是1还是0去指示正弦内插器单元222产生超前的或是滞后的采样。内插器覆盖的采样时间宽度是一个系统时钟周期。

数字控制振荡器210在定时环路中根据Gardner算法操作。还可以使用其它的定时恢复算法，例如Müller和Müller算法。使用二阶环路滤波器259。在该电路中包括一个比例-积分(PI)控制器211。选择控制器211的比例和积分增益常数，以给出所需要的衰减系数和固有频率。对于初始的信道数据获取，最好使用相当高的固有频率，以使锁定时间最小并能保证数据获取。在此之后，改变该系数以减小环路带宽并使其对噪声和起伏不灵敏。这种“齿轮式移动”操作改善了整个系统的比特误差率。

因为Gardner算法采用的是无内部符号干扰(ISI)的数据，所以电路中包括有匹配滤波器254、256，它们最好是平方根升余弦匹配滤波器。这些匹配滤波器不可能设置在内插器单元222之前，因为这些匹配滤波器具有为T/2采样的数据而设计的硬线连接的系数。如以上讨论过的，Gardner算法要使用T/2采样表锁定定时采样点。该环路最好能以下述方式获取采样点，即奇数采样在输入数据的过零点，并且使用偶数采样作为数据采样。

按照下述方程，在存在对正弦内插器单元222的系统时钟速率采样和出现内插的采样之间加上一个延迟：

延迟＝D＋kδ其中：

δ＝(系统时钟周期/N)；

N是正弦内插点的数目；

k＝(整数的)内插距离ΔN；并且

D＝硬件中内含的恒定延迟。

正弦内插器单元222是基于以系统时钟速率计时的有限脉冲响应滤波器，其中的系数是从一列N组系数选择出来的，每一组系数都内插一个不同的延迟。数字控制振荡器210输出的内插距离决定了使用哪一组系数在Δ从0变到1时产生一个指定的采样。参照图5就可理解这一点，在图5中的椭圆形记号代表内插的可能性。正弦内插的基础是采样理论，该理论证明：使用正弦脉冲可以重构已按奈奎斯特方式采样的信号，这等效于在该频域完成了低通滤波操作。通过下述方程给出这个输出：

Y (t) = Σ_{k = - \infty}^{\infty} \times (kT) \sin c [\frac{Π (t - kT)}{T}]

从图15a-15c可以看出，重构的波形580是有代表性地由线582、584和586表示的所有分量之和。如图15b所示，在每个采样点只有一具非零的分量。为使实施成为可能，即为了最终构成系统，必须对正弦脉冲的尾部进行修整。这样做引入的误差是可以忽略的。为了在已知的采样之间的一个点处内插信号值，必须对在这一点上每个已知采样所作出的贡献求和。根据采样的幅度和正弦脉冲的形状计算这些贡献。使用FIR滤波器250(图16)对这些贡献进行计算和求和。根据系统时钟速率的正弦脉冲来计算滤波器250的系数。

如图16所示，该有限脉冲响应(FIR)滤波器250有多个乘法器252，每个乘法器252有一个小型只读存贮器(ROM)251。这些乘法器252并行操作。为清楚起见图中只表示出最左边的乘法器252的ROM251，但应该明白，每个乘法器都按可操作方式与一个ROM相关联。可以按另外的方式使用许多形式的存贮器。例如在某些应用中，可能期望在一个微处理器(未示出)的控制下操作该接收机，并且用可编程数值将存贮器ROM 251实施成一个RAM。用于采样接收机的微处理器接口是众所周知的，这里对此不作进一步的讨论。在ROM251中存贮用于每个延迟相位的系数，并且按照数字控制振荡器210产生的内插距离由寻址逻辑249在ROM251中选出一个合适的系数。用于ROM 251的寻址装置是常规的装置。滤波器250包括具有多个抽头位置258的移位寄存器257。

存入ROM251中的系数基于系统时钟速率的正弦脉冲。零延迟系统具有中心在零处的正弦脉冲，并且模拟Δ＝0时最晚到达的信号。最大的延迟系数对应于中心在(N－1)/N系统时钟周期的一个正弦脉冲，并且一旦Δ＞(N-1)/N，就使用该最大延迟系数。

使用下述通用公式产生升余弦的正弦脉冲系数(最好α＝0.35)：

c (x) = [\frac{\sin (\frac{Πx}{T})}{\frac{Πx}{T}}] [\frac{\cos (\frac{αnx}{T})}{1 - {(\frac{2 αx}{T})}^{2}}]

其中：

x = cT \cdot n (\frac{T}{N})

并且

C是系数数(例如，-2、-1、0、1、2)；

n是内插距离0、......N-1；

在下述的表中给出了用于6个抽头、8个相位的内插器的抽头值。第8行未实施。

表1

6抽头8相位内插-FIR滤波器系数

组(n)	Δ	C₀	C₁	C₂	C₃	C₄	C₅
组(n)	Δ	C₀	C₁	C₂	C₃	C₄	C₅	0	0≤Δ＜0.125	0	0	1.000	0	0	0
1	0.125≤Δ＜0.250	0.033	-0.093	0.974	0.127	-0.042	0.014	0	0≤Δ＜0.125	0	0	1.000	0	0	0
1	0.125≤Δ＜0.250	0.033	-0.093	0.974	0.127	-0.042	0.014	2	0.250≤Δ＜0.375	0.053	-0.150	0.895	0.281	-0.089	0.030
3	0.375≤Δ＜0.500	0.061	-0.171	0.772	0.450	-0.132	0.046	2	0.250≤Δ＜0.375	0.053	-0.150	0.895	0.281	-0.089	0.030
3	0.375≤Δ＜0.500	0.061	-0.171	0.772	0.450	-0.132	0.046	4	0.500≤Δ＜0.625	0.057	-0.163	0.619	0.619	-0.163	0.057
5	0.625≤Δ＜0.750	0.046	-0.132	0.450	0 772	-0.171	0.061	4	0.500≤Δ＜0.625	0.057	-0.163	0.619	0.619	-0.163	0.057
5	0.625≤Δ＜0.750	0.046	-0.132	0.450	0 772	-0.171	0.061	6	0.750≤Δ＜0.875	0.030	-0.089	0.281	0 895	-0.150	0.053
7	0.875≤Δ＜1.000	0.014	-0.042	0 127	0.974	-0.093	0.033	6	0.750≤Δ＜0.875	0.030	-0.089	0.281	0 895	-0.150	0.053
7	0.875≤Δ＜1.000	0.014	-0.042	0 127	0.974	-0.093	0.033	8	未使用	0	0	0	1.000	0	0

在加法器单元253中对乘法器250产生的数据求和，并且将其作为内插数据输出。

参照图5、14a、14b、和15a-15c可以进一步领会正弦内插器单元222的操作，其中加有两个典型的延迟。对于这些实例，假定内插器有一个6抽头的滤波器和8个相位。在实用中按照应用和期望的分辨率来选择抽头和相位的数目。在图14a中，表示的是组0的系数。只有中心抽头系数不为零。因此，输出的数据只是基于位置255的模拟-数字值的内容，该内容再乘以存贮在它的相关的ROM(未示出)中的值。在图14b中，涉及一个较长的延迟，所选的是组0-8中的组7，它的系数如图所示。例如，中心抽头的系数值为0.974。内插时利用了所接收数据的已知正弦脉冲形状。

最好把数字控制振荡器、正弦内插器、和环路滤波器组成一个半导体集成电路，它可以是一个CMOS电路。

通过加入一定大小的线性内插可有选择地增加该单元中的内插精度，如图17所示，图17表示一个线性内插单元267。线性内插单元267完成对正弦内插值的线性内插。如图5所示，一个所需的内插点261分别由前一个和后一个正弦内插点265和263所包围。根据点265、263来完成确定该点261的值的线性内插。在图17中，

δ＝(系统时钟周期/N)；

N是正弦内插点的数目；

k＝(整数)内插距离ΔN；

D＝内含在硬件中的恒定延迟；以及

f＝(分数)内插距离ΔN。

每个系统时钟采样都在正弦内插单元266、268中正弦内插在内插点k和k＋1上。分别在乘法器269、264中将该内插的结果乘以1-f和f，并且在加法器270组合相乘的结果。然后输出一个内插的采样值。

现在参照图11和18，匹配滤波器254、256是作为有限脉冲响应滤波器实施的，并且是由内插器单元222产生的有效信号、选通信号170允许操作的。图18表示一个典型的滤波器290。借助于有效信号170来允许移位寄存器280的操作。对于每个有效的输入采样，产生一个输出采样。假定剩余带宽α＝0.35，对T/2 FIR平方根升余弦滤波器计算FIR系数C₀......C_n。虽然在滤波器内硬件实际上是以较快的速率即，系统时钟120的速率(图10)计时的，但使用了有效选通信号170可模拟T/2的系统时钟的计时。载波恢复

下边参照图19和20开始说明载波恢复环路，图19和20表示出：costas算法相位误差估算部分315、二阶环路滤波器320、数字控制振荡器310、和数字消旋电路317。这个电路跟踪在外部调制和解调链路中的任何频率误差和相移。附加的自适应环路电路319最好按最小均方(LMS)算法操作，以便自适应地估算由交流声和抖动引起的解调相位噪声误差。

sinθ和cosθ控制消旋电路317。它们是使用存在一个ROM(未示出)中的查找表产生的。三角学查找表的设计是公知的。

消旋器把输入数据转动了θ。今(I、Q)代表幅度(I²＋Q²)的矢量，并且自变量tan^-1(I/Q)= 。因此，I=sin ，并且Q=cos

，我们要求消旋的I=I′=sin( ＋θ)，并且Q′=cos(

＋θ)。

Ｉ′＝sin cosθ－cos

sinθ＝Icosθ－Qsinθ：并且

Q′=Qcosθ－Isinθ这是由消旋电路317中所示的乘法器和加法器网络实现的。costas相位误差估算部分315是这个环路的最后一部分。

还要使用与相位估算部分315协同动作的消旋器317来校正相位噪声和抖动。由相位误差的LMs自适应估算值来跟踪这种抖动。现在参照图20，表示为带分数部分的固定点数目的消旋的I值和Q值在限幅器332、334中分别被限幅，使它们为最靠近的合理坐标值。对于QPSK，这个值为+1或-1。在减法器336、338中，获得消旋的值和限幅后的值之间的差值，并且由此形成误差。将I和Q误差值转换成角误差估算值θ误差。对于QPSK调制，按照下述的表2，从包含在变角器331中的开关网络可得到该θ误差。变角器331的输出是相位抖动或交流干扰误差θ估算值的一个自适应LMS估算值。还可以使用在我们的相关申请序列号No.08/481,107中公开的相位误差估算电路，在这里参照引用了该申请，还可以有许多其它的相位误差估算电路，例如实施Costas算法的电路。

LMS算法和它的符号变量都是公知的，这里对此不作进一步的说明。例如参见“Digital Communication”(第二版，作者：Ed-ward A.Lee和David G.Messerschmitt，Kluwer Academic出版社，第11章)。

该自适应算法对标准的LMS算法略加修改，即给θ估算值一个泄放值(leak)。在正常情况下，该泄放值是零；但在每个第N个周期时，该泄放值是-(sin(θ估算值))。这就能防止θ误差增长到超过了操作极限。

Costas环路用轴上的坐标点即，(1，0)、(0，1)、(-1，0)、(0，-1)进行锁定。因此，在如图24所示的给定实例中，可将该误差估算为：θ误差＝sin^-1(I误差)，这可以近似为：θ误差＝I误差。对于其它的一些坐标点，类似地有：θ误差或者是+或-的I误差，或者为+或-的Q误差，如以下表格所示。图24给出了θ误差的几何表示。

表2

θ误差的近似

坐标		θ误差
坐标		θ误差	Q＝1	I＝0	I误差
Q＝0	I＝1	-Q误差	Q＝1	I＝0	I误差
Q＝0	I＝1	-Q误差	Q＝-1	I＝0	-I误差
Q＝0	I＝-1	Q误差	Q＝-1	I＝0	-I误差

QAM调制方案的误差计算更加复杂。

像在这里上述公开的定时恢复控制环路那样，在二阶环路320中的比例和积分增益常数(PI)控制器321也是从宽的带宽值开始启动的以把数据获取时间减至最小，而后把该控制器321移动到一个较低的带宽值组以便在一旦实现锁定时使系统的比特误差率变为最佳。按照特定应用的要求能够很容易地选择该选定的数值。

在信道变化后可能存在一个明显的频率误差，必须在获取相位之前确定该频率误差。最好能实现一个能够获取起始频率误差的频率锁定环路(即误差信号正比于频率误差的环路)或实现一个频率扫描获取方案。参照图21说明一个实现锁定的电路，该电路和频率及相位锁定环路电路321相关联。如果比例积分环路320不能锁定到接收的中间频率信号的频率，则图21的电路允许数字控制振荡器310以不连续的间隔从一个频率“跳跃”到另一个频率，以搜寻输入信号的载波。在图21中用标号458表示的、PI控制器321的输出的高阶位与从状态机461取得的跳跃输入450组合起来提供给跳跃加法器414。加法器414输出一个频率偏差信号452，信号452由数字控制振荡器310接收。第二实施例

在解调时不能同时产生同相分量和正交分量的许多调制形式对本领域来说都是公知的。例如，通过对脉冲基带信号进行幅度调制，并且对幅度调制(AM)的信号的冗余边带进行压缩，可实现残留边带(VSB)调制以保持带宽不变。通常压缩的是较低的边带。按VSB的数字形式，使用数字脉冲幅度调制(PAM)信号。下面参照图22公开的本发明的替换实施例适合于接收VSB信号，对于许多其它的调制方案而言，情况亦是如此。像第一实施例那样，将模拟-数字转换器560的输出加到正弦内插器单元522和定时恢复电路525，而在单元522的后边是匹配滤波器552。这些部件的细节和第一实施例相同，这里勿需重复。消旋电路550和载波恢复电路555的结构都和第一实施例相同。但消旋电路550需要一个正交输入，当在由模拟-数字转换器560输出的采样的解调信号中缺少正交输入时就必须产生这个正交输入。仅用同相分量就能够按照Gardner算法操作该定时恢复电路525，在这种情况下以上给出的误差信号为：

其中

I是同相输出；

T是符号周期；并且

r是偶数采样的采样时间。

通过如图23所示的Hilbert滤波器产生Q输入。Hilbert滤波器的脉冲响应和传递函数由下式给出：

h (t) = \frac{1}{Πt}

H(j，ω)＝-jsgn(ω)

Hilbert滤波器是一个十一抽头的FIR滤波器，它的构成方式与FIR滤波器290(图18)大致相同。按照滤波器的长度方向，将滤波器组织成按串行方式操作的多个单元。在图23中表示出一个单元782，应该理解的是其它一些单元的结构和单元782完全相同。为减少硬件，乘法器786在数据移位寄存器783的系数和抽头中是共享的。

下面描述单元782的乘法器-累加器单元705。数据移位寄存器783包括寄存器711、712、713和714，并且按T(例如，133毫微秒)计时。因此移位寄存器711-714的输出只在每个133毫微秒时才发生改变。连接一个乘法器与每个寄存器711-714，总共有4个乘法器，就可构成单元782。但因乘法器786的操作时间仅为33毫微秒(T/4)，所以可以将单元782设计成只有一个乘法器786，乘法器786通过开关710在4个数据寄存器711-714之间进行切换。为乘法器786提供4个系数寄存器720-723。当然，还需切换这4个系数寄存器720-723，在图23中用开关724表示出。该滤波器结构要求按下述方程产生该单元的输出：

{CC}_{out} = Σ_{n = 0}^{3} D_{n} C_{n}

其中：

CC_out是单元输出；

D_n是第n个数据移位寄存器的内容；以及

C_n是第n个系数寄存器的内容。使用加法器726累加CC_out。锁存每个单元705的单个输出CC_out，并在加法器树形网络727中对输出CC_out求和。因为乘法器需要占据每个单元的最大面积，所以节省了大量的芯片面积。第三实施例

这里参照图25公开本发明的第三实施例。第三实施例的结构类似于第一实施例。如果参照结合第一实施例讨论过的图10，将会注意到，图10中的消旋器150设在匹配滤波器254、256之后。这种安排的优点是在能按T计时的消旋器中可使用相当廉价的硬件。但加到匹配滤波器254、256上的信号却要受到坐标旋转和频率误差的影响，并且因此使滤波的输出不会完善地恢复原始脉冲。在图25中，消旋器652设在内插器622和匹配滤波器754、756的中间。现在要求消旋器652以T/2计时；但匹配滤波器754、756产生的信号是一个更加准确的恢复信号。

虽然参照这里公开的结构已经说明了本发明，但本发明不限于这里给出的细节，我们期望本申请能覆盖在下述权利要求范围内的任何一种改进和变化。

Claims

1、一种信号处理设备，用于处理由以采样速率操作的采样器采样的信号，该信号具有一个接收的符号速率，该设备包括：

一个时钟，它以所说采样速率操作；

一个第一数字控制振荡器，它按周期T操作，周期T在开始时等于标称波特率除以所说采样速率；

一个正弦内插器，它以所说采样速率接收采样；以及

一个环路滤波器，它偶合到所说正弦内插器和所说第一数字控制振荡器，并且响应于所说周期T和所说采样信号的所说接收的符号速率之间的差值产生一个输出；

其中，所说第一数字控制振荡器响应于所说环路滤波器，并且产生代表相继采样之间的内插距离的输出信号，并且所说内插器按照所说内插距离内插所说接收的采样，并且产生代表所说内插采样的输出信号。

2、如权利要求1的设备，其中所说正弦内插器完成多个正弦内插，该正弦内插领先和跟随一个所需要的正弦内插点，该设备进一步还包括一个线性内插器，线性内插器在所说多个正弦内插上完成线性内插。

3、一种处理调制信号的电路，它包括一个用于控制解调器的半导体集成载波恢复电路，该电路包括：

一个第二数字控制振荡器；

一个数字消旋电路，它响应于所说第二数字控制振荡器，并且接收采样信号的同相分量和正交分量；

一个相位误差估算电路，它偶合到所说消旋电路的输出端；以及

一个环路滤波器，它偶合到所说相位误差估算电路的输出端；其中，所说第二数字控制振荡器响应于所说环路滤波器。

4、如权利要求3的电路，进一步还包括一个按照最小均方算法自适应地估算相位误差的电路，该电路包括：

第一和第二限幅器，它们分别接收消旋的同相值和消旋的正交值；

第一和第二减法器，用于分别确定在所说消旋的同相值和所说限幅的同相值之间、以及在所说消旋的正交值和所说限幅的正交值之间的第一和第二差值；以及

一个变角器，它接收所说第一和第二差值并且输出一个相位误差估算值。

5、一种信号处理设备，用于处理具有调制载波频率的调制信号，该设备包括：

一个解调器；

一个采样器，它以采样速率对所说解调器的输出进行操作；以及

一个载波恢复电路，用于按照所说调制载波频率控制所说解调器，该电路包括：

一个第二数字控制振荡器；

一个数字消旋电路，它响应于所说第二数字控制振荡器、并接收采样信号的同相分量和正交分量；

一个相位误差估算电路，它偶合到所说消旋电路的一个输出端；以及

一个环路滤波器，它偶合到所说相位误差估算电路的输出端；其中，所说第二数字控制振荡器响应于所说环路滤波器；

其中，把所说采样器和所说载波恢复电路集成在一个半导体集成电路上。

6、一种信号处理设备，用于处理由以采样速率操作的采样器采样的调制信号，该信号具有一个接收的符号速率，该设备包括：

一个时钟，它以所说采样速率操作；

一个正弦内插器，它以所说采样速率接收采样；

一个第一环路滤波器，它偶合到所说正弦内插器和所说第一数字控制振荡器，并且响应于所说周期T和所说采样信号的发送符号速率之间的差值产生一个输出；其中所说第一数字控制振荡器响应于所说第一环路滤波器并且产生代表相继采样之间的内播距离的输出信号，并且所说正弦内插器按照所说内插距离内插所说接收的采样并产生代表所说内插采样的输出信号；以及

一个载波恢复电路，它包括：

一个第二数字控制振荡器；

一个数字消旋电路，它响应于所说第二数字控制振荡器并接收采样信号的同相分量和正交分量；

一个相位误差估算电路，它偶合到所说消旋电路的输出端；

其中，所说第一和第二数字控制振荡器、所说正弦内插器、所说第一和第二环路滤波器，以及所说数字消旋电路全都集成在一个半导体集成电路上。