CN1144277C - 载体和半导体器件 - Google Patents

载体和半导体器件 Download PDF

Info

Publication number
CN1144277C
CN1144277C CNB961956968A CN96195696A CN1144277C CN 1144277 C CN1144277 C CN 1144277C CN B961956968 A CNB961956968 A CN B961956968A CN 96195696 A CN96195696 A CN 96195696A CN 1144277 C CN1144277 C CN 1144277C
Authority
CN
China
Prior art keywords
electrode
semiconductor device
carrier
circuit board
fill area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB961956968A
Other languages
English (en)
Other versions
CN1191628A (zh
Inventor
����һ
鹤见浩一
山本宪一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1191628A publication Critical patent/CN1191628A/zh
Application granted granted Critical
Publication of CN1144277C publication Critical patent/CN1144277C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10568—Integral adaptations of a component or an auxiliary PCB for mounting, e.g. integral spacer element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

载体、半导体器件，及其安装方法，该方法可提高安装在电路板上的半导体器件的如耐热循环的可靠性。半导体器件1包括用于半导体的载体3，并且凹形部分形成在半导体的载体3的外电极8的区域。外电极8设置在半导体的载体上的凹形部分的底部。焊膏13施加到凹形部分，半导体器件1倒装，并且半导体器件1安装到电路板12上。将安装到电路板12上的半导体器件1加热到焊膏13的熔点以上的温度。

Description

载体和半导体器件
本发明涉及在电路板上安装半导体元件的半导体器件领域。
现在参考附图介绍现有技术的半导体器件。
在图8中，半导体器件1包括放置在由绝缘材料制成的载体3上的半导体元件2。通过金突点5焊接或粘接到半导体元件2的电极4的多个电极6放置在载体3的上表面，外电极端8在载体3下表面上排成矩阵状。电极6电连接到外电极端8。半导体元件2和载体3之间的空间和半导体元件2的周围用环氧树脂密封剂7填充和覆盖。在某些情况下，焊料突点9可以形成在外电极端8的表面上。在图8中，半导体器件安装在电路板12上。电极11对应于外电极端8以矩阵状设置在电路板12上半导体器件1将安装的区域内。焊膏13印刷在矩阵电极11上。如图9所示，半导体器件1放置在电路板12上，以允许半导体器件1的外电极端8与电路板12的电极11相接触。通过加热并熔化焊膏13，用焊料10将外电极端8与电极11粘结。
如图9所示，当将半导体器件1安装在电路板12上时，按以上结构设计的半导体器件1难于调节载体3和电路板12之间的高度H。如果高度H很短，由载体3和电路板12之间热膨胀系数的差别产生的热应力集中在焊接部分，在某些情况下，会导致焊接部分的开裂或剥离。
本发明提供一种高可靠性地安装在印刷电路板上的半导体器件，和这种半导体器件的安装方法。
在本发明的半导体器件中，在形成集成电路的半导体元件表面上形成的输出电极连接到形成在半导体载体上的导电电路上，通过形成在半导体的载体上的外电极与外部材料电连接。外电极设置在半导体载体上的凹形部分的底部。
在半导体器件的厚度方向，半导体的载体具有从上部分到下部分突出于底面的多层结构，用于将平板的上部分形成凹形部分。形成多层结构的材料具有跨过半导体器件的半导体载体的热膨胀系数到达半导体器件安装于其上的电路板的热膨胀系数的不同的热膨胀系数。
半导体器件的安装方法包括将焊膏分配到半导体器件的外电极的凹形部分内，倒装半导体器件，将半导体器件安装到电路板上，通过加热电路板进行焊接。另一方法包括将粘结焊剂(adhesive flux)施加到半导体器件的外电极的凹形部分内，在施加的粘结焊剂的顶部形成焊料球，倒装半导体器件，将半导体器件安装到电路板上，通过加热电路板进行焊接。还有一种方法包括将粘结剂施加到不需要电连接，但当半导体器件的凹形部分上的电极电连接电路板的电极时，半导体器件接触电路板的区域，将半导体器件安装到电路板上，通过加热电路板焊接。
图1A为根据本发明的第一示例性实施例的带载体的半导体器件的透视图。
图1B为沿图1A的A-A的剖面视图。
图1C为图1A的底视图。
图2A为根据本发明的第二示例性实施例的带载体的半导体器件的透视图。
图2B为沿图2A的A-A的剖面视图。
图2C为图2A的底视图。
图3A为根据本发明的第三示例性实施例的带载体的半导体器件的透视图。
图3B为沿图3A的A-A的剖面视图。
图3C为图3A的底视图。
图4A-4D为根据本发明的第一示例性实施的例的半导体器件的安装方法的工艺图。
图5A-5D为根据本发明的第二示例性实施例的半导体器件的安装方法的工艺图。
图6A-6E为根据本发明的第三示例性实施例的半导体器件的安装方法的工艺图。
图7为本发明的示例性实施例的半导体器件中所使用的材料的热膨胀系数表。
图8为现有技术的半导体器件的结构侧视图。
图9为安装到电路板上的常规半导体器件的结构侧视图。
                 第一示例性实施例
图1A-1C为本发明的第一示例性实施例的使用载体的半导体器件1的结构。特定电路形成在半导体元件2内，电极4形成在半导体元件2的一部分上。载体3由绝缘衬底17制成，并且半导体元件2放置在载体3上。第二电极6设置在载体3的上表面(另一面)，电连接到半导体元件2上的电极4。作为第一电极的外电极端8以矩阵状设置于载体3的底面(一面)上，如图1C所示。外电极端8电连接到第二电极6。填充区18以凹形形式形成在载体(或绝缘材料17)的底面上。在以后的工序中，填充区18将填充有如焊料的粘结材料。外电极端8安置在填充区18的底部。密封剂7填充并覆盖半导体元件2和载体3之间的空间和半导体元件2的周围。这里，填充区的深度取决于在以后的工序中将半导体器件1或载体3粘结到带有特定电路的板(以后也称做“电路板”)上所需的高度。有许多方法可形成凹形填充区18。例如，使用光敏环氧树脂膜，通过曝光和显影形成凹形部分。如果外电极端的对准间距(相邻外电极端8的中心之间的距离)为1mm，并且它的直径(外电极端8的直径)为0.5mm，那么填充区18的深度最好为0.2mm到1.0mm。载体3一般用矾土和如玻璃陶瓷的陶瓷制成，但也可以用如环氧树脂的树脂材料制成。
当通过例如焊接将以上配置的半导体器件电连接到电路板时，可通过改变填充区18的深度，根据需要调节粘结部分的高度H。与不带填充区的半导体器件安装到电路板上的情况相比，这样可在电路板和外电极端8之间获得更大的高度H，因此，可减小施加到外电极端8的粘结面的应力，提高可靠性并改善耐热循环(thermal heat cycle resistance)。
这里，通过将测试件周围的环境温度在高和低之间重复交替对测试件施加热应力来检查耐热循环能力。重复+80℃30分钟和-40℃30分钟的周期1,000次后，可以注意到本发明的半导体器件的焊接部分没有开裂。
此外，当不带填充区18的半导体器件1安装到电路板上时，如图9所示，用于电连接的焊料形成中凸的鼓形。对于本发明的载体3或半导体器件1，焊膏或焊料球提供到填充区18后进行焊接，因此可使焊料在粘结的高度方向内，在凹形中心部分形成沙漏形。这可将通常聚集在粘结表面的应力传递到粘结部分的中心部分，可提高粘结强度，并防止粘结表面的损坏。
                  第二示例性实施例
图2A-2C为本发明的第二示例性实施例的带载体的半导体器件1的结构。与第一示例性实施例相同配置的部分用相同的数字表示，因此省略了对它们的介绍。
载体3包括从形成填充区18(控制材料52)(一面)的半导体器件1的底面(作为衬底的绝缘材料51)到半导体器件1的厚度方向的底面的控制材料52和不带凹形部分的平坦绝缘材料51。作为第一电极的外电极端8设置在绝缘材料51形成有控制材料52的一侧。第二电极6设置在绝缘材料51未形成控制材料52的一侧(另一面)。电连接外电极端8和电极6。控制材料52设置在外电极端8周围，包括作为其底部的外电极端8，从而形成填充区18。当将如焊料的粘结材料施加到外电极端8上时，填充区18控制粘结材料。
在该示例性实施例中，绝缘材料51和控制材料52由不同的材料制成。和树脂的热膨胀系数相比，热膨胀系数更接近半导体元件2的材料用做载体3的绝缘材料51。例如，如果半导体元件2使用硅衬底，那么绝缘材料51可以用如玻璃陶瓷的陶瓷或矾土和玻璃的混合物制成。矾土可用做绝缘材料51和控制材料52。
热膨胀系数介于半导体器件1形成于其上的电路板的热膨胀系数和绝缘材料51的热膨胀系数之间的材料可用做载体3的控制材料52。这样可减轻半导体元件2、绝缘材料51、控制材料52和电路板之间的热应力，在以后的工序中，将如焊料的粘结材料施加到外电极端8后，可改善相关部分的可靠性。如果绝缘材料51由玻璃陶瓷制成，可使用如聚苯硫等的热阻工程塑料作为控制材料52。
除了第一示例性实施例的效果外，以上配置进一步减小了施加到粘结部分的应力。
                     第三示例性实施例
图3A-3C为本发明的第三示例性实施例的带载体的半导体器件1的结构。与第一示例性实施例相同配置的部分用相同的数字表示，因此省略了对它们的介绍。
载体3包括与第二示例性实施例相同方式的控制材料52和绝缘材料51。控制材料52在厚度方向由几种材料制成的几层53到55组成。控制材料52中的层配置成使它们的热膨胀系数呈阶梯状，在绝缘材料51的热膨胀系数与在以后的工序中半导体器件1将安装于其上的电路板的热膨胀系数之间呈正的相关梯度。
构成控制材料52的材料由混有填料(玻璃纤维)的聚苯硫制成，通过改变填料的类型和体积调节它们的热膨胀系数。在该示例性实施例中，填料占据控制材料52的第一层53中整个材料的约60％，在第二层54中约为50％，在第三层55中约为40％。热膨胀系数随填料占整个体积的百分比的减少而增加。层53、54和55用粘结剂粘结。
除了第一示例性实施例的效果外，以上配置进一步减小了施加到粘结部分的应力。在该示例性实施例中使用的材料的热膨胀系数显示在图7中。
在该示例性实施例中的热膨胀系数在厚度方向从绝缘材料51开始呈阶梯状变化。然而，线性改变热膨胀系数可获得相同的效果。
                       第四示例性实施例
下面参照附图4A-4D介绍本发明将半导体器件1安装到电路板上的方法。
首先，如图4A所示，将半导体器件1倒装，使载体3的填充区18内的开口19面朝上，从而将焊膏13(焊料粉和焊剂的糊状混合物)注入填充区18。使用带有开口对应于填充区18的开口19的掩模施加焊膏13。掩模放置在半导体器件1上，掩模的开口定位到开口19上，使用橡皮刮板(squeegee)(用于焊料印刷的橡胶刮板(spatula))通过印刷施加焊膏13。然后填有焊膏13的半导体器件1再次倒装，向下面对填有焊膏13的载体3的填充区18。
如图4B所示，使用掩模也将焊膏13印刷到其上将安装半导体器件1的电路板12上。
接下来，如图4C所示定位后，半导体器件1安装到电路板12上。在回流工艺(使用热空气或热熔化焊料的焊接方法)期间，将安装后的电路板12加热到焊膏的熔点以上，用于通过熔化焊膏焊接外电极端8和电路板12的电极11。一般来说，对于共熔焊料，温度增加到220℃。由于在熔化期间焊膏中的焊剂蒸发，焊膏的体积约减少一半。当焊接后的半导体器件1和电路板12冷却到室温，焊接部分显示为沙漏形状，在粘结的高度方向中间部分呈凹形，如图4D所示。在固化期间，金属体积减少约10％。
可以不使用该示例性实施例中介绍的掩模将焊膏13施加填充区18内。例如，将焊膏13直接施加到载体3上，并使用橡胶刮板除去多余部分以提供焊膏13。
该示例性实施例也使用掩模将焊膏13印刷到电路板12上，是由于除了本发明的半导体器件1以外，如电阻和电容等的电子元件一般和半导体器件1一起安装。然而，由于焊膏13已提供到载体3的填充区18，对于安装半导体器件1，有时不必将焊膏13印刷到电路板12上。对于半导体器件1，是否将焊膏13印刷到电路板12上取决于开口是否提供在掩模上，因此安装过程本身总是相同的。
该示例性实施例的安装方法可以用于安装在第一、第二和第三示例性实施例中的任意一个带有载体的半导体器件。
使用该方法，可以获得第一到第三示例性实施例中介绍的效果。
                    第五示例性实施例
下面参照附图5介绍本发明安装半导体器件的另一方法。
首先，将半导体器件倒装，使位于载体3上的填充区18上的开口19面朝上，将粘结焊剂15施加到外电极端8，焊料球16提供到粘结焊剂15上。
该示例性实施例中，使用异丙醇作为粘结焊剂和溶剂，松香酸作松香，并且乙胺化氢氯作催化剂。然而也可以使用其它物质。
通过放置电子元件的安装器分配粘结焊剂15并提供焊料球16。然而，也可以使用其它方法。这里，分配是指将粘结焊剂15施加到注射器状容器中，通过从另一侧对粘结焊剂15施加压力，粘结焊剂15从针尖向一侧挤出。
然后再次倒装带有焊料球16的半导体器件1，使带有焊料球16的载体3的填充区面朝下。
同时，使用掩模将焊膏13印刷到其上将安装半导体器件1的电路板12上。
接下来，将半导体器件1定位在电路板12上并安装。在回流工艺期间，将电路板12加热到焊膏13的熔点温度以上，熔化焊膏13焊接外电极端8和电路板12的电极11。一般来说，对于共熔焊料，温度增加到220℃。由于在熔化时焊膏体积减小，当焊接后的焊接部分冷却到室温时，焊接部分显示为沙漏形状，在粘结的高度方向中间部分呈凹形，如图5D所示。
该示例性实施例可以用于安装在第一、第二和第三示例性实施例中所述的载体和半导体器件。
在该示例性实施例中，使用掩模将焊膏13印刷到电路板12上，但不必象第四示例性实施例用焊膏13印刷到电路板12上的工艺安装半导体器件1。
使用该安装方法，可以获得第一到第三示例性实施例中介绍的效果。
                     第六示例性实施例
下面参照附图6介绍本发明安装半导体器件1的另一方法。
首先，如图6A所示，将半导体器件1倒装，使载体3上的填充区18上的开口19面朝上，并且填充区18填有焊料13。
粘结剂14施加到电路板12上半导体器件1接触电路板12时不需电连接的接触区20。粘结剂14施加到载体3一侧。
使用带有开口对应于填充区18的开口19的掩模施加焊膏13。掩模放置在半导体器件1上，掩模的开口定位到开口19上，使用橡皮刮板通过印刷施加焊膏13。然后填有焊膏13的半导体器件1再次倒装，向下面对填有焊膏13的载体3的填充区18。如图6B所示，使用掩模将焊膏13印刷到其上将安装半导体器件1的电路板12上。
接下来，将半导体器件1定位在电路板12上并安装。在回流工艺(使用热空气或热熔化焊料的焊接方法)期间，将电路板12加热到焊膏13的熔点温度以上，熔化焊膏13焊接外电极端8和电路板12的电极11。一般来说，对于共熔焊料，温度增加到220℃。由于在熔化时焊膏的体积减小。当焊接后焊接部分冷却到室温时，焊接部分形成沙漏形状，在高度方向中间部分呈凹形，如图6E所示。
因此，半导体器件1接触电路板12，不要求电连接的区域用粘结剂粘接到电路板12上。粘接区域吸收焊接加热产生的应力，因此减小了施加到电粘结部分的应力。
不使用在该示例性实施例的叙述中使用的掩模，也可将焊膏13施加到填充区18内。例如，将焊膏13直接施加到载体3，并使用橡胶刮板除去多余的部分可施加焊膏13。
该示例性实施例在电路板12上也使用用于印刷焊膏13的掩模，和第四示例性实施例一样，对于安装半导体器件1，将焊膏13印刷到电路板12上的工艺不总是很必要。
使用该安装方法，可以获得第一到第三示例性实施例中介绍的效果。
当本发明的载体或半导体器件电连接，包括焊接，到电路板上时，通过调节凹形部分的深度，可以控制粘结部分的高度H。当安装不带凹形部分的半导体器件时，粘结部分的高度H可制作得更大，因此可减少施加到粘结表面的应力，并改善可靠性和耐热循环。
此外，本发明在焊接前，通过用焊膏或焊料球填充填充区，在焊接部分的厚度方向，形成中间部分为凹形的沙漏形。在现有技术中，不带填充区的半导体器件在焊接部分形成凸鼓形。由于当焊膏熔化时焊料的体积收缩，所以本发明的焊接部分形成沙漏形。沙漏形将集中在粘结表面的应力传输到它的中间部分，改善了粘结强度，并防止了粘结部分的损坏。
当电连接半导体的载体上形成的凹形部分和电路板上的电极时，通过用粘结剂固定半导体器件和电路板接触，但不需要电连接的区域，将半导体器件加热和焊接到电路板上，从而粘结部分吸收应力，减少了施加到电连接部分的应力。
使用由具有跨过半导体器件的半导体载体的热膨胀系数到达半导体器件安装于其上的电路板的热膨胀系数的呈阶梯状分布的不同的热膨胀系数的材料，由半导体器件的半导体的载体上形成的凹形部分底部的电极到没有半导体元件的一侧的表面形成的层，本发明也可以减少施加到粘接部分的应力，因此减少施加到电连接部分的的应力。

Claims (7)

1、一种载体，包括：
在一面上形成有凹形部分的衬底；
在所述衬底的所述凹形部分的底部设置的第一电极，所述第一电极仅占据所述凹形的底部并完全设置于所述凹形内部，所述凹形用于接收粘接到所述第一电极的粘结材料；和
形成在所述衬底另一面上的第二电极；所述第一电极和所述第二电极在垂直方向上彼此对准；
所述第一电极和所述第二电极通过设置在所述底部上的开口电连接。
2、权利要求1所述的载体，还包括：
在所述第一电极周围提供的控制材料以便形成填充区，所述填充区仅在所述控制材料的底部具有所述第一电极，所述填充区用于接收粘接到所述第一电极的粘结材料，所述第一电极完全设置于所述填充区内部。
3、权利要求2所述的载体，其中所述衬底和所述控制材料由具有不同的热膨胀系数的材料制成。
4、权利要求2所述的载体，其中在所述衬底侧的所述控制材料的热膨胀系数接近于所述衬底的热膨胀系数，并且在厚度方向，所述控制材料的热膨胀系数分段接近于将安装于其上的电路板的热膨胀系数。
5、权利要求1所述的载体，其中所述凹形的主体用于接收粘接到所述第一电极的粘结材料。
6、权利要求2所述的载体，其中所述填充区的主体用于接收粘接到所述第一电极的粘结材料，所述第一电极完全设置于所述填充区内部。
7、一种半导体器件，包括在具有电路和电极的半导体元件、该半导体元件中的所述电极和由权利要求1到4中的一个所述载体的所述第一电极之间的电连接。
CNB961956968A 1995-07-20 1996-07-18 载体和半导体器件 Expired - Fee Related CN1144277C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP184275/95 1995-07-20
JP18427595A JP3597913B2 (ja) 1995-07-20 1995-07-20 半導体装置とその実装方法
JP184275/1995 1995-07-20

Publications (2)

Publication Number Publication Date
CN1191628A CN1191628A (zh) 1998-08-26
CN1144277C true CN1144277C (zh) 2004-03-31

Family

ID=16150475

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB961956968A Expired - Fee Related CN1144277C (zh) 1995-07-20 1996-07-18 载体和半导体器件

Country Status (5)

Country Link
US (1) US6037657A (zh)
JP (1) JP3597913B2 (zh)
KR (1) KR100355323B1 (zh)
CN (1) CN1144277C (zh)
WO (1) WO1997004481A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107871584A (zh) * 2016-09-26 2018-04-03 株式会社村田制作所 电子部件

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6805280B2 (en) * 2002-01-08 2004-10-19 International Business Machines Corporation Z interconnect structure and method
US6906425B2 (en) * 2002-03-05 2005-06-14 Resolution Performance Products Llc Attachment of surface mount devices to printed circuit boards using a thermoplastic adhesive
US20030170450A1 (en) * 2002-03-05 2003-09-11 Stewart Steven L. Attachment of surface mount devices to printed circuit boards using a thermoplastic adhesive
AU2003207779A1 (en) * 2002-03-05 2003-09-22 Resolution Performance Products Llc Attachment of surface mount devices to printed circuit boards using a thermoplastic adhesive
US6781730B2 (en) * 2002-03-11 2004-08-24 Pts Corporation Variable wavelength attenuator for spectral grooming and dynamic channel equalization using micromirror routing
KR100984132B1 (ko) * 2007-11-12 2010-09-28 삼성에스디아이 주식회사 반도체 패키지 및 그 실장방법
US20120091572A1 (en) * 2009-06-22 2012-04-19 Mitsubishi Electric Corporation Semiconductor package and implementation structure of semiconductor package
JP2011187484A (ja) * 2010-03-04 2011-09-22 Denso Corp 電子部品の実装構造
JP6418968B2 (ja) * 2015-01-29 2018-11-07 京セラ株式会社 電子部品実装用パッケージ、電子装置および電子モジュール
US20190367165A1 (en) * 2017-01-20 2019-12-05 Maran John Vedamanikam VTOL Aircraft Having Ducted Thrust From A Central Fan

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5146874A (en) * 1974-10-18 1976-04-21 Mitsubishi Electric Corp Handotaisochino seizohoho
JPS633422A (ja) * 1986-06-23 1988-01-08 Ricoh Co Ltd Ｉｃチツプの実装方法
JPH01226162A (ja) * 1988-03-07 1989-09-08 Matsushita Electric Ind Co Ltd 半導体チップの接続方法
JPH01291438A (ja) * 1988-05-19 1989-11-24 Fujitsu Ltd フリップチップの実装方法
US4999700A (en) * 1989-04-20 1991-03-12 Honeywell Inc. Package to board variable pitch tab
US5168344A (en) * 1990-08-15 1992-12-01 W. R. Grace & Co. Conn. Ceramic electronic package design
JP3320932B2 (ja) * 1993-12-13 2002-09-03 松下電器産業株式会社 チップパッケージ実装体、及びチップパッケージが実装される回路基板、並びに回路基板の形成方法
JP3437369B2 (ja) * 1996-03-19 2003-08-18 松下電器産業株式会社 チップキャリアおよびこれを用いた半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107871584A (zh) * 2016-09-26 2018-04-03 株式会社村田制作所 电子部件
CN107871584B (zh) * 2016-09-26 2020-05-05 株式会社村田制作所 电子部件

Also Published As

Publication number Publication date
KR19990035764A (zh) 1999-05-25
KR100355323B1 (ko) 2002-11-18
US6037657A (en) 2000-03-14
CN1191628A (zh) 1998-08-26
JP3597913B2 (ja) 2004-12-08
JPH0936174A (ja) 1997-02-07
WO1997004481A1 (fr) 1997-02-06

Similar Documents

Publication Publication Date Title
CN1138460C (zh) 将半导体元件安装到电路板上的方法及半导体器件
CN1143373C (zh) 半导体装置及其制造方法、电路基板和电子装置
CN1239658C (zh) 一种导电粘结剂,一种多层印刷电路板和制作这种多层印刷电路板的方法
US6519161B1 (en) Molded electronic package, method of preparation and method of shielding-II
CN100343987C (zh) 具有金属板和半导体芯片的半导体器件
CN1144277C (zh) 载体和半导体器件
CN1391428A (zh) 印刷电路板及其制造方法
CN1913144A (zh) 印刷电路板和包括印刷电路板的电子设备
CN1674280A (zh) 叠层式电子部件
CN1340851A (zh) 电子器件及其制造方法
CN1575096A (zh) 电子电路装置及其制造方法
CN1127285C (zh) 封接电子元件的封接结构和方法
CN1266765C (zh) 半导体装置及其制造方法
CN1236291A (zh) 倒装芯片载体组件的表面安装工艺
GB2151834A (en) Liquid crystal display device
US6880244B2 (en) Circuit board having simultaneously and unitarily formed wiring patterns and protrusions
CN1392602A (zh) 电路装置的制造方法
CN1893776A (zh) 用于制作具有嵌入电子元件的电路板的方法
CN1864258A (zh) 电气电路装置及其组装方法
CN1217576A (zh) 电路板平面化方法和制造半导体器件的方法
CN1607892A (zh) 增强扁平电缆部件连接的方法及制造图像显示装置的方法
JP3205686B2 (ja) 実装用半導体装置とその実装方法
US10692794B2 (en) Radiation plate structure, semiconductor device, and method for manufacturing radiation plate structure
CN1220777A (zh) 半导体装置及其制造方法
EP0853342A1 (en) Plug-in type electronic control unit, connecting structure between wiring board and plug member, connecting unit between electronic parts and wiring board, and electronic parts mounting method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee