CN1144374C - 里德-索洛蒙解码装置及其控制方法 - Google Patents

里德-索洛蒙解码装置及其控制方法 Download PDF

Info

Publication number
CN1144374C
CN1144374C CNB991249666A CN99124966A CN1144374C CN 1144374 C CN1144374 C CN 1144374C CN B991249666 A CNB991249666 A CN B991249666A CN 99124966 A CN99124966 A CN 99124966A CN 1144374 C CN1144374 C CN 1144374C
Authority
CN
China
Prior art keywords
mentioned
error
bit
counted
reed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB991249666A
Other languages
English (en)
Other versions
CN1263383A (zh
Inventor
福冈俊彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1263383A publication Critical patent/CN1263383A/zh
Application granted granted Critical
Publication of CN1144374C publication Critical patent/CN1144374C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1525—Determination and particular use of error location polynomials
    • H03M13/1535—Determination and particular use of error location polynomials using the Euclid algorithm
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515—Reed-Solomon codes

Abstract

本发明提供一种里德-索洛蒙解码装置，包括监视超过纠错能力的错误的发生和纠错的程度的装置。里德-索洛蒙解码装置包括里德-索洛蒙解码器(1)和纠错状态监视器(2)。纠错状态监视器(2)检测出里德-索洛蒙解码器(1)内的欧几里德互除计算器(4)和链检索器(5)的处理错误的有无，生成表示输入数据的错误程度的信号。

Description

里德-索洛蒙解码装置及其控制方法
技术领域
本发明步及多重纠错里德-索洛蒙(Reed-Solomon)码的解码装置，即里德-索洛蒙解码装置及其控制方法。
背景技术
在现有技术中，在各种大容量存储装置的存储信息、高速通信的传输信息等中，使用里德-索洛蒙码作为能够进行多重纠错的码是公知的。
里德-索洛蒙码是当原始多项式为W(z)、W(z)＝0的根为α时该根α为原始元的伽罗瓦域(Galois field)上的码，是块纠错码之一。其中，考虑：α为伽罗瓦域的 的原始元，a0、a1、...、a2m-1为根，码长n＝2m-1的里德-索洛蒙码。根据该码，m比特为1个处理单位即1个符号。原信息的量为n-2t个符号。在以下的说明中，用m＝8、1符号为8比特即1字节来表示。1个分组的接收语由n个符号组成。在t＝8的情况下，可以进行8符号的纠错。
里德-索洛蒙码的解码方法一般以这样的顺序进行：症状(syndrome)计算、错误评价多项式和错误位置多项式的计算、错误位置和错误大小的计算、纠错。对于这些解码方法的细节公开在了日本专利公开公报特开平10-135846号公报中。
一般，由里德-索洛蒙码所进行的纠错其纠错能力非常高。但是，不是仅由里德-索洛蒙码单独实现纠错处理，而是通过与折叠码、交错处理的组合来实现纠错处理，并且，由于作为乘积码而双重处理了里德-索洛蒙码本身，在实际传输线路中，成为几乎没有错误的无错误状态。
但是，在由于某种原因，传输线路的状态象超过纠错能力那样变坏的情况下，在通常的里德-索洛蒙解码处理中，存在不能进行完全纠错或者进行误纠错的可能性。
在现有技术中，在里德-索洛蒙解码处理中，对于预测的最差状态的传输线路来决定纠错数量的最大值，因此，通常能够实现无错误状态。但是，当纠错数量超过最大值而不能进行纠错时，在现有的里德-索洛蒙解码处理中，仅用标志来通知不能进行纠错。通知不能纠错的标志一般被传送给与包括进行里德-索洛蒙解码处理的装置的LSI(大规模集成电路)不同的、监视纠错的错误的监视装置。但是，在监视装置用于LSI制作时的检验并在实际的系统中进行里德-索洛蒙解码处理的情况下，存在没有监视纠错的错误的装置的问题。
这样，即使超过纠错能力的状态频频发生，对应于该状态的处理也不能由进行里德-索洛蒙解码处理的实际的LSI充分进行。而且，现有技术具有如下问题，即不完全存在使LSI知道是否进行纠错以及如果进行纠错正确进行到哪种程度的纠错的指标。
发明内容
为了解决上述问题，本发明的目的是提供包括监视超过纠错能力的错误的发生和纠错的程度的装置的里德-索洛蒙解码装置及其控制方法以及存储进行该控制的程序的存储媒体。
为了实现上述目的，本发明的里德-索洛蒙解码装置，包括：里德-索洛蒙解码器，用里德-索洛蒙码进行输入数据的纠错；纠错状态监视器，检测出由里德-索洛蒙解码器所进行的纠错的处理错误，并且，监视输入数据的错误的程度，里德-索洛蒙解码器包括：故障计算器，从输入数据算出故障；欧几里德互除计算器，使用上述故障来算出错误位置多项式和错误评价多项式；错误位置计算器，从错误位置多项式和错误评价多项式算出表示输入数据的错误字节的错误位置；纠错器，使用错误位置和在构成表示错误位置的错误字节的比特中表示哪个比特错误的错误大小，来对输入数据进行纠错，欧几里德互助计算器或者上述错误位置计算器使用错误位置多项式和错误评价多项式来算出错误大小，纠错状态监视器监视欧几里德互除计算器和错误位置计算器，来生成表示各个处理错误有无的信号，从错误的位置和错误大小来生成表示输入数据的错误的程度的信号。
而且，纠错状态监视器包括：错误比特数计数器，对表示错误大小的错误比特的数量进行计数；同步信号计算器，与输入数据的同步信号相配合对所输出的同步字节提醒信号进行计数，表示输入数据的错误的程度的信号包含：在同步信号计算器对预定数量的同步字节提醒信号进行计数期间输入到里德-索洛蒙解码装置中的数据的比特总数和错误比特数计数器计数的错误比特数。
而且，纠错状态监视器包括：错误比特数计数器，对表示错误大小的错误比特的数量进行计数；同步信号计算器，与输入数据的同步信号相配合对所输出的同步字节提醒信号进行计数；比特错误率计算器，从在同步信号计算器对预定数量的同步字节提醒信号进行计数期间输入到里德-索洛蒙解码装置中的数据的比特总数和错误比特数计数器计数的错误比特数来计算出比特错误率，表示输入数据的错误程度的信号包含比特错误率。
而且，比特错误率计算器包括用上述输入数据的比特的总数除以错误比特数的除法器。
而且，比特错误率计算器包括常数输出器，预先计算出在预定数量的同步字节提醒信号被进行计数期间被输入里德-索洛蒙解码装置的数据的比特的总数，其中，当同步信号计算器对该预定数量的同步字节提醒信号进行计数时，输出预先算出的比特的总数。
而且，比特错误率计算器包括：判定器，预先设定多个可以取得错误比特数的值的范围，判定在对上述预定数量的同步字节提醒信号进行计数期间上述错误比特数计数器进行计数的上述错误比特数属于所设定的哪个范围；错误率输出器，从由在判定器中所设定的各个范围所任意选择的值和输入数据的比特的总数来预先计算出比特错误率，从预先算出的比特错误率中输出与由判定器所判定的范围相对应的比特错误率。
而且，纠错状态监视器包括对错误位置表示的错误字节数进行计数的错误符号数计算器，表示输入数据的错误程度的信号包含在同步信号计算器对预定数量的同步字节提醒信号进行计数期间输入到里德-索洛蒙解码装置中的数据的符号总数和在对同步字节提醒信号进行计数期间错误符号数量计算器进行计数的错误符号的数量。
而且，纠错状态监视器包括：错误符号数计算器，对错误位置表示的错误字节数进行计数；符号错误率计算器，与输入数据的同步信号相一致，从在对所输出的同步字节提醒信号进行预定数量计数期间输入到里德-索洛蒙解码装置中的数据的符号总数和在对预定数量的同步字节提醒信号进行计数期间错误符号数计数器计数的错误符号数，来计算出符号错误率，表示输入数据的错误程度的信号包含符号错误率。
而且，符号错误率计算器包括用上述输入数据的符号总数除以错误符号数的除法器。
而且，符号错误率计算器包括常数输出器，预先计算出在预定数量的同步字节提醒信号被进行计数期间被输入里德-索洛蒙解码装置的数据的符号的总数，其中，当同步信号计算器对预定数量的同步字节提醒信号进行计数时，输出预先算出的符号的总数。
而且，符号错误率计算器包括：判定器，预先设定多个可以取得错误符号数的值的范围，判定在对上述预定数量的同步字节提醒信号进行计数期间错误符号数计数器进行计数的错误符号数属于所设定的哪个范围；错误率输出器，从由在判定器中所设定的各个范围所任意选择的值和输入数据的符号的总数来预先计算出符号错误率，从预先算出的符号错误率中输出与由判定器所判定的范围相对应的符号错误率。
为了实现上述目的，本发明的用里德-索洛蒙码进行输入数据的纠错的里德-索洛蒙解码装置的控制方法，包括：故障计算步骤，从输入数据算出故障；欧几里德互除计算步骤，使用故障来算出错误位置多项式和错误评价多项式；错误位置计算步骤，从错误位置多项式和错误评价多项式算出表示输入数据的错误字节的错误位置；错误大小计算步骤，使用错误位置多项式和错误评价多项式，来算出在构成错误位置表示的错误字节的比特中表示哪个比特发生错误的错误大小；纠错步骤，使用错误位置和上述错误大小来对输入数据进行纠错；纠错状态监视步骤，监视欧几里德互除计算步骤、错误位置计算步骤和错误大小计算步骤，生成表示各步骤中的处理错误有无的信号，从错误位置和错误大小来生成表示上述输入数据的错误程度的信号。
而且，纠错状态监视步骤包括：错误比特数计数步骤，对表示错误大小的错误比特的数量进行计数；同步信号计算步骤，与输入数据的同步信号相一致对所输出的同步字节提醒信号进行计数；比特错误率计算步骤，从在由同步信号计数步骤对预定数量的同步字节提醒信号进行计数期间输入到里德-索洛蒙解码装置中的数据的比特总数和由错误比特数计数步骤所计数的错误比特数来算出比特错误率，表示输入数据的错误程度的信号包含比特错误率。
而且，比特错误率计算步骤包括：判定步骤，预先设定多个可以取得错误比特数的值的范围，判定在对上述预定数量的同步字节提醒信号进行计数期间由错误比特数计数步骤所计数的错误比特数属于所设定的哪个范围；错误率输出步骤，从由在判定器中所设定的各个范围所任意选择的值和输入数据的比特的总数来预先计算出比特错误率，当由判定步骤判定范围时，从预先算出的比特错误率中输出与该判定的范围相对应的比特错误率。
而且，纠错状态监视步骤包括：错误符号数计算步骤，对错误位置表示的错误字节数进行计数；符号错误率计算步骤，与输入数据的同步信号相一致，从在对所输出的同步字节提醒信号进行预定数量计数期间输入到里德-索洛蒙解码装置中的数据的符号总数和在对预定数量的同步字节提醒信号进行计数期间由错误符号数计数步骤所计数的错误符号数，来计算出符号错误率，表示输入数据的错误程度的信号包含符号错误率。
而且，符号错误率计算步骤包括：判定步骤，预先设定多个可以取得错误符号数的值的范围，判定在对上述预定数量的同步字节提醒信号进行计数期间由错误符号数计数步骤所计数的错误符号数属于所设定的哪个范围；错误率输出步骤，从由判定步骤所设定的各个范围所任意选择的值和输入数据的符号的总数来预先计算出符号错误率，当由判定器判定范围时，从预先算出的符号错误率中输出与所判定的范围相对应的符号错误率。
而且，为了实现上述目的，本发明所涉及的存储程序的计算机可读的存储媒体是存储控制用里德-索洛蒙码进行输入数据的纠错的里德-索洛蒙解码装置的程序的代码的计算机可读的存储媒体，其特征在于，程序的代码包括：从输入数据算出故障的故障计算步骤的代码；使用故障来算出错误位置多项式和错误评价多项式的欧几里德互除计算步骤的代码；从错误位置多项式和错误评价多项式算出表示上述输入数据的错误字节的错误位置的错误位置计算步骤的代码；算出在构成错误位置表示的错误字节的比特中表示哪个比特发生错误的错误大小的错误大小计算步骤的代码；使用错误位置和错误大小来对输入数据进行纠错的纠错步骤的代码；监视欧几里德互除计算步骤、错误位置计算步骤和错误大小计算步骤，生成表示各步骤中的处理错误有无的信号，从错误位置和错误大小来生成表示输入数据的错误程度的信号的纠错状态监视步骤的代码。
本发明的这些和其他的目的、优点及特征将通过结合附图对本发明的实施例的描述而得到进一步说明。在这些附图中：
附图说明
图1是表示实施例1所涉及的里德-索洛蒙解码装置100的构成的方框图；
图2是说明纠错状态监视器2的动作的一个例子的流程图；
图3是表示纠错状态监视器2的构成的方框图；
图4是表示实施例2所步及的里德-索洛蒙解码装置110的构成的方框图；
图5是说明纠错状态监视器40的动作的一个例子的流程图；
图6是表示纠错状态监视器40的构成的方框图；
图7是表示错误率计算器53的构成的方框图；
图8是说明错误率计算器53的动作的一个例子的流程图；
图9是表示错误率计算器90的构成的方框图；
图10是说明错误率计算器90的动作的流程图。
具体实施方式
实施例1
下面参照附图对本发明的实施例1的里德-索洛蒙解码装置进行说明。
图1是表示实施例1所涉及的里德-索洛蒙解码装置100的构成的方框图。
本实施例所涉及的里德-索洛蒙解码装置100包括：进行所输入的数据的纠错的里德-索洛蒙解码器1、检测出由里德-索洛蒙解码器1所进行的纠错的处理错误并且监视输入数据的错误程度的纠错状态监视器2。
里德-索洛蒙解码器1进一步包括：计算输入数据的故障的故障计算器3、从故障计算出错误位置多项式和错误评价多项式并进一步以链检索器5的结果为基础算出错误大小的欧几里德互除计算器4、从错误位置多项式和错误评价多项式算出错误位置和错误位置的微分值以及错误评价值的链检索器5、以错误位置和错误大小为基础来对错误位置数据表示的数据进行纠错的纠错器6、把输入数据保持预定时间的数据延迟RAM7、取表示从欧几里德互除计算器4和链检索器5所输出的错误的错误标志的“或”并输出的OR电路25。
在本实施例中，链检索器5具有作为算出表示输入数据的错误字节的错误位置的错误位置计算器的功能，欧几里德互除计算器4具有在构成错误位置表示的错误字节的比特中算出表示哪个比特发生错误大小的错误大小计算器的功能。链检索器可以起到错误大小计算器的功能来取代欧几里德互除计算器4。
纠错状态监视器2生成表示欧几里德互除计算器4和链检索器5中的处理错误有无的信号，即无错误提醒信号和表示输入数据的错误程度的信号。
下面按照纠错处理的顺序来说明各构成的动作。
从传输线路8-1送来的输入数据被输入到里德-索洛蒙解码器1内的故障计算器3中，通过信号线8-2取入数据延迟RAM7，在数据延迟RAM7中保持适当的时间。故障计算器3从输入数据算出故障，通过信号线9把所算出的故障传送给欧几里德互除计算器4。并且，故障计算器3判断输入数据的错误的有无，当判断为没有错误时，把激活的无错误状态提醒信号通过信号线10传送给纠错器6。
欧几里德互除计算器4从故障计算出错误位置多项式和错误评价多项式，把所算出的错误位置多项式和错误评价多项式通过信号线11传送给链检索器5。
并且，如果欧几里德互除计算器4在错误位置多项式和错误评价多项式算出时检测出处理错误，则把激活的欧几里德处理错误标志通过信号线13输出给OR电路25。
链检索器5从由欧几里德互除计算器4接受的错误位置多项式和错误评价多项式的数据来算出输入数据的错误位置，把所算出的错误位置数据通过信号线15-1传送给纠错器6并且通过信号线15-2传送给纠错状态监视器2，另一方面，计算出错误位置的微分值和错误评价值，通过信号线14传送给欧几里德互除计算器4。如果链检索器5在进行以上数据的计算的过程中检测出处理错误，则把激活的链检索错误标志通过信号线16输出给OR电路25。
欧几里德互除计算器4在计算出上述错误位置多项式和错误评价多项式之后，接受由链检索器5所算出的错误位置的微分值和错误评价值，计算出错误大小，把所算出的错误大小通过信号线12-1输出给纠错器6并且通过信号线12-2输出给纠错状态监视器2。
纠错器6在从故障计算器3所送出的无错误状态提醒信号不是激活的情况下，即在输入数据中存在错误的情况下，以由链检索器5所检测出的错误位置和由故障计算器3所算出的错误大小为基础，把通过信号线8-3从数据延迟RAM7所送来的输入数据校正为正确的数据。这样所校正的正确的数据通过信号线18输出给连接在里德-索洛蒙解码装置100上的任意装置。
纠错状态监视器2为了得到用于判断上述一连串的纠错处理是否正确进行的信号而进行以下的处理。
图2是说明纠错状态监视器2的动作的一个例子的流程图。
首先，纠错状态监视器2分别对错误符号数和错误比特数进行计数(步骤S1)。
另一方面，纠错状态监视器2在输入数据的同步信号被检测到时对成为激活的同步字节提醒信号进行计数，当计数值达到预定的值时(步骤S2的是)，生成无错误提醒信号和表示输入数据的错误程度的信号(步骤S3)。在本实施例中，作为表示输入数据的错误程度的信号，向任意装置输出错误符号数、错误比特数、总输入数据符号数和总输入数据比特数。确认输入数据是否还存在(步骤S4)，如果数据存在，则把计数值初始化(步骤S5)，返回步骤S1。
下面对步骤S1进一步进行详细的说明。
纠错状态监视器2接受从链检索器5所输出的错误位置的数据，对错误位置数据的个数进行计数，算出错误符号数。
例如，假定输入数据为n字节构成1个分组。所算出的错误位置是表示能够推定为在输入数据的哪个位置(字节)上存在错误的数据，实际上是表示第一个到第n个的位置，为1至n中的一个数字。对于分组内发生错误的各个字节，存在错误位置的数据，因此，如果对错误位置数据的个数进行计数，就能算出分组的错误字节的数量即错误符号数。所算出的错误符号数通过信号线21输出给连接在里德-索洛蒙解码装置100上的任意装置。
而且，纠错状态监视器2接受从欧几里德互除计算器4所输出的错误大小数据，算出错误比特数。错误大小数据是指定错误位置数据表示的位置的字节的哪个比特发生错误的数据。例如，当1字节即1个符号由8比特的数据所构成时，错误大小数据为8比特数据，错误大小数据1字节中的第一至第八比特对应于输入数据1个符号中的第一至第八比特。错误大小数据的比特在相对应的输入数据中的比特中没有错误时为“0”，而当存在错误时为“1”。例如，如果错误位置数据在十进位中为“33”而错误大小数据在十六进位中为“55”时，就意味着在第33个符号中存在错误，构成第33个符号的8比特的数据的从右数第一、第三、第五、第七这4个比特发生了错误(即，错误大小数据在二进制中表示为01010101)。因此，在上述例子中，通过对错误大小数据中的“1”进行计数，就能算出错误比特数。所算出的错误比特数通过信号线22输出给连接在里德-索洛蒙解码装置100上的任意装置。
纠错状态监视器2按上述那样对错误符号数和错误比特数进行计数，并输出所得到的结果，另一方面，在输入数据的同步信号被检测出时，从信号线19接受成为激活的同步字节提醒信号，对同步字节提醒信号进行计数。同步信号被嵌入构成输入数据的分组的首部中。在输入数据被输入到里德-索洛蒙解码装置100中之前，同步电路(未图示)检测同步信号，同时，把成为激活的同步字节提醒信号输出给纠错状态监视器2。
下面对步骤S2进行详细的说明。
纠错状态监视器2可以一起监视输入到里德-索洛蒙解码装置100中的一连串数据的全部，但是，通常，把一连串输入数据分成每个预定量的数据即每预定个数的分组来进行监视。这是因为：在所输入的一连串的数据的数据量较多的情况下，当输入数据的错误超过纠错能力时，LSI对每预定个数的分组的处理比对全部输入数据的处理更有效。这样，纠错状态监视器2预先设定一起监视的分组的个数即进行计数的同步字节提醒信号的个数，在计数到设定同步字节提醒信号的值之后，移到步骤S3。
下面对步骤S3进行详细说明。
由于1个分组的字节数以及比特数已经决定了，如果对同步字节提醒信号进行计数，分组的个数是知道的，就能算出输入数据的字节数和比特数。这样，纠错状态监视器2在对所设定的个数的同步字节提醒信号进行计数时，算出在所计数的个数的分组中包含的数据的字节(符号)数和比特数，即被输入到里德-索洛蒙解码装置100中的总输入数据符号数和总输入数据比特数，从信号线23和24输出给任意装置。
另一方面，在里德-索洛蒙解码器1未正常进行纠错处理的情况下，表示处理未正常进行的错误标志，例如从欧几里德互除计算器4所输出的欧几里德处理错误标志、从链检索器5所输出的链检索错误标志成为激活的，成为激活的标志被送给OR电路25。OR电路25取所输入的错误标志的“或”，把不能纠错提醒信号激活，把成为激活的不能纠错提醒信号经信号线17传送给纠错状态监视器2。纠错状态监视器2在不能纠错提醒信号被激活的情况下，为了表示里德-索洛蒙解码器1没有正确地进行纠错处理的内容，而不激活无错误提醒信号并输出。反之，在不能纠错提醒信号没有激活的情况下，为了表示里德-索洛蒙解码器1能够正确地进行纠错处理的内容，而把激活的无错误提醒信号从信号线20输出给在里德-索洛蒙解码装置100上所连接的任意装置。
如以上说明的那样，纠错状态监视器2对每个预先设定的分组数的数据计算出总输入字节(符号)数和总输入比特数、由里德-索洛蒙解码器1所校正的错误符号数和错误比特数，并输出给任意装置。进而，检验不能纠错提醒信号，确认里德-索洛蒙解码器1是否能够正确地进行纠错处理，如果纠错处理是正常的，就输出无错误提醒信号。这样，由无错误提醒信号来表示：纠错状态监视器2算出的总输入数据符号数、及比特数和错误符号数、及比特数是在里德-索洛蒙解码器1正确地进行纠错处理时算出的有效数据还是不能纠错时算出的无效数据。
下面对纠错状态监视器2的详细构成进行说明。
图3是表示纠错状态监视器2的构成的方框图。纠错状态监视器2包括错误符号数计数器30、错误比特数计数器31和同步信号计数器32。
错误符号数计数器30为了算出错误符号数而对由链检索器5所检测出的错误位置数据的个数即错误符号数进行计数，把计数的错误符号数通过信号线33输出给同步信号计数器32。
如上述那样，当输入数据为符号长度n时，1个分组由n个字节构成，错误位置数据是表示包含错误的字节的位置编号，即是表示从第一个到第n个的位置的1至n的数字。错误符号数计数器30对错误位置数据的个数进行计数，算出发生错误的字节的数量即错误符号数。
错误比特数计数器31为了算出错误比特数，接受由欧几里德互除计算器4所算出的表示错误大小的数据，在错误大小数据中，对成为“1”的比特数进行计数，通过信号线34把错误比特数输出给同步信号计数器32。
如上述那样，当输入数据为1字节即1个符号由8比特的数据构成时，错误大小数据为8比特数据，错误大小数据1字节中的第一至第八比特如果在相对应的输入数据的比特中没有错误时为“0”，如果有错误时为“1”。因此，如果对错误大小数据中的“1”进行计数，就能算出错误比特数。
同步信号计数器32大致具有三个功能。
首先，作为第一功能，同步信号计数器32，如上述那样，对同步字节提醒信号进行计数，算出输入数据的字节数和比特数。
作为第二功能，同步信号计数器32，如上述那样，在从里德-索洛蒙解码器1所输出的不能纠错提醒信号被激活的情况下，为了表示里德-索洛蒙解码器1中的不能纠错，使无错误提醒信号不激活而输出。反之，在不能纠错提醒信号未被激活的情况下，输出激活的无错误提醒信号。
作为第三功能，同步信号计数器32在对所设定的值的同步字节提醒信号进行计数之后，接受从错误符号数计数器30所输出的错误符号数和从错误比特数计数器31所输出的错误比特数，并输出。并且，与错误符号数的输出和错误比特数的输出同步，以不能纠错提醒信号为基础来切换无错误提醒信号的激活或者不激活，从信号线20输出无错误提醒信号。
总输入数据符号数和比特数与上述错误符号数和错误比特数的输出同步而输出。并且，由于纠错状态监视器2一起监视的数据的分组数被预先设定，总输入数据符号数和比特数只要一起监视的分组数不变更就是一定的。这样，如果在同步信号计数器32内预先计算总输入数据符号数和比特数，就可以不必在每次对设定个数的同步字节提醒信号进行计数时都计算总输入数。
以上说明的从同步信号计数器32所输出的无错误提醒信号、错误符号数、错误比特数、总输入数据符号数和总输入数据比特数是判断里德-索洛蒙解码器1是否有效地作用的指标，因此，如果使用以上信号就能提高纠错的精度。
例如，如果里德-索洛蒙解码装置100能够对无错误提醒信号是非激活时的数据再次进行纠错，就能消除或者减小输入数据的错误。而且，在任意装置中，如果用总输入数据符号数除错误符号数，来算出错误符号率；用总输入数据比特数除错误比特数，来算出错误比特率，就能知道输入数据的错误频率。而且，如果能够用里德-索洛蒙解码装置100对所算出的错误符号率和错误比特率突出的数据再次进行纠错，就能消除或者减小输入数据的错误。
而且，在本实施例中，虽然从纠错状态监视器2输出错误符号数、错误比特数、总输入数据符号数和总输入数据比特数，但是也可以通过本实施例的里德-索洛蒙解码装置100所安装的系统而至少输出错误比特数和总输入数据比特数。
如以上说明的那样，根据本实施例，在里德-索洛蒙解码处理中，能够一直监视里德-索洛蒙解码处理中的处理错误的发生以及输入数据的纠错的比特数和符号数，并输出成为判断里德-索洛蒙解码装置是否有效起作用的指标的信号。这样，包括里德-索洛蒙解码装置100的LSI，以从里德-索洛蒙解码装置100所输出的指标为基础，在纠错状态恶化的情况下，例如在纠错变为不可能的情况下和输入数据的错误发生频率较高的情况下，采取相应的对策，而能够提高纠错的精度。例如，能够以纠错状态监视器2输出的各种信号为基础，判断是否需要再次进行纠错。
实施例2
图4是表示实施例2所涉及的里德-索洛蒙解码装置110的构成的方框图。对与图1相同的构成使用相同的标号。
里德-索洛蒙解码装置110包括里德-索洛蒙解码器1和纠错状态监视器40。里德-索洛蒙解码器1的构成和动作与实施例1相同。
纠错状态监视器40从信号线41输出符号错误率，从信号线42输出比特错误率，来取代实施例1的从纠错状态监视器2所输出的错误符号数、错误比特数、总输入数据符号数和总输入数据比特数。
图5是说明纠错状态监视器40的动作的一个例子的流程图。
首先，纠错状态监视器40分别对错误符号数和错误比特数进行计数(步骤S20)。
另一方面，纠错状态监视器40在检测出输入数据的同步信号时对成为激活的同步字节提醒信号进行计数，当计数值成为预定的值时(步骤S21的YES)，算出错误符号率和错误比特率(步骤S22)。
接着，纠错状态监视器40向任意装置输出错误符号率和错误比特率来作为无错误提醒信号和表示输入数据的错误程度的信号(步骤S23)。确认输入数据是否还有(步骤S24)，如果有数据，则把计数值初始化(步骤S25)。返回到步骤S20。
图6是表示纠错状态监视器40的构成的方框图。纠错状态监视器40包括同步信号计数器50、错误符号数计数器51、错误比特数计数器52、错误率计算器53。并且，错误率计算器53具有作为计算符号错误率的符号错误率计算器的功能和作为计算比特错误率的比特错误率计算器的功能。
错误符号数计数器51接受错误位置数据，与实施例1的错误符号数计数器30相同，算出错误符号数，通过信号线55把错误符号数输出给错误率计算器53。
错误比特数计数器52接受错误大小数据，与实施例1的错误比特数计数器31相同，算出错误比特数，通过信号线56把错误比特数输出给错误率计算器53。
同步信号计数器50与实施例1的同步信号计数器32相同，接受不能纠错提醒信号，输出无错误提醒信号，但不接受错误符号数和错误比特数。并且，同步信号计数器50在对特定数的同步字节提醒信号进行计数时，把被激活的特定计数值提醒信号通过信号线54输出给错误率计算器53。特定计数值提醒信号是用于在纠错状态监视器40以特定数的分组为单位监视里德-索洛蒙解码器1的纠错状态时表示分组间隔的信号。例如，在每次同步信号计数器50的最大计数值被计数时，设定为输出特定计数值提醒信号。同步信号计数器50按以上那样输出特定计数值提醒信号和表示纠错状态的无错误提醒信号。
错误率计算器53接受由错误符号数计数器51所算出的错误符号数、由错误比特数计数器52所算出的错误比特数和从同步信号计数器50所输出的特定计数值提醒信号，算出符号错误率和比特错误率并输出。
如以上那样，预先设定同步信号计数器50输出激活的特定计数值提醒信号的间隔。例如，假定特定计数值提醒信号每当同步信号计数器50的最大计数值被计数时被激活。在激活的特定计数值提醒信号被输出之后，到下一个激活的提醒信号被输出之前，被输入里德-索洛蒙解码器1的总输入数据符号数和比特数为与同步信号计数器50的最大计数值相对应的恒定值。即，如果设定激活的特定计数值提醒信号的输出间隔，就能算出在两个计数值提醒信号输出之间所输入的数据的符号数和比特数。以下假定每当同步信号计数器50的最大计数值被计数时输出特定计数值提醒信号，来进行说明。
错误率计算器53与同步信号计数器50激活特定计数值提醒信号的定时同步，来计算与总输入数据符号数和比特数相对于错误符号数和错误比特数的比，通过信号线41和42输出符号错误率和比特错误率。
图7是表示错误率计算器53的构成的方框图。
错误率计算器53包括常数输出器60、第一选择器61、第二选择器62和除法器63。
在常数输出器60中，预先算出或者输入与最大计数值相对应的总输入数据符号数和比特数。当常数输出器60接受特定计数值提醒信号时，从信号线66向第一选择器61输出预先算出或者输入的总输入数据比特数，并且从信号线67向第一选择器61输出总输入数据符号数。
如以上说明的那样，同步信号计数器50由于预先设定了输出激活的特定计数值提醒信号的时间间隔，就能在特定计数值提醒信号的输出与下一个输出之间预先算出输入到里德-索洛蒙解码器1中的数据的总符号数和总比特数。例如，每当同步信号计数器50的最大计数值被计数时，就进行特定计数值提醒信号的输出，则所算出的总输入数据符号数和比特数为与同步信号计数器50的最大计数值相对应的恒定值。
第一选择器61取入由常数输出器60所算出的总输入数据比特数和总输入数据符号数，选择其中的一方，作为选择数据输出给除法器63。
第二选择器62取入错误符号数和错误比特数，选择其中的一方，作为选择数据输出给除法器63。
第一选择器61和第二选择器62通过控制错误率计算器53内的控制部(未图示)来进行这样的控制：第一选择器61选择总输入数据符号数并且第二选择器62选择错误符号数，或者，第一选择器61选择总输入数据比特数并且第二选择器62选择错误比特数。
当除法器63接收总输入数据符号数作为第一选择器的选择数据，接收错误符号数作为第二选择器的选择数据时，通过用总输入数据符号数除错误符号数，来计算符号错误率，通过信号线41输出符号错误率。并且，当除法器63接收总输入数据比特数作为第一选择器的选择数据，接收错误比特数作为第二选择器的选择数据时，通过用总输入数据比特数除错误比特数，来计算比特错误率，并通过信号线42而输出。
图8是说明错误率计算器53的动作的一个例子的流程图。
当常数输出器60接收特定计数值提醒信号(步骤S80)时，把预先计算的总输入数据比特数和总输入数据符号数输出给第一选择器61。
第二选择器62接收错误符号数数据和错误比特数数据(步骤S82)。
当通过错误率计算器53的控制部指示：第一选择器61、第二选择器62选择符号数时(步骤S83)，第一选择器61把总输入数据符号数输出给除法器63，第二选择器62把错误符号数输出给除法器63(步骤S84)，除法器63计算符号错误率(步骤S85)。
另一方面，当通过错误率计算器53的控制部指示：第一选择器61、第二选择器62选择比特数时(步骤S83)，第一选择器61把总输入数据比特数输出给除法器63，第二选择器62把错误比特数输出给除法器63(步骤S86)，除法器63计算比特错误率(步骤S87)。
如果步骤S82在步骤S83之前，步骤S82的位置并不限定在图8所示的位置上。
下面对具有另一种构成的错误率计算器进行说明。图9是表示错误率计算器90的构成的方框图。错误率计算器90被设置在纠错状态监视器40内，以取代图6的错误率计算器53。这样，包括错误率计算器90的纠错状态监视器40的方框图就省略了。
错误率计算器90包括第三选择器80、数值范围判定器81和错误率输出器82。
第三选择器80从信号线55取入错误符号数，从信号线56取入错误比特数，根据控制错误率计算器90内部的控制部(未图示)的信号，选择其中的一方，作为选择数据输出给数值范围判定器81。
数值范围判定器81接受错误符号数或者错误比特数数据来作为选择数据，并且，从信号线54接受特定计数值提醒信号，与特定计数值提醒信号激活的定时同步，判定选择数据的值属于的范围，从信号线86向错误率输出器82输出判定的范围即范围提醒数据。
在数值范围判定器81中预先输入多个能够取得选择数据的范围。数值范围判定器81比较所输入的选择数据和预先输入的各个范围，判定选择数据处于哪个数值范围。给预先输入的各个范围分配作为范围提醒数据输出的数值。当数值范围判定器81判定选择数据属于的范围时，即输出分配给所判定的范围的数字来作为范围提醒数据。
例如，数值范围判定器81输入以1,000间隔分割1,000～99,999的99个范围，来作为选择数据可以取得的范围，在各个范围中，假定从数值少的一方来分配1、2、3、...、99来作为范围提醒数据。如果数值范围判定器81识别为选择数据为1,000～1,999的范围，则输出预先分配给1,000～1,999的范围的“1”来作为范围提醒数据，当识别为2,000～2,999的范围时，输出“2”作为范围提醒数据。
错误率输出器82接受从数值范围判定器81所输出的范围提醒数据和通过信号线54-2所送来的特定计数值提醒信号，与特定计数值提醒信号成为激活的定时同步，输出错误率。
如以上说明的那样，同步信号计数器50由于预先设定了输出激活的特定计数值提醒信号的时间间隔，在特定计数值提醒信号的输出与下一个输出之间的数据的总符号数和总比特数为恒定的。例如，每当同步信号计数器50的最大计数值被计数时，就进行特定计数值提醒信号的输出，则所算出的总输入数据符号数和比特数为与同步信号计数器50的最大计数值相对应的恒定值。这样，由错误率输出器82预先算出总输入数据符号数和比特数。
错误率输出器82预先选择范围提醒数据表示的范围内的一个数值作为近似值，作为错误符号数和错误比特数的值来处理所选择的近似值。当使用上述例子来进行说明时，如果错误率输出器82设定范围内的中间值来作为近似值，则当范围提醒数据为“1”时，错误符号数或者错误比特数一律为中间值“1,500”。
如上述那样，总输入数据符号数和比特数为固定值。并且，错误符号数和比特数对于各个范围提醒数据逐一设定近似值，因此，能够取得错误符号数和比特数的值受到限制。这样，分别对应于错误符号数和比特数的近似值，计算错误率，与范围提醒数据相配合，来选择预先计算的错误率并输出。
图10是说明错误率计算器90的动作的流程图。
第三选择器80接收错误符号数和错误比特数(步骤S90)，通过控制错误率计算器90内部的控制部的指示来选择符号数或者比特数(步骤S91)。
当符号数被选择时，数值范围判定器81与特定计数值提醒信号被激活的定时同步，来判定错误符号数的值属于的范围，把判定的范围即范围提醒数据输出给错误率输出器82(步骤S92)。
错误率输出器82与特定计数值提醒信号被激活的定时同步，从在每个范围提醒数据中预先算出的符号错误率中选择与数值范围判定器81实际输出的范围提醒数据相对应的符号错误率，并输出(步骤S93)。
另一方面，当比特数被选择时，数值范围判定器81与特定计数值提醒信号被激活的定时同步，来判定错误比特数的值属于的范围，把判定的范围即范围提醒数据输出给错误率输出器82(步骤S95)。
错误率输出器82与特定计数值提醒信号被激活的定时同步，从在每个范围提醒数据中预先算出的比特错误率中选择与数值范围判定器81实际输出的范围提醒数据相对应的比特错误率，并输出(步骤S96)。
如以上说明的那样，在第二实施例中，能够在纠错状态监视器40内求出符号错误率和比特错误率。
如果使用错误率计算器90，就不需要每当接受范围提醒数据时都进行除法运算，能够与范围提醒数据相配合来输出错误率的近似值，因此，适合于不需要计算正确的符号错误率和比特错误率的情况，或者，简化纠错状态监视器40的构成的情况。
在本实施例2中，从纠错状态监视器40输出符号错误率和比特错误率，但是，也可以通过本实施例2的里德-索洛蒙解码装置110所安装的系统，输出符号错误率和比特错误率的至少一方。例如，在仅输出符号错误率或比特错误率中的一方时，在使用错误率计算器53的纠错状态监视器40的例子中，可以取消第一选择器61和第二选择器62，在使用错误率计算器90的纠错状态监视器40的情况下，可以取消第三选择器80。并且，可以成为一直输出错误比特率，而根据需要输出错误符号率的结构。
可以通过在计算机可读的存储媒体中所记录的软件的程序代码来实现在实施例1和2中说明的功能的一部分或者全部。这样，记录能够实现上述实施例的功能的程序代码的存储媒体构成本发明。

Claims (16)

1.一种里德-索洛蒙解码装置，其特征在于，包括：
里德-索洛蒙解码器，用里德-索洛蒙码进行输入数据的纠错；
纠错状态监视器，检测出由上述里德-索洛蒙解码器所进行的纠错的处理错误，并且，监视输入数据的错误的程度，
上述里德-索洛蒙解码器包括：
故障计算器，从上述输入数据算出故障；
欧几里德互除计算器，使用上述故障来算出错误位置多项式和错误评价多项式；
错误位置计算器，从上述错误位置多项式和错误评价多项式算出表示上述输入数据的错误字节的错误位置；
纠错器，使用上述错误位置和在构成表示该错误位置的错误字节的比特中表示哪个比特错误的错误大小，来对输入数据进行纠错，
上述欧几里德互助计算器或者上述错误位置计算器使用上述错误位置多项式和上述错误评价多项式来算出错误大小，
上述纠错状态监视器监视上述欧几里德互除计算器和上述错误位置计算器，来生成表示各个处理错误有无的信号，从上述错误的位置和上述错误大小来生成表示上述输入数据的错误的程度的信号。
2.根据权利要求1所述的里德-索洛蒙解码装置，其特征在于，
上述纠错状态监视器包括：
错误比特数计数器，对表示上述错误大小的错误比特的数量进行计数；
同步信号计算器，与上述输入数据的同步信号相一致对所输出的同步字节提醒信号进行计数，
上述表示输入数据的错误的程度的信号包含：在上述同步信号计算器对预定数量的上述同步字节提醒信号进行计数期间输入到上述里德-索洛蒙解码装置中的数据的比特总数和上述错误比特数计数器计数的错误比特数。
3.根据权利要求1所述的里德-索洛蒙解码装置，其特征在于，
上述纠错状态监视器包括：
错误比特数计数器，对表示上述错误大小的错误比特的数量进行计数；
同步信号计算器，与上述输入数据的同步信号相配合对所输出的同步字节提醒信号进行计数；
比特错误率计算器，从在上述同步信号计算器对预定数量的同步字节提醒信号进行计数期间输入到上述里德-索洛蒙解码装置中的数据的比特总数和上述错误比特数计数器计数的错误比特数来计算出比特错误率，
表示上述输入数据的错误程度的信号包含上述比特错误率。
4.根据权利要求3所述的里德-索洛蒙解码装置，其特征在于，上述比特错误率计算器包括用上述输入数据的比特的总数除上述错误比特数的除法器。
5.根据权利要求4所述的里德-索洛蒙解码装置，其特征在于，上述比特错误率计算器包括常数输出器，预先计算出在上述预定数量的同步字节提醒信号被进行计数期间被输入上述里德-索洛蒙解码装置的数据的比特的总数，其中，当上述同步信号计算器对该预定数量的同步字节提醒信号进行计数时，输出该预先算出的比特的总数。
6.根据权利要求3所述的里德-索洛蒙解码装置，其特征在于，上述比特错误率计算器包括：
判定器，预先设定多个可以取得上述错误比特数的值的范围，判定在对上述预定数量的同步字节提醒信号进行计数期间上述错误比特数计数器进行计数的上述错误比特数属于上述所设定的哪个范围；
错误率输出器，从由在上述判定器中所设定的各个范围所任意选择的值和上述输入数据的比特的总数来预先计算出比特错误率，从该预先算出的比特错误率中输出与由上述判定器所判定的范围相对应的比特错误率。
7.根据权利要求2所述的里德-索洛蒙解码装置，其特征在于，上述纠错状态监视器包括对表示上述错误位置的错误字节数进行计数的错误符号数计算器，
表示上述输入数据的错误程度的信号包含在上述同步信号计算器对预定数量的同步字节提醒信号进行计数期间输入到上述里德-索洛蒙解码装置中的数据的符号总数和在对该同步字节提醒信号进行计数期间上述错误符号数计算器进行计数的错误符号的数量。
8.根据权利要求1、3至6任一项所述的里德-索洛蒙解码装置，其特征在于，上述纠错状态监视器包括：
错误符号数计算器，对表示上述错误位置的错误字节数进行计数；
符号错误率计算器，与上述输入数据的同步信号相一致，从在对所输出的同步字节提醒信号进行预定数量计数期间输入到上述里德-索洛蒙解码装置中的数据的符号总数和在对该预定数量的同步字节提醒信号进行计数期间上述错误符号数计数器计数的错误符号数，来计算出符号错误率，
表示上述输入数据的错误程度的信号包含上述符号错误率。
9.根据权利要求8所述的里德-索洛蒙解码装置，其特征在于，上述符号错误率计算器包括用上述输入数据的符号总数除上述错误符号数的除法器。
10.根据权利要求9所述的里德-索洛蒙解码装置，其特征在于，上述符号错误率计算器包括常数输出器，预先计算出在上述预定数量的同步字节提醒信号被进行计数期间被输入上述里德-索洛蒙解码装置的数据的符号的总数，其中，当上述同步信号计算器对该预定数量的同步字节提醒信号进行计数时，输出该预先算出的符号的总数。
11.根据权利要求8所述的里德-索洛蒙解码装置，其特征在于，上述符号错误率计算器包括：
判定器，预先设定多个可以取得上述错误符号数的值的范围，判定在对上述预定数量的同步字节提醒信号进行计数期间上述错误符号数计数器进行计数的上述错误符号数属于上述所设定的哪个范围；
错误率输出器，从由在上述判定器中所设定的各个范围所任意选择的值和上述输入数据的符号的总数来预先计算出符号错误率，从该预先算出的符号错误率中输出与由上述判定器所判定的范围相对应的符号错误率。
12.用里德-索洛蒙码进行输入数据的纠错的里德-索洛蒙解码装置的控制方法，其特征在于，包括：
故障计算步骤，从上述输入数据算出故障；
欧几里德互除计算步骤，使用上述故障来算出错误位置多项式和错误评价多项式；
错误位置计算步骤，从上述错误位置多项式和错误评价多项式算出表示上述输入数据的错误字节的错误位置；
错误大小计算步骤，使用上述错误位置多项式和错误评价多项式，来算出在构成上述错误位置表示的错误字节的比特中表示哪个比特发生错误的错误大小；
纠错步骤，使用上述错误位置和上述错误大小来对输入数据进行纠错；
纠错状态监视步骤，监视上述欧几里德互除计算步骤、上述错误位置计算步骤和上述错误大小计算步骤，生成表示各步骤中的处理错误有无的信号，从上述错误位置和上述错误大小来生成表示上述输入数据的错误程度的信号。
13.根据权利要求12所述的里德-索洛蒙解码装置的控制方法，其特征在于，上述纠错状态监视步骤包括：
错误比特数计数步骤，对表示上述错误大小的错误比特的数量进行计数；
同步信号计算步骤，与上述输入数据的同步信号相一致对所输出的同步字节提醒信号进行计数；
比特错误率计算步骤，从在由上述同步信号计数步骤对预定数量的同步字节提醒信号进行计数期间输入到上述里德-索洛蒙解码装置中的数据的比特总数和由上述错误比特数计数步骤所计数的错误比特数来算出比特错误率，
表示上述输入数据的错误程度的信号包含上述比特错误率。
14.根据权利要求13所述的里德-索洛蒙解码装置的控制方法，其特征在于，上述比特错误率计算步骤包括：
判定步骤，预先设定多个可以取得上述错误比特数的值的范围，判定在对上述预定数量的同步字节提醒信号进行计数期间由上述错误比特数计数步骤所计数的上述错误比特数属于上述所设定的哪个范围；
错误率输出步骤，从由在上述判定步骤中所设定的各个范围所任意选择的值和上述输入数据的比特的总数来预先计算出比特错误率，当由上述判定步骤判定范围时，从该预先算出的比特错误率中输出与该判定的范围相对应的比特错误率。
15.根据权利要求12至14任一项所述的里德-索洛蒙解码装置的控制方法，其特征在于，上述纠错状态监视步骤包括：
错误符号数计算步骤，对上述错误位置表示的错误字节数进行计数；
符号错误率计算步骤，与上述输入数据的同步信号相一致，从在对所输出的同步字节提醒信号进行预定数量计数期间输入到上述里德-索洛蒙解码装置中的数据的符号总数和在对该预定数量的同步字节提醒信号进行计数期间由上述错误符号数计数步骤所计数的错误符号数，来计算出符号错误率，
表示上述输入数据的错误程度的信号包含上述符号错误率。
16.根据权利要求15所述的里德-索洛蒙解码装置的控制方法，其特征在于，上述符号错误率计算步骤包括：
判定步骤，预先设定多个可以取得上述错误符号数的值的范围，判定在对上述预定数量的同步字节提醒信号进行计数期间由上述错误符号数计数步骤所计数的错误符号数属于上述所设定的哪个范围；
错误率输出步骤，从由上述判定步骤所设定的各个范围所任意选择的值和上述输入数据的符号的总数来预先计算出符号错误率，当由上述判定步骤判定范围时，从该预先算出的符号错误率中输出与该判定的范围相对应的符号错误率。
CNB991249666A 1998-12-11 1999-12-10 里德-索洛蒙解码装置及其控制方法 Expired - Fee Related CN1144374C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP35331998 1998-12-11
JP353319/1998 1998-12-11

Publications (2)

Publication Number Publication Date
CN1263383A CN1263383A (zh) 2000-08-16
CN1144374C true CN1144374C (zh) 2004-03-31

Family

ID=18430050

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB991249666A Expired - Fee Related CN1144374C (zh) 1998-12-11 1999-12-10 里德-索洛蒙解码装置及其控制方法

Country Status (5)

Country Link
US (1) US6553537B1 (zh)
EP (1) EP1011202A3 (zh)
KR (1) KR100387005B1 (zh)
CN (1) CN1144374C (zh)
TW (1) TW510086B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100384116C (zh) * 2005-03-31 2008-04-23 中国科学院空间科学与应用研究中心 一种高速译码芯片

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2366159B (en) * 2000-08-10 2003-10-08 Mitel Corp Combination reed-solomon and turbo coding
US20020116679A1 (en) * 2000-12-15 2002-08-22 Mike Lei In-band FEC decoder for sonet
KR100469572B1 (ko) * 2002-03-20 2005-02-02 주식회사 레인콤 광디스크 장치에서의 충격 감지 장치 및 방법
WO2004114675A1 (en) * 2003-06-18 2004-12-29 Thomson Licensing S.A. Method and apparatus for error detection of compressed video in a digital media receiver
CN1773863B (zh) * 2004-11-12 2010-06-02 中国科学院空间科学与应用研究中心 一种可用于大容量存储器的rs（256，252）码纠错译码芯片
CN1773864B (zh) * 2004-11-12 2010-05-05 中国科学院空间科学与应用研究中心 一种纠错能力为2的扩展里德—所罗门码的译码方法
US20080140740A1 (en) * 2006-12-08 2008-06-12 Agere Systems Inc. Systems and methods for processing data sets in parallel
US20080168335A1 (en) * 2007-01-04 2008-07-10 Broadcom Corporation, A California Corporation Area efficient on-the-fly error correction code (ECC) decoder architecture
JP2015222467A (ja) * 2014-05-22 2015-12-10 ルネサスエレクトロニクス株式会社 マイクロコントローラ及びそれを用いた電子制御装置
US10354717B1 (en) * 2018-05-10 2019-07-16 Micron Technology, Inc. Reduced shifter memory system

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4413339A (en) * 1981-06-24 1983-11-01 Digital Equipment Corporation Multiple error detecting and correcting system employing Reed-Solomon codes
US4649541A (en) * 1984-11-21 1987-03-10 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Reed-Solomon decoder
JPH02156328A (ja) * 1988-12-08 1990-06-15 Toshiba Corp 逆数回路
US5099482A (en) * 1989-08-30 1992-03-24 Idaho Research Foundation, Inc. Apparatus for detecting uncorrectable error patterns when using Euclid's algorithm to decode Reed-Solomon (BCH) codes
DE4105860C2 (de) 1991-02-25 1995-04-20 Broadcast Television Syst Schaltungsanordnung zum Erkennen und Korrigieren von Fehlern in Datenworten
US5414719A (en) 1992-04-24 1995-05-09 Sharp Kabushiki Kaisha Operating circuit for galois field
JP2945539B2 (ja) 1992-05-12 1999-09-06 シャープ株式会社 誤り訂正結果の検算回路
US5610929A (en) * 1994-03-11 1997-03-11 Fujitsu Limited Multibyte error correcting system
FR2721774B1 (fr) 1994-06-27 1996-09-06 Sgs Thomson Microelectronics Décodeur reed-solomon.
US5835165A (en) * 1995-06-07 1998-11-10 Lsi Logic Corporation Reduction of false locking code words in concatenated decoders
US5710783A (en) * 1995-06-07 1998-01-20 Luthi; Daniel A. Optimization of synchronization control in concatenated decoders
KR100202945B1 (ko) 1996-08-23 1999-06-15 전주범 리드 솔로몬 복호기의 비트 에러율 측정 장치
JP3233860B2 (ja) 1996-10-25 2001-12-04 松下電器産業株式会社 リードソロモン復号器
KR100192801B1 (ko) 1996-10-29 1999-06-15 전주범 리드 솔로몬 디코더의 비트 에러율 측정 회로
GB2318954B (en) 1996-10-29 2001-05-23 Daewoo Electronics Co Ltd Reed-solomon decoder for use in advanced television
KR100652563B1 (ko) 1999-12-17 2006-12-01 엘지전자 주식회사 디지탈 심볼 복구용 보간기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100384116C (zh) * 2005-03-31 2008-04-23 中国科学院空间科学与应用研究中心 一种高速译码芯片

Also Published As

Publication number Publication date
CN1263383A (zh) 2000-08-16
US6553537B1 (en) 2003-04-22
EP1011202A3 (en) 2003-07-09
EP1011202A2 (en) 2000-06-21
KR20000052456A (ko) 2000-08-25
KR100387005B1 (ko) 2003-06-11
TW510086B (en) 2002-11-11

Similar Documents

Publication Publication Date Title
CN1144374C (zh) 里德-索洛蒙解码装置及其控制方法
CN1066900C (zh) 无线电话的节电式扩展等待方式的操作方法和设备
CN1097923C (zh) 无线接收装置
CN1299465C (zh) 具有发射机和接收机的无线电链路和操作它的方法
CN1735005A (zh) 使用基准信号进行同步数据传输的装置和方法
CN1540514A (zh) 数据处理设备和数据处理方法
CN1133660A (zh) 一种应用于码分多址系统的多速率串行维特比译码器
CN1934817A (zh) Crc计数器归一化
CN1757165A (zh) 译码器内的部件块消息传送
US7634692B2 (en) SATA primitive prediction and correction
CN1146116C (zh) 截短法尔码的差错捕获译码方法和装置
CN1242340C (zh) 数据处理器和分组识别方法
CN1833422A (zh) 分组通信装置
US20100083030A1 (en) Repairing high-speed serial links
JPWO2008059588A1 (ja) データ伝送装置および伝送符号の生成方法
CN1188995C (zh) 通信设备和用于网络处理器的负载平衡器
TWI401910B (zh) 在包含多層級與可適性消除資料的移動式無線應用中用來校正錯誤的裝置與方法
CN1691082A (zh) 传送器及其复制方法
CN1538299A (zh) 信息处理设备
JP5152340B2 (ja) 制御回路、情報処理装置及び情報処理装置の制御方法
CN1610339A (zh) 传送和恢复数据分组的方法和装置
JP2009100369A (ja) 誤り検出訂正回路、半導体メモリコントローラ、および誤り検出訂正方法
CN1770678A (zh) 处理通用成帧规程帧的方法和装置
CN1359203A (zh) 用于sonet的带内fec解码器
JP2007049707A (ja) データストリームを受信する方法、装置およびプログラム

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040331

Termination date: 20121210