CN1145869C - 具有减少功率操作特性的高速缓存一致性多道处理计算机系统 - Google Patents

具有减少功率操作特性的高速缓存一致性多道处理计算机系统 Download PDF

Info

Publication number
CN1145869C
CN1145869C CNB951969986A CN95196998A CN1145869C CN 1145869 C CN1145869 C CN 1145869C CN B951969986 A CNB951969986 A CN B951969986A CN 95196998 A CN95196998 A CN 95196998A CN 1145869 C CN1145869 C CN 1145869C
Authority
CN
China
Prior art keywords
processor
bus
computer system
cache
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB951969986A
Other languages
English (en)
Other versions
CN1171159A (zh
Inventor
Dm
D·M·卡米恩
J·克劳福特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1171159A publication Critical patent/CN1171159A/zh
Application granted granted Critical
Publication of CN1145869C publication Critical patent/CN1145869C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
    • G06F9/30083—Power or thermal control instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1028—Power efficiency
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

多处理器系统在操作的减少功率模式期间保持超高速缓存一致性。多处理器系统具有耦合到外部总线(60)上的第一处理器和第二处理器(20)，用于利用主存储器执行数据事务处理。在操作的减少功率模式期间，第二处理器(20)的内部时钟(ICLK)与第二处理器(20)的部分内部逻辑去耦合，同时，内部时钟信号(CLK)保持耦合到第二处理器(20)的部分内部逻辑上，该部分内部逻辑被用于监视和响应外部总线(60)上的数据量以保持高速缓存的一致性。在操作的减少功率模式期间，第二处理器连续执行探听和写回处理，以维持高速缓存一致性多处理器系统。

Description

具有减少功率操作特性的高速缓存一致性 多道处理计算机系统
                        发明领域
本发明通常涉及以多处理器为基础的计算机系统领域，特别是，涉及到具有调节功耗特性的多道处理器计算机系统。
半导体技术的进步使得能够压缩集成电路的个体尺寸以允许更多的晶体管被制造在一个单一的半导体基片上。例如，当前正在制造的大多数复杂微处理器通常都包括由数百万个晶体管构成的的一个单一的集成电路(IC)。虽然这些令人惊异的技术进步可以显著地增加当前现代化计算机系统的性能和数据处理能力，但是，这些进步增加了功耗。当然，功耗的增加意味着必须从所述IC中消散更多的热量。
由于过量的功耗和热量消除现在是计算机设计人员所面对的一个关键问题，所以，研制了各种功率节省技术以使计算机系统内的电源的电流电平最小化。很多这种技术都采用了在不处于使用状态时关闭多处理器电源以便节省能量的策略。但是，这种技术不是没有缺点的。
例如在使用用于协同完成系统任务的两个或多个处理器的多处理器(MP)计算机系统中有这样的问题。如果一个微处理器的电源被关闭(例如，由于它的当前任务已经完成或处于待用状态)，该系统中的另一个微处理器可以继续在系统总线上执行数据事务处理。问题是某些总线事务处理可能试图在电源关闭状态下或处于待用状态的微处理器中读/写以修改状态存储的数据。除非具有某种机构来监视总线活动和修正共享存储单元，否则，将丧失数据一致性。因此，MP计算机系统需要一个机构，该机构使待用处理器发觉并响应于试图访问变坏了的数据进行访问的总线活动。
如将要看到的，本发明提供一种多道处理器计算机系统，在该系统中，各个处理器监视总线的数据量，以保持高速缓存的一致性，同时以减少功率的模式执行操作。根据本发明，一个待用或电源关闭的处理器通过将修改后的数据以减小功率的操作模式写回到系统总线来响应某些总线事务处理。另外，本发明的实现没有等待时间或来自操作系统的干预。因此，本发明提供了与外部总线相互作用的完全透明的方式，同时，使功耗最小化。
                       发明概要
多处理器计算机系统被描述成包括一个被耦合到主存储器以及第一和第二处理器上的总线。第一和第二处理器被耦合到总线，以便利用所述主存储器执行数据处理。第二处理器具有一个被耦合到所述总线上的总线单元、一个具有相关的标记阵列的局部高速缓存器、一个用于产生时钟信号的锁相环(PLL)、和一个在总线单元、PLL和相关的标记阵列耦合到时钟信号上的时候，使时钟信号和第二微处理器的某些内部逻辑去耦合以减少功耗的装置。第二微处理器的总线单元还包括一个用于当以减少功率模式进行操作时，探听所述总线的装置和一个用于产生信号以向第一微处理器指出由第一微处理器在所述总线上使用的写周期是针对在第二微处理器的局部高速缓存器中的修改的高速缓存存储界的装置。
通过遵照和根据附图进行的详细描述可以更加完整地理解本发明。但是，这些描述并不构成对本发明的限制，所示特定实施例仅用于对本发明的解释和理解。
图1示出了根据本发明运行的一个微处理器的一般方框图。
图2示出了在本发明一个实施例中使用的时钟控制结构的状态转换。
图3是示出了本发明一个方面的操作的定时图。
图4A-4D示出了在本发明一个实施例中执行的各种例子的操作。
图5示出了根据本发明的一个测试寄存器，它包括允许软件禁止某些特性的多个比特。
本发明是一个多处理器计算机系统，用于在使功耗最小化的同时保持高速缓存的一致性。在下面的描述中，出现了很多诸如特定信号、协议、设备类型等的特殊名称，用于提供对本发明的的透彻理解。但是，应当理解，这些特殊名称并不需要被用于去实践本发明。在其它的例子中，公知的结构、电路块和构造并没有详细示出，以避免使本发明显得含糊不清。
图1示出了微处理器20的方框图，该微处理器20包括了本发明的各种特性。在一个实施例中，微处理器20包括一个由加州Santa Clara的Intel公司制造并在市场上可以买到的PentiumTM(奔腾)处理器。虽然本发明将结合图1所示的实施例进行描述，但是，应当理解，本发明的整个构思可以适用于很多不同类型的计算机系统，包括与奔腾处理器兼容的的微处理器，或使用不同数据处理器体系结构的微处理器。
微处理器20包括锁相环(PLL)电路30，该电路提供沿着线46耦合到集成电路各功能单元块的一个内部时钟信号(ICLK)。例如，图1出示在线46上出现的ICLK信号被耦合到所述IC的大多数内部逻辑上，这些内部逻辑包括指令高速缓存25、数据高速缓存26、控制ROM21和由处理器的整数单元22及浮点(FP)单元23组成的内部逻辑。所述ICLK信号还被耦合到中断逻辑单元29的一部分上。指令高速缓存25、数据高速缓存26和总线单元40中的每一个都被耦合到一个64比特数据总线和一个32比特的地址总线上。
除了ICLK信号以外，PLL电路30还提供一个被沿着线45耦合到指令高速缓存25和数据高速缓存26的标记比较阵列的第二时钟信号(CLK)。线45上的CLK信号还被耦合到部分中断逻辑单元29的一部分和总线单元40上。(下面将讨论ICLK和CLK时钟信号之间的区别。)在正常操作期间，微处理器20利用约100MHz的时钟(即：ICLK和CLK)频率进行操作。处理器20的变化也可以支持各种内核/总线比值。例如，在另外的一个例子中，可以支持50MHz和60MHz的总线频率。
在一个实施例中，总线单元40和中断逻辑单元29包括使微处理器20能够被用于一个MP系统中的逻辑电路。例如，由总线单元40发出和接收的总线周期以及由所述中断逻辑单元29接收和提供的中断信号与公知的PentiumTM处理器相兼容。微处理器20还包括一个用于保持高速缓存一致性和对外部总线进行仲裁的逻辑。
在一个实施例中，微处理器20还包括功率管理特性，该特性允许所述处理器进入减少功耗状态(即：操作的HALT或STANDBY模式)。当在正常操作模式中运行于峰值功率时，微处理器20可能损耗的功率可达20瓦。而在操作的HALL或STANDBY模式时，功耗可以只有700毫瓦。微处理器20执行功率管理功能和操作系统独立功能的一种方式是借助于操作的系统管理模式。系统管理模式(SMM)由一个中断(SMI)、交替地址空间和一个指令(SRET)组成。系统管理中断使一个系统管理中断请求被锁存在逻辑单元29之内。当在指令边界上识别所述锁存SM#时，微处理器20进入SMM。
继续参考图1，在一个实施例中，微处理器20包括一个外部引线(标记为STPCLK#)和一个可以被用于调节所述微处理器功率的外部电路。所述STPCLK#引线在申请日为11/3/92的共同未决专利申请No07/970,576、发明名称为“用于在微处理器中异步停止时钟的方法和装置”中有更加详细的描述，上述专利文献在这里一并作为参考，并且，该申请被指定给本发明的受让人。所述STPCLK#引线提供一个敏感电平SM1，该敏感电平SM1将所述处理器置于低功率STANDBY状态。根据本发明，在处于操作的STANDBY模式的同时，微处理器20响应专用(即：ADS#)和外部探听(即：EADS#)请求。
微处理器20还支持被称之为AUTO-HALT的一个机构(mechanism)，每当HALT指令被执行时，上述机构将所述处理器置于功率减少的操作模式。微处理器20响应包括专用探听在内的所有停止中断事件和在处理器处于减少功率状态(没有相关的STPCLK#的引线被确认)时产生的处理器之间的中断事件。
当微处理器20被用于正常工作模式时，时钟线46(ICLK)和45(CLK)被使能，从而使内核(internal core)时钟信号被提供给集成电路的所有单元。当处理器输入作为确认STPCLK#引线或执行HALT指令结果的低功率或STADBY时，线46上的内核时钟信号(ICLK)被禁止。但是，应当理解，禁止线46不能够改变PLL电路30的连续操作。换言之，PLL30连续在被耦合到微处理器某些部分的线45上产生内核CLK频率。保持运行(即：被CLK驱动)的微处理器20的这部分包括PLL30、高速缓存单元25和26的标记比较阵列、中断逻辑单元29的一部分和总线单元40。根据本发明，提供给微处理器20被选择这部分的功率允许处理器监视和响应为在MP系统中保持超高速缓存一致性所需的外部总线数据量。即：在操作的减少功率模式下，总线仲裁和高速缓存被有意地保持为活动状态。
现在参看图2，该图示出了根据本发明一个实施例的某个关键部分5的特性状态图。在一般工作条件下，即在状态51，微处理器20被激活以执行指令。这表示处理器的满功率状态，在这种状态下，ICLK和CLK信号被耦合到IC内部逻辑的所有部分上。
由方框53表示的STOP-GRANT(停止-允许)状态可以通过确认微处理器20的STPCLK#引线进行输入。在STOP-GRANT状态中，集成电路工作于减少功耗模式，在这种模式下，处理器的大多数内部功能单元都没有被激活(即：ICLK断)。另一方面，总线单元40、超高速缓存器25和26的标记阵列、PLL30和中断逻辑单元29的一部分保持被激活。一旦STOP-GRANT总线周期被放置在所述总线上且BRDY#信号被返回，处理器就处于所述STOP-GRANT状态。本技术领域内的专业技术人员将BRDY#理解为它表示外部系统在数据引线上具有用于响应读出的预先传送的有效数据，或它表示外部系统(例如，主存储器、其它处理器等)已经接收了用于响应写请求的处理器数据。在一个实施例中，在STPCLK#解确认之后的约十个时钟周期内，处理器返回到正常执行状态。RESET也使所述处理器脱离STOP-GRANT状态，返回到正常状态。
当处于操作的减少功率模式时，通过监视总体通信量处理器20识别到总线40的输入信号以保持超高速缓存连续性(例如，无效和外部探听)的输入。例如，当处于STOP-GRANT状态时，处理器锁存在外部中断信号(例如，SM1#、NM1、INTR、FLUSH#、R/S#和INIT)上的事务。所有这些中断都是在STPCLK#解除确认之后，如当再进入正常状态时采用的。
只要当执行HALT指令时，便进入由图2的方框50表示的AUTO-HALT状态。在AUTO-HALT状态下，内部时钟(ICLK)与大部分内部逻辑去耦，同时，连续时钟信号CLK保持所述芯片中被选择功能单元的运行。根据INTR、NM1、SM1#、RESET或INIT的发生，处理器事务回到正常工作状态，即；状态51。如前面解释的，AUTO-HALT状态通过停止将时钟信号加到处理器的大多数内部逻辑电路上而导致功率的有效减少。总线单元40、PLL30、标记阵列和中断逻辑电路保持被激活以支持探听和允许快速重新开始。任何外部中断都可以使处理器脱离AUTO-HALT状态50并返回到正常工作状态51。当工作于AUTO-HALT状态50时，FLUSH#信号(低电平有效)使齐平事件被锁存并如所示被方框55激活。对于所描述的实施例来讲，FLUSH#信号迫使处理器将所有的经过修改的存储界写回到数据高速缓存26中，并使它的内部高速缓存失效。然后，通过处理器指出写回操作和失效操作的完成产生FLUSH确认特定信号。
R/S#输入(低电平有效)的确认使得处理器停止正常的执行，并将其置于IDLE状态。图2示出了一个使来自AUTO-HALT状态50的一个事务输入PROBE-MODE状态56的R/S#事件。提供R/S#引线以便和特殊调试端口一起用于调试所述处理器。R/S#引线从高到低的事务中断所述处理器，并使其在下一个指令边界处停止执行。R/S#引线的解确认使得来自PROBE-MODE状态56的事务返回到AUTO-HALT状态50。
图2还包括状态52，该状态表示在确认STPCLK#引线或执行HALT指令之后的情况下，当处于减少功率模式时，所述处理器的探听能力。即使在这两种情况之一中功耗被减少，处理器仍能够经过单元40连续驱动总线信号，处理器的内部机构状态被维持。专用和处理器之间的探听被支持以用于高速缓存失效和写回周期。如果所述探听需要运行写回周期，那么，功耗将在一个很短的周期内增加。根据本发明，仅利用硬件而不需要微码介入就能够完全对所述探听进行处理。
在STOP-GRANT和AUTO-HALT状态中，微处理器20通过保持由CLK使能的高速缓存单元标记比较逻辑支持所述探听-包括专用和处理器之间的探听。这示于图1，其中，线45上的CLK信号被耦合到高速缓存25和26的标记比较逻辑上。另一方面，ICLK信号被禁止到高速缓存以使功耗最小化。当探听发生时，MESI(即：经过修改的、排它的、共享的、有效的)高速缓存协议比特被修正成需要上升时的值。只有在需要写回周期时，除了标记阵列以外的处理器部分(例如，至少是数据高速缓存、相关的高速缓存控制逻辑和在数据高速缓存及总线接口之间的总线)被激活。在另外一个实施例中，在检测到一个可探听事项并随后提供稍微增加功率的状态以允许执行所述探听操作之前，通过例如使所有高速缓存的入口失效的禁止某个状态下处的标记比较逻辑电路或关掉标记阵列电源可以实现更加积极的功率节约。
注意，图1-4仅仅输出了本发明的一个解释性实施例，但是，比较复杂的实现手段可以提供包括不同时钟方案变化在内的功率节省技术。就所使用的特殊协议而言，一旦执行了探听，其实质内容是相同的。例如，第一处理器不是在系统总线上写回数据，而是第一处理器可以撤回写入并保持污线(dirty line)。由此，本技术领域内的专业技术人员可以懂得执行本发明的很多种不同方式。
图3是一个时序图，它示出了STPCLK#请求和STOP-GRANT总线周期之间的等待时间。注意，对于所示出的这个实施例来讲，在STPCLK#请求和STOP-GRANT总线周期之间大约有10个时钟的延迟。这个等待时间取决于当前指令、CPU写缓冲器内数据的量以及系统存储器的性能。
处理器20的数据高速缓存26利用MESI协议实现高速缓存的一致性。数据高速缓存中的存储界可以处于Modified(经过修改的)、Exclusive(排它的)、Shared(共享的)或Invalid(无效的)状态，同时，在指令高速缓存25中的存储界可以处于有效或无效状态。本发明直接用于可能出现的下述情况，即两个或多个处理器共享一个计算机系统中的公用数据。只要可能，所述处理器的局部高速缓存器都可以试图高速缓存数据。在处理器20的一个实施例中，包括一个专用高速缓存器一致机构，用于保证处理器之间数据的一致性。假如在两个处理器中的一个处理器内高速缓存了任一数据而另一个处理器试图对这个数据进行访问，那么，包含有所述数据的处理器将通知请求处理器它已经高速缓存了所述数据。超高速缓存存储界和包含有数据的处理器的状态将依据当前状态和另一个处理器已经形成的请求类型而变化。
根据本发明，基本的一致性机理要求所述处理器不运行周期、不占用总线(这里，称做最低最近总线主控器或LRM)并不探听所有MRM总线活动(MRM意为占用总线的最高最近总线主控器)。然后，运行总线周期的MRM处理器等待来自LRM处理器的一个表示数据被包含在LRM高速缓存中的指示。
为了更好地理解本发明，下面来考虑在图4A-4D中表示的任意接口交换的例子。首先，假设处理器工作于减少功率模式或未占用外部总线60。这将使处理器PB处于AUTO-HALT或STOP-GRANT状态。另外，假设处理器PA只在外部总线60上运行一个写周期。再有，假设在该总线上的写周期是针对在处理器PB中的被修改后(M)状态内的一个存储界的。这是在图4A中所示的情况。由于总线单元和处理器PB中的内部中断及探听逻辑被保持激活，所以，不必考虑大多数其它内部逻辑电路被关断电源，处理器PB就可以自动地探听外部总线60，以便监视由处理器PA启动的写周期。
图4B示出了处理器PB向处理器PA指出所述写事务已经命中一个修改后状态的超高速缓存存储界。这是通过确认PHITM#信号被耦合到处理器上进行的。处理器PB也确认一个专用仲裁引线BPBREQ#，用于指出处理器PB已经产生了一个总线请求(在这个例子中，假设处理器PA当前占用外部总线60)。注意，HITM#信号也被耦合到总线60，以禁止另一个总线主控器在所述存储界被完全写回之后对所述数据进行访问。然后，处理器PA就如同不存在处理器PB一样完成在外部总线60上的写周期。
但是，在处理器PB有机会将修改后的数据写回到系统存储器之前，只有在外部总线60上完成所述写周期时才发生所述外部探听。图4B示出了处理器PB确认HITM#信号，以便通知系统探听地址已经被高速缓存在双处理器对中，且该地址处于修改后的状态。在这个例子中的外部探听命中了与使PHITM#信号被确认的同一个存储界。
在图4C中，在外部总线60上发生一个仲裁交换，并且现在处理器PB占用该总线。此时，处理器PB写回所述M状态存储界。从计算机系统的观点来看，似乎是使用一个单一的处理器来完成探听事务。注意，在图4C中，在两个处理器之间耦合的两个专用仲裁引线被用于指出总线所有权被授予处理器PB(或者是在完成写回操作之后处理器PA请求得回所有权)。
最后，在图4D中，在处理器PB授权总线返回到处理器PA之后，处理器PA再次运行原始写周期。认识下述一点是非常重要的，即；在由图4A-4D表示的全部探听和写回操作中，处理器PB一直保持在操作的减少功耗模式下。除了对高速缓存一致性有要求以外，由于在由功耗要求限定的计算机系统中，上述特性能够提供极大的优点，所以，它是本发明的一个关键特性。
现在参看图5，这里示出了一个特殊的测试寄存器12，该寄存器12包括多个比特，以允许软件禁止微处理器20的某些特性。例如，可以禁止AUTO-HALT特性以将寄存器12中的比特6设置成“1”。在这个设置中，执行HALT指令不禁止所述内部时钟(ICLK)被耦合到处理器任何一个功能单元上。在一个实施例中，利用缺省使能AUTO-HALT特性，即：在RESET之后，寄存器12中的比特6被置成“0”。
可由软件通过测试寄存器12控制的其它特性包括用于多处理器系统的可予程编中断控制(APIC)。在本发明的一个实施例中，所述处理器插入了一个先行处理器SMI控制器，该控制器支持在一个复杂的多处理器环境中的中断以及在一个简单的单处理器环境中的中断。局部中断控制器模块在三线串联总线上与I/O APIC模块(诸如由Intel公司制造的部件no.8259A)通信。当寄存器12中的比特4被设置成“1”时，APIC特性被完全禁止。这意味着所述APIC电路不能够传送或接收任一处理器的中断。从APIC寄存器空间的读出或向该寄存器空间的写入都要经过外部总线。当寄存器12的比特5被设定时，双处理器仲裁硬件也可以被禁止。当这个比特被设定为“1”时，处理器刚一变成最高最近总线主控器(MRM)，专用双处理器特性(例如，PHIT#、PHITM#、PBREQ#和PBGRNT#引线)就被禁止。如果这个比特别连续设置成“0”，那么，DP特性被重新使能。可以由寄存器12使能/禁止的其它特性包括SMM输入和输出消息(比特7)，和快速执行跟踪消息(比特8)。

Claims (5)

1.一种多处理器计算机系统，包括：
总线；
耦合到所述总线上的主存储器；
耦合到所述总线上的第一处理器，用于利用所述主存储器执行数据事务处理；和
第二处理器，该第二处理器具有耦合到所述总线上的一个总线单元、具有相关标记阵列的局部高速缓存、用于产生时钟信号的锁相环PLL以及一个用于当总线单元、锁相环PLL和相关标记阵列保持与时钟信号耦合时，通过使时钟信号和第二处理器的部分内部逻辑去耦合来减少功耗的装置；
所述第二处理器的总线单元还包括用于当处于操作的减少功率模式时探听所述总线的装置和用于向第一处理器传送指出所述第一处理器产生的在该总线上的写周期是针对在第二处理器的局部高速缓存的高速缓存存储界中存储了一个修改后的数据复本的该主存储器的一个存储单元的装置。
2.如权利要求1所述的多处理器计算机系统，其特征是所述第二处理器还包括一个用于在完成第一处理器的写周期之后将经过修改的高速缓存存储界写回到所述主存储器中的装置。
3.如权利要求2所述的多处理器计算机系统，其特征是所述第一处理器还包括一个响应第一处理器的信号传送装置的装置，用于在第二处理器完成写回经过修改的高速缓存存储界之后，再次产生所述写周期。
4.如权利要求1所述的多处理器计算机系统，其特征是所述去耦装置包括一个微编码的暂停指令。
5.如权利要求1所述的多处理器计算机系统，其特征是所述去耦装置包括一个外部引线，当被确认时，该外部引线使所述时钟信号和部分内部逻辑去耦。
CNB951969986A 1994-12-23 1995-12-20 具有减少功率操作特性的高速缓存一致性多道处理计算机系统 Expired - Lifetime CN1145869C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/363,735 US5530932A (en) 1994-12-23 1994-12-23 Cache coherent multiprocessing computer system with reduced power operating features
US08/363,735 1994-12-23

Publications (2)

Publication Number Publication Date
CN1171159A CN1171159A (zh) 1998-01-21
CN1145869C true CN1145869C (zh) 2004-04-14

Family

ID=23431494

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB951969986A Expired - Lifetime CN1145869C (zh) 1994-12-23 1995-12-20 具有减少功率操作特性的高速缓存一致性多道处理计算机系统

Country Status (11)

Country Link
US (1) US5530932A (zh)
EP (1) EP0799444B1 (zh)
KR (1) KR987001105A (zh)
CN (1) CN1145869C (zh)
AU (1) AU4962196A (zh)
BR (1) BR9510532A (zh)
HK (1) HK1003667A1 (zh)
IL (1) IL116353A (zh)
RU (1) RU2171490C2 (zh)
TW (1) TW293105B (zh)
WO (1) WO1996032671A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102841867A (zh) * 2011-05-16 2012-12-26 瑞创国际公司 使用用于代码和数据空间的铁电随机存储器的堆栈处理器

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5669003A (en) * 1994-12-23 1997-09-16 Intel Corporation Method of monitoring system bus traffic by a CPU operating with reduced power
US5752045A (en) * 1995-07-14 1998-05-12 United Microelectronics Corporation Power conservation in synchronous SRAM cache memory blocks of a computer system
US5713029A (en) * 1995-09-29 1998-01-27 International Business Machines Corporation Information handling system including doze mode control
US5703790A (en) * 1996-02-27 1997-12-30 Hughes Electronics Series connection of multiple digital devices to a single power source
US5724611A (en) * 1996-04-25 1998-03-03 Vlsi Technology, Inc. Automatic cache controller system and method therefor
US5752265A (en) * 1996-06-13 1998-05-12 Compaq Computer Corporation Memory accessing in a multi-processor system using snooping
US5742781A (en) * 1996-08-09 1998-04-21 Hitachi America, Ltd. Decoded instruction buffer apparatus and method for reducing power consumption in a digital signal processor
US5801961A (en) * 1996-12-03 1998-09-01 Moore Epitaxial, Inc. Power management system for a semiconductor processing facility
US6014751A (en) * 1997-05-05 2000-01-11 Intel Corporation Method and apparatus for maintaining cache coherency in an integrated circuit operating in a low power state
US6085330A (en) * 1998-04-07 2000-07-04 Advanced Micro Devices, Inc. Control circuit for switching a processor between multiple low power states to allow cache snoops
US6105141A (en) * 1998-06-04 2000-08-15 Apple Computer, Inc. Method and apparatus for power management of an external cache of a computer system
US6347379B1 (en) * 1998-09-25 2002-02-12 Intel Corporation Reducing power consumption of an electronic device
US6438622B1 (en) 1998-11-17 2002-08-20 Intel Corporation Multiprocessor system including a docking system
JP3798563B2 (ja) 1999-01-06 2006-07-19 株式会社東芝 命令キャッシュメモリ
US7529799B2 (en) * 1999-11-08 2009-05-05 International Business Machines Corporation Method and apparatus for transaction tag assignment and maintenance in a distributed symmetric multiprocessor system
KR100769557B1 (ko) * 1999-11-24 2007-10-23 엔엑스피 비 브이 데이터 처리 시스템 및 데이터 처리 유닛
US6766460B1 (en) * 2000-08-23 2004-07-20 Koninklijke Philips Electronics N.V. System and method for power management in a Java accelerator environment
US6845432B2 (en) * 2000-12-28 2005-01-18 Intel Corporation Low power cache architecture
US6925634B2 (en) * 2001-01-24 2005-08-02 Texas Instruments Incorporated Method for maintaining cache coherency in software in a shared memory system
US7424576B2 (en) * 2001-05-02 2008-09-09 Intel Corporation Parallel cachelets
US6976181B2 (en) * 2001-12-20 2005-12-13 Intel Corporation Method and apparatus for enabling a low power mode for a processor
US7165135B1 (en) * 2002-04-18 2007-01-16 Advanced Micro Devices, Inc. Method and apparatus for controlling interrupts in a secure execution mode-capable processor
US6843013B2 (en) * 2002-04-22 2005-01-18 Jorge Enrique Cutini Trigger safety lock for pistols and trigger assembly
US8185602B2 (en) 2002-11-05 2012-05-22 Newisys, Inc. Transaction processing using multiple protocol engines in systems having multiple multi-processor clusters
US6922756B2 (en) * 2002-12-19 2005-07-26 Intel Corporation Forward state for use in cache coherency in a multiprocessor system
GB2403561A (en) * 2003-07-02 2005-01-05 Advanced Risc Mach Ltd Power control within a coherent multi-processor system
US7155623B2 (en) * 2003-12-03 2006-12-26 International Business Machines Corporation Method and system for power management including local bounding of device group power consumption
JP2006113767A (ja) * 2004-10-14 2006-04-27 Sony Corp 情報処理システム、および、情報処理方法、並びに、プログラム
EP1805627B1 (en) * 2004-10-15 2011-02-16 Sony Computer Entertainment Inc. Methods and apparatus for supporting multiple configurations in a multi-processor system
US7502948B2 (en) 2004-12-30 2009-03-10 Intel Corporation Method, system, and apparatus for selecting a maximum operation point based on number of active cores and performance level of each of the active cores
DE102005037250A1 (de) * 2005-08-08 2007-02-15 Robert Bosch Gmbh Verfahren und Vorrichtung zur Steuerung eines Speicherzugriffs bei einem Rechnersystem mit wenigstens zwei Ausführungseinheiten
DE102005037248A1 (de) * 2005-08-08 2007-02-15 Robert Bosch Gmbh Verfahren und Vorrichtung zur Steuerung eines Speicherzugriffs bei einem Rechnersystem mit wenigsterns zwei Ausführungseinheiten
US7870337B2 (en) * 2007-11-28 2011-01-11 International Business Machines Corporation Power-aware line intervention for a multiprocessor snoop coherency protocol
US8266337B2 (en) * 2007-12-06 2012-09-11 International Business Machines Corporation Dynamic logical data channel assignment using channel bitmap
US8010822B2 (en) * 2008-03-28 2011-08-30 Microsoft Corporation Power-aware thread scheduling and dynamic use of processors
US8725953B2 (en) * 2009-01-21 2014-05-13 Arm Limited Local cache power control within a multiprocessor system
US8566628B2 (en) * 2009-05-06 2013-10-22 Advanced Micro Devices, Inc. North-bridge to south-bridge protocol for placing processor in low power state
US20110112798A1 (en) * 2009-11-06 2011-05-12 Alexander Branover Controlling performance/power by frequency control of the responding node
US8533505B2 (en) * 2010-03-01 2013-09-10 Arm Limited Data processing apparatus and method for transferring workload between source and destination processing circuitry
CN101958834B (zh) * 2010-09-27 2012-09-05 清华大学 支持高速缓存一致的片上网络系统及数据请求方法
US8806232B2 (en) 2010-09-30 2014-08-12 Apple Inc. Systems and method for hardware dynamic cache power management via bridge and power manager
JP5699756B2 (ja) * 2011-03-31 2015-04-15 富士通株式会社 情報処理装置及び情報処理装置制御方法
US8934279B2 (en) * 2011-05-16 2015-01-13 Cypress Semiconductor Corporation Stack processor using a ferroelectric random access memory (F-RAM) for code space and a portion of the stack memory space
US9588881B2 (en) 2011-05-16 2017-03-07 Cypress Semiconductor Corporation Stack processor using a ferroelectric random access memory (F-RAM) for code space and a portion of the stack memory space having an instruction set optimized to minimize processor stack accesses
US9910823B2 (en) * 2011-05-16 2018-03-06 Cypress Semiconductor Corporation Stack processor using a ferroelectric random access memory (F-RAM) having an instruction set optimized to minimize memory fetch
CN102216911A (zh) * 2011-05-31 2011-10-12 华为技术有限公司 一种数据管理方法、装置及数据芯片
US20130117511A1 (en) * 2011-11-08 2013-05-09 Arm Limited Data processing apparatus and method
EP3005125A4 (en) 2013-05-31 2017-02-15 Intel Corporation Scatter/gather capable system coherent cache
CN104345861B (zh) * 2013-08-07 2017-05-24 联想(北京)有限公司 一种数据处理方法和装置及电子设备
CN104657286B (zh) * 2013-11-19 2019-05-10 中兴通讯股份有限公司 一种分级存储方法及装置
US10482016B2 (en) 2017-08-23 2019-11-19 Qualcomm Incorporated Providing private cache allocation for power-collapsed processor cores in processor-based systems
US11182106B2 (en) * 2018-03-21 2021-11-23 Arm Limited Refresh circuit for use with integrated circuits

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5119485A (en) * 1989-05-15 1992-06-02 Motorola, Inc. Method for data bus snooping in a data processing system by selective concurrent read and invalidate cache operation
US5167024A (en) * 1989-09-08 1992-11-24 Apple Computer, Inc. Power management for a laptop computer with slow and sleep modes
US5287525A (en) * 1989-11-29 1994-02-15 Linear Technology Corporation Software controlled power shutdown in an integrated circuit
JPH061463B2 (ja) * 1990-01-16 1994-01-05 インターナショナル・ビジネス・マシーンズ・コーポレーション マルチプロセッサ・システムおよびそのプライベート・キャッシュ制御方法
US5297269A (en) * 1990-04-26 1994-03-22 Digital Equipment Company Cache coherency protocol for multi processor computer system
US5303362A (en) * 1991-03-20 1994-04-12 Digital Equipment Corporation Coupled memory multiprocessor computer system including cache coherency management protocols
US5421027A (en) * 1991-08-12 1995-05-30 Motorola, Inc. Method and apparatus for generating a pin interrupt request in a digital data processor using a dual function data direction register
GB2260631B (en) * 1991-10-17 1995-06-28 Intel Corp Microprocessor 2X core design
US5359723A (en) * 1991-12-16 1994-10-25 Intel Corporation Cache memory hierarchy having a large write through first level that allocates for CPU read misses only and a small write back second level that allocates for CPU write misses only
US5313591A (en) * 1992-06-25 1994-05-17 Hewlett-Packard Company Computer bus arbitration for N processors requiring only N unidirectional signal leads
EP0624844A2 (en) * 1993-05-11 1994-11-17 International Business Machines Corporation Fully integrated cache architecture

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102841867A (zh) * 2011-05-16 2012-12-26 瑞创国际公司 使用用于代码和数据空间的铁电随机存储器的堆栈处理器
CN102841867B (zh) * 2011-05-16 2015-06-10 瑞创国际公司 使用用于代码和数据空间的铁电随机存储器的堆栈处理器

Also Published As

Publication number Publication date
US5530932A (en) 1996-06-25
RU2171490C2 (ru) 2001-07-27
CN1171159A (zh) 1998-01-21
IL116353A (en) 1999-03-12
WO1996032671A1 (en) 1996-10-17
TW293105B (zh) 1996-12-11
HK1003667A1 (en) 1998-11-06
AU4962196A (en) 1996-10-30
EP0799444A1 (en) 1997-10-08
EP0799444A4 (en) 1998-03-25
BR9510532A (pt) 1998-07-14
KR987001105A (ko) 1998-04-30
IL116353A0 (en) 1996-03-31
EP0799444B1 (en) 2003-12-03

Similar Documents

Publication Publication Date Title
CN1145869C (zh) 具有减少功率操作特性的高速缓存一致性多道处理计算机系统
US5809314A (en) Method of monitoring system bus traffic by a CPU operating with reduced power
US5802577A (en) Multi-processing cache coherency protocol on a local bus
US5884088A (en) System, apparatus and method for managing power in a computer system
US5586332A (en) Power management for low power processors through the use of auto clock-throttling
US7529955B2 (en) Dynamic bus parking
US5737758A (en) Method and apparatus for maintaining cache coherency in a computer system with a highly pipelined bus and multiple conflicting snoop requests
US5931951A (en) Computer system for preventing cache malfunction by invalidating the cache during a period of switching to normal operation mode from power saving mode
US5659710A (en) Cache coherency method and system employing serially encoded snoop responses
US5490279A (en) Method and apparatus for operating a single CPU computer system as a multiprocessor system
JPH0727493B2 (ja) ライトスルーキャッシュおよびパイプラインスヌープサイクルを備えたメモリシステムを有するパーソナルコンピュータ
US5913021A (en) Memory state recovering apparatus
JPH08297607A (ja) 特殊バスサイクルに応答してキャッシュメモリを低電力モードに移行させる回路
US20070005899A1 (en) Processing multicore evictions in a CMP multiprocessor
US5630147A (en) System management shadow port
US20020056063A1 (en) Power saving feature during memory self-test
US20030023794A1 (en) Cache coherent split transaction memory bus architecture and protocol for a multi processor chip device
US5485592A (en) Write back cache controller method and apparatus for use in a system having a CPU with internal cache memory
US20060112292A1 (en) Methods of computer power states management and computers utilizing the same
JP2004514211A (ja) バス結合された回路ブロックのための電力管理の方法及び構成
EP0811197A1 (en) System management shadow port
KR920003285B1 (ko) 다중처리기 시스템의 데이터 전송제어방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1027882

Country of ref document: HK

CX01 Expiry of patent term

Granted publication date: 20040414

EXPY Termination of patent right or utility model