CN1149589C - 电阻元件及其生产方法 - Google Patents
电阻元件及其生产方法 Download PDFInfo
- Publication number
- CN1149589C CN1149589C CNB991006011A CN99100601A CN1149589C CN 1149589 C CN1149589 C CN 1149589C CN B991006011 A CNB991006011 A CN B991006011A CN 99100601 A CN99100601 A CN 99100601A CN 1149589 C CN1149589 C CN 1149589C
- Authority
- CN
- China
- Prior art keywords
- electrode
- face
- ceramic body
- pair
- gap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/008—Thermistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49082—Resistor making
Abstract
一种电阻元件具有一个带有形成于相对外端面上的第一外电极和第二外电极陶瓷体,以及多个在所述陶瓷体内的相对的内电极对。每个所述内电极对具有水平延伸的第一内电极和第二内电极,第二内电极具有一个与所述第一内电极相对并相隔特定的宽度的前端部分,所述多对内电极在垂直方向上形成层状。所述多对内电极中至少一对内电极的间隙与其它内电极对水平地偏移,但与其它内电极的间隙重叠。根据电阻元件的目标阻值,设定偏移距离。
Description
本发明涉及一种可用作芯片型热敏电阻或芯片型电阻元件的层状结构的电阻元件。具体来说,本发明涉及一种在电阻底座内具有相对的内电极的电阻元件。本发明还涉及一种生产这种电阻元件的方法。
现在人们已经知道采用芯片型热敏电阻作为热敏元件或用于温度补偿的元件。这种具有不同阻值的元件经常用于不同场合。对应于这种要求,现已提出具有不同结构的芯片型热敏电阻。在日本实用新型6-34201和日本专利4-130702中公开了几种利用通过把一种陶瓷材料与内电极烧结在一起形成的烧结陶瓷体的芯片型热敏电阻元件。
图10和图11中示出这种现有的具有由负温度系数的半导体陶瓷材料构成的烧结陶瓷底座152的层状结构的热敏电阻元件151。为简单起见把这种烧结陶瓷体的相对端面称为第一端面152a和第二端面152b。形成外电极159和160以分别覆盖第一和第二端面152a和152b。一组水平延伸的内电极(称为第一电极)153、154和155形成于烧结陶瓷体152的不同高度上,以使第一端面152a暴露在外面。相应地,另一组水平延伸的内电极(称为第二电极)156、157和158分别形成于烧结陶瓷体152内的第一电极153、154和155的高度处,以使第二端面152b暴露于外面,电极153和156形成一对,电极154和157形成另一对,而电极155和158又形成一对。每对第一和第二电极之间是共面关系,并且由相同的特定宽度所分隔,这样设计使得这三对内电极在垂直方向上相互重叠,也就是说,在该烧结陶瓷体152的厚度方向上相互重叠。
这样构成的热敏电阻元件151的阻值可以通过改变上述第一和第二内电极之间的间隙以及第一和第二内电极对的数目而进行调节。为了精确地设置热敏电阻元件151的阻值,不仅要高精度地设置每对第一和第二内电极之间的间隙,而且形成内电极153-158,使得它们之间的间隙都精确地位于该烧结陶瓷体152的厚度方向上。换句话说,对于生产这种具有所需阻值的芯片型热敏电阻元件来说,严格的工艺管理是必不可少的。
当需要具有不同阻值的芯片型热敏电阻时,必须改变第一内电极153-155与第二内电极156-158之间的间距,或者内电极对的层数。但是,如果该间距的宽度被改变,必须制备不同电极图案并印刷在具有导电膏的未烧结陶瓷薄片上,以便通过传统的整体烧结技术获得烧结陶瓷体。由于对导电膏的印刷精度的提高不能超过一定的限度,则这样获得的热敏电阻元件的阻值变化较大,并且这些阻值的分布的中心趋向于偏离所需的数值。换句话说,如果要生产具有只有较小变化的阻值的电阻元件,可接受的成品率不是很高。
因为,如果要精确获得所需的阻值,必需严格控制在重叠层之间的间隙的尺寸和精度,如上文所述,所以生产具有不同阻值的芯片型热敏电阻的成本很高。这种问题不仅存在于热敏电阻元件中,而且存在于具有相似内电极结构的可变电阻器和固定电阻器中。
因此,本发明的一个目的是提供一种具有层状结构的相互正对的内电极对的电阻器,通过只使用少量的内电极图案可以精确地生产具有不同阻值的电阻器。
本发明的另一个目的是提供生产这种电阻元件的方法。
根据本发明第一实施例的能够实现上述目的和其他目的的电阻元件的特征在于,它包括一具有两两相对的第一端面和第二端面的陶瓷体、在该第一端面上的第一外电极和在第二端面上的第二外电极、以及多个在该陶瓷体内的相互正对的内电极对。每对内电极具有从该第一端面向第二端面水平延伸的一个第一内电极,以及从第二端面向第一端面水平延伸的第二内电极,该第二内电极还具有与第一内电极相隔一特定宽度的间隙的并与其相对的一前端,多个这些内电极对在垂直方向上形成层状。这些内电极对的间隙中至少有其中一个与其他内电极对的间隙在水平方向上有偏离,但与其他间隙相重叠。根据本发明,这种电阻器的生产是首先根据由该电阻元件所要具有的目标阻值设定偏移距离,然后把至少多个内电极对中的一个的间隙水平偏移为设定的偏移距离。
根据本发明第二实施例的电阻元件类似于根据本发明第一实施例的电阻元件,只是在至少一对相邻的内电极对之间的陶瓷体部分的厚度不同于其他相邻的内电极对之间的陶瓷体部分的厚度。这种电阻元件可以首先通过垂直叠放多个相互正对的水平延伸的内电极对以获得层状结构,每对内电极由具有相对的前端部分的一第一电极和一第二电极构成,一定数目的未烧结陶瓷薄片插于相互垂直相邻的内电极对之间,该数目可以根据该电阻元件所应当具有的目标阻值所决定,然后使该层状结构经过烧结处理,从而获得具有相互正对的一个第一端面和一个第二端面,并且接着在该第一端面上形成一个第一外电极,并在该第二端面上形成一个第二外电极。
根据本发明的电阻元件的优点不仅仅在于可以通过简单的步骤而精确调节其阻值,而且在于这些具有不同阻值的电阻器可以通过少量的用于在未烧结陶瓷薄片上印刷电极图案的图案而产生出来。
包含于本说明书并作为其中一部分的附图与其描述一同说明本发明的实施例,用于解释本发明的原理。在该附图中:
图1为体现本发明的芯片型热敏电阻元件的正面剖视图;
图2为图1中的热敏电阻元件的斜外视图;
图3为图1中的热敏电阻元件沿着3-3线的平面剖视图;
图4为示出内电极之间的偏移量与阻值之间的关系的坐标图;
图5为用于比较目的另一个芯片型热敏电阻元件的正面剖视图;
图6为用于示出图1的热敏电阻元件的电路结构的电路图;
图7为相应于本发明第二实施例的另一种热敏电阻元件的正面剖视图;
图8A、8B和8C为用于示出热敏电阻元件的内电极的不同层状结构的效果的正面剖视图;
图9A、9B、9C和9D为其他带有不等间距分隔的内电极的热敏电阻元件的正面剖视图;
图10为一种现有的芯片型热敏电阻元件的正面剖视图;
图11为图10中的现有的热敏电阻元件的平面剖视图。
为简单起见,在图中相同或类似的部件有时用相同的数字进行标号,并且即使这些部件是在不同的电阻元件中的也可以省略对它们的重复描述和解释。
首先通过参照示出具有负温度系数(NTC)的芯片型热敏电阻元件101的图1-3作为体现本发明的电阻元件的一个实例。该芯片型NTC热敏电阻元件101的特征是它由一个包含具有负温度特性的半导体陶瓷材料的烧结陶瓷体102形成。该烧结陶瓷体102为矩形平面形状,并具有相对向外的端面102a(称为第一端面)和102b(称为第二端面)。
形成于该烧结陶瓷体102内的是在水平方向上延伸的第一内电极103a和193b,以及第二内电极104a和104b。第一内电极103a和第二内电极104a为一同形成在同一平面上,两两相对并具有间隙G1的一对电极,第一内电极103b和第二内电极104b为一同形成在垂直高度与上一平面不同的平面上,两两相对并具有间隙G2的一对电极。这两个第一电极103a和103b延伸到该烧结陶瓷体102的第一端面102a,并且这两个第二电极104a和104b向外暴露于该烧结陶瓷体102的第二端面102b上。所有这些内电极103a-104b可以由象银或银-钯合金这样的金属或合金构成。
外电极105和106(在此分别称为第一外电极和第二外电极)分别形成于该烧结陶瓷体102的第一端面102a和第二端面102b上。这些外电极105和106可以通过涂上一层象银膏这样的导电材料,并使其经过烧结工艺,或通过任何其他象电镀、蒸汽淀积和溅射等适合的方法形成。它可以是具有多个导电层的层状结构,例如,可以首先涂上一层银膏并且使其经过烧结工艺,接着镀上一层用于防止银被焊剂腐蚀的镍(Ni)层,然后通过电镀形成一层锡(Sn)层,这样以提高可焊性。如图所示,为了易于表面安装到印刷电路板上,该外电极105和106最好不只形成于端面102a和102b上,而且还形成于烧结陶瓷体102的上部、下部及两侧表面上。
本发明的热敏电阻元件1的一个重要的区别特征是内电极103a和104a之间的间隙G1与内电极103b和104b之间的间隙G2的宽度相同,但是在水平方向上相互错开。连接烧结陶瓷体102的两个端面102a和102b的两个间隙G1和G2之间在水平方向上相互偏移的距离由图1中的符号d(>0)表示。这样,在该热敏电阻元件1的两个外电极105和106之间的阻值不只是由间隙G1和G2的宽度所决定,而是还可以通过改变偏移距离d而改变。
通过比较可知,上述现有的热敏电阻芯片151具有这样的结构使得其间隙在垂直方向上相互精确重叠。这样,如果要获得具有不同阻值的热敏电阻元件,该间隙的宽度和/或内电极对的数目必需改变。相对来说,根据本发明,只需要改变间隙G1和G2之间的相对位置,或改变它们之间的偏移量d就可改变元件的阻值。而且,由于可以少量地改变或者甚至可以连续地改变该偏移量d,本发明的热敏电阻元件101的阻值也可以接近连续地改变。
图1-3的热敏电阻元件101可以通过现有的用于制造分层陶瓷结构的整体烧结工艺进行生产。这通常是通过把一个带有印刷于其上表面的内电极103a和104a的未烧结陶瓷薄片与另一个带有印刷于其上表面的内电极103b和104b的未烧结陶瓷薄片以及其他未烧结陶瓷薄片相互层叠而形成的。由于间隙G1和G2的宽度相同,可以用相同的电极图案来印刷该内电极103a和104a以及内电极103b和104b。换句话说,内电极103a-104b可以通过形成带有两个具有相同电极图案和一致宽度的未烧结薄片,并适当地把它们层叠起来,使得间隙G1和G2在水平方向上具有所需的偏移量d。总之,根据本发明可以简单地获得该具有不同阻值的芯片型NTC热敏电阻元件,而不用增加用于形成内电极的电极图案的数目。
下面,通过用于测试其效果的实验对本发明进行描述。为此目的,厚度为50微米的未烧结陶瓷薄片可以首先通过使用包含具有负温度特性的由多种象锰、镍和钴这样的过渡金属的氧化物构成的陶瓷粉末的陶瓷软膏而制成。这些未烧结陶瓷薄片被分割为特定的矩形以获得所谓的母片。多对相互正对的第一和第二内电极形成为在这些未烧结母片上表面上的矩阵形式,使得它们的间距如下文表1所示。该用于内电极的图案是通过用银膏进行丝网印刷而形成的。
此后,这些带有印刷于其上的电极图案的未烧结母片被迭起,使得该间隙的偏移量d为表1给出的数值。没有印刷的空白未烧结母片也叠于其上,并且在厚度方向上压迭起的未烧结母片以获得一母叠层对象。在深度方向上切入该叠层对象中,以获得尺寸为各个NTC热敏电阻元件101大小的各个芯片。该芯片经过烧结工艺以获得烧结陶瓷体102。然后,把银膏施加到每个烧结陶瓷体102的端面102a和102b上,而外电极105和106是通过烧结工艺形成的。
在25摄氏度下测量如此获得的芯片型NTC热敏电阻元件的阻值R25。其结果如表1所示。
表1
间隙宽度(mm) | 偏移量d(mm) | 阻值R25(kΩ) |
0.35 | 0.000.050.100.150.200.250.30 | 1.0871.0831.0661.0400.9950.9410.882 |
0.25 | 0.000.050.100.150.20 | 0.9740.9720.9650.9530.938 |
上表给出的偏移量d与阻值R25之间的关系也在图4中示出。在表1和图4中清楚地示出,不管间隙G1和G2为0.35mm或0.25mm,通过以0.05mm为单位改变偏移量d的距离,可以按非常小的改变量逐步改变该芯片型NTC热敏电阻元件1的阻值。在该实验中,偏移量d的距离只在小于间隙G1和G2的宽度的范围内改变,因为如果偏移量d变得更大,并且内电极103b和104a开始在垂直方向上相互重叠,则它们之间的阻值会突然变小。
作为一个对比实验,通过取消该偏移量(或d=0)并且只把间隙G1和G2的宽度从0.20mm至0.35mm之间改变,可以制备如图5的101’所示的各种规格的芯片型NTC热敏电阻元件(其电极由103a’、103b’、104a’和104b’所示)。对它们的阻值R25(在25℃)的测量结果在表2中示出。
表2
间隙宽度(mm) | 阻值R25(kΩ) |
0.200.250.300.35 | 0.9140.9741.0341.087 |
表2中示出,通过以0.05mm为单位改变间隙G1和G2的宽度,可以把图5中所示的那种芯片型NTC热敏电阻元件101’的阻值从0.914kΩ变为1.087kΩ。但是它也示出,随着间隙宽度以0.05mm为单位改变,阻值也以0.06kΩ为间隔而改变,这意味着,如果需要更精细地调节该阻值,则必需以更小的量来改变该间隙宽度。但是如上文所述,当内电极图案是通过采用丝网印刷方法而形成时,则不能精确地控制该间隙宽度。可以对间隙宽度进行控制的最小量只有0.025mm。换句话说,对于图5中所示的那种用于比较的芯片型NTC热敏电阻元件,该阻值只可以精确控制到0.03kΩ的精度。相反,表1中示出,通过在体现本发明的芯片型NTC热敏电阻元件的例子中以0.05mm为单位改变偏移量d,如果间隙宽度为0.35mm,则该阻值可以控制到0.004kΩ的精度,如果该间隙宽度为0.25mm,则该阻值可以控制到0.002kΩ的精度。
因为当偏移量d变得更大时,在不同高度处的内电极103b和104a之间的直线距离变得更小,则当偏移量d更大时,该阻值变得更小。这样就可以清楚地看出,通过调整偏移量d可以容易地获得所示的阻值。
本发明的优点也可以通过图6中所示的等效电路图进行解释,在图6中R1表示内电极103a与104a之间的阻值,R2表示内电极103b与104b之间的阻值,R3表示内电极103b与104a之间的阻值,R4表示内电极103a与104b之间的阻值,这些电阻R1、R2、R3和R4可以并联于两个外电极105和106之间。参照图1,如果间隙G2相对于间隙G1向右移动,也就是说,如果偏移量d从0变为某个正值,则电阻R1和R2不改变,但是电阻R3变小而电阻R4变大,这样图6中所示的并联连接的总电阻变小。
尽管上述本发明是仅参照一个实例而进行描述的,但是该实例的目的并不是限定本发明的范围。例如,如上文所述,上层的相互正对的第一和第二内电极103a和104a的电极对是共面的,但是这不是一个必要的要求。每对相互正对的第一和第二内电极可以处于不同的高度。这些电极对数目也不是用于限定本发明的范围。当有三对或更多对内电极时,本发明不限制在第一和第二内电极之间的间隙发生偏移的电极对的数目。不用说,本发明也可以用于象PTC热敏电阻元件、电阻器和通常的具有层状结构的定值电阻这样的其它电阻器。
图7中示出另一种热敏电阻元件1作为根据本发明另一(第二)实施例的电阻元件的实例。该热敏电阻元件1也是由一陶瓷体2形成的,该陶瓷体由具有负温度特性的半导体陶瓷材料所构成,它带有相互正对的端面2a(称为第一端面)和2b(称为第二端面),并具有矩形平面形状。
形成于陶瓷体2内部的是水平延伸的相同长度的第一内电极3a、3b、3c、3d、3e和3f(3a-3f)和相同长度的第二内电极4a、4b、4c、4d、4e和4f(4a-4f)。该第一内电极3a-3f形成于相互不同的高度上,每个第二内电极4a-4f与其中一个对应的第一内电极3a-3f为共面关系并形成相互正对的电极对,它们之间具有特定的宽度。换句话说,这六对相互正对的内电极以及它们之间的间隙正好在垂直方向上相互重叠。
外电极5和6(在此分别称为第一外电极和第二外电极)分别形成于陶瓷体2的第一端面2a和第二端面2b上。第一外电极5连接到每个第一内电极3a-3f,并且第二外电极6连接到每个第二内电极4a-4f。如上文中参照本发明第一实施例所述,外电阻5和6最好不仅形成于端面2a和2b上,还形成于陶瓷体2的上部和下部以及两侧表面上(如图2所示),以便于对它进行表面安装到印刷电路板上。
该内电极3a-3f和4a-4f可以包括象Ag、Cu、Ni和Ag-Pd合金这样的合适金属或合金构成。外电极5和6可以按照上文中对外电极105和106所进行描述的类似方法而形成。
根据本发明的热敏电阻元件1的区别特征在于上五对垂直相邻的第一和第二电极3a-3e和4a-4e之间的陶瓷体2的部分2d的厚度小于下两对第一和第二电极3e-3f和4e-4f之间的陶瓷体2的部分2c的厚度。换句话来说,根据该本发明实施例的热敏电阻元件1的阻值不仅可以通过改变相互正对的第一和第二内电极对的数目以及第一和第二内电极对的间隙宽度而进行改变,而且还可以通过改变陶瓷体2的分层部分2c和2d的厚度而改变。
如上文所述,间隙宽度及第一和第二内电极对的数目是预定的。由于当内电极印刷于未烧结的陶瓷片上的精度所限,不能够使该间隙的宽度和位置精确地保持一致,则在所生产的热敏电阻元件的阻值中不可避免的会发生明显的变化。但是,根据该本发明的实施例,即使当内电极3a-3f和4a-4f印刷于未烧结陶瓷片上的精度不足时也可以通过改变陶瓷体2的分层部分2c的厚度,而调整该阻值。通过增加或降低插入于印刷了内电极3e和4e的薄片与印刷了内电极3f和4f的薄片之间的空白的未烧结陶瓷片(没有印刷上电极的陶瓷片)的数目,也可以方便地对分层部分2c的厚度进行调整。作为一个实际例子,如果印刷的精度不够,并且对于所生产的热敏电阻元件的阻值的分布的中心大于所需的阻值,则分层部分2c的厚度被增加(或使其大于其它分层部分2d的厚度,如果内电极对最初是等间距分隔的)以降低该阻值。不用说,该具有不同阻值的热敏电阻元件可以简单的根据本发明的实施例而进行生产。
下面通过描述具有不同的设计及实际生产工艺的热敏电阻元件进一步解释本发明的第一实施例。
首先,通过把有机粘合剂、分散剂、防泡剂和水混合到由几种氧化物(如Mn、Ni和Co的氧化物)构成的半导体陶瓷粉末中获得陶瓷生料。该生料用于形成具有50μm厚度的未烧结陶瓷片。未烧结陶瓷母片具有矩形形状,并经过冲压形成特定尺寸的未烧结陶瓷片,并且通过在其上表面印刷导电涂料形成内电极3a-3f和4a-4f。接着把6片带有印制的内电极的陶瓷片相互重叠(而不在其中插入任何空白的未烧结陶瓷片)。把没有印刷上电极的适当数目的空白未烧结陶瓷片置于该叠层的顶部和底部以形成层状结构,并把该层状结构经过烧结获得热敏电阻部件。接着,通过对该热敏电阻部件涂上一层含银的导电涂料在该热敏部件的端面上形成外电极5和6,并把它经过烧结工艺以获得如图8A中所示的热敏电阻元件11。该热敏电阻元件11的层状结构被表达为{00000},表明在这六个叠层的印刷有内电极的未烧结薄片的相邻电极对(在厚度方向上)之间的五个间隔中没有插入(=0)空白的未烧结薄片。
类似地,在图8B中所示的其它电阻元件21也可以通过生产热敏电阻元件11的相同工艺获得,只是在六个带有电极的未烧结薄片的相邻电极对之间的五个间隔中的每一个间隔内插入空白的未烧结薄片。该热敏电阻元件层状结构则表达为{11111}。另外在图8C中所示的热敏电阻元件31也是通过与上文中所述的工艺相同的工艺而生产的,只是在这五个间隔中的每一个间隔中插入两个空白未烧结薄片。同理,该热敏电阻元件31的层状结构则表达为{22222}。
图9A、9B、9C和9D分别示出用上文所述的相同方法所生产的热敏电阻元件41、51、61和71,只是改变了插入由六个相继重叠的带有电极的未烧结薄片叠层之间的五个间隔中的空白未烧结薄片的数目。这些热敏电阻元件41、51、61和71,按照上文所述形式分别表达为{01111}、{21111}、{22221}和{41111}。尽管没有分别示出,但是还可以生产出具有如表3中所示的其它层状结构的其它热敏电阻元件。所有这些热敏电阻元件的测量阻值R25(在25℃)下,也在表3中示出。
表3
层状结构 | 阻值R25(kΩ) |
11111011110000021111222224111131111 | 10.69411.02311.76310.2069.5409.85210.082 |
通过比较在表3中的带有一致的层状结构{00000}、{11111}和{22222}的热敏电阻元件11、21和31,可以看出随着在垂直相邻的内电极3a-3f和4a-4f电极对之间的陶瓷体2的分层部分的厚度变小,该阻值变高。请注意通过把带有不等厚度的陶瓷体2分层部分的其它热敏电阻元件与热敏电阻元件11、21和31相比较,可以看出通过只改变其中一个垂直相邻的内电极的间隔的厚度可以改变该阻值。
当要大规模生产具有所需阻值的热敏电阻元件,例如,假设按照上文所述方法生产具有层状结构{11111}的样本热敏电阻元件,但是发现它们的测量阻值的分布中心大于所需的目标数值。在这种情况下为了减小该阻值,可以通过增加在其中一个垂直相邻的内电极对之间的陶瓷体2的层状部分的厚度,把该层状结构变为{21111}或者甚至于{41111}。如上文所述,这可以通过在内电极对之间插入一个或多个其它空白的未烧结陶瓷片使其间隔增加而实现。
类似地,如果该样本热敏电阻元件阻值的分布的中心小于所需的目标数值,则通过减少在垂直相邻的内电极对之间的空白的未烧结薄片的数目可以减少在垂直相邻的内电极对之间的陶瓷体2的层状部分的厚度。
总之,不仅可以在水平方向上调节相互对应的第一和第二内电极对之间的间隙而且可以调节在垂直方向上相邻的第一和第二内电极对之间的陶瓷体的部分的厚度,这样即使在已经把内电极印刷于未烧结陶瓷片上之后也可以易于纠正该阻值。
尽管本发明第二实施例是参照有限数目的例子而进行描述的,但是它们不是对本发明范围的限定。如上文中参照图1-3对本发明的第一实施例所进行的描述所示,还可以在本发明的范围之内进行许多修改和变动。请注意在本文中所有的“水平”、“垂直”和“高度”只是为了描述的方便,并且仅用于解释各部件之间的定向关系。因此,“水平”用于表示某个特定的方向,“垂直”用于表示与上述方向垂直的方向,而“高度”表示在所确定的垂直方向上的距离。
Claims (6)
1.一种电阻元件,其特征在于,它包括:
一个具有相对的第一端面和第二端面的陶瓷体;
一个在所述第一端面上的第一外电极和一个在所述第二端面上的第二外电极;以及
多个在所述陶瓷体内的相互正对的内电极对,每个所述内电极对具有从所述第一端面向所述第二端面水平延伸的第一内电极和从所述第二端面向所述第一端面水平延伸的第二内电极,并且第二内电极具有一个与所述第一内电极相对并相隔特定的宽度的前端部分,所述多对内电极在垂直方向上形成层状,所述多对内电极中至少一对内电极的间隙相对于其它内电极对的间隙水平地偏移,但是与其它内电极对的间隙重叠。
2.根据权利要求1所述的电阻元件,其特征在于,所述多个电极对中的每一个的第一电极和第二电极在所述垂直方向处于同一高度。
3.根据权利要求1所述的电阻元件,其特征在于,所述陶瓷体和所述多个相对的电极对构成一个整体的烧结体。
4.根据权利要求2所述的电阻元件,其特征在于,所述陶瓷体和所述多个相对的电极对构成一个整体的烧结体。
5.根据权利要求1所述的电阻元件,其特征在于,所述陶瓷体由具有正温度或负温度系数的半导体热敏电阻材料构成。
6.一种用于生产电阻元件的方法,每个元件包含陶瓷体,所述陶瓷体具有相互正对的第一端面和第二端面;在所述第一端面上的第一外电极和在所述第二端面上的第二外电极;以及多个在所述陶瓷体内侧的相互正对的内电极对;每个所述内电极对具有从所述第一端面向着所述第二端面水平延伸的第一内电极和从所述第二端面向着所述第一端面水平延伸的第二内电极,并有一个与所述第一内电极相对并相隔特定的宽度之间隙的前端部分;所述多对内电极在垂直方向上形成层状;所述多对内电极中至少一对内电极的间隙相对于其它内电极对的间隙水平地偏移,同时与其它内电极对之间的间隙重叠;所述方法包括如下步骤:
根据电阻元件确定要具有的目标电阻值设定偏移的距离;
使所述多对内电极中至少一对内电极的间隙水平偏移所述的偏移距离。
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28574/1998 | 1998-02-10 | ||
JP28574/98 | 1998-02-10 | ||
JP02857498A JP3307314B2 (ja) | 1998-02-10 | 1998-02-10 | 積層型抵抗素子及びその製造方法 |
JP91791/1998 | 1998-04-03 | ||
JP09179198A JP3214440B2 (ja) | 1998-04-03 | 1998-04-03 | 抵抗素子の製造方法及び抵抗素子 |
JP91791/98 | 1998-04-03 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1226068A CN1226068A (zh) | 1999-08-18 |
CN1149589C true CN1149589C (zh) | 2004-05-12 |
Family
ID=26366708
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB991006011A Expired - Lifetime CN1149589C (zh) | 1998-02-10 | 1999-02-08 | 电阻元件及其生产方法 |
Country Status (5)
Country | Link |
---|---|
US (3) | US6078250A (zh) |
KR (1) | KR100307804B1 (zh) |
CN (1) | CN1149589C (zh) |
DE (2) | DE19904727B4 (zh) |
TW (1) | TW412755B (zh) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1154301A (ja) * | 1997-08-07 | 1999-02-26 | Murata Mfg Co Ltd | チップ型サーミスタ |
JP2000188205A (ja) * | 1998-10-16 | 2000-07-04 | Matsushita Electric Ind Co Ltd | チップ形ptcサ―ミスタ |
JP3440883B2 (ja) * | 1999-06-10 | 2003-08-25 | 株式会社村田製作所 | チップ型負特性サーミスタ |
US6362723B1 (en) * | 1999-11-18 | 2002-03-26 | Murata Manufacturing Co., Ltd. | Chip thermistors |
US20040016110A1 (en) * | 1999-11-08 | 2004-01-29 | Masahiko Kawase | Method of producing chip thermistor |
CN1426588A (zh) * | 2000-04-25 | 2003-06-25 | 埃普科斯股份有限公司 | 电元件及其制造方法和应用 |
KR100366334B1 (ko) * | 2000-07-29 | 2002-12-31 | 삼화전자공업 주식회사 | 복합기능을 갖는 ntc 서미스터 및 그 제조방법 |
US6912330B2 (en) * | 2001-05-17 | 2005-06-28 | Sioptical Inc. | Integrated optical/electronic circuits and associated methods of simultaneous generation thereof |
US6759940B2 (en) * | 2002-01-10 | 2004-07-06 | Lamina Ceramics, Inc. | Temperature compensating device with integral sheet thermistors |
US6690558B1 (en) * | 2002-01-14 | 2004-02-10 | Alan Devoe | Power resistor and method for making |
JP4135651B2 (ja) * | 2003-03-26 | 2008-08-20 | 株式会社村田製作所 | 積層型正特性サーミスタ |
JP4662053B2 (ja) * | 2003-07-30 | 2011-03-30 | アプライド マテリアルズ イスラエル リミテッド | 複数の検出器を有する走査電子顕微鏡および複数の検出器ベースのイメージング方法 |
US7842933B2 (en) * | 2003-10-22 | 2010-11-30 | Applied Materials Israel, Ltd. | System and method for measuring overlay errors |
CN1875438A (zh) * | 2003-10-31 | 2006-12-06 | 株式会社村田制作所 | 叠层型电阻元件 |
US20070235877A1 (en) * | 2006-03-31 | 2007-10-11 | Miriam Reshotko | Integration scheme for semiconductor photodetectors on an integrated circuit chip |
DE102007007113A1 (de) | 2007-02-13 | 2008-08-28 | Epcos Ag | Vielschicht-Bauelement |
US20090055706A1 (en) * | 2007-08-21 | 2009-02-26 | Mediatek Inc. | Method and apparatus for flash memory error correction |
US20100053834A1 (en) * | 2008-09-01 | 2010-03-04 | Chih-Chien Chien | Thermal protection circuit for power supply |
US9027230B2 (en) * | 2009-03-02 | 2015-05-12 | Xerox Corporation | Thermally responsive composite member, related devices, and applications including structural applications |
US9046475B2 (en) | 2011-05-19 | 2015-06-02 | Applied Materials Israel, Ltd. | High electron energy based overlay error measurement methods and systems |
KR101321814B1 (ko) | 2012-05-18 | 2013-10-28 | 주식회사 이노칩테크놀로지 | 저항가변소자 및 그 제조방법 |
JP6497396B2 (ja) | 2014-12-15 | 2019-04-10 | 株式会社村田製作所 | 電子部品の製造方法 |
DE102016101246A1 (de) * | 2015-11-02 | 2017-05-04 | Epcos Ag | Sensoranordnung und Verfahren zur Herstellung einer Sensoranordnung |
CN108154982B (zh) * | 2017-12-20 | 2020-08-11 | 广东爱晟电子科技有限公司 | 一种芯片式固定电阻及其制作方法 |
CN108617090A (zh) * | 2018-05-14 | 2018-10-02 | 维沃移动通信有限公司 | 移动终端及其电路板 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4786888A (en) * | 1986-09-20 | 1988-11-22 | Murata Manufacturing Co., Ltd. | Thermistor and method of producing the same |
DE3930000A1 (de) * | 1988-09-08 | 1990-03-15 | Murata Manufacturing Co | Varistor in schichtbauweise |
JP2627972B2 (ja) * | 1990-09-21 | 1997-07-09 | 太陽誘電株式会社 | チップ型サーミスタ及びその製法 |
JP2833242B2 (ja) * | 1991-03-12 | 1998-12-09 | 株式会社村田製作所 | Ntcサーミスタ素子 |
JP2727789B2 (ja) * | 1991-04-16 | 1998-03-18 | 株式会社村田製作所 | 正特性サーミスタ及びその製造方法 |
JPH05299201A (ja) * | 1992-02-17 | 1993-11-12 | Murata Mfg Co Ltd | チップptcサーミスタ |
JPH05243008A (ja) * | 1992-03-03 | 1993-09-21 | Murata Mfg Co Ltd | サーミスタ装置 |
JPH0653010A (ja) | 1992-07-29 | 1994-02-25 | Taiyo Yuden Co Ltd | 積層型サ−ミスタ |
JPH0634201U (ja) * | 1992-09-29 | 1994-05-06 | 太陽誘電株式会社 | 積層型サ−ミスタ |
JP3289354B2 (ja) * | 1993-01-11 | 2002-06-04 | 株式会社村田製作所 | 正の抵抗温度特性を有する積層型半導体磁器 |
JPH07161223A (ja) * | 1993-12-10 | 1995-06-23 | Murata Mfg Co Ltd | 導電性ペーストおよび積層セラミックコンデンサ |
JPH08339905A (ja) | 1995-06-12 | 1996-12-24 | Taiyo Yuden Co Ltd | サーミスターとその調整方法 |
JP3393524B2 (ja) * | 1997-03-04 | 2003-04-07 | 株式会社村田製作所 | Ntcサーミスタ素子 |
JP3440883B2 (ja) * | 1999-06-10 | 2003-08-25 | 株式会社村田製作所 | チップ型負特性サーミスタ |
US6362723B1 (en) * | 1999-11-18 | 2002-03-26 | Murata Manufacturing Co., Ltd. | Chip thermistors |
JP2001167908A (ja) * | 1999-12-03 | 2001-06-22 | Tdk Corp | 半導体電子部品 |
-
1999
- 1999-01-28 TW TW088101426A patent/TW412755B/zh not_active IP Right Cessation
- 1999-02-05 DE DE19904727A patent/DE19904727B4/de not_active Expired - Lifetime
- 1999-02-05 DE DE19964532A patent/DE19964532B4/de not_active Expired - Lifetime
- 1999-02-08 US US09/248,366 patent/US6078250A/en not_active Expired - Lifetime
- 1999-02-08 CN CNB991006011A patent/CN1149589C/zh not_active Expired - Lifetime
- 1999-02-08 KR KR1019990004243A patent/KR100307804B1/ko not_active IP Right Cessation
-
2000
- 2000-03-09 US US09/521,584 patent/US6498068B1/en not_active Expired - Lifetime
-
2002
- 2002-08-29 US US10/232,437 patent/US6605856B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE19904727A1 (de) | 1999-08-19 |
US6605856B2 (en) | 2003-08-12 |
DE19904727B4 (de) | 2007-07-19 |
US6498068B1 (en) | 2002-12-24 |
KR100307804B1 (ko) | 2001-09-26 |
CN1226068A (zh) | 1999-08-18 |
US20030001261A1 (en) | 2003-01-02 |
DE19964532B4 (de) | 2010-07-08 |
KR19990072482A (ko) | 1999-09-27 |
TW412755B (en) | 2000-11-21 |
US6078250A (en) | 2000-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1149589C (zh) | 电阻元件及其生产方法 | |
US4852227A (en) | Method for making a multilayer ceramic capacitor with buried electrodes and terminations at a castellated edge | |
KR100645710B1 (ko) | 적층 세라믹 캐패시터 | |
US20200152385A1 (en) | Multilayer ceramic capacitor | |
JPH04221801A (ja) | バリスタ構造 | |
US11065903B2 (en) | Gravure printing plate, gravure printing method, and manufacturing method for electronic component | |
JPH04221802A (ja) | バリスタ構造 | |
US5430605A (en) | Composite multilayer capacitive device and method for fabricating the same | |
US5227951A (en) | Composite multilayer capacitive device and method for fabricating the same | |
US4757298A (en) | Ceramic substrates for tip electronic parts | |
JP2002299818A (ja) | 多層回路基板 | |
JPH10189305A (ja) | 角板型チップ抵抗器及びその製造方法 | |
GB2290664A (en) | Manufacturing a multilayer ceramic electrical component | |
JP3214440B2 (ja) | 抵抗素子の製造方法及び抵抗素子 | |
JP4543764B2 (ja) | 積層セラミック電子部品の製造方法 | |
JP3159344B2 (ja) | セラミック積層電子部品の製造方法 | |
JP2627972B2 (ja) | チップ型サーミスタ及びその製法 | |
US20230113966A1 (en) | Electronic component and method for manufacturing electronic component | |
JP3538758B2 (ja) | コンデンサアレイおよびその製造方法 | |
JP2889293B2 (ja) | 焼結板、その製造方法及び製造装置 | |
JP2001039048A (ja) | 印刷パターン形成材及び積層セラミック電子部品の製造方法 | |
EP1929485B1 (de) | Verfahren zur herstellung eines elektrischen bauelements mit einer niedrigen toleranz | |
JPH04221803A (ja) | バリスタ製造装置及び方法 | |
JP2003124007A (ja) | Ntcサーミスタ素子 | |
CN112053822A (zh) | 一种负温度系数电阻器的制作工艺 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term | ||
CX01 | Expiry of patent term |
Granted publication date: 20040512 |