CN1149675C - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN1149675C
CN1149675C CNB001353896A CN00135389A CN1149675C CN 1149675 C CN1149675 C CN 1149675C CN B001353896 A CNB001353896 A CN B001353896A CN 00135389 A CN00135389 A CN 00135389A CN 1149675 C CN1149675 C CN 1149675C
Authority
CN
China
Prior art keywords
signal
circuit
substrate
waveform
power line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB001353896A
Other languages
English (en)
Other versions
CN1313639A (zh
Inventor
米田裕
人
吉田茂人
一
加藤宪一
邦
山根康邦
石井裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP18645993A external-priority patent/JP3251391B2/ja
Priority claimed from JP24225993A external-priority patent/JP3460847B2/ja
Priority claimed from JP26892993A external-priority patent/JP3251401B2/ja
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1313639A publication Critical patent/CN1313639A/zh
Application granted granted Critical
Publication of CN1149675C publication Critical patent/CN1149675C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

在一种衬底上形成了半导体有源器件电路和导电线的半导体器件中，导电线被多次分割且各线的布线电阻限制在一预定数值或更小以便各线有均匀的布线电阻。将波形变坏响应信号分量加到通过信号线传输的信号上以便改善信号的波形变坏。此外，形成了一个与电源线相对的电容形成电极，并用在电源线和电容形成电极之间插入电介质的方法形成一个电容以便降低发生在电源线中的高频噪音。这就比以前更彻底地降低了有源器件电路中不规则运行的出现。

Description

导体器件
技术领域
本发明涉及到一种带有驱动器单片型图象显示器的半导体器件，其半导体有源器件电路以及诸如向半导体有源器件电路供电用的电源线或用来向半导体有源器件电路输入信号的信号线，都安装在一个衬底上。
背景技术
大多数图象显示器带有以矩阵形式安排的象素，其代表是液晶显示器，它带有各种具有规定功能的电路(诸如用来驱动显示器的驱动电路和用来控制驱动电路的控制电路)。这些电路的排布和规模随图象显示器的结构而变化，但为了根据象电视这样的种种媒介来显示信息图象，这些电路是必不可少的。这里将描述液晶显示器，具体来说是有源矩阵型液晶显示器的安排。
上述液晶显示器的扫描信号线与数据信号线相交而形成在作为液晶显示器(LCD)部件的衬底的表面上，而象素形成在各信号线的交点附近，此象素中的液晶安装在象素电极和对电极之间。这些安排成矩阵的象素构成一个象素区。每一象素由一个诸如形成在扫描信号线和数据信号线交点附近的薄膜晶体管(以下称为TFT)之类的象素驱动元件来驱动。
二种驱动器被用作液晶显示器的驱动电路：(1)数据驱动器亦称为源驱动器，它接收一个视频信号并对信号取样以便在一个水平扫描周期内即在一个水平线周期内得到输出取样图象数据；以及(2)扫描驱动器亦称为门驱动器，它指定一个传输到象素区的图象数据的储存象素。虽然驱动器的每种结构随液晶显示器的指标而变化，但数据驱动器是由例如一个移位寄存器、一个取样电路、一个传输电路和一个输出缓冲器等组成的，而扫描驱动器由例如一个移位寄存器、一个电平移位器和一个输出缓冲器等组成。
作为一个例子，参照图66-图69来描述数据驱动器的结构和运行。图66是一个采用逐行扫描系统、用于有源矩阵液晶显示器的典型的数据驱动器的方框图，图67是图66中每个区域的时序图的例子，图68是采用逐点扫描系统的数据驱动器的方框图，而图69是图68中每个区域的时序图的例子。
如图66所示，在采用逐行扫描系统的数据驱动器中，时钟信号(以下称为CLP)和启动信号(以下称为STP)被输入到数据驱动器的取样信号发生电路101中。例如，若数据驱动器输出的个数为N，则取样信号发生电路101包括带有N个台阶的移位寄存器电路。使一个水平扫描周期的数据开始取样的STP被输入到取样信号发生电路101，以便根据CLP的时序，从电路101各输出区输出取样脉冲C1-CN。视频信号由从取样信号发生电路101输出的取样脉冲C1-CN在取样电路102中进行取样，而取样信号数据Z1-ZN被相继地写入取样电容器。写入取样电容的一个水平扫描周期的信号数据，从传输电路103经由输出缓冲器104，根据传输信号(以下称为TRF)被输出到数据信号线。一个水平扫描周期的数据，藉助于根据数据转换(transfer)对数据信号线的时序从扫描驱动器将一扫描脉冲加到扫描信号线的方法，被存储到液晶显示屏的一预定的象素中。
再者，当信号数据被传输到液晶显示器时，下一个水平扫描周期的视频信号就被取样。然后，在向输出缓冲器104传输新的取样数据的TRF信号被输入到缓冲电路103之前，将一个放电信号(以下称为DIS)加到输出缓冲器104，从而将先前的信号数据从数据信号线删去。
同时，在采用逐点扫描系统的数据驱动器中，如图68所示，视频信号根据从取样信号发生电路101输出的取样脉冲C1-CN而被取样，其方式与采用逐行扫描系统的数据驱动器相似。然而，取样信号被立即传输到数据信号线而不写入取样电容。藉助于根据数据传输对数据信号线的时序从扫描驱动器将一扫描脉冲加于扫描信号线的方法，一个水平扫描周期的数据被存储在液晶显示器的预定象素中，与上述方式相同。
此处，在逐点扫描系统中，因为对于存储着一水平扫描周期中取样时序为最后的信号数据的象素来说，从信号数据输出到数据信号线至扫描脉冲关断的时间短，若作为有源器件的象素驱动元件的载流子迁移率低，则对象素的充电时间不足，信号数据写入不充分。因此，逐点扫描系统不可避免地要求载流子迁移率高的有源器件。
通常，在农行扫描系统中，非晶硅薄膜晶体管(以下称为a-siTFT)用作液晶显示器中的有源器件，而在逐点扫描系统中，使用载流子迁移率比a-SiTFT高的多晶硅薄膜晶体管(以下称为p-SiTFT)。
驱动电路(数据驱动器或扫描驱动器)连接到通常用TAB(带自动压焊)方法形成有象素区的衬底上。在此法中，采用将作为驱动电路的驱动器LSI(大规模集成)电路成组地压焊到柔性带上，并采用将柔性带热压焊到包含在液晶显示屏中的玻璃衬底上的方法来做成连接。
但近年来，由于液晶显示器获得了很大的改进，其象素间距变小了。结果就要求小于上述TAB连接极限间距的象素间距，并采用一种所谓COG(玻璃上的芯片)方法，此法中的驱动LSI电路直接安装在液晶显示器的玻璃衬底上。
此外，当采用p-SiTFT作为有源器件时，其载流子迁移率μ≥5cm2/V·Sec。结果由于载流子迁移率μ比a-SiTFT的高10-1000倍。象素区和上述驱动电路就能够单片形成在显示屏的玻璃衬底上。
如上所述，当驱动电路用COG法直接安装在玻璃衬底上或单片形成在玻璃衬底上时，倘若驱动电路安装在玻璃衬底上，就不可避免地不仅要对扫描信号线和数据信号线，还要对从外电源向驱动电路供电的电源线和向驱动电路输入时钟信号、启动信号、视频信号等的许多信号线152...(见图70)进行布线。
此处图70中的参考符号S(S1、S2、...)表示取样信号发生电路101的移位寄存器电路，而图70中的参考号102a...表示取样电路102的取样开关。
若采用常规a-SiTFT-LCD所用的Ta或TaNx作为电源线和信号线152的布线材料，则屏幕左右二端的图象质量不同，从而引起降低显示性能之类的问题。
这一问题是下列二个原因共同引起的。
一是材料的特性，若Ta或TaNx的电阻率ρ为25-30μΩ·cm并用同一种布线材料来布线，若布线宽度为100μm且膜厚为300nm，则布线电阻为每厘米100Ω。
如图71所示，另一原因是每一信号线152，如用于向移位寄存器电路S(S1、S2、...)输入启动信号的启动信号线和用来向取样开关102a...输入视频信号的视频信号线，被连接起来，而对每一输入信号形成一个用于与外电路衬底连接的连接焊点153。此处图71的参考号155表示衬底。
具体描述将说明作为信号线152的视频信号。在对象线为25cm左右的液晶显示器中，当视频信号线在交叉端对端相连时，其布线长度变成约为20cm而信号线的布线电阻变为2kΩ。再者，即使在对角线为13cm左右的液晶显示器中，信号线的布线电阻成为1kΩ。当视频信号经由这种高阻信号线传输时，阻抗就增加。如图72所示，当在作为信号输入端的连接焊点153处具有A频带的一个信号经由信号线152传输时，其频带特性如A→B→C变坏，在信号线152的末端，信号频带特性如D。这一现象则引起屏幕左右二端图象质量不同的麻烦，从而引起不能显示质量均匀的图象问题。
此外，若这一现象出现在启动信号线152或用来向取样信号发生电路101的每个移位寄存器电路S(S1、S2...)输入开始信号的时钟信号线152，或者向移位寄存器电路的下一步传输移位脉冲的线路中，如图73(a)-73(c)所示，取样电路102输出的取样信号的波形从其早期状态发生变化，当信号被传送过取样信号发生电路101的各步时，其上升和下降部分的陡度变小。换言之发生了波形变坏。亦即，在取样信号发生电路101的第一步从移位寄存器电路S1输出的取样信号，用图73(a)中的波形代表，但如图73(b)所示，在第n步从移位寄存器电路Sn输出的取样信号用波表b’代表，这是由于原来波形b变坏而得到的。进一步，如图73(c)所示，在第m步从移位寄存器电路Sm输出的取样信号用波形c’代表，这是由于原来波形c变坏而得到的。因此出现取样相位偏离其正常位置或不能产生取样信号的情况，从而引起不能显示质量好的图象的问题。
日本专利公开No.398385/191992(Tokukaihei4-348385)公开了一个技术，藉助于探测流到显示屏的电流并根据电流量控制加到显示民间的电压，来补偿信号数据的波形变坏。但此上述申请揭示的技术特用于采用简单矩阵驱动的图象显示器，而不能用于例如带有采用有源矩阵驱动系统即器件电路中不规则运行的有源器件的显示器中由单片或COG(玻璃上芯片)驱动器引起的波形变坏。
此外，上述阻抗(布线电阻)的增加不仅可能在信号线152中出现，而且可能在电源线中出现。如图74所示，当到连接焊点的距离增加时，源电压下降。例如，即使源电流为1mA，当电流流过2kΩ的电源线时，源电压也下降2V。这一源电压的下降引起不规则运行，包括连接于电源线的各电路不工作、信号电平起伏等等，从而引起显示特征的下降。
当液晶显示屏中屏幕的尺寸变大时，上述问题肯定会变得更明显。
如图75所示，为了防止布线阻抗增加，通常考虑增大信号线152’的布线宽度。此时，例如用将100μm的布线宽度改为10倍即1mm的办法，布线电阻能够限制为约十分之一。但此法中，例如若信号线152’的阻抗进一步降低时，信号线152’就必须更厚。结果，如图76所示，当连接焊点153...被安排在衬底155的周边以便构成与外电路衬底的连接时，显示器上无象素区域相对于象素的面积就随布线和连接焊点面积的增加而变大。此外，出现依情况布线覆盖电容增加、布线之间信号漏泄增加之类的缺点。
另外，为防止布线阻抗增加，考虑了用铝(Al)或铝合金(Al-Si)作为布线材料。例如，若用电阻率ρ＝5μΩ·cm的Al-Si作为布线材料以使用前述的布线宽度和膜厚来分线，则布线电阻被限制到约为用Ta或TaNx得到的六分之一。例如，当上述Al-Si用于对角线为25cm左右的图象显示器时，总布线电阻约为330Ω，而当用于对角线为13cm左右的图象显示器时，变为170Ω。此时，若考虑与上述相同的负载条件(源电流为1mA)，在布线材料用在对角线为25cm的图象显示器情况下，由布线材料引起的电压降能够被限制在约330mV。
但源电流要恒定保持为1mA是很难的，故在电源线的某处会出现由于诸如连接到电源线的晶体管之类的各有源器件的通-断造成的高频率源电流起伏，和如图77所示在电源线某一点的高频率起伏的电压波形。此时，若考虑信号数据(图66或图68的Z1-ZN)起伏对电压起伏的比率为1∶1，则在屏幕上某个象素内，例如，电压起伏最大时的亮度会很不同于电压起伏最小的亮度。通-断的有源元件数目越多或电源线的阻抗越高，这一现象越明显。
此处讨论了源电压起伏对信号数据的影响。然而，源电压的起伏，亦即电源线中产生的高频噪音不仅对信号数据，而且对诸如时钟信号的其它信号也有影响。再者，高频噪音肯定不仅引起信号电压电平的起伏，而且也引起诸如响应时间(运行速度)和电路错误运行等其它问题。
如图78所示，在常规技术中为了限制嵩频噪音，在形成有象素和电源线161的显示衬底的外面，例如在柔性衬底163上，安装了一个电容器165，使电容器164连接到电源线161上。虽然此法可用来降低产生在显示衬底155外面的高频噪音，但不适于降低产生在显示衬底155之内的高频噪音，包括根据由通-断连接于电源线161的各有源器件而引起的电流起伏所引起的电压起伏。
上面的描述表明了带有液晶显示器的图象显示器。上述问题，如引起电路不规则运行的信号电平的起伏、由于信号波形变坏而造成的信号延迟、高频噪音的增加，都与衬底上安装有电路(包括半导体有源器件和长的电导线，如为电路供电的电源线、向电路输入信号的信号线)的半导体器件有关。
发明内容
本发明的目的是提供一种形成有包括半导体有源器件以及用于向形成在衬底上的电路供电或提供信号的电路的半导体器件，它能够降低信号电平的起伏，信号的延迟和高频噪音的产生，并能够降低比以前更大的电路的不规则运行的出现。
为完成上述目的，本发明半导体器件的特征是包括：
一个衬底；
一个有源器件电路，它包括一个半导体有源器件，有源器件电路有多个输入端，该有源器件形成在衬底上；
一个用来与半导体器件旁边的外部电路实行电连接的外部连接终端，它形成在衬底边附近；以及
一个用来在有源器件电路各输入端和外部连接终端之间进行电连接的导电线，它表成在衬底上，
其中导电线由多个布线电阻为预定值或更小的分立线组成。
用上述结构，由于导电线被分为多个线，导电线诸如信号线、电源线的长度变短了，从而有可能降低其布线电阻。因此可控制信号电平的起伏和源电压的下降。当半导体器件是液晶显示器之类的图象显示器件时，藉助于调整各分线的布线电阻以得到均匀电阻的方法，就不会出现屏幕左右二边图象质量不同的情况。结果就可以显示质量均匀的图象，从而改善显示特性。
此外，为实现上述目的，本发明的另一种半导体器件的特征是包括：
一个衬底；
一个包括半导体有源器件的有源器件电路，它安装在衬底上；
一个将基本信号传输到有源器件电路的信号线，它至少取二个从半导体器件外部输入其上的值，信号线形成在衬底上；以及
一个用来产生波形改善信号的波形改善信号发生电路，波表改善信号是用向传过信号线的基本信号加一个波形变坏响应信号分量以便将波形改善信号加于有源器件电路的方法而获得的。
其中的波形改善信号发生电路有下列关系：
(1)|v|＜|V|；
(2)f≤F，其中v是波形改善信号中的基本信号分量的最大振幅，V是包括波形变坏响应信号分量的部分的最大振幅，f是基本信号分量的频率而F是波形变坏响应信号分量的频率。
用上述结构，由于基本信号分量的最大振幅v和包括波形变坏禹应信号分量的那部分的最大振幅V之间的关系由公式|v|＜|V|表示，就有可能从基本信号分量中探测到波形变坏响应信号分量。再者，由于基本信号分量的频率f和波形变坏响应信号分量的频率F之间的关系由公式f≤F表示，就可适当地对基本信号分量设定波形变坏信号分量。
当用上述预先产生了的波形改善信号被加到有源器件电路时，基本信号首端或尾端或首尾二端的波形变坏就被控制。其陡度维持住了，从而有可能防止相移。换言之，传过信号线的基本信号的延迟是可以防止的，而有源器件电路的错误运行也可避免。当半导体器件是液晶显示器之类的图象显示器件时，例如取样脉冲的时间延迟能够被防止，所希望的视频信号能够在规则的时间下被取样，从而可能显示质量好的图象。
此外，为实现上述目的，本发明的另一种半导体器件的特征是包括：
一个衬底；
一个包括半导体有源器件的有源器件电路，有源器件电路形成在衬底上；
一个从半导体器件之外向有源器件电路供电的电源线，电源线形成在衬底上；
一个带有参考电位的电容形成电极，它要安排得使电极至少有一部分同电源线相对；以及
一个安排在彼此相对的电源线和电容表成电极之间的电容形成电介质。
用上述结构形成一个电容，其电极由电源线和电容表成电极组成，并由电源线中的电阻等效形成一个阻容滤波器当作分布常数电路和电容器，从而降低电源线的阻抗。阻容滤波器，即低通滤波器则降低电源线中产生的高频噪音，包括与电源线相接的每一个半导体有源器件通-断有关的电流起伏所引起的电压起伏。结果，这一结构能够较先前更有效地降低有源器件电路的不规则运行。
本发明可用于包括诸如液晶显示器之为类的图象显示器件，但在本发明用于带有二个彼此相对的衬底的图象显示器件时，电源线可形成在一个衬底上而电容形成电极可形成在另一衬底上。例如，当本发明用于液晶显示器时，液晶可用作放置在电源线和电容形成电极之间的电容形成电介质。而且，若显示用液晶和要用作电容形成电介质的液晶用隔板分开，则打逄用作电容形成电介质的液晶能够与显示用液晶区分开来。因此选择用作电容形成电介质的液晶时，不要求它要适于显示。再者，在用于形成电容的液晶和用于显示的液晶用隔板分开的情况下，用于显示的液晶不会由于使用直流电压而变坏。
此外，当半导体器件中一对衬底之间的间距用密封元件密封时，例如，液晶封在衬底之间的液晶显示器、诸如等离子显示屏(其中气体密封在衬底之间)的图象显示器件，显示器件的有效面积比可以靠采用电容形成电介质兼作密封元件而获得改善。
采用在衬底上单片形成有源器件电路的方法，或采用形成一个有源器件电路作为半导体芯片以便将半导体芯片安装在衬底上的方法，就能够生产本发明的半导体器件。在半导体芯片用COG安装在衬底上等情况下，向半导体芯片供电的电源线形成在衬底上，而向半导体有源器件供电的电源线形成在芯片中。此时，藉助于用与上述相似的方法在安装于衬底上的半导体芯片中形成阻容滤波器，可以降低半导体器件所有衬底中的高频噪音。
附图说明
为了更充分地了解本发明的性质和优点，后面的详细描述将参照附图进行。
图1是一个解释图，示出了本发明第一实施例液晶显示器中视频信号线的划分状态和分线连接于视频信号线的连接焊点的结构；
图2是液晶显示器中衬底的平面图，衬底上形成有扫描信号线、数据信号线、扫描驱动器区、数据驱动器区等；
图3是一个线路图，示出了形成在衬底上的各个线路区；
图4是移位寄存器电路的电路图，它组成衬底上形成的电路区之一；
图5是一个时序图，示出了移位寄存器电路中输入/输出信号的时序；
图6是缓冲电路的电路图，它组成衬底上形成的电路之一；
图7是一个解释图，示出了分线连接焊点和形成在衬底边缘的柔性衬底之间的连接状态；
图8是一个解释图，示出了用来调整形成在衬底上的视频信号分线的阻抗以得到均匀阻抗的安排；
图9是一个波形图，示出了液晶显示器中各电路区的各种波形；
图10是一个解释图，示出了连接在一般连接焊点的视频信号分线；
图11是一个解释图，示出了另一个调整形成在衬底上的视频信号分线的阻抗以获得均匀阻抗的安排；
图12是一个解释图，示出了又一个调整形成在衬底上的视频信号分线的阻抗以获得的均匀阻抗的安排；
图13是一个解释图，示出了另一种布线显示方法中图1视频信号线的划分状态；
图14是一个解释图，示出了分线连接焊点的另一种安排；
图15是一个解释图，示出了本发明第二实施例液晶显示器中用于向移位寄存器电路输入启动信号的启动信号线的划分状态；
图16是一个波形图，示出了图15的液晶显示器中取样信号的波形；
图17是一个解释图，示出了本发明第三实施例液晶显示器中视频信号线启动信号线和电源线的划分状态；
图18是一个解释图，示出了衬底上分线连接焊点的形成状态；
图19是一个解释图，示出了图17的液晶显示器中衬底上分线连接焊点的形成状态；
图20是一个解释图，示出了衬底上分线连接焊点的另一种形成状态；
图21是一个解释图，示出了衬底上分线连接焊点的又一种形成状态；
图22是一个解释图，示出了衬底上分线连接焊点的另一种形成状态；
图23是一个解释图，示出了衬底上分线连接焊点的又一种形成状态；
图24(a)和24(b)是解释图，示出了衬底上分线连接焊点的另一种表成状态；
图25(a)和25(b)是解释图，示出了分线连接焊点的结构；图25(c)、25(d)和25(e)是解释图，示出了线从分线连接焊点拔出处的结构；
图26是一个框图，示出了本发明第四实施例液晶显示器的主区结构；
图27(a)-27(c)示出了液晶显示器中各种信号的波形：图27(a)是源时钟的波形图；图27(b)是响应改善信号的波形图；图27(c)是改善时钟信号的波形图；
图28是图26所示微分电路的电路图；
图29是图26所示加法器的电路图；
图30是加法器输出信号波形的放大图；
图31是一个框图，示出了图26所示驱动器电路的结构；
图32是一个框图，示出了代替图26所示响应改善电路的一种结构；
图33(a)-33(d)示出了另一例加法器输出的改善时钟信号；图33(a)示出了用向源时钟信号加一个正弦波信号作为响应改善信号的方法而获得的改善时钟信号；图33(b)示出了用向源时钟信号加一个脉冲波信号的方法而获得的改善时钟信号；图33(c)示出了用向从源时钟信号的上升与下降区偏离的位置加一个响应改善信号的方法而获的改善时钟信号；以及图33(d)示出了用对源时钟信号的一个脉冲加二个响应改善信号的方法而获得的改善时钟信号；
图34是一个框图，示出了本发明第五实施例液晶显示器主区的结构；
图35(a)-35(c)示出了液晶显示器中各种信号的波形：图35(a)是源时钟信号的波形图；图35(b)是微分电路输入信号的波表图；以及图35(c)是微分电路输出信号的波形图；
图36是一个框图，示出了另一例图34所示的结构；
图37是一个框图，示出了又一例图34所示的结构；
图38是一个框图，示出了本发明第六实施例液晶显示器主区的结构；
图39(a)-39(e)示出了液晶显示器中各种信号的波形；图39(a)是源时钟信号的波形图；图39(b)是驱动器电路输入信号的波形图；图39(c)是响应改善信号的波形图；图39(d)是改善时钟信号的波表图；以及图39(e)是另一个响应改善信号的波形图；
图40是一个框图，示出了另一例图39所示的结构；
图41是本发明第七实施例液晶显示器主区的纵剖面示意图；
图42是一个解释图，示出了本发明的基本概念；图43是一个解释图，示出了图42所示结构的等效电路；
图44是一个解释图，示出了半导体器件的一个基本结构例子；
图45是一个解释图，示出了半导体器件的另一个基本结构例子；
图46是一个纵剖面示意图，示出了半导体器件中电源线与另一层连线之间的连接部分；
图47是一个平面示意图，示出了半导体器件中电源线与另一层连线之间的连接部分；
图48是一个平面示意图，示出了半导体器件中电源线与另一层连线之间的连接部分的一种变例；
图49是一个平面示意图，示出了半导体器件中电源线与另一层连线之间的连接部分的另一种变例；
图50是一个平面示意图，示出了半导体器件中电源线与另一层连线之间的连接部分的又一种变例；
图51是一个纵向剖面示意图，示出了半导体器件中电源线与另一层连线之间的连接部分的一种变例；
图52是一个平面示意图，示出了半导体器件中电源线部分地覆盖在电容形成电极上的一个变例；
图53是一个纵向剖面示意图，示出了半导体器件中电容形成电极形成在离衬底比离电源线更近处的一个变例；
图54是一个纵向剖面示意图，示出了半导体器件中电源线在二层上布线的变例；
图55是一个平面示意图，示出了半导体器件中电源线部分地覆盖电容形成电极的另一变例；
图56是一个纵向剖面示意图，示出了本发明第八实施例液晶显示器主区的结构；
图57是一个解释图，示出了图56所示结构的等效电路；
图58是一个纵向剖面示意图，示出了液晶显示器中省略了覆盖电源线和电容形成电极的保护膜的一个变例；
图59是一个纵向剖面示意图，示出了液晶显示器中电源线或电容形成电极有一个由ITO(铟锡氧化物)膜和金层膜组成的双层结构的一个变例；
图60是一个纵向剖面示意图，示出了液晶显示器中电源线或电容形成电极有一个由ITO膜和金属膜组成的双层结构的另一变例；
图61是一个纵向剖面示意图，示出了液晶显示器中电容形成电极也用作对电极的一个变例；
图62是一个纵向剖面示意图，示出了液晶显示器中显示用液晶和作为电容表成电介质的液晶之间用隔板分开的一个变例；
图63是一个纵向剖面示意图，示出了液晶显示器中电容形成电介质也用作密封元件的一个变例；
图64是一个解释图，示出了液晶显示器中半导体芯片安装在衬底上形成有象素处的变例；
图65是一个解释图，示出了形成在衬底上的电源线的布线例子；
图66是一个框图，示出了常规液晶显示器中采用逐行扫描系统的数据驱动器的结构；
图67是一个图66所示数据驱动器中各种信号的时序图；
图68是一个框图，示出了常规液晶显示器中采用逐点扫描系统的数据驱动器的结构；
图69是图68所示数据驱动器中各种信号的时序图；
图70是一个解释图，示出了常规液晶显示器中数据驱动器主区的结构；
图71是一个解释图，示出了常规液晶显示器中启动信号线和用来向移位寄存器电路输入信号的视频信号线的布线状态；
图72示出了常规液晶显示器中驱动器电路内的信号频带特性随通过距离的变化；
图73(a)-73(c)示出了常规液晶显示器中取样信号的波形变化；图73(a)是源信号的波形图；图73(b)波形图示出了发生一个波形变坏的情况；以及图73(c)波形图示出了一个波形变得更坏的情况；
图74是一个解释图，示出了常规液晶显示器中电源线电压的变化；
图75是一个解释图，示出了常规液晶显示器中视频信号线做得厚的一种结构；
图76是一个解释图，示出了常规液晶显示器中衬底边缘上连接焊点的结构；
图77是一个解释图，示出了常规液晶显示器中电源线中某部分的电压波表；
图78是一个解释图，解释了一种降低高频噪音的常规方法，其中电容器安装在显示衬底外面并连接到电源线上。
具体实施方式
                      第一实施例
参照图1-14，下面将讨论本发明的第一实施例。
本实施例将说明一种采用驱动器单片系统作为图象显示器的有源矩阵式液晶显示器，特别是视频信号线上采用本发明方法来向数据驱动器的取样电路输入视频信号的显示器。
液晶显示器具有一个由一对衬底组成的液晶显示屏，并且如图2所示，扫描信号线3...、数据信号线4...、用来驱动扫描信号线3的扫描驱动器5以及用来驱动数据信号线4的数据驱动器6，都安装在一对衬底中的一个衬底2上。扫描信号线3...和数据信号线4...彼此相交，而薄膜晶体管(TFT)16(它是象素驱动元件)和象素电机有15(其中电荷的供应受TFT16的控制)形成在每一交点附近(见图3)。象素电极15...同另一衬底一起，藉助于将液晶装在间隙中而形成象素(未绘出)。很多象素被安排形成矩阵并构成一个象素区7。利用相应电极之间产生的电压，象素被用来控制液晶的光发射状态以显示图象。
如图3所示，安装在衬底2上的数据驱动器主要由四个电路区组成：一个取样信号发生电路区8；一个取样电路区9；一个转换电路区10；以及一个缓冲电路区11。
取样信号发生电路区8包括一个移位寄存器电路区8a和许多缓冲电路8b…。如图4所示，移位寄存器电路区8a由许多移位寄存器电路S(S1、S2…)组成，其中输入启动信号并输出取样信号(以预定的间隔输入的脉冲信号)以便取样电路区9相继地对视频信号取样。输入和输出的时序示于图5。如图6所示，缓冲电路86…由许多倒相器组成并需要根据小晶体管尺度的移位寄存器电路区8a的输出信号来驱动大晶体管尺度的取样电路区9。离输出区越近，倒相器的晶体管的尺寸定得越大。
如图3所示，取样电路区9包括许多取样开关9a…和取样电容9b…用来对视频信号取样。取样开关9a…用来将视频信号的信息存储到相应的取样电容器9b…中，而取样开关的每个通-断运行都根据取样信号发生电路8输出的取样信号来控制。
转换电路区10包括转换开关10a…和保持电容10b，而存储在取样电容器9b中的信息根据要输入的转换信号被转换到保持电容器10b…。
缓冲电路区11包括许多缓冲电路11a…。缓冲电路区11的每一个输出如图3所示通过数据信号线4作为数据信号加到TFT 16…的源极上。
象素电极15连接到每个TFT 16的漏极。而且，每个TFT 16的栅极都连接到扫描信号线3，而通过移位寄存器电路12、电平移位器电路13和缓冲电路区14以此顺序构成扫描驱动器5输出的扫描信号被输入到扫描信号线3。顺便指出，图3是各电路区的示意图。
这里参照图1、7和8来详细描述用来向取样电路区9中多个取样开关9a…输入视频信号的视频信号线的布线状态、连接焊点19(用来连接终端)的结构、用来与形成在衬底边上的柔性衬底(外电路衬底)进行连接的分线等。
如图1所示，取样电路区9中的取样开关9a…被分为N组(每组二个开关)，例如(9a1和9a2)、(9a3和9a4)…。视频信号分线18…则连接到相应的组。每一视频信号分线18的一端连接到一个连接焊点19(对于形成在衬底边缘上的分线用来与柔性衬底相连接)。常规视频线被划分并形成为N个视频分线18…，以便缩短视频线的长度并降低布线电阻。例如，若N为10，在本发明的背景中已指出的2kΩ的信号线其布线电阻可降低到约20Ω。
结果，布线电阻的降低可限制视频信号线阻抗的增加。若视频信号线分为N段，比之常规视频信号线，阻抗的增加可限制到约1/N，从而获得低阻抗。顺便指出，划分数N和每组取样开关9a的数目是随意的和适当设定的。
同时，各视频信号线18…的连接焊点19沿衬底2的边缘安置。如果焊点19的终端在平行于衬底边的方向上的宽度用h表示，而在垂直于衬底边的方向上的宽度用v表示，则连接焊点定为满足公式h＞v。这允许连接焊点19成为与衬底边平行安置的矩形焊点，从而获得与柔性衬底的大接触面积。结果，即使用视频信号线分为多个的结构，视频信号线仍可保持低的阻抗而不会使用柔性衬底的连接可靠性变坏。此处，连接焊点19和柔性衬底30之间的连接不一定要覆盖整个焊点，正如图7所示，可做成部分地连接。
然而，当连接于相应视频信号分线18…的相应取样开关9a…的直到输入端的区域内的阻抗起伏在每一视频信号分线18…中都大时，即使为了降低视频信号线的阻抗而形成了视频信号分线，也可能发生电路错误运行。在视频信号情况下，在一定范围内可用作抑制不均匀显示状态的方法，等等，在靠近象素处的信号电平起伏被限制到±1/32或更小，因此基本上希望在连接焊点19至各取样开关9a…的范围内限制阻抗起伏δR＜±3.1％。
因此，在本实施例中，如图8所示，随着视频信号分线18的主信号线18a的结点q和q′离连接焊点19变得更远，在结点q，q′…处分支的信号支线区18a′，18a′…的线宽变大。亦即，当信号线在离连接焊点19更远处分支时，布线电阻定得更低，从而使从连接焊点19到每一取样开关9a…的区域内的阻抗均匀，以便控制阻抗的变化。此处，当取样开关9a被分为三个或三个以上一组时，视频信号分线18的结构由图中的虚线指出。此时，在比结点q和q′离连接焊点19更远得多的结点q″处形成信号支线18a′，使其比在结点q′处分支的信号支线18a具有更大的宽度。
然后，参照图9的波形图来讨论具有上述结构的数据驱动器6的运行。此处，图中的k和m表示第“k”线和第“m”线上连接于数据线4的数据驱动器6的各电路区中的信号，而K和L表示第“K”线和第“L”线上连接于扫描信号线3的扫描驱动器5的各电路区中的信号。
取样信号从取样信号发生电路区8相继地输出，当取样信号处“H”态时，相应的取样开关9a…被相继接通，视频信号的信息被存储到相应的取样电容器9b…中。此时，由于视频信号是经由相应的视频信号分线18…而输入，它被存储在取样电容器9b…中而不改变其频带特性。而且，此时相应的传输开关10a被关断。之后，当预定取样时间过去后，取样信号处“L”态。结果，取样开关9a…又被相继关断。在所有数据信号线4都被取样之后，当要输入到转换开关10a…的传输信号处“H”态时，转换开关10a被同时接通，以致存储在相应取样电容器9b…中的信息被转移到相应的保持电容器10b。之后，在预定的转移周期过去后，转换信号处“L”态，相应的转换开关10a又同时被关断。
结果，在一个水平周期中，储存在相应的保持电容器10b中的信息就经由缓冲电路区11输出到相应的数据信号线4。
从扫描驱动器5输出的扫描信号(选通信号)则几乎与传输信号同时处“H”态，使TFT16接通。结果，数据被写入象素以便以不带非均匀显示状态的良好图象质量来加以显示。
如上所述，在本发明的液晶显示器中，由于用来向取样电路区9(它是数据驱动器6的组成电路)中的取样开关9a…输入视频信号的视频信号线被多次分割以形成视频信号分线18…(其一端连接到连接焊点19)，视频信号线的长度就变得比常规线更短，信号通过短信号线输入到相应的取样开关9a…。这就限制了视频信号线阻抗的增加，从而降低阻抗。结果，通过视频信号线的视频信号的频带特性几乎不变，因此在屏幂上不出现左右二边图象质量的差别，从而获得均匀的显示。
此外，在本实施例中，视频信号分线18连接其上的连接焊点19被设置成使沿平行于衬底边方向的端点宽度h大于沿垂直于衬底边方向的端点宽度v(h＞v)，故与柔性衬底30的接触面积变大。因此，即使为了降低阻抗，视频信号线被多次分割，并因而使与柔性衬底30的交界面数目增多，连接可靠性也不变坏。亦即，如图10所示，仅仅用一种视频线被多次分割的结构，例如为了获得低阻抗而增加分割数，分立安装的连接焊点数就增加，与柔性衬底30的界面数也增加。结果，连接可靠性变坏，采用驱动器单片系统的优点也失去了，但上述的结构可不出现这种问题。
而且，在本实施例中，随着视频信号分线18的主信号线区18a中的结点q和q′(信号支线区18a′·10a′在此被分支)离连接焊点19变得更远时，信号支线18a′·18a′的线宽变大。结果，从连接焊点19到相应取样开关9a…区域内的阻抗保持恒定而阻抗的变化得到控制。这就能够抑制由于从连接焊点19到相应取样开关9a…区域中信号线阻抗变化引起的电路错误运行，从而获得更高的显示特性。
这里，为达到本目的，除本实施例的方法外，例如，如图11所示，主信号线区18a可以形成为随着信号线区18a离连接焊点19变远而将其宽度变大，这就不用改变被分支的信号支线区18a′…的线宽。再者，如图12所示，可以将视频信号分线18的长度做成一样长，使线长差约为δR＜±3.1％。此外，各视频信号线18的膜厚也可改变，这些方法要根据情况来采用。各视频信号线18…的结构不限于图中所示，如图8所示，虚线所示部分示出了取样开关9a…被分为三个一组时视频信号分线18的结构。
此外，图1中示出连接于连接焊点19的信号输入端同各取样开关9a之间的距离(例如视频信号线结点d和取样开关9a1之间的距离)不同于结点d和取样开关9a2之间的距离，但这是为了便于表现布线图。如图13所示，视频信号线结点d′和取样开关9a1之间的距离等于结点d′和取样开关9a2之间的距离，换言之，本发明是安排得使结点d′和取样开关9a1之间的阻抗等于结点d′和取样开关9a2之间的阻抗。
此外，在本实施例中，连接焊点19是沿着衬底2的边缘形成的，但不限于这种方法，例如如图14所示，可以安置许多的连接焊点19′。沿衬底边缘安置的连接焊点19可引起无法将另一信号输入到焊点形成区的错误等，或是在焊点面积大时，由于受热和冷却之后焊点膨胀或收缩而出现破裂等。然而，用分割的方法来安置焊点可解决这一问题。此时，与外部的界面数增加，但不像图10所示结构那样，提供了大的接触面积，从而防止连接可靠性变坏。
本实施例说明了视频信号线分割的结构，但本发明不限于此，例如，另一种信号线或电源线也可以分割。而且，此法不仅可用于输入信号线，而且可用于输出信号线。
再者，本实施例说明了图象显示器件(特别是液晶显示器)，但本发明不限于图象显示器，也适用于有源器件电路(包括半导体有源件)和导电长线(如用来向有源器件电路供电的电源线、用来向有源器件电路输入信号的信号线)形成在一个衬底上的任何一种半导体器件。
如上所述，一种半导体器件，它包含：
一个衬底；
一个包括一个半导体有源器件的有源器件电路，有源器件电路形成在衬底上并带有多个输入端；
一个用来同半导体器件之外的外部电路进行电连接的外部连接端，它形成在衬底边缘附近；以及
一个用来在有源器件电路各输入端和外部连接端之间形成电连接的导电线，它形成在衬底上，
其中的电导线由许多布线电阻取预定值或更小的分线组成。
采用这种结构，由于诸如信号线、电源线的导电线变短，布线电阻可被降低，从而有可能控制信号电平的起伏和源电压的下降。结果，当半导体器件是一个诸如液晶显示器之类的图象显示器件时，其显示特性可以被改善。
根据上述结构的本实施例半导体器件被安排为连接端沿衬底边缘形成，且沿平行于衬底边缘方向的端宽度大于沿垂直于衬底边缘方向的端宽度。
用这种结构，即使诸如信号线、电源线之类的导电线被多次分割，器件和外电路衬底之间的连接可靠性也不降低。
在上述结构中，半导体器件(图象显示器件)被安排为每一分线的形成使外部连接端到有源器件电路输入区之间的布线电阻的变化落在布线电阻平均值±3.1％的范围内。用这种方法，当调整各线的布线电阻落入上述范围时，观察不到不规则的显示，从而改善显示特性。
以下作为第二实施例将讨论时钟信号线或用来将启动信号输入到移位寄存器电路S…的启动信号线的结构。
                    第二实施例
下面参照图15和图16来讨论本发明的第二实施例。
这里为便于解释，与前述第一实施例有相同结构和功能的元件以及已描述过的元件都示以相同的参考号，并略去对它们的描述。
作为图象显示器的本实施例的液晶显示器，如图15所示，在前述实施例中虽然视频信号线被分割，但视频信号线是用常规方法安置的，而时钟信号线或用来向移位寄存器电路S…输入启动信号的启动信号线被分割为时钟信号分线20…或启动信号分线20…。此处每一时钟信号分线20…或每一启动信号线20的一端(未绘出)连接到连接焊点19。
用此法，当时钟信号线或启动信号线用分割法安排时，如图16所示，甚至对于远离信号输入端的第n步移位寄存电路Sn和第m步移位寄存器电路Sm，由b″和c″代表的相应波形也能够接近于原波形b和c。此处，在启动信号线根据驱动器电路的结构而分割的情况下，应调整启动脉冲对各分电路的相位。
结果，在取样信号中不出现相位变化，从而改善显示特性。
                     第三实施例
以下参照图17-25来解释本发明的第三实施例。
为便于解释，与前述实施例结构和功能相同的元件和已描述过的元件示以相同的参考号，并略去它们的描述。
在本实施例的液晶显示器(图象显示器)中，如图17所示，启动信号线(或时钟信号线)、视频信号线和电源线被多次分割以形成启动信号分线(或时钟信号分线)20…、视频信号分线18…和电源分线21…。
在形成许多布线的情况下，如图18所示，相应的信号线20…、18…和21…，以及用于电源线的连接焊点19…可安排为沿衬底2边缘的交叉方向。但在本实施例中，如图19所示，除要安置在衬底最内边的一条线之外，相应的焊点是安排成从衬底边缘经由接触孔到各衬底内部的方向上成一行。但接触孔可用于要安置在衬底最内边的一条线。此法使图18结构中分点数目不能增加到多于某个数目，并消除了诸如衬底上相应线20…、18…、21…和电源线布线复杂之类的毛病。
此外，不仅可以采用这种结构，而且可以采用例如图20和21所示的经由连接分焊点19进行布线的结构，或这些结构的组合。
在所有信号线及电源线中不需要降低阻抗的情况下，可以采用具有窄宽度的正常连接焊点20·20安置在阻抗降低了的矩形连接焊点19·19之间的结构(如图22所示)、具有窄宽度的正常连接焊点20…安置在降低了阻抗的连接焊点19之内的结构(如图23所示)、与图23相反的结构、或这些结构的组合。
分线的相邻连接焊点19·19不一定要用于同一类信号线。例如图24(a)所示，启动信号线的连接焊点E和电源线的连接焊点G可以安排为邻近于启动信号线的连接焊点F。而且，在多个连接焊点19…被安排在多个沿衬底边缘的行的情况下，连接焊点19·19不一定要安排为如图24(a)所示的连接焊点E和F在二行中每一行的边缘对齐，故连接焊点19·19可安排为在两行中每一行不对齐。
而且，每个连接点19…·20…在衬底内的层不限于上述的从1到3层，可以采用三层以上的层。各处的焊点总数不应总是恒定，故焊点的布局也是随意的。再者，已安置在衬底内的各信号线的联接和分开是随意的，而位于衬底周边的相应连接焊点19…·20…可以与衬底边缘接触或离开衬底边缘。
连接焊点19的结构可以是如图25(a)所示的角式或如图25(b)所示的圆式。再者，各视频信号分线从连接焊点19的布线结构也是随意的；角式如图25(c)所示，圆式如图25(d)所示，梯形式如图25(e)所示，等等。
如上所述，根据本实施例的半导体器件安排成多个连接端存在于衬底上，且多个连接端安排在从衬底边缘到衬底内的方向上的一行上。这就有可能很好地利用衬底边缘上有限的面积并增加信号线或电源线的分割数。此时，信号分线或电源线就不会杂乱元章。
在第一至第三实施例中说明了液晶显示器的驱动器部分，但所指的电路不限于驱动器部分，且图象显示器不限于液晶显示器。因此也可采用其它电路和显示器，例如采用处理尖笔输入信号的电路作为电路部分和采用等离子显示、EL(电发光)显示等作为显示器。
                    第四实施例
以下参照图26-40来讨论本发明的第四实施例。本实施例还讨论作为本半导体器件的例子的图象显示器件。
作为图象显示器的本实施例的液晶显示器采用有源矩阵式逐点扫描系统并包括有源元件。在这种液晶显示器中，与图象显示区一起形成在一个衬底上的电路装置作为一个驱动电路而工作以用来驱动图象显示区。如图26所示，液晶显示器在驱动液晶显示屏的驱动电路201之前有一个响应改善电路202(波形改善信号发生电路)(未绘出)。
响应改善电路202包括一个用来从图27(a)所示作为脉冲式基本信号分量的源CLP产生作为波形变坏响应信号分量的响应改善信号(如图27(b)所示)的微分电路203，和一个用来将响应改善信号加到源CLP，换言之，用来将响应改善信号与源CLP进行混合以产生一个改善时钟信号(以下称为改善CLP)作为波形改善信号(如图27(c)所示)的加法器204。微分电路203由例如图28所示的一个电阻R1和一个电容器C1组成。众所周知，从图28(b)所示微分电路输出的响应改善信号的脉宽t是由R1和C1的乘积来决定的(t＝R1·C1)，亦即微分电路203的时间常数。
就防止改善CLP的波形变坏而论，响应改善电路202的安装位置靠近驱动电路201较为合适，但也不限制将响应改善电路202安装在时钟信号发生电路206和驱动电路201之间的一定范围内。
如图29所示，加法器204由例如一个运算放大器OP1、四个电阻R2和一个电阻R3组成。这里电阻R3有R3＝R2/2的关系。在此电路中，若运算放大器OP1的反相输入端的输入电压示以V-、非反相输入端的输入电压示以V+、输入端a和b的输入电压分别示以Va和Vb、而输出端c的输出电压示以Vc，则有下列关系：
V+＝(R2/3)(Va/R2+Vb/R2)＝(Va+Vb)/3
V＝{Vc/(R2/2+R2)}R2/2＝Vc/3
V+＝V-
因此，Vc＝Va+Vb此处加法器只限于此例，它可以有其它的结构。
改善CLP具有图30中粗线所示的基本信号分量Ss，它取高/低(1/0)值、加于源CLP上升与下降侧的过冲分量So和下冲分量Su(细线所指)。
带有图31所示结构的驱动电路201(数据驱动器)包括一个移位寄存器211和一个取样电路212。驱动器电路201安装在形成有液晶显示屏象素区的玻璃衬底上。改善CLP和启动脉冲(以下称为STP)被输入到移位寄存器211。
移位寄存器211通常在CLP上升和下降时使STP移位。此处，移位寄存器211在改善CLP的前沿处执行移位操作。
如上所述，就图27(c)所示已输入到移位寄存器211的改善CLP而论，其上升由于驱动电路201中的布线电阻和寄生电容而变缓(变形)。但由于过冲分量So预先已加到改善CLP，故可避免改善CLP的波形变坏，且上升的延迟很难出现。而且，如果寄生电容的影响大，则相应地提交过冲分量的比率就可消除上升的延迟。
若驱动器的输出数为N，则STP(它启动一个水平扫描周期的数据取样)被输入、以便根据改善CLP的时间从移位寄存器211的各输出区输出取样脉冲C1-CN。视频信号在取样电路212中由移位寄存器211输出的取样脉冲C1-CN取样，而取样得到的信号被立即传输到数据信号线。
利用根据对数据传输到数据信号线的时序将扫描脉冲从扫描驱动器加于扫描信号线的方法，一个水平扫描周期的数据被加到液晶显示屏的预定象素上。这使液晶显示器能够显示高质量的图象。
此处在本实施例中，改善CLP在前沿有过冲分量So而在后沿有下冲分量Su。但由于移位寄存器211只在改善CLP上升时才执行移位操作，故后沿处的下冲分量Su是不需要的。相反，若移位寄存器211在改善CLP下降时执行移位操作，则只需要后沿处的下冲分量Su。
此外，在本实施例中，响应改善信号被加至响应改善电路202中从时钟信号发生电路输出的源CLP，但响应改善信号从时钟信号发生电路206加于其上的改善CLP可以被输出，换言之，时钟信号发生电路206可以包括响应改善电路202。
再者，如图32所示，为了产生改善CLP，根据微分而成为改善CLP的源CLP可以在时钟信号发生电路206中产生，并可以在微分电路203中加以处理。
为了产生改善CLP，作为响应改善信号的微分信号被加至源CLP的前沿和后沿，但另一个与源CLP同步的响应改善信号，诸如一个图33(a)所示的具有正弦波的响应改善信号或一个图33(b)所示的脉冲状响应改善信号，也可以加入。而且，作为响应改善信号，具有三角形波或梯形波者也可加入。响应改善信号不仅可加至源CLP的前沿和后沿，也可加至稍偏于上升和下降部分的地方(如图33(c)所示)。再者，就改善CLP而论，如图33(d)所示，在前沿和后沿之间可以加入二个响应改善信号。此处若产生有害后果，亦即上升特性的改善影响到下降特性，或相反，下降特性的改善影响上升特性，则希望响应改善信号插入的位置为源CLP前沿与后沿之间，换言之为二分之一点之前。
考虑到上述情况，诸如改善CLP的波形改善信号应满足下列要求：如图30所示，若相当于源CLP即基本信号分量的最大振幅示以v而基本信号特性被改善了的部分的最大振幅示以V，则有下述关系：
        |v|＜|V|若基本信号分量的频率示以f而响应改善信号的频率示以F，则有下面关系：
                          f≤F
换言之，当关系|v|＜|V|成立时，响应改善信号对源CLP来说可以是一个可检测到的分量。而且，当方程f≤F成立时，响应改善信号可以合适地加至源CLP。
此外，由于微分电路203构造简单，利用微分电路就可简化电路的结构。图26所示结构比图32所示结构稍许完善一些。但由于响应改善信号是由微分电路203产生并加至源CLP以产生改善CLP，故可以更合适地形成响应改善信号。
如上所述，许多载流子迁移率高的有源元件被用于液晶显示器中，作为有源元件的载流子迁移率μ为5cm2/V·Sec或更高(μ≥5cm2/V·sec)的多晶硅薄膜晶体管(以下称为p-SiTFT)被用于液晶显示器，而驱动电路201单片形成在构成液晶显示屏屏幕的玻璃衬底上。
在本实施例的结构中，改善CLP是用将响应改善信号加至源CLP的方法产生的，但此结构也可用于例如可获得H/L(1/0)二个值的启动脉冲、另一个数据信号和可获得多灰度(亦即正如改善CLP的多值)的视频信号。也可用于后面将提到的其它实施例。
如上所述，本实施例的半导体器件被安排为包括：
一个衬底；
一个包括一个半导体有源器件的有源器件电路，此有源器件电路形成在衬底上；
一个用来将基本信号(它至少取二个从半导体器件外边输入的值)传输到有源器件电路的信号线，此信号线形成在衬底上；以及
一个用来产生波形改善信号的波形改善信号发生电路(波形改善信号用向通过信号线传输的基本信号加一个波形变坏响应信号分量的方法来获得)以便将波形改善信号加于有源器件电路，
其中波形改善信号发生电路有下列关系：
(1)|v|＜|V|；以及
(2)f≤F，其中v是波形改善信号中基本信号分量的最大振幅，V是包括波形变坏响应信号分量部分的最大振幅，f是基本信号分量的频率，而F是波形变坏响应信号分量的频率。
用这一结构，可防止通过信号线传输的基本信号的延迟，从而避免有源器件电路的错误运行。在半导体器件是一种诸如液晶显示器之类的图象显示器件的情况下，可以防止例如取样脉冲的时间延迟，从而有可能在规定的时间对所希望的视频信号进行取样。结果就可以显示高质量的图象。
再者，本实施例的半导体器件的特征是：波形改善信号发生电路是一个用来对从外面输入的基本信号进行微分以便产生波形改善信号的微分电路。这可使结构简化。
而且，本实施例的半导体器件的特征是：波形改善信号发生电路包括：
用来发生波形变坏响应信号的波形变坏响应信号发生装置；以及
用来将波形变坏响应信号发生装置发生的波形变坏响应信号加到从外面输入的基本信号上去的加法装置。这可以合适地独立产生波形变坏响应信号和所希望的波形改善信号。在半导体器件是一种图象显示器件的情况下，例如视频信号可以适当地被取样，从而有可能显示高质量的图象。
                   第五实施例
下面参照图34-37来解释本发明的第五实施例。
为便于解释，与前述第四实施例有相同结构和功能及已描述过的那些元件示以相同的参考号并略去对它们的描述。
如图34所示，驱动电路201(数据驱动器)形成在构成液晶显示屏屏幕的玻璃衬底上。驱动电路201包括作为相位特性改善电路的微分电路203。微分电路203形成在第N级处移位寄存器211的所有前级上。
用上述结构，就从时钟信号发生电路(未绘出)输出的源CLP而论，因为前沿和后沿由于驱动电路1中布线电阻或寄生电容而变缓，图35(a)所示波形被变形为图35(b)所示的波形。换言之，发生波形变坏的源CLP被输入到微分电路203。如图35(c)所示，源C：P的波形其前沿和后沿都陡。如果，可补偿上升和下降延迟，以致液晶显示器能够显示高质量的图象。
用上述结构，微分电路203安置在第N级移位寄存器211的所有前级上，但如图36所示，微分电路203可根据第N级处的移位寄存器211安置在CLP馈线发生分支的级的前一级处。再者，如图37所示，用处理正在向移位寄存器211(亦即向微分电路203的后面级)传输送的传输脉冲本身的方法，可以改善响应。
本实施例的半导体器件被安排为包括：
一个衬底；
一个包括一个半导体有源器件的有源器件电路，此有源器件电路形成在衬底上；以及
一个用来传输从半导器件外面输入的输入信号到有源器件电路的信号线，此信号线形成在衬底上；
其中有源器件电路包括一个用来补偿信号分量中相位特征(它成为相对于输入信号由于波形变坏而引起的变坏了的电路运行的指示)的相位特征改善电路。比之第四实施例的结构，换言之，用来防止波形变坏引起变坏的波形变坏响应信号分量预先加至输入信号，本结构更易于防止输入信号的变坏。
此外，本实施例的半导体器件的特征是：相位特征改善电路是一种微分电路。这可以简化电路结构。
                      第六实施例
以下参照图38-40来解释本发明的第六实施例。
为便于解释，与前述实施例有相同结构和功能及已描述过的那些元件示以相同的参考号并略去对它们的描述。
如图38所示，液晶显示器包括驱动电路201(数据驱动器)中第N级处移位寄存器211所有前级处的一个改善信号插入电路231。作为相当于波形变坏的信号分量并从改善信号发生电路232输出的响应改善信号(图39(c)所示)以及从时钟信号发生电路(未绘出)输出的源CLP被输入到改善信号插入电路231。改善信号发生电路232以及改善信号插入电路231组成波形改善电路。改善信号插入电路231包括例如图29所示的加法器204，并将响应改善信号加至源CLP以便将它输出到移位寄存器211。
用上述结构，从时钟信号发生电路输出的源CLP的波形(如图39(a)所示)因为驱动电路201中布线电阻和寄生电容造成的上升和下降区发生的波形变坏而被变形为图39(b)所示的波形之后，源CLP被输入到改善信号插入电路231。在改善信号插入电路231中，已从改善信号发生电路232输入的图39(c)所示的响应改善信号被加至输入信号以致产生图39(d)所示的改善CLP。改善CLP则被输出到移位寄存器211。改善CLP的上升和下降区很陡，从而改善移位寄存器211中的响应。
若响应改善信号的脉冲宽度示以T而已形成在玻璃衬底上的驱动电路201的运行频率示以f，则脉宽T应这样设定，使得到下面关系：
                       T＜1/f因此，例如图39(e)所示源CLP的微分信号也被用作响应改善信号。换言之，信号只要能改进改善CLP前沿和后沿的陡度，它就可用作响应改善信号。因此，正弦波是可用的。
在图39(c)所示的响应改善信号被发生的情况下，改善信号发生电路232由众所周知的脉冲信号发生电路组成。在图39(e)所示的响应改善信号被发生时，改善信号发生电路232由微分电路或多谐振荡器组成。而且，在响应改善信号为正弦波时，改善信号发生电路232由正弦波信号发生电路或振荡电路组成。
此外，响应改善信号振幅VT和源CLP振幅Vf之间的关系要建立成下面关系：
                     |VT|＞|Vf|诸如放大响应改善信号的装置之类的电平调整装置是不必要的。
如图40所示，改善信号插入电路231可以形成在根据第N级处移位寄存器211至源CLP的馈线被分支的级之前的级处。
如上所述，本实施例的半导体器件包括：
一个衬底；
一个包括一个半导体有源器件的有源器件电路，此有源器件电路形成在衬底上；
一个用来把决定有源器件电路运行频率的基本信号传输到有源器件电路的信号线，此基本信号从半导体器件外面输入，信号线形成在衬底上；以及
一个用来把波形变坏响应信号分量加到运行时序被规定了的那部分基本信号中去的波形改善电路，
其中改善电路有下述关系：
                      T＜1/f其中f是由基本信号操作的有源器件电路的运行频率，而T是波形变坏响应信号分量的最小脉宽。
这一结构控制基本信号前沿或后沿或前后沿二者的波形变坏，以便保持它们的陡度，从而可以防止相移。因此，可防止通过信号线传输的基本信号的延迟，从而可避免有源器件电路的错误运行。在半导体器件是一种诸如液晶显示器之类的图象显示器件的情况下，可防止取样脉冲的时延并可对所希望的视频信号进行取样，从而能够显示高质量的图象。
在前述第四到第六实施例中，采用逐点扫描系统的数据驱动器被描述为有源器件电路。但本发明的结构不限于此，而可用于任何根据对上升或下降时间有要求的信号而工作的有源器件电路。除了上述采用逐点扫描系统的数据驱动器之外，本发明可用于采用逐点扫描系统的扫描驱动器、采用逐行扫描系统的数据驱动器或采用逐行扫描系统的扫描驱动器。再者，在尖笔输入处理区或二维图象传感器输入处理区形成在已形成有显示区的衬底上的情况下，本发明也可用于尖笔输入信号处理电路或二维图象传感器输入信号处理电路。而且，本发明不限于由液晶显示器所组成的图象显示器件，而可用于诸如电致发光显示器件、等离子显示之类的其它图象显示器件。
此外，诸如驱动电路201、响应改善电路202之类的电路可用下列方法来实现：在诸如玻璃衬底之类的绝缘衬底上或在其上已形成了绝缘薄膜的半导体衬底上单片地形成载流子迁移率μ≥5cm2/V·sec的有源器件；或者用COG将半导体芯片安装在上述衬底上；等等。
在第四至第六实施例中，考虑到电路组成元件的压力等，波形改善信号应包括例如一个脉冲状信号分量，但若不存在与电阻有关的问题，则波形改善信号可用基本信号加以放大。换言之，若电路装置的最大源电压示以VDD，最小源电压示以VEE，要输入到电路的信号的振幅示以VPP(峰峰值)，则有下列关系：
            VPP＞|VDD-VEE|因此，输入信号的波形变坏被简易的结构所抑制，从而能够得到波形改善的效果。虽然大于源电压的信号通常不能输入到硅衬底上的CMOS晶体管，就形成在诸如玻璃衬底之类的绝缘衬底上的TFT(薄膜晶体管)而论，由于不存在半导体衬底那样的公共衬底电势，即使在输入大于源或低于源电压最低值的信号的情况下，TFT也难以遭到破坏。结果就可进行上述运行。
用此法，就输入大于源或小于源电压的信号的另一优点而论，例如在带有组成移位电阻器的CMOS倒相器电路中，还可以根据元件晶体管的阈值电压来抑制关断侧晶体管的通过电流以致能够限制使用功率。
                 第七实施例
下面参照图41-55来讨论本发明的第七实施例。
图42和43示出了本实施例半导体器件的基本概念。如图42所示，在本实施例的半导体器件中，在衬底301上形成了一个半导体有源器件302和一个用来向半导体有源器件302供电的电源线303。在本实施例中，电容器C1、C2、…被连接到衬底301上的电源线303上，并且如图43所示，由电源线303的布线电阻和当作分布常数电路的电容器C1、C2、…组成一个阻容电路。而且，借助于使电源线303反面上的各电容器电极保持一个参考电位(例如地电位)的方法而等效地形成一个阻容滤波器。结果就降低了电源线303中产生的高频噪音。
此处图42和43只示出了基本概念，与第一实施例所述那样，电源线303的输入端数目以及电源线的数目可以很多，每一电源线的电压也可以不同。此外，可以包括电容C和电阻R之外的元件例如电感L。再者，各电容器中位于电源线303反面的电极即使不保持在地电位，也可以保持在不同于电源线303电位的电源电位上，换言之，带有不同于电源线303电位的电源线也可使用。
图44和45示出了更具体的概念。图44示出了一个例子，其中在电源线303的反面形成了一个线状(带状)电容形成电极304，而在电源线303和电容形成电极304之间安装了电容形成电介质305。同时，图45示出了一个例子，用来形成电容的电极组304′(许多形成电容用的电极以规则的间距排列)形成在电源线303的反面，而电容形成电介质305安装在电源线303和电容形成用电极组304′之间。这些例子中，电容形成电介质305被安装在电源线303和线状电容形成电极304之间，或在电源线303和电容形成用电极组304′之间，以致电容器被形成为由电源线303和电容形成电极304所组成的，或由电源线303和电容形成电介质304′所组成的一对相反的电极。
图44和45示出了基本结构，电源线303和电容形成用电极(组)304(304′之间的距属，亦即电容形成电介质305的厚度 a，在整个面积上不一定要均匀，电容形成电介质的厚度 a可以局部地改变。而且，电容形成电介质305的介电常数也可以局部地不同。再者，电源线303和电容形成用电极(组)304(304′)的宽度和厚度也不一定要均匀，可以随意放心地改变。如图42所解释的，电容形成用电极(组)304(304′)需要保持在一参考电位，但如图45所示，在电容形成电极被多次分割的情况下，组成电容形成用电极组304′的相应的电容形成电极的参考电位也可以变化。
此后，不具体讨论电容形成用电极(组)的电位，而将假设电容形成用电极(组)保持在参考电位。
图41示出了用来向已形成在绝缘衬底301上的包括半导体有源器件的电路供电的电源线303的一例布线结构。在半导体器件中，为防止Na+离子等进入半导体层和液晶层等，用等离子CVD(化学气相淀积)等方法在诸如玻璃衬底之类的绝缘衬底301上，形成了一个由例如SiO2、SiNx等构成的隔离薄膜，亦即一个基底涂层膜308。
此外，用LPCVD(低压CVD)、PECVD(等离子增强CVD)等方法，在基底涂层膜308上形成了一个诸如多晶硅(以下称为P-Si)膜、非晶硅(以下称为a-Si)膜之类的本征半导体层(所谓的i层)。然后用半导体层形成晶体管之类的有源器件。由于在形成了电源线303的部分的半导体层在后工序中用腐蚀方法被清除了，此处将着意描述这一形成了电源线303的部分。
用PECVD等方法在基底涂层膜308上形成一个由SiO2、SiNx等构成的栅极隔离膜309。
接着，与栅极布线同时形成电源线303。其方法是：(1)溅射或蒸发Al、Nb、Ta、Mo、Cr、Al-Si或它们的合金以形成薄膜，(2)用光刻工艺将得到的薄膜图形化，以及(3)用腐蚀工艺清除薄膜的多余的部分。
然后，用PECVD等方法，在电源线303上形成一个由SiO2、SiNx等构成的相当于电容形成电介质的隔离膜310。
此外，与电源线303相对，在层隔离膜310上形成电容形成电极304。电容形成电极304在层隔离膜310上成为一个薄膜，其方法是：(1)溅射或蒸发AL、Nb、Ta、Mo、Cr、AL-Si或它们的合金，(2)用光刻工艺对得到的薄膜图形化，以及(3)用腐蚀工艺清除薄膜的多余部分。与晶体管的源/漏极布线同时形成电容形成电极304的布线是高效率的。
上述对各层的形成方法可随半导体工艺组成或诸如TFT的有源器件的结构适当地改变。例如，也可采用栅电极离绝缘衬底301比离本征半导体层更近的结构。此时，若Ta用作栅电极，用阳极氧化方法可以形成由Ta2O5构成的氧化隔离膜，用作基底涂层膜308。
顺便说一下，当电源线303连接到有源器件电路时，有时出现电源线303与形成在另一层的布线相接触的情况。此时，如图46所示，可设法使电源线303和电容形成电极304和电源线303通过接触孔312与另一层上的布线311接触的部位彼此偏离。作为本法的一个例子，考虑图47-50所示的方法。图47示出了一个例子，其中电容形成电极304连线时不能触及到电源线303的接触区，图48示出了一个例子，其中只有相对于接触区的电源线303伸出，相反，图49例子中只有相对于电源线303接触区的电容形成电极304被切除，而图50所示例子中电容形成电极304绕过电源线303的接触区。
这里只提到电源线303同另一层的接触，但在电容形成电极304同另一层接触的情况下，也应要求与电源线303相同的结构。
若形成电容器的二电极之间的距离(即电源线303同电容形成电极304之间的距离)变大，换言之，层隔离膜310的厚度变大，则电容器的电容减小，阻抗滤波器的作用很可能要降低。此时，如图51所示，连接到电源线303的布线311和电容形成电极304不形成在同一衬底上，而电源线303同电容形成电极304之间的距离可降到小于电源线303同布线311之间的距离。为实现上述结构，在形成电源线303之后，形成了一个层隔离膜310a，用作电容形成电介质305，并在层隔离膜310a上形成电容形成电极304。之后在其上形成一个层隔离膜310b，并在层隔离膜310b上形成布线311。
如图52所示，电源线303和电容形成电极304可以彼此部分地重叠，换言之，电容器不是形成在整个电源线303上，故电容器部分地形成。此时，由于电容器是永久性形成，每一重叠区的面积304a以及电容形成电极304和各重叠区304a上电源线303之间的距离要定为使形成在电源线303与电容形成电极304的重叠区304a上的各电容器具有近于相等的电容，从而使得有可能彻底消去一个具有预定频率的高频噪音。
在上述结构中，虽然电源线303形成于电容形成电极304之前，且电源线303安置在离衬底301比离电容形成电极304更近处，但情况不限于此。因此，如图53所示，在首先形成电容形成电极304之后，可形成层隔离膜310和电源线303。
如图54所示，电源线303可有双层布线结构，其中第一层区303a和第二层区303b通过隔离膜313彼此相对安置，并在接触孔303c处相连接。不须说，电容形成电极304也可有相同的双层布线结构。
如图55所示，电容形成电极304的主体区304b可形成在已形成有电源线303的层上，而部分覆盖电源线303的电容形成区304c…形成在另一层，以便主体区304b可用接触孔304d连接到各电容形成区304c…。此时，电容形成区304c和电源线303的重叠量没有特别的限制。例如像电容形成区304C1，其末端可从电源线303伸出，像电容形成区304C2，其末端可在电源线303区以内，或者像电容形成区304C3，其末端差不多可与电源线303的端拼合。
上述每个例子仅仅示出了本发明的基本结构，根据需要可增加其它的结构。
本发明不限于图中所示的结构。例如，电源线303和电容形成电极304的重叠区可以有图55所示的各种图形。而且，电源线303和电容形成电极304的布局可用各图中结构的组合来完成。电源线303和电容形成电极304不一定要有线形的结构，也可有曲线结构。电容形成电极304不一定要有线状结构，也可有诸如平板状的结构。电容器不一定要安置在整个电源线303上，也可以只安置在电源线303的一部分上。
如上所述，本实施例的半导体器件安排为包括半导体有源器件302和用来向衬底301上的半导体有源器件302供电的电源线303，有参考电压的电容形成电极304至少一部分安置在与电源线303相对的位置，而电容形成电介质305安排在彼此相对的电源线303和电容形成电极304之间。
结果，形成了其电极由电源线303和电容形成电极304所组成的电容器，阻容滤波器由用作分布常数电路的电源线的布线电阻和电容器等效地形成，从而降低了电源线303的阻抗。阻容滤波器即低通滤波器则降低电源线303中产生的高频噪音，为连接到电源线303的各半导体有源器件302的开通/关断操作的电流起伏所造成的电压起伏，从而能够显著地降低诸如信号电平起伏、错误运行、信号延迟之类的电路不规则运行的出现。
                  第八实施例
以下参照图56-65来讨论本发明的第八实施例。
为便于解释，与前述实施例有相同结构和功能及已描述过的元件示以相同的参考号，并略去对它们的描述。
在第七实施例中，解释了用在安置有电源线303的衬底上形成电容形成电极304的方法来形成电容器的方法，但在本实施例中，将解释电源线303和电容形成电极304形成在分立衬底上的方法。作为例子，下列描述将说明一种带有许多彼此相对安置的衬底的图象显示器，特别是一种具有有源器件的液晶显示器。
如图56所示，作为半导体器件的本实施例的液晶显示器，有一个有源器件形成衬底321(第一衬底)，其中形成有诸如TFT之类的半导体有源器件，一个与有源器件形成衬底321相对地安置的相反电极形成衬底322(第二衬底，反衬底)，以及注入在衬底321和322之间、用密封元件(未绘出)加以密封的液晶323。此处图56未示出诸如前述基底涂层薄膜和用来控制液晶取向的定向膜之类的其它元件，但这些膜应该按需要形成在衬底321和322上。这点也适用于后面的描述。
在有源器件形成衬底321上，单片地形成：一个包括诸如玻璃衬底之类的透明衬底上诸如象素区之类的半导体有源元件的电路、一个数据驱动器(图象显示控制装置)、一个扫描驱动器(图象显示控制装置)。虽然a-SiTFT或p-SiTFT被认为是半导体有源器件，但p-SiTFT最适用。
象素区的形成方法是：(1)在透明导电衬底上安置许多由透明导电膜构成的带状数据信号线，使它们彼此平行，(2)安装许多由透明导电膜构成的带状扫描线，使它们同数据信号线成直角，(3)安置由TFT之类的半导体有源器件构成的象素电极以及连接数据信号线和扫描信号线交点附近各个半导体有源器件的透明导电膜，以形成一个矩阵。
数据驱动器是一个连接于象素区各数据信号线的电路，并为显示起见对以视频信号为代表的数据信号进行取样，以便为显示而将取样数据信号传输到各个数据信号线。
扫描驱动器是一个连接于象素区各扫描信号线的电路，且为逐行扫描每一扫描信号线而向各扫描信号线输出扫描信号。
在反电极形成衬底22上，形成一个由透明导电膜构成的相反电极，它是各象素电极的公共电极，相对于每一象素电极而排列在玻璃衬底之类的透明绝缘衬底上。
在有源器件形成衬底21上，用来从外电源向数据驱动器和扫描驱动器供电的电源线303被布线，而在电源线303的周围形成一个由包括SiNx、B和P的SiO2膜(BPSG：硼掺杂的磷硅玻璃)所构成的保护膜，一个包括P的SiO2膜(PSG：磷硅玻璃)，或者由SiO2膜之类的透明绝缘膜构成的保护膜324。
同时，反电极形成衬底322上形成电容形成电极304与电源线303相对，而电容形成电极304也用与保护膜324相同结构的保护膜325涂覆起来。
作为电容形成电介质305的液晶323置于形成在有源器件形成衬底321上的电源线303和形成在反电极形成衬底322上的电容形或电极304之间。因此，电容器由电源线303、电容形成电极304和液晶323形成。
在显示用液晶323被用作电容形成电介质305的情况下、若液晶323由于加直流电压而变坏(发生电解)，则电容形成电极304相对于电源线303的极性应以变通的方法反转过来。但当采用电源线303的电位周期性地以预定幅度改变的液晶驱动系统时，则电容形成电极304的电位可定在电源线303振荡电位的中点上。
此外，在图56所示结构的情况下，电容器被认为形成如图57所示。由于此结构等效于三个电容器串联，考虑到保护膜325、液晶323和保护膜324的介电常数ε1、ε2和ε3，应该适当选择这些材料。
在电源线303和电容形成电极304是诸如图58所示的ITO(铟锡氧化物)之类的不要求保护膜324和325的一种材料，故可略去保护膜。
例如，在采用ITO的情况下，可以认为由于对应于ITO的部分的阻抗高，ITO难以用作电源线303和电容形成电极304。此时，如图59或图60所示，电源线303和电容形成电极304可取ITO膜327(非金属导电膜)和金属膜325的双层结构。图59示出了一个例子，其中金属膜325形成在衬底321(322)上，其上形成一隔离膜326，其上再形成ITO膜327，而ITO膜327和金属膜325利用接触孔328连接以形成电源线303和电容形成电极304。图60示出了一个例子，金属膜325…形成在衬底321(322)的几个点处，而ITO膜327形成在金属膜325…之上，以形成电源线303和电容形成电极304。
如图61所示，形成在反电极形成衬底322上的反电极329延伸到它与形成在衬底321上的电源线303相对的位置，从而能够把反电极329也用作电容形成电极304。
在要用于显示的液晶可能由于施加直流电压而变坏的情况下，如图62所示，希望将用于显示的液晶323a和作为电容形成电介质305的液晶323b，用隔板303分隔开来。此处为了封闭有源器件形成衬底321和反电极形成衬底322之间用于显示的液晶323a，可采用密封元件作为隔板330。用这种方法，在显示用液晶323a和阻容滤波器用的液晶323b被隔开的情况下，就液晶323a和323b而论，可采用不同种类的液晶。
此外，即使对于液晶器件，液晶也不一定需要被用作电容形成电介质305。例如，如图63所示，密封元件311也可用作电容形成电介质305。此时可获得改善液晶器件中有效显示面积比率的效果。
至于另一元件，例如由一金属层组成用来防止光线到达半导体层的遮光装置，也可用作电容形成电极304。
如上所述，在本发明的半导体器件中，安置了形成半导体有源器件的有效器件形成衬底321和反电极衬底322。半导体有源器件和用来向半导体有源器件供电的电源线303形成在有源器件形成衬底321上，而带有参考电位的电容形成电极304安排在与有源形成衬底321相对的反电极形成衬底322上以致电容形成电极304至少有一部分与电源线303相对。而且，电容形成电介质305安置在电源线303和与之彼此相对的电容形成电极304之间。
结果如第七实施例所指出，就形成了电容器，它是一对由电源线303和电容形成电极304构成的相对的电极，而阻容滤波器由布置为分布常数电路的电源线303的布线电阻和电容而形成，从而可能降低电源线303的阻抗。由于电源线303中发生的高频噪音被阻容滤波器更大程度地降低了，故能够更彻底地降低诸如信号电平起伏、错误运行和信号延迟之类的不规则运行的出现。
在上述的描述中，具有电源线303形成在诸如玻璃衬底之类的绝缘衬底上的结构的图象显示器件，特别是液晶显示器，被描述为半导体器件。然而图象显示器件不限于液晶显示器，其它的图象显示器件，例如采用电致发光(EL)的显示器件、等离子显示屏(PDP)、荧光、光发射二极管，也是可使用的。
此外，电源线303布线的衬底也不限于诸如玻璃衬底之类的绝缘衬底。例如，带有电源线303形成在诸如其上形成有绝缘膜的单晶硅衬底上的结构的半导体器件，也是可使用的。
在上述实施例中，给出了一个例子，其中要求有数据驱动器电源线303、扫描驱动器等的半导体有源器件电路，被单片地形成在其上形成有象素的衬底上。但本发明适用于所有电源线303要形成在衬底301的半导体器件。例如，如图64所示，在要求数据驱动器电源线、扫描驱动器等的半导体芯片332安装在已形成有象素区301a的衬底301上的情况下(例如在玻璃衬底的情况下，半导体芯片用所谓的COG方法安装)，正如各半导体有源器件单片形成在衬底上的情况，需要在衬底301上形成用来向半导体芯片332供电的电源线303。因此，本发明可有效地应用。
要安装到衬底301上的半导体芯片332可以不仅仅是半导体有源器件形成在单晶硅为代表的、其上形成有隔离膜的半导体衬底上的那种，也可以是由形成在绝缘衬底上的半导体有源器件所构成的那种，例如用在玻璃衬底上形成TFT的方法构成的那种。
在这种半导体芯片332中，由于用来向形成在芯片衬底上的半导体有源器件供电的电源线形成在芯片衬底上，利用第七实施例中指出的各种方法，就可为电源线形成电容器。亦即，半导体芯片有芯片衬底，半导体有源器件形成在芯片衬底上而电源线连接到芯片衬底。在这种半导体芯片中，如图44所示，带有参考电位的第二电容形成电极404安排得使其一部分相对于电源线403，而第二电容形成电介质405置于电源线403和彼此相对的第二电容形成电极404之间。此处，第二电容形成电极404的电位可能不同于电容形成电极304的电位。
在半导体芯片332用上述方法安装在衬底301上的情况下，用来向半导体芯片332供电的电源线303形成在衬底301上，而用来向半导体有源器件供电的电源线403也形成在半导体芯片中。但如上所述，阻容滤波器不仅形成在衬底301上的电源线303中，而且形成在半导体芯片332中的电源线403中，从而有可能降低整个器件中的高频噪音。
若布线制作成使布线材料的电阻率ρ＝5μΩ·cm，且膜厚为300nm(薄层电阻：2×0.17Ω/□)，设半导体器件的布线宽度为100μm，则布线电阻变为每厘米布线17Ω。此外，若设器件的布线更细，当布线宽度为10μm时，布线电阻变为每厘米布线170Ω。电源线中的变通阻抗限制被认为是10-20Ω。假设半导体器件的高宽比为3∶4，如图65所示，在电源线303沿衬底301的边缘从一个角纵横布线到对角的情况下，若对角线长度为0.8cm时的布线电阻为每厘米17Ω，则布线电阻变为约20Ω。因此，在对角线长度为0.8cm或长些的器件中，将本发明用于该器件可降低电源线303的阻抗，可望获得更大的效果。本发明对半导体有源器件形成在诸如玻璃衬底之类的适合于放大尺寸的衬底上的大尺寸半导体器件特别适用。
第一至第八实施例说明了图象显示器件(特别是液晶显示器)，但本发明的半导体器件不限于图象显示器件，也可以是其它器件，例如诸如图象扫描器的信息输入器件、诸如传感器的信息输出器件、诸如图象传感器的信号输入/输出器件、诸如存储器的信息累加器件、电容器阵列、用于控制传输和数据驱动器或扫描器等中的信号累加的器件、或由合成上述器件而组成的器件。
换言之，本发明适用于衬底上形成有包括半导体有源器件和诸如用来向有源器件电路供电的电源线、用来向有源器件电路输入信号的信号线之类的导电长线的有源器件电路的任何半导体器件。特别希望半导体器件的结构为有源器件电路单片形成在衬底上，且有源器件电路形成为半导体芯片以便安装到衬底上。
在半导体器件是一种图象显示区形成在衬底上的图象显示器件的情况下，希望用来驱动图象显示区中象素的有源器件的载流子迁移率μ有下列关系：
              μ≥5cm2/V·sec特别希望采用多晶硅薄膜晶体管来作为具有上述高载流子迁移率的有源器件。
本发明业已如此描述，显然可以作各种各样的改变。这些改变不应被认为是对本发明的构思和范围的超越，而所有这些对本领域的熟练人员显而易见的修正都应包括在下列权利要求的范围之内。

Claims (8)

1.一种半导体器件，它包含：
一个衬底；
一个包括一个半导体有源器件的有源器件电路，上述有源器件电路形成在上述衬底上；
一个用来把决定上述有源器件电路运行频率的基本信号传输到上述有源器件电路去的信号线，上述基本信号从上述半导体器件的外部输入，上述信号线形成在上述衬底上；以及
一个用来把波形变坏响应信号分量加到上述基本信号中运行时序已被规定部分去的波形改善电路，
其中所述的波形改善电路有下列关系：
T＜1/f其中f是由上述基本信号操作的有源器件电路的运行频率，T是上述波形变坏响应信号分量的最小脉冲宽度。
2.权利要求1所述的半导体器件，其特征在于所述的波形改善电路包括：
用来产生波形变坏响应信号的波形变坏响应信号发生装置；
用来把上述波形变坏响应信号发生装置产生的波形变坏响应信号加到从外部输入的基本信号上去的加法装置。
3.权利要求2所述的半导体器件，其特征在于所述的波形变坏响应信号发生装置是一种用来对从外部输入的基本信号进行微分以产生波形变坏响应信号的微分电路。
4.权利要求2所述的半导体器件，其特征在于所述的波形变坏响应信号发生装置是一种用来产生带有正弦波的波形变坏响应信号的正弦波发生电路。
5.权利要求1所述的半导体器件，其特征在于所述的波形改善电路有下述关系：
|VT|＞|Vf|其中VT是上述波形变坏响应信号分量的峰值，而Vf是上述基本信号分量的峰值。
6.权利要求1所述的半导体器件是一种图象显示器件，其特征在于在上述衬底上形成了一个图象显示区。
7.权利要求6所述的半导体器件，其特征在于所述的图象显示区和所述的有源器件电路单片形成在上述衬底上。
8.权利要求6所述的半导体器件，其特征在于所述的有源器件电路由一个半导体芯片组成，并安装在已形成有上述图象显示区的上述衬底上。
CNB001353896A 1993-07-28 2000-12-07 半导体器件 Expired - Lifetime CN1149675C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP186459/1993 1993-07-28
JP18645993A JP3251391B2 (ja) 1993-07-28 1993-07-28 画像表示装置
JP24225993A JP3460847B2 (ja) 1993-09-29 1993-09-29 画像表示装置
JP242259/1993 1993-09-29
JP268929/1993 1993-10-27
JP26892993A JP3251401B2 (ja) 1993-10-27 1993-10-27 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN94114834A Division CN1043702C (zh) 1993-07-28 1994-07-28 半导体器件

Publications (2)

Publication Number Publication Date
CN1313639A CN1313639A (zh) 2001-09-19
CN1149675C true CN1149675C (zh) 2004-05-12

Family

ID=27325753

Family Applications (3)

Application Number Title Priority Date Filing Date
CN94114834A Expired - Lifetime CN1043702C (zh) 1993-07-28 1994-07-28 半导体器件
CNB981192645A Expired - Lifetime CN1208661C (zh) 1993-07-28 1998-09-11 半导体器件
CNB001353896A Expired - Lifetime CN1149675C (zh) 1993-07-28 2000-12-07 半导体器件

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN94114834A Expired - Lifetime CN1043702C (zh) 1993-07-28 1994-07-28 半导体器件
CNB981192645A Expired - Lifetime CN1208661C (zh) 1993-07-28 1998-09-11 半导体器件

Country Status (5)

Country Link
US (1) US5610414A (zh)
KR (1) KR100238019B1 (zh)
CN (3) CN1043702C (zh)
DE (1) DE4426449C2 (zh)
TW (1) TW247371B (zh)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19630150B4 (de) * 1995-07-28 2009-03-05 Denso Corp., Kariya-shi Verfahren zum Entwerfen einer Halbleitervorrichtung
KR100398146B1 (ko) * 1995-10-02 2003-12-24 마츠시타 덴끼 산교 가부시키가이샤 전기신호공급회로및반도체메모리장치
US5751650A (en) * 1995-10-02 1998-05-12 Matsushita Electronics Corporation Electric signal supply circuit and semiconductor memory device
KR100444793B1 (ko) * 1996-08-30 2004-11-03 삼성전자주식회사 전자기방해저감회로
US6219113B1 (en) 1996-12-17 2001-04-17 Matsushita Electric Industrial Co., Ltd. Method and apparatus for driving an active matrix display panel
JPH10198292A (ja) * 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3364114B2 (ja) * 1997-06-27 2003-01-08 シャープ株式会社 アクティブマトリクス型画像表示装置及びその駆動方法
KR100518923B1 (ko) * 1997-10-31 2005-10-06 세이코 엡슨 가부시키가이샤 전기 광학장치 및 전자 기기
JPH11272226A (ja) * 1998-03-24 1999-10-08 Sharp Corp データ信号線駆動回路及び画像表示装置
JPH11338439A (ja) 1998-03-27 1999-12-10 Semiconductor Energy Lab Co Ltd 半導体表示装置の駆動回路および半導体表示装置
JP2000019549A (ja) * 1998-06-29 2000-01-21 Hitachi Ltd 液晶表示装置
JP3450290B2 (ja) * 2000-10-17 2003-09-22 山形日本電気株式会社 液晶パネル駆動回路
JP3916986B2 (ja) * 2001-05-18 2007-05-23 シャープ株式会社 信号処理回路、低電圧信号発生器およびそれを備えた画像表示装置
DE10129014A1 (de) * 2001-06-15 2003-01-02 Infineon Technologies Ag Verfahren und Vorrichtung zur Risetime-Optimierung eines Signals
EP1556958A4 (en) * 2002-10-18 2009-03-04 Kineto Wireless Inc DEVICE AND METHOD FOR MAGNIFYING THE COVERING AREA OF A LICENSED WIRELESS COMMUNICATION SYSTEM USING A NON-LICENSED WIRELESS COMMUNICATION SYSTEM
US20070164280A1 (en) * 2003-08-28 2007-07-19 Shinji Maekawa Thin film transistor, manufacturing method for thin film transistor and manufacturing method for display device
CN100568457C (zh) * 2003-10-02 2009-12-09 株式会社半导体能源研究所 半导体装置的制造方法
US20050170643A1 (en) * 2004-01-29 2005-08-04 Semiconductor Energy Laboratory Co., Ltd. Forming method of contact hole, and manufacturing method of semiconductor device, liquid crystal display device and EL display device
JP2005268282A (ja) * 2004-03-16 2005-09-29 Nec Corp 半導体チップの実装体及びこれを用いた表示装置
US7416977B2 (en) * 2004-04-28 2008-08-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device, liquid crystal television, and EL television
JP2006113376A (ja) * 2004-10-15 2006-04-27 Toshiba Matsushita Display Technology Co Ltd 有機ｅｌ表示装置及びアレイ基板
US20070090385A1 (en) * 2005-10-21 2007-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7498715B2 (en) * 2005-10-31 2009-03-03 Xiao Yang Method and structure for an out-of plane compliant micro actuator
KR20160063402A (ko) 2008-09-12 2016-06-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 디스플레이 장치
TWI792068B (zh) 2009-01-16 2023-02-11 日商半導體能源研究所股份有限公司 液晶顯示裝置及其電子裝置
US8928602B1 (en) 2009-03-03 2015-01-06 MCube Inc. Methods and apparatus for object tracking on a hand-held device
US8797279B2 (en) 2010-05-25 2014-08-05 MCube Inc. Analog touchscreen methods and apparatus
US8553389B1 (en) 2010-08-19 2013-10-08 MCube Inc. Anchor design and method for MEMS transducer apparatuses
US8823007B2 (en) 2009-10-28 2014-09-02 MCube Inc. Integrated system on chip using multiple MEMS and CMOS devices
US8476129B1 (en) 2010-05-24 2013-07-02 MCube Inc. Method and structure of sensors and MEMS devices using vertical mounting with interconnections
US8477473B1 (en) 2010-08-19 2013-07-02 MCube Inc. Transducer structure and method for MEMS devices
US8421082B1 (en) 2010-01-19 2013-04-16 Mcube, Inc. Integrated CMOS and MEMS with air dielectric method and system
US8710597B1 (en) 2010-04-21 2014-04-29 MCube Inc. Method and structure for adding mass with stress isolation to MEMS structures
US8654108B2 (en) 2009-09-25 2014-02-18 Sharp Kabushiki Kaisha Liquid crystal display device
CN102576169B (zh) * 2009-09-30 2014-12-03 夏普株式会社 电子装置、显示面板
US9709509B1 (en) 2009-11-13 2017-07-18 MCube Inc. System configured for integrated communication, MEMS, Processor, and applications using a foundry compatible semiconductor process
US8794065B1 (en) 2010-02-27 2014-08-05 MCube Inc. Integrated inertial sensing apparatus using MEMS and quartz configured on crystallographic planes
US8936959B1 (en) 2010-02-27 2015-01-20 MCube Inc. Integrated rf MEMS, control systems and methods
US8367522B1 (en) 2010-04-08 2013-02-05 MCube Inc. Method and structure of integrated micro electro-mechanical systems and electronic devices using edge bond pads
US8928696B1 (en) 2010-05-25 2015-01-06 MCube Inc. Methods and apparatus for operating hysteresis on a hand held device
US8869616B1 (en) 2010-06-18 2014-10-28 MCube Inc. Method and structure of an inertial sensor using tilt conversion
US8652961B1 (en) 2010-06-18 2014-02-18 MCube Inc. Methods and structure for adapting MEMS structures to form electrical interconnections for integrated circuits
CN102314839A (zh) * 2010-06-29 2012-01-11 群康科技(深圳)有限公司 液晶显示装置及数据驱动器
US8993362B1 (en) 2010-07-23 2015-03-31 MCube Inc. Oxide retainer method for MEMS devices
US8723986B1 (en) 2010-11-04 2014-05-13 MCube Inc. Methods and apparatus for initiating image capture on a hand-held device
US8969101B1 (en) 2011-08-17 2015-03-03 MCube Inc. Three axis magnetic sensor device and method using flex cables
JP2018017789A (ja) * 2016-07-26 2018-02-01 セイコーエプソン株式会社 電気光学装置および電子機器
JP2018128489A (ja) * 2017-02-06 2018-08-16 セイコーエプソン株式会社 電気光学装置および電子機器
US10692545B2 (en) * 2018-09-24 2020-06-23 Advanced Micro Devices, Inc. Low power VTT generation mechanism for receiver termination
US10749552B2 (en) 2018-09-24 2020-08-18 Advanced Micro Devices, Inc. Pseudo differential receiving mechanism for single-ended signaling
US10944368B2 (en) 2019-02-28 2021-03-09 Advanced Micro Devices, Inc. Offset correction for pseudo differential signaling
JP2021120689A (ja) 2020-01-30 2021-08-19 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4107656A (en) * 1977-05-23 1978-08-15 General Electric Company Data communication receiver and transfer apparatus
JPS5731159A (en) * 1980-08-01 1982-02-19 Seiko Epson Corp Semiconductor device
JPS58186796A (ja) * 1982-04-26 1983-10-31 社団法人日本電子工業振興協会 液晶表示装置およびその駆動方法
JPS62218943A (ja) * 1986-03-19 1987-09-26 Sharp Corp 液晶表示装置
US4943471A (en) * 1986-05-20 1990-07-24 Kanegafuchi Kagaku Kogyo Kabushiki Kaisha Patterned thin film and process for preparing the same
JPH02214817A (ja) * 1989-02-16 1990-08-27 Hitachi Ltd 液晶表示装置およびその駆動方法
US5200847A (en) * 1990-05-01 1993-04-06 Casio Computer Co., Ltd. Liquid crystal display device having driving circuit forming on a heat-resistant sub-substrate
JPH0420941A (ja) * 1990-05-16 1992-01-24 Canon Inc 像ブレ補正手段を有した撮影装置
JP3419795B2 (ja) * 1990-07-13 2003-06-23 シチズン時計株式会社 電気光学的表示装置
JP3302030B2 (ja) * 1990-10-09 2002-07-15 株式会社東芝 バッファ回路
US5598180A (en) * 1992-03-05 1997-01-28 Kabushiki Kaisha Toshiba Active matrix type display apparatus
JP3526058B2 (ja) * 1992-08-19 2004-05-10 セイコーインスツルメンツ株式会社 光弁用半導体装置

Also Published As

Publication number Publication date
DE4426449C2 (de) 2000-02-17
KR100238019B1 (ko) 2000-01-15
US5610414A (en) 1997-03-11
KR950003902A (ko) 1995-02-17
CN1275723A (zh) 2000-12-06
CN1043702C (zh) 1999-06-16
CN1313639A (zh) 2001-09-19
DE4426449A1 (de) 1995-02-09
CN1103205A (zh) 1995-05-31
CN1208661C (zh) 2005-06-29
TW247371B (zh) 1995-05-11

Similar Documents

Publication Publication Date Title
CN1149675C (zh) 半导体器件
CN1198252C (zh) 显示装置及其驱动方法,信息终端装置
CN1197050C (zh) 信号驱动电路、显示装置、电光装置及信号驱动方法
CN1183499C (zh) 驱动电路及驱动方法
CN1277247C (zh) 电平移动电路及包括其的显示装置
CN1112797C (zh) 图象显示装置
CN1272764C (zh) 图象显示装置
CN1255777C (zh) 图像显示装置的驱动方法、图像显示装置的驱动装置、以及图像显示装置
CN1191565C (zh) 运算放大电路及驱动电路
CN1860519A (zh) 驱动移位寄存器的方法、移位寄存器、具有移位寄存器的液晶显示设备
CN1183405C (zh) 运算放大电路、驱动电路、及驱动方法
CN1385825A (zh) 脉冲输出电路、移位寄存器和显示器件
CN1707586A (zh) 半导体器件、显示器件、以及电子装置
CN1648748A (zh) 显示装置
CN1685388A (zh) 显示设备
CN1326178A (zh) 移位寄存器和电子设备
CN1409290A (zh) 显示器件及使用该显示器件的电子设备
CN1383121A (zh) 显示器件及其驱动方法
CN1870096A (zh) 显示装置和电子设备
CN1598914A (zh) 显示器件
CN1165806C (zh) 有源矩阵型显示器
CN1744440A (zh) 电平转换、电源电压发生、移位、移位寄存器电路和显示设备
CN1523670A (zh) 半导体器件及其驱动方法
CN1873759A (zh) 显示装置及其控制方法
CN1503452A (zh) 半导体装置及其驱动方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CX01 Expiry of patent term

Expiration termination date: 20140728

Granted publication date: 20040512