CN1151634A - 锁相环 - Google Patents

锁相环 Download PDF

Info

Publication number
CN1151634A
CN1151634A CN96121196A CN96121196A CN1151634A CN 1151634 A CN1151634 A CN 1151634A CN 96121196 A CN96121196 A CN 96121196A CN 96121196 A CN96121196 A CN 96121196A CN 1151634 A CN1151634 A CN 1151634A
Authority
CN
China
Prior art keywords
signal
phase
component
angle
rotation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN96121196A
Other languages
English (en)
Other versions
CN1104776C (zh
Inventor
M·F·朗姆赖希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Technicolor USA Inc
Original Assignee
Thomson Consumer Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Consumer Electronics Inc filed Critical Thomson Consumer Electronics Inc
Publication of CN1151634A publication Critical patent/CN1151634A/zh
Application granted granted Critical
Publication of CN1104776C publication Critical patent/CN1104776C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/10Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S331/00Oscillators
    • Y10S331/02Phase locked loop having lock indicating or detecting means

Abstract

产生相位被锁定到另一信号(S1)的一分量(S2)的振荡信号的PLL装置(16)包括产生该振荡信号(S5)的可变振荡器(26)和该另一信号(S1)的信号源(12),鉴相器(22,30),响应该振荡信号(S5)和该另一信号(S2)的该分量,提供通过限幅器(50)提供给该可变振荡器(26)的相位误差信号(S9)。还提供了电路装置(44)来控制该限幅器的限幅电平。双限幅改善了环路噪声容限和减小了环路对该另一信号的该分量的偶然倒相的灵敏度。

Description

锁相环
本发明总的来说涉及锁相环,特别涉及在环路输入信号的周期分量可能会被偶然倒相的应用中使用的锁相环。
锁相环(PLL)是通信领域中众所周知的用于使可变本振与被发射信号的分量的相位和/或频率同步的电路。一般来说,这种电路包括响应被发射信号和本振的输出信号产生正比于被发射信号的分量和该振荡器的输出之间的差值的相位误差信号的鉴相器。该相位误差信号被进行平滑处理并被用来控制该可变振荡器的振荡频率,由此形成自调整的闭环系统。为了增强PLL的操作,某些系统包括产生正比于可变振荡器的频率和被发射信号的分量的频率之间的差值的误差信号的二阶环路。频率误差信号与相位误差信号相加,以控制振荡器的频率。可变振荡器名义上将在相位被锁定之前达到所需频率,这时频率误差信号基本上为零,PLL只受到相位误差信号的控制。
频率/相位响应PLL的一个例子见Canfield等人的题为“ADAPTIVE PHASE LOCKED LOOP(自适应锁相环)”的美国专利5159292。在Canfield的系统中,失锁检测器被用于频率误差信号通路中的一个开关,该开关在系统趋于相位锁定时主动地断开频率误差项。频率项的主动断开使频率误差信号中的噪声不能造成可变振荡器提供的信号相位的不稳定。为了检测环路的频率失锁状态,Canfield的系统包括一正交鉴相器,它累加输入信号的同相样值和正交分量,通过计算累加的同相样值在一时间段(例如一场)内改变极性的次数并将该计数值与一阈值作比较来确定失锁状态。为了防止组合频率和相位误差信号在失锁状态下过大地改变振荡器频率,该组合误差信号在被低通滤波和在被提供给该振荡器之前被提供给一限幅器。
在锁相环中通常必需在要求相当短的环路时间常数的捕捉速度和要求相当长的环路时间常数的稳态稳定性之间进行折衷。在Canfield等人的系统中,通过在进行锁定时给相位误差项增加频率误差项实现了捕捉速度的所希望的增大,没有改变环路时间常数。
本发明的一个方面涉及满足进一步改进包括捕捉速度和稳态稳定性的环路参数的需要。
已经发现,所述一般类型的锁相环可对包含大量噪声或已被利用周期性色同步信号倒相进行防复制保护(在一种防复制编码系统中,对每20行的4行进行色同步信号倒相)的视频输入信号呈现显著的相位误差或锁定检测误差、或呈现显著的相位误差和锁定检测误差。
本发明的第二个方面涉及满足对于具有将相位锁定到被发射信号周期性分量的改进的稳定性的锁相环的需要,被发射信号可受到有噪声的输入信号的影响或可被周期性地倒相。
本发明的产生相位被锁定到另一信号的一分量的振荡信号的锁相环装置包括产生该振荡信号的一可变振荡器和该另一信号的信号源。一鉴相器响应该振荡信号和该另一信号的该分量,提供被通过一限幅器耦合至该可变振荡器的相位误差信号。提供了对该限幅器的限幅电平进行控制的电路装置。
本发明的上述及其它特点将在各附图中被说明,各附图中相同的元件用相同的标号来表示,其中:
图1是包括体现了本发明的锁相环的一电视设备的方框图;
图2是适合在图1的例子中使用的可禁止计数器的详细方框图;
图3是适合在图1的设备中使用的脉冲串样值累加器的详细方框图;
图4是适合在图1的设备中使用的直角坐标至极坐标变换器的详细方框图;
图5是适合在图1的设备中使用的限幅器的详细方框图;
图6是说明图1例子的操作的某些方面的相位复矢量图;
图7是说明图4直角坐标至极坐标变换器的操作的表;
图8是适合在图1的锁相环中使用的锁定检测器的详细方框图;
图9是适合在图8的锁定检测器中使用的相位误差旋转检测器的详细逻辑图;
图10是适合在图8的锁定检测器中使用的脉冲串相位回绕检测器的详细逻辑图。
图1表示体现本发明的锁相环在彩色电视接收机中测量视频信号噪声电平以便控制该接收机的各种图象处理参数的有用的应用。视频噪声检测器具有在视频信号处理设备中的一般的功用。例如,这种检测器有益于那种需要根据正在被处理的视频信号的噪声电平改变其功能的视频系统。作为例子,这种受噪声控制的设备包括具有噪声响应可编程带宽滤波器、噪声响应水平峰化电路、噪声响应可变饱和色度处理器和噪声减少递归滤波器(列举几种这样的应用)的设备。
图1的电视设备10包括提供视频信号S1的视频信号源12和显示该视频信号的视频信号处理及显示单元14。作为电视接收机应用,源12可以包括普通调谐器、IF放大器和检波器。此外,源12还可以包括一个或多个基带视频输入和从多个视频输入信号中进行选择的合适的切换。作为电视监视器应用,调谐器可省略。处理及显示单元14可以是普通的设计,例如包括亮度及副载波色度处理电路、显示器(例如显象管或LCD器件)和合适的显示驱动电路。为了使附图简化,省略了伴音和彩色处理的细节。
源12提供的基带视频信号S1被体现本发明的数字锁相环16(以虚线框画出)中的模/数(A/D)变换器20变换为数字信号S2作用于视频处理及显示单元14。噪声指示信号(B0,B1)提供给图象增强处理器18的控制输入端,该图象增强处理器18从显示处理器14接收视频信号S3并将被增强的视频信号S4返回给该显示处理器进行显示。
处理器18的作用是增强被显示图象的一个或多个参数并按照由两个位的噪声指示信号(B0,B1)所表示的噪声电平改变这种增强。为此,增强处理器18可以是普通的设计,作为例子,它可以在噪声电平增大时实现视频带宽所需的减小,或者它可以在较低信噪比的条件下进行“去峰化”。可由处理器18提供的其它典型功能包括利用噪声信号来控制视频峰化和色度信号电平。噪声信号另一有用的应用是控制作用于视频信号的噪声减小的程度。显然,噪声电平指示信号(B0,B1)还可以有许多其它合适的应用。
数字锁相环16包括如上所述被施加了视频信号S1和将被变换(数字)视频信号S2提供给处理及显示单元14的模数(A/D)变换器20。4倍于彩色副载波频率(4Fsc)的锁相取样时钟信号S5由一压控振荡器26提供给A/D变换器20、色同步信号累加器(或“正交鉴相器”)22和定时单元24。定时单元24被VCO26提供的“主时钟”(S5)信号和来自视频处理及显示单元14的偏转定时信号DFL同步,为锁相环16产生若干定时信号,这些定时信号包括水平同步(HS)、垂直同步(VS)和色同步信号选通(BG)信号。
色同步信号选通信号BG、4Fsc时钟信号和被取样视频信号S2提供给色同步信号累加器22,该色同步信号累加器将在色同步信号时间段内出现的信号S2的奇和偶样值分类和合计成为两组样值。这包括了同相样值组X(这些样值在色同步信号峰值时出现)和正交相位样值组y(这些样值在色同步信号零交叉时出现)。数字x和y代表笛卡儿(直角)坐标系中的色同步信号矢量坐标。一典型的累加器如图2所示,将在以后进行描述。
色同步信号矢量的x和y坐标然后提供给把xy坐标从直角坐标变换为具有振幅项R和相角项f的极坐标形式的极坐标至直角坐标重换器30。实现这种变换的一种直接的做法是将x和y值提供给被利用相应的半径和角度值进行编程的只读存储器(ROM)的地址输入端。但是,这样的做法将需要相当大的存储器。取消了对大存储器的需要的一种较好的做法将是利用正弦、余弦或正切三角近似法计算角度。图3是这种坐标系变换器(直角坐标至极坐标)的例子,将在以后详细讨论。
极坐标交换器30提供的振幅项R提供给色同步信号检测器32,该色同步信号检测器在视频信号S1不包括色同步信号分量即表示黑色(单色)图象时将表示“黑白”的信号S8输出给色同步信号相位抖动处理器40的输入端。
由极坐标变换器30产生的另外两个信号是“无色同步”信号S6和“八分圆”信号S7,它们都被提供给抖动处理器40的相应输入端。“无色同步”信号由位于极坐标变换器内的(并如图4所示的)、检测视频信号S2的各个色同步信号的不存在的第二色同步信号检测器产生。这一信息是抖动处理器在一彩色视频信号的选定行期间禁止处理所需要的。例如,色同步信号在场期间的某些行(例如存在垂直同步时的行1-9)期间不出现。由于例如噪声造成的信号丢失、磁带漏失信息等的缘故,在有效视频期间内也可以在彩色视频信号中丢失各个色同步信号。
简而言之,图1的系统包括一对噪声检测器。这两个检测器之一(32)的时间常数相当长或响应速度相当慢(例如一场或一场以上),以便识别根本没有色同步信号分量的黑白图象(单色图象)。该检测器对所有单色视频输入信号禁止噪声检测系统。另一色同步信号检测器(图3的310)的时间常数相当短或响应速度相当快(例如一行的时间),以便在行的基础上识别一行的漏色同步信号。在彩色视频信号中,某些色同步信号总是缺的,例如在场期间的行1-9期间内,而某些色同步信号因噪声或磁带漏失信息的缘故偶尔丢失为了能够准确地估算彩色视频信号中的噪声,漏色同步信号被检测并被用来提供对抖动处理器40操作的改进。
如上所述,极坐标变换器30还输出一称为“八分圆”的信号给抖动处理器40。此处所用的术语“八分圆”指圆的八分之一。对于用度表示的圆,八分圆将等于360度的八分之一即45度。对于用弧度表示的圆,八分圆将等于2π弧度的八分之一(例如π/4弧度)。八分圆信号由3个位组成,区分色同步信号矢量角相对于VCO26的基准相位占据了8个45度八分圆的哪一个。图6表示这些八分圆而图7的表列出表示各45度的八分圆的3位二进制代码。就锁相环而言,如将要说明的那样,八分圆信息被用来对色同步信号相角进行余切逼近。八分圆信息还有与角度计算无关的其它作用。具体来说,八分圆信息还起到在进行噪声计算时禁止对某些相角进行处理的作用。
作为一个例子,“八分圆”(S7)信号禁止在抖动处理器40中对从135度至180度的45度八分圆的色同步信号相角和从-135度至180度的45度八分圆的色同步信号相角(分别是八分圆3和7)进行处理。这样就防止了在存在某些防复制编码视频信号时所作的对视频噪声的错误测量。防复制编码视频信号是视频信号的一部分被故意改变以使该视频信号难于被复制的视频信号。一种这样的“防复制”系统颠倒每20个视频行的4个行的色同步信号的相位。通过禁止对在两个与180度相邻的八分圆中的色同步信号的相位噪声信号进行处理,就防止了防复制编码色同步信号对视频噪声的色同步信号抖动测量的干扰。就锁相环本身而方,如以下详细说明的那样,采取了其它措施来减轻色同步信号倒相的影响。
极坐标变换器30产生的相角信号f(信号S9)有两种用途,即:(i)检测视频信号S1中的噪声和(ii)将VCO26的相位锁定到视频信号S1的色同步信号分量。具体来说,变换器30提供的相位信号f被提供给加法器41、频率误差检测器和锁定检测器44。锁定检测器44的输出提供给一开关46,当锁定检测器指出系统没有被锁定时,该开关46就将检测器42的频率误差输出耦合至加法器41的另一输入端。频率误差检测器42测量逐行的相位信号f的变化率,它实际上是一微分器,可通过将前一行的相位存储在一锁存器中和把当前和前一相位值相减以获得对时间的微商来实现其微分功能。由于相位对时间的微商等于频率,所以频率误差检测器的输出在系统未被锁定时与频率误差成正比而当系统被锁定时为零。在失锁状态下,锁定检测器44使开关46把频率误差信号S10与相角信号S9在加法器41中相加。已经发现当环路失锁时相角信号的这一“增强”合乎需要地提高了相位锁定的速度。但是,一旦被锁定,锁定检测器44就打开开关46,从加法器41中去除频率误差信号S10,此后相位控制仅由相角信号S9来完成。
如上所述,加法器41的输出在系统被锁定(开关46打开)时包括色同步信号的相角信号S9而在系统失锁时包括S9和频率误差信号S10之和。加法器输出信号S17提供给限幅器电路50,该限幅器电路对信号进行限幅并把被限幅的相角信号分离成为其符号S11(正或负)和其振幅S12(无符号的角度)两部分,这两个信号S11和S12分别提供给二进制变化率乘法器60。
二进制速率乘法器60的作用是产生对与乘法器60连接的环路滤波器62中的电容器进行充电和放电的电流脉冲以便由此控制VCO26的振荡频率。电流脉冲产生的次数或速率正比于相角信号f的振幅。例如,当符号信号S11为正时,二进制速率乘法器60就产生正电流脉冲(信号S13)来充电环路电容器和增大VCO的频率。相反地,当符号信号S11为负时,乘法器60就产生负电流脉冲(信号S14)来放电环路电容器和减小VCO的频率。在锁定情况下,相角f的振幅趋于零,只产生充足的脉冲来维持锁定状态。
在限幅器50中限幅相角信号f的一个原因是防止大的相位或频率误差过分地影响环路的操作。限幅器50所提供的另一功能是向抖动处理器40提供表示限幅器50处于限幅状态的指示信号(“限幅”)S15。“限幅”信号于是表明系统被锁定、色同步信号的相角大于预定的最小或限幅值。在这两个条件下,振幅信号S12被限幅,因此限制了环路滤波器62的最大充电或放电电流。系统被锁定时的典型的“限幅”值是约3.5度的相角。如以下所详细讨论的那样,已发现这一角度窄到足以防止色同步信号倒相对锁相环的干扰。在失锁时就将限幅电平提高(10倍或10倍以上),以提高重新达到锁定的速度。限幅器50的一种合适的实现如图5所示,将在以后进行讨论。
限幅器50提供的“限幅”信号S15被提供给色同步信号相位抖动处理器40。限幅器50和处理器40的结合提供了从极坐标变换器30提供的相角测量值获得噪声指示信号B0、B1的功能。
更详细来说,回想限幅器50在系统被锁定时检测超过相当小的角度(例如3.5度)的色同步信号的相位误差。色同步信号相位抖动处理器提供计算在给定时间间隔(例如一场或一帧内的行数的功能,相角测量值(f)在该给定时间间隔内超过检测的阈相角(3.5度)。根据该计数值,抖动处理器40把该计数值或该计数值的成比例的形式作为噪声指示信号进行产生并输出。在这一例子中,把超过阈相角值和在一场内出现的色同步信号相位偏移的计数值按比例缩小来提供一两个位的输出信号(位B0和B1),该输出信号提供噪声指示的4个离散电平(例如二进制的00、01、10和11)。该噪声指示信号然后提供给图象增强处理器18,以便如上所述地对单元14显示的图象的参数、例如对比度、锐度、带宽或噪声减小进行调整。
图2是处理器40的合适的实现的详细方框图。该处理器40主要由非回绕(non-wrapping)可禁止场频率递增计数器组成,该计数器级输出被按比例缩小成为两个最高有效位(MSB),以产生噪声指示信号B0、B1。
处理器40包括6个输入端和2个输出端。输入端1、2和3分别接收“限幅”信号S15、“黑白”信号S8和“无色同步”信号S6。输入端4和5分别接收表示信号S7的八分圆的两个最低有效位“1”和“0”,输入端6接收定时单元24的垂直定时信号VS。两个输出端7和8向图象增强处理器18提供噪声减小信号的两个位B0和B1。处理器40包括一递增计数器500,其输出在分频器508中被16分频并被提供给输出锁存器510,该输出锁存器510提供噪声指示输出信号位B0和B1。递增计数器500被可禁止“与”门502利用限幅信号S15进行同步。每当限幅器50指出相角大于最小值(例如当被同步时3.5度)就递增计数器500。计数器500,每场一次地被垂直同步信号VS复位,垂直同步信号VS也将计数器的输出锁存在锁存器510中。
计数器500的输出已在分频器508中被“按比例缩小”或被分频来提供噪声信息的更集中的表示。例如,“00”的二进制输出值说明在一场的期间内限幅出现的次数小于16。“01”的输出说明在一场的期间内限幅至少出现了16次但少于32次。“10”的输出表示限幅已出现了至少32次但少于48次。最后,“11”的输出表示在一场的期间内限幅至少已出现了48次。
已经发现,将计数值按比例缩小来提供色同步信号相角已超过可接受的最小相位误差(例如约3.5度)的次数(或“抖动”)的以上四种指示提供了噪声电平指示的有用的数值。如果需要更细的分辨率,可以用比16小的数除计数器500的输出。直接把计数器的计数值“C”作为噪声指示信号就可得到最大分辨率。
为了在出现大量突发差错的情况下防止计数器“绕接”或“溢出”,被分频的计数值在比较器512中与一数值“3”(二进制“11”)作比较。这样就表明在一场内已达到48的计数值,被提供给“与”门502的禁止输入端(用空心圆来表示)的比较器输出防止了在该场期间进一步的计数。
以上防止了“错误的低的”噪声指示。例如,假定噪声非常大的视频信号使计数器500计数超过了它的模数。则在一场结束时计数器的输出可以是任意的数。如果该数小于16,则噪声信号将等于“00”,表明实际上情况恰好相反的相对无噪声的状况。因此,比较器512防止计数器500的“绕接”,于是确保了不论限幅器50提供了多少限幅指示,计数器500都不能计数超过数值“48”。
以上所述的计数器500的“非绕接”或防溢出特点说明了该计数器的四个禁止条件中的一个。计数器500的其它三个“禁止”条件是(i)“黑白”、(ii)“无色同步”和(iii)“扇形掩蔽”。回想单色视频信号没有色同步信号,于是避免了对长时间常数(场期间)的色同步信号检测器的输出(信号S8)进行错误的噪声估算,该输出表示是单色的视频信号(在端子2处)被提供给“与”门502的第二禁止输入端。(禁止输入在图中用门输入端处的空心圆来表示)。由短时间常数色同步信号检测器提供的“无色同步”信号也在输入端3提供给“与”门502的另一禁止输入端,以便防止在垂直同步期间内(当无色同步信号时)进行计数和防止在其它情况下计算有缺陷的色同步信号(例如因磁带氧化层脱落等造成的色同步信号的丢失),这种计算会得到不正确的计数值。
对于在180度两侧沿伸45度的扇形内的色同步信号相角采用计数器500最后的禁止条件,该扇形相当于色同步信号相角的八分圆3和7(如图6所示)。这在附图中被称为“扇形掩蔽”,如上所述,其目的是使其相位要特意利用防复制视频编码技术倒相的所有色同步信号不被计算。如上所述,一种这样的技术对于每20个视频行的4行颠倒色同步信号的相位。排斥倒相行于测量之外保持了噪声估算的完整性。
“扇形掩蔽器”504(以虚线框画出)包括接收八分圆信号S7的两个最低有效位(“1”和“0”)的一两输入“与”门506。完整的八分圆代码如图7所示。该代码区分图6所示的扇形并确定极坐标变换器30把正交样值x和y变换成为极坐标R和f所采用的算术处理。由代码表可见,为了覆盖180度加或减45度的一扇形,只需要在两个八分圆、即八分圆3和八分圆7内禁止计数器500。从该3位的二进制代码表显然可见,八分圆3和7的两个最低有效位都是逻辑“1”。因此,通过对八分圆代码的最低有效位进行“与”操作,则每当八分圆代码是“3”(二进制011)或“7”(二进制111)就将启动门506。门506的输出因此被接至门502的一禁止输入端,于是每当色同步信号的相角在“被排除”扇形(八分圆3或7)内就禁止了进行计数。
图3是图1的色同步信号累加器(或正交鉴相器)22的合适实现的详细方框图。简要回顾一下,该累加器的作用是以4倍于彩色副载波频率的频率(4Fsc)抽样色同步信号,以便色同步信号的每90度地产生一个样值。当环路被锁定时,在色同步信号的峰值处出现的偶数样值形成“同相”或“x”样值而在色同步信号的轴交叉处出现的奇数样值形成“正交相位”或“y”样值。这两个值x和y合起来表示了直角坐标系中的色同步信号矢量。累加器22的作用是执行对样值进行恰当的分类和总计所需的算术操作,这种算术操作包括从A/D变换器20产生的色同步信号样值中消除直流(DC)分量或“消隐电平”值(例如黑色电平附近的值)。
详细来说,A/D变换器20产生的视频信号样值是无符号的二进制值。由于色同步信号在水平同步的尾部出现,所以它将具有DC或在黑色电平附近的消隐电平值。准确的值可以是未知的或可以随信号源而变化。为了从色同步信号测量中消除这一分量,首先利用一反相器300反相最高有效位(MSB)而把来自A/D变换器20的视频信号S2从无符号的二进制值变换为二进制补码的形式。这一算术形式的变化便利了在累加器中对样值的加和减运算。
反相器300的二进制补码样值然后提供给由“异或”门304或全加器306组成的加法器/减法器302。加或减方式的选择由频率是VCO26的4Fsc时钟频率的四分之一的时钟信号Fsc(与彩色副载波频率相同)进行控制。加法器/减法器的输出被存储在两个串接的锁存器312和314中并被反馈给加法器的加数输入端。通过按照4Fsc的抽样速率同步这两个锁存器和利用Fsc时钟每两个抽样周期地从加改变为减,同相样值“x”将在锁存器312中被累加而正交相位样值“y”将在锁存器314中被累加。由于加法器/减法器的加和减按照4Fsc时钟的两个抽样周期交替变化,所以“x”样值被交替地加和减,在锁存器312中形成累加“x”值。正是x样值交替的加和减(例如+XO、-X2、+X4、-X6、+X8、-X10等)消除了X的DC分量。因为色同步信号的“符号”或极性每两个样值地交替,色同步信号的样值相加,所以没有消除X的色同步信号分量。因此,色同步信号样值被累加而这些样值的DC分量或平直部分简单地被消除。y样值也出现相同的结果。
为了把x和y样值只限制为色同步信号,加法器306(13位的和)通过色同步信号选通门310提供给累加锁存器312,该选通门在每行的色同步信号期间被启动48个4Fsc时钟周期。一般的色同步信号(NTSC)将具有相应于32个4Fsc时钟样值的8个完整周期。故意使色同步信号选通门显著地大于色同步信号的宽度,以便保证在视频信号源存在显著定时误差时俘获全部色同步信号周期。
在色同步信号选通周期(48个4Fsc时钟样值)结束时向锁存器316和318提供(由定时单元24提供的)色同步信号选通门关闭信号,锁存器316和318如上所述在数据被变换为极坐标形式、被通过限幅器50进行传送和通过计算限幅器限幅的次数对噪声进行估算的行的其余时间内存储被累积的色同步信号矢量数据x和y。
图4是表示极坐标变换器30的详细逻辑图,该变换器提供以下功能:(i)把色同步信号矢量从直角坐标形式变换为极从标形式(振幅和相角),(ii)标明色同步信号矢量所在的具体八分圆以及(iii)产生“无色同步”信号。
为了进行极坐标变换,来自累加器22的x和y坐标通过各自的二进制反码电路输入给比较及除法电路410相应的输入端,各个二进制反码电路由二进制反码器或反相器(400或403)和被输入信号的符号位进行控制的多路转换开关(402或404)组成。这就把二进制补码形式的坐标变换成为无符号的二进制值,以利于以后进行振幅比较和相除。例如,当x的符号是“0”(位13,表示正数)时,X振幅的余下12个位通过MUX(多路转换器)402直接输入到电路410的x输入端。但是,如果x的符号是负的(二进制“1”,表示负数),MUX开关402就把被求反的12个振幅位耦合至电路410的x输入端,这样就把x变换成为无符号的二进制形式。y输入信号的振幅位(例如1-12)在y符号位(位13)的控制下被变换成为无符号的形式,作用于比较及除法电路410的y输入端。比较及除法电路410在内部包括一振幅比较器,该振幅比较器区分x和y较大者并把该值作为信号“L”(即“较大者”)进行输出。信号“L”被用来表示作用于色同步信号检测器30的极坐标的色同步信号矢量S12的“振幅”。
极坐标振幅信号“L”还提供给包括一比较器432的短时间常数“无色同步”检测器,该比较器432将信号“L”与“无色同步”阈值源436提供的基准电平信号作比较。出于整个系统调整的目的,该阈值源436是可编程的,以便提供若干基准值。作为例子提供了16、32、64和128的色同步信号基准值。就IRE信号电平而言,这些基准值相当于1、2、4和8IRE电平的色同步信号振幅。比较器将信号“L”(它是矢量分量x和y的“较大者”)与源436提供的色同步信号基准电平作比较并在振幅信号“L”小于色同步基准信号R时输出“无色同步”信号S6。如上所述,该色同步信号检测器的时间常数相当短,与具有场频时间常数的、检测单色视频信号的长时间常数色同步信号检测器32相比,检测是逐行地进行的。如上所述,“无色同步”信号S6禁止对无色同步信号的行、例如垂直同步行和色同步信号漏失的行计算视频噪声电平。
色同步信号矢量的具体八分圆的标识由3位的八分圆标识信号S7来提供。最高有效位包括“y”输入信号的符号位。次最高有效位包括“x”输入信号的符号位。最低有效位LSB包括“x”输入信号的符号位与电路410中的x<y振幅比较器的输出的“异或”。如上所述,图7用这种3位代码区分八分圆0-7。简要地回顾一下,八分圆代码的两个低位在扇形掩蔽器504中被进行“与”运算以便色同步信号的噪声在180度附近(+/-45度)不被计算,由此防止了色同步信号被周期性反相的那种防复制磁带的视频信号的差错。
现在考虑变换器30的极坐标变换功能的细节,这一变换是以这样一种逼近为基础的,即对于小的角度(例如小于45度),由直角坐标x和y定义的角的反正切约等于x和y的较小者被x和y的较大者除。电路410包括一振幅检测器,如上所述,该振幅检测器确定x和y的相对大小。该检测器在内部被用来获得较小者被较大者除的数值(标号“S/L”),该数值被用来表示覆盖了45度范围的极坐标角的7个最低有效位。为了覆盖整圆(360度),变换器30根据色同步信号矢量所在八分圆的不同加或减0、90或180度角。八分圆的确定如上所述,为每一八分圆求全部值的算法如图7所示。
详细来说,图7的色同步信号矢量角的算术运算在变换器30中由一全加器420来执行,利用“异或”门414和反相器422,该全加器420能够进行加或减运算。设置了两个多路转换开关416和418向加法器420的一个输入端提供等于0、90和180度固定角度的数值。通过选择合适的固定角度和把该角度与色同步信号相角的反正切近似(信号S/L)进行算术组合(例如加或减),就能够表示八分圆0-3中的任何色同步信号相角。通过反相八分圆0-3相应的一个来计算其余的八分圆4-7。这由与加法器420的输出端连接的“异或”门428来完成。
作为色同步信号相角计算的一个例子,假定矢量x和y都是正的,x大于y。这样就定义了在八分圆“0”内的一色同步信号矢量,该矢量在0和45度之间,其极坐标值约等于y/x  (较小者被较大者除)。由于x是正的,所以多路转换开关416将选择常数“0”作为输出,它相当于零角度。如上所述,由于假定x大于y,所以比较器信号x<y也将为零,因此使多路转换开关418选择是零度的开关416的输出。加法器420在这种情况下把(来自开关416和418的)常数0与来自比较及除法电路410的反正切近似(S/L)相加,由于y的符号是0(y是正的),所以输出“异或”门428将把该值(+S/L)作为色同步信号相角S9进行输出。
对于不同的八分圆,如加法器输出端处的插入虚线圆所示和也如图7的表中所示,加法器420把不同的常数与S/L相加。例如,于在八分圆1内的色同步信号矢量,完整的矢量角是从开关416提供的90度基准中减去S/L的值。在八分圆2内,90度值与S/L值相加,而在八分圆3中,通过从180度减去S/L值来确定色同步信号矢量。对于其余八分圆4-7,除加法器420的输出被“异或”门428反相、因此颠倒表示色同步信号相角的符号外,发现色同步信号矢量的值与相应八分圆0-3的色同步信号矢量的值完全相同。
图5是限幅器50的详细说明图。这一部件将色同步信号矢量的误差信号(即相位加频率信号S17)变换成为符号和振幅的格式并提供两种方式的限幅。当系统被锁定时,它将误差信号振幅限幅为“7”,当系统未被锁定时,将误差信号振幅限幅为电平“127”。就色同步信号相角角度而言,7和127的二进制值分别相当于约3.5度和63度。有利的是,除了在环路处于未锁定状态时由被加法器41与相位项(S9)相加的频率项(S10)提供的速度提高外,对于未锁定状态,在被限幅之前提供较宽的色同步信号相位误差角还进一步提高了锁定捕捉速度。与之相反,如以下详细说明的,已经发现3.5度的窄的范围在克服色同步信号倒相的不希望有的影响方面是有效的。
在限幅器50中,来自加法器41的相位加频率信号S17利用二进制反码器502和多路转换开关504从二进制补码变换成为无符号二进制值。开关504被输入信号的符号位控制,当符号位是零(表示正数)时选择14个振幅位作为输出(S50),当符号位是“1”(表示负数)时选择二进制反码器502的输出,由此产生无符号二进制输出信号S50。输入信号的符号位(位15)也能存储在锁存器510内,以便提供供二进制速率乘法器在确定流至环路滤波器的输出电流(电流18或电流吸收)的极性时使用的符号位信号S11。
无符号二进制相角信号S50提供给一比较器508,当信号S50大于数值“127”时,该比较器508使多路转换开关S12选择(由截断器605提供的)信号S50的7个最低有效位,否则,开关512就选择“127”的恒定“高限幅”值作为输出。于是这部分电路提供了把色同步信号的相角信号限幅成为电平“127”的第一电平。例如,如果色同步信号的相角是小于127的任何值,则比较器508就将选择被截断信号S54作为开关512的输出信号S56。相反地,大于127的色同步信号相角的任何值将使开关512选择基准值“127”作为输出信号S56。
对信号S56的第二级限幅由比较器514、禁止“与”门516和第二多路转换开关518来提供。具体来说,比较器514将色同步信号相角信号S56与基准电平“7”作比较并在信号S56大于值7时提供高输出。门516接收比较器514的输出并在锁定检测器44的输出是低电平即表示环路被“锁定”时被该锁定检测器启动。如果输入信号S56小于值“7”并且环路被锁定,则开关518就将选择信号S56作为色同步信号的相角。如果输入信号大于7并且环路被锁定,门516将让开关518选择固定限幅值“7”作为输出,由此将色同步信号的相角限幅成为环路被锁定时的约3.5度。但是,如果环路未被锁定,门516就将让开关518选择信号S56(该信号具有限幅电平127)作为输出的色同步信号矢量的相角。提供了锁存器520来存储色同步信号矢量的相角信号S12。
简要地回顾一下,门516为处理器40提供“限幅”输出信号S15。如果环路被锁定并且色同步信号相角大于基准值“7”,这相当于约3.5度的色同步信号相角,则该信号将是高电平。如果色同步信号相角误差小于限幅值“7”,这大体上相当于3.5度的色同步信号相位误差,则“限幅”输出信号就将是低电平。如上所述,处理器40计算当环路被锁定时已进行限幅的次数以便产生视频噪声电平指示信号(B0,B1)。
图8是控制限幅器50的限幅电平或“相角窗口”的锁定检测器44的详细方框图。回想限幅器50具有两种工作方式。当未被锁定时,限幅电平相当于加或减约60度的色同步信号相位误差限制。这一相当宽的范围通过有效地减小环路时间常数实现了迅速的锁定捕捉。当限幅器减少环路时间常数和锁定检测器关闭把频率项S10与相位项S9相加的开关46时,锁定的捕捉被进一步加强。当被锁定时,检测器44通过打开开关46禁止频率项并同时将限幅电平减小到加或减3.5度的范围,由此显著地增大环路时间常数。这一范围相当窄并已被发现在降低噪声和限制防复制编码所采用的反相色同步信号的影响方面是有效的。换一种说法,一旦锁定被确立,环路时间常数就被增大,没有信号能够使色同步信号误出矢量的瞬态变化大于3.5度。因此,大于3.5度的相角误差对VCO26的操作几乎没有影响,振荡器的输出在存在噪声或色同步信号被反相时仍保持稳定。
控制“相角窗口”的宽度或“口径”的电路包括锁定检测器44。还给该电路提供了防备仅相色同步信号的能力。简而言之,这种增加的反相色同步信号防备能力是利用以下的组合来获得的:(i)检测相位误差矢量(信号S17)的相位旋转和(ii)将旋转检测的角度限制为防复制编码绝不使用的相角,即加和减90度或限制为相对于相位误差平面的垂直轴(例如图6的y轴)为中心的窗口。记住在已有技术中,锁定检测器计算被累加同相样值在一场期间内改变极性的次数和次该计数值与阈值作比较。已发现锁定检测的这种做法对复防制的反相色同步信号敏感,因此锁定检测器会错误地产生虚假的“失锁”信号,如果不进行防止,该信号会打开上述的口径或窗口,由此使VCO出现大的瞬变过程。反过来,该瞬变过程最终会造成环路失去相位锁定。在检测器44中检测相位误差矢量旋转而不是如在已有技术的例子中那样对同相分量的符号颠倒进行计数就避免了这种虚假的“失锁”检测。通过把旋转检测限制在反相色同步信号不占据的区域或角度就提供了对虚假失锁指示的额外抑制。
图8的检测器44的另一特点还涉及不是因反相脉冲而是因算术处理的机制造成的虚假“失锁”指示的最小化。这一特点称为色同步信号相位误差的“回绕”检测,并在检测器804中通过检查相位误差平面的左半平面(见图6)以确定相位误差矢量是否从+180度变化到-180度或从-180度变化到+180度来实现。换一种说法,相位误差的变化超过180度将“回绕”相位平面的边界并因此可能产生虚假的相位误差指示。(回绕作用有点象迫使计数器超过其模数进行计数,以致计数值经过其最大值并“回绕”至从零开始计数。)
在锁定检测器44中可以出现相位回绕作用,但通过确定回绕何时出现并立即向限幅器50发送“相位锁定”信号能够防止它们干扰环路。这样一来,对整个环路的最大干扰被限制为约为3.5度的限幅器50的最低限幅电平。如果锁定检测器的相位回绕特点被省去,则因回绕造成的最大相位误差就是限幅器50的最高限幅电平,在这一例子中是60度。
现在考虑图8的详情,来自极坐标变换器30的色同步信号的相角数据经由总线802提供给色同步信号相位回绕译码器804、提供给N位数据锁存器806(它如所示地被水平同步信号HS按照水平行速率进行更新)和提供给色同步信号相位旋转检测器808。如上所述,色同步信号相位数据可以包括把相位误差矢量相角(信号S9)表示为高分辨率的全(13位)二进制字。如果确实如此,总线802就将如图1的虚线101所示地与变换器30的信号S9的输出端连接,N位锁存器806将具有13位的容量。但是,为了检测回绕或旋转,这样高的精度(13位)不是必需的,所以在锁定检测器44中采用相角的较低分辨率的八分圆表示。为了选择八分圆相角数据,如图1的实线100所示,输入总线802与变换器30的八分圆信号输出端(S7)连接。对于八分圆数据,由于如图7所示只需要3个位来区分全部8个八分圆,所以N位数据锁存器806只需要3位的存储容量。利用八分圆数据合符需要地简化了实施色同步信号相位回绕检测器、N位锁存器以及色同步信号相位旋转检测器所需的硬件。
色同步信号相位回绕和旋转检测器都需要来自当前行和以前行的相位信息。总线802提供来自极坐标变换器30的当前相位误差角(此时为八分圆)。以前行的相位信息由锁存器806提供,锁存器806存储以前行的色同步信号相角或八分圆并通过总线810把这一数据提供给译码器804和808。
色同步信号相位旋转译码器808将总线802上的当前色同步信号相角与在总线810上的以前行的色同步信号相角作比较并确定色同步信号误差矢量是沿顺时针方向还是沿逆时针方向旋转。如果选定了某些特定的八分圆或角度,色同步信号误差相位的旋转就可用来表示环路的未锁定状态。例如,不能检测色同步信号误差矢量零度角的旋转,这是因为该矢量在环路被锁定时通常将在零度附近,因此显得几乎总是在旋转的缘故。由于180度角是在已被上述防复制编码系统反相的色同步信号预期的范围内,所以在此认识到也不能检测色同步信号误差矢量该角度的旋转。为了避免因色同步信号倒相造成的检测误差,在检测器808中只对在加或减90度附近的色同步信号相角进行旋转检测。就八分圆而言,这就相当于从八分圆1变化到八分圆2和从八分圆2变化到八分圆1的色同步信号相角,以及相当于从八分圆5变化到八分圆6和从八分圆6变化到八分圆5的色同步信号相角。这种对在加或减90度角附近的旋转进行检测和排除零及180度附近的角的限制进一步防止了环路受到那种采用周期性色同步信号倒相的防复制编码的干扰。这种保护是除由加或减3.5度的非常窄的相位误差窄口所提供的保护之外的另一种保护,该非常窄的相位误差窄口由限幅器50工作在窄范围限幅方式时提供。
适合实施利用八分圆角数据的相位旋转检测器的逻辑如图9所示。如图所示,来自当前和以前场的八分圆数据在译码器902和904中被译码。“与”门906通过确定当前八分圆是否是“1”和(来自译码器904的)以前八分圆是否是“2”来确定跨过角度+90度的顺时针矢量旋转。“与”门910通过确定当前八分圆是否是“2”和以前八分圆是否是“1”来确定在+90度处的反时针旋转。同样地,“与”门908和912确定绕-90度轴的旋转,全部“与”门的输出在-4输入“或”门914中被组合。这一输出在任一“与”门的输出为高电平时为高电平,由此说明色同步信号相位误差在90度或-90度附近沿顺时针或反时针方向发生了旋转。
再参看图8,如果相位旋转被译码器808检测,就说明振荡器和色同步信号的频率不同,因此环路处于未被锁定状态。相位旋转信号(R1)可被直接用来控制限幅器50的限幅电平。但是,来自锁定检测器的“虚假”未被锁定指示会造成很不希望出现的后果。具体来说,虚假失锁指示同时把限幅电平提高到60度角和关闭把频率误差项与相位误差项相加的开关46。结果就是会出现瞬态现象,更糟的是这种瞬态现象可以大到使以前被锁定的环路失锁,这都是因为造成环路从失锁开始的“虚假”指示的缘故。
为了使因相位旋转的错误指示造成的虚假失锁指示的可能性最小,把来自译码器808的相位旋转信号R1提供给非回绕模4计数器,该计数器需要在一场内出现的4次旋转检测来产生一个输出的相位旋转信号R2。这就显著地提高了检测器44的相位旋转是有效的可信度。
该相位误差旋转计数器包括一“与”门,该“与”门把相位旋转信号R1传送给被垂直信号VS每场一次地复位的模4递增计数器814的使能或时钟输入端。如果递增计数器814的计数值“C”等于“4”的计数值,译码器816就向门812提供禁止或“非回绕”信号,门812就阻止计数器对任何更多的旋转脉冲进行计数。这样就防止了计数器“回绕”或超出其模数(4),这种“回绕”或超出其模数(4)会产生错误的结果。门812还被变换器30的“无色同步”信号禁止,以便防止当没有色同步信号被计数时可能的错误的旋转指示。利用行频(水平同步)脉冲HS同步门812来向计数器814提供时钟脉冲并利用垂直同步信号VS在场期间禁止门812。
如果在一场内已出现了4次旋转,译码器816的输出就将是高电平,表明失锁状态,在其它情况下,译码器816的输出都将是低电平。具有因每场地计数旋转而被提高的可信度的旋转信号(R2)在每场结束时利用垂直同步信号VS存储在锁存器818内并通过“与”门820提供给限幅器50。当R2指出失锁状态并且提供给门820的禁止输入端的色同步信号相位回绕信号是低电平时,限幅器50的范围就从加或减3.5度被提高到加或减约60度并且频率项S10与相位误差项S9相加,于是实现了快速再锁定。相反地,如果色同步信号相位回绕信号是高电平或者如果相位旋转信号是低电平,门820就把限幅器50的限幅电平减小至3.5度并禁止频率误差项。
现在考虑色同步信号相位回绕译码器804的细节,记住该电路的功能是每当色同步信号相位误差矢量从+180变化到-180度或从-180变化到+180度就迫使锁定检测器44的输出成为“锁定”指示。可以通过利用极坐标变换器30的满(13位)分辨率比较当前和以前相角来作出这种决定。一种更好的方式是把相位误差平面划分成为八分圆来确定是否出现了回绕,因为这样一来逻辑就变得不那么复杂。利用八分圆来表示相角的逻辑由以下条件确定:
1  当前八分圆位于左半平面;
2  当前八分圆和以前八分圆位于相对的上下半平面。
图10表示实施检测色同步信号相位误差回绕的译码逻辑的一种方式。在图10中,来自总线802和总线810的当前和以前3位二进制八分圆数据被相应译码器1002和1004译码成为十进制形式。
以上提到的条件(1)由与译码器1002的2、3、6和7八分圆输出端连接的“或”门1006来确定。根据图6,这些八分圆都是在左半平面的八分圆,所以如果矢量在左半平面的任何地方,“或”门1006的输出都将是高电平。
相位回绕逻辑译码器的条件(2)由两个“或”门1008和1012以及一个“同”门1020来检测。如果当前八分圆在任一八分圆0、1、2和3内,门1008就被启动,产生高电平输出。这些八分圆都在上半平面,所以如果当前八分圆在上半平面,门1008的输出就是高电平。门1012对以前八分圆执行同样的功能。具体来说,如果以前色同步信号相位误差矢量在上半平面,则“或”门1012的输出将为高电平。“同”门1020组合与1008和1012的输出。如果以前和当前八分圆都在上半平面,或者如果以前和当前八分圆都不在上半平面,则“同”门1020的输出将为低电平。因此,如果当前八分圆和以前八分圆在相对的上下半平面内,该输出就将是高电平。这就满足了上述条件(2)。组合的输出信号由“与”门1022提供,该“与”门1022接收“或”门1006和“同”步1020的输出并在两个条件(1)及(2)都得到满足时提供表示色同步信号相位回绕状态的高电平输出信号。换句话说,如果色同步信号相位误差矢量沿任一方向变化超过180度,门1022就将产生高电平输出信号。如上所述,这一回绕状态迫使门820的输出成为低电平,表示锁定状态,该锁定状态迫使限幅器电平成为其窄的值(3.5度)并禁止频率误差项。

Claims (16)

1产生相位被锁定到另一信号(S1)的一分量(S2)的振荡信号(S5)的锁相环装置,其特征在于:
产生振荡信号(S5)的一可变振荡器(26);
提供该另一信号(S1)的信号源(12);
鉴相器(22,30),响应该振荡信号和该另一信号(S1)的该分量(S2),提供相位误差信号(S9);
限幅器(50),限幅所述相位误差信号和把所获得的被限幅相位误差信号(S12,S11)提供给所述可变振荡器(26),以便把所述信号的相位锁定到所述另一信号的所述分量;以及
改变限幅器的限幅电平的电路装置(44)。
2如权利要求1的装置,其特征还在于所述电路装置包括:
相位旋转检测器(808),把所述限幅电平作为所述另一信号的所述分量相对于所述振荡信号的相位旋转的函数进行改变。
3如权利要求1的装置,其特征还在于所述电路装置包括:
相位回绕检测器(804),把所述限幅电平作为所述另一信号的所述分量相对于所述振荡信号的相位回绕的函数进行改变。
4如权利要求1的装置,其特征还在于所述电路装置包括:
旋转检测器(808),通过比较排除了至少一个预定范围的相角的当前和以前相角来检测所述另一信号的所述分量相对于所述振荡信号的旋转,以便向所述限幅器提供限幅电平控制信号(S16)。
5如权利要求4的装置,其特征还在于所述被排除的预定相角范围至少包括(i)包括零度角的相角范围和(ii)包括180度角的相角范围之一。
6如权利要求1的装置,其特征还在于所述电路装置包括:
旋转检测器(80.8),通过比较当前和以前相角来检测所述另一信号的所述分量相对于所述振荡信号的旋转,以便提供一旋转指示信号(R1);以及
计数器(814),计算在给定时间间隔内出现的旋转指示信号的个数,以便在所述计数器的计数值的基础上为所述限幅器产生限幅电平控制信号(S16)。
7如权利要求1的装置,其特征还在于所述电路装置包括:
相位旋转检测器(808),把所述限幅电平作为所述另一信号的所述分量相对于所述振荡信号的相位旋转的函数进行改变;以及
相位回绕检测器(804),把所述限幅电平作为所述另一信号的所述分量相对于所述振荡信号的相位回绕的函数进行改变。
8如权利要求1的装置,其特征还在于所述电路装置包括:
相位旋转控制器(808),提供所述相位误差信号的相位旋转指示;
相位回绕检测器(804),提供所述相位误差信号的相位回绕指示;以及
共同地响应旋转和回绕检测器的输出信号以便控制所述限幅器的所述限幅电平的逻辑装置(820)。
9如权利要求1的装置,其特征还在于所述电路装置包括:
将当前相角与以前相角作比较来提供相位旋转信号的逻辑电路(808);
计算在给定时间间隔内相位旋转指示的个数的计数器(814);以及
将所述计数器的计数值与基准计数值作比较来控制所述限幅电平的译码器(816)。
10如权利要求1的装置,其特征还在于所述鉴相器包括:
在由所述振荡信号确定的时刻抽样所述另一信号的所述分量的装置;
分类和求和所述样值以便提供第一和第二正交相关分量的装置;
将所述正交相关分量变换成为具有振幅分量和角分量的极坐标形式的装置;以及
选择所述角分量作为所述相位误差信号的装置。
11如权利要求1的装置,其特征还在于所述限幅器包括:
把所述相位误差信号限幅至在标称上加或减几个度单位的第一角范围内的第一逻辑电路;以及
把所述相位误差信号限幅至在标称上加或减几十个度单位的第二角范围内的第二逻辑电路。
12如权利要求11的装置,其特征还在于:
所述第一角范围在标称上是加或减3或4度;
所述第二角范围大约是加或减60度。
13如权利要求1的装置,其特征还在于所述限幅器包括:
把所述相位误差信号限幅至在标称上加或减几个度单位的第一角范围内的第一逻辑电路;
把所述相位误差信号限幅至在标称上加或减几十个度单位的第二角范围内的第二逻辑电路;
所述电路装置包括检测在零度相应于所述环路的锁定状态的相位平面中所述相位误差信号的旋转或不旋转的旋转检测器;以及
所述相位误差信号旋转检测器在处理所述相位误差信号来确定所述相位误差信号的所述旋转或不旋转时排除接近零度和180度的角度。
14锁相环路装置,其特征在于:
相对于由振荡器向其提供的相位基准信号测量视频输入信号的色同步信号分量的相角来提供具有角分量和振幅分量的相位误差信号的装置;
限幅所述相角误差信号的所述角分量至给定角范围内并通过环路滤波器向所述振荡器提供所获得的被限幅信号以构成锁相环的装置;
响应所述相角误差信号的所述角分量来提供锁定指示信号的检测器;以及
把所述限幅器的所述给定角范围作为所述锁定指示信号的函数进行改变的限幅器控制装置。
15如权利要求14的装置,其特征还在于所述限幅器控制装置包括:
检测所述相角误差信号的所述角分量的旋转的电路装置。
16如权利要求14的装置,其特征还在于所述限幅器控制装置包括:
通过比较排除了至少一个预定范围的相角的当前和以前相角来检测所述相角误差信号的所述角分量的旋转的电路装置。
CN96121196A 1995-09-15 1996-09-14 锁相环 Expired - Lifetime CN1104776C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/528,758 US5539357A (en) 1995-09-15 1995-09-15 Phase locked loop
US528758 1995-09-15

Publications (2)

Publication Number Publication Date
CN1151634A true CN1151634A (zh) 1997-06-11
CN1104776C CN1104776C (zh) 2003-04-02

Family

ID=24107058

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96121196A Expired - Lifetime CN1104776C (zh) 1995-09-15 1996-09-14 锁相环

Country Status (11)

Country Link
US (1) US5539357A (zh)
EP (1) EP0763896B1 (zh)
JP (1) JPH09167960A (zh)
KR (1) KR100425043B1 (zh)
CN (1) CN1104776C (zh)
DE (1) DE69620839T2 (zh)
MX (1) MX9604102A (zh)
MY (1) MY116673A (zh)
SG (1) SG79924A1 (zh)
TR (1) TR199600728A2 (zh)
TW (1) TW319940B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5703656A (en) * 1995-12-12 1997-12-30 Trw Inc. Digital phase error detector for locking to color subcarrier of video signals
US5917461A (en) * 1996-04-26 1999-06-29 Matsushita Electric Industrial Co., Ltd. Video adapter and digital image display apparatus
JP2877198B2 (ja) * 1996-05-02 1999-03-31 日本電気株式会社 ディジタルpll回路及びその起動方法
US5781065A (en) * 1996-08-13 1998-07-14 Zenith Electronics Corporation Circuit for causing FPLL to lock in desired phase
CN1278510C (zh) * 1998-07-24 2006-10-04 汤姆森多媒体公司 确定采样相位的方法以及检测同步字的方法
JP2000068824A (ja) 1998-08-21 2000-03-03 Fujitsu Ltd Pll制御装置、pll制御方法およびリミッタ
US6798858B1 (en) 2000-02-04 2004-09-28 International Business Machines Corporation Lock detector for delay or phase locked loops
US6993107B2 (en) * 2001-01-16 2006-01-31 International Business Machines Corporation Analog unidirectional serial link architecture
US6912012B2 (en) * 2001-07-20 2005-06-28 Texas Instruments Incorporated Video decoder having lock algorithm that distinguishes between a noisy television signal input and a video recorder signal
US7545937B2 (en) * 2001-12-12 2009-06-09 Thomson Licensing Chrominance processing arrangement having immunity to colorstripe encoding
DE10255351B3 (de) * 2002-11-27 2004-08-26 Infineon Technologies Ag Verfahren zum Generieren von Multiplikatorkoeffizienten für einen Mischer und zugehörigen Mischer
US7268825B2 (en) * 2003-04-01 2007-09-11 Thomson Licensing Llc Digital synchronizing generator
US7049869B2 (en) * 2003-09-02 2006-05-23 Gennum Corporation Adaptive lock position circuit
US7602166B1 (en) * 2005-10-12 2009-10-13 National Semiconductor Corporation System and method for providing a digital self-adjusting power supply that provides a substantially constant minimum supply voltage with regard to variations of PVT, load, and frequency
RU2450435C1 (ru) * 2011-03-01 2012-05-10 Учреждение Российской академии наук Институт радиотехники и электроники им. В.А. Котельникова РАН Система стабилизации частоты перестраиваемого криогенного генератора
US8591429B2 (en) * 2012-01-26 2013-11-26 Sharp Laboratories Of America, Inc. Physiological parameter estimation using phase-locked loop
CN105472363B (zh) * 2015-12-07 2018-03-27 浙江大华技术股份有限公司 一种复合视频信号色度同步的方法及装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4031483A (en) * 1976-01-15 1977-06-21 Sperry Rand Corporation Limiter circuit for servosystems
JPH02311893A (ja) * 1989-05-29 1990-12-27 Hitachi Ltd 高精度pll装置
US4987387A (en) * 1989-09-08 1991-01-22 Delco Electronics Corporation Phase locked loop circuit with digital control
US5159292A (en) * 1992-02-25 1992-10-27 Thomson Consumer Electronics, Inc. Adaptive phase locked loop
GB2293062B (en) * 1994-09-09 1996-12-04 Toshiba Kk Master-slave multiplex communication system and PLL circuit applied to the system

Also Published As

Publication number Publication date
TR199600728A2 (tr) 1997-04-22
MX9604102A (es) 1997-08-30
EP0763896A3 (en) 1998-05-20
US5539357A (en) 1996-07-23
MY116673A (en) 2004-03-31
DE69620839T2 (de) 2002-09-19
KR970019091A (ko) 1997-04-30
DE69620839D1 (de) 2002-05-29
CN1104776C (zh) 2003-04-02
TW319940B (zh) 1997-11-11
KR100425043B1 (ko) 2004-07-14
SG79924A1 (en) 2001-04-17
EP0763896B1 (en) 2002-04-24
JPH09167960A (ja) 1997-06-24
EP0763896A2 (en) 1997-03-19

Similar Documents

Publication Publication Date Title
CN1104776C (zh) 锁相环
CN1085004C (zh) 检测彩色视频信号中噪声的装置
CN1155251C (zh) 场识别系统
EP0557856B1 (en) An adaptive phase locked loop
EP0311973B1 (en) Quotient phase-shift processor for digital phase-licked-loops
US4404583A (en) Method and apparatus for determining and controlling the sampling phase in sampling the burst signal of a color television signal
MXPA96004102A (en) Coupling circuit of f
US5861773A (en) Circuit for detecting the locked condition of PSK or QAM
US5844622A (en) Digital video horizontal synchronization pulse detector and processor
US4476584A (en) Digital frequency lock tuning system
US5541556A (en) Clock recovery circuit for serial digital video
CN1018316B (zh) 取样数据相位锁定装置
US4635103A (en) Phase locked loop system incorporating automatic gain control
US6380980B1 (en) Method and apparatus for recovering video color subcarrier signal
US4775811A (en) Phase comparator
EP0162505B1 (en) Arrangement for generating a clock signal
US4543600A (en) Digital signal phase measuring apparatus as for a phase-locked loop
US3609577A (en) Frequency control-arrangement
US5479456A (en) Automatic false synchronization correction mechanism for biphase-modulated signal reception
US6087902A (en) Phase-locked loop (PLL) circuit containing a biased phase detector for improved frequency acquisition
EP0280809A1 (en) Burst locked oscillator with side-lock protection
CN1286530A (zh) 一种时钟同步系统数字锁相环实现方法
EP0625837A2 (en) Automatic false synchronization correction mechanism for biphase-modulated signal reception
MXPA96004104A (en) Apparatus for detecting noise in a video signal to co
JP2508661B2 (ja) オ―トチュ―ニング方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20030402

EXPY Termination of patent right or utility model