CN1157787C - 半导体器件 - Google Patents
半导体器件 Download PDFInfo
- Publication number
- CN1157787C CN1157787C CNB981074588A CN98107458A CN1157787C CN 1157787 C CN1157787 C CN 1157787C CN B981074588 A CNB981074588 A CN B981074588A CN 98107458 A CN98107458 A CN 98107458A CN 1157787 C CN1157787 C CN 1157787C
- Authority
- CN
- China
- Prior art keywords
- protective layer
- wiring protective
- integrated circuit
- semiconductor device
- abnormal conditions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/57—Protection from inspection, reverse engineering or tampering
- H01L23/573—Protection from inspection, reverse engineering or tampering using passive means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/922—Active solid-state devices, e.g. transistors, solid-state diodes with means to prevent inspection of or tampering with an integrated circuit, e.g. "smart card", anti-tamper
Abstract
一种半导体器件,包括一半导体芯片、一布线保护层和一不正常情况检测器。至少其中一个集成电路在半导体芯片上形成。布线保护层以极小的间距在集成电路上分布形成,且由导电光防护材料制成。布线保护层在集成电路工作时加有电源电压。不正常情况检测器监视加到布线保护层上的电压,并在所监视的电压不正常时输出不正常情况检测信号。
Description
技术领域
本发明涉及半导体芯片构成的一种半导体器件,芯片的集成电路上有个布线保护层。
背景技术
近几年来,手提式计算机的外部存储器采用了电可擦可编程只读存储器(EEPROM),这对通信功能具有重要的意义。
一般EEPROM基本存储单元的结构如图4中所示。参看图4,源极303和漏极304以预定间距在P型半导体基片301上场氧化膜302所界定的部位形成。浮栅306与其四周围电绝缘,通过半导体基片301上的栅绝缘膜305和源极303与漏极304之间漏极304构成。控制栅308通过绝缘膜307在浮栅306上形成。浮栅306和控制栅308由掺杂量大的多晶硅制成。编号309表示场氧化膜302和控制栅308上形居的绝缘膜。
在上述结构中,栅绝缘膜305在浮栅306与漏极304之间的部分制成薄达10纳米的厚度。擦除数据时,控制栅308上加上比漏极304电压高得多的正电压,这时电子从漏极304进入浮栅306中。写入数据时,改变加到控制栅108上电压的极性,浮栅306中的电子就转移到漏极304上。电子流借助隧道效应通过薄栅绝缘膜305。
浮栅306中没有电子时,晶体管导通。浮栅306中有许多电子时,源极303与漏极304之间因浮栅306中带负电的电子而几乎没有沟道产生,因而晶体管不导通。晶体管通和断的两个状态分别对应于“0”和“1”的数据。
综上所述,EEPROM的好处在于可以将数据电写入各存储单元中并从各存储单元中电擦除。然而,存储在EEPROM中的数据受到紫外线的照射时必然被删除掉。
因此,如日本共同未决实用新型5-38915所公开的那样,EEPROM存储单元上按惯例都形成有光防护膜防止紫外线进入而将数据擦除。图5示出了具有这种光防护膜的半导体芯片。每个存储单元半导体芯片401上EEPROM 402区形成有集成电路的部位都形成有紫外线防护层。
一般半导体器件中的紫外线防护层403只在EEPROM 402的部位形成。若紫外线防护层403因任何原因而损坏,防护层403的这个损坏一般在从外部可以看到之前是觉察不出来的,从而确保不了所存储数据的可靠性。
更具体地说,若紫外线防护层403损坏,紫外线就通过损坏的部位照射到EEPROM存储单元,从而破坏所存储的数据。紫外线防护层403的损坏可以外部观察集成电路由EEPROM 402组成的半导体芯片觉察出来。然而,当半导体芯片装在数据通信之类的装置中时,EEPROM 402的状况就不能始终从外部观察出来。
在这种情况下,即使紫外线防护层损坏,从而数据遭破坏,也检测不出这个状态,因而信息处理是用不正常的数据进行的。
由于紫外线防护层403是在字线等之类上面形成的,因而紫外线防护层403损坏可能导致构成EEPROM 402上布线层损坏或断开。此外,在此情况下,损坏检测不出来,器件就可能因半导体芯片有毛病而误操作。
发明内容
本发明的目的是提供一种能检测出半导体芯片上形成的光保护层有无损伤的半导体器件。
为达到上述目的,本发明提供的半导体器件包括一个半导体芯片、一布线保护层、不正常情况检测装置、故障状态存储装置和复位装置。半导体芯片上形成有至少一个半导体电路。布线保护层以极小的间距分布在集成电路上,并由导体光保护层制成,操作集成电路时加有电源电压。不正常情况检测装置供检测加到布线保护层上的电压,并在检测出不正常电压时输出不正常情况检测信号;故障状态存储装置存储所述不正常情况检测装置输出的不正常情况检测信号和存储所述集成电路的故障状态;而复位装置根据所述不正常情况检测装置输出的不正常情况检测信号使所述集成电路停止不正常的操作。
附图说明
图1A是本发明一个实施例半导体器件的示意图。
图1B是图1A中所示EEPROM主要部分的剖视图。
图2是图1A中所示故障检测器和故障状态存储装置的电路图。
图3A和3B分别为布线保护层另一实例的平面图。
图4是一般EEPROM存储单元一部分的剖视图。
图5是半导体芯片在一般EEPROM上形成有光防护膜状态下的平面图。
具体实施方式
下面参看附图详细说明本发明。
图1示意示出了本发明一个实施例的半导体器件。参看图1A。EEPROM 2和随机电路3作为集成电路在半导体芯片1上形成。导电的光防护布线保护层4a和4b由Al制成,分别在EEPROM 2和随机电路3上形成。构成布线保护层4a和4b的材料并不局限于Al,也可采用象Cu或Ti之类的其它导电光防护金属材料。
各布线保护层4a和4b的一端接电源VDD,另一端通过相应的一个电阻器5a和5b接地6。布线保护层4a和4b的厚度是预定的,并在EEPROM 2和随机电路3上形成,使毗邻的各导线以极小的间距曲曲折折地分布,彼此不相接触。就是说,布线保护层4a和4b起光防护膜的作用覆盖着与EEPROM 2和随机电路3相应的预定部位。这种结构防止光进入覆盖部位下面的邻分。
故障检测器7接EEPROM 2与电阻器5a之间和随机电路3与电阻5b之间的布线保护层4a和4b。故障状态存储装置8接故障检测器7以存储故障检测器7的输出。
图1B示出了图1A中EEPROM 2的主要部分。参看图1B。源极103和漏极104以预定的间距在P型半导体基片101上场氧化膜102所界定的部位中形成。浮栅106与其四周围电绝缘,通过半导体基片上的栅绝缘膜105和源极103与漏极104之间的漏区形成。通过绝缘膜107在浮栅106和场氧化膜102上形成控制栅。
浮栅106和控制栅108由掺杂量大的多晶硅制成。图1B中所示的布线保护4a通过中间绝缘膜109和110在包括控制电极108的半导体基片101上形成。布线保护层4a以中间绝缘膜110确定的小间距形成,防止各毗邻的互连线彼此接触。
在上述结构中,栅绝缘膜105在浮栅106与漏极104之间的部分制成薄到10纳米左右的厚度。擦除数据时,控制栅108上加上比加到漏极104上的电压高得多的电压,这时电子从薄栅绝缘膜105区域中的漏极104进入浮栅106中。写入数据时,改变加到控制栅108的电压极性,浮栅106内的电子就转移到漏极104上。
在半导体器件工作的过程中,电源电压VDD始终加到在线保护层4a和4b上,布线保护层4a和4b的电位保持在电阻器5a和5b所确定的电位(正常电位)。光防护膜损坏,即布线保护层4a断开时,布线保护层4a的断开部分与电阻器5a之间的电位变成与正常电位不同的不正常电位。同样,布线保护层4b断开时,其断开部分与电阻器5b之间的电位变成与正常电位不同的不正常电位。
故障检测器7监视着各电阻器5a和5b一端的电位,而检测出即使一端的电位不正常时输出故障(不正常情况)检测信号。从故障检测器7输出的故障检测信号存入故障状态存储装置8中。
按照此实施例,布线保护层4a和4b保护EEPROM 2和随机电路3使其不致受到光(紫外线)的照射。因此,在例如EEPROM 2中,所存储的数据可以受到保护,使其不致因受到光(紫外线)的照射而被擦除。
此外,无需外部观测半导体器件就可以检测出布线保护层4a和4b是否损坏,所存储的数据是否因光通过损坏部分的照射而不正常。就是说,若布线保护层4a和4b损坏,故障检测信号就从故障检测器7输出,存入故障状态存储器装置8中。核实故障状态存储装置8中的存储内容即可检测出所存储的数据是否正常。
图2示出了故障检测器7和故障状态存储机构8。
参看图2,故障检测器7由倒相器71和72和“或”电路73构成,前者分别用以倒转布线保护层4a和4b来的输入信号的相位,后者用以“或”处理倒相器71和72来的输出。故障状态存储装置8由触发器81构成。
在这种配置方式中,若布线保护层4a和4b不断开,则“或”电路73收到两个低电平输入。于是,“或”电路73输出低电平信号,触发器81存储低电平信号。相反,若布线保护层4a或4b断开,则“或”电路73两输入的其中之一转入高电平。于是,“或”电路73输出高电平信号,触发器81存储高电平信号。
这时核实触发器81的输出处于低电平抑或高电平,若处于高电平,则可以肯定图1A半导体器件中的数据不正常。
图1A中的体器件可以制成触发器81的输出处于高电平时不工作。不然,如图2中所示,也可以将复位电路9接触发器81的输出级,而图1A中的半导体器件可以在触发器的输出处于高电平时初始化。就是说,检测出半导体器件中数据不正常时,就不能使用有毛病的半导体器件。在这种配置方式的情况下,可以避免装有毛病半导体器件的装置误操作。
上述实施例举的是构成光防护膜的布线保护层曲曲折折形成的情况实例。但本发明并不局限于此,布线保护层201可以制成图3A所示的矩形螺旋形。在此情况下,要将布线保护层201的一端接电源,将另一端接故障检测器,就要将布线保护层的另一端通过绝缘膜从布线保护201的中间部分抽出。
如图3B中所示,布线保护层203可制成格栅或网状,取两布线层沿彼此垂直的方向配置的结构。在此情况下,布线保护层203是通过接点203c连接下布线保护层203a并通过绝缘膜连接下布线保护层203a上方形成的布线保护层203b制取的。布线保护层203能进一步提高光防护性能。
综上所述,按照本发明,由于具光防护性能的布线防护层以极小的间距分布在半导体芯片的预定部位,因而可以电检测出数据因集成电路因布线保护层损坏而受到光的照射而引起的不正常状态。
Claims (6)
1.一种半导体器件,其特征在于,它包括:
一半导体芯片(1),上面形成有至少一个集成电路(2,3);
一布线保护层(4a,4b,203,201),以极小的间距在所述集成电路上分布形成,由导电的光防护材料制成,在所述集成电路工作时加上电源电压;
不正常情况检测装置(7),供监视加到所述布线保护层上的电压,并在所监视的电压不正常时输出不正常情况检测信号;
故障状态存储装置(8),供存储所述不正常情况检测装置输出的不正常情况检测信号和存储所述集成电路的故障状态;和
复位装置(9),用以根据所述不正常情况检测装置输出的不正常情况检测信号使所述集成电路停止不正常的操作。
2.如权利要求1所述的半导体器件,其特征在于,所述在所述集成电路上形成的布线保护层的一端接电源,另一端通过电阻器接地;且
所述不正常情况检测装置监视所述布线保护层另一端与所述电阻器之间连接点处的电压。
3.如权利要求1所述的半导体器件,其特征在于,所述布线保护层呈曲曲折折的形式在所述集成电路上形成;且
所述布线保护层的曲曲折折部分用小宽度绝缘膜电绝缘。
4.如权利要求1所述的半导体器件,其特征在于,所述布线保护层以矩形螺旋形的形式在所述集成电路上形成;且
所述布线保护层的矩形螺旋形部分用小宽度绝缘膜电绝缘。
5.如权利要求1所述的半导体器件,其特征在于,所述布线保护层包括:
一下层布线保护层(203a),呈曲曲折折的形状沿一个方向形成;
一上层布线保护层(203b),呈曲曲折折的形状沿垂直于所述下层布线保护层的方向形成,且通过触点(203c)与所述下布线保护层电连接;
所述下层布线保护层的曲曲折折部分和所述上层布线保护层的曲曲折折部分用小宽度绝缘膜电绝缘;且
所述上层布线保护层和所述下层布线保护层用绝缘膜电绝缘。
6.如权利要求1所述的半导体器件,其特征在于,所述集成电路由电可擦可编程只读存储器构成。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP104531/97 | 1997-04-22 | ||
JP104531/1997 | 1997-04-22 | ||
JP9104531A JP3037191B2 (ja) | 1997-04-22 | 1997-04-22 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1201259A CN1201259A (zh) | 1998-12-09 |
CN1157787C true CN1157787C (zh) | 2004-07-14 |
Family
ID=14383084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB981074588A Expired - Fee Related CN1157787C (zh) | 1997-04-22 | 1998-04-22 | 半导体器件 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5986284A (zh) |
EP (1) | EP0874401B1 (zh) |
JP (1) | JP3037191B2 (zh) |
KR (1) | KR100281206B1 (zh) |
CN (1) | CN1157787C (zh) |
DE (1) | DE69830867T2 (zh) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6879340B1 (en) | 1998-08-19 | 2005-04-12 | Micron Technology Inc. | CMOS imager with integrated non-volatile memory |
US6289455B1 (en) * | 1999-09-02 | 2001-09-11 | Crypotography Research, Inc. | Method and apparatus for preventing piracy of digital content |
FR2801999A1 (fr) * | 1999-12-01 | 2001-06-08 | Gemplus Card Int | Procede de protection physique de puces electroniques et dispositifs electroniques ainsi proteges |
JP4212255B2 (ja) * | 2001-03-30 | 2009-01-21 | 株式会社東芝 | 半導体パッケージ |
DE10140045B4 (de) * | 2001-08-16 | 2006-05-04 | Infineon Technologies Ag | IC-Chip mit Schutzstruktur |
AU2002353267A1 (en) * | 2001-11-28 | 2003-06-10 | Koninklijke Philips Electronics N.V. | Semiconductor device, and means for checking the authenticity |
US6940111B2 (en) * | 2002-11-29 | 2005-09-06 | Infineon Technologies Aktiengesellschaft | Radiation protection in integrated circuits |
CN100365786C (zh) * | 2002-12-31 | 2008-01-30 | 上海贝岭股份有限公司 | 双极集成电路中硅材料质量的检测方法 |
JP2004221234A (ja) * | 2003-01-14 | 2004-08-05 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
DE60335756D1 (de) * | 2003-02-04 | 2011-02-24 | Panasonic Corp | Integrierte Halbleiterschaltung |
JP4758621B2 (ja) * | 2003-08-28 | 2011-08-31 | パナソニック株式会社 | 基本セル、端部セル、配線形状、配線方法、シールド線の配線構造 |
JP4748929B2 (ja) * | 2003-08-28 | 2011-08-17 | パナソニック株式会社 | 保護回路および半導体装置 |
FR2864667B1 (fr) * | 2003-12-29 | 2006-02-24 | Commissariat Energie Atomique | Protection d'une puce de circuit integre contenant des donnees confidentielles |
JP3956143B2 (ja) * | 2004-09-10 | 2007-08-08 | セイコーエプソン株式会社 | 半導体装置 |
JP2006228910A (ja) * | 2005-02-16 | 2006-08-31 | Matsushita Electric Ind Co Ltd | 半導体装置 |
CN202855734U (zh) * | 2012-10-23 | 2013-04-03 | 北京同方微电子有限公司 | 用于智能卡的有源防护装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5856355A (ja) * | 1981-09-30 | 1983-04-04 | Hitachi Ltd | 半導体集積回路装置 |
US4519050A (en) * | 1982-06-17 | 1985-05-21 | Intel Corporation | Radiation shield for an integrated circuit memory with redundant elements |
JPS62143476A (ja) * | 1985-12-18 | 1987-06-26 | Fujitsu Ltd | 半導体記憶装置 |
JPH0691176B2 (ja) * | 1989-12-07 | 1994-11-14 | 株式会社東芝 | 大電力用半導体装置 |
JPH0538915A (ja) * | 1991-02-13 | 1993-02-19 | Atsugi Unisia Corp | 電磁サスペンシヨン装置 |
US5818095A (en) * | 1992-08-11 | 1998-10-06 | Texas Instruments Incorporated | High-yield spatial light modulator with light blocking layer |
DE4434894C2 (de) * | 1994-09-29 | 1998-07-02 | Siemens Ag | Leistungshalbleiterbauelement mit monolithisch integrierter Sensoranordnung sowie seine Herstellung und Verwendung |
US5889410A (en) * | 1996-05-22 | 1999-03-30 | International Business Machines Corporation | Floating gate interlevel defect monitor and method |
KR100227625B1 (ko) * | 1996-11-04 | 1999-11-01 | 김영환 | 반도체 소자의 테스트 패턴 제조방법 |
-
1997
- 1997-04-22 JP JP9104531A patent/JP3037191B2/ja not_active Expired - Fee Related
-
1998
- 1998-04-21 KR KR1019980014189A patent/KR100281206B1/ko not_active IP Right Cessation
- 1998-04-22 US US09/064,867 patent/US5986284A/en not_active Expired - Lifetime
- 1998-04-22 EP EP98107308A patent/EP0874401B1/en not_active Expired - Lifetime
- 1998-04-22 CN CNB981074588A patent/CN1157787C/zh not_active Expired - Fee Related
- 1998-04-22 DE DE69830867T patent/DE69830867T2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5986284A (en) | 1999-11-16 |
EP0874401A3 (en) | 1999-10-27 |
DE69830867T2 (de) | 2006-04-20 |
CN1201259A (zh) | 1998-12-09 |
EP0874401B1 (en) | 2005-07-20 |
KR19980081584A (ko) | 1998-11-25 |
JPH10294444A (ja) | 1998-11-04 |
DE69830867D1 (de) | 2005-08-25 |
EP0874401A2 (en) | 1998-10-28 |
KR100281206B1 (ko) | 2001-02-01 |
JP3037191B2 (ja) | 2000-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1157787C (zh) | 半导体器件 | |
US7687838B2 (en) | Resistive memory device having array of probes and method of manufacturing the resistive memory device | |
CN1993770A (zh) | 基于减小的面积、减小的编程电压的互补金属氧化物半导体电子熔丝的可扫描式非易失性存储器位单元 | |
US8995165B2 (en) | Resistive memory cell | |
CN105765662B (zh) | 半导体装置及其写入方法 | |
TW201643723A (zh) | 存儲系統及資訊處理系統 | |
CN101084555A (zh) | 编程、读取及擦除存储-二极管阵列中的存储-二极管的方法 | |
CN1158706C (zh) | 具有表面覆盖层的半导体芯片 | |
US20020000915A1 (en) | Thin film transistor type fingerprint sensor | |
US20190252473A1 (en) | Display device | |
US8035096B2 (en) | Switching device, rewritable logic integrated circuit, and memory device | |
JP3182351B2 (ja) | 薄膜トランジスタの製造方法 | |
KR100363842B1 (ko) | 플래쉬 메모리의 소오스 콘택 모니터링 방법 | |
CN110556485B (zh) | 显示装置及该显示装置的制造方法 | |
CN1201335C (zh) | 闪速存储器的代码可寻址存储单元 | |
CN1218572A (zh) | 具有检测电路的电路装置 | |
JP2006194676A (ja) | 半導体装置およびその検査方法 | |
CN1035495C (zh) | 指纹图象提取的半导体集成检测器 | |
JP3275216B2 (ja) | 強誘電体メモリ | |
CN1160789C (zh) | 可记录静电放电事件的静电放电保护组件 | |
CN100421172C (zh) | 磁隧道结存储单元结构 | |
JP4501341B2 (ja) | デバイス検査方法 | |
RU1604054C (ru) | Элемент памяти для постоянного запоминающего устройства | |
CN117355139A (zh) | 存储器结构 | |
SU356693A1 (ru) | Инающая ячейка на сплошной сверхпроводящей пленке |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
ASS | Succession or assignment of patent right |
Owner name: NEC ELECTRONICS TAIWAN LTD. Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD. Effective date: 20030321 |
|
C41 | Transfer of patent application or patent right or utility model | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20030321 Address after: Kawasaki, Kanagawa, Japan Applicant after: NEC Corp. Address before: Tokyo, Japan Applicant before: NEC Corp. |
|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |