CN1161106A - 薄膜晶体管的制造方法、有源矩阵基板的制造方法以及液晶显示装置 - Google Patents

薄膜晶体管的制造方法、有源矩阵基板的制造方法以及液晶显示装置 Download PDF

Info

Publication number
CN1161106A
CN1161106A CN96190818A CN96190818A CN1161106A CN 1161106 A CN1161106 A CN 1161106A CN 96190818 A CN96190818 A CN 96190818A CN 96190818 A CN96190818 A CN 96190818A CN 1161106 A CN1161106 A CN 1161106A
Authority
CN
China
Prior art keywords
film
gate insulating
film forming
insulating film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN96190818A
Other languages
English (en)
Other versions
CN1097316C (zh
Inventor
石墨英人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1161106A publication Critical patent/CN1161106A/zh
Application granted granted Critical
Publication of CN1097316C publication Critical patent/CN1097316C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C23C16/5096—Flat-bed apparatus
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Abstract

本发明提供了一种薄膜晶体管的制造方法，该薄膜晶体管具有与源区和漏区连接的沟道区和在该沟道区通过栅极绝缘膜相对的栅电极，在该制造方法中，在上述栅极绝缘膜的形成工艺中，使用四乙氧基硅烷作为供给硅的原料气体，同时把用于产生等离子体的电极间距离取为15mm以下，在这种条件下用等离子化学气相淀积法形成硅氧化膜，由此，虽然是低温工艺但能够在大面积基板上以均匀的膜厚和较高的成膜速度形成电荷行为良好的高质量的栅极绝缘膜。

Description

薄膜晶体管的制造方法、有源矩阵基板 的制造方法以及液晶显示装置
技术领域
本发明涉及用于液晶显示器的有源元件中的薄膜晶体管(以下称为TFT)的栅极绝缘膜形成技术及液晶显示装置。
技术背景
关于作为液晶显示器的有源元件所使用的薄膜晶体管(TFT)的制造方法，从谋求液晶显示器的大面积化、低成本化的观点出发，希望能够使用廉价的玻璃基板的低温处理。在这样的低温处理中，需要能够形成与高温工艺相比美的大粒子直径的多晶硅膜以及能够充分地激活杂质同时能够形成具有高于热氧化膜的膜质量的高质量的栅极绝缘膜也是重要的。
作为以低温形成栅极绝缘膜的技术，迄今为止，有常压CVD、减压CVD、ECR-CVD法等成膜方法，而常压CVD、减压CVD法虽然生产率高，但作为TFT的栅极绝缘膜的膜质量低劣。例如，存在硅氧化膜中的空间电荷及界面电荷增大，TFT的导通电流特性下降、关断漏电流特性下降以及阈值电压偏移等问题，此处，在ECR-CVD法中，虽然膜质量比较好，但存在生产率显著地降低的问题，以往任一种成膜方法都不满足用于形成在液晶显示器的有源元件中使用的TFT的栅极绝缘膜的必要条件。
还有，作为用于形成硅氧化膜的低温处理，除上述的成膜方法之外，还有等离子化学气相淀积方法(等离子CVD法)。等离子CVD法是通过在电极间加入高频，使得在反应室内在原料气体内引起放电，并用由此形成的等离子分解原料气体，引起反应以形成膜。这样的成膜方法由于具有成膜速度高，加在基板上的应力小，台阶覆盖率(Stepcoverage)良好等优点，故至今仍用于半导体集成电路层间绝缘膜的形成。还有，夏普技报(第61号；1995年4月号)所记载的作为用于形成TFT的栅极绝缘膜的成膜方法也正被人们所关注。在这里所研究的等离子CVD法的条件，用于发生等离子的电极间距离为35mm到65mm的范围，反应室内的压力为800mmTor到1200mTor的范围，在超出这样的范围的条件下，不适于形成TFT的栅极绝缘膜，这是同一夏普技报等中所指出的内容，这是因为在评估这样的条件下的成膜特性时，越减小电极间距离越容易在硅氧化膜中产生空间电荷，与此同时，在与硅氧化膜接触的半导体膜表面上易于产生界面能级，并由于因该界面能级而引起的界面电荷的存在，使TFT的导通电流特性和关断漏电流特性都具有下降的趋势。另外，还因为在上述条件范围内，越降低反应室内的压力，则基于同样的理由，TFT的导通电流特性和关断漏电流特性都具有下降的趋势。
然而，关于等离子CVD法，虽然在上述条件范围内改变各参数进行了种种研究，但该工艺尚未达到真正地能应用于形成TFT的栅极绝缘膜的程度，其原因是因为在硅晶片等比较狭小的基板上，而且与作为层间绝缘膜而淀积硅氧化膜的情况不同，在形成TFT的栅极绝缘膜时，不仅要求成膜速度高，加在基板上的应力小，台阶覆盖率良好，而且还要具有本领域的特有的附加必要条件。即，要求在作为TFT的栅极绝缘膜而形成的基础上，与上述硅氧化膜的空间电荷和界面能级相关连的电特性良好，而且能够像液晶显示板的有源矩阵等那样在360mm×465mm这样的大面积基板的整个面上均匀且高速地形成硅氧化膜，而像以往技术那样仅仅原封不动地把用于形成半导体集成电路的层间绝缘膜的成膜条件应用到TFT栅极绝缘膜的形成中，则不能满足上述的必要条件。
例如，在等离子CVD法中，若按照以往的技术，从获得与空间电荷和界面能级相关连的电特性良好的硅氧化膜的观点出发设定成膜条件，并在电极间距离为35mm、反应室内的压力为1500mTorr、作为原料气体的TEOS气体流量小于30sccm的条件下形成硅氧化膜的话，则不仅成膜速度显著地降低为250埃/分左右，而且如果依据后述的评估方法用从(1)式求出的值表示膜厚的离散性，则该值变成约20％这样极大的结果。在这里，为了真正地适用于TFT的栅极绝缘膜的形成工艺，则需要确保700埃/分以上的成膜速度，而且把膜厚的离散性抑制在7％以下。
鉴于这样的问题，本发明的目的在于提供虽然是低温处理，但能够在大面积的基板上以均匀的膜厚、较高的成膜速度形成电性能良好的、高质量的栅极绝缘膜的TFT的制造方法。发明的公开
为解决上述课题，本专利发明者对于在等离子CVD法中以前被认为不适宜作为栅极绝缘膜的成膜条件的那些条件进行了反复研究，结果发现在这样的条件范围内能够形成适合于TFT的栅极绝缘膜的硅氧化膜，并且还建议把在这样的条件下形成的硅氧化膜作为TFT的栅极绝缘膜使用。
本发明的第一方面的特征是在具备通过栅极绝缘膜而在沟道区相对的栅极电极的薄膜晶体管的制造方法中，在栅极绝缘膜的形成工艺中作为用于供给硅的气体使用四乙氧基硅烷即所谓TEOS，同时把用于发生等离子的电极间距离做成15mm以下，在这样的条件下使用等离子化学气相淀积法形成硅氧化物。
如果是这样的条件，则不会牺牲成膜速度或膜厚的均匀性，还能够提高称为电荷的行为的电气的膜特性。因而，能够在大的基板上以高生产率制造具有稳定的导通电流特性和关断漏泄电流特性的TFT。
另外，按照本发明的第三方面，其特征是在具备经由栅极绝缘膜而在沟道区相对的栅极电极的薄膜晶体管的制造方法中，在栅极绝缘膜的形成工艺中作为用于供给硅的气体使用四乙氧基硅烷，同时把反应室内的压力取为低于700mTorr，在这样的条件下使用等离子化学气相淀积法形成硅氧化物。
如果是这样的条件，则能够不过大地牺牲成膜速度以及被称为电荷的行为的电气的膜特性中的一方而改善另一方。在这样的情况下也不牺牲膜厚的均匀性。因而，能够在大的基板上以高生产率制造具有稳定的导通电流特性和关断漏泄电流特性等的TFT。
还有本发明的第五方面的特征是在本发明的第一方面的薄膜晶体管的制造方法中，在栅极绝缘膜的形成工艺中作为用于供给硅的气体使用四乙氧基硅烷，同时，把反应室内的压力取为低于700mTorr，在这样的条件下使用等离子化学气相淀积法形成硅氧化物。
如果是这样的条件，则越减小加在电极间的电磁波的功率(电源的输出)，就越能够提高膜厚的均匀性，这种情况下，几乎不牺牲成膜速度和称为电荷的行为的电气的膜特性。
还有，本发明的第七方面的特征是在本发明的第一至第五的任一方面的薄膜晶体管的制造方法中，在栅极绝缘膜的形成工艺中作为用于供给氧气的原料气体使用氧气而形成硅氧化物。
还有，本发明的第十方面的特征是用本发明的第九方面中所述的有源矩阵基板的制造方法制造，并包含电容分割型的数、模转换器。
如果是这种制造方法，则能够把向有源矩阵基板供给信号的信号发生器数字化，能够提供功耗小的液晶显示装置。附图的简单说明
图1是示意地示出TFT制造方法一例的工序剖面图。
图2是等离子化学气相淀积装置的反应室附近的概略平面图。
图3是图2的A-A′线的剖面图。
图4是示出本发明的实施例(研究1)中成膜时的基板温度和成膜速度的关系的曲线图。
图5是示出本发明的实施例(研究1)中成膜时的基板温度和从理想的平带电压的偏移的关系的曲线图。
图6是示出本发明的实施例(研究1)中成膜时的基板温度和膜厚的离散性的关系曲线图。
图7是示出本发明的实施例(研究2)中成膜时的氧气流量和成膜速度的关系的曲线图。
图8是示出本发明的实施例(研究2)中成膜时的氧气流量和来自理想的平带电压的偏移的关系的曲线图。
图9是示出本发明的实施例(研究2)中成膜时的氧气流量和膜厚的离散性的关系曲线图。
图10是示出本发明的实施例(研究3)中成膜时的TEOS气体流量和成膜速度的关系的曲线图。
图11是示出本发明的实施例(研究3)中成膜时的TEOS气体流量和从理想的平带电压的偏移的关系的曲线图。
图12是示出本发明的实施例(研究3)中成膜时的TEOS气体流量和膜厚的离散性的关系曲线图。
图13是示出本发明的实施例(研究4)中成膜时的高频电源功率(输出)和成膜速度的关系的曲线图。
图14是示出本发明的实施例(研究4)中成膜时的高频电源功率(输出)和从理想的平带电压的偏移的关系曲线图。
图15是示出本发明的实施例(研究4)中成膜时的高频电源功率(输出)和膜厚的离散性的关系曲线图。
图16是示出本发明的实施例(研究5)中成膜时的反应室压力和成膜速度的关系的曲线图。
图17是示出本发明的实施例(研究5)中成膜时的反应室压力和从理想的平带电压的偏移的关系曲线图。
图18是示出本发明的实施例(研究5)中成膜时的反应室压力和膜厚的离散性的关系曲线图。
图19是示出本发明的实施例(研究6)中成膜时的电极间距离和成膜速度的关系的曲线图。
图20是示出本发明的实施例(研究6)中成膜时的电极间距离和从理想的平带电压的偏移的关系曲线图。
图21是示出本发明的实施例(研究6)中成膜时的电极间距离和膜厚的离散性的关系曲线图。
图22是示出本发明的实施例(研究7)中把成膜时的反应室压力取为600mTorr、650mTorr时的高频电源功率(输出)和成膜速度的关系的曲线图。
图23是示出本发明的实施例(研究7)中把成膜时的反应室压力取为600mTorr、650mTorr时的高频电源功率(输出)和从理想平带电压的偏移的关系曲线图。
图24是示出本发明的实施例(研究7)中把成膜时的反应室压力取为600mTorr、650mTorr时的高频电源功率(输出)和膜厚的离散性的关系曲线图。
图25是示出本发明的实施例(研究8)中把成膜时的基板温度取为300℃、313℃时的高频电源功率(输出)和成膜速度的关系的曲线图。
图26是示出本发明的实施例(研究8)中把成膜时的基板温度取为300℃、313℃时的高频电源功率(输出)和从理想平带电压的偏移的关系曲线图。
图27是示出本发明的实施例(研究8)中把成膜时的基板温度取为300℃、313℃时的高频电源功率(输出)和膜厚的离散性的关系曲线图。
图28是说明本发明的研究范围的说明图，是示出反应室压力和成膜速度的关系的曲线图。
图29示出TFT的导通电流和栅极绝缘膜的关系。
图30示出TFT的关断电流和栅极绝缘膜的关系。
图31示出使用了TFT的液晶显示装置的一个象素的等效电路。
图32是示出本发明的实施例(研究9)中成膜后的退火温度和从理想平带电压的偏移的关系曲线图。
图33是本发明的实施例(研究10)中的有源矩阵基板的等效电路图。
用于实施发明的最佳形态
下面，参照附图说明本发明。
〔TFT的制造方法的一例〕
本发明在TFT的制造方法中的栅极绝缘膜的形成工序中具有特征，而在进行该工序的说明之前，参照图1说明TFT的一般制造方法。
图1(a)中，首先用等离子CVD法在玻璃制的基板11的表面上形成1000～3000埃，最好是2000埃的基底保护层12(硅氧化膜)。这时的原料气体是TEOS气和氧气。基底保护膜12也能够用其它的CVD法等形成。另外，也可以使用硅氮化膜等绝缘膜和它们的多层膜。
接着，在基底保护膜12的表面上淀积600埃左右的本征的硅膜13(非晶硅膜)，例如，通过处理温度600℃的24小时左右的固相生长进行硅膜13的多结晶化。在这样的多结晶化中，也能够使用处理温度更低的激光退火或快速退火(RTA)等。然后，将硅膜13用光刻技术加工成预定的形状。
接着，对硅膜13形成300～3000埃、最好为1200埃的由硅氧化膜构成的栅极绝缘膜14，在该工序中，如以后所详述的。用等离子CVD法以成膜温度400℃以下的低温工艺形成硅氧化膜。这时的原料气体是四乙氧基硅烷(Si-(O-CH2-CH3)4)，即所谓TEOS气体和氧气，四乙氧基硅烷供给硅，氧气供给氧。
接着，在用溅射法在栅极绝缘膜14的表面侧形成6000埃的钽薄膜后，使用光刻技术将其形成图案，如图1(c)所示，形成栅极电极15。另外，钽薄膜也可以用CVD法等形成。
接着，使用桶形质量非分离型的离子注入装置(离子掺杂装置)，以栅极电极15为掩膜，从栅极绝缘膜上方把杂质离子注入硅膜13中。其结果，对于栅极电极15以自对准方式形成源-漏区域16。这时，硅膜13中未被注入杂质离子的部分成为沟道区17。本例中，作为原料气体使用以氢气稀释为5％浓度的磷化氢(PH3)，加速电压是100kev。离子的总剂量是1×1016cm-2。另外，在形成P沟型TFT时，作为原料气体使用以氢气稀释为5％浓度的乙硼烷(B2H6)。还有，这时在刻蚀源、漏部分上的栅极绝缘膜的一部分或全部后也可注入杂质。进而，也能够使用在半导体集成电路的制造中通常使用的质量分离型的离子注入装置进行杂质离子的注入。
接着，如图1(d)所示，依据等离子CVD法，形成作为层间绝缘膜18的膜厚为5000埃的硅氧化膜。这时的原料气体也是TEOS气体和氧气。
接着，进行300℃下1小时的退火，进行注入杂质离子的活性化和层间绝缘膜18的改质。退火温度最好为300℃到450℃的范围，气氛最好是N2、O2、H2。
接着，在层间绝缘膜18中形成接触孔19。然后，通过接触孔19将源、漏极20电连接到源、漏区16，形成TFT。
另外，上述的制造方法只不过是一例，有时在源、漏区域16中，在与栅极电极15的端部相对的区域上设置低浓度区和偏置区，在任一情况下都能够应用以下说明的栅极绝缘膜(硅氧化膜的形成方法)。
〔等离子化学气相淀积装置的结构〕
用于制造TFT的各工序中，本例在栅极绝缘膜的形成工艺等内使用图2及图3所示的等离子CVD装置(等离子化学气相淀积装置)。
图2是等离子CVD装置的反应室附近的概略平面图，图3是其A-A′线的剖面图。
在这些图中，本例的等离子CVD装置200是电容耦合型，等离子体是用高频电源在平行平板电极间产生的。
等离子CVD装置200中，反应室201用反应容器202与外部空气隔离，成膜过程中形成约5mTorr到约5torr的减压状态。反应容器202的内部相互平行地放置着下部平板电极203和上部平板电极204，这2片电极构成平行平板电极，下部平板电极203和上部平板电极204构成的平行平板电极之间是反应室201。本例中，使用410mm×510mm的平行平板电极，电极间距离是可变的。反应室201的容积也随电极间距离的变更在2091cm3到10455cm3的范围内可变，电极间距离的变更能够通过使下部平板电极203的位置上下移动进行，能够设定在任意的距离。把电极间距离设定在某个值时的平行平板电极的面内电极间距离的偏差仅是0.1mm。从而，电极间产生的电场强度的偏差在平行平板电极的面内为1.0％以下，等离子体在反应室201内均匀地发生。
下部平板电极203上设置应淀积薄膜的玻璃制的大型基板205，基板205的边缘部分2mm用荫蔽框(shadow flame)206压住。另外，图2中为了使装置的结构易懂而省略了荫蔽框206。
下部平板电极203的内部设有用于加热基板205的加热器207，下部平板电极203的温度能够在25℃到400℃之间任意地设定。在把电极的温度设定在某个值时，除去周围的5mm外，下部平行电极203的面内温度分布为相对于设定温度的±1℃之内，故能够均匀地加热和控制基板温度。
例如作为基板205使用一般的玻璃基板(例如，コ-ニンゲ日本株式会社生产的7059、日本电气玻璃株式会社生产的OA-2、还有NHテクノゲラス株式会社生产的NA35等)时，荫蔽框206压住基板205以便防止因来自加热器207的热使基板205变形为凹形，同时不会在基板的边缘部分、背面形成不需要的薄膜。
由作为原料的气体和根据需要而附加的气体构成的反应气体通过管道208被导入上部平板电极204的内部，进而穿过配置在上部平板电极204内部的气体扩散板209的间隙从上部平板电极204的整个面以大致均匀的压力流出反应室201。如果是在成膜过程中，则一部分反应气体在从上部平板电极204流出之处电离，在平行平板电极间产生等离子体，反应气体的部分或全部都参与成膜。与此相反，未参与成膜的残余反应气体以及作为成膜的化学反应结果产生的生成气体作为排放气体从设于反应容器202的周边上部的排气孔210排出。
排气孔210的传导率最好是平行平板电极间的传导率的100倍以上。还有，平行平板电极间的传导率与气体扩散板209的传导率相比也充分地大，其值最好也在气体扩散板209的传导率的100倍以上。依据这样的构成，从410mm×510mm的大型上部平板电极204的整个面上以大致均匀的压力把反应气体导入反应室201，同时，从反应室201以在所有方向上都相同的流量排出排放气体。
各种反应气体的流量在被导入管道208之前通过质量流调节器(mass flow controller)(未图示)调整为预定的值。还有，反应室201内部的压力通过设在排气孔出口的传导阀(conductance valve)211调整为预定的值。传导阀211的排气一侧上设置着涡轮分子泵等真空排气装置(未图示)。本例中，作为真空排气装置的一部分使用无油(oil free)的磁悬浮型的涡轮分子泵，把反应室内的背景真空度取为约10-7Torr。
图2及图3中用箭头示出气体的流动。反应容器202及下部平板电极203为地电位，它们与上部平板电极204用绝缘环212保持电绝缘状态。等离子体产生时，从振荡源213(电源)输出的高频波在放大器214中放大后，经过匹配电路215加到上部平板电极204上。
本例中使用的等离子CVD装置200如上述，通过对电极间距离和气体流实现极其精确的控制，构成为即使对于400mm×500mm的大型基板也能够适应的薄膜形成装置。如果沿袭这样的基本设计思想，则还能够容易地与更大型的基板相对应，能够构成可以充分适应550mm×650mm这种程度的大型基板。
本例中使用了高频电源，而也可以使用产生微波和VHF波的电源。还有，在高频电源中，可以设定为工业用高频频率(13.56MHz)的整倍数的27.12MHz、40.6MHz、54.24MHz、67.8MHz等任一种频率。这种频率变更能够通过更换振荡源213、放大器214及匹配电路215而容易地进行。另外在电磁波等离子中，若提高频率，则等离子中的电子温度上升，易于发生原子团。
〔成膜条件和成膜特性的研究结果〕
使用这样的等离子CVD装置，本例中根据表1所示条件形成硅氧化膜，评估其成膜特性。各评估结果示于图4至图27。
在该研究中，首先在360mm×465mm基板上形成非晶硅膜，然后用固相成长法把其做成多晶硅膜。
接着，在多晶硅膜的表面上，按以下说明的那样边改变成膜条件边用等离子CVD法形成硅氧化膜。作为该等离子CVD中的成膜条件，改变TEOS的流量、氧气的流量、高频电源功率(输出)、平行平板电极的电极间距离、反应室内的压力(真空度)、成膜时的基板温度，由此形成硅氧化膜。另外，在以下的研究中高频电源的频率固定为13.56MHz。成膜时首先把基板传送到反应室，在抽一次真空后，在成膜条件的气体流量、反应室的压力下，在不供给高频功率的情况下进行5分钟基板温度稳定。然后，加入高频电源功率进行成膜。基板温度的稳定时间依据成膜条件也可以取10分钟，也可将气体流量、反应室的压力也可以定为与成膜时不同的值。还有，与反应室分开另行设置预加热室，在把基板传送到成膜室之前把基板温度预加热到300℃左右，由此能够把基板温度的稳定时间缩短至45秒～1分钟左右。
这里在测定其成膜速度(成膜特性)的同时，对于除去自端部算起的12mm之外的区域，在对角线上测定成膜后的膜厚，测定膜厚的离散性(成膜特性)。
在示出有关膜厚的各测定值结果的各图(图4至图27)内用白圈表示的是用级差测定法的测定结果，用黑圆表示的是用椭圆测定法的测定结果。
如果从提高生产率的观点出发，则成膜速度越高越好，但能够允许的水平是700埃/分。然而，成膜速度若低于该值，则基于以下理由，将急剧增大工业上的困难程度。
成膜时，作为反应室内部存在的气体，存在经上部电极供给的四乙氧基硅烷和氧以及反应生成气体，此外还存在不希望有的混入气体。混入气体的一部分进入已成膜了的膜中，形成空间电荷或导致损坏膜的绝缘性等膜质量的恶化。作为这样的混入气体，存在有从构成反应室的部件接合部分进入的大气泄漏气体和真空排气装置的逆流气体，而要完全避开这些气体，则等离子化学气相淀积装置的价格将非常高，增大了制造薄膜晶体管的成本。另外，作为其它的混入气体，存在有吸附于反应室壁面上的分子的解离气体。上述的等离子化学气相淀积装置为了防止由于已成膜了的膜的剥离而产生的颗粒就要以较高的频度刻蚀除去覆盖在反应室壁面上的膜。这时，由于使用以等离子方式分解三氟化氮、六氟化硫、氟气等气体所生成的氟基，故此时产生的氟及氟化物吸附到壁面上成为混入气体。为了完全避免该现象则在刻蚀除去附着在反应室壁面上的膜后，要把反应室的壁面长时间烘焙，这是不实际的。从而，作为现实的方法是要向反应室供给与混入气体相比量很大的原料气体，在快速的成膜速度下进行成膜。若依据反复进行的成膜和膜质量测定的实验，则为防止因这样的混入气体引起的膜质量的恶化，至少需要300埃/分，最好为700埃/分的成膜速度。
另外，膜厚的离散性用下式求出的值为评估。
膜厚的离散性(％)
＝〔(膜厚的最大值-膜厚的最小值)〕/〔(膜厚的最大值+膜厚的最小值)〕×100％                         (1)式
作为膜厚的均匀性，如果从抑制TFT间的特性的离散性的观点出发，则最好为7％以下。
图29示出TFT的栅极绝缘膜的膜厚和导通电流(栅极电压10V、漏极电压4V时的漏极电流)、图30示出关断电流(栅极电压0V、漏极电压8V时的漏极电流)的关系。这时的TFT的源、漏区的形成使用上述的离子掺杂装置，采取以100kev注入磷的方法。栅极绝缘膜一旦成为1320埃以上则导通电流急速下降。这是因为由于加厚栅极绝缘膜注入到源·漏区中的磷浓度降低了的原因。另外，如果栅极绝缘膜成为1080埃以下，则发现在导通电流下降的同时关断电流急速增大。这是因为与源·漏区的沟道区相接并与硅氧化膜相接的界面的半导体层上伴随着离子注入产生了缺陷层。若进行离子注入进行杂质掺杂，则产生在显示离子浓度最大值的深度的2/3左右深度处缺陷密度为最大的缺陷层，这一点已为大家所熟知。在栅极绝缘膜薄时，该缺陷层在半导体层内产生，由于起到不需要的电阻层的作用而导致导通电流降低，同时由于产生通过缺陷的漏泄电流而导致关断电流增大。从而，若考虑栅极绝缘膜的面内均匀性至少为±10％、还有每次成膜的栅极绝缘膜的平均膜厚的重复精度为2～3％，则要求最好为±7％以下。
作为薄膜晶体管的最重要的应用可举出作为液晶显示装置的象素开关元件的应用例。图31中示出对应于把薄膜晶体管和液晶元件组合起来时的一个象素的等效电路。311是薄膜晶体管、312是液晶元件，313是供给图象信号的数据线，314是供给控制313的薄膜晶体管通断的栅极信号线。从数据线313供给各帧的新的图象信号，若从栅极信号线314把导通信号供给薄膜晶体管，则薄膜晶体管311成为低阻状态，加在312的液晶元件上的电压转换成新的图象信号。然后，从栅极信号线314把关断信号供给薄膜晶体管，薄膜晶体管成为高阻状态，在用下一帧改写之前保存液晶显示元件312的电压。薄膜晶体管不仅有电阻成份，在各端子间即栅极电极和源极电极间、栅极电极和漏极电极间有电容成分。从而，若薄膜晶体管通、断，则液晶元件上与图象信号相重叠还加入了由于薄膜晶体管的通断而产生的电压。在各象素单元上各薄膜晶体管的电容成份不均匀时，图象上出现对应于电容离散性的固定图象，故图案质量明显恶化。人可以识别1％左右的亮度差，为了使这种固定的图象成为视觉识别限度之下，决定薄膜晶体管的电容成分的离散性的栅极绝缘膜的离散性必须至少在±10％以下，最好在±7％以下。这是因为若按照图32所示的液晶元件和薄膜晶体管的关系选择薄膜晶体管的大小以使薄膜晶体管的写入操作及保持操作成为良好，则液晶元件和薄膜晶体管的电容比为10∶1，写入液晶元件的图象信号和薄膜晶体管的通断产生的电压比为10∶1左右。
在薄膜晶体管的制造工序上以及薄膜晶体管的应用上的每种场合，栅极绝缘膜的膜厚的面内离散性必须在±10％以下，最好为±7％以下。
还有，作为薄膜晶体管的栅极绝缘膜使用的硅氧化膜的电特性中，关于膜中的空间电位或膜界面的界面电荷，如以下那样在硅晶片上形成绝缘膜并做成MOS电容测定其电容和所加电压的关系，并作为从理想平带电压的偏差(ΔVF·B)进行评估的方法较简便。
该值能用以下方法求出。首先，用等离子CVD法在硅晶片上形成硅氧化膜后，在该硅氧化膜上点状地做成铝电极。接着，分别连接铝电极和硅晶片上的电极，构成MOS电容，然后从其电容-所加电压特性求出理想平带电压的偏差(ΔVF·B)。即，理想的情况下，偏压(栅极电压)相当于铝和硅的接触电位差时成为平带电压，而实际的元件中，由于氧化膜中空间电荷的存在以及因接触氧化膜的半导体表面的界面能级而产生的界面电荷的存在，具有从理想平带电压的偏差。从而，如果测定这种偏差的程度，则能够以高相关性推断构成TFT时的元件内部性能是否良好。
在这里，如果把从理想平带电压的偏差(ΔVF·B)的绝对值小的硅氧化膜用作栅极绝缘膜，则TFT的电特性良好，如果把从理想平带电压的偏差(ΔVF·B)的绝对值大的硅氧化膜用作栅极绝缘膜，则导通电流特性和关断漏泄特性恶化。
关于该评估结果，在较高温度工艺下形成的热氧化膜中，从理想平带电压的偏差(ΔVF·B)为-0.6V左右。在低温工艺时，从理想平带电压的偏差(ΔVF·B)希望成为在负侧是大于-1.0V的值，在正侧是小于+1.0V的值，即ΔVF·B的绝对值小于1V。其理由是因为越向正侧加大移动从理想平带电压的偏差(ΔVF·B)，则N型TFT的导通电流越小，P型TFT的关断电流越大。另一方面，越向负侧加大移动从理想平带电压的偏差(ΔVF·B)，则P型TFT的导通电流越小，N型TFT的关断电流越大。从而，向任何一方的移动都产生构成CMOS电路时电路工作变差、功耗增大等危害。由于TFT的通和断所需要的电压是2～3V左右。因此，栅极氧化膜中空间电荷的存在以及因与氧化膜相接的半导体表面的界面能级而产生的界面电荷引起的偏差必须是小于其值的±1V以下。还有，与TFT的栅极氧化膜相接的半导体表面的界面能级增加的话，则产生N型TFT和P型TFT两者的导通电流中上升沿的陡峭性降低，关断漏泄电流增大，阈值电压上升，构成CMOS电路时的功耗增大等危害，而用硅晶片研究因与氧化膜相接的半导体表面的界面能级产生的界面电荷，如果把ΔVF·B的绝对值小于1V的氧化膜用作为TFT的栅极绝缘膜，则能够忽略由那样的界面引起的恶化。
                           表1
    条件区分 TEOS流量(sccm) 氧气流量(sccm) 功率(W) 电极间距离(mm) 反应室压力(mTorr) 温度(℃)
研究1图4-图6 固定在120 固定在3000 固定为900 固定在12.7 固定在650 284～334
研究2图7-图9 固定120 1000～4000 固定为900 固定在12.7 固定在650 固定在300
研究3图10-图12 80～120 固定在3000 固定为900 固定在12.7 固定在650 固定在300
研究4图13-图15 固定在120 固定在3000 900～1200 固定在12.7 固定在650 固定在300
研究5图16-图18 固定在120 固定在3000 固定在900 固定在12.7 固定在650 固定在300
研究6图19-图21 固定在120 固定在3000 固定900 5.0～15.0 固定在650 固定在300
研究7图22-图24 固定在120 固定在3000 900～1200 固定在12.7 600、650 固定在300
研究8图25-图27 固定在120 固定在3000 900～1200 固定在12.7 固定在650 300、313
(研究的范围)
首先，为了明确成膜条件的研究范围与以往技术的差别，用图28进行说明。同样的图还示于应用电子物性分科会研究报告JSAP：AP922203 P.7中。在把TEOS和氧作为原料气体的等离子CVD法中。随着反应室的压力的加大，成膜速度提高，在得到一次最大成膜速度后再减小成膜速度。一般认为在成膜速度达到最大点的前后。这种成膜速度的变化示出了膜生长反应的速率决定阶段的变化。从而，在这点前后，膜的成长速度或膜质量对各种参数的依存性、即压力的依存性自不必讲，对于基板温度的依存性、氧气流量的依存性、TEOS气体的流量依存性、高频电源功率的依存性、电极间间隔的依存性可给出完全不同的结果。以往的技术中，主要研究了比该成膜速度达到最大的压力还大的压力范围，而本发明中，对小于成膜速度达到最大的压力的压力范围进行了研究。另外，该成膜速度达到最大的反应室压力依赖于电极间隔。即，当电极间隔小时成膜速度达到最大的压力向高压侧移动。图28示出当电极间隔为11.4mm时成膜室压力和成膜速度的关系，能够实现在大的压力范围内压力越大则成膜速度就越大的条件。这时的TEOS流量为120sccm，氧气的流量为3000sccm，高频电源功率为900W，基板温度为300℃。本发明者在与以往技术不同的条件范围，即在小的电极间隔及小的反应室压力下，详细地研究了反应室压力加大则成膜速度增大的成膜条件的范围，并得到了良好的结果。
(研究1)
如表1所示，在研究1中，取TEOS流量为120sccm、氧气流量为3000sccm、高频电源功率为900W。和以往的技术不同，把平行平板电极间距离固定为较小值的12.7mm，把反应室压力固定为较低值的650mTorr，在284℃到334℃的范围内改变成膜时的基板温度，评估了成膜时的基板温度和成膜特性(成膜速度、从理想平带电压的偏差、膜厚的离散性)的关系。其结果示于图4～图6。
如图4～图6所示，在改变了成膜时的基板温度时，基板温度越低，成膜速度和膜厚的离散性越得到改善，但与以往技术不同，平带电压的偏差向一个方向增大。
(研究2)
如表1所示，在研究2中，取TEOS流量为120sccm，高频电源功率为900W，成膜时的基板温度为300℃，和以往技术不同，把平行平板电极的电极间距离固定为较小的值12.7mm，把反应室的压力固定为较小的值650mTorr，在1000sccm～4000sccm范围内改变氧气流量，评估了氧气流量和成膜特性(成膜速度、从理想平带电压的偏差、膜厚的离散性。)其结果示于图7～图9。
如图7～图9所示那样，当改变氧气流量时，氧气流量越小，成膜速度越提高，但膜厚的均匀性降低。
另外，从平带电压的偏差受氧气流量的影响不大，但出现极大值。
(研究3)
如表1所示，在研究3中，取氧气流量为3000sccm、高频电源功率为900W，成膜时的基板温度为300℃，和以往技术不同，把平行平板电极的电极间距离固定为较小的值12.7mm，把反应室的压力固定为较低的值650mTorr，在从80sccm到120sccm的范围内改变TEOS的流量，评估了氧气流量和成膜特性(成膜速度、从理想平带电压的偏差、膜厚的离散性)的关系，其结果示于图10～图12。
如图10～图12所示，当改变了TEOS流量时，TEOS流量越大，成膜速度和膜厚的均匀性越提高，但从理想平带电压的偏差增大。关于膜质量和以往的技术类似。
(研究4)
如表1所示，在研究4中，取TEOS流量为120sccm、氧气流量为3000sccm，平行平板电极的电极间距离为12.7mm，反应室压力为650mTorr，把成膜时的基板温度固定为300℃，从900W到1200W的范围改变高频电源功率，评估了高频电源功率(输出)和成膜特性(成膜速度、从理想平带电压的偏差、膜厚的离散性)的关系。其结果示于图13～图15。
如图13～图15所示，即使把高频电源功率从900W到1200W的范围内变化，成膜速度也不变化。另外，和以往技术不同，从理想平带电压的偏差也不变化。进而，功率越小，膜厚的均匀性越提高。即，在平行平板电极的电极间距离小于12.7mm，而且反应室的压力为650mTorr的条件下，越减小功率则越能够提高膜厚的均匀性，同时不牺牲成膜速度，也不增大从理想平带电压的偏差。
(研究5)
如表1所示，在研究5中，取TEOS流量为120sccm，氧气流量为3000sccm，高频电源功率为900W，平行平板电极的电极间距离为12.7mm，把成膜时的基板温度固定为300℃，在500mTorr到650mTorr的范围内改变反应室的压力，评估了反应室压力和成膜特性(成膜速度、从理想平带电压的偏差、膜厚的离散性)。其结果示于图16～图18。
如图16～图18所示，如果在500mTorr到650mTorr范围内设定反应室压力，则膜厚的均匀性虽然没有很大变化，但越提高反应室压力成膜速度就越具有稍许提高的倾向。这时，从理想平带电压的偏差也仅是稍微加大。
反之，如果在500mTorr到650mTorr范围内设定反应室的压力，则膜厚的均匀性没有很大变化，但越降低反应室的压力，可以说从理想平带电压的偏差就越具有稍许减小的倾向，这时，成膜速度也仅是稍微减小。进而，如果把反应室的压力减小至400mTorr，则膜厚的均匀性就具有±8％的稍为恶化的倾向。这是由于随着反应室压力减小，和下部平板电极的热接触减小，基板内的温度分布恶化。然而，在这种情况下，如果通过把升温时间加长若干达到10分钟，或者基板温度稳定时把反应室压力取为约1Torr，或者在预加热室把基板温度预加热到约300℃中的某种方法都能够把膜厚的均匀性做成±5％以下。在更低压力下的成膜在不变更上述气体流量下是不能实现的。若减少气体流量进行同样的成膜，则虽然牺牲了成膜速度但膜厚的均匀性、从理想平带电压的偏差并没有很大变化。另外，若考虑等离子体的稳定性则最好用100mTorr以上的反应室压力。
(研究6)
如表1所示，在研究6中，取TEOS流量为120sccm，氧气流量为3000sccm，高频电源的功率为900W，反应室压力为650mTorr，把成膜时的基板温度固定为300℃，在5.0mm到15.00mm范围内变化平行平板电极的电极间距离，评估了平行平板电极的电极间距离和成膜特性(成膜速度、从理想平带电压的偏差、膜厚的离散性)的关系。其结果示于图19～图21。
如图19～图21所示，当改变平行平板电极的电极间距离时，成膜速度及膜厚的均匀性不变化，但若减小平行平板电极的电极间距离，则和以往技术很大差别，从理想平带电压的偏差显著地减小。即，平行平板电极的电极间距离如果是5.0mm到12.7mm的范围，则能够不牺牲，成膜速度及膜厚的均匀性而显著地改善从理想平带电压的偏差，若进一步减小电极间的距离，达到不足5mm的话，则在等离子体点亮时等离子的状态成为不稳定，这是不希望的。然而，这种现象可通过适当地设定匹配电路等的工作范围等来加以回避。
(研究7)
如表1所示，在研究7中，取TEOS流量为120sccm，氧气流量为3000sccm，平行平板电极的电极间距离为12.7mm，反应室的压力为600mTorr或650mTorr，把成膜时的基板温度固定为300℃，从900W到1200W范围内变化高频电源功率，分别对于反应室压力为600mTorr或650mTorr时的情况评估了高频电源功率和成膜特性(成膜速度、从理想平带电压的偏差、膜厚的离散性)。其结果示于图22～图24。
如图22～图24所示，在平行平板电极的电极间距离为12.7mm、反应室压力为650mTorr的条件下，如果减小功率，则在反应室压力为600mTorr或650mTorr的每一种情况下，都能够提高膜厚的均匀性。这时，成膜速度不降低。另外，从理想平带电压的偏差在反应室压力为650mTorr时几乎不增大。在600mTorr时也仅稍许增大，能够抑制在+1.0V以下。
(研究8)
如表1所示，在研究8中，取TEOS流量为120sccm，氧气流量为3000sccm，平行平板电极的电极间距离为12.7mm，反应室压力为650mTorr，把成膜时的基板温度固定为300℃或313℃，从900W到1200W的范围变化高频电源功率，对于成膜时基板温度为300℃或313℃时的各个情况，评估了高频电源功率和成膜特性(成膜速度、从理想平带电压的偏差、膜厚的离散性)的关系。其结果示于图25～图27。
如图25～图27所示，在平行平板电极的电极间距离为12.7mm，反应室压力为650mTorr的条件下，如果减小功率，则在成膜时的基板温度为300℃或313℃的任一种情况下，都能够提高膜厚的均匀性，在这样的情况下，成膜速度不下降。还有，在成膜时的基板温度为300时，即使减小功率，从理想平带电压的偏差也不增大，在成膜时的基板温度为313℃时，越减小功率，从理想平带电压的偏差越小。
(研究9)
研究9中如图32所示，取TEOS流量为120sccm，氧气流量为3000sccm，平行平板电极的电极间距离为15mm，反应室压力为650mTorr，成膜时的基板温度为300℃，高频电源功率为900W，对于成膜后进行了1小时的退火的情况，评估了退火温度和从理想平带电压的偏差的关系。成膜速度是1230埃/分，膜厚的离散性为5％左右。退火温度越高从理想平带电压的偏差越小。对于退火的气氛虽然研究了氮、氧、氢，但没有大的差别。对于各种成膜条件同样地研究了退火的效果，在退火前在显示出较小的从理想平带电压的偏差的条件下成膜了的情况，其从理想平带电压的偏差更减小，退火前后其大小关系不改变。
(研究10)
在研究10中，接受上述研究结果，实际地做成液晶显示器用的有源矩阵基板，确认其显示性能。栅极绝缘膜的成膜条件如下：TEOS流量是120sccm，氧气流量是3000sccm，高频电源功率是900W，平行平板电极的电极间距离是11.4mm，反应室压力是650mTorr，成膜时的基板温度是300℃。这时的成膜速度是1250埃/分，膜厚的离散性是±5％。
TFT的基本制造方法如前述，在研究10中，作为玻璃基板使用日本电气玻璃株式会社生产的OA-2，基底保护层以与栅极绝缘膜相同的成膜条件做成2000埃。多晶硅膜的形成使用激光退火法，源、漏区的形成使用离子掺杂法。进而，在象素用的各TFT的源、漏电极之一连接引出由氧化铟锡膜(ITO)构成的象素电极。在研究10中，把N型薄膜晶体管作为由200(行)×320(列)×3(色)＝192000(象素)构成的彩色LCD的象素用开关元件，制造用由N型、P型薄膜晶体管构成的CMOS薄膜半导体装置中内装了6比特数字数据驱动器(列驱动器)和扫描驱动器(行驱动器)的有源矩阵基板。图33示出6比特数字数据驱动器的电路图。本实施例的数字数据驱动器由时钟信号线和时钟生成电路、移位寄存器电路、NOR门、数字图象信号线、闩锁电路1、闩锁脉冲线、闩锁电路2、复位线1、AND门、标准电位线、复位线2、依据电容分割的6比特D/A转换器、CMOS模拟开关、共用电位线以及源极线复位、晶体管来构成，来自CMOS模拟开关的输出连接到象素部分的源极线。D/A转换器部分的电容用栅极绝缘膜形成，满足C0＝C1/2＝C2/4＝C3/8＝C4/16＝C5/32的关系。用该电容的组合表现半色调。可将由计算机的视频随机存取存储器(VRAM)输出的数字图象信直接输入到数字图象信号线上。制造了把这样得到的有源矩阵基板用于一对基板之一的液晶面板。使用TN型液晶作为夹持在一对基板中的液晶，作为常白模式(在液晶上不加入电压时为白色显示)的液晶面板。由于本发明的特征是栅极氧化膜的均匀性高，因此在对栅极绝缘膜的离散性敏感的液晶面板上进行其均匀性的实际验证。
把所得到的液晶面板与外部布线连接以制造液晶显示装置。其结果是N型TFT和P型TFT的导通电阻和晶体管电容分别相等，而且TFT具有高性能，进而由于晶体管的寄生电容极其小，再加上基板整个面上特性均匀，故6比特数字数据驱动器和扫描驱动器都能在宽的区域中正常工作，可得到显示质量高的液晶显示装置。特别是令人担心的伴随栅极绝缘膜的膜厚的离散性的半色调不稳定性在视觉识别限度以下。还由于有源矩阵基板的制造工艺也很稳定，因此，能够稳定地，而且能以低成本制造液晶显示装置。
这样，在本例的TFT的制造方法中，在形成栅极绝缘膜时，若在使用等离子化学气相淀积法，同时使用TEOS作为用于供给硅的气体，而且，把用于产生等离子体的电极间距离做成12.7mm的话，则尽管如果从以往进行的评估结果出发，是被视为膜特性降低的条件范围内，但可以确认能够不牺牲成膜速度及膜厚的均匀性而抑制膜中的空间电荷和膜界面的界面电荷的影响。还有，若依据反复进行的其它退火实现的结果，也可以确认如果把用于产生等离子体的电极间距离取为15mm以下，则在不牺牲成膜速度及膜厚的均匀性的情况下可减少膜中及膜界面的电荷的影响等。从而，若依据这样的成膜条件，则虽然是低温工艺，但能够形成具有和热氧化膜同等的膜特性的硅氧化膜，因此，能够在大基板上以高生产率制造具有稳定的导通电流特性和关断漏泄电流特性等的TFT。因而，若依据本例，能够实现液晶显示板等的大面积化及低价格化。
还有，在形成栅极绝缘膜时，若使用等离子化学气相淀积法，同时使用TEOS作为供给硅的气体，并且把反应室内的压力取为650mTorr以下，则虽然是低温工艺，也能够几乎不牺牲成膜速度和平带电压中的一方而改善另一方。在这种情况下，膜厚的均匀性也没有牺牲。另外，若依据反复进行的其它的实验结果，也可以确认若把反应室内的压力取为700mTorr以下能够得到同样的结果。
进而，如果是在平行平板电极的电极间距离小于15mm而且反应室内的压力约700mTorr以下的条件下，则虽然是低温工艺，但具有越减小功率就越能够提高膜厚的均匀性的优点。在这种情况下，不会使成膜速度降低，也不会增大从平带电压的偏差。
另外，平行平板电极的电极间距离大于5mm，反应室压力大于100mTorr为最好，
如以上所说明的，在依据本发明的TFT的制造方法中，在栅极绝缘膜的形成工艺中，其特征是：在使用等离子化学气相淀积法的同时作为供给硅的气体使用四乙氧基硅烷，而且把用于产生等离子体的电极间距离取为15mm以下。若依据这样的结构，则尽管如果从以往进行的评估结果出发是被视为膜特性降低的条件范围，但由于能够在不牺牲成膜速度和膜厚的均匀性的情况下，抑制膜中的空间电荷和膜界面的界面电荷的影响，因此，虽然是低温工艺，但能够形成具有和热氧化膜等同或更好的膜特性的硅氧化膜。因而，能够在大基板上以高生产率制造具有稳定的导通电流特性和关断漏泄电流特性的TFT。
还有，在栅极绝缘膜的形成工序中，若在使用等离子化学气相淀积法的同时在该工艺中作为供给硅的气体使用TEOS，并且把反应室压力取为650mTorr以下，则能够不过多牺牲成膜速度及平带电压的偏差中的一方而改善另一方。这种情况下，因为不牺牲膜厚的均匀性，因此，虽然是低温工艺，但也能在大基板上以高生产率制造具有稳定的导通电流特性和关断漏泄电流特性的TFT。
还有，如果是在平行平板电极的电极间距离为15mm以下而且反应室的压力约为700mTorr以下的条件下，则能够越减小功率越提高膜厚的均匀性。因而，尽管是低温工艺但也能够在大基板上以高生产率制造具有稳定的导通电流特性和关断漏泄电流特性等的TFT。
还有，若用上述的制造方法制造有源矩阵基板，由由于N型TFT和P型TFT的导通电阻和晶体管容量分别等同，而且TFT具有高性能，进而晶体管的寄生电容极小，再加上基板整个面特性均匀，故扫描驱动器也能够在宽的工作区域内正常地动作，因而可得到显示质量高的液晶显示装置。特别是令人担心的伴随栅极绝缘膜的膜厚离散性的半色调的不稳定性的电容分割型6比特数字数据驱动器也能够把半色调的不稳定保持在视觉识别界限以下而正常地工作。从而，能够把供给有源矩阵基板的信号全部进行数字化，能够做成功耗小的液晶显示装置。还有由于有源矩阵基板的制造工艺也稳定，因此能够稳定地且以低成本制造液晶显示装置。
产业上的可利用性
本发明适用于有源矩阵基板和液晶显示装置的制造方法，特别适用于栅极绝缘膜的制造方法。

Claims (11)

1.一种薄膜晶体管的制造方法，该薄膜晶体管具有与源区及漏区连接的沟道区和在该沟道区经栅极绝缘膜相对的栅极电极，特征在于：
在上述栅极绝缘膜的形成工序中，使用四乙氧基硅烷作为供给硅的原料气体的同时把用于发生等离子的电极间距离取为15mm以下，在这种条件下用等离子化学气相淀积法形成硅氧化膜。
2.权利要求1中所述的薄膜晶体管的制造方法，特征在于：
在上述栅极绝缘膜的形成工序中，在把用于产生等离子体的电极间距离取为5mm以上的条件下用等离子化学气相淀积法形成硅氧化膜。
3.一种薄膜晶体管的制造方法，该薄膜晶体管具有与源极区及漏极区连接的沟道区和在该沟道区经栅极绝缘膜相对的栅极电极，特征在于：
在上述栅极绝缘膜的形成工序中，使用四乙氧基硅烷作为供给硅的原料气体，同时把反应室内压力取为低于700mTorr，在这种条件下用等离子化学气相淀积法形成硅氧化物。
4.权利要求3中所述的薄膜晶体管的制造方法，特征在于：
在上述栅极绝缘膜的形成工序中，在把反应室内压力取为高于100mTorr的条件下用等离子化学气相淀积法形成硅氧化物。
5.权利要求1至2的任一项中所述的薄膜晶体管的制造方法，特征在于：
在上述栅极绝缘膜的形成工序中，在把反应室内压力取为低于700mTorr的条件下用等离子化学气相法形成硅氧化膜。
6.权利要求5中所述的薄膜晶体管的制造方法，特征在于：
在上述栅极绝缘膜的形成工序中，在把反应室内压力取为高于100mTorr的条件下用等离子化学气相淀积法形成硅氧化膜。
7.权利要求1至6的任一项中所述的薄膜晶体管的制造方法，特征在于：
在上述栅极绝缘膜的形成工艺中，作为供给氧的原料气体使用氧气来形成硅氧化膜。
8.权利要求1至7的任一项中所述的薄膜晶体管的制造方法，特征在于：
上述栅极绝缘膜的膜厚是200～3000埃。
9.一种有源矩阵基板的制造方法，特征在于：
使用权利要求1至7的任一项中所述的薄膜晶体管的制造方法来制造。
10.一种有源矩阵基板的制造方法，特征在于：
用权利要求9中所述的有源矩阵基板的制造方法来制造，并且包括电容分割型数模转换器。
11.一种液晶显示装置，特征在于：
由权利要求9至10的任一项中所述的有源矩阵基板的制造方法制造的有源矩阵基板、与该基板相对的对置基板、液晶以及向上述有源矩阵基板供给驱动信号的信号发生器构成。
CN96190818A 1995-08-04 1996-08-05 薄膜晶体管的制造方法、有源矩阵基板的制造方法以及液晶显示装置 Expired - Fee Related CN1097316C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP19981895 1995-08-04
JP199818/95 1995-08-04

Publications (2)

Publication Number Publication Date
CN1161106A true CN1161106A (zh) 1997-10-01
CN1097316C CN1097316C (zh) 2002-12-25

Family

ID=16414157

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96190818A Expired - Fee Related CN1097316C (zh) 1995-08-04 1996-08-05 薄膜晶体管的制造方法、有源矩阵基板的制造方法以及液晶显示装置

Country Status (8)

Country Link
US (2) US5976989A (zh)
EP (2) EP1286386A1 (zh)
JP (1) JP3708554B2 (zh)
KR (1) KR100300263B1 (zh)
CN (1) CN1097316C (zh)
DE (1) DE69627978T2 (zh)
TW (1) TW328180B (zh)
WO (1) WO1997006565A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1314831C (zh) * 2002-11-15 2007-05-09 浙江大学 立方相、宽禁带MgZnO晶体薄膜的低温制备技术
US7929082B2 (en) 2001-12-18 2011-04-19 Samsung Electronics, Co., Ltd. Transmissive and reflective type liquid crystal display

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997006565A1 (fr) * 1995-08-04 1997-02-20 Seiko Epson Corporation Procede pour la preparation d'un transistor a couche mince, procede pour la preparation d'un substrat de matrice active, et affichage a cristaux liquides
JP3147048B2 (ja) * 1997-09-12 2001-03-19 日本電気株式会社 半導体装置
JPH11121754A (ja) * 1997-10-14 1999-04-30 Sanyo Electric Co Ltd 薄膜トランジスタの製造装置及び製造方法
JP2001051292A (ja) 1998-06-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置および半導体表示装置
JP3818561B2 (ja) 1998-10-29 2006-09-06 エルジー フィリップス エルシーディー カンパニー リミテッド シリコン酸化膜の成膜方法および薄膜トランジスタの製造方法
AU2002306436A1 (en) 2001-02-12 2002-10-15 Asm America, Inc. Improved process for deposition of semiconductor films
US6960263B2 (en) * 2002-04-25 2005-11-01 Applied Materials, Inc. Shadow frame with cross beam for semiconductor equipment
US7186630B2 (en) 2002-08-14 2007-03-06 Asm America, Inc. Deposition of amorphous silicon-containing films
JP2004109066A (ja) * 2002-09-20 2004-04-08 Sanyo Electric Co Ltd 面圧分布センサおよびその動作制御方法
JP4547857B2 (ja) * 2003-01-08 2010-09-22 セイコーエプソン株式会社 トランジスタの製造方法
US20040169176A1 (en) * 2003-02-28 2004-09-02 Peterson Paul E. Methods of forming thin film transistors and related systems
US7307317B2 (en) * 2003-04-04 2007-12-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, CPU, image processing circuit and electronic device, and driving method of semiconductor device
US6911403B2 (en) * 2003-08-20 2005-06-28 Applied Materials, Inc. Methods of reducing plasma-induced damage for advanced plasma CVD dielectrics
KR100618614B1 (ko) * 2003-09-02 2006-09-08 진 장 플렉서블 금속 기판 상의 실리콘 박막 형성 방법
WO2005074030A1 (en) * 2004-01-30 2005-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7220943B2 (en) * 2004-03-26 2007-05-22 Aviza Technology Limted RF stand offs
US7125758B2 (en) * 2004-04-20 2006-10-24 Applied Materials, Inc. Controlling the properties and uniformity of a silicon nitride film by controlling the film forming precursors
US20050233092A1 (en) * 2004-04-20 2005-10-20 Applied Materials, Inc. Method of controlling the uniformity of PECVD-deposited thin films
US8083853B2 (en) 2004-05-12 2011-12-27 Applied Materials, Inc. Plasma uniformity control by gas diffuser hole design
US7785672B2 (en) * 2004-04-20 2010-08-31 Applied Materials, Inc. Method of controlling the film properties of PECVD-deposited thin films
US8328939B2 (en) 2004-05-12 2012-12-11 Applied Materials, Inc. Diffuser plate with slit valve compensation
US8074599B2 (en) 2004-05-12 2011-12-13 Applied Materials, Inc. Plasma uniformity control by gas diffuser curvature
KR101020661B1 (ko) 2004-06-02 2011-03-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US7591863B2 (en) * 2004-07-16 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
US7429410B2 (en) 2004-09-20 2008-09-30 Applied Materials, Inc. Diffuser gravity support
US20070176254A1 (en) * 2006-01-30 2007-08-02 Bcd Semiconductor Manufacturing Limited Poly emitter bipolar device configuration and fabrication method with an inter-level dielectric deposited by plasma enhanced chemical vapor deposition
US7951616B2 (en) * 2006-03-28 2011-05-31 Lam Research Corporation Process for wafer temperature verification in etch tools
US8206996B2 (en) 2006-03-28 2012-06-26 Lam Research Corporation Etch tool process indicator method and apparatus
DE102007022431A1 (de) * 2007-05-09 2008-11-13 Leybold Optics Gmbh Behandlungssystem für flache Substrate
US20080317973A1 (en) 2007-06-22 2008-12-25 White John M Diffuser support
KR101712340B1 (ko) 2009-10-30 2017-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 구동 회로, 구동 회로를 포함하는 표시 장치, 및 표시 장치를 포함하는 전자 기기
JP5257328B2 (ja) * 2009-11-04 2013-08-07 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記憶媒体
JP5933897B2 (ja) 2011-03-18 2016-06-15 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4872947A (en) * 1986-12-19 1989-10-10 Applied Materials, Inc. CVD of silicon oxide using TEOS decomposition and in-situ planarization process
JPH077759B2 (ja) * 1987-08-20 1995-01-30 株式会社半導体エネルギ−研究所 絶縁膜形成方法
US5120680A (en) * 1990-07-19 1992-06-09 At&T Bell Laboratories Method for depositing dielectric layers
JP2743683B2 (ja) * 1991-04-26 1998-04-22 松下電器産業株式会社 液晶駆動装置
US5426076A (en) * 1991-07-16 1995-06-20 Intel Corporation Dielectric deposition and cleaning process for improved gap filling and device planarization
JPH0574763A (ja) * 1991-07-19 1993-03-26 G T C:Kk ゲート絶縁膜の形成方法
JP2574095B2 (ja) * 1992-02-27 1997-01-22 株式会社ジーティシー 酸化ケイ素薄膜の形成方法
JPH0637315A (ja) * 1992-07-20 1994-02-10 Sharp Corp アクティブマトリクス基板の製造方法
JP3130661B2 (ja) * 1992-07-27 2001-01-31 ティーディーケイ株式会社 薄膜トランジスタ及びその製造方法
US5352294A (en) * 1993-01-28 1994-10-04 White John M Alignment of a shadow frame and large flat substrates on a support
JPH06240459A (ja) * 1993-02-16 1994-08-30 G T C:Kk 酸化ケイ素薄膜の形成法
JP3387977B2 (ja) * 1993-05-20 2003-03-17 株式会社半導体エネルギー研究所 絶縁膜の作製方法
JPH0790589A (ja) * 1993-09-24 1995-04-04 G T C:Kk シリコン酸化膜の形成方法
KR100306527B1 (ko) * 1994-06-15 2002-06-26 구사마 사부로 박막반도체장치의제조방법,박막반도체장치
JP3173758B2 (ja) * 1994-08-11 2001-06-04 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3874815B2 (ja) * 1994-08-31 2007-01-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO1997006565A1 (fr) * 1995-08-04 1997-02-20 Seiko Epson Corporation Procede pour la preparation d'un transistor a couche mince, procede pour la preparation d'un substrat de matrice active, et affichage a cristaux liquides

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7929082B2 (en) 2001-12-18 2011-04-19 Samsung Electronics, Co., Ltd. Transmissive and reflective type liquid crystal display
CN1314831C (zh) * 2002-11-15 2007-05-09 浙江大学 立方相、宽禁带MgZnO晶体薄膜的低温制备技术

Also Published As

Publication number Publication date
KR100300263B1 (ko) 2001-12-17
KR970706615A (ko) 1997-11-03
WO1997006565A1 (fr) 1997-02-20
US5976989A (en) 1999-11-02
CN1097316C (zh) 2002-12-25
EP0786819B1 (en) 2003-05-07
EP0786819A4 (en) 1998-04-29
EP0786819A1 (en) 1997-07-30
EP1286386A1 (en) 2003-02-26
TW328180B (en) 1998-03-11
DE69627978T2 (de) 2003-12-04
US6150283A (en) 2000-11-21
JP3708554B2 (ja) 2005-10-19
DE69627978D1 (de) 2003-06-12

Similar Documents

Publication Publication Date Title
CN1097316C (zh) 薄膜晶体管的制造方法、有源矩阵基板的制造方法以及液晶显示装置
TWI393191B (zh) 低溫薄膜電晶體製程、裝置特性、和裝置穩定性改進
CN1274009C (zh) 薄膜半导体器件的制造方法
US7723781B2 (en) Vertical thin-film transistor with enhanced gate oxide
US20090200552A1 (en) Microcrystalline silicon thin film transistor
TW201820638A (zh) 薄膜電晶體結構、對應的裝置結構及用以形成混合膜堆疊之方法
TW201843834A (zh) 薄膜電晶體結構及用以形成薄膜結構的方法
CN1268006C (zh) 薄膜晶体管及其制作方法
US7446023B2 (en) High-density plasma hydrogenation
US10170569B2 (en) Thin film transistor fabrication utlizing an interface layer on a metal electrode layer
TW202339264A (zh) 薄膜電晶體結構、用以形成用於顯示裝置之複合膜層之方法、及用於顯示裝置中的裝置結構
US20100173448A1 (en) High frequency plasma enhanced chemical vapor deposition
WO2020257324A1 (en) Method of forming thin film transistors
US11380801B2 (en) Process to reduce plasma induced damage
JP6703186B2 (ja) 薄膜トランジスタ及びその製造方法
KR100788369B1 (ko) 피아이피 구조의 커패시터 및 그 제조 방법
CN1806319A (zh) 金属绝缘体半导体晶体管和互补金属氧化物半导体晶体管
CN117305807A (zh) 一种使用在铟镓锌氧化物上的氮化硅沉膜方法
JP2001217429A (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20021225

Termination date: 20120805