CN1162908C - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN1162908C
CN1162908C CNB001008633A CN00100863A CN1162908C CN 1162908 C CN1162908 C CN 1162908C CN B001008633 A CNB001008633 A CN B001008633A CN 00100863 A CN00100863 A CN 00100863A CN 1162908 C CN1162908 C CN 1162908C
Authority
CN
China
Prior art keywords
circuit element
film
barrier layer
dielectric film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB001008633A
Other languages
English (en)
Other versions
CN1264178A (zh
Inventor
��ľ��¡
青木由隆
三原一郎
若林猛
渡辺克己
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhao Tan Jing Co ltd
Aoi Electronics Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of CN1264178A publication Critical patent/CN1264178A/zh
Application granted granted Critical
Publication of CN1162908C publication Critical patent/CN1162908C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Abstract

一种半导体装置，包括：具有一电路元件形成区域和一连接垫的一半导体基底；通过插入的第一绝缘膜，设置在所述电路元件形成区域上的一阻挡层；通过插入的第二绝缘膜，设置在具有所述阻挡层的所述第一绝缘膜上，并被连接至所述连接垫的重布线；及设置在所述重布线上的一柱状电极。

Description

半导体装置
相关申请
本申请是基于并要求1999年2月15日递交的先前的日本专利申请No11-035759的优先权的利益，该先前的日本申请的全部内容被结合在此作为参考。
技术领域
本申请涉及一种具有在重布线上的柱状电极的半导体装置。
背景技术
现有一种众所周知的称为CSP(芯片大小封装)的半导体装置。当该半导体装置将被安装在一电路板上时，采用称为“倒焊”的安装技术。在该种半导体装置的情况下，在一半导体基底上或经过一中间基底(插入物)设置用于与该电路板等连接的柱状电极。图7A是这种常规的半导体装置的一例子的截面视图，及图7B是在一保护膜5和其上设置的这些电极被去除的情况下的沿图7A中的线7B-7B截取的一截面视图。该半导体装置包括是例如一硅基底的半导体基底1。
如图7B所示，该半导体基底1具有一矩形。由图7B中的点划线确定的一中央区域起到电路元件形成区域2的作用。当该半导体装置是一用于驱动一液晶显示面板的LSI时，一振荡电路，一调节器电路，一LC驱动器电路等(尽管未示出)被设置在该电路元件形成区域2中。在该电路元件形成区域2的外侧上的半导体基底1的上表面上设置多个连接垫3。各连接垫3由从该半导体装置1的电路元件形成区域2延伸出的一布线段3a的一端部分形成。各连接垫3经该布线段3a被连接至该LC驱动器电路等。
除了各连接垫的中央部分外，在半导体基底1的上表面上连续设置由例如半导体氧化物形成的一绝缘膜4和由例如聚酰亚胺形成的保护膜5。这样，各连接垫3的中央部分通过由保护膜5确定的一开口部分6被暴露出。设置一重布线段7以使从连接垫3的暴露的上表面延伸至该电路元件形成区域2的保护膜5的一上表面。重布线段7的远端起到一外部连接垫部分7a的作用。在该外部连接垫部分7a的上表面上设置一柱状电极8。在除了柱状电极8以外的该组件的整个上表面上设置由例如环氧树脂制成的一密封膜9。尽管未示出，在柱状电极8上设置有焊接突缘。而且该半导体装置通过这些焊接突缘被连接至一电路板等。
在上述半导体装置中，如上所述，重布线段7被设置在电路元件形成区域2的保护膜5上。由于重布线段7起到在一边上的外部电路板等与另一边上的电路元件形成区域2内设置的电路之间的互连布线的作用。因此需要防止重布线段7和设置在电路元件形成区域2中的振荡电路等之间的串扰。为此，在现有技术中需要放置重布线段7以使在部署振荡电路等中不发生重叠。因此，这些重布线段7不能被随意地配置，对其设计有许多不同的限制。
发明内容
本发明的目的在于提供一种例如CSP的半导体装置，其具有在一半导体基底的一电路元件形成区域上设置的一重布线，并具有用于与设置在该重布线上的一电路板连接的柱状电极，其中该重布线可被自由地定位而没有限制。
为了实现上述目的，本发明提供了第一半导体装置，包括：具有电路元件形成区域和连接垫的半导体基底；通过插入的第一绝缘膜，设置在所述电路元件形成区域上的阻挡层，其中该阻挡层覆盖所述电路元件形成区域，并形成地电位层、电源电位层和电磁波吸收层中的一个；在具有所述阻挡层的所述第一绝缘膜上，通过插入的第二绝缘膜，设置在所述阻挡层上方，并被电连接至所述连接垫的重布线；电连接至所述重布线的柱状电极；及设置在除所述柱状电极之外的所述半导体基底的整个上表面，使所述柱状电极的上端面暴露于外部的密封膜。由于在该重布线和该电路元件形成区域之间设置该起到用于防止串扰的阻挡层的作用的地电位层，即使该重布线在部署(in plan)中与一振荡电路中发生重叠，它们通过该地电位层被电绝缘而且它们之间不发生串扰。因此，该重布线可被自由地定位而没有限制。
可替换地，为了实现上述目的，本发明提供了第二半导体装置，包括：具有电路元件形成区域和连接垫的半导体基底；通过插入的第一绝缘膜，设置在所述电路元件形成区域上的阻挡层，其中该阻挡层覆盖所述电路元件形成区域，并形成地电位层、电源电位层和电磁波吸收层中的一个；在具有所述阻挡层的所述第一绝缘膜上，通过插入的第二绝缘膜，设置在所述阻挡层上方的薄膜电路元件；电连接至所述连接垫的柱状电极；及设置在除所述柱状电极之外的所述半导体基底的整个上表面，使所述柱状电极的上端面暴露于外部的密封膜。由于在该薄膜电路元件和该电路元件形成区域之间设置该起到用于防止串扰的阻挡层的作用的地电位层，即使该薄膜电路元件在部署中与设置在电路元件形成区域中的一振荡电路等发生重叠，它们通过该地电位层被电绝缘而且它们之间不发生串扰。因此，该薄膜电路元件可被自由地定位而没有限制。
为了实现上述目的，提供了第三半导体装置，包括：具有电路元件形成区域和连接垫的半导体基底；通过插入的第一绝缘膜，设置在所述电路元件形成区域上的第一阻挡层，其中该第一阻挡层覆盖所述电路元件形成区域，并形成地电位层、电源电位层和电磁波吸收层中的一个；在具有所述第一阻挡层的所述第一绝缘膜上，通过插入的第二绝缘膜，设置在所述第一阻挡层上方的薄膜电路元件；通过插入的第三绝缘膜，设置在具有所述薄膜电路元件的所述第二绝缘膜上的第二阻挡层，其中该第二阻挡层覆盖所述薄膜电路元件，并形成地电位层、电源电位层和电磁波吸收层中的一个；在具有所述第二阻挡层的所述第三绝缘膜上，通过插入的第四绝缘膜，设置在所述第二阻挡层的上方，并被连接至所述连接垫的重布线；电连接至所述重布线的柱状电极；及设置在除所述柱状电极之外的所述半导体基底的整个上表面，使所述柱状电极的上端面暴露于外部的密封膜。由于第一地电位层起到防止该薄膜电路元件和该电路元件形成区域上的一振荡电路等之间的串扰的阻挡层的作用，该薄膜电路元件可被自由地定位而没有限制。而且，第二地电位层起到防止该薄膜电路元件和该重布线之间的串扰的阻挡层的作用，该重布线可被自由地定位而没有限制。
本发明的其他目的和优点将在以下的描述中被给出，且部分是显而易见的，或可通过实践本发明而被理解。本发明的这些目的和优点可通过以下具体指出的手段和组合而被实现和获得。
附图说明
结合在此并构成说明书的一部分的附图连同以上给出的概述和以下给出的对优选实施例的详细描述，用于解释本发明的原理，一起说明了本发明的优选实施例。
图1A是概略地说明根据本发明的第一实施例的半导体装置的截面视图；
图1B是沿图1A中的线1B-1B截取的截面视图；
图1C是沿图1A中的线1C-1C截取的截面视图；
图2A是概略地说明根据本发明的第二实施例的半导体装置的截面视图；
图2B是沿图2A中的线2B-2B截取的截面视图，其中一薄膜电感器被用作为该半导体装置中的一薄膜电路元件；
图2C是沿图2A中的线2C-2C截取的截面视图，其中一薄膜SAW(表面声波)滤波器被用作为根据本发明的第三实施例的薄膜电路元件；
图3A是概略地说明根据本发明的第四实施例的半导体装置的截面视图；
图3B是沿图3A中的线3B-3B截取的截面视图；
图4A是概略地说明根据本发明的第五实施例的半导体装置的截面视图；
图4B是沿图4A中的线4B-4B截取的截面视图；
图5是概略地说明根据本发明的第六实施例的半导体装置的截面视图；
图6是概略地说明根据本发明的第七实施例的半导体装置的截面视图；
图7A是概略地说明根据一现有技术的结构的具有重布线的一半导体装置的截面视图；
图7B是沿图7A中的线7B-7B截取的截面视图。
具体实施方式
下面将参照附图，根据实施例对根据本发明的一半导体装置及其制造方法进行详细描述。
图1A是概略地说明根据本发明的第一实施例的半导体装置的截面视图。图1B是在连接垫部分17被去除的状态下，沿图1A中的线1B-1B截取的截面视图。该半导体装置具有一半导体基底11。
该半导体基底11具有一矩形，如图1B所示。由图1B中的点划线确定的一中央区域用作为电路元件形成区域12。当该半导体装置是一用于驱动液晶显示面板的LSI时，一振荡电路、一调节器电路、一LC驱动器电路等(尽管未示出)被设置在电路元件形成区域12内。多个连接垫13被设置在该电路元件形成区域12外侧上的半导体基底11的上表面上。各连接垫13由从半导体装置11的电路元件形成区域12延伸出的一布线段13a的一端部分形成。各连接垫13经该布线段13a被连接至该LC驱动器电路等。
除了各连接垫的一中央部分外，在半导体基底11的上表面和各连接垫13的上表面上设置氧化硅等的第一绝缘膜14。该连接垫13的中央部分经由第一绝缘膜14确定的一开口部分15被暴露出。如图1B所示，有多个这样被暴露出的连接垫13的部分。在电路元件形成区域12中的第一绝缘膜14的上方，设置一导电材料的地电位层16以从被连接至一地电位的连接垫13中的一个的暴露出的上表面延伸出。因此，如图1C所示，电路元件形成区域12被覆盖有地电位层16，图1C是在第二绝缘膜18被去除的状态下，沿图1A中的线1C-1C截取的截面视图。在此情况下，连接至地电位的连接垫13上的层16的部分构成一连接垫部分16a，且在其他的连接垫13上设置连接垫部分17。
在除了其中央部分以外的连接垫部分16a、17上、和在第一绝缘膜14及地电位层16上设置由聚酰亚胺等形成的第二绝缘膜18。连接垫部分16a、17的中央部分经第二绝缘膜18中形成的开口部分被分别暴露出。设置一重布线段20以在电路元件形成区域12中的地电位层16上的第二绝缘膜18的上方，从各连接垫部分16a、17的暴露出的中央上表面延伸出。重布线段20的一远端部分构成一外部连接垫部分20a。在外部连接垫部分20a的上表面上设置一柱状电极21。被连接至与连接垫部分16a连接的重布线段20的柱状电极21中的一个用作为一地电极且被电连接至地电位层16。在除了柱状电极21以外的组件的整个上表面上设置环氧树脂等的一密封膜22。
如上所述，在该半导体装置中，重布线段20被设置在地电位层16的上方，该地电位层16被形成在电路元件形成区域12中的第一绝缘层14上。第二绝缘膜18被定位在地电位层16和重布线段20之间。因此，即使重布线段20与电路元件形成区域12中设置的振荡电路等重叠，它们通过用作为一阻挡层的地电位层16而被电绝缘且在它们之间没有串扰发生。因此，可自由而没有限制地配置重布线段20。
将参照图2A描述根据本发明的第二实施例的半导体装置。在该半导体装置中，带有开口部分19的第二绝缘膜18和其下面的部分具有与图1A中所示的第一实施例相同的结构。这些元件由相同的参考数字表示，因此省略对其的描述。在第二实施例中，如图2B或沿图2A中的线2B-2B截取的截面视图所示，设置由矩形—螺旋弹簧形成的薄膜电感器31以从连接垫部分17中的预定的一个的上表面延伸到电路元件形成区域12中的地电位层16上的第二绝缘膜18上。在此情况下，薄膜电感器31的两端部分构成连接垫部分31a、31b。在另一连接垫部分17上设置连接垫部分32。分别在连接垫部分31a、31b、32的上表面上设置柱状电极21。设置在连接垫部分31a、31b上的两柱状电极21起到薄膜电感器31的端子的作用。在除了柱状电极21以外的组件的整个上表面上设置环氧树脂等的一密封膜22。
如上所述，在该半导体装置中，通过其间的第二绝缘膜18，在地电位层16上设置薄膜电感器31，该第二绝缘膜18被形成在电路元件形成区域12上方，其间插入有第一绝缘层14。因此，即使薄膜电感器31与电路元件形成区域12中设置的振荡电路等重叠，它们通过用作为一阻挡层的地电位层16而被电绝缘且在它们之间没有串扰发生。因此，可自由而没有限制地配置薄膜电感器31。
将参照图2C描述根据本发明的第三实施例的半导体装置。象图2B一样，图2C是图2A中沿线2C-2C截取的截面视图。设置包括一对交错的齿形布线段的一薄膜SAW(表面声波)滤波器41以从连接垫部分17中的预定的两个的上表面延伸到电路元件形成区域12中的地电位层16上的第二绝缘膜18上。在此情况下，象第二实施例，借助于用作为阻挡层的地电位层16，该薄膜SAW滤波器41可以没有限制地被自由地配置。
具体地，在根据第二和第三实施例的半导体装置中，在带有插入的绝缘膜的一电路元件形成区域中设置由单层布线形成的一薄膜电路元件，且在该绝缘层和该电路元件形成区域之间设置用作为用于防止串扰的一地电位层。因此，该薄膜电路元件可被自由地配置。
将参照图3A描述根据本发明的第四实施例的半导体装置。在该半导体装置中，带有开口部分19的第二绝缘膜18和其下面的部分具有与图1A中所示的第一实施例相同的结构。这些元件由相同的参考数字表示，因此省略对其的描述。在第四实施例中，如图3B或沿图3A中的线3B-3B截取的截面视图所示(图中第三绝缘膜53和其上的元件被去除)，设置由弯曲布线形成的初级导体层51以从预定的两个连接垫部分的上表面延伸到电路元件形成区域12中的地电位层16上的第二绝缘膜18上。在此情况下，定位在两连接垫部分17上的，初级导体层51的两端部分构成连接垫部分51a、51b。而且，在其他的连接垫部分17上设置连接垫部分52。分别在除了它们的中央部分以外的连接垫部分51a、51b、52的那些部分上、和在第二绝缘膜18及初级导体层51的上表面上设置聚酰亚胺等的第三绝缘膜53。连接垫部分51a、51b、52的中央部分经由第三绝缘膜53中形成的开口部分54被暴露出。设置由弯曲布线形成的次级导体层55以使从预定的两个连接垫部分52的上表面延伸到第三绝缘膜53的上表面上并基本与初级导体层51重叠。导体层51、55和设置在它们之间的第三绝缘膜5构成一薄膜变压器50。在其他的连接垫部分52上设置连接垫56和连接垫部分51a、51b，且柱状电极21被设置在这些连接垫56的上表面上。在此情况下，预定的四个柱状电极21用作为薄膜变压器50的端子。在除了柱状电极21以外的组件的整个上表面上设置环氧树脂等的一密封膜22。
如上所述，在该半导体装置中，由两导体层51、55和居中的第三绝缘膜53构成的薄膜变压器50被设置在地电位层16的上方，该地电位层16被形成在电路元件形成区域12的上方，其间插入有第一绝缘层14，第二绝缘膜18位于地电位层16和薄膜变压器50之间。由于设置用作为阻挡层的地电位层，即使薄膜变压器50与电路元件形成区域12中设置的振荡电路等重叠，它们之间没有串扰发生。因此，可自由而没有限制地配置薄膜变压器50。
将参照图4A描述根据本发明的第五实施例的半导体装置。在该半导体装置中，带有开口部分19的第二绝缘膜18和其下面的部分具有与图1A中所示的第一实施例相同的结构。这些元件由相同的参考数字表示，因此省略对其的描述。在第五实施例中，如图4B或沿图4A中的线4B-4B截取的截面视图所示(图中密封膜22被去除)，在第二绝缘膜18上设置相对大的方形下部导体层61以通过膜18基本面对电路元件形成区域12中的地电位层16。导体层16具有延伸到连接垫部分17中的预定的一个的上表面的突出。通过一插入的方形绝缘层62，在下部导体层61上设置一相对小的方形上部导体层63。两导体层61、63和其间的绝缘层62构成一薄膜电容器60。
被电连接至该连接垫17的下部导体层61的该部分被形成为一连接垫部分61a。在其他的连接垫17上设置连接垫部分64。在连接垫部分61a、64和上部导体层63的上表面上设置柱状电极21。在此情况下，设置在连接垫部分61a和上部导体层63上的两柱状电极21构成薄膜电容器60的端子。在除了柱状电极21以外的组件的整个上表面上设置环氧树脂等的一密封膜22。
如上所述，在该半导体装置中，由两导体层61、63和居中的第三绝缘层62构成的薄膜电容器60被设置在地电位层16上，该地电位层16被形成在电路元件形成区域12中，其间插入有第一绝缘层14，第二绝缘膜18位于地电位层16和薄膜电容器60之间。由于设置用作为阻挡层的地电位层16，即使薄膜电容器60与电路元件形成区域12中设置的振荡电路等重叠，它们之间没有串扰发生。因此，可自由而没有限制地配置薄膜电容器60。
特别地，在根据第四和第五实施例的半导体装置中，在电路元件形成区域上设置由多个布线层和多个绝缘层形成的一薄膜电路元件，其间插入有一绝缘膜，并在该绝缘层和该电路元件形成区域之间设置用作为一用于防止串扰的阻挡层的地电位层。因此，可自由配置该薄膜电路元件。
图5是概略地说明根据本发明的第六实施例的半导体装置的截面视图。在该半导体装置中，带有开口部分19的第二绝缘膜18和其下面的部分具有与图1A中所示的第一实施例相同的结构。这些元件由相同的参考数字表示，因此省略对其的描述。在第六实施例中，例如，在第二绝缘膜18上设置图2C中示出的薄膜SAW滤波器41。聚酰亚胺等的一第三绝缘膜71覆盖该薄膜SAW滤波器41。在第三绝缘膜71上设置一第二地电位层72。在第二地电位层72上设置聚酰亚胺等的一第四绝缘膜73以覆盖其。与图1A中所示的相同的重布线段20被设置在第四绝缘膜73上并分别电连接至连接垫13。在重布线段20上设置柱状电极21，且在除了柱状电极21以外的组件的整个上表面上设置环氧树脂等的一密封膜22。
在该结构中，由于设置了用作为第一阻挡层的第一地电位层16，例如薄膜SAW滤波器41的薄膜电路元件与电路元件形成区域12中设置的振荡电路等之间的串扰被防止，且该薄膜电路元件可被定位而无限制。而且，由于设置了用作为第二阻挡层的第二地电位层72，例如薄膜SAW滤波器41的薄膜电路元件与重布线段20之间的串扰被防止，且该重布线段20可被定位而无限制。
图6是概略地说明根据本发明的第七实施例的半导体装置的截面视图。在该半导体装置中，半导体基底上的元件具有与图1A中所示的第一实施例相同的结构。这些元件由相同的参考数字表示，因此省略对其的描述。在半导体基底11的下表面上设置一膜样电容器82，其间带有粘结剂81。该膜样电容器82包括一绝缘膜83和层叠在该绝缘膜83的上及下表面上的导体层84、85。例如膜样电阻器的一平面电路元件可代替膜样电容器82并结合至半导体基底11的下表面。在第七实施例中，设置在半导体基底11上的上部具有与第一实施例相同的结构但无需说，它可被第二至第六实施例中的结构所替代。
在上述实施例中，在半导体基底上设置薄膜电感器、薄膜SAW滤波器、薄膜变压器或薄膜电容器，带有插入的地电位层。然而，例如微带线或MMIC(微波单片集成电路)的薄膜电路元件也可被使用。在上述实施例中，该地电位层被设置作为用于防止串扰的阻挡层。然而，该地电位层可被一电源电位层或一多层薄膜结构的电磁波吸收层所替代。
其他的优点和改型对于本领域的熟练技术人员是显而易见的。因此本发明从其更广范围来讲并不限于以上示出和描述的具体细节和代表性实施例。不脱离由后附权利要求及其等同物限定的本发明的精神或范围，本领域的熟练技术人员可作出各种改型。

Claims (9)

1、一种半导体装置，包括：
具有电路元件形成区域和连接垫的半导体基底；
通过插入的第一绝缘膜，设置在所述电路元件形成区域上的阻挡层，其中该阻挡层覆盖所述电路元件形成区域，并形成地电位层、电源电位层和电磁波吸收层中的一个；
在具有所述阻挡层的所述第一绝缘膜上，通过插入的第二绝缘膜，设置在所述阻挡层上方，并被电连接至所述连接垫的重布线；
电连接至所述重布线的柱状电极；及
设置在除所述柱状电极之外的所述半导体基底的整个上表面，使所述柱状电极的上端面暴露于外部的密封膜。
2、根据权利要求1所述的半导体装置，还包括结合至所述半导体基底的下表面上的平面电路元件，其中该平面电路元件包括膜样电容器和膜样电阻器中的一个。
3、一种半导体装置，包括：
具有电路元件形成区域和连接垫的半导体基底；
通过插入的第一绝缘膜，设置在所述电路元件形成区域上的阻挡层，其中该阻挡层覆盖所述电路元件形成区域，并形成地电位层、电源电位层和电磁波吸收层中的一个；
在具有所述阻挡层的所述第一绝缘膜上，通过插入的第二绝缘膜，设置在所述阻挡层上方的薄膜电路元件；
电连接至所述连接垫的柱状电极；及
设置在除所述柱状电极之外的所述半导体基底的整个上表面，使所述柱状电极的上端面暴露于外部的密封膜。
4、根据权利要求3所述的半导体装置，所述薄膜电路元件具有至少一绝缘膜和设置有插入的所述绝缘膜的至少一导体层。
5、根据权利要求3所述的半导体装置，其中所述薄膜电路元件包括薄膜电感器、薄膜变压器、薄膜电容器、薄膜表面声波滤波器、微带线、和微波单片集成电路中的一个。
6、根据权利要求3所述的半导体装置，还包括结合至所述半导体基底的下表面上的平面电路元件，其中该平面电路元件包括膜样电容器和膜样电阻器中的一个。
7、一种半导体装置，包括：
具有电路元件形成区域和连接垫的半导体基底；
通过插入的第一绝缘膜，设置在所述电路元件形成区域上的第一阻挡层，其中该第一阻挡层覆盖所述电路元件形成区域，并形成地电位层、电源电位层和电磁波吸收层中的一个；
在具有所述第一阻挡层的所述第一绝缘膜上，通过插入的第二绝缘膜，设置在所述第一阻挡层上方的薄膜电路元件；
通过插入的第三绝缘膜，设置在具有所述薄膜电路元件的所述第二绝缘膜上的第二阻挡层，其中该第二阻挡层覆盖所述薄膜电路元件，并形成地电位层、电源电位层和电磁波吸收层中的一个；
在具有所述第二阻挡层的所述第三绝缘膜上，通过插入的第四绝缘膜，设置在所述第二阻挡层的上方，并被连接至所述连接垫的重布线；
电连接至所述重布线的柱状电极；及
设置在除所述柱状电极之外的所述半导体基底的整个上表面，使所述柱状电极的上端面暴露于外部的密封膜。
8、根据权利要求7所述的半导体装置，其中所述薄膜电路元件包括薄膜电感器、薄膜变压器、薄膜电容器、薄膜表面声波滤波器、微带线、和微波单片集成电路中的一个。
9、根据权利要求7所述的半导体装置，还包括结合至所述半导体基底的下表面上的平面电路元件，其中所述平面电路元件包括膜样电容器和膜样电阻器中的一个。
CNB001008633A 1999-02-15 2000-02-15 半导体装置 Expired - Lifetime CN1162908C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP03575999A JP3465617B2 (ja) 1999-02-15 1999-02-15 半導体装置
JP35759/1999 1999-02-15

Publications (2)

Publication Number Publication Date
CN1264178A CN1264178A (zh) 2000-08-23
CN1162908C true CN1162908C (zh) 2004-08-18

Family

ID=12450785

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001008633A Expired - Lifetime CN1162908C (zh) 1999-02-15 2000-02-15 半导体装置

Country Status (6)

Country Link
US (3) US6545354B1 (zh)
JP (1) JP3465617B2 (zh)
KR (1) KR100533517B1 (zh)
CN (1) CN1162908C (zh)
HK (1) HK1029443A1 (zh)
TW (1) TW455959B (zh)

Families Citing this family (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6869870B2 (en) * 1998-12-21 2005-03-22 Megic Corporation High performance system-on-chip discrete components using post passivation process
US7531417B2 (en) * 1998-12-21 2009-05-12 Megica Corporation High performance system-on-chip passive device using post passivation process
US6495442B1 (en) 2000-10-18 2002-12-17 Magic Corporation Post passivation interconnection schemes on top of the IC chips
US8421158B2 (en) * 1998-12-21 2013-04-16 Megica Corporation Chip structure with a passive device and method for forming the same
US6303423B1 (en) * 1998-12-21 2001-10-16 Megic Corporation Method for forming high performance system-on-chip using post passivation process
US7381642B2 (en) * 2004-09-23 2008-06-03 Megica Corporation Top layers of metal for integrated circuits
US8178435B2 (en) * 1998-12-21 2012-05-15 Megica Corporation High performance system-on-chip inductor using post passivation process
US6965165B2 (en) 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
JP3465617B2 (ja) 1999-02-15 2003-11-10 カシオ計算機株式会社 半導体装置
SG99939A1 (en) * 2000-08-11 2003-11-27 Casio Computer Co Ltd Semiconductor device
US7271489B2 (en) * 2003-10-15 2007-09-18 Megica Corporation Post passivation interconnection schemes on top of the IC chips
US7372161B2 (en) * 2000-10-18 2008-05-13 Megica Corporation Post passivation interconnection schemes on top of the IC chips
KR20020070739A (ko) * 2001-03-03 2002-09-11 삼성전자 주식회사 단일 칩 고주파 집적회로 및 그 제조 방법
JP3939504B2 (ja) * 2001-04-17 2007-07-04 カシオ計算機株式会社 半導体装置並びにその製造方法および実装構造
TW563142B (en) * 2001-07-12 2003-11-21 Hitachi Ltd Thin film capacitor, and electronic circuit component
US6759275B1 (en) * 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
JP2003158214A (ja) * 2001-11-26 2003-05-30 Matsushita Electric Ind Co Ltd 半導体モジュール
JP3792635B2 (ja) 2001-12-14 2006-07-05 富士通株式会社 電子装置
TW517361B (en) * 2001-12-31 2003-01-11 Megic Corp Chip package structure and its manufacture process
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW503496B (en) * 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
TW584950B (en) * 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TW544882B (en) * 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
TW577160B (en) * 2002-02-04 2004-02-21 Casio Computer Co Ltd Semiconductor device and manufacturing method thereof
JP3616605B2 (ja) 2002-04-03 2005-02-02 沖電気工業株式会社 半導体装置
JP3529050B2 (ja) * 2002-07-12 2004-05-24 沖電気工業株式会社 半導体装置の製造方法
JP2004129224A (ja) * 2002-07-31 2004-04-22 Murata Mfg Co Ltd 圧電部品およびその製造方法
CA2464078C (en) * 2002-08-09 2010-01-26 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
JP4126389B2 (ja) * 2002-09-20 2008-07-30 カシオ計算機株式会社 半導体パッケージの製造方法
US7285867B2 (en) * 2002-11-08 2007-10-23 Casio Computer Co., Ltd. Wiring structure on semiconductor substrate and method of fabricating the same
WO2004047174A1 (ja) * 2002-11-21 2004-06-03 Fujitsu Limited 高q値インダクタンスを有する半導体集積回路装置
JP3808030B2 (ja) * 2002-11-28 2006-08-09 沖電気工業株式会社 半導体装置及びその製造方法
JP3888302B2 (ja) * 2002-12-24 2007-02-28 カシオ計算機株式会社 半導体装置
JP2004214561A (ja) * 2003-01-08 2004-07-29 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP3767821B2 (ja) * 2003-01-22 2006-04-19 松下電器産業株式会社 半導体装置の設計方法
US7319277B2 (en) * 2003-05-08 2008-01-15 Megica Corporation Chip structure with redistribution traces
TWI236763B (en) * 2003-05-27 2005-07-21 Megic Corp High performance system-on-chip inductor using post passivation process
JP4513302B2 (ja) * 2003-10-07 2010-07-28 カシオ計算機株式会社 半導体装置
US7919864B2 (en) * 2003-10-13 2011-04-05 Stmicroelectronics S.A. Forming of the last metallization level of an integrated circuit
US7459790B2 (en) * 2003-10-15 2008-12-02 Megica Corporation Post passivation interconnection schemes on top of the IC chips
JP2005123378A (ja) * 2003-10-16 2005-05-12 Sony Corp 半導体装置およびその製造方法
CN1624919A (zh) * 2003-12-05 2005-06-08 三星电子株式会社 具有整体连接器接触件的晶片级电子模块及其制造方法
US7394161B2 (en) * 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
US7209025B2 (en) * 2003-12-15 2007-04-24 Intel Corporation Multilayer inductor with shielding plane
TWI296154B (en) * 2004-01-27 2008-04-21 Casio Computer Co Ltd Optical sensor module
US7808073B2 (en) * 2004-03-31 2010-10-05 Casio Computer Co., Ltd. Network electronic component, semiconductor device incorporating network electronic component, and methods of manufacturing both
DE102005026229B4 (de) * 2004-06-08 2006-12-07 Samsung Electronics Co., Ltd., Suwon Halbleiter-Package, das ein Neuverteilungsmuster enthält, und Verfahren zu dessen Herstellung
US8008775B2 (en) 2004-09-09 2011-08-30 Megica Corporation Post passivation interconnection structures
US7423346B2 (en) * 2004-09-09 2008-09-09 Megica Corporation Post passivation interconnection process and structures
US7355282B2 (en) 2004-09-09 2008-04-08 Megica Corporation Post passivation interconnection process and structures
US7521805B2 (en) * 2004-10-12 2009-04-21 Megica Corp. Post passivation interconnection schemes on top of the IC chips
JP4431747B2 (ja) 2004-10-22 2010-03-17 富士通株式会社 半導体装置の製造方法
US20060091496A1 (en) * 2004-10-28 2006-05-04 Hewlett-Packard Development Company, Lp Metal-insulator-metal device
KR100642643B1 (ko) * 2005-03-18 2006-11-10 삼성전자주식회사 내부회로의 전원/접지선들과 직접 접속되는 재배치된전원/접지선들을 갖는 반도체 칩들 및 그 제조방법들
US8384189B2 (en) 2005-03-29 2013-02-26 Megica Corporation High performance system-on-chip using post passivation process
JP4784141B2 (ja) * 2005-04-27 2011-10-05 カシオ計算機株式会社 半導体装置の製造方法
US7468545B2 (en) * 2005-05-06 2008-12-23 Megica Corporation Post passivation structure for a semiconductor device and packaging process for same
US7470927B2 (en) * 2005-05-18 2008-12-30 Megica Corporation Semiconductor chip with coil element over passivation layer
US7582556B2 (en) 2005-06-24 2009-09-01 Megica Corporation Circuitry component and method for forming the same
CN1901161B (zh) * 2005-07-22 2010-10-27 米辑电子股份有限公司 连续电镀制作线路组件的方法及线路组件结构
US7473999B2 (en) * 2005-09-23 2009-01-06 Megica Corporation Semiconductor chip and process for forming the same
JP2007134359A (ja) * 2005-11-08 2007-05-31 Casio Comput Co Ltd 半導体装置およびその製造方法
US20080088016A1 (en) * 2006-02-14 2008-04-17 Ming-Ling Ho Chip with bump structure
US20070187821A1 (en) * 2006-02-14 2007-08-16 Ming-Ling Ho Chip with bump structure
US7449772B2 (en) 2006-05-19 2008-11-11 Casio Computer Co., Ltd. Chip-type electronic component including thin-film circuit elements
JP5138260B2 (ja) * 2006-05-19 2013-02-06 株式会社テラミクロス チップ型電子部品
JP2008159820A (ja) * 2006-12-22 2008-07-10 Tdk Corp 電子部品の一括実装方法、及び電子部品内蔵基板の製造方法
US8749021B2 (en) * 2006-12-26 2014-06-10 Megit Acquisition Corp. Voltage regulator integrated with semiconductor chip
TWI336922B (en) * 2007-01-12 2011-02-01 Via Tech Inc Spiral inductor with multi-trace structure
JP2008226945A (ja) * 2007-03-09 2008-09-25 Casio Comput Co Ltd 半導体装置およびその製造方法
CN100511640C (zh) * 2007-03-21 2009-07-08 威盛电子股份有限公司 具有多重导线结构的螺旋电感元件
JP4679553B2 (ja) * 2007-07-23 2011-04-27 イビデン株式会社 半導体チップ
JP4659805B2 (ja) * 2007-10-05 2011-03-30 Ｏｋｉセミコンダクタ株式会社 半導体装置
US8253523B2 (en) * 2007-10-12 2012-08-28 Via Technologies, Inc. Spiral inductor device
TWI379322B (en) * 2007-10-12 2012-12-11 Via Tech Inc Spiral inductor device
DE202008005708U1 (de) * 2008-04-24 2008-07-10 Vishay Semiconductor Gmbh Oberflächenmontierbares elektronisches Bauelement
US8196533B2 (en) * 2008-10-27 2012-06-12 Kentucky-Tennessee Clay Co. Methods for operating a fluidized-bed reactor
WO2010075447A1 (en) 2008-12-26 2010-07-01 Megica Corporation Chip packages with power management integrated circuits and related techniques
JP2010232230A (ja) * 2009-03-25 2010-10-14 Casio Computer Co Ltd 半導体装置およびその製造方法
JP5424747B2 (ja) 2009-07-06 2014-02-26 ラピスセミコンダクタ株式会社 半導体装置
JP2009246404A (ja) * 2009-07-30 2009-10-22 Casio Comput Co Ltd 半導体装置の製造方法
EP2302675A1 (en) * 2009-09-29 2011-03-30 STMicroelectronics (Grenoble 2) SAS Electronic circuit with an inductor
US8536672B2 (en) * 2010-03-19 2013-09-17 Xintec, Inc. Image sensor package and fabrication method thereof
JP5486376B2 (ja) * 2010-03-31 2014-05-07 ルネサスエレクトロニクス株式会社 半導体装置
US20130146345A1 (en) * 2011-12-12 2013-06-13 Kazuki KAJIHARA Printed wiring board and method for manufacturing the same
US9171798B2 (en) * 2013-01-25 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for transmission lines in packages
KR102022277B1 (ko) * 2013-06-13 2019-09-18 가부시키가이샤 무라타 세이사쿠쇼 필터장치 및 듀플렉서
JP6019367B2 (ja) * 2015-01-13 2016-11-02 株式会社野田スクリーン 半導体装置
US10707171B2 (en) * 2015-12-22 2020-07-07 Intel Corporation Ultra small molded module integrated with die by module-on-wafer assembly
CN105575825A (zh) * 2015-12-24 2016-05-11 合肥祖安投资合伙企业(有限合伙) 芯片封装方法及封装组件
CN107768320A (zh) * 2016-08-18 2018-03-06 恒劲科技股份有限公司 电子封装件及其制法
GB2585536A (en) * 2018-02-13 2021-01-13 Cirrus Logic Int Semiconductor Ltd Fabrication of integrated circuit including passive electrical component
US11315891B2 (en) 2018-03-23 2022-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming semiconductor packages having a die with an encapsulant
CN110473792B (zh) * 2019-09-02 2021-04-02 电子科技大学 一种用于集成电路晶圆级封装的重构方法
CN114267676A (zh) * 2020-09-16 2022-04-01 长鑫存储技术有限公司 动态随机存储器及其制造方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4322778A (en) 1980-01-25 1982-03-30 International Business Machines Corp. High performance semiconductor package assembly
US4617193A (en) * 1983-06-16 1986-10-14 Digital Equipment Corporation Planar interconnect for integrated circuits
US4811082A (en) 1986-11-12 1989-03-07 International Business Machines Corporation High performance integrated circuit packaging structure
DE3641299A1 (de) * 1986-12-03 1988-06-16 Philips Patentverwaltung Integrierte halbleiter-schaltung mit mehrlagenverdrahtung
JPH02254748A (ja) * 1989-03-28 1990-10-15 Seiko Epson Corp 半導体装置
US5317433A (en) 1991-12-02 1994-05-31 Canon Kabushiki Kaisha Image display device with a transistor on one side of insulating layer and liquid crystal on the other side
JP3285919B2 (ja) 1992-02-05 2002-05-27 株式会社東芝 半導体装置
JPH05326315A (ja) * 1992-05-25 1993-12-10 Itochu Fine Chem Kk 薄膜コンデンサおよびその製造装置
WO1994017558A1 (en) 1993-01-29 1994-08-04 The Regents Of The University Of California Monolithic passive component
US5510758A (en) * 1993-04-07 1996-04-23 Matsushita Electric Industrial Co., Ltd. Multilayer microstrip wiring board with a semiconductor device mounted thereon via bumps
JPH0878626A (ja) * 1994-09-06 1996-03-22 Oki Electric Ind Co Ltd 半導体集積回路
US5530288A (en) 1994-10-12 1996-06-25 International Business Machines Corporation Passive interposer including at least one passive electronic component
JP3393420B2 (ja) * 1995-02-28 2003-04-07 ソニー株式会社 半導体装置
US6124606A (en) 1995-06-06 2000-09-26 Ois Optical Imaging Systems, Inc. Method of making a large area imager with improved signal-to-noise ratio
JP3076507B2 (ja) * 1995-06-13 2000-08-14 松下電子工業株式会社 半導体装置、半導体集積回路装置及びその製造方法
JP2904086B2 (ja) 1995-12-27 1999-06-14 日本電気株式会社 半導体装置およびその製造方法
US5990507A (en) * 1996-07-09 1999-11-23 Kabushiki Kaisha Toshiba Semiconductor device having ferroelectric capacitor structures
GB9617885D0 (en) * 1996-08-28 1996-10-09 Philips Electronics Nv Electronic device manufacture
EP0837503A3 (en) * 1996-10-16 1998-07-15 Digital Equipment Corporation Reference plane metallization on an integrated circuit
US6331722B1 (en) 1997-01-18 2001-12-18 Semiconductor Energy Laboratory Co., Ltd. Hybrid circuit and electronic device using same
US5982018A (en) 1997-05-23 1999-11-09 Micron Technology, Inc. Thin film capacitor coupons for memory modules and multi-chip modules
JPH1197525A (ja) * 1997-09-19 1999-04-09 Hitachi Ltd 半導体装置およびその製造方法
US5928968A (en) * 1997-12-22 1999-07-27 Vlsi Technology, Inc. Semiconductor pressure transducer structures and methods for making the same
KR100563122B1 (ko) * 1998-01-30 2006-03-21 다이요 유덴 가부시키가이샤 하이브리드 모듈 및 그 제조방법 및 그 설치방법
US6108212A (en) 1998-06-05 2000-08-22 Motorola, Inc. Surface-mount device package having an integral passive component
US6140155A (en) * 1998-12-24 2000-10-31 Casio Computer Co., Ltd. Method of manufacturing semiconductor device using dry photoresist film
US6274937B1 (en) 1999-02-01 2001-08-14 Micron Technology, Inc. Silicon multi-chip module packaging with integrated passive components and method of making
US6180976B1 (en) 1999-02-02 2001-01-30 Conexant Systems, Inc. Thin-film capacitors and methods for forming the same
JP3465617B2 (ja) * 1999-02-15 2003-11-10 カシオ計算機株式会社 半導体装置
US6031293A (en) * 1999-04-26 2000-02-29 United Microelectronics Corporation Package-free bonding pad structure
JP2001060664A (ja) 1999-08-23 2001-03-06 Mitsubishi Electric Corp 半導体装置
SG99939A1 (en) 2000-08-11 2003-11-27 Casio Computer Co Ltd Semiconductor device

Also Published As

Publication number Publication date
KR20000071342A (ko) 2000-11-25
USRE41511E1 (en) 2010-08-17
KR100533517B1 (ko) 2005-12-06
JP2000235979A (ja) 2000-08-29
US20030038331A1 (en) 2003-02-27
JP3465617B2 (ja) 2003-11-10
HK1029443A1 (en) 2001-03-30
US6870256B2 (en) 2005-03-22
CN1264178A (zh) 2000-08-23
US6545354B1 (en) 2003-04-08
TW455959B (en) 2001-09-21

Similar Documents

Publication Publication Date Title
CN1162908C (zh) 半导体装置
CN1071930C (zh) 对陶瓷芯片型熔断器的改进
CN1306601C (zh) 半导体封装及其制造方法
US5901050A (en) Wired base plate and package for electronic parts
CN1093318C (zh) 半导体装置及其制造方法
JP2721093B2 (ja) 半導体装置
US7233480B2 (en) Capacitor and method for manufacturing the same
US7193263B2 (en) Electronic component having an integrated passive electronic component and associated production method
CN1742372A (zh) 集成电路组合件
CN1848417A (zh) 接合垫结构及其形成方法
CN1893077A (zh) 半导体装置
CN1855468A (zh) 焊垫结构与半导体装置
CN1591841A (zh) 带式电路基板及使用该带式电路基板的半导体芯片封装
CN1291495C (zh) 半导体器件
CN104517952B (zh) 功率半导体模块和用于制造功率半导体模块的方法
CN1568543A (zh) 半导体元件
KR930004248B1 (ko) 반도체소자패키지 및 반도체소자패키지 탑재배선회로기판
JPH088393A (ja) 半導体装置
US20230253341A1 (en) Circuit module
WO2022071235A1 (ja) 回路モジュール
CN2872796Y (zh) 电子组装体
CN1087495C (zh) 胶带自动粘结式胶带
CN1750259A (zh) 多芯片封装的导线架、其制造方法及其封装构造
CN1499629A (zh) 半导体装置
JP3896838B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1029443

Country of ref document: HK

ASS Succession or assignment of patent right

Owner name: ZHAOZHUANGWEI CO., LTD.

Free format text: FORMER OWNER: CASIO COMPUTER CO., LTD.

Effective date: 20120316

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120316

Address after: Tokyo, Japan

Patentee after: Zhaozhuang Micro Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: CASIO COMPUTER Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170405

Address after: Kagawa

Patentee after: AOI ELECTRONICS Co.,Ltd.

Address before: Kanagawa

Patentee before: Zhao Tan Jing Co.,Ltd.

Effective date of registration: 20170405

Address after: Kanagawa

Patentee after: Zhao Tan Jing Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Zhaozhuang Micro Co.,Ltd.

CX01 Expiry of patent term

Granted publication date: 20040818

CX01 Expiry of patent term