CN1168237C - 移动通信系统中的分量解码器及其方法 - Google Patents

Abstract

这里提供一种解码器和一种解码方法，用于在移动通信系统中将经过使用递归系统卷积码(RSC)调制的数据解码。在所述解码器中，一个分支量度计算电路(BMC)计算与多个输入符号相关联的分支量度(BM)。一个增加-比较-选择电路(ACS)接收BM和前面的路径量度(PM)，并且在第一个时间瞬间产生多个路径选择位和包含该多个路径选择位和可靠性信息的LLR(最大似然率)数据。一个最大似然(ML)状态搜索器在一个行和列的阵列中具有多个信元，这些行和列依照编码器的格构相互连接，每一行的信元具有一个处理时间Ds，用于输出与代表响应路径选择位的ML路径的ML状态值相同的最后一列的信元的值。一个延迟器将接收自ACS的LLR数据延迟时间Ds。一个LLR更新电路在行和列的阵列中具有多个依照解码器的格构连接的处理单元(PE)，每一行中的PE具有一个处理时间D_L，用于在一个时间瞬间(第一个时间瞬间，大约Ds+D_L)，响应于接收自延迟器的延迟的LLR，从PE产生更新的LLR值。一个选择器基于ML状态值选择更新过的LLR值中的一个。

Description

移动通信系统中的分量解码器及其方法

                          发明背景

1.发明领域

本发明一般涉及移动通信系统中的解码器和解码方法，更具体地说，涉及一种分量解码器，及其用于将使用Turbo码调制的数据解码的方法，其中，Turbo码使用递归系统卷积码(RSC)。

2.相关技术说明

信道码在例如象卫星系统、W-CDMA(宽带CDMA)和CDMA2000的移动通信系统中，广泛地用于可靠的数据通信。信道码包括卷积码和Turbo码。通常，使用基于最大似然(ML)解码的维特比算法(Viterbi Algorithm)将卷积码解码。维特比算法接受软值输入，并产生硬判决值。然而，在许多情况下，为了通过串联解码提高性能，要求有软输出解码器。关于这一点，已经提出了许多方案，用于获得软输出或者已解码符号的可靠性。有两种公知的软输入/软输出(SISO)解码方法，即，MAP(最大后验概率)解码算法，以及SOVA(软输出维特比算法)。MAP算法被认为是在位误码率(BER)方面最好的，因为它与后验概率协力产生硬判决值，但是，这是以应用复杂作为代价的。J.Hagenauer在1989年提出将维特比算法归纳于其中的SOVA方案。SOVA输出一个硬判决值和可靠性信息，就是说，软输出也同硬判决值发生联系。然而，Hagenauer没有提供SOVA方案的实际配置和操作。

同传统的维特比算法相比较，SOVA产生硬判决结果值和关于硬判决的可靠性信息。也就是说，软输出提供已解码的符号的可靠性和已解码的符号的极性，-1或+1，用于后续的解码。为了得到上述的可靠性信息，SOVA为保留路径(SP)和竞争路径(CP)计算路径量度(path metrics)(PM)，并且产生SP的PM和CP的PM之间的差值的绝对值并作为可靠性信息。可靠性信息δ由

δ＝a×|PM_s-PM_c|，a＞0        ……(1)给出。

使用与在普通维特比算法中相同的方式计算PM。

为了详细描述SOVA，假定一个格构(trellis)，其中有S＝2^K-1(K是约束长度)个状态，每个状态都有两个分支进入。

在普通维比特算法中，给予足够的延迟W，所有的保留路径合并为一条路径。W也用作状态单元窗口的尺寸。也就是，状态单元窗口尺寸W设定为足够大，所有的保留路径就合并为一条路径。该路径叫作最大似然(ML)路径。维特比算法选择由公式(2)计算出来的m个PM中最小的，用以选择一个在给定时间K、在该路径上的状态S_K。

$\mathrm{Pm}=\mathrm{MIN}\left\{\frac{E_s}{N_o}\underset{j=k-W}{\overset{k}{\mathrm{\Σ}}}\underset{n=1}{\overset{N}{\mathrm{\Σ}}}{({Y_{\mathrm{jm}}}^{\left(m\right)}-{x_{\mathrm{jm}}}^{\left(m\right)})}^2\right\}$

其中m＝1，2     ……(2)

此处的x_in ^(m)是一个在第m条路径的一个分支上、在时间j的一个N位码的符号的第n位，y_in ^(m)是一个在代码符号x_jn ^(m)的位置上的一个接收的代码符号，E_s/N_o是信号噪声比。使用P_m选择第m个路径的概率，也就是，在公式(2)中，选择路径1或路径2的概率由

Pr＝{path＝m}≈e^-Pm其中，m＝1，2       ……(3)给出。如果在公式(3)中，具有较小的PM的路径是1，则维特比算法选择路径1。这里，选择一条错误路径的概率由下式计算：

$P_{\mathrm{sk}}=\frac{e^{-P_2}}{e^{-P_1}+e^{-P_2}}=\frac{1}{1+e^{\mathrm{\Δ}}}---\left(4\right)$

此处的Δ＝P₂-P₁＞0。在时间j，令路径1和路径2上的信息位分别为U_j ⁽¹⁾和U_j ⁽²⁾。这样，维特比算法在所有的U_j ⁽¹⁾≠U_j ⁽²⁾的位置(e⁰，e¹，e²，…，e^n-1)上总共产生h个错误。如果两条路径在长度δ_m(δ_m≤Wm)之后相遇，则对于长度δ_m，存在h个不同的信息位和(δ_m-h)个相同的信息位。在同路径1关联的前面的错误判决概率P_j被存储的情况下，假设已经选择路径1，P_j可以通过

P_j←P_j(1-P_sh)+(1-P_j)P_sk        ……(5)更新。

在公式(5)中，P_j(1-P_sh)是选择一条正确路径的概率，而(1-P_j)P_sk是选择一条错误路径的概率。公式(5)显示了通过将正确路径选择概率添加到错误路径选择概率中而更新概率。这样的迭代更新操作通过一个对数似然率(LLR)实现，该对数似然率表示为

$L_j=\log \left(\frac{1-P_j}{P_j}\right)---\left(6\right)$

L_j←min(L_j，Δ/α)

此处，Δ为P₂-P₁，而α是一个常数。

总之，在保留路径(路径1)和竞争路径(路径2)上估计的信息位不同，即，U_j ⁽¹⁾≠U_j ⁽²⁾的情况下，SOVA仅当在时间j的LLR小于前面的LLR时才进行更新操作。

图1举例说明了LLR在具有四种状态的格构上更新。更加明确地说，从时间t1到时间t2，信息位在保留路径(路径1)和竞争路径(路径2)上是相同的。LLR更新并不应用于这种状态转换。另一方面，从t2到t3和从t3到t4，这两条路径的信息位是不同的，LLR为此更新。在t3和t4，LLR同前面的LLR比较，并且，如果该LLR小于前面的LLR，就更新之。

上述的SOVA方案可以通过跟踪返回(trace-back)或者链式返回(chain-back)SOVA(在下文中称为TBSOVA)来实现。在TBSOVA中每次解码时，一个ML路径以窗口大小W追踪返回。导致的解码延迟带来在高速应用情况下的实施问题，例如，移动终端。

                         本发明概述

因此，本发明的一个目的是，提供一种装置和方法，用于在移动通信系统中，通过RESOVA(寄存器交换SOVA)将Turbo编码的数据解码。

本发明的另一个目的是，提供一种RESOVA解码装置和方法，用于在移动通信系统中，将Turbo编码的数据和卷积编码的数据解码。

本发明的另一个目的是，提供一种RESOVA解码装置和方法，它们在移动通信系统中，在用于接收经Turbo编码或卷积编码的数据的接收器中，减少解码延迟和对存储器大小的要求。

本发明的另一个目的是，提供一种移动通信系统中的RESOVA解码装置和方法，其中，ML状态搜索窗口(ML状态单元窗口)在同任意时间k相关的时间(k-Ds)输出一个ML状态值，并且，在分量解码器上的LLR更新窗口大约在时间(k-Ds-D_L)输出一个基于ML状态值选择的LLR。

本发明的另一个目的是，提供一种移动通信系统中的RESOVA解码装置和方法，其中，具有一个ML状态搜索窗口和一个LLR更新窗口的分量解码器接收一个虚拟的代码，用于增加在框(frame)的边界的ML状态搜索的精确性，并且以ML状态搜索窗口的尺寸进一步在框的边界执行ML状态搜索。

上述目的可以通过提供用于将接收自发射机的数据解码的解码器和解码方法实现。在移动通信系统中，使用RSC对该数据编码。在解码器中，分支量度计算电路(BMC)计算与多个输入符号相关联的分支量度值(BM)。增加比较选择电路(add-compare-select circuit)(ACS)接收BM和前面的路径量度值(PM)，并在第一个时间瞬间(time instant)产生多个路径选择位和包括多个路径选择位和可靠信息的LLR(对数似然率)数据。最大似然(ML)状态搜索器在一个依照编码格构相互连接的行和列的阵列中具有多个信元，每一行上的信元具有处理时间Ds，用于输出同响应于路径选择器的代表ML路径的ML状态值相同的、在最后一列的信元的值。延迟器将从ACS接收到的LLR数据延迟Ds时间。在具有依照编码格构连接的行和列的阵列中，LLR更新电路具有多个处理单元(PE)，每一行上的PE具有处理时间D_L，用于响应从延迟器接收的延迟的LLR数据，在一个时间瞬间(第一个时间瞬间大约为Ds+D_L)从PE产生更新的LLR的值。选择器基于ML状态值选择出一个更新的LLR值。

                       附图的简要说明

通过参照附图进行详细描述，将会更清楚地理解本发明的上述以及其它的目的、特点和优点，其中：

图1是一个格构图，用于描述应用到本发明的一个LLR更新方法；

图2是依照本发明的一个实施例的RESOVA解码器的方框图；

图3说明了一种在如图2所示的RESOVA解码器中将一个LLR信元同一个状态信元同步的方法；

图4是一个格构图，用于说明在如图2所示的RESOVA解码器中，状态信元窗口和LLR信元窗口的解码过程；

图5是一个流程图，用于说明图2所示的RESOVA解码器的全部操作；

图6说明图2所示的BMC的结构；

图7是图2所示的ACS的方框图；

图8是图7所示的分量ACS的方框图；

图9说明在依照本发明的格构图中有八种状态的情况下，图2所示的PM存储器(PMM)的结构；

图10A说明图2所示的ML状态搜索器的结构；

图10B说明图10A所示的存储信元的结构；

图11A说明图2所示的LLR更新器；

图11B说明图11A所示的处理单元(PE)的结构；

图12A说明图2所示的延迟器的结构；

图12B说明图12A所示的存储信元的结构；

图13是一个格构图，用于解释当依照本发明的另一个实施例，在RESOVA解码器中收到虚拟符号的情况下，在ML状态搜索窗口和LLR更新窗口的解码过程；以及

图14是一个依照本发明的第二个实施例、带有虚拟编码符号的输入的RESOVA解码器的方框图。

                     优选实施例的详细说明

以下，参照附图来详细说明本发明的实施例。在下面的描述中，没有将公知的功能或结构加以详细的描述，因为这些详细描述可能在不必要的细节上混淆本发明。

将给出基于RESOVA的解码器的配置和操作的详细描述，其中，RESOVA是在到目前为止所提出的解码方案中性能表现最好的。

图2是依照本发明的一个实施例的RESOVA解码器的方框图。参照图2，一个RESOVA解码器100在控制器117的控制下操作，并且由从时钟发生器118接收到的时钟信号激活。依照本发明，时钟发生器118在控制器117的控制下产生时钟控制信号，并且将其提供给RESOVA解码器100。应该理解的是，将不再结合控制器117的控制操作和时钟发生器118产生的时钟信号描述RESOVA解码器100。

在本发明中，我们假定一个1/3Turbo编码器具有三个存储器(即，k＝4)。在收到已解调的编码符号r0(k)、r1(k)和r2(k)时，分支量度计算器BMC 101为在当前时间瞬间(k)的状态和前面的时间瞬间的状态之间的所有的可能的路径计算分支量度(BM)。在实际实施时，一旦当前状态为已知，就可以容易地在格构中检测出前面的状态。在卷积码或者Turbo码情况下，为每个由前面的状态转换而来的状态产生两个BM。就所给的八种状态，在任意一个时间瞬间，有两条分支进入每一个状态，并且为所有可能的路径计算出16个BM。这些BM是关联度量的集合，也就是，所有存储在BMC中的可能的码字c0、c1和c2与收到的编码符号r0、r1和r2的关联。已经存储在BMC中的码字是由在格构中的编码发生器多项式g(x)产生的所有可能的码字。例如，在编码率R＝1/3时，每个状态的一个BM可以由关于c0、c1、c2∈{0，1}的八种不同组合的公式(7)表述。当可以为每一个状态产生两个BM时，八个码字可以通过组合c0、c1和c2产生。从而，虚拟要求(virtually required)八个BMC101。八个BM同时提供给ACS 103。

$\mathrm{BM}=(1-2\×c0)\×r0+(1-2\×c1)\×r1+(1-2\×c2)\×r2$

$=\underset{i=0}{\overset{n}{\mathrm{\Σ}}}\{(1-2\×c_i)\×r_i\}n=\mathrm{0,1,2}---\left(7\right)$

其中，上一行通过使用编码符号c0、c1和c2和接收到的编码符号r0、r1和r2来表达BM的计算，而下一行为上一行公式的归纳形式。编码符号c0、c1和c2是接收器可以识别的、并且每一个都有为0或者1的值。接收到的编码符号r0、r1和r2是接收器从发射机收到的。接收到的编码符号(r0、r1、r2)具有软值。在Turbo码的情况下，依照本发明，r0为8位，而r1和r2都为6位。r0为8位是因为在解码过程中产生的外来信息加入到了系统编码符号中。在初始解码时，外来信息为0位，因此，收到6位系统码，作为r0。图6说明了为一个状态使用公式(7)的BMC 101。倍增器121通过BMC存储的编码符号c0、c1和c2将接收到的编码符号r0、r1和r2倍增，并且输出M0、M1和M2到加法器123。因此，除了r0在初始解码时是6位外，加法器123的输出也是8位。

当图6所示的BMC101的结构在硬件中实际使用时，忽略倍增，而M0、M1和M2通过基于码字(c0、c1、c2)倒转输入符号位来获得。表1显示在6位二进制系统中的一个BMC操作。参照表1，如果码字为0，则在BMC操作过程中，输入符号位没有变化。如果码字为1，则每个输入符号位倒转，并且加上000001。

(表1)

假定收到的样本为[r0r1r2]			2的补码中内积的例子
					r0r1r2	(1-2*ci)	BMC操作	假定ri＝[011111]＝(+31)
(000)	(+++)	+r0+r1+r2	如果ci＝0	ci*ri＝[011111]＝(+31)
					(001)	(++-)	+r0+r1-r2	如果cI＝1	ri*ri＝[100000]+[000001]＝[100001]＝(-31)
(010)	(+-+)	+r0-r1+r2	假定ri＝[011111]＝(-31)
					(011)	(+--)	+r0-r1-r2	如果cI＝0	ci*ri＝[10001]＝(-31)
(100)	(-++)	-r0+r1+r2	如果cI＝1	ci*rI＝[011110]+[000001]＝[011111]＝(+31)
					(101)	(-+-)	-r0+r1-r2	假定ri＝[000000]＝(0)
(110)	(--+)	-r0-r1+r2	如果cI＝0	ci*rI＝[000000]＝(0)
					(111)	(---)	-r0-r1-r2	如果cI＝0	ci*rI＝[111111]+[000001]＝[000000]＝(0)

下面将参照图7和图8详细描述ACS 103。

图7是依照本发明实施例、在具有八个状态的格构的情况下ACS 103的方框图。在图7中，ACS 103具有八个分量ACS 125。这就意味着，增加、比较和选择同时为这八种状态发生。ACS 103从BMC 101接收到八个BM(BMO到BM7)，每一个BM有b位，并从路径量度存储器(PMM)105接收前面的可操作ACS(ACS-operated)路径量度(PM)PM0到PM7。依照格构上的状态关系，分量ACS(#0到#7)在BM(BM0到BM7)中为每个状态分别接收两个。用于来到相应的状态的上分支的量度称为BM_U；而用于来到相应的状态的下分支的量度称为BM_L。分量ACS(#0到#7)也依照在格构中的连接状态，分别接收同BM_U和BM_L相对应的PM_U和PM_L。如前所述，每一个分量ACS 125同BM_U和BM_L、PM_U和PM_L的连接是由格构中的状态关系确定的。

为了给所有可能的状态计算在当前时间瞬间的PM，需要选择用于每个状态的两个假定(保留路径和竞争路径)设置中的一个。下一个路径量度(NPM)是通过使用在可能转移到特定状态的前一个时间瞬间的两种状态的给定的BM_U和BM_L与PM_U和PM_L，通过：

ADD

NPM_U：＝PM_U+BM_U

NPM_L：＝PM_L+BM_L

比较和选择

IF(PM_U＜PM_L)PM＝PM_L；ELSE PM：PM_U    ……(8)

图8是分量ACS 125的详细的方框图。参照图8，分量ACS 125具有两个加法器126和127、一个比较器129、一个选择器121和一个可靠性信息计算器122。第一加法器126将BM_U和PM_U相加，而第二加法器127将BM_L和PM_L相加。比较器129比较第一与第二加法器126与127的输出，并且输出一个用以指示上行或下行路径的路径选择位到可靠性信息计算器122和选择器121。可靠性信息计算器122从第一与第二加法器126与127的输出中计算出可靠性信息δ。可靠性信息计算器122通过将可靠性信息δ加到从比较器129接收到的路径选择位中而输出一个LLR。可靠性信息δ通过δ＝α×|PM_U-PM_L|，α＞0         ……(9)给出。其中，α是一个常量，1/2。依照本发明，可靠性信息δ不是通过保留路径和竞争路径，而是通过上部和下部的PMs，即PM_U和PM_L计算出来的。

如上所述，可靠性信息计算器122输出包括路径选择位加δ的可靠性数据(LLR)。可靠性数据(LLR)包括一个在MSB(最高有效位)上的路径选择位和从LSB(最低有效位)开始的(n-1)位δ。代表在LLR的MSB上的一个符号位或估计的信息位的路径选择位仅当编码器使用RSC时才能使用。这是因为，在典型的卷积码的情况下，到达同一状态的两条路径的输入信息具有一个相等的值。例如，如果在两条路径中的一条上的输入信息为0，则在另一条路径上的输入信息也为0。相反，在递归迭代卷积码的情况下，信息位0导致通过进入特定状态的两条路径其中之一到该特定状态的转移状态，以及，信息位1导致通过另一条路径到该状态的转移状态。这里，需要定义上行/下行(低)路径选择。例如，路径选择位1或0可以定义为上分叉和下分叉，反之亦然。选择器121从第一和第二加法器126和127接收PM，以及从比较器129接收路径选择位，并且选择其中一个PM作为状态值。总之，ACS 103输出八个LLR和八个状态值，用于下一个时间瞬间。

PMM 105存储接收自ACS 103的PM值。图9说明了具有八个状态、每个状态由八位表达的PMM的结构。PMM 105存储同八个状态相关联的8位PM值，这些PM信息值是在当前时间瞬间计算出来的，并且在下一个时间瞬间将存储的PM值作为前面的PM值提交给ACS 103。更具体地说，每个分量PMM，PMM0到PMM7都是一个八位寄存器。分量PMM PMM0存储着接收自ACS 103的8位PM值，PMM0。以同样方式，分量PMM PMM1到PMM7分别存储着接收自ACS 103的8位PM值，PMM1到PMM7。

一个ML状态搜索器107具有标记为给定状态的状态值，从ACS 103并行地接收路径选择位序列，并且通过寄存器互换方法在状态值中搜索一个ML状态值。

图10A是一个依照本发明实施例的ML状态搜索器107的方框图。基于寄存器互换方案的ML状态搜索器的配置和操作公开在韩国申请第1998-62713号中，它可以作为本发明的参考。ML状态搜索器107包括多个在一个行和列的阵列中的信元和多个路径选择线路。每一个路径选择线路连接到一个相应的行信元，用于接收路径选择位。阵列中的多个信元被连接，以便每一个信元都依照通过编码器的发生多项式预先确定的格构从前一个信元接收两个状态值，而信元的第一列除外。第一列中的信元接收两个输入值，上输入值和下输入值，如图10a所示。每一列上的一个信元基于收到的相应路径选择位存储两个输入状态值中的一个，并且，依照格构的状态关系，在下一个时间瞬间将存储的状态值馈给下一列中相应行的两个信元。通过在预定时间连续运行上述过程，在一个特定列的信元中的状态值在某个特定的时间点会聚为相同的值。该会聚值是一个ML状态值。在ML搜索器107的末端列，将该会聚值作为ML状态输出。ML搜索器107为搜索该ML状态获取时钟时间D_s(例如，4×k，此处，k＝解码器存储器数量+1)。

例如，有八个状态，ML状态搜索器107在第一行、第一列的信元收到0和1；在第二行、第一列的信元收到2和3；在第三行、第一列的信元收到4和5；在第四行、第一列的信元收到6和7。第一列、第五至八行的信元的输入同第一列、第一至四行的信元的输入是相同的。在第一列的每一个信元基于一个依照时钟信号从相应的选择线路接收到的路径选择位选择状态值中的一个，并且依照格构中状态关系将选择的状态值馈给下一列中的信元。在一个预先确定的时间(Ds)迭代运行所述过程，最后一列信元的状态值输出相同的会聚值，0到7中的一个状态值。例如，如果一个会聚值为5，在最后一列的信元就有相同的状态值，5。这里，5被确定为一个ML状态值。ML状态搜索器107具有一个时间延迟Ds，用来在第一列中接收初始状态值，将它们会聚为一个状态值，并且从最右边的列输出会聚值。

图10B说明了在ML状态搜索器107中的信元的结构。该信元具有一个选择器和一个寄存器存储器。选择器具有两个输入端口，用来从前面的信元或者初始输入中接收状态值；以及一个选择端口，用于接收一个路径选择位。即，信元基于路径选择位选择两个输入状态值中的一个，并且将所选择的状态值存储在寄存器存储器中。存储器通过一个输入时钟输出该状态值。

再回来参照图2，延迟器109为每一个状态从ACS 103中接收n位的LLR、一位路径选择位和n-1位可靠性信息δ，并且通过包含在ML状态搜索器107中的延迟器，将输入延迟Ds。图12A说明了具有存储器信元的延迟器109的结构，存储器信元构成八行，与状态的数量相同。为了输出收到的LLR，延迟器109使用时间延迟Ds将收到的LLR延迟。图12B说明了一个充当缓冲器的分量存储器信元的结构。该存储器信元接收LLR并存储预先确定的时间延迟，并且通过一个时钟信号将该LLR输出到下一个存储器信元。LLR更新器111从延迟器109接收延迟了Ds的LLR，将该LLR同前面的LLR比较，并且，如果该LLR比前面的小，则更新该LLR。

图11A说明了具有处理单元(PE)和多个初始输入值，即0.d_max或1.d_max，的LLR更新器111的结构，所述的处理单元构成数目同状态数目相同的列和行。d_max是由最大量化电平(例如127，7位)确定的。因此，初始输入值用8位表示(其中，MSB位0或1，而且其它位都是1)。该LLR更新器111获取D_L时钟周期(例如，16×k，此处k＝编码器存储器的数量(3)+1＝4)。参照图11A，LLR更新器111，作为RESOVA信元的修正，在行和列的阵列中具有PE，并且有多个选择行。选择行接收路径选择位和δ并且并行连接到相应行中的PE。LLR更新器111并不更新一位的硬判决值，而是更新一个(n)位软值，LLR。因此，带有LLR更新器111的内部数据通信线路是(n)位的。这里，n-1位代表δ，而另外一位代表一个路径选择位。同样，每个PE包括用来更新前面的LLR的逻辑。LLR更新器111在每个时钟信号从时钟发生器118产生时，从延迟器109接收Ds(或Ds-1)时钟延迟的LLR值。这些LLR已经在Ds(或Ds-1)时钟消逝前通过ACS操作为八个状态计算出来。除选择线路外，每个PE有两个输入端口。如图11A所示，第一列的每个PE通过上(或下)输入端口接收信息位0，并通过下(或上)输入端口接收信息位1。在其它列的每个PE都依照格构结构连接到前面列的两个PE中，用于接收前面的PE的值。

下面将参照图11B详细描述PE的配置和操作。需要首先指出的是，将LLR定义为n-1位δ和1位路径选择器。参照图11B，一个PE通过上输入端口和下输入端口从前面的PE接收两个(n)位LLR。例外情况是，在第一列的的每个PE接收(n)位初始输入值。第一个复用器141从依照格构连接到PE的前面行中的PE接收两个LLR的两个路径选择位(分别是，第一和第二选择位)，并且基于接收自相应选择线路的一个路径选择位(称作第三路径选择位)选择路径选择位中的一个。第二个复用器143通过它的两个输入端口接收两个LLR的两个n-1位δ值，并且基于第三路径选择位选择其中一个δ值。比较器147将从第二个复用器143接收到的n-1位δ值同当前通过相对应的选择线路接收到的一个LLR的δ值比较。令从第二个复用器143接收到的δ值为“a”，当前通过选择线路在PE接收的δ值为“b”。如果a大于b，则比较器47输出一个高信号1(或低信号)，以及，如果b大于a，则其输出一个低信号0(或高信号)。一个“异或”门145对接收自前面PE的两个路径选择位执行互斥“或”运算。比较器147和“异或”门145的输出都是一位。一个“与”门149对加法器145和比较器147的输出执行“与选通”操作。第三个复用器151从第二个复用器143接收n-1位δ值，以及从选择线路接收n-1位δ值，并且基于“与”门149的输出选择其中的一个δ值作为选择信号。存储器146和148分别存储第一个复用器141和第三个复用器151的输出。从存储器148输出的选择位和从存储器146输出的δ值构成一个更新的(n)位LLR。

回来参照图2，LLR选择器113从LLR更新器111接收八个更新过的LLR，并且基于接收自ML状态搜索器107的ML状态值选择其中的一个LLR。例如，LLR选择器113从状态搜索器107接收会聚值5，并输出第五个更新的LLR。输出缓冲器115顺序地缓冲由选择器113选择的LLR。在本发明中，使用两个滑动窗口来更有效地使用存储器并减少解码时间延迟。一个滑动窗口是由ML状态搜索器107操纵的状态搜索窗口Ds，用于搜索ML状态值；另一个是由LLR更新器111操纵的LLR更新窗口D_L，用于输出最优LLR。ML状态搜索窗口在一个约为Ds的时间延迟后搜索ML状态值，而LLR更新窗口从多个更新的LLR中根据ML状态值选择一个更新的LLR并且在约为Ds+D_L的时间延迟后输出所选择的LLR。图3说明ML状态搜索窗口与LLR更新窗口在时间上的操作关系，以及图4说明当一个ML状态值和一个LLR值在ML状态搜索窗口和LLR更新窗口的操作中输出时的时间点。令ACS操作发生于时间K。则，ML状态值在(K-Ds+1)时间延迟后输出，如图3所示。最优LLR是在当ML状态值更新并输出时的时间点选择的，并且该最优LLR在从时间(K-Ds+1)经历(D_L+1)的时间延迟后输出。因为更新的LLR是从时间K经历时间延迟(D_L+Ds-2)后输出的，所以最终LLR是从时间K经历时间延迟(K-D_L-Ds+2)后输出。

图5是一个流程图，用来说明依照本发明的RESOVA解码器的操作。参照图5，如果没有来自系统的时钟信号，则，延迟器109、PMM 105、ML状态搜索器107和LLR更新器111通过在步骤501中重置它们来初始化它们的信元或者PE。在接收到时钟信号时，BMC101在步骤503从输入缓冲器(未显示)接收输入数据。在步骤505中，BMC 101使用解码器知晓的输入数据和码字为在前一个时间瞬间的状态和当前时间瞬间的状态之间的路径计算BM，并且将该BM馈给ACS 103。在步骤510，ACS 103获得同每一个来自BM的状态相关联的上行(上输入端口)和下行(下输入端口)PM，并且通过公式(9)计算出可靠性信息，并计算出LLR。

更详细地描述步骤510，ACS 103在步骤506计算LLR和路径选择位；在步骤507使用BM计算PM；在步骤508将PM规格化。PM规格化是为了防止PM值溢出，而在该PM大于一个预先确定的值时，从该PM中减去一个预先确定的值的过程。详见韩国专利申请第1998-062724号。ACS 103在步骤511将LLR馈给延迟器109，而在步骤513将路径选择位馈给ML状态搜索器107。路径选择位是通过硬判决为各个状态估计的信息。延迟器109将LLR延迟Ds(为搜索ML状态的延迟)，并将延迟的LLR馈给LLR更新器111，而ML状态搜索器107依照路径选择位搜索ML状态值。在步骤515中，用类似于图1的格构所示的方法，LLR更新器111接收延迟的LLR并且更新LLR。在步骤517中，LLR选择器113接收更新的LLR，基于接受自ML状态搜索器107的ML状态值选择其中的一个，并且在输出缓冲区115中将所选择的LLR缓冲。

控制器117在步骤519将CLK的数量增加1，并且在步骤521确定CLK是否大于框架长度。如果CLK大于框架长度，控制器117结束解码操作，而如果它小于框架长度，则控制器117迭代运行步骤503至步骤519。

在本发明前面的实施例中，当ML状态搜索窗口到达框架边界时，使用零终止(zero-termination)结束基于框架的操作。在这种情况下，只有一个在ML状态搜索窗口的输出边(output side)的ML状态被输出，而在ML状态搜索窗口中的其它ML状态则不被输出。

因此，依照本发明的另一个实施例，RESOVA解码器如此配置，以便在ML状态搜索窗口中的所有的ML状态都能被输出。

图3说明了在使用虚拟符号输入的RESOVA解码器中，在ML状态搜索窗口和LLR更新窗口中的解码过程，而图14是依照本发明的第二实施例的一个用于在虚拟码输入情况下解码的RESOVA解码器的方框图。

参照图13，当ML状态搜索窗口到达框架边界时，在时间期间Ds插入虚拟零符号，该时间期间Ds开始于紧跟当ML状态搜索窗口到达框架边界时的时间瞬间的时间瞬间。这样，ML状态搜索窗口和LLR更新窗口的输出边到达框架边界。

图13中的操作应用于图14所示的RESOVA解码器中，并且，将不再描述与图2相同的分量。

在图14中，控制器117检测框架边界并且输出框架边界信号用于指示是否到达框架边界。选择器1401接收一个输入码符号和一个虚拟零符号，并且基于接收自控制器117的框架边界信号选择其中的一个。更详细地说，选择器1401在非框架边界位置选择输入码符号，而在框架边界位置选择虚拟零符号，为Ds时钟时间。信号分离器(DEMUX)1403将接受自选择器1401的序列符号多路分解至r0、r1和r2，并且将它们馈给用于框架边界的BMC 100。为了让ML状态搜索窗口的输出边在框架边界后面达到框架边界，在时间期间Ds将虚拟零符号提供给解码器100。

通过使用基于RESOVA的ML状态搜索窗口和LLR更新窗口，同TBSOVA相比，依照本发明的RESOVA解码器通过无时间延迟地搜索ML状态减少了解码延迟，并且，通过避免在搜索ML状态中使用存储器需求而降低了存储器的大小。更进一步讲，在ML状态搜索窗口的尺寸的框架边界处进一步执行ML状态搜索操作，在框架边界没有零终止。因此可以实现更精确地解码。

尽管参照特定优选实施例说明和描述了本发明，但是，本领域的技术人员能够理解的是，多种形式上的和细节上的变化可以通过附加的权利要求，无须改变本发明宗旨和范围而作出。

Claims (12)

1、一种解码器，包括：

一个分支量度计算电路(BMC)，用于响应于一次输入的k个值，计算2^k个分支量度(BM)，此处的k与编码器的存储器的个数相同；

一个增加-比较-选择电路(ACS)，用于接收BM和前面的路径量度(PM)，并且产生2^k个LLR(对数似然率)，每个LLR包含相应的路径选择位和可靠性信息；

一个最大似然(ML)状态搜索器，用于顺序接收来自ACS的路径选择位序列，在Ds时钟期间，依照具有预先确定的初始值的路径选择位搜索ML状态，并且将其中一个初始值作为ML状态输出；

一个延迟器，用于在一个时钟期间从ACS接收LLR，并在Ds时钟期间延迟该LLR；

一个LLR更新器，用于从延迟期间接收LLR，并且在DL时钟期间通过连续使用已接收的相应路径选择位和可靠性信息更新LLR；以及

一个选择器，用于依照ML状态值选择已更新的LLR值中的一个。

2、如权利要求1所述的解码器，其中，通过将分支量度同前面的路径量度相加而获得当前路径量度。

3、如权利要求1所述的解码器，其中，ACS包括：

第一加法器，用于依照由编码器发生多项式确定的格构接收第一个BM和第一个PM，将接收的第一个BM和PM相加，并输出第一个相加后的值；

第二加法器，用于依照上述格构接收第二个BM和第二个PM，将接收的第二个BM和PM相加，并输出第二个相加后的值；

一个比较器，用于接收第一个和第二个相加后的值，比较这两个接收到的值，并基于该比较产生路径选择位；

一个可靠性信息计算器，用于接收第一个和第二个相加后的值和路径选择位，并且计算出可靠性信息；和

一个选择器，用于接收第一个和第二个相加后的值以及路径选择位，并且选择相加后的值中的一个作为下一个路径量度(NPM)。

4、如权利要求3所述的解码器，其中可靠性信息(δ)是基于从第二个相加后的值中减去第一个相加后的值而获得的。

5、如权利要求4所述的解码器，其中可靠性信息(δ)是由

δ＝α*|PM_U-PM_L|

计算出来的，其中α是常量，PM_U是上部路径量度，且PM_L是下部路径量度。

6、一种在移动通信系统的接收器中的解码方法，包括步骤：

通过二进制计算多个具有所有可能的码字的输入符号来计算多个分支量度(BM)；

通过对BM和前面的路径度量(PM)上运行增加-比较-选择操作，在时间瞬间K产生下一批PM、可靠性信息和一个路径选择位；

在从时间瞬间K开始的时间期间Ds之后，基于在Ds期间由增加-比较-选择操作产生的路径选择位输出一个最大似然(ML)状态；

将LLR(对数似然率)从时间瞬间K延迟时间Ds，每一个LLR包括可靠性信息和相关的路径选择位；

在D_L期间，使用多个可靠性信息和路径选择位，更新经Ds延迟的LLR；以及

基于ML状态在更新过的LLR中选择一个更新过的LLR值。

7、如权利要求6所述的解码方法，其中产生步骤包括步骤：

依照由编码器发生多项式确定的格构，通过将前面的PM同接收到的BM相加计算当前PM；

使用PM产生路径选择位；

使用PM计算可靠性信息；和

通过将路径选择位加入到可靠性信息来产生LLR值。

8、如权利要求7所述的解码方法，其中可靠性信息(δ)是基于从第二个相加后的值中减去第一个相加后的值而获得的。

9、如权利要求8所述的解码方法，其中可靠性信息(δ)是由

δ＝α*|PM_U-PM_L|

计算出来的，其中α是常量，PM_U是上部路径量度，且PM_L是下部路径量度。

10、一种在移动通信系统的接收器中的解码方法，包括步骤：

通过使用多个具有所有可能的码字的符号计算多个分支量度(BM)；

通过对BM和前面的路径度量(PM)运行增加-比较-选择操作，在时间瞬间K产生下一批PM、LLR(对数似然率)，每个LLR包括可靠性信息和一个路径选择位；

在从时间瞬间K开始的时间期间Ds中接收路径选择位，并且在时间瞬间Ds输出最大似然(ML)状态值；以及

使用在时间瞬间DL产生的多个可靠性信息和路径选择位更新LLR；以及

输出一个基于ML状态值而选择的更新过的LLR。

11、一种turbo码解码器，包括：

一个分支量度计算电路(BMC)，用于通过使用多个具有所有可能的码字的输入符号来计算分支度量(BM)；

一个增加-比较-选择电路(ACS)，用于接收BM和在前面的ACS操作中产生的前面的路径度量(PM)，并且在第一个时间瞬间产生多个路径选择位和多个可靠性信息；

一个最大似然(ML)状态搜索器，用于使用第一个时间期接收自ACS的路径选择位序列来搜索代表ML路径的ML状态值；

一个LLR(对数似然率)更新器，用于在第二个时间期间通过使用路径选择位序列和多个可靠性信息来更新可靠性信息；以及

一个选择器，用于通过使用ML状态值选择一个更新过的可靠性值。

12、一种turbo码解码方法，包括步骤：

通过使用多个具有所有可能码字的输入符号来计算分支量度(BM)；

接收BM和由前面的增加-比较-选择电路(ACS)操作产生的前面的路径度量(PM)；

在第一个时间瞬间产生多个路径选择位和多个可靠性信息；

在第一个时间期间，使用路径选择位序列搜索一个代表最大似然(ML)路径的ML状态值；

在第二个时间期间，通过使用路径选择位序列和多个可靠性信息来更新可靠性信息；以及

通过使用ML状态值，选择一个更新过的可靠性值。

Images