CN1168572A

CN1168572A - 无线电发射装置

Info

Publication number: CN1168572A
Application number: CN97113089A
Authority: CN
Inventors: 丹尼尔·迪基; 戴维·赫什伯格
Original assignee: Continental Electronics Corp
Current assignee: Continental Electronics Corp
Priority date: 1996-04-12
Filing date: 1997-04-12
Publication date: 1997-12-24
Also published as: EP0801465B1; EP0801465A1; ES2147422T3; US6032028A; CA2202317A1; DE69702325D1; MX9702753A

Abstract

一种FM发射机包括I和Q通道，每个通道获得一个基带正弦波，该基带正弦波具有一个由语音和/或音乐广播信息幅值确定的频率和具有标称的相同最大值。每个正弦波驱动一个不同的平衡混频器，每个混频器响应正交相位的载波。混频器的输出被相加以便获得一个频率调制输出波。通道、混频器和与它们相关的电路趋于在输出波中引入不希望的分量。加入到混频输出的偏置、峰值、相位和相对延迟是这样的，以致于不希望的分量实际上从输出波中被消除。

Description

无线电发射装置

本发明总地涉及无线电发射机，更具体地涉及包括带有响应语音和/或音乐广播信息的数字合成器的角度调制器的无线电发射装置。本发明的另一方面涉及一种无线电发射装置，其中载波的不同相位分别与不同的似正弦波组合，后者具有(1)由语音和/或音乐广播信息确定的角，及(2)至少(a)可控DC偏置、(b)可控相位移及(c)可控幅值中的一个，其中这些控制参数补偿组合载波及似正弦波的电路的差分偏差。这些波称为“似正弦”即非真正的正弦，是因为它们是瞬时角度(即相位/频率)调制的，即具有作为广播信息函数的不同周期，而广播信息是受到瞬时变化的。为了简化起见，这些似正弦波在以下的说明中波称为正弦波。本发明的又一方面涉及所谓单边带I-Q调制器，它驱动一个负载并同时一个处理通道或似正弦波的幅值或相位是受调节的。

直接数字合成器(DDS)对于数字地产生角度调制无线电广播信号是有吸引力的装置，这种无线电广播信息例如是被调制来产生频率调制(FM)、编码正交频分多路(COFDM)、正交幅值调制(QAM)、信号边带及独立边带(SSB/ISB)、频移键(FSK)及相移键(PSK)的组合信号的载波频率。本发明是针对FM描述的，但许多原理可用于另外这些类型的信号。

数模(D/A)转换器的技术限制不允许以必要的寄生干扰抑制度(80dB或更好)来产生频道(在美国为88.1至107.9MHz)上包含语音和/或音乐广播信息的FM广播信号。因此，在过去使用模拟技术，在某些低频上产生出FM广播信号并转换到FM广播频带上。

所谓的I/Q电路经常被用来产生单边带调制信号。该I/Q电路包括第一及第二通道，每个通道包括一个混频器。第一及第二通道的混频器被载波的正交相位及包括在调制信息中的正弦波的正交相位驱动。混频器的输出信号被相加来消除一个边带及载波。

产生DDS FM广播信号的一个方式是在低频如几MHz上产生DDSFM信号，然后将该信号外差地升频到工作频率。这将需要单频的转换或多频的转换。

取决于中频(IF)的选择，单频转换需要非常好的模拟带通滤波器。在可变频率系统的情况下，如果载频变化时模拟带通滤波器可能需要重调整。通过使用单边带或所谓“无映射”混频系统可缓解滤波器的要求。

双频转换系统将带一IF频率转换成高的第二IF，例如70或140MHz，可能使用SAW滤波器。这使得该结构仅使用固定滤波器就能执行至工作频率的第二次转换。

与这些传统的数字合成器及频率转换系统相关的问题在于：(1)数模转换器(DAC)的寄生输出及(2)滤波器的失真。DAC的折衷方案是速度作为寄生输出的函数。通常，当DAC运行较快时，其寄生输出增大。相反地，当第一IF降低时，寄生特性改善。

在DAC速度及升频变换系统的复杂性之间还有一个折衷。IF频率愈低，升频转换系统必须愈复杂。相反地，当IF频率升高时，升频变换系统的设计变得容易。

在处理中涉及的滤波器能有助于频率响应及改善组延时的的不规则。此外，SAW滤波器具有“三过渡”反射失真。虽然它们是线性失真，但反射失真作用于非线性调制系统如FM会在解调的调制功能中产生非线性失真。这些失真包括非线性(谐波及内调制)失真，立体声隔离下降，于载波串扰等。

因此，本发明的一个目的是提供用于语音和/或音乐广播信息的新型及改进的角调制发射机，其中对于贯穿标准工作频带的所有载波频率可使用不需调整的相同装置。

本发明的另一目的是提供响应于语音和/或音乐广播信息的新型及改进的角调制无线电发射机，其中可直接应用在基带上具有正比于语音和/或音乐广播信息幅值的角调制率的正弦波，无需对混频器响应于发射载频进行外差转频以产生实际具有没有不同于载波频率上被正弦波角调制偏移的分量的分量的发射输出波。

本发明的另一目的是提供响应语音和/或音乐广播信息的新型及改进的角调制无线电发射机，它包括一个直接数字合成器，用于得到代表在基带上的正弦波的数字信号。

本发明的又一目的是提供响应语音和/或音乐广播信息的新型及改进的角调制无线电发射机，其中该发射机包括用于获得代表正弦波的数字信号的直接数字合成器，其中正弦波具有用以补偿正弦波及载频的模拟组合电路的不完善性的幅值及相位。

本发明的另一目的是提供一种响应语音和/或音乐广播信息的新型及改进的角调制无线电发射机，其中该发射机具有简单的滤波电路及不需要外差转换到中间频率。

本发明的又一目的是提供一种响应语音和/或音乐广播信息的新型及改进的角调制无线电发射机，其中该发射机具有用于存储能获得可变频率正弦波的信号的相对低容量存储器的直接数字合成器。

本发明的另一目的是提供一种响应语音和/或音乐广播信息的新型及改进的角调制无线电发射机，其中该发射机具有用于获得代表寻址一存储器的信号的相位的直接数字合成器，该存储器存储代表正弦波信息的N位字，其中该合成器响应N位字产生出代表正弦波不同相位的幅值的(N+P)位字。

本发明的又一目的是提供一种新型及改进的单边带I/Q调制器，它能被调节以补偿不希望的分量，同时它驱动一负载以响应广播信息。

根据本发明的一个方面，代表语音和/或音乐广播信息的通道上的角调制广播信号通过执行基带上的直接转换提供直接数字合成(DDS)。在此情况下，第一IF频率为零。该DDC产生角度调制信号的正交同相(“I”)及90°相移的(“Q”)基带分量，它们被提供给一对在所需工作频率下与载波源相差90°相位地驱动的混频器。该系统具有以下的优点：

1、DAC工作在比传统系统频率低得多的字速上，例如2.432MHz。这引起了寄生干扰抑制的改善。

2、因为DAC非常慢地运行，DAC比传统系统中使用的数模转换器更精确。十六位的DAC可用来作直接转换；而在传统的系统中使用12位DAC。

3、在直接转换系统中DDS的时钟速率很慢。这适于使用传统数字处理机中的软件而非专用的DDS硬件来执行DDS功能。

4、如果使用高质量混频器及I/Q再生低通滤波器，则不必需从带中滤出寄生混频输出(非谐波)。这使得它能易于获得在美国使用的88.1-107.9MHz载频范围中变化的频率。

由于每种技术均是针对另外技术的折衷，与直接变换相关的问题是：

1、I和Q再生低通滤波器、RF混频器及对该混频器90°相位移驱动中的失配，由此将产生同带寄生映射。

2、RF混频器中的偏移将产生载频馈通分量。

本发明解决了这两个与直接转换系统相关的问题，并使该技术实用。

基于传统的双平衡式RF混频器在温度变化、元件老化等常规条件下可提供约40dB的载波抑制。类似地，单边带混频器通常产生约40dB的边带灵敏度。如果这种具有仅40dB载波抑制及40dB同带映射抑制的混频电路使用在直接转换FM系统中时，FM广播性能勉强够格；1KHz立体声信号测得约0.15％总谐波失真(THD)，及15KHz信号将测得约0.7％THD。

对寄生输出专门有影响的是：

1、产生载波馈通的混频器偏移；

2、产生同带映射的混频器幅值失配；

3、产生同带映射的90°相位差的RF相位偏移；及

4、产生同带映射的I和Q再生低通滤波器之间的幅度及相位的失配。

因此有必要改善普通无映射混频器的性能。

根据本发明的另一方面，这些问题是通过监测混频器正交对的输出以确定是否四个监测参数中的任何参数已失配。可以在校准相位期间或在常规节目调制期间或响应于载波确定输入提供测试信号来执行监控；在该无线电发射机的情况下，载波确定输入是语音或音乐信号。如果混频器被测出失调，则作出交互校正，并最好使用计算机，直到性能达到可接收的水平。

本发明的一个改进方面是：当混频器系统处于完善调整时，无论怎样均不会有包络调制分量；相反地，当这四个预监测的参数中任何参数失调时，包络检测器检测混频器的失调，并接着进行校正该失调的处理。

在出现调制时，载波馈通分量产生具有的幅值正比于不平衡度及频率等于瞬时频率偏差的包络调制分量。在调制期间出现的同带映射也产生了包络调制分量，它具有的幅值正比于相位和/或幅值不平衡度，而频率等于由调制引起的载波的两倍瞬时频率偏差。

当具有的FM载频偏差为高于载波频率的一个正值f_a KHz时，可能有两个主要的不希望的后果：(1)在未调制载波频率f_c上的载波馈通分量，及(2)正载波偏差的同带映射；该同带映射出现在距未调制载波频率一个频率f_a处，这里f_a是所需调制频率；同带映射是在距所需瞬时信号的相反侧f_c上。例如，施加了将引起载波偏移衡量+75KHz的“DC”调制信号，然后任何载波馈通将产生75KHz的包络差拍，它是由包络检测器检测到的。类似地，同带映射将产生150KHz的差拍。

混频器对的性能监测用建立“DC”调制状态的这种测试信号来执行。这具有的优点是不会有任何作为故意或偶然的RF滤波结果的斜率检测(斜率检测可使一包络分量引入到另一完善的FM信号中；但是，如果调制为DC，将没有任何斜率检测。)

由以下来执行调整：

1、在第一相对低的预定偏差频率如1KHz上施加DC调制。

2、在第一预定偏差频率上检测差拍；交互地调节混频器偏差，以使得在使来自载波馈通的第一预定偏差频率上的差拍变为最小。

3、将偏差改变为第二相对低的预定偏差频率，它是第一频率偏差的一半，例如为500Hz。

4、交互地调节Q幅值及RF相位，以使得在来自同带映射的第一预定偏差频率(例如1KHz)上的差别变为最小。

5、将偏差改变到第三相对高的预定偏差频率例如75KHz。

6、检测在两倍第三预定偏差频率上的差拍；调节Q通道基带延时以减少在两倍第三预定偏差频率上的差拍。

7、重复步骤1-6多次，因交互调整。

这些调整将在模拟域或数字域中进行。在数字域中这些调整这样来完成：

1、通过将小数字偏置加到数字合成器的I及Q输出上来校正偏置。

2、通过在两个现有采样中插入一个新的采样进行延时调整。这是利用简单的一阶内插滤波器或更复杂的滤波器来作出的。

3、通过将I或Q信号的小值对另一个作加或减来调整相位。

4、通过调节I及Q通道的相对增益来校正增益失调。

如前所述，这些相同调节也可在广播状态、如发射语音或音乐节目信号(节目状态)下进行。作出该调整，斜率检测可减少或消除。包络检测器仅产生节拍而非任何斜率检测的节目调制。

信号的完整性能够且仅能在存在调制时求值。当节目暂停期间，尤其当无控制的非立体声工作期间，不可能检测到差拍。如果斜率检测被消除，将由混频失衡及I/Q失调引起仅有的包络调制。

对于在节目状态下调节混频器的第一方案包括测量包络调制的量。该调节方案调节若干参数(调制波的DC偏置，调制波的幅值及I和Q通道的延时)中的每个并查看输出信号中的较小包络调制、未改变或较大的包络调制。如果具有较小的包络调制，则保持调节。如果具有未改变或增大的包络调制，则抑制调节、平均地减轻了任何斜率检测，改变节目特性或节目暂停效应。

第二方案基于第一方法通过在包络检测器后增加选择转换高通及低通滤波器作出改进。这些高通及低通滤波器分别具有约30KHz-100KHz和1KHz-10KHz的截止频率。一种简单的交互调节程序将随后进行，但当调节混频器DC偏置，I/Q增益差分及I/Q相位时转换到低通滤波器除外。当调节I/Q差分延时时转换到高通滤波器。使用鉴别高通及低通滤波器的频率缩短了调节时间并增加了调节精度。

在第三调节方案中，使用附加硬件及信号处理，仅检测载波馈通差拍的瞬时频率或同带映射差拍的瞬时频率来抑制任何不希望的斜率检测分量。在该方案中，构成了在瞬时差拍频率上的正交相位信号，它或是等于瞬时偏差或是等于两倍瞬时偏差。该正交相位信号用于检测差拍。包络信号的AC分量乘以两个正交相位信号。每个乘积被低通滤波。最好在数字信号处理器中求出低通滤波乘积的失量和(平方和的均方根)，以便检测差拍的幅值。作为在瞬时偏差频率上的正交相位信号的I和Q信号用来检测载波馈通包络调制差拍。

具有多种方式来形成在两倍偏差频率上的正交信号，所有均涉及到I、Q的积或平方，或它们的和及差。一种方式是将I乘Q。这产生了无DC项的双频分量。

如果I(t)＝cos{p(t)}及Q(t)＝sin{p(t)}，其中p(t)＝角调制函数，

2*I(t)*Q(t)＝2*cos{P(t)}*sin{p(t)}＝sin{2*p(t)}及{I(t)+Q(t)}*{I(t)-Q(t)}＝{cos{p(t)}+sin{p(t)}}*{cos{p(t)}-sin{p(t)}}＝-cos{2*p(t)}

这两个积是在两倍瞬时偏差频率上的正交相位信号。

当调制器在节目状态期间使用动态调节时，仅需用单个混频器系统。但是，当“DC”测试信号用于再校准及经常地调节混频器系统时，需要两个混频器系统来避免节目中断，当一个系统在无线播送时，另一个可用于校准。

在这种双重混频器系统方案中，当一个混频器系统不在校准时最好将这两上混频器系统的输出相组合。如果剩余的同带映射及载波馈通分量是在随机相位和幅值上，将产生了3dB的性能改善。

可以将相数从两{0度(I)及90度(Q)}增加到任意大的数。统计地看，增加相数改善系统性能，因为来自每相的电压(或电流)相干地及线性地相加，但是不希望的映射及馈通分量具有随机相位及幅值，因此仅是它们的功率相加。

此外，通过在工作频率的谐波(N)上操作直接转换混频器，以系数N增大偏差，及在数字分频器中以系数N来分频输出频率能够获得来进一步的改进性能。这将以系数N减小寄生噪音，假定混频器等在谐波频率下工作得如在基频下一样好。寄生噪音的减小为20*1og10(N)dB。

因此，本发明的一个方面涉及一种发射机装置，它响应于代表语音和/或音乐广播信息及具有在发射机载波频率上的频率的载波的信号，其中获得模拟正弦波，每个正弦波具有(a)基本恒定的最大幅值并对于每个波大致相同，(b)由广播信息确定相同角，及(c)通过预定角彼此标称地移动不同相位。模拟处理电路响应于模拟正弦波及载波获得具有的载波频率为广播信息调制频率的输出波形。本发明的特征在于控制模拟正弦波的幅值及相位角，以提供对差分偏差的补偿，该偏差具有由模拟处理电路施加给模拟正弦波影响的趋势，它趋于使输出波降级。

在一个优选实施例中，正弦波的DC偏置是使每个正弦波具有第一恒定频率来控制的。然后每个正弦波的DC偏置被调节，直到在输出波的第一恒定频率上的包络幅值偏差被减到最小为止。正弦波的最大AC幅值是使每个正弦波具有第二恒定频率来控制的，最好它为第一频率的一半。然后调节正弦波的相对最大幅值，直到在第二频率两倍频率上的输出波包络幅值偏差减到最小为止。在第二频率上的正弦波的相对相位受到控制，直到在第二频率上的输出波包络幅值偏差减至最小为止。为了控制从正弦波源到混频装置的相对延时，正弦波频率被改变到第三值。然后调节在等于两倍第三频率的频率上的相对延时量，直到第三频率的包络幅值偏差减至最小为止。如果在这三种频率中的一个选出频率上输出的包络幅值偏差作为操作的结果而下降，操作将被重量。操作持续进行，直到没有输出波形包络偏差的进一步减小为止。

在一个优选实施例中，通过响应于具有由广播信息的顺序采样确定的幅值的第一数字信号源的数字处理电路来获得似正弦波。该数字处理电路获得多个数字输出信号，每个具有代表设有基本恒定最大幅值的正弦波的序列值。该正弦波最好是在约基带频率上由顺序采样的幅值确定的。每个数字信号约代表正弦波的不同相位。

数字处理电路最好包括一个存储器，它载有代表在基带正弦波许多不同相位上的多个泰勒级数系数的值。该系数响应于代表正弦波相位的最高位被读出并与代表另外系数的幅值的位的另外相位相组合。当系数的数目增大时，存储需要量减小，但计算需要量增加。在该优选实施例中，存储器存储在正弦波许多不同相位的每个上的幅值及斜坡值。数字处理电路(a)读出存储器中作为顺序采样的幅值的函数的幅值及斜率值，及(b)将读出的幅值及斜率值相结合来确定每个正弦波的瞬时近似幅值。在考虑以下对本发明尤其结合附图作出的多个实施例的详细说明时将使本发明的上述及另外目的、特征和优点更加阐明。

图1是本发明一个优选实施例的电路框图；

图2是图1中四个SHARCs之间对于SHARCs的连接及串行接口的连接的电路图；

图3是图1中四个SHARCs的电路图，用于连接供给及来自SHARCs的特征位及中断；

图4及5一起是由图2及3中的ShARCs执行的某些操作的流程图；

图6是被包括在图1的FM发射机中的单片486微处理机执行的操作流程图；

图7是使图1中的发射机在广播节目期间校准的第一变型方案；

图8是使图1中的发射机在广播节目期间校准的第二实施例的电路框图，其中在电路中选择地连接低通及高通滤波器以相对图7中所示装置减小校准时间及提供增大的调节精度；

图9是本发明又一实施例的电路框图，它能使图1中的发射机以变型的方式在广播节目期间被校准，其中检测馈通差拍和/或同带映射差拍；

图10是可使用在图9实施例中提供由图1中装置获得的瞬时偏差频率的两频率相乘并保持偏差频率相位关系的装置的电路框图；

图11是图10中所示装置的改型，其中获得在瞬时偏差频率及在两倍瞬时偏差频率上的正交方波；

图12是又一校准装置的电路框图，其中图9中的模拟乘法器被开关调制器取代；及

图13是结合图1发射机中所含微处理机内执行的校准操作的模拟校准电路的电路框图。

现在参照图1，其中具有四个通道，每个包括音频(即语音和/或音乐)广播信息，它们分别地提供给立体声组合处理器11，辅助通信权威机构(SCA)组合处理器13，音频工程协会/欧州广播联盟(AES/EBU)立体声处理器15及AES/EBU SCA1&2处理器17。处理器11和13获得模拟量信号，这些信号由模数转换器19及21转换成16位数字信号。处理器15及17获得16位数字信号。该16位信号代表具有预定电压范围例如为-1伏至+1伏的模拟音频信号。模数转换器19和21以及处理器15和17的输出信号提供给数字处理电路22，该数字处理电路包括数字浮点处理器23，数-数转换器29及31和数模转换器33-39。

数模转换器33-39驱动模拟处理电路40，该电路以源67的频率得到载波。该载波被源11-17提供给数字处理电路22的音频信息频率调制。在美国，载波具有范围为88.1至107.9MHz的频率并响应在其负峰值电压及正峰值电压之间变化的模拟音频信号在-75KHz到+75KHz的范围上被频率调制。

模拟处理电路40包括两个实质上相同的部分42及44。通常这两部分42及44同时地工作并且它们的输出被线性地组合即相加，以产生待发射的波。为了校准两部分42或44中的一个，另一部分将与发射机输出去连接。因为部分42及44相重复，以下的讨论总地仅针对部分42及驱动它的数字处理电路22。可以理解，所述对于部分42及驱动它的电路部分22的操作可用于部分44及驱动它的电路部分22。

在一个优选实施例中，数字处理器23包括四个可从“Analog Devices”得到的类型的“高级哈佛结构芯片”(SHARCS)。处理器23响应提供给它的数字输入信号以驱动两个母线25上的16位数字输出信号。母线25上的信号具有的字速率为2.432MHz。(处理器23也提供两个16位数字输出信号给母线27；母线27上的信号通常具有与母线25上的信号相同的值，故在以下一般不再讨论。)母线25上的信号代表供给处理器23的音频广播信息中获得的正弦信号的正交I及Q相的幅值。母线25上的数字信号是时间上交错的信号，因此在一定的时槽期间，母线25携有具有代表一余弦(I通道)波的幅值的16位信号，该余弦波具有的频率约正比于被源11-17中的一个提供给处理器23的广播信息的幅值。在其余的时槽期间，母线25携有具有代表一正弦(Q通道)波的幅值的16位信号，该正弦波具有的频率约正比于被源11-17中的一个提供给处理器23的广播信息的幅值。

在一个优选实施例中，处理器23以38KHz的频率采样广播信息。处理器23被编程，以对每个输入采样执行多个内插，并具有128个输出采样。128个数字值中的64个代表第一(I通道)正弦波的瞬时幅值，该正弦波具有预定最大幅值及在基带上正比采样及内插值的频率。其余64上数字值代表第二(Q通道)正弦波的瞬时幅值，该正弦波具有与I通道波相同的最大幅值及与I通道波相同的频率。为产生这些结果，处理器23被编程，以执行在一篇题为“数字频率合成器”的论文中尤其在图4上公开的操作，该论文是(由Tierney等人)在IEEE音频电声学会刊，Vol，AU-19，第48-56页(1991年3月)上发表的。

如果模拟处理电路40很完善，代表由处理器23获得的信号的I和Q通道将为：(1)具有的平均值为零，(2)具有精确的90°相位移，及(3)在一预定值处具有精确相同的峰-峰值。但是，因为模拟处理电路40不完善，代表处理器23输出的I和Q通道基带正弦波具有DC偏置，通常不是精确地位移90°，并具有某些不同的峰-峰幅值。本发明的一个重要特征是处理器23被设计得：产生代表输出的I和Q基带正弦波具有可控的DC偏置，可控的相位移及可控的峰-峰幅值，以补偿模拟处理电路40中的不完善性。

在该优选实施例中，处理器23包括一个随机存取存储器(RAM)，其中载有12位数字字，它代表(1)正弦及余弦幅值，及(2)在2048个等距相位位置上的正弦及余弦斜率，这些等距离相位位置在沿具有单位峰值的一个正弦波的一个周期上各相差θ角。在处理器23的RAM中包括两部分，一个用于储存模拟处理部分42的幅值及斜率值，及第二个用于储存模拟处理部分44的幅值及斜率值。这是必需的，因为部分42及44通常需要不同的补偿度。如果使用了较高的泰勒级数的系数，它们将存储在RAM的不同表中或部分中。

RAM相位位置由32位整数累计相位中的11个最高位来编址，该累计相位代表类似于在Tierney等人文章的图4中所公开的输入信号(θ_i)。为了得到sinθ_i及cosθ_i的值，它由内插值取得比存储在RAM中的2048个16位采样更好的精度，处理器23的SHARCs中一个的CPU通过泰勒级数近似：

y＝f(a)+(θ_i-a)f’ (a)来组合在编址相位上的正弦幅值及斜率值和余弦幅值及斜率值，式中y是对于值θ_i的正弦或余弦波的幅值，f’(a)是在RAM中最接近且小于θ_i的相位置(θ_i)上正弦波的导数(斜率)，a＝所需正弦或余弦值的精确角度，及θ_i是以RAM中相位增量

化整到最接近的值的“a”值。

通过使用存储正弦幅值及斜率的RAM，处理器23的CPU将y的值确定到16位精度(等于表中131，027个相位项)，尽管RAM仅具有2048相位项，每个项用于正弦、余弦及斜率值，由此相对131，072字的RAM提供了RAM需要量的减少。RAM中的幅值及斜率值不同于它们的理论值，以补偿模拟处理电路40的不完善。作为其结果，代表由处理器23在母线25及27上得到的信号的数字I和Q通道正弦基带通常不是彼此精确的90°位移，并且通常不具有精确相同的峰-峰幅值或DC偏置。因为这些幅值及斜率值存储在处理器23的RAM(即软件)中，这些值是易于改变的。与包含131,072个项的整个RAM表的情况相比，这种改变可极其简单及快速地完成。此外，只读存储器(ROM)表不能被改变。由于使用泰勒级数近似，仅需要计算4,096个用于正弦及余弦的值，而非131,072个值。

母线25及27上的信号分别提供给数-数转换器29及31。每个数-数转换器29及31将经由母线25及27提供给它的时间上错开的正弦及余弦数字信息分离成两个16位I和Q数字信号，每个具有2.432MHz字速率并代表提供给处理器23的音频广播信息正交分量的瞬时幅值。

由数-数转换器29获得的I和Q数字输出信号分别提供给数模转换器33及35，而数-数转换器31的I及Q输出信号分别提供给数模转换器37和39。数模转换器33-39的模拟输出信号分别提供给模拟处理电路40的部分42和44，尤其是给模拟低通再生滤波器41、43、45及47。每个滤波器41、43、45及47是具有的截止频率足够处理分别由转换器33、35、37及39获得的频谱中的最高边带频率的低通滤波器。因为代表施加给数模转换器33-39的基带正弦波的过采样数字信号，故可以使用简单的低通滤器41-47。

低通滤波器41、43、45及47的输出信号分别供给数字控制的全通延时线滤波器49、51、53及55。滤波器49-55的延时间受到微处理机57的控制。该微处理机最好是可由“Intel公司”得到的486微处理机。在每个滤波器49-55中乘以数模转换输出的增益被调节以改变用于时间延迟校准的滤波延时，并使得由滤波器49及53获得的I通道信号输出具有约相同的相位，及滤波器51和53获得的Q通道信号输出具有约相同的相位。滤波器49-55的输出信号是具有接近恒定，相等正、负峰值幅值的可变频率基带正弦信号。

滤波器49、51、53及55的输出信号分别供给到每个平衡混频器59、61、63及65的一个输入端。在转换器33-39的正弦波输出及混频器59-65的输出之间具有DC通路，以使得提供给由转换器得到的正弦波的DC偏置传播到混频器的输入，以对由混频器及与其连接的电路引起的直流偏置作用。混频器59及63具有由锁相环振荡器67的零相位输出并联驱动的第二输入端，该振荡器67具有等于FM发射机载频的输出频率。每个混频器61及65的另一输入响应于锁相环振荡器67的输出，后者通常相对振荡器的零相位输出相移90°。事实上，对混频器59-65的载波输入不是相位精确的或彼此相移90°的，这因为振荡器67的输出不是彼此精确正交并且从振荡器到所有混频器的传播时间不是精确相同。

混频器59及61所产生的混频输出信号在模拟加法器68中相加，而混频器63及65的混频输出信号在模拟加法器69中相加。加法器68和69的输出信号分别提供给模拟带通滤波器71和73。每个带通滤波器71及73具有与发射机工作的国家的FM频带相一致的带通及中心频率；在美国为88.1-107.9MHz。

如果部分42能以DC(恒定)调制信号完善地工作，该滤波器71的输出可以表示为：

Acosω_ctcosω_at+Asinω_ctsinω_at＝

Acos(ω_c-ω_a)t… (1)式中t＝时间，

ω_c＝2πf_c

ω_a＝2πf_a

f_c＝振荡器67的载波频率

f_a＝处理器23的基带输出频率，它正比于DC节目信息调制信号的瞬时幅值。

当调制信号的DC值正、负地改变时，f_a的值负、正地改变以提供f_c的频率调制。(当DAC39的Q通道输出相位导前DAC37的I通道输出时f_c为负。)

因为部分42的不完善性，滤波器71的输出通常更精确地表示为：

{P₁+D₁+B₁C_tcos(ω_at)}cos(ω_ct)+

{P₂+D₂+B₂C₂sin(ω_a{t+Δt+t_c}+₁+θ₁)}sin(ω_ct+θ₂) (2)式中t_Δ＝在部分42的I及Q通道中的差分时延误差，

t_c＝时延校正，

₁＝Q通道调制相位误差，

θ₁＝Q通道制相位校正，

P₁＝I通道混频器偏置，

D₁＝I通道偏置校正，

P₂＝Q通道混频器偏置，

D₂＝Q通道偏置校正，

B₁＝I通道增益，

C₁＝I通道增益校正，

B₂＝Q通道增益，

C₂＝Q通道增益校正，

₂＝载波正交相位误差。通过下式使载波为零：

D₁＝-P₁

D₂＝-P₂。用使t_c＝-t_Δ来校正时延。

然后其和变为等于：

\frac{B_{1} C_{1}}{2} \cos {(ω_{c} + ω_{a}) t} + \frac{B_{1} C_{1}}{2} \cos {(ω_{c} - ω_{a}) t} -

\frac{B_{1} C_{1}}{2} \cos {(ω_{c} + ω_{a}) t + φ_{1} + θ_{1} + φ_{2}} + \frac{B_{1} C_{1}}{2} \cos {

(ω_c-ω_a)t-₁θ₁+₂}；消除(ω_c+ω_a)分量，使得：

C_{1} = \frac{2}{B_{1}}

C_{2} = \frac{2}{B_{2}}

及

θ₁ ＝-₁-₂校正输出为：

\frac{1}{2} \cos {(ω_{c} - ω_{a}) t} +

\frac{1}{2} \cos {(ω_{c} - ω_{a}) t} \cos (φ_{1} + θ_{1} - φ_{2}) + \frac{1}{2} \sin {(

ω_c-ω_a)t}sin(₁+θ₁-₂)＝

\frac{1}{2} \cos {(ω_{c} - ω_{a}) t} + \frac{1}{2} \cos {(ω_{c} - ω_{a}) t - φ_{1} - θ_{1}

+₂}。

为了获得这些值t_c，θ₁，D₁，D₂，C₁及C₂，使带通滤波器71及73的输出信号分别供给检测电路75的包络检测器77和79。包络检测器77及79获得正比于由滤波器71和73得到的AC峰值信号的信号。检测器77及79的输出信号分别地施加给带通滤波器81及83。同时D₁，D₂，C₁，C₂及θ₁被调节，模拟滤波器81及83具有1KHz的中心频率及约100Hz的带通；对于时延调节，滤波器81及83具有200KHz的中心频率及约20KHz的带宽，以通过200KHz的声频。

带通滤波器81和83的输出信号分别被提供给模拟包络检测器85及87。包络检测器87和87得到正比于由带通滤波器81和83获得的AC信号的峰值的DC信号。包络检测器85及87的输出信号各在一时刻经过开关89提供给模数转换器91的输入端。模数转换器91响应于通过开关耦合来的该信号，产生一个16位数字信号，它的12个最高位供给微处理机57的12位数据端口。

微处理机57响应存储器92中的信号及由转换器91得到的信号，以便：(1)确定对于单位正弦波一个周期的2048个相位位置计算的理论幅值及斜率值将要作出的改变，(2)控制滤波器81及83的中心频率，(3)执行与校准模拟处理电路40有关的另外操作，及(4)对处理器23的RAM提供代表在2048个相位位置上确定的幅值及斜率值的数字信号。理论幅值及斜率值的变化是基于如由转换器91的输出所指示的模拟处理电路40的不完善性。信号微处理机57提供给微处理机23的RAM代表改变的正弦幅值及斜率值的信号，使处理器23控制相关值D₁，D₂，C₁，C₂及θ₁。

在微处理机57将改变的正弦幅值及斜率值加载到处理器23后，微处理机57响应于存储器92中的信号及转换器91的输出产生控制信号，该控制信号被提供给可变延时全通滤波器49-55。由微处理机57提供给可变延时全通滤波器49-55的信号控制数模转换器的乘法增益，并又控制对供给它们的模拟信号施加影响的这些滤波器的时延，以使₁被校正。该时延提供由各延时线滤波器得到的各正弦波之间与频率相关的相位差(时延)。该可控时廷主要补偿通过四个滤波器41，43，45及47的不同时延。该时延对载频馈通分量有很小或没有影响，但主要影响在仅为最高瞬时偏差频率上同带映射的幅值。当这些操作在部分42及44上执行时，它们引起滤波器71及73的输出信号实际上相同。

在图1中所示的FM发射机正常工作期间，开关93及95闭合，因此模拟带通滤波器71及73的实际相同的输出信号在模拟加法器97中线性组合。加法器97的可变频率输出信号提供给硬限制器99，后者具有在等于振荡器67的频率的载波频率上的恒定幅值输出及由供给处理器23的音频信息确定的频率变化。限制器99的输出提供给模拟低通滤波器101，该滤波器具有类似于但有些不同于滤波器71及73的带通。滤波器101的输出被供给功率放大器103，后者将FM输出传送到发射机的天线或驱动天线的另一功率放大器。

处理器23被编程，使得数-数转换器29及31的I和Q数字输出信号具有表示供给处理器23的音频广播信息的I和Q通道瞬时幅值的值。

如果，例如音频信息代表具有-1伏恒定值的恒定模拟信号，转换器29及31的I和Q数字输出信号具有分别代表频率的+75KHz的正弦和余弦基带波的值。在这些情况下，转换器29及31的输出信号代表I通道相位导前Q通道相位的信号。如果音频信息代表具有1伏值的电压，由转换器29及31获得的I及Q信号具有代表基带频率-75KHz的值。该-75KHz的频率由导前I通道波相位的Q通道波相位产生。

在另一例中，假定音频信号具有恒定值-0.5伏，由此转换器29及31的I和Q输出信号为代表在基带上+37.5KHz的数字信号；I通道波导前Q通道波。如果提供给处理器23的音频信息代表+0.5伏的恒定值，则转换器29及31的I和Q输出信号代表具有频率为-37.5KHz的正弦波及余弦波；但是Q通道波具有的相位导前I通道波的相位。

如果广播信息代表具有恒定零伏值的音频信号，如在静音间隔期间所发生的，转换器的I和Q输出信号是不变化的数字信号，它具有的值代表在静音间隔出现的紧前面Tierney等人文章的图4中累加器具有的相同相位位置。由此，将一个确定的非零DC电压由滤波器49及51分别提供给平衡混频器59和61中的至少一个，以保证振荡器68的载波耦合到加法器67及功率放大器103。

现在参照附图中的图2，其中表示包括在图1数字处理器中的四个SHARC处理器的连接口及串行口之间的连接。数字处理器包括四个相同的SHARC处理器101-104，每个包括：具有全部约二百万位的48位宽随机存取存储器(RAM)，一个输入一输出(I/O)母线和一个中央处理单元(CPU)。每个SHARC工作在33MHz上以响应33MHz时钟(未示出)。每个SHARC101-104包括六个连接口L0-L5，每个具有12个并行位及两个串行口SP0和SP1。为完整起见表示出SHARCs101-104之间的实际连接。但是这些连接中有许多不携带信号，因此不予描述。

SHARCs101-104被编程并响应于由微处理机57及由源11-17获得的信号，以产生16位2.432MHz的信号，它们代表由DACs33及35获得的I和Q通道正弦波的瞬时值。SHARC101被编程以执行对串行38KHz字速率的数字音频的操作，该数字音频代表由数字广播源15及17获得的并经过导线148及数-数转换器146提供给SHARC101的串行口SP0的信号，数-数转换器146将源格式转换成SHARCs的格式。在该优选实施例中，由图4的流程图以这样的顺序表示源15a及17a的左、右通道的这些操作：DC阻塞206，206’；15KHz低通滤波器208，208’；峰值限制器210，210’；及预加重器216，216’。操作206-216及206’-216’不是在所有情况下都必须的，它们可根据编程者或操作者的意愿被全部去除或有选择地去除，正如开关210，210’，214，214’，218及218’所示地。

SHARC也被编程来执行基于由预加重操216，216’产生的信号的三次相继的插值操作220，220’，222，222’，224及224，以便将38KHz字速率信号增加到具有32个并行位的304KHz字速率的信号，即提供(1)八倍的频率乘系数，及(2)在代表处理音频信息的相邻38KHz数字字所表示的值之间插值。当在处理器23中处理及由SHARC101供给到其它SHARCs时，由操作224，224’产生的信号的字速率是304KHz。

SHARC101也被编程来执行操作230，在该操作期间代表来自源15或17的左(L)及右(R)通道的立体声信号的304KHz的数字信号被组合。操作230包括加法操作232，求差操作233，乘法操作234，236及加法操作238，以产生通常包括在模拟基带FM立体声信号即(L+R)，(L-R)sin(2π38000)t及Asin(2π19000)t中的波幅值的数字信号。此外，SHARC101被编程，以便选择地获得仅代表左音频通道，仅代表左音频通道，及代表左及右音频通道的和的信号，如由开关操作239所表示的。由SHARC101获得的304KHz字速率的生成信号经由母线114提供给SHARC104的连接口L1。

SHARC104也响应于来自模数转换器144的304KHz字速率的串行数字信号，该信号表示来自于一个模拟广播源11或13并分别被图5的操作250及252所指示的信号的幅值。转换器144通过导线140和142及该转换器的串行口SP0和SP1以数字信号驱动SHARC104的串行口SP0和SP1。

SHARC104被编程，以提供：(1)用于代表源11的输出并供给SHARC104的端口SP0的数字信号的DC阻塞操作254(图5)，及(2)用于代表源13的输出并提供给SHARC104串行口SP1的数字信号的带通滤波操作252。SHARC104被编程，也执行操作258，以便使由操作256产生的304KHz数字信号与(1)由DC阻塞操作254产生的304KHz信号或(2)来自SHARC101指示源15或17的母线114上的304KHz信号。来自操作254或来自母线114的信号选择是按操作者或编程者的意愿进行的，如由开关操作260所指示的。

操作258产生的和信号是由SHARC104在连接口L4上得到的并经由母线134提供给SHARC103。SHARC103被编程，以执行基于由SHARC104提供给母线134并由加法操作258产生的信号的三个级联的插值操作262，264及266。操作262-266一起将SHARC104的304KHz字频率输出增加到2.432MHz的字频率并提供304KHz字的相邻值之间的插值。该2.432MHz即SHARC103的16位输出被ShARC103的连接口L1经母线132提供给SHARC102。

SHARC102被编程，以执行如Tierner文章图4中的累加及正弦转换的欧拉积分操作270。作为操作270的结果，SHARC102产生代表由源11或13或驱动数字源15或17的模拟信号源获得的模拟信号源中的I和Q广播信息分量的数字信号。代表这些信号的I和Q分量被SHARC102经母线120提供外部连接器118。SHARC102的RAM被微处理57加载在由DACs33-39得到的四个正弦波的2048个相位位置上的正弦及余弦幅值及斜率的信号。这些信号的值开始由微处理机57根据它们的理论值作出计算，并由该微处理机响应由其执行的补偿图1中模拟处理电路40的许多不精确值的校准操作(以下给结合图6描述)进行修改。SHARC102响应每个累加值并访址它的RAM以读出幅值及斜率值。SHARC102的CPU将读出的幅值及斜率值相结合以计算正弦及余弦值。如上面所讨论的。因为SHARC102在采样字速率2.432MHz上获得16位的I和Q的值，DACs33-39包括采样低通滤波器来提供平滑的正弦波输出。

现在参照附图中的图3，它表示SHARCs10-104与微处理器57的结合，以及微处理器及SHARCs以及用于在各个这些元件间连接的特征位和中断信号的模数转换器144和数-数转换器146之间的连接。如图3所示，每个SHARC101-104包括四个特征位端子F0-F3及三个中断端子I0-I2。当在这些特征位及中断端子之间存在实际连接时，大多数的实际连接不被使用。

每个SHARC101-104包括连接到每个SHARC的RAM的地址输入的存储器母线M1。SHARCs101-104的存储器母线M1彼此由母线150相连接，并依次响应于来自微处理机57的信号。由此，SHARCs101-104的随机存取存储器被微处理机57在由微处理机确定的地址上加载数据信号。

SHARCs102-104的特征端子将指示与专门端子F1相关的SHARC是否准备好与另外的SHARCs及微处理机57交换数据和接收数据的信号提供给状态寄存器152。寄存器152接着将这些信号供给微处理机57，以辅助微处理机及另外的SHARCs的控制操作。区域可编程阵列154响应微处理机57，以便将“可以进行”的信号选择地提供给SHARCs101-104的端子F2。(虽然表示出区域可编程门阵列156及SHARCs101-104的中断端子I1之间的连接，但是没有信号经过这些连接耦合，故区域可编程门阵列156是无效的。)SHARCs102-104的特征位端子F1将信号提供给状态寄存器152。

母线158及160经由母线150连接在微处理机57及模数转换器144和数-数转换器146之间，用以将由微处理机操作这些转换器所需的初如状态加载到转换器中。SHARC101的特征位端子F1连接到与微处理机57有连接的中断请求(IRQ)设置电路162。如果SHARC101需要立即工作时，SHARC101将信号提供到端子F1。

现在参照附图中的图6，它表示操作存储器92提令微处理机57执行对处理机23提供信号以平衡模拟处理电路40的分量的差分变化的流程图。由微处理机57执行的用于校准的操作在工厂中制造发射机时进行。此外，这些操作在发射机处于工作现场时经常地进行。在这两种情况下，该操作在一个时间上仅在模拟处理电路部分42上进行，而在另一时间上在模拟处理电路部分44上进行。

当结合电路部分42进行校准操作时，微处理机57将一信号提供给一个开关89，使包络检测器85的输出信号提供给转换器91；相反地，当结合电路部分44进行该操作时，微处理机57将一信号提供给89，使包络检测电路87的输出提供给转换器91。如果该操作结合电路部分42进行且发射机位于现场，微处理机57将信号提供给开关93，以打开该开关使带通滤波器71的输出不经由国法器97，限制器99及带通滤波器101的路径提供给功率放大器103。相反地，当该操作结合电路部分44进行且发射机在现场时，微处理机57打开开关95。

在微处理机57已适当地启动开关89，93及95后，存储器92指令微处理器57响应模数转换器91的12位输出，接着适应地响应一个包络检测器85或87的输出。(为简化说明，假定电路部分42被校准，由此开关89被启动，使包络检测器85的输出供给转换器91。)

在由微处理机57建立了上述连接后，校准电路部分42的第一步骤是使等式(2)中的P1和P2的值减至最小。为此，微处理机57将数字信号提供给处理机23，使处理机23启动数模转换器(DACs)33及35，以便获得彼此相移90°并具有1KHz频率的正弦波。在微处理机57启动处理机23并使DACs33及35产生1KHz正弦波的紧前面，微处理器启动带通滤波器81并使该滤波器具有1KHz的中心频率。

为了控制处理机23并使DACs33及35获得1KHz的正弦波，存储器92被编程以将具有与1KHz有关的值的信号提供给微处理机57。微处理机57将该信号提供给SHARC23，以便用代表1KHz不变的数字信号有效地启动Tierney等人文章图4中的累加器。由此，数-数转换器29基本上同时地将代表两个约正交且各具有1KHz频率的正弦波之一周期中2048个相位位置上幅值的数字值提供给DACs33和35。

当微处理机57使DACs33和35产生约1KHz正交正弦波时，DAC33的I通道输出的偏置控制操作504(图6)被启动。在此时，模数转换器91将代表包络检测器85输出的信号提供给微处理器85。包络检测器85的输出指示在如从带通滤波器71得到的f_c+1KHz)频率上的幅值变化。如果在此时包络检测器85的输出为零，存储器92被编程，以使得微处理机57对由处理机23经数-数转换器29提供给DACs33及35的正弦波信号不作出改变。但是，如果在此时具有确定的非零输出的包络检测器85的幅值，存储器92被编程，使得微处理机57改变由处理器23提供给DAC33的数字信号的值。为此，在SHARC102中幅值表内的所有值在正方向上增加，以在正方向上增加用于DAC33正弦波输出的DC偏置。该偏置的增加相对地小，例如约为正弦波峰-峰幅值的0.1％。

然后，微处理机57把包络检测器85新的输出与如在存储器92中存储的包络检测器的先前输出值比较。如果该比较的结果表示包络检测器85的输出下降(指示改进发送机特性的最后变化)，那么微处理机57再次增加增量，即在正方向上把I通道信号处理器23的DC偏置提供给DAC33。(存储器92按照程序操作以致于在提从给DAC33的信号中的每个增量偏置变化是相同的。)然后，微处理机57再次把包络检测器85新的输出与如在存储器92中存储的包络检测器的先前输出值比较。用这种方式连续进行操作直到微处理机57在包络检测器85在输出中检测到一个增加或DAC33的正弦输出的最大幅值被达到为止。当微处理机57在包络检测器85在输出中检测到一个增加时，它把在SHARC102的余弦或正弦表中的幅值改变到产生包络检测器85的最小输出的值上。如果DAC33的正弦输出的最大幅值被达到，微处理机57通过在反方向上改变在SHARC102的RAM中的Q通道表中的正弦幅值来开始改变DAC35的正弦输出的DC偏置。微处理机57连续地减小正弦幅值直到它在包络检测器85的输出中感应出一个最小变化或一个增加为止。

这些在混频偏置中的大约0.1％固定间隔变化能够产生0.05％的混频DC偏置误差，该误差与-66dB的一个载波馈通分量对应。该载波馈通分量最好在较大程度上被调节到比-66dB更好(至少为-70dB和最好为-80dB)。为了这个目的，程序开始在相对0.1％或更大的粗间隔中调节DC偏置直到不能获得进一步的改进为止。然后，程序把间隔尺寸减小到大约为0.015并且重复上述的调节过程。类似地，当对于相位、增益和延迟进行调节时，多个不同的调节间隔尺寸被设置。利用不同的间隔尺寸增加了调节的速度。同样，当混频系统远没有调节时，对偏置、增益、等等进行小的调节不能在有害的脉动特征幅值中产生一个可检测的变化。因此，在某种情况下，原始的调节间隔最好是比0.1％更粗并且在调节过程中产生不同尺寸，例如1％、0.1％和0.01％的几个间隔变化。更大的1％原始间隔变化提供了一个检测这些变化的更大的可能性。

如果包络检测器85的输出增加作为由微处理机57施加给代表通道信号处理器23的输出的I通道的偏置中初始正向增量变化的结果，那么存储器92被编程，以在反方向上改变由微处理机57提供给处理器23的偏置，用于DAC33的I通道输出。除了在相反的方向之外，用于进行反方向的偏置操作与上述用于正方向的偏置的操作是相同的。

在步骤504期间适当的I通道偏置已经被产生之后，存储器92被编程，以使微处理机57执行步骤506。在步骤506期间，微处理机57被编程，以调节处理器23的输出信号，因此提供给DAC35的Q通道数字信号被提供有使包络检测器85的输出最小的一个偏置。在步骤506期间，利用与在步骤504期间使I通道信号输出被减小到最小相同的方式来执行DAC35的Q通道信号偏置输出的控制。利用微处理机57把在步骤504和步骤506期间确定的I通道信号和Q通道信号偏置提供给存储器92，把这些偏置存储在存储器92中用于可能在以后使用。这些偏置值使(P₁+D₁)和(P₂+D₂)(等式2)待减小到零。在SHARC102中的正弦和余弦表中的幅值映射偏置值，如上所述。

在微处理机57确定用于DAC35的Q通道信号输出的适当DC偏置之后，存储器92被编程，以执行步骤508，在步骤508期间，微处理机57使处理器23给DACs33和35提供代表500Hz余弦和正弦波的数字信号。当DACs33和35获得I和Q通道500Hz输出时，带通滤波器81保留在1kHz。由此，带通滤波器81通过一个代表在频率(f_c+f_a)上的滤波器71的FM输出波形中变化的信号，包络检测器85输出信号的幅值提供了一个B₁C₁/2-B₂C₂/2的测量，即等式2。通过把B₁C₁/2-B₂C₂/2的值减小到最小，在等式2中的f_c和f_a上的不希望的分量被减小。

然后，在步骤510中，微处理机57响应包络检测器85的输出，并且提供给存储器92一个代表包络检测器输出幅值的信号。如果在这时包络检测器85的输出具有一个零值，存储器92被编程，由此微处理机57不作进一步的处理。然而，如果在包络检测器85的输出中有变化，那么存储器92被编程，以使微处理机57来改变由DAC33获得的I通道正弦波的峰对峰值。如果步骤510指示包络检测器85的输出具有一个限定的非零值，那么存储器92使微处理机57开始增加代表数字信号处理器23借助于转换器29提供给DAC33的I通道信号的峰对峰值。通过给SHARC102加载相同相位但乘以一个稍微比1大的换算值的余弦值来得到这个结果。这些值由微处理机57来计算并且被加载到在SHARC102中的RAM中。微处理机57通过在1024个相位位置上的每一个位置上把理论上的正弦/余弦值乘以一个常数来产生这些变化。

在通过一个最初的增加值已经改变DAC33的峰对峰正弦值之后，存储器92被编程，以使微处理机57再次把包络检测器85的输出与包络检测器的先前输出比较。响应由于在DAC33的I通道信号输出的峰对峰幅值中的一个增加而在包络检测器85的输出中的一个减小，存储器92被编程，以驱动微处理机57使通道信号处理器23的输出在DAC33输出的峰对峰幅值中产生进一步的增加。微处理机57持续增加由用于I通道的处理器23的数字输出表示的峰对峰幅值，直到DAC33的一个最大幅值被达到或包络检测器85的输出增加为止。如果DAC33的最大幅值被达到，微处理机57通过改变在SHARC102的RAM中的幅值和斜率表来逐渐地减小提供给DAC33的正弦波的峰对峰幅值。当包络检测器85检测出在包络检测器85的输出中没有变化或没有增加时，微处理机57给处理器23提供一个适当设置由DAC33获得的I通道信号幅值的峰对峰幅值的信号。

如果由于在DAC33的输出的幅值中开始的增加使包络检测器85的输出增加，那么DAC33的峰对峰输出被返回到它的初始值并且存储器92被编程，以控制微处理机57来减小由DAC35获得的I通道正弦波的峰对峰幅值。由DAC33获得的I通道正弦波的峰对峰值以这种方式被顺序地减小直到微处理机57检测到在包络要测器85的输出中没有变化或没有增加为止。利用这种方法，由DAC33和35获得的I和Q通道正弦波的峰对峰值的相对值，即比值被控制，以便把包络检测器85的输出减小到最小。

存储器92被编程，以使微处理机57进入到步骤512，在步骤512期间，DAC35的Q通道输出的相位被调节直到包络检测器85的输出被减小到最小为止。存储器92连续地给微处理机57提供一个信号，该信号使处理器23给DACs33和35提供数字信号，该数字信号使DACs获得500Hz的正弦波。从DACs33和35获得的500Hz正弦波具有由在步骤504和506期间建立的偏置确定的DC电平和在步骤510期间建立的峰对峰幅值的比值。带通滤波器81的中心频率保持在1kHz。当存储器92正在控制微处理机57以致于处理器23使DACs33和35的获得500Hz这样的正弦波时，在步骤512期间由DAC35获得的Q通道正弦波的相位被调节直到包络检测器8 5的输出被减小到最小为止，由此₁+₂-θ₁的值，等式2被减小。

为了得到这个结果，存储器92控制微处理机57以致于代表在SHARC102中的RAM中的正弦幅值和斜率表中存储的数字信号的Q通道在相邻的相位位置之间被立即地位移。这就使由处理器23获得的Q通道信号相对于I通道信号连续地移动相位。最初，微处理机57驱动处理器23以致于处理器23的Q通道信号输出被位移，由此在接近处理器的I通道信号输出的相位上具有一个相位移。每次处理器23把Q通道信号的输出位移以便产生一个相位变化，微处理机57确定包络检测器85的输出是否已经被改变。每次微处理机57检测在包络检测器85的输出中的减小，它再次使代表处理器23的输出的Q通道信号移相。然而，当微处理机57检测到在包络检测器85的输出中有一个增加或没有变化时，存储器92控制微处理机57在后一个步骤上产生处理器23的Q通道信号输出的相移。如果微处理机57和存储器92检测到在处理器23的Q通道信号输出中接近I通道信号相位的初始变化导致在包络检测器85的输出中的增加，那么存储器92被编程，以控制微处理机57，以致于处理器23的Q通道信号输出使DAC35的Q通道信号输出的相位被偏移远离DAC33的I通道信号输出的相位。

在步骤512已经被完成、导致包络检测器85的最小输出的Q通道信号相位已经被存储在存储器92中和在SHARC102的RAM中的幅值和斜率Q通道表已经被加载之后，微处理机57的程序，如存储在存储器92中的程序进入到步骤514。在步骤514期间，存储器92给微处理机57提供一个使处理器23获得输出信号的信号，该输出信号在获得100kHz基带正弦波的DAC33和35中产生。由DAC33和35获得的100kHz基带正弦波具有由步骤504和506确定的DC偏置、由步骤510确定的相对峰对峰幅值和由步骤512确定的相位位置，利用DAC33和35获得的正弦波，存储器92被编程，以驱动微处理机57，以致于带通滤波器81的中心频率是200kHz，这个频率是通过把一个200kHz中心频率带通滤波器与广播网连接和断开1kHz的中心频率滤波器来获得的，其中1kHz中心频率滤波器在步骤504-512期间与广播网连接。利用在广播网中200kHz的中心频率带通滤波器81和获得100kHz正弦波的DAC33和35，包络检测器85提供一个具有频率为(f_c-2f_a)的输出。通过进行一个调节来使包络检测器85的输出减到最小，₁+₁-θ₁的值(等式2)接近于零。

由DAC33和35获得的这些100kHz的正弦波借助于低通滤波器41和43分别被提供给可变延迟时间全通滤波器49和51。步骤516期间，存储器92控制微处理机57，以致于由可变延迟时间全通滤波器49和51在低通滤波器41和43的正弦波输出上产生的延迟时间被控制以便使包络检测器85的输出减到最小。DAC33和35获得一个接近代表瞬时广播信息的频率范围的高端的信号，这些频率与在步骤504-512期间由DACs获得的1kHz和500kHz波形的频率是完全不同的，因为低通滤波器41和43以及混频器59和61在对于DAC输出的频率范围的相反端上以不同的方法作用在DAC输出上。为了把包络检测器85的输出减到最小同时DACs33和35正在获得100kHz的正弦波，存储器92控制微处理机57，以致于由可变延迟时间全通滤波器49在低通滤波器41上产生的延迟时间最初由连续的增量来增加。在由可变延一通滤波器49产生的每个延迟时间增加之后，微处理面57确定包络检测器85的输出并且把该输出与对于滤波器49设置的紧前方的延迟时间的包络检测器85的输出相比较。微处理机57持续地增加滤波器49的延迟时间直到微处理机57在包络检测器85的输出中检测到相对于滤波器49设置的紧前方的延迟时间的包络检测器85的输出的一个增加为止。当微处理机57在包络检测器85的输出中检测到一个增加时，它驱动存储器92，该存储器92控制微处理机57以便把滤波器49的延迟时间设置到使包络检测器85的输出待被减到最小的延迟时间上。

如果在滤波器49的延迟时间中最初的增加导致了在包络检测器85的输出中的一个增加，那么存储器92被编程，以使微处理机57减小滤波器49的延迟时间。如果微处理机57检测到滤波器49的上延迟时间限或下延迟时间限被达到，那么微处理机57开始在与滤波器49中的最近变化相反的方向上控制滤波器49的延迟时间。滤波器51的延迟时间相应地连续增加直到包络检测器85的最小输出由微处理机57和存储器92检测到为止。

在步骤516已经被完成之后，存储器92被编程，以控制微处理机57来确定刚完成的步骤502-516是否相对于在进行步骤502之前的包络检测器的输出在包络检测器85的输出中产生了下降。如果在步骤502-516之前在包络检测器85的输出中没有产生下降，那么微处理机57把从存储器92中读出的信号写入到SHARC102的RAM中，这些信号代表下列的先前值：(1)用于I和Q正弦波的DC偏置，(2)I和Q通道正弦波的峰对峰幅值，(3)Q通道信号的相位角和(4)滤波器49和51的延迟时间。然而，如果现在微处理机57检测到包络检测器85的输出中的一个减小，那么步骤502-516被重复。用这种方法操作连续进行直到在步骤516之后微处理机57在包络检测器85的输出中没有检测到相对于在紧前方操作步骤系列502-516的前方的包络检测器85的输出的减小为止。

为了这个目的，每当步骤516被完成之后，微处理机57给存储器92提供一个代表包络检测器85的输出的信号，该信号在步骤516被完成时是存在的。然后，在步骤518期间，微处理机57确定在步骤516期间确定的值是否与在最近的步骤502之前获得的包络检测器85的输出不同。如果这是步骤502-516的最初的重复，那么包络检测器85的输出与在存储器92中存储的一个预定相对高的值比较，由此相对于这个预定值在包络检测器85的输出中一定有下降。因此，步骤502-516的第二系列最初被保证。

响应指示在包络检测器85的输出中没有变化的步骤518，存储器92被编程，以使微处理机57进入到步骤520，在步骤520期间，由于刚完成的步骤502-516的结果被改变的所有参数被删除并且恢复一个表示DC偏置的先前参数，该DC偏置是表示用于I和Q通道信号、I和Q通道信号的峰对峰幅值、Q通道信号的相位和滤波器49和51的相对延迟时间的DC偏置。

在步骤518期间，如果微处理机57确定在包络检测器85的输出中具有一个变化，那么存储器92被编程，以使微处理机57进入到步骤522。在步骤522期间，微处理机57确定包络检测器85的输出信号是否大于或小于紧接在最近完成的步骤502之前的包络检测器的输出信号。响应表示包络检测器85的输出更大的步骤522，微处理机57和存储器92被驱动，以致于步骤520被重复，由此恢复偏置、峰对峰幅值、相位调节和相位延迟的先前值。然而，如果在步骤522期间微处理机57确定包络检测器85的输出在步骤516完成之后相对于在最近完成的步骤502之前的包络检测器的输出更小，存储器92被起动使微处理机57再次执行步骤502。然后步骤504-518按顺序被重复并且步骤522选择地被进行。响应使步骤520被执行的步骤518或518，存储器92控制微处理机57来确定用于部分42的校正操作。然后开关89被起动以致于包络检测器87的输出被提供给模数转换器91。然后或在某一后面的时间上，用于部分44的步骤顺序被重复。利用一个计时器或一个工作人员或由感应一个模数转换器91的输出的微处理机57来确定该连续时间，该连续时间显著地足以指示在由带通滤波器73获得的包络的幅值中的一个变化。在调节之间的时间也能够是内部温度变化的一个函数。为了这个目的，温度传感器(没有示出)位于在图1的设备中的内侧。该温度传感器一个与温度成正比的信号提供给微处理机57，该微处理机57响应在该信号值中的预定变化以便激发混频器再校准操作。

在图6的校准操作被完成之后，在SHARC102的RAM的表存储数字信号，该数字信号代表在一个正弦波的一个单个周期的2048相位位置上和在一个余弦波的2048相位位置上的幅值和斜率。这些信号使DACs33和35获得像P₁＝P₂＝0和(₁+₂-θ₁)＝0这样的基带正弦波，以致于发射机获得一个具有频率为(f_c-f_a)和在f_c和(f_c-f_a)上具有非常低的幅值的频率调制波。此外，滤波器49和51具有使在f_c和(f_c-f_a)上的幅值进一步减小的延迟时间。因此，由带通滤波器71获得的调频载波是为了避免与在滤波器41和43、混频器59和61和负载和相连的其它电路中失配相关的问题，以致于趋向于在f_c和(f_c-f_a)上产生同带寄生映射；此外，在存储器92的RAM的正弦和余弦表中存储的信号在混频器59和61中产生偏置，该混频器59和61在实际上被消除的f_c上产生一个载波馈通分量。

根据前面所述，只有当部分42或44分别通过断开开关93和95与功率放大器103去偶合时图1的发射机被校准。当从稳定的观点来看这种方法是希望的时，相对于需要两个平行的模拟处理部分，每个部分需要单独地校准，导致了大量增加费用和两个部分可能具有不同的特性，这种方法具有一定的缺点。

为了克服这些缺点，已经提供了几个实施例能够联机进行校准，即广播源11-16中的一个正在把信号提供给部分42和44的单个部分。在这些实施例中，只有部分42和44中的一个部分被使用，以便避免了需要其它的部分和开关89、93和95。为了这些目的，如在图1所述的，利用在图7-13中描述的检测电路来代替检测电路75，在图7-13中描述的检测电路检测在发射的f.m.包络幅值中的变化，同时驱动该检测电路的相同信号驱动由功率放大器103组成负载。包络的斜率调制在图7-13的装置中必须减到最小。在与联机校准技术相关描述的每个参数通过微处理机57重复地被调节直到包络调制是一个最小值为止。在这些联机校准装置的每个装置中，对于在微处理机57中的实际时间周期的响应求平均值是需要的，以便减轻斜率检测、改变节目特片和节目暂停的影响，即在编程中的静寂间隔。

在下列关于校准技术和图7-13的装置的讨论中，由加法器68得到的部分42的输出借助于一个3db功率分配器(没有示出)被提供给校准装置，该功率分配器具有分别驱动带通滤波器71和校准装置的第一和第二输出。带通滤波器71的输出直接地提供给限制器99，该限制器99能够直接地驱动功率放大器103或借助于带通滤波器101提供给功率放大器103。因此，取消了加法器97和在某些情况下取消了带通滤波器101。

在图7所示的校准实施例中，在源11-17中一个源的广播状态下通过把加法器68的输出信号提供给包络检测器602来测量包络调制的量。包络检测器602获得一个DC信号，该信号具有一个与加法器68的输出幅值成正比的幅值。包络检测器602的输出通过串联电容器604与偶合到整流器606上，该整流器606包括一个低通滤波器，因此该整流器被构成类似于一个AM无线电接收检测器。然而，整流器606响应在由加法器68获得的包络幅值中的变化。整流器606的输出信号借助于模数转换器91提供给微处理机57。微处理机57检测整流器606的输出超过一个预定的相对低的值的幅值，该幅值与加法器68输出的包络的幅值调制相关。

响应超过预定值的整流器606的输出，微处理机57起动一个校准程序。该校准程序与在图6中描述的程序是类似的，因为在SHARC23的RAM中存储的正弦和余弦值的DC偏置最初被改变、后面是在RAM中的正弦和余弦值的峰对峰幅值中的变化、后面是在存储在RAM中的正弦波相对于在RAM中存储的余弦波的相位角中的变化，以及后面是滤波器49和51的延迟时间的调节。在每个增量变化已经产生之后，微处理机57把整流器606输出电压幅值与在变化之前的整流器的输出电压幅值相比较。如果在整流器606的输出中具有一个下降，那么该变化被保持并且然后在相同的方向上变化被进行。该程序继续进行直到在整流器606的输出中具有一个增加或整流器的输出保持相同。当在整流器606的输出中具有一个增加或整流器的输出保持相同时，在处理器23的RAM中或在滤波器49或51中已经产生的变化被放弃并且在RAM中或滤波器中的先前值被恢复。

在图8中所示的实施例中，低通滤波器608和高通滤波器610由通过电容器604偶合的AC信号并联的被驱动并且通过开关612(在微处理机57的控制下)选择地连接滤波器之中的一个滤波器。滤波器608在1kHz-10kHz的范围内具有一个截止频率而滤波器610在30kHz-100kHz的范围内具有一个截止频率。当低通滤波器608与整流器606连接时，在处理器23的RAM中的正弦和余弦值的DC偏置重复地被改变，如同正弦和余弦波的幅值和正弦和余弦波的相对相位的重复变化一样。当开关612把高通滤波器610的输出与整流器606连接时，滤波器49和51的延迟时间被重复地变化。该重复变化是与如在图7中所描述的相同为基础的，即，只有当整流器606的输出由于变化的结果比变化之前的输出更小时才保持重复变化。图8中的频率鉴别高通和低通装置缩短了用于微处理机57所需要的时间，以便产生重复调节和与图7的电路相比增加了调节精度。

在图9和13的实施例中，微处理机57监视在广播信号的偏差频率上和在两倍的偏差频率上由加法器68获得的包络幅值中的变化。如果微处理机检测一个在偏差频率上由加法器68获得的包络幅值的变化，那么该微处理机对在处理器23的RAM中存储的正弦和余弦值的偏置进行重复调节直到该变化被减到最小为止。响应在两倍的偏差频率上包络幅值中的变化，微处理机57重复地改变在RAM中的峰对峰幅值和正弦和余弦值的相位角以及滤波器49和51。图9和13的结构比图7和8中的结构具有的优点是它们取消了包络的斜率检测分量。然而图9的结构利用了比图7和8的结构更多的硬件。然而图9的模拟硬件分量结构能够通过在微处理机57中的操作来模仿。

在图9的结构中，通过电容器604偶合的AC信号并联地提供给四象限模拟乘法器614和616的两个输入之中的一个输入，每个四象限模拟乘法器具有一个分别对从DACs33和35获得的恒定幅值AC信号或对具有一个两倍于DACs的频率的恒定幅值AC正交信号反应的第二输入端。由DACs33和35获得的频率在处理器618中乘以一个因数2，在图10和11中说明的是两个实施例。四象限模拟乘法器614和616的第二输入端在大约一半时间直接对DACs33和35的cosω_at和sinω_at输出起反应和在大约一半的剩余时间期间对cos2ω_at和sin2ω_at输出起反应。为了这些目的，DACs33和35和处理器618在不同的时间通过双极单投开关619和620(由微处理机57来控制)选择地被分别偶合到乘法器614和616上。

从乘法器614和616获得的低频边频带分别由低通滤波器622和624获得。由加法器626来获得低通滤波器622和624的输出信号的矢量和，该加法器626获得一个具有与

成正比的瞬时幅值的AC模拟输出，其中X和Y分别与低通滤波器622和624的输出信号的瞬时幅值成正比。由此，矢量和电路626的输出信号的瞬时幅值表示载波馈通分量差拍(即，(f_o-f_c))或同带映射差拍(即，(f_o+f_c))的瞬时频率。当加法器626被显示为一个模拟电路时，应该理解的是：通过把低通滤波器622和624的输出提供给驱动微处理机的模数转换器装置(没有示出)，由微处理机57能够进行矢量和操作。

在图10中示出了处理器618的一个优选的实施例，该处理器响应DACs33和35的cosω_at和sinω_at输出以便获得cos2ω_at和sin2ω_at信号。该cos2ω_at和sin2ω_at信号是根据三角运算：2sinω_atcosω_at＝sin2ω_at和cos²ω_at-sin²ω_at＝(cosω_at+sinω_at)(cosω_at-sinω_at)＝cos2ω_at获得的。

为此，在图10中所示的处理器618包括模拟四象限乘法器630，该乘法器具有一个固定的因数2，以及分别对DACs33和35的I和Q输出信号反应的第一和第二输入端。根据函数sin2ω_at，模拟四象限乘法器630响应标称的正交定相输入信号以便获得一个输出信号，该输出信号具有一个两倍于DACs33和35的输出信号的公用频率的频率，其中ω_at是由DACs获得的公用频率。乘法器630的输出信号借助于开关620选择地被提供给乘法器616。

为了获得cos2ω_at分量，DACs33和35的I和Q输出信号被提供给模拟求和电路632和634，以致于加法器632获得一个AC模拟输出信号，该信号具有与I+Q成正比的瞬时幅值，而加法器634获得一个I-Q成正比的瞬时幅值，其中I是DAC33的cosω_at输出和Q是DAC35的sinω_at输出。由加法器632和634产生的(I+Q)和(I-Q)输出信号在模拟四象限乘法器636中被结合，该乘法器636获得一个积输出信号，该输出信号具有一个与-cos2ω_at成正比的幅值。因此，乘法器630和636在由源11-17中选择一个源引起的两倍偏差频率上获得正交相位正弦电压。

在图10中所示的装置具有的问题是：它需要模拟四象限乘法器630和636。这些模拟四象限乘法器驱动在图9中所示的四象限模拟乘法器614和616。四象模拟乘法器是费用高、复杂和易产生偏置和其它的误差。因此，如果可能，希望消除四象模拟乘法器614、616、630和636。

通过利用在乘法器输入端上的一个模拟比较器把提供给乘法器的模拟输入信号转换成方波和利用开关调制器代替乘法器来消除乘法器614、616、630和636能够使该电路简化。模拟比较器分别响应超过阀值和低于阀值的输入信号来获得具有二进制1和0的两电平信号。如果这样的方波被用在与图10结合的图9的校准电路中，那么从矢量加法器626获得的差拍在它的指定频率的奇次谐波上具有一些响应。然而，通常在奇次谐波中将没有任何显著的能量，能够产生与通过利用模拟乘法器获得的结果类似的结果。

图11是一个数字电路的特殊结构的电路图，用于获得在由DACs33和35获得波形的瞬时偏差频率上的正交相位方波和用于获得在由DACs获得的两倍的瞬时偏差频率上的正交相位方波。如在图11中所示的，DACs33和35的I和Q模拟输出信号在模拟加法器632和634中被结合，模拟加法器632和634分别具有提供给比较器638和640的(I+Q)和(I-Q)模拟输出信号。I和Q输入信号也分别地提供给比较器642和644。比较器638和640产生的两电平输出信号被提供给“异”门646，而比较器642和644的两电平输出信号提供给“异”门648。“异”门646和648实际上是四象限二进制乘法器，该乘法器获得了在由DACs33和35得到的两倍的瞬时载波偏差频率上彼此相移大约90°的方波。在由DACs33和35获得的瞬时偏差频率上的正交方波在比较器642和644的输出端上被得到。

由图11的电路获得的在瞬时偏差频率上和在两倍瞬时偏差频率上的两组正交方波借助于单极-双投开关650和652选择地被提供给图12中的转换调制器654和656，以致于在第一间隔期间在瞬时偏差频率上的方波被提供给调制器和在第二间隔期间在两倍瞬时偏差频率上的方波被提供给调制器。转换调制器654和656利用通过电容器604偶合的AC信号并联地被驱动。每个转换调制器654和656响应由通过具有二进制的1值的开关650和652偶合的方波提供给它们两电平信号来产生一个+1增益并且响应具有一个0值的两电平信号来产生一个-1增益。由此，当通过开关650和652偶合的信号具有二进制的1值时，转换调制器654和656的输出信号具有与它们的输入相同的值，当通过开关650和652偶合的信号具有二进制的0值时，转换调制器654和656的输出信号具有与它们的输入信号相反的值。

转换调制器654和656的输出信号分别地被提供给低通滤波器622和624，滤波器622和624具有驱动矢量和电路626的输出信号。虽然由于限定的采样速率使利用图12的系统可能具有小量的抖动，该限定的采样速率是由于方波被提供给转换调制吕654和656和这些调制器的转换过程的结果所产生的，但是矢量和电路626的输出信号与在图9中的矢量和电路的输出信号是完全类似的。

由图9中电路进行的模拟操作大部分是由包括SHARC处理器23和微处理机57的数字处理系统实现的。在图13中解释说明了在数字处理系统中提供等效操作的一个方框图，其中由SHARC处理器23获得的I和Q数字分量被并列地提供给DACs33和35和微处理机57。微处理机57响应由SHARC处理器23获得的I和Q数字分量以便获得代表在两倍频率上正交I和Q分量的数字信号，在该两倍频率上I和Q信号是在SHARC处理器中被获得的。

为此，微处理机57包括相乘操作670，在该操作670期间，在处理器23中获得的I和Q信号被相乘在一起以便形成一个表示在两倍偏差频率上正弦分量的一半幅值的数字信号，即1/2sin 2ω_at；在操作671期间通过把在操作670期间获得的积乘以2来获得sinω_at信号。在操作672和674期间分别地把由SHARC处理器23获得的I和Q数字信号相加和相减来获得一个表示在两倍偏差频率上余弦分量的数字信号，即cos2ω_at。在操作672和674期间获得的和数字信号值和差数字信号值在相乘操作676期间被相乘在一起以便产生一个具有表示在两倍偏差频率上余弦分量的一个值的数字信号。

如在图1的实施例中所示的，由SHARC处理器23获得的数字I和Q信号被分别地提供给DACs33和35。DACs33和35的输出信号在混频器59和61中与由锁相环67获得的载波频率的正交相位相结合，混频器59和61具有模拟输出信号，这些模拟输出信号在加法器68中被相加在一起。如上所述，加法器68的输出信号被提供给一个功率分配器(没有示出)，该功率分配器并列地驱动包络检测器602和功率放大器101。包络检测器602借助于AC偶合电容器604来驱动模拟AC放大器680。放大器680的输出信号通过模数转换器91被转换成一个数字信号，该模数转换器91具有一个提供给微处理机57的输出信号。

操作670和676期间，微处理机57响应：模数转换器91的输出信号、以及由SHARC处理器23获得的代表在偏差频率上正交分量的I和Q数字信号和在由微处理机57获得的偏差频率的两倍频率上的正交分量。在相乘操作682、684、686和688期间，模数转换器91的输出信号，即代表在加法器68输出的包络的幅值中变化的信号被乘以四个不同的倍数。在操作682和684期间，模数转换器91的输出信号与代表在如由处理器23获得的偏差频率上的数字信号的I和Q信号相乘。在操作686和688期间，模数转换器91的输出信号分别地与两倍偏差频率的数字的正弦和余弦分量相乘，该正弦和余弦分量是如在操作670和676期间获得的。由操作682-688产生的数字乘积信号在低通滤波器操作692、694、696和698中分别地被求平均值。在操作700期间，一个代表由操作692和694产生的输出信号的矢量和的数字信号被形成，以便获得的一个代表载波馈通差拍幅值的数字信号。在操作702期间，由低通滤波器操作696和698产生的信号的矢量和被获得，以便产生一个代表同带映射差拍幅值的数字信号。微处理机57响应由矢量和操作700和702产生的输出信号以便重复地改变在微处理机57的RAM中的余弦和正弦值的值，以及响应滤波器49和51的延迟时间。这些操作以与结合图6描述的方式相同的方式被进行。

虽然已经描述和说明了本发明的几个实施例，但是应该清楚的是：在已经详细描述的实施例中可以进行各种变型而不脱离如在附加权利要求中限定的本发明的精神和保护范围。例如，利用驱动源15和17或被包括在源11和13中的模拟电路能够进行DC阻塞15kHz带通滤波、幅值限制和预加重功能。这种模拟电路也包括一个在用于FM发射机目的处理模拟信号的现有技术中已知的过调补偿电路，

Claims

1、一种无线电发射装置，用于载有代表语音和/或音乐广播信息的信息的输入信号，该语音和/或音乐广播信息在具有在用于发射机的一个载波频率上的一个频率的载波(由67获得)上被角调制，该发射机包括：多个通道(42，44)，每个通道响应一个似正弦波(33-39的输出)，该似正弦波具有一个由与语音和/或音乐广播信息相关的模拟信号(11-17)的幅值确定的角，以致于当模拟信号的幅值偏离一个基准值时，该似正弦波的角偏离个基准值，没每个似正弦波具有：(a)标称的相同最大幅值，和(b)一个设计的标称相位差、多个混频器(59-65)，每个混频器被连接以便响应似正弦波中不同的一个似正弦波并且响应载波的不同相位，每个混频器产生一个单独的混频输出信号，混频输出信号被线性地偶合在一起(由68，69和97)以便获得一个具有在载波频率上的一个频率的角调制输出波，由语音和/或音乐广播信息使该载波频率被角移位到一个偏移角，通道、混频器和与它们相关的电路具有一个在输出波中引入不希望的分量的趋势；其特征是：控制似正弦波(由23和57)和调整通道，以使得似正弦波的幅值和相位中的至少一个量是这样的，即至少一个不希望的分量在输出波中实际上不存在。

2、利用一个单边带调制输出驱动一个输出装置的装置，该单边带调制输出具有一个在载波频率(67的输出)上加或减一个由输入信息信号确定的调制角(输入到59-63)的角，该发射机包括：多个通道(42，44)，每个通道响应一个似正弦波(33-34的输出)，该似正弦波具有由输入信号的幅值确定的角偏差，每个似正弦波具有一个设计的标称相位差、多个混频器(59-65)，每个混频器被连接以便响应似正弦波中不同的一个似正弦波并且响应在载波频率上的一个不同相位，每个混频器产生一个单独的混频输出信号，混频输出信号被线性地偶合在一起(由68，69和97)以便获得一个单边带调制输出，通道、混频器和与它们相关的电路具有一个在单边带输出中引入不希望的分量的趋势；其特征是：处理电路(23，57，602-606)响应输出的复制信号，同时该输出被提供给输出装置，处理电路被配置来调节似正弦波的幅值和相位中的至少一个量，以致于至少一个不希望的分量在输出波中实际上不存在。

3、根据权利要求1或2的装置，其中似正弦波是在基带上。

4、根据权利要求1或2的装置，其中似正弦波的幅值是这样的，以致于作为在混频器中被混频的DC偏置实际上是零，因此对于在输出波中的载波频率上的不希望的分量的趋势实际上被消除了。

5、根据权利要求1-4的任意一个装置，其中输出波具有一个在载波频率上包括不希望分量的趋势，作为提供给混频器的似正弦波的瞬时相对幅值使不希望的分量实际上被减小到零。

6、根据权利要求1、3、4或5的装置，进一步包括一个校准装置，该校准装置用于控制似正弦波以便使作为在混频器中被混频的DC偏置实际上是零，该校准装置：(a)使似正弦波具有一个第一频率，(b)包括一个用于检测在第一频率上包络变化的检测器和(c)改变似正弦波的DC偏置直到检测器在第一频率上检测到最小的包络变化为止。

7、根据权利要求1、3、4、5或6中的任意一个装置，进一步包括一个用于控制似正弦波的瞬时相对幅值的校准装置，该校准装置：(a)使似正弦波具有一个第一频率，(b)包括一个用于检测在等于两倍第一频率的第二频率上包络变化的检测器和(c)改变似正弦波的相对幅值、相对相位和相对延迟直到检测器在第二频率上检测到最小的包络变化为止。

8、根据权利要求1-5中的任意一个装置，进一步包括一个用于控制似正弦波的瞬时相对幅值的校准装置，该校准装置包括一个响应角调制信号的包络检测器，该角调制信号包含有提供给该装置的信息并且驱动一个响应该装置的输出装置。

9、根据权利要求8的装置，其中配置校准装置以便检测在角调制信号的包络幅值中的变化，该角调制信号包含有提供给该装置的信息并且驱动一个响应该装置的输出装置。

10、根据权利要求8的装置，其中配置校准装置以便检测在角调制信号的包络的不同频带幅值中的变化，该角调制信号包含有提供给该装置的信息并且驱动一个响应该装置的输出装置。

11、根据权利要求8的装置，其中配置校准装置以便：(a)检测在角调制信号的包络的低通滤波幅值中的变化，该角调制信号包含有提供给该装置的信息、(b)根据在角调制信号的包络的低通滤波幅值中检测到的变化，改变DC偏置、相对的峰对峰幅值和似正弦波的相对相位角中的至少一个参数，其中角调制信号含有提供给该装置的信息并且驱动一个响应该装置的输出装置。

12、根据权利要求8-11的任意一个装置，其中配置校准装置以便：(a)检测在角调制信号的包络的低通滤波幅值中的变化，该角调制信号包含有提供给该装置的信息并且驱动一个响应该装置的输出装置、(b)重复地改变DC偏置、相对的峰对峰幅值和似正弦波的相对相位角中的至少一个参数，直到在角调制信号的包络的低通滤波幅值中实际上没有检测到变化为止，其中角调制信号包含有提供给该装置的信息并且驱动一个响应该装置的输出装置。

13、根据权利要求8的装置，其中配置校准装置以便：(a)检测在角调制信号的包络的低通滤波幅值中的变化，该角调制信号包含有提供给该装置的信息并且驱动一个响应该装置的输出装置、(b)重复地改变DC偏置、相对的峰对峰幅值和似正弦波的相对相位角，直到在角调制信号的包络的低通滤波幅值中实际上没有检测到变化为止，其中角调制信号包含有提供给该装置的信息并且驱动一个响应该装置的输出装置。

14、根据权利要求8-13中的任意一个装置，其中配置校准装置以便：(a)检测在角调制信号的包络的高通滤波幅值中的变化，该角调制信号包含有提供给该装置的信息并且驱动一个响应该装置的输出装置、(b)根据在角调制信号的包络的高通滤波幅值中检测到的变化，改变似正弦波的相对延迟时间，其中角调制信号包含有提供给该装置的信息并且驱动一个响应该装置的输出装置。

15、根据权利要求8的装置，其中角调制是使载波频率被移频到一个偏差频率的频率调制，和配置校准装置以便检测在频率调制信号的包络的偏差频率的一个倍数上的幅值中的变化，该频率调制信号包含有提供给该装置的信息并且驱动一个响应该装置的输出装置、

16、根据权利要求15的装置，其中倍数是1，校准装置根据在频率调制信号的包络幅值中偏差频率上检测到的变化来改变DC偏置，该频率调制信号包含有提供给该装置的信息并且驱动一个响应该装置的输出装置。

17、根据权利要求15的装置，其中倍数是2，校准装置根据在频率调制信号的包络幅值中两倍偏差经上检测到的变化来改变相对的峰对峰幅值和相对的相位角，该频率调制信号包含有提供给该装置的信息并且驱动一个响应该装置的输出装置。

18、根据权利要求17的装置，其中校准装置利用把代表在两倍偏差频率上波动的多个信号与一个代表在提供给该装置并且驱动一个响应该装置的输出装置的信息的包络幅值中变化的信号相乘来获得在两倍偏差频率上检测到的变化，与不同似正弦波的相位关系相对应的调制的相位关系被保持。

19、根据权利要求18的装置，其中校准装置通过乘以和加上代表不同似正弦波的幅值的信号幅值来保持与不同似正弦波的相位关系相对应的波动的相位关系。

20、根据权利要求1-5中的任意一个装置，进一步包括进一步包括一个用于控制似正弦波的瞬时相对幅值的校准装置，该校准装置控制似正弦波以便使作为在混频器中被混频的DC偏置实际上是零，该校准装置：(a)使似正弦波具有一个等于两倍第一频率的第二频率，(b)包括一个用于检测在第二频率上包络变化的检测器和(c)改变似正弦波的相对幅值、相对相位和相对延迟，直到检测器在第二频率上检测到最小的包络变化为止。

21、根据前面权利要求中的任意一个装置，其中每个通道的似正弦波是通过下列电路获得：

适合于响应一个第一数字信号的源的数字处理电路，该第一数字信号具有一个通过在输入信号中信息幅值的顺序采样确定的幅值，设置该数字处理电路以便获得多个数字输出信号，每个数字输出信号具有代表一个正弦波的一系列值，该正弦波具有一个实际上恒定的最大幅值和一个大约由顺序采样的幅值确定的频率，每个数字信号近似地代表正弦波的不同的设计相位，该数字处理电路包括一个用于多个数字信号的数-模转换装置，该数-模转换装置被设置以便获得每个通道的似正弦波，每个通道的似正弦波的恒定最大幅值、角和相位分别地由获得的不同数字输出信号来确定；每个通道被包含在模拟处理电路中。

22、根据权利要求21的装置，其中由数-模转换装置获得的每个通道的似正弦波是在基带上。

23、根据权利要求21或22的装置，其中数字处理电路被设置以便控制数字输出信号的值，因此，具有由模拟处理电路施加给每个通道的似正弦波影响的趋势的差分偏差被补偿，该差分偏差趋于使由该装置获得的一个波降级。

24、根据权利要求21-23中的任意一个装置，其中：

数字处理电路包括一个存储器，该存储器载有代表在似正弦波的不同相位上的许多幅值的值，

数字处理电路被设置以便：(a)读出存储器中作为顺序采样的幅值的函数的幅值，和(b)控制每个正弦波的近似幅值以便提供对差分偏差的补偿。

25、根据权利要求21-24中的任意一个装置，其中：

数字处理电路包括一个存储器，该存储器载有代表在似正弦波的不同相位上的许多斜率的值，

数字处理电路被设置以便：(a)读出存储器中作为顺序采样的幅值的函数的斜率值、(b)将读出的幅值和斜率相结合来确定每个正弦波的瞬时近似幅值和(c)根据结合的值来控制每个正弦波的近似幅值以便提供对差分偏差的补偿。

26、根据权利要求21-25中的任意一个装置，其中差分偏差包括由模拟处理电路在似正弦波上插入的和趋于在由该装置获得的波中被反射的DC偏置，数字处理电路被设置以便根据DC偏置来控制似正弦波的幅值，因此代表作为在数字处理电路中获得的信号的正弦波能够具有DC偏置，该DC偏置用于补偿趋于在由该装置获得的波中被反射的偏置。

27、根据权利要求23-26中的任意一个装置，其中差分偏差包括与似正弦波的指定相位差的偏差，数字处理电路被设置以便根据与模拟基带正弦波信号的指定相位差的偏差来控制似正弦波的幅值。

28、根据权利要求23-27中的任意一个装置，其中差分偏差包括不同似正弦波的相对峰值的偏差，数字处理电路被设置以便控制似正弦波的峰值的相对值。

29、根据权利要求23-28中的任意一个装置，进一步包括一个用于检测频率调制输出波的包络的幅值中的偏差的检测器，数字处理电路被连接以便响应检测器并且被布置以便控制数字输出信号来提供补偿。