CN1169015C - 具有涂敷膜的薄膜器件、液晶屏以及薄膜器件的制造方法 - Google Patents

具有涂敷膜的薄膜器件、液晶屏以及薄膜器件的制造方法 Download PDF

Info

Publication number
CN1169015C
CN1169015C CNB971905517A CN97190551A CN1169015C CN 1169015 C CN1169015 C CN 1169015C CN B971905517 A CNB971905517 A CN B971905517A CN 97190551 A CN97190551 A CN 97190551A CN 1169015 C CN1169015 C CN 1169015C
Authority
CN
China
Prior art keywords
film
thin
coating
interlayer dielectric
coated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB971905517A
Other languages
English (en)
Other versions
CN1194697A (zh
Inventor
汤田坂一夫
下田达也
神户贞男
加雄
宫沢和加雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1194697A publication Critical patent/CN1194697A/zh
Application granted granted Critical
Publication of CN1169015C publication Critical patent/CN1169015C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/127Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1292Multistep manufacturing methods using liquid deposition, e.g. printing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66765Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K2323/00Functional layers of liquid crystal optical display excluding electroactive liquid crystal layer characterised by chemical composition
    • C09K2323/05Bonding or intermediate layer characterised by chemical composition, e.g. sealant or spacer
    • C09K2323/051Inorganic, e.g. glass or silicon oxide
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/31504Composite [nonstructural laminate]
    • Y10T428/31652Of asbestos
    • Y10T428/31663As siloxane, silicone or silane

Abstract

借助于涂敷液体后进行热处理,形成构成TFT的绝缘膜、硅膜及导电膜中的任一种薄膜。利用旋转涂敷器(102),把从涂敷液保管部(105)供给的、包含薄膜成分的液体旋转涂敷到基板上。在热处理部(103)中,对涂敷了涂敷液的基板进行热处理,在基板上形成涂敷膜。进而,进行激光退火等,提高结晶性、致密性、或粘附性中的任一种膜质。借助于以油墨喷射方式涂敷这种涂敷液及保护液,可提高药液的使用效率,并且,可以形成图形化了的涂敷膜。本发明的薄膜器件借助于利用廉价、产量高、涂敷液使用效率高的制造装置来制造TFT,大幅度削减初期投资及液晶显示装置的成本。

Description

具有涂敷膜的薄膜器件、液晶屏以及薄膜器件的制造方法
技术领域
本发明涉及含有薄膜晶体管(下面,略为TFT)等薄膜层叠结构的薄膜器件及其制造方法,特别是涉及初期设备投资少、可以以低成本制造的薄膜器件及其制造方法。本发明进而涉及使用了这种薄膜器件的液晶屏及电子装置。
背景技术
近年来,使用了这种薄膜器件的液晶显示装置用于笔记本式个人计算机、车载用的导航系统、摄像机、各种携带式信息装置等中,其应用领域及生产数量正好迅速扩大。这依赖于液晶显示装置价格的降低,以及扩大了画面尺寸、提高了分辨率、低耗电化等性能的改善。但是,为了进一步扩大市场、扩大应用领域,要求进一步降低成本。
液晶显示装置的主流是,把TFT作为象素用开关元件的有源矩阵型液晶显示装置。这种液晶显示装置是在TFT基板与形成共同电极的对置基板之间封入液晶而构成的,该TFT基板以矩阵状形成TFT及连接到TFT上的象素电极。图17示出TFT基板60的主要部分。图17中,在列方向上布线的多条源(极)线或数据信号线S1、S2、......Sn与在行方向上布线的多条栅(极)线或扫描信号线G1、G2、......Gm的各交点附近的象素位置上形成TFT61。把TFT61的源极连接到源线上,把漏极连接到象素电极62上。基于从栅线供给的扫描定时信号,把从漏线供给的数据信号通过TFT61施加到象素电极62上。借助于象素电极62与共同电极(未图示)之间的电场,改变液晶的状态,对其进行显示驱动。
液晶显示装置借助于向TFT基板60与对置基板之间封入液晶等的屏装配、驱动源线及栅线的驱动电路的安装等而构成,但是,其成本在很大程度上依赖于TFT基板60的成本。而且,TFT基板60的成本依赖于TFT的制造方法。驱动电路的一部分借助于TFT构成其能动元件,也有在TFT基板60上形成其能动元件的,特别是在此情况下,TFT基板的成本在液晶显示装置成本中所占的比例增大。
在这里,TFT具有由多个薄膜构成的薄膜层叠结构,这种多个薄膜至少具有包括绝缘层、导电层、源、漏及沟道区的硅半导体层。TFT的成本在很大程度上依赖于该薄膜层叠结构的制造成本。
在形成该薄膜层叠结构中的绝缘层时,因为采用NPCVD(正常压力化学汽相淀积)时膜厚的均匀性差,所以,一般采用LPCVD(低压化学汽相淀积)及PECVD(等离子体增强的化学汽相淀积)。借助于溅射,形成以金属代表的导电层。还利用PECVD及LPCVD形成用于形成硅半导体层的硅膜。进而,对该硅膜采用借助于离子打入法及离子掺杂质法引入杂质的方法。或者,成为源·漏区的高浓度杂质区采用借助于CVD装置、利用杂质涂料的硅膜来形成的方法。
在上述各种形成膜中使用的CVD装置、溅射装置等任一种装置都是在真空下进行处理的真空处理装置,需要大规模的真空排气设备,增大了初期投资的成本。进而,在真空处理装置中,借助于真空排气、基板加热、成膜、以曲轴的顺序输送基板,来完成成膜等处理。因此,必须把气氛从大气置换成真空,在产量上也有限度。还有,离子打入装置及离子掺杂质装置基本上也是真空处理装置,产生与上述相同的问题。进而,在这种离子打入装置及离子掺杂质装置中,需要等离子体生成、离子引出、离子质量分析(在离子打入装置的情况下)、离子加速、离子聚焦、离子扫描等极其复杂的机构,使初期投资颇为昂贵。
这样,用于制造薄膜层叠结构的薄膜形成技术及其加工技术基本上与LSI制造技术相同。因而,降低TFT基板成本的主要手段为,使形成TFT的基板尺寸大型化、提高薄膜形成及其加工工序的效率、以及提高成品率。
但是,以降低成本及制造大型液晶显示装置为目的使基板尺寸大型化,不仅成为基板在真空处理装置内高速输送的障碍,而且存在着由于成膜工序的热应力使基板容易产生裂纹等问题,提高成膜装置的产量极为困难。还有,基板尺寸的大型化同时迫使成膜装置大型化。结果是,由于起因于真空排气体积增大的成膜装置价格的提高,引起初期投资的进一步增大,难于最终使成本大幅度降低。
再者,提高TFT的成品率是降低成本的有力手段,但是,成品率现已达到近于极限,情况是,在数字上也难于大幅度地提高成品率了。
还有,各种层为了构图而进行光刻工序。在这种光刻工序中,需要保护膜涂敷工序、曝光工序、显像工序。此后,进而需要蚀刻工序、保护膜去除工序,用于构图的工序也是使薄膜形成方法工序数增多的主要原因。这也是使薄膜器件制造成本提高的原因。
有关这种光刻工序中的保护膜涂敷工序,在滴到基板上的保护膜液中,在旋转涂敷后作为保护膜残留下来的数量不到1%,也存在着保护膜液利用效率低的问题。
还有,作为代替曝光工序中使用的大型曝光装置的低成本方法,提案了印刷法等,但是,存在着加工精度等问题,并未达到实用。
如上所述,市场对当前的液晶显示装置要求大幅度降低价格,但是,情况是TFT的成本难于大幅度降低。
发明内容
本发明的目的在于,提供这样的薄膜器件及其制造方法:能够不使用真空处理装置就把用于液晶显示基板等上的薄膜层叠结构的一部分薄膜或全部薄膜成膜,降低初期投资成本及运行成本,同时,提高产量,进一步大幅度地降低制造成本。
本发明的另一个目的在于,提供能够借助于涂敷膜形成薄膜,谋求降低成本,使其接近于CVD膜、溅射膜特性的薄膜器件及其制造方法。
本发明的再一个目的在于,提供能够在借助于涂敷膜形成薄膜时,减少涂敷液的消耗量,谋求降低成本的薄膜器件及其制造方法。
本发明的再一个目的在于,提供能够不使用光刻工序就可以把形成膜构图,进一步谋求降低成本的薄膜器件及其制造方法。
本发明的再一个目的在于,提供能够通过借助于涂敷膜形成象素电极,使与液晶接合的面平坦化的薄膜器件、使用了这种器件的液晶显示屏以及电子装置。
本发明的再一个目的在于,提供能够把布线层靠用作黑矩阵的遮光层、而且数值孔径大的薄膜器件、液晶屏及使用了这种器件的电子装置。
本发明的再一个目的在于,提供能够通过使用低成本的薄膜器件、谋求降低成本的液晶屏及电子装置。
根据本发明的一种形态,在具有由包含至少1层绝缘层及至少1层导电层的多层薄膜构成的薄膜层叠结构的薄膜器件中,其特征在于,
利用涂敷了包含该薄膜构成成分的液体以后再进行热处理所获得的涂敷膜,除了以硅氧烷键作为基本结构的施涂玻璃膜以外,来形成上述薄膜层叠结构中的至少1层上述薄膜,和
利用所述涂敷膜形成在所述薄膜层叠结构中包含的二层以上的所述薄膜。
该薄膜器件的制造方法包括下列工序:
把包含该薄膜构成成分的涂敷液涂敷到基板上的工序;
对上述基板上的涂敷面进行热处理,形成涂敷膜(除了以硅氧烷键作为基本结构的旋涂玻璃膜以外)的工序,
其中,利用所述涂敷膜形成在所述薄膜层叠结构中包含的二层以上的所述薄膜。
本发明使薄膜层叠结构中的至少1层不依靠真空处理装置,而是作为涂敷膜形成。作为这种涂敷膜,已知的有作为平坦化层使用的、以硅氧烷键作为基本结构的旋涂玻璃(SOG)膜。但是,存在着有机SOG膜对于氧等离子体处理容易受到腐蚀、无机SOG膜膜厚为数千_时也容易产生裂纹的问题,故几乎不以单层用于层间绝缘膜等,而以作为CVD绝缘膜的上层的平坦化层使用为限度。
本发明借助于这种SOG膜以外的涂敷膜来形成构成薄膜层叠结构的绝缘层及导电层本身,同时,还可以使薄膜平坦化。这种涂敷膜能够不依靠CVD装置及溅射装置等真空处理装置而形成,因此,与现有相比较,能够以极少的投资构建生产线,能够提高制造装置的产量,能够大幅度地削减薄膜器件的成本。
作为上述薄膜层叠结构,其对象为:包含半导体层的结构,包含薄膜晶体管的结构,包含底层绝缘层及上层保护用绝缘层的结构等。
这时,最好是使薄膜层叠结构中包含的全部绝缘层为涂敷膜。但是,为了确保薄膜晶体管的特性,膜质条件严格的栅极绝缘层也可以用涂敷膜以外的方法来形成。
绝缘膜能够利用涂敷包含具有Si-N键的聚合物(聚硅氨烷)的液体,并且,在气氛氧中完成第1热处理所获得的SiO2涂敷膜来形成。以上述组成表示的聚硅氨烷耐断裂性高,具有耐氧等离子体性,还能够以单层作为某种膜厚的绝缘层使用。
这种绝缘层最好是在第1热处理后,在高于该第1热处理的高温下完成第2热处理,使其界面比上述第1热处理后更洁净。这种第2热处理能够借助于激光退火或者灯退火,在高温短时间内进行。
半导体层这样构成,涂敷包含硅粒子的液体,并且,使杂质包含到完成了第1热处理的硅涂敷膜中。
这种半导体层最好也是在第1热处理后,在高于该第1热处理的高温下完成第2热处理,使其结晶性比上述第1热处理后更加提高。这种第2热处理也能够借助于激光退火或者灯退火,在高温短时间内进行。
作为使杂质扩散到硅涂敷膜中的方法,最好包括下列工序:在上述硅涂敷膜上,涂敷形成杂质含有层的工序;把上述杂质含有层加热,使上述杂质扩散到上述硅涂敷膜中的工序。
迄今,成为源·漏区的高浓度杂质区采用借助于CVD装置利用杂质涂料的硅膜来形成的方法以及采用借助于离子打入法及离子掺杂质法引入杂质的方法;但是,在本发明中,借助于把液体涂敷上去、进行烧固来形成含有杂质的薄膜,对该薄膜进行灯退火及激光退火的高温短时间热处理,形成高浓度杂质区,借此,来形成源·漏区。离子打入装置及离子掺杂质装置基本上是真空装置,同时,需要等离子体生成、离子引出、离子质量分析(在离子打入装置的情况下)、离子加速、离子聚焦、离子扫描等极其复杂的机构,与把含有杂质的薄膜涂敷上去进行热处理的装置相比较,装置价格之差是明显的。
导电层有两种形成方法,其一为形成金属薄膜的方法,另一为形成透明导电薄膜的方法。
为了作为导电层形成金属薄膜,把包含导电性粒子的液体涂敷以后,借助于第1热处理使液体成分蒸发掉,借此,能够形成导电性涂敷膜。
这种导电层最好也是在第1热处理后在高于该第1热处理的高温下完成第2热处理,使其电阻比上述第1热处理后更低。这种第2热处理能够借助于激光退火或者灯退火,在高温短时间内进行。
作为导电层形成透明导电薄膜的方法,最好包括下列工序:在气氛氧或非还原性气氛中,对上述涂敷面进行热处理的第1热处理工序;在气氛氢或还原性气氛中,对上述涂敷面进行热处理的第2热处理工序。
在作为导电层形成透明电极的情况下,作为涂敷液使用例如包含铟及锡的有机酸。在这种情况下,最好是在涂敷后把控制粘度用的溶剂蒸发(例如,在100℃左右的温度下)以后,进行上述第1、第2热处理。在第1热处理中,形成铟氧化物及锡氧化物,第2热处理在气氛氢或还原性气氛中进行还原处理。
在这里,最好把上述第2热处理工序中的热处理温度设定得低于上述第1热处理工序中的热处理温度。
这样,能够防止经过第1热处理工序的透明导电性涂敷膜,在第2热处理工序中产生热劣化。
在上述第2热处理工序后,可将其保持在非氧化气氛中,直到上述基板的温度到达200℃以下,于是,可以抑制在第2热处理工序中接受了还原处理的透明导电性涂敷膜在大气中再氧化,因此,透明导电性涂敷膜的薄膜电阻值不增大。为了可靠地防止再氧化,可以使向大气中取出时的基板温度在100℃以下。特别是,因为涂敷ITO膜中越缺少氧,膜的比电阻就越低,所以,如果通过大气中的氧在透明导电性涂敷膜中引起再氧化的话,比电阻就增大了。
为了形成这种透明导电性涂敷膜,在上述基板上涂敷包含铟(In)及锡(Sn)的涂敷液。使该涂敷膜在第1热处理中氧化,成为ITO膜。如果使用这种涂敷ITO膜,也就能够把导电层作为透明电极使用了。
当在涂敷ITO膜表面上完成了金属电镀时,就能够将其作为透明电极以外的导电层使用,而且,借助于金属电镀,能够降低接触电阻。
为了降低该接触电阻,可以在涂敷ITO的接触面上进一步设置借助于溅射形成的导电性溅射膜。
作为薄膜层叠结构,可以举出包含象素开关元件及象素电极的有源矩阵基板,把该象素开关元件配置到在多条数据线与多条扫描线的各交点附近形成的每一个象素上,把该象素电极连接到该象素开关元件上。
用于这种有源矩阵基板上的、有代表性的象素开关元件为薄膜晶体管。作为这种象素开关元件的薄膜晶体管包含:电气地连接到上述数据线上的源区、电气地连接到上述扫描线上的栅极、电气地连接到上述象素电极上的漏极。
这样,在薄膜层叠结构中,最好是利用导电性涂敷膜形成象素电极。这是因为,形成这种象素电极的面具有一般的台阶状变形,如果利用导电性涂敷膜形成象素电极的话,导电性涂敷膜的表面大体是平坦的。因此,可以进行良好的研磨,能够防止反倾向区的产生。
作为用于象素电极上的导电性涂敷膜,最好是涂敷ITO膜。涂敷ITO膜为透明电极,适合于制造透过型液晶显示装置的有源矩阵基板。
作为象素开关元件的薄膜晶体管具有在上述栅极表面那一边上形成的层间绝缘膜,上述数据线及上述象素电极能够具有通过在上述层间绝缘膜上形成的接触孔分别电气地连接到上述源区及上述漏区上的结构。
这时,层间绝缘膜能够具有:位于下层那一边上的下层那一边的层间绝缘膜,及在该下层侧层间绝缘膜的表面上形成的上层那一边的层间绝缘膜。在这种情况下,上述数据线通过在上述下层侧层间绝缘膜上形成的第1接触孔,电气地连接到上述源区上。另一方面,上述象素电极通过在上述下层侧层间绝缘膜及上述上层侧层间绝缘膜上形成的第2接触孔,电气地连接到上述漏区上。
当这样构成时,数据线与象素电极在不同的层上形成,因此,即使在相互重合的位置上形成,也不产生发射。因此,能够使象素电极的外边部位于数据线及扫描线的上方。
于是,在数据线及扫描线与象素电极之间,在平面上不存在间隙。因此,数据线及扫描线能够作为黑矩阵发挥遮光功能。因而,在追加了另一工序以后,就不需要只为黑矩阵形成遮光层了。
还有,扩大了象素电极的形成范围,因此,象素区的数值孔径也增大了,产生了显示变亮的优点。
最好是把利用导电性涂敷膜形成的象素电极通过导电性溅射膜与漏极电气地连接起来。
与溅射膜相比,导电性涂敷膜的接触电阻低,因此,如果使导电性溅射膜介于导电性涂敷膜与源区之间,就能够降低接触电阻。
这种导电性溅射膜最好也是溅射ITO膜。这是为了使数值孔径不降低。
当上述导电性涂敷膜与上述导电性溅射膜为同一图形时,能够提高象素电极的构图精度。这是因为,只在与保护掩模粘附性高的导电性涂敷膜上形成保护掩模,就能够同时对导电性涂敷膜及导电性溅射膜进行构图。在与保护掩模粘附性低的导电性溅射膜上不需要形成保护掩模,所以,不产生起因于此的构图精度的降低。
在上述导电性涂敷膜与上述导电性溅射膜不是同一图形的情况下,最好是使上述导电性涂敷膜的外边部位于比上述导电性溅射膜的外边部更靠外侧的位置上。
在此情况下,在导电性涂敷膜及导电性溅射膜上分别形成保护掩模,在不同的工序中,分别进行构图。这时,象素电极外边部的图形精度只依赖于大于导电性溅射膜的导电性涂敷膜的图形精度。因而,与保护掩模粘附性低的导电性溅射膜的图形精度的不利影响不涉及象素电极的图形精度。
如果使上述导电性溅射膜及上述数据线位于同一层内,就能够用同一金属材料同时形成两层。
还能够使上述导电性溅射膜位于上述数据线的上层上来取代此。在此情况下,各膜的形成工序成为不同的工序,因此,可以选择用同一材料或不同材料。
上述层间绝缘膜包括:位于下层那一边的下层侧层间绝缘膜,以及
在该下层侧层间绝缘膜的表面层叠的上层侧层间绝缘膜;
能够在上述上层侧层间绝缘膜的表面,在同一层内形成上述数据线及导电性溅射膜。
这时,上述数据线通过在上述下层侧层间绝缘膜上形成的第1接触孔电气地连接到上述源区上。另一方面,上述导电性溅射膜通过在上述上层侧层间绝缘膜及上述下层侧层间绝缘膜上形成的第2接触孔电气地连接到上述漏区上。而且,使上述导电性涂敷膜层叠到上述导电性溅射膜的表面上。
代替上述,能够在上述下层侧层间绝缘膜的表面上,在同一层内形成上述数据线及上述导电性溅射膜。在此情况下,上述数据线通过在上述下层侧层间绝缘上形成的第1接触孔电气地连接到上述源区上。上述导电性溅射膜通过在上述下层侧层间绝缘膜上形成的第2接触孔电气地连接到上述漏区上。而且,上述导电性涂敷膜层叠到上述上层侧层间绝缘膜的表面上,通过在上述上层侧层间绝缘膜上形成的第3接触孔电气地连接到上述导电性溅射膜上。
根据本发明的另一种形态,能够设置下列装置,构成液晶屏:
形成了上述薄膜器件的有源矩阵基板;
与上述有源矩阵基板相向配置的对置基板;
在上述有源矩阵基板与上述对置基板之间封入的液晶层。
根据本发明的再一种形态,能够构成具有这种液晶屏的电子装置。
在任一情况下,都是通过降低薄膜器件的成本,可以谋求大幅度地降低液晶屏及使用了液晶屏的电子装置的成本。
在上述液体的涂敷工序中,最好是把上述液体只涂敷到上述基板上的涂敷区内,在基板上形成制了图的涂敷膜。于是,工序多的光刻工序不需要了。还有,当依靠这种涂敷方法时,涂敷液的消耗量也减少了,因此,能够降低运行成本。
根据本发明薄膜器件制造方法的再一种形态,其特征在于:
准备具有多个排出口的涂敷液排出喷嘴;
相对地改变基板与上述多个涂敷液排出喷嘴的位置,
同时,使上述涂敷液只排出到基板上的涂敷区上,在基板上形成制了图的涂敷膜。
这种方法例如能够利用油墨喷射方法实现。于是,除了不涂敷无用的涂敷液而能够节约以外,光刻工序也不需要了,因此,大大有助于减少设备成本及提高产量。例如,在保护膜的形成中,利用现有涂敷技术,只有滴下量的1%左右作为涂敷膜使用,但是,借助于本发明,滴下量的10%以上能够作为保护涂敷膜使用。这种涂敷效率的提高不仅对保护膜,对本发明的其它涂敷膜当然也是有效的,借助于削减涂敷材料和缩短涂敷工序的时间,能够实现液晶显示装置成本的减少。
最好是分别独立地控制多个上述排出口的上述涂敷液的排出状态及非排出状态,控制各个上述排出口上的涂敷定时,同时,相对地改变上述基板与上述多个涂敷液排出喷嘴的位置。所以,可以进行更精密的图形涂敷。
这样的涂敷方法,除了用于形成保护图形的保护涂敷以外,还能够应用于用于形成上述涂敷膜的各种涂敷液的涂敷。例如,如果能够把涂敷绝缘膜涂敷成图形,就还能够与涂敷同时形成接触孔。
这样,根据本发明,能够借助于在涂敷液体后进行热处理来形成一部分或全部薄膜,因此,能够利用具有价格低廉而且产量高的制造装置来制造薄膜器件。
附图说明
图1为用于本发明第1实施例的涂敷膜形成装置的构成图;
图2为用于本发明第1实施例的另一涂敷膜形成装置的构成图;
图3为共面型TFT的剖面图;
图4为反交错型TFT的剖面图;
图5为用于本发明第1实施例的串联型涂敷膜形成装置的构成图;
图6为用于本发明第1实施例的另一串联型涂敷膜形成装置的构成图;
图7为用于本发明第1实施例的涂敷硅膜形成装置的构成图;
图8为用于本发明第1实施例的另一涂敷硅膜形成装置的构成图;
图9为说明向涂敷ITO膜表面进行的金属电镀方法的流程图;
图10为使用了本发明含有杂质的绝缘层的共面型TFT制造过程的剖面图;
图11为使用了本发明含有杂质的绝缘层的反交错型TFT制造过程的剖面图;
图12为用于本发明第1实施例的液体涂敷装置的构成图;
图13为示出使用图12液体涂敷装置的旋转涂敷后的状态的概略说明图;
图14为本发明的另一液体涂敷装置的构成图;
图15为图14所示液体涂敷装置的部分扩大图;
图16为图14所示液体涂敷装置的部分扩大图;
图17为示出构成液晶显示装置的TFT基板的图;
图18为示出在与本发明第2实施例有关的液晶显示装置用有源矩阵基板上,把区划形成的象素区的一部分扩大的平面图;
图19为在相当于图18的I-I′线的位置上切断了的剖面图;
图20(A)~图20(D)为示出图19所示有源矩阵基板制造方法的剖面图;
图21为示出在图20所示工序以后进行的各工序的剖面图;
图22为示出在与本发明第3实施例有关的液晶显示装置用有源矩阵基板上,把区划形成的象素区的一部分放大的平面图;
图23为在相当于图22的II-II′线的位置上的剖面图;
图24为示出当制造图22所示有源矩阵基板时,在图20所示工序以后所进行的各工序的剖面图;
图25(A)、(B)为示出分别把比较例及本发明实施例的接触孔附近放大的纵剖面图;
图26为示出在相当于图22的II-II′线的位置上切断了的本发明第4实施例的结构的纵剖面图;
图27(A)~图27(E)为示出图26所示有源矩阵基板的制造方法的剖面图;
图28(A)~图28(E)为示出接在图27的工序之后进行的工序的剖面图;
图29为示出在与本发明第5实施例有关的液晶显示用有源矩阵基板上,把区划形成的象素区的一部分放大的平面图;
图30为在相当于图29的III-III′线的位置上的剖面图;
图31(A)~图31(F)为示出当制造图29所示有源矩阵基板时,在图27所示工序以后进行的各工序的剖面图;
图32为示出在与本发明第6实施例有关的液晶显示用有源矩阵基板上,把区划形成的象素区的一部分扩大的平面图;
图33为在相当于图32的IV-IV′线的位置上的剖面图;
图34(A)~图34(D)为示出当制造图32所示有源矩阵基板时,在图27所示工序以后所进行的各工序的剖面图;
图35为示出在与本发明第7实施例有关的液晶显示用有源矩阵基板上,把区划形成的象素区的一部分扩大的平面图;
图36为在相当于图35的V-V′线的位置上的剖面图;
图37(A)~图37(C)为示出当制造图35所示有源矩阵基板时,在图27所示工序以后所进行的各工序的剖面图;
图38(A)、(B)为与另一种实施形态有关的液晶显示用有源矩阵基板的说明图;
图39(A)、(B)为示出分别把比较例及本申请发明的实施例的接触孔附近放大的纵剖面图;
图40为示出在与本发明第8实施例有关的电子装置中所包含的液晶显示装置的方框图;
图41为使用了图40的液晶显示装置的电子装置的一例、即投影仪的概略剖面图;
图42为电子装置的另一例、即个人计算机的概略说明图;
图43为电子装置的再一例、即寻呼机的装配分解斜轴侧投影图;
图44为示出具有TCP的液晶显示装置的概略说明图。
具体实施方式
下面,基于附图,详细地说明本发明。
                       第1实施例
薄膜器件结构的说明
图3及图4分别示出包含TFT的薄膜器件的两个基本结构例。
图3为使用了共面型多晶硅的TFT的剖面图。在玻璃基板10上形成底层绝缘膜12,在其上形成多晶硅TFT。图3中,多晶硅层14由高浓度地掺入了杂质的源区14S及漏区14D、以及在它们之间的沟道区14C构成。
在该多晶硅层14之上形成栅绝缘膜16,再在其上形成栅极18及栅线(未图示)。把由透明导电膜构成的象素电极22通过在层间绝缘膜20及其下的栅绝缘膜16上形成的开口部连接到漏区14D上,把源线24连接到源区14S上,有时,把最上层保护膜26省略。再者,底层绝缘膜12旨在防止来自玻璃基板10的污染、调整好形成多晶硅膜14的表面状态,但是,有时将其省略。
图4为反交错型非晶硅TFT的剖面图。在玻璃基板30上形成底层绝缘膜32,在其上形成非晶硅TFT。再者,多把底层绝缘膜32省略。图4中,在栅极34及连接到其上的栅线之下形成1层或多层的栅绝缘膜36。在栅极34之上形成非晶硅沟道区38C,进而,通过使杂质扩散到非晶硅中形成源·漏区38S、38D。还有,把象素电极40通过金属布线层42与漏区38D电气地连接起来,把源线44与源区38S电气地连接起来。再者,使金属布线层42与源线44同时形成。
再者,在沟道区38C上形成的沟道保护膜46是在对源·漏区膜38S及38D进行蚀刻时保护沟道区38C的膜,有时将其省略。
图3及图4示出基本的TFT结构,这种变动涉及非常广泛。例如,在图3的共面型TFT中,为了提高数值孔径,在象素电极22与源线24之间设置第2层间绝缘膜,能够使象素电极22与源线24的间隔成为缩小的结构。或者,以减小连接到栅极18上未图示的栅线及源线24的布线电阻及布线冗余化为目的,能够使该栅线、源线成为多层膜。进而,还能够在TFT元件之上或之下形成遮光层。在图4的反交错型TFT中,也能够进行以增大数值孔径、减小布线电阻、减少缺陷为目的的布线及绝缘膜的多层化等。
这些改良结构中的任一种,几乎都是对图3或图4的基本结构增加构成TFT的薄膜的层叠数。
在下述实施例中,说明有关利用不需要真空处理装置的涂敷膜,来形成构成图3、图4所示薄膜层叠结构的各种薄膜的情况。
(涂敷绝缘膜的形成方法)
图1示出涂敷型绝缘膜形成装置,它借助于涂敷液体后进行热处理来形成薄膜,例如绝缘膜。作为在涂敷以后通过热处理作为绝缘膜的液体,能够举出聚硅氨烷(具有Si-N键的高分子的总称)。聚硅氨烷之一为[SiH2NH]n(n为正整数),即所谓聚多氢硅氨烷。这种商品产自东燃(株),以商品名“东燃ポリシラザン”市售。再者,如果用烷基(例如,甲烷基、乙烷基等)置换[SiH2NH]n中的H的话,则成为有机聚硅氨烷,与无机聚硅氨烷有区别。在本实施例中,最好使用无机聚硅氨烷。
把这种聚硅氨烷与二甲苯等液体混合后,例如旋转涂敷到基板上。借助于在包含水蒸汽或氧气的气氛中进行热处理,使这种涂敷膜转化成SiO2
作为比较例,能够举出在涂敷以后通过热处理成为绝缘膜的SOG(旋涂玻璃)膜。这种SOG膜是以硅氧烷键为基本结构的聚合物,有具有烷基的有机SOG及没有烷基的无机SOG,以烷基等作为溶剂使用。以平坦为目的,把SOG膜用于LSI层间绝缘膜。存在着有机SOG膜对于氧等离子体处理容易受到腐蚀、无机SOG膜膜厚为数千_时也容易产生裂纹的问题,故几乎不以单层用于层间绝缘膜等,而是作为CVD绝缘膜的上层平坦化层使用。
在这一点上,聚硅氨烷耐断裂性高,具有耐氧等离子体性,还能够以单层作为某种膜厚的绝缘层使用。因而,在这里,说明有关使用聚硅氨烷的情况。
再者,本发明利用以硅氧烷键作为基本结构的SOG膜以外的涂敷膜来形成薄膜层叠结构的至少1层,最好是多层,以满足这一条件为限,也可以附加地使用SOG膜。
图1中,装料器101把装于箱内的多块玻璃基板一块一块地取出,输送到旋转涂敷器102上。在旋转涂敷器102中,如图12所示,把基板132真空吸附到平台130上,把聚硅氨烷138从分配器134的喷嘴136滴到基板132上。如图12所示,滴下的聚硅氨烷138从基板中央部扩散开来。聚硅氨烷及二甲苯的混合液进入称为滤毒罐的容器中,保存在图1、图12所示的保管部105内。使聚硅氨烷与二甲苯的混合液从液体保管部105通过提供给管140供给到分配器134,涂敷到基板上。进而,如图13所示,借助于平台130的旋转,聚硅氨烷138在玻璃基板132的整个面上缓缓涂敷。这时,大部分二甲苯蒸发掉。由图1所示控制部106控制平台130的转速及旋转时间,在几秒钟内,其转速上升到1000rpm,在1000rpm上保持20秒钟左右,进后,几秒钟后停止。在该涂敷条件下,聚硅氨烷涂敷膜的膜厚约7000_。其次,把玻璃基板输送到热处理部103,在水蒸汽气氛中,在温度100~350℃下,进行10-60分钟热处理,变成为SiO2。该热处理由温度控制部107进行控制。为了提高涂敷型绝缘膜形成装置的处理能力,热处理部103设定热处理部103的长度及该炉内收存的基板块数,以便把上述旋转涂敷器102的生产节拍时间与热处理时间匹配起来。与聚硅氨烷混合的液体例如使用了二甲苯,还有,在转换时会产生氢及氨等,因此,至少在旋转涂敷器102及热处理器103中,需要排气设备108。利用卸料器104,把热处理后形成了绝缘膜的玻璃基板装于箱内。
与现有的CVD装置相比,图1所示的本发明涂敷型绝缘膜形成装置的装置构成显著简单,因而,装置价格非常便宜。而且,与CVD装置相比,具有产量高、维护简单、装置的工作效率高等特征。借助于这些特征,能够大幅度地减少液晶显示装置的成本。
利用图1所示的涂敷型绝缘膜形成装置,能够把图3所示的全部绝缘膜即底层绝缘膜12、栅绝缘膜16、层间绝缘膜20、保护膜26成膜。还有,在象素电极22与源布线24之间追加形成绝缘膜的情况下,通过利用图1的装置,以涂敷膜形成该追加绝缘膜,还有使绝缘膜表面平坦化的效果,是特别有效的。再者,有时把底层绝缘膜12及保护膜26省略。
在这里,栅绝缘膜16是支配TFT的电气特性的重要绝缘膜,要控制膜厚、膜质,同时,还必须控制与硅膜的界面特性。
为此,除了清洁涂敷形成栅绝缘膜16以前的硅膜14的表面状态以外,最好是使用图2所示的涂敷型绝缘膜形成装置。图2所示的装置在功能与图1所示装置的热处理部103相同的第1热处理部103A与卸料器104之间设置了第2热处理部103B。希望在该第2热处理部103B中,在第1热处理部103A中进行上述热处理之后,在比第1热处理部103A中的热处理温度高400°~500℃下,进行30-60分钟的热处理,或者,进行灯退火、激光退火等的高温短时间热处理。
这样,与只在图1热处理部103中的热处理的情况相比,栅绝缘膜16等绝缘膜更加致密化,膜质及界面特性改善了。
再者,如果涉及界面特性来说,与涂敷绝缘膜相比,在真空气氛中形成的CVD膜易于控制,因此,在需要高性能的TFT情况下,也可以在构成TFT的绝缘膜中由CVD膜形成栅绝缘膜,其它绝缘膜由本发明的涂敷绝缘膜形成。
在图4的TFT结构中,本发明的涂敷绝缘膜能够用于底层绝缘膜32、栅绝缘膜36、沟道保护膜46。
(涂敷硅膜的形成方法)
通过准备包含硅粒子的液体作为图1或图2所示涂敷液保管部105中保管的涂敷液,利用与图1或图2装置相同的装置,能够形成涂敷硅膜。
涂敷液中所含有硅粒子的粒子直径可以使用的范围例如为0.01~10μm。硅粒子的粒子直径根据涂敷硅膜的膜厚来选择。本发明人获得的硅粒子的粒子直径为:1μm左右的占10%,10μm以下的占95%。通过借助于微粒化装置把这种粒子直径的硅粒子进一步微粒化,能够获得所需粒子直径的硅粒子。
具有给定范围粒子直径的硅粒子与例如酒精等液体混合后,作为悬浮液在涂敷液保管部105中保管起来。然后,把硅粒子与酒精的悬浮液排到从装料器105输送到旋转涂敷器106中的基板上。然后,在与形成涂敷绝缘膜相同的涂敷条件下使平台130旋转,在基板上缓缓涂敷硅粒子的涂敷膜,这时,大部分酒精蒸发掉。
其次,在热处理部103或第1热处理部103A中,在与形成涂敷绝缘膜的情况相同的热处理条件下,对基板进行热处理。这时,借助于硅之间的反应,在基板上形成结晶化了的硅膜。
在使用了图2装置的情况下,进而,在第2热处理部103B中,在高于第1热处理部103A中的热处理温度的温度下,对该基板进行热处理。该热处理最好是借助于激光退火或者灯退火,在短时间内进行。
与只在第1热处理部103A中进行热处理相比,通过在第2热处理部103B中再度进行热处理,硅膜的结晶性、致密性以及与其它膜的粘附性提高了。
图5、图6为连续形成涂敷硅膜及涂敷绝缘膜的成膜装置构成图。
图5的成膜装置把装料器101、第1旋转涂敷器102A、第1热处理部103A、第2热处理部103B、第2旋转涂敷器102B、热处理部103及卸料器104串联连接起来。保管硅粒子与酒精的悬浮液的第1涂敷液保管部105A及第1控制部106A连接到第1旋转涂敷器102A上。保管聚硅氨烷与二甲苯的混合液的第2涂敷液保管部105B及第2控制部106B连接到第2旋转涂敷部102B上。
如果使用图5的装置,装料、卸料的次数平均减少1次,因此,产量进一步提高。
图6的成膜装置示出把5图成膜装置的第2热处理部103B配置到涂敷绝缘膜热处理部103之后的变形例。在此情况下,绝缘膜盖层通过对伴同的硅膜进行激光退火的第2热处理部103B而结晶化。绝缘膜具有降低硅膜表面反射率的效果,因此,具有使硅膜高效率地吸收激光能量的优点。还有,具有激光退火后的硅膜表面是平滑的等特征。也可以以一个热处理部兼用作图6中的热处理部103及第2热处理部103B。在此情况下,在该兼用的一个热处理部中,能够同时进行涂敷绝缘膜的烧固及其上的硅膜的结晶化热处理。
(涂敷硅膜的其它形成方法)
图7示出借助于涂敷涂敷液、其后进行热处理形成硅膜的其它涂敷型硅膜形成装置。在利用CVD法形成硅膜时,可以使用单硅烷(SiH4)及二硅烷(Si2H6),但是,在本发明中,使用二硅烷及三硅烷(Si3H8)等高次硅烷。硅烷类的沸点为:单硅烷为-111.9℃,二硅烷为-14.5℃,三硅烷为52.9℃,四硅烷(Si4H10)为108.1℃。单硅烷及二硅烷在常温、常压下是气体,但是,三硅烷以上的高次硅烷是液体。如果使二硅烷处于负几十度C,则变成液体,能够作为涂敷膜使用。在这里,说明有关主要使用三硅烷的情况。
图7中,利用装料器201从箱内把玻璃基板一块一块地取出,输送到装料闭锁室202中,借助于排气设备711使装料闭锁室202减压。到达给定压力后,把玻璃基板移动到成为与上述压力相同限度减压状态的旋转涂敷部203中,使三硅烷从三硅烷保管部207通过分配器涂敷到玻璃基板上。在旋转涂敷器203中,使基板以转速100~1000rpm旋转几秒钟到20秒钟,旋转涂敷三硅烷。把旋转涂敷了三硅烷的玻璃基板直接输送到成为与上述压力相同限度的第一热处理部204中,在300°~450℃下、进行几十分钟的热处理,形成膜厚几百_的硅膜。接着,把玻璃基板输送到成为与上述压力相同限度的第2热处理部205中,使之接受激光退火及灯退火等高温短时间热处理。借此,使硅膜结晶化。然后,把玻璃基板输送到装料闭锁室206中,在借助于氮返回大气压后,将其输送到卸料器207,装于箱内。
在这里,希望排气装置211共计由2台构成,一台连接到2个装料闭锁室202、206上,另一台连接到旋转涂敷部203、第1、第2热处理部204、205上。而且,旋转涂敷器203、第1热处理部204及第2热处理部205借助于排气装置211经常排气,保持惰性气氛的减压状态(1.0~0.5气压左右)。这是因为,硅烷类有毒性,使气化了的硅烷类不泄漏到装置外。单硅烷的容许浓度(TLV)为5ppm,可以认为,二硅烷等高次硅烷也是同一限度的容许浓度。还有,硅烷类在常温空气中自然燃烧,浓度一高,则爆炸性地燃烧。因而,把连接到至少旋转涂敷器203、第1、第2热处理部204、205上的排气装置211的排气连接到使硅烷类无害化的排气处理装置212上。再者,把图7的各处理室201~207互相用滑门阀连接起来,当输送玻璃基板时,使该滑门阀开闭,以使气体化了的硅烷类不流入2个装料封闭室内。
旋转涂敷器203的主要部分与图12大体相同,但是,图7中,真空装卡玻璃基板的平台的温度最好由温度控制部210控制。在这里,当使用三硅烷时,为常温,希望控制到0℃左右;当使用二硅烷时,为-40℃以下,希望控制到-60℃以下。还有,二硅烷及三硅烷的保管部208及供给线(未图示)最好也借助于温度控制部210控制到与平台温度大体同一限度的温度。
为了把二硅烷及三硅烷作为液体进行涂敷,必须在低于其沸点的温度下进行涂敷作业,但是,考虑到在常温常压下,三硅烷的蒸汽压约为0.4气压;在常压、-40℃下,二硅烷的蒸汽压约为0.3气压,必须尽可能降低该蒸汽压。因此,最好尽可能降低这些硅烷类及基板的温度。
为了更加降低二硅烷及三硅烷等的蒸汽压以提高涂敷膜的均匀性,也可以使旋转涂敷器203及第1、第2热处理部204、205处于惰性气体的加压状态下。在加压状态下,二硅烷等的沸点温度上升,在同一温度下的蒸发汽压降低,因此,能够使旋转涂敷器203的温度高于上述设定温度,将其设定于接近室温的温度。考虑到在此情况下,万一三硅烷等泄漏出来时,最好是作成在可以处于加压状态的结构外侧能够处于减压状态的双重结构,用特别设置的排气装置把泄漏出来的三硅烷等排气。利用排气处理部212,处理该排气的气体。
还有,利用排气装置211,还把停滞在旋转涂敷器203及第1、第2热处理部204、205内部的硅烷气体排气。
图8所示的硅膜形成装置是把图7所示的硅膜形成装置与图1所示的绝缘膜形成装置串联连接起来的。即,在图7的第2热处理部205与装料闭锁室206之间,导入图1的旋转涂敷部102及热处理炉103。
图8中,在第2热处理部205中,一直到借助于激光退火使硅膜进行结晶化处理,都与图7装置的动作相同。在旋转涂敷器102中,结晶化了的硅膜涂敷聚硅氨烷及无机SOG膜。接着,在热处理部103中,使涂敷的膜变成绝缘膜。
旋转涂敷器203、第1、第2热处理部204、205与图7同样地处于惰性气氛的减压状态下。图1中,绝缘膜的旋转涂敷器102及热处理部103处于常压下,但是,图8的装置中成为惰性气氛的减压状态。为此,由排气装置108进行排气。
为了在该硅膜之上,在惰性气氛中形成绝缘膜,借助于图8形成的硅膜不暴露于大气中。因而,能够控制支配TFT元件特性的硅膜与绝缘膜的界面,因此,能够提高TFT元件的特性及该特性的均匀性。
再者,图8中,在硅膜之上形成绝缘膜是在硅膜结晶化之后进行的,但是,与图6的装置同样地,也可以在硅膜的第1热处理后形成绝缘膜,使硅膜的结晶化在该绝缘膜热处理后进行。在此情况下,也与图6的情况相同,绝缘膜盖层通过对伴同的硅膜进行激光退火而结晶化。绝缘膜具有降低硅膜表面反射率的效果,因此,具有使硅膜高效率地吸收激光能量的优点。还有,具有激光退火后的硅膜表面是平滑的等特征。
(向涂敷硅膜扩散杂质的方法)
向硅膜扩散杂质的方法也可以使用现有的离子注入装置等实施,但是,如图10或图11所示,最好是在涂敷含有杂质的绝缘层之后,使杂质扩散到其下层的硅膜中。
含有杂质的绝缘膜的形成能够使用与图2所示装置相同的装置。在本实施例中,把包含磷玻璃或硼玻璃的SOG膜作为含有杂质的涂敷膜涂敷上去。在形成N型高浓度杂质区的情况下,以每100ml液体(该液体以酒精及醋酸乙烷基为溶剂,含有硅氧烷聚合物,以使Si浓度的重量百分比为百分之几)含有几百μgP250的SOG膜作为含有杂质的涂敷膜使用。在此情况下,图2的涂敷液保管部105中保管这种涂敷液,把该涂敷液从旋转涂敷器102涂敷到基板上。进而,在旋转涂敷器102中,通过使基板以转速1000rpm旋转,作为上述SOG膜获得几千_的膜厚。在第1热处理部103A中,在300℃乃至500℃下,对该含有杂质的涂敷膜进行热处理,成为含有摩尔百分比为百分之几的P250的磷玻璃膜。使形成了磷玻璃膜的TFT基板在第2热处理部103B中接受灯退火或激光退火的高温短时间热处理,使SOG膜中的杂质以固相扩散到其下层的硅膜中,在该硅膜中形成高浓度杂质区。最后,利用卸料器104,把TFT基板装于箱内。
在源·漏区的形成中,涂敷工序及高温短时间退火工序也可以在1分钟以内处理,具有非常高的生产性。再者,热处理工序需要几十分钟,但是,借助于在热处理炉的长度及结构上想办法,也能够削减间歇时间。
把涂敷了含有上述杂质的涂敷膜的TFT剖面图示于图10及图11。图10为对应于图3的共面型TFT,在玻璃基板14上,形成底层绝缘膜12,在其上对硅层14进行构图。对栅绝缘膜16进行蚀刻去除,以便掩蔽栅极18,使应该成为源·漏区的硅层暂时露出来。因而,形成含有杂质的涂敷膜50,使之与成为上述硅膜的源·漏的区14S、14D接合。然后,借助于上述高温短时间的热处理,含有杂质的涂敷膜50中包含的磷借助于固相扩散扩散到上述硅膜中,形成薄膜电阻为1kΩ/□以下的N型源·漏区14S、14D。
正如可从图3所示TFT的剖面图弄清的那样,这以后的工序按下列顺序形成:形成层间绝缘膜,在把含有杂质的涂敷膜50去除之后,也可以改为形成依据上述涂敷膜的层间绝缘膜,还可以改为在含有杂质的涂敷膜50之上重新形成层间绝缘膜。在含有杂质的涂敷膜50之上重新形成层间绝缘膜的方法中,绝缘膜为两层,使液晶显示装置中源线与栅线的短路缺陷变少。
图11为对应于图4的反交错型TFT,在玻璃基板30上形成底层绝缘膜32,在其上形成栅极35,进而,通过栅绝缘膜34对硅层33进行构图。绝缘膜52为沟道区的保护膜,同时,成为杂质扩散的掩模,借助于涂敷绝缘膜来形成。
含有杂质的绝缘膜54与成为掩模的绝缘膜52、及应该成为硅膜33的源·漏区的区33S、33D接合,作为涂敷绝缘膜来形成。对含有杂质的绝缘膜54一进行高温短时间的热处理,含有杂质的绝缘涂敷膜54中包含的磷就借助于固相扩散扩散到上述硅膜33中,形成薄膜电阻为1kΩ/□左右的N型源·漏区33S、33D。
正如可从图4所示TFT的剖面图弄清的那样,这以后的工序在把含有杂质的绝缘膜54去除之后,按象素电极、源布线及漏电极的连接部的顺序形成。
根据本实施例,在图3所示的共面型TFT中,源·漏区的形成不用现有的离子打入及离子掺杂质、而是借助于形成涂敷膜及高温短时间热处理进行,因此,能够使用廉价并且产量高的装置来制造TFT。还有,在图4所示的反交错型TFT中,把依据CVD法的源·漏区的形成置换成形成涂敷膜及高温短时间热处理,与共面型TFT的情况相同,能够使用廉价并且产量高的装置来制造液晶显示装置。
(涂敷导电膜的形成方法)
其次,说明有关涂敷含有导电性粒子的液体形成涂敷导电膜的方法。涂敷导电膜也能够使用图1或图2所示装置来制造。这时,图1、图2的涂敷液保管部105中保管的液体使用把金属等导电性物质的微粒分散到液体(例如有机溶剂)中的溶液。例如,把粒子直径80~100_的银微粒分散到松油醇及甲苯等有机溶剂中的溶液从旋转涂敷器102排出到基板上。此后,使基板以1000rpm旋转,使涂敷液在基板上旋转涂敷。进而,如果在图1的热处理部103或图2的第1热处理部103A中,在250°~300℃下进行热处理,就能够获得几千_的导电膜。在导电性物质的微粒中,除了银以外还有金、铝、铜、镍、钴、铬、ITO等,能够借助于涂敷型导电膜形成装置形成导电膜。
所获得的导电膜是微粒的集合,非常活泼,因此,必须使旋转涂敷器102、热处理部103或第1热处理部103A处于惰性气氛中。
还有,涂敷导电膜的电阻值(如果比较其体电阻值的话)高出1位左右。在此情况下,如果在图2的第2热处理部103B中,对涂敷导电膜在300乃至500℃下进一步进行热处理的话,导电膜的电阻值则下降。同时,TFT的源区与由涂敷导电膜形成的源布线的接触电阻、进而,漏区与由涂敷导电膜形成的象素电极的接触电阻都能够减小。如果在第2热处理部103B中进行灯退火及激光退火等高温短时间热处理的话,就能够更有效地进行涂敷导电膜的低电阻化和减小接触电阻。还有,以不同的金属形成多层,能够提高可靠性。银在空气中较易氧化,因此,可以在银之上形成在空气中难于氧化的铝及铜。
(透明电极的形成方法)
其次,说明有关使用了涂敷ITO膜的透明电极的形成方法。涂敷ITO的成膜也能够使用与图2相同的装置进行。在本实施例中使用的涂敷液为把有机铟及有机锡以97∶3的比例在混合二甲苯中掺合成8%的液状物(例如,旭电化工业株式会社制的商品名:アデカITO涂布膜/ITO-103L)。再者,能够作为涂敷液使用的范围是,有机铜与有机锡之比为从99∶1到90∶10。涂敷液在图2的涂敷液保管部105中保管。
利用旋转涂敷器102,把涂敷液排出到基板上,进而,通过使基板旋转进行旋转涂敷。
其次,进行涂敷膜的热处理,但是,这时的热处理条件按下述设定。首先,在图2的第1热处理部103A中,在250℃~450℃的空气或氧气氛中进行从30分钟到60分钟的第1热处理。其次,在第2热处理部103B中,在200℃~400℃含有氢的气氛中进行从30分钟到60分钟的第2热处理。其结果是,在把有机成分去除后,形成铟氧化物及锡氧化物的混合膜(ITO)膜。借助于上述热处理,膜厚约500_~约2000_的ITO膜能够成为具有作为象素电极41充分性能的ITO膜:薄膜电阻为102Ω/□~104Ω/□、光透过率为90%以上。上述第1热处理后的ITO膜的薄膜电阻的量级为105~106Ω/□,但是,由于上述第2热处理使薄膜电阻的量级降低到102~104Ω/□。
涂敷ITO膜的形成,能够通过图5或图6所示的装置串联地制造涂敷ITO膜及涂敷绝缘膜。如果这样制造,则能够用绝缘膜来保护紧接在形成之后的活泼的涂敷ITO膜的表面。
(导电层的其它形成方法)
这种方法是在上述涂敷ITO膜之上形成金属电镀层的方法。
图9示出在涂敷ITO表面进行镀镍的流程图。在图9的步骤1中,用上述方法形成ITO膜。其次,在步骤2中,例如对涂敷ITO表面进行光刻,使该表面活化。在步骤3中,作为步骤4镀镍处理的前处理,首先,把钯/锡的络盐粘附到涂敷ITO的表面上,其次,进行在表面上析出钯的处理。
在步骤4的镀镍工序中,例如通过进行无电解电镀工序,把在涂敷ITO表面上析出的钯置换成镍,完成镀镍处理。在步骤4中,进而通过对镀镍层进行退火,使该电镀层致密化。最后,在步骤5中,通过在Ni镀层上进行作为氧化防止层的贵金属电镀,例如镀金处理,完成导电层。
借助于这种方法,以涂敷ITO膜为基础形成电镀层,能够形成透明电极以外的导电层。
(旋转涂敷以外的涂敷方法)
图14乃至图16为示出涂敷用于形成薄膜的流体是光刻时用于掩膜的保护膜等液体的涂敷装置的图。在本实施例中,以保护膜为例举例说明作为涂敷的液体。当然,不限于保护膜涂敷,也能够用于上述各种涂敷膜的形成中。在图14中,把基板302真空吸附到平台301上。保护液从液体保管部307通过供给管306供给到分配器304。保护液进而作为非常多的点303,从设置在分配器头307上的多个喷嘴305涂敷到基板302上。
图15示出喷嘴305的详细剖面图。图15的结构与油墨喷射印刷的头相同,利用压电元件的振动排出保护液。保护液从入口部311通过供给口312,积存在腔部313内。借助于粘合到振动板315上的压电元件314的伸缩,使振动板315运动,使腔313的体积减小或增大。腔313的体积减小时,保护液从喷嘴口316排出,腔313的体积增大时,保护液从供给口312供给到腔313内。例如如图16所示,使喷嘴口316以二维多个排列起来,如图14所示,通过使基板302或分配器304相对地移动,使保护液以点状涂敷到基板整个面上。
图16中,喷嘴口316的排列间隔为横向间隔P1为几十μm,纵向间隔P2为几mm。喷嘴口316的口径为几十μm乃至几百μm。一次的排出量为几十ng乃至几百ng,所排出保护液的液滴直径为几十μm乃至几百μm。点状涂敷的保护液刚刚从喷嘴305排出后为几百μm的圆形。在把保护液涂敷到基板整个面上的情况下,如果上述点303的间隔为几百μm,以转速几百乃至几千rpm使基板旋转几秒钟,就能获得膜厚均匀的涂敷膜。涂敷膜的膜厚不仅可以通过基板的转速及旋转时间来控制,还可以通过喷嘴口316的口径及点303的间隔加以控制。
这种保护液涂敷方式为油墨喷射方式的液体涂敷方式,因为是在基板整个面上以点状进行涂敷,所以,使基板移动(例如旋转)以便把保护液涂敷到点303之间没有保护液的部分上即可,因此,能够有效地使用保护液。这种方式不仅能够应用于保护膜,而且,同样能够应用于利用上述涂敷膜形成的绝缘膜、硅膜、导电膜的形成上,因此,在减少液晶显示装置的成本方面,带来非常大的效果。
还有,在油墨喷射方式的液体涂敷中,因此为喷嘴口316的口径能够更小,所以,可以在10-20μm宽的线状图形上进行涂敷。如果把这种技术用于硅膜及导电膜的形成中,就可以直接描绘而不需要光刻工序了。如果TFT的图形比例的限度为几十μm,借助于把这种直接描绘与涂敷方式的薄膜形成技术组合起来,不使用CVD装置、溅射装置、离子打入及离子掺杂质装置、曝光装置、腐蚀装置,就可以制造液晶显示装置。即,只使用依据本发明的油墨喷射方式的涂敷装置、激光退火装置及灯退火装置等热处理装置,就能够制造液晶显示装置。
再者,第1实施例以TFT有源矩阵基板为例举例说明了薄膜器件,但是,该实施例能够同样地应用于把MIM(金属-绝缘体-金属)、MIS(金属-绝缘体-硅)等其它二端元件、三端元件作为象素开关元件的同样的有源矩阵基板上。例如,使用了MIM的有源矩阵基板的薄膜层叠结构不包含半导体层、只使用导电层及绝缘层构成,在此情况下,也能够应用本发明。进而,本发明不仅应用于有源矩阵基板上,而且,也可以应用于作为显示元件不依靠液晶、而使用EL(电发光)等元件者。进而,本发明可以应用于包含TFT的半导体器件、DMD(数字密勒器件)等、具有包含导电层及绝缘层、进而包含半导体层的各种薄膜层叠结构的薄膜器件上。
其次,说明把本发明应用于液晶显示装置用的有源矩阵基板上,特别是,有关利用导电性涂敷膜形成象素电极的第2~第7实施例。
                        第2实施例
图18为示出在液晶显示装置用的有源矩阵基板上,把区划形成的象素区的一部分放大的平面图;图19为在相当于其I-I′线的位置上的剖面图。
在图18及图19上,液晶显示装置用的有源矩阵基板400利用数据线Sn,Sn+1,……及扫描线Gm,Gm+1把绝缘基板410上区划形成多个象素区402,对各个象素区402形成TFT404。这种TFT404具有:用于在源区414与漏区416之间形成沟道的沟道区417,通过栅绝缘膜413与该沟道区417对峙的栅极415,在该栅极415表面那一边上形成的层间绝缘膜421,通过该层间绝缘膜421的接触孔421A电气地连接到源区414上的源极431,以及由通过层间绝缘膜421的接触孔421B电气地连接到漏区416上的ITO膜构成的象素电极414。源极431为数据线Sn,Sn+1……的一部分,栅极415为扫描线Gm,Gm+1,……的一部分。
在这里,象素电极441与源极(数据线)431同样地,在层间绝缘膜421的表面上形成。因此,构成象素电极441,使与数据线Sn、Sn+1相比平行于数据线Sn、Sn+1的外边部441A、441B位于颇靠内侧,以便这些电极之间不短路。
图20(A)~(D)、图21(A)~(C)为示出本实施例的有源矩阵基板制造方法的工序的剖面图。
在这样的有源矩阵基板400的制造方法中,首先,如图20(A)所示,作为绝缘基板410,采用通用的无碱玻璃。首先,在把绝缘基板410洁净化以后,借助于CVD(化学汽相淀积)法及PVD(物理汽相淀积)法在绝缘基板410之上形成由氧化硅膜等构成的底层保护膜411。作为CVD法,有例如低压CVD法(LPCVD法)及等离子体CVD法(PECVD法)等。作为PVD法,有例如溅射法等。再者,借助于绝缘基板410中包含的杂质及该基板表面的洁净度,也可以把底层保护膜11省略。
其次,形成应该成为TFT 404能动层的本征硅膜等的半导体膜406。该半导体膜406能够借助于CVD法及PVD法形成。这样获得的半导体膜406作为原原本本的非晶硅膜,能够作为TFT沟道区等的半导体层使用。还有,如图20(B)所示,对半导体膜120短时间照射激光等光能或电磁能,也可以推进其结晶化。
其次,在形成了具有给定图形的保护掩模以后,利用该保护掩模对半导体膜406进行构图,如图20(C)所示,成为岛状半导体膜412。在半导体膜412上构图以后,利用PVD法及CVD法形成栅绝缘膜413。
其次,溅射形成成为栅极的铝膜等薄膜。通常,利用同一金属材料等借助于同一工序形成栅极及栅布线。在把成为栅极的薄膜沉积起来以后,如图20(D)所示,进行构图,形成栅极415。这时,扫描线也形成了。其次,对半导体膜412导入杂质离子,形成源区414及漏区416。未导入杂质离子的部分成为沟道区417。利用这种方法,栅极415成为离子注入的掩模,因此,沟道区417成为只在栅极415之下形成的自己匹配的结构,也可以构成偏置栅结构及LDD结构的TFT。杂质离子的导入能够应用离子掺杂质法或离子打入法等,离子掺杂质法使用同位素不分离型离子注入装置注入注入杂质元素的氢化物及氢,离子打入法使用同位素分离型离子注入装置只注入所需的杂质离子。作为离子掺杂质法的气体原料,使用在氢中稀释了的浓度为0.1%左右的磷化氢(PH3)及乙硼烷(B2H6)等注入杂质的氢化物。
其次,如图21(A)所示,利用CVD法或PVD法形成由氧化硅膜构成的层间绝缘膜421。在离子注入及形成层间绝缘膜421以后,在约350℃以下的适当热环境下进行几十分钟到几小时的热处理,进行注入离子的活化及层间绝缘膜421的烧固。
其次,如图21(B)所示,在层间绝缘膜421中,在相当于源区414及漏区416的位置上,形成接触孔421A及421B。其次,在溅射形成用于形成源极的铝膜等以后,对其进行构图,形成源极431。这时,数据线也形成了。
其次,如图21(C)所示,在层间绝缘膜421的整个表面上,涂敷成膜ITO膜408。
当涂敷成膜时,能够使用各种液态或糊状的涂敷材料。在这些涂敷材料中,如果是液态的材料,能够使用浸渍法或旋转涂敷法等;如果是糊状的材料,能够使用丝网印刷法等。与第1实施例同样地,在第2实施例中,涂敷材料是在混合二甲苯中把有机铟及有机锡以97∶3的比例掺合成8%的液态材料(例如,旭电化工业株式会社制的商品名:アデカITO涂布膜/ITO-103L),能够利用旋转涂敷法涂敷到绝缘基板410的表面那一边(层间绝缘膜20的表面)上。在这里,作为涂敷材料能够使用有机铟与有机锡之比为从99/1到90/10范围内的材料。
在第2实施例中,在把溶剂干燥、去除以后,对于在绝缘基板410表面那一边上涂敷的膜也进行热处理(烧固)。这时,作为热处理的条件是,例如在250℃~450℃的空气中或气氛氧中进行从30分钟到60分钟的第1热处理以后,在200℃~400℃的含有氢的气氛中进行从30分钟到60分钟的第2热处理。结果是,把有机成分去除后,形成铟氧化物及锡氧化物的混合膜(ITO膜)。借助于上述热处理,膜厚为约500_~约2000_的ITO膜成为:薄膜电阻为102Ω/□~104Ω/□、光透过率为90%以上,能够成为具有作为象素电极441的充分性能的ITO膜。第1热处理后ITO膜的薄膜电阻的量级为105~106Ω/□,但是,第2热处理的作用使薄膜电阻的量级降低到102~104Ω/□。
在这样地形成了ITO膜408以后,如图19所示,进行构图,一形成象素电极441,就在各象素区402上形成了TFT404。因而,如果利用通过扫描线Gm供给的控制信号驱动TFT404,就能够把图象信号从数据线Sn通过TFT404写入到象素电极441与对置基板(未图示)之间封入的液晶单元内,进行给定的显示。
这样,在第2实施例中,当形成用于形成象素电极441的ITO膜,利用适合于大型基板处理的旋转涂敷等涂敷成膜法把液态涂敷材料涂敷到绝缘基板410上,因此,与需要具有溅射法等真空系统的庞大成膜装置的成膜法不同,能够使用廉价的成膜装置成膜。
而且,如图25(B)所示,根据涂敷成膜法,当把用于构成象素电极441的液态或糊状涂敷材料涂敷到层间绝缘膜421的表面上时,涂敷材料把接触孔421B平滑地填住,使象素电极441的表面形状难于受到下层那一边的凹凸等影响。因此,能够形成表面上没有台阶状变形的平坦的象素电极441(导电膜),因此,能够稳定地进行研磨,同时,能够防止反倾斜区的产生。因此,根据第2实施例,可提高显示清晰度。
与此相反,如图25(A)所示,当利用溅射ITO膜450形成象素电极时,在形成溅射ITO膜450的面上的台阶状变形产生以后形成了该溅射ITO膜450。在溅射ITO膜450的表面上形成的台阶状变形成为不稳定的研磨及反倾斜区的原因,降低了显示质量。而且,在形成溅射ITO膜450时,难于把接触孔421B全面填入,因此,在其上形成了开口部,开口部的存在也成为不稳定研磨及反倾斜区的原因。因而,如图25(B)所示,利用涂敷ITO膜形成象素电极441是有用的。
                         第3实施例
图22为示出把在液晶显示装置用的有源矩阵基板上按区划形成的象素区的一部分放大的平面图;图23为在相当于其II-II′线位置上的剖面图。
在图22及图23中,在与第3实施例有关的液晶显示装置用的有源矩阵基板401上的薄膜器件的结构、与第2实施例中有源矩阵基板400上的薄膜器件结构的不同点如下所述。
首先,在第3实施例中,使层间绝缘膜为两层结构:在栅极415的表面的那一边上、位于下层那一边的下层侧层间绝缘膜421;在该下层侧层间绝缘膜421的表面上形成的上层侧层间绝缘膜422。在这里,在下层侧层间绝缘膜421的表面上形成源极431,使其通过下层侧层间绝缘膜421的接触孔421A电气地连接到源区414上。
与此相反,在上层侧层间绝缘膜422的表面上形成象素电极441,使其通过上层侧层间绝缘膜422及下层侧层间绝缘膜421的接触孔422A电气地连接到漏区416上。这样,在与源极431不同的层上构成象素电极441,因此,这些电极之间不短路。
因此,在第3实施例中,正如由图22可知那样地,在任一象素区402中都形成象素电极441,以使与数据线Sn、Sn+1平行的两边的外边部441A、441B在相邻象素间位于数据线Sn、Sn+1的上方。还有,形成象素电极441,以使与扫描线Gm、Gm+1平行的两边的外边部441C、441D在相邻象素间位于扫描线Gm、Gm+1的上方。即,象素电极441的一部分盖在数据线Sn、Sn+1及扫描线Gm、Gm+1的上方。因而,在象素电极441的四边的外边部441A~441D、与数据线Sn、Sn+1及扫描线Gm、Gm+1之间,从平面上看不到缝隙。因此,数据线Sn、Sn+1及扫描线Gm、Gm+1其本身就具有作为黑矩阵的功能。结果是,即使不增加用于形成黑矩阵层的工序数,也能够进行高清晰度的显示。
这样的有源矩阵基板401的制造方法,与第2实施例中说明了的图20(A)~图20(D)是共同的。因此,在下面的说明中,参照图24(A)~(D),说明有关进行了图20(D)所示工序以后的工序。
首先,如图24(A)所示,在形成了源区414、漏区416、沟道区417、栅绝缘膜413、及栅极415之后,利用CVD法或PVD法在栅极415的表面那一边上形成由氧化硅膜构成的下层侧层间绝缘膜412。
其次,如图24(B)所示,在下层侧层间绝缘膜421中,在相当于源区414的位置上形成接触孔421A。其次,在溅射形成了用于形成源极431及数据线的铝膜之后,对其进行构图,形成源极431及数据线Sn,Sn+1,……
其次,如图24(C)所示,利用CVD法或PVD法在下层侧层间绝缘膜421的表面上形成由氧化硅膜构成的上层侧层间绝缘膜422。其次,在下层侧层间绝缘膜421及上层侧层间绝缘膜422中,在相当于漏区416的位置上形成接触孔422A。
其次,如图24(D)所示,在层间绝缘膜422的整个表面上,使ITO409涂敷成膜。
当涂敷成膜时,与第1、第2实施例同样地,也能够使用各种液态或糊状的涂敷材料。在这些涂敷材料中,如果是液态的材料,则能够使用浸渍法或旋转涂敷法等;如果是糊状的材料,则能够使用丝网印刷法等。还有,在第3实施例中,对涂敷了的ITO膜409也进行上述第1、第2热处理,降低薄膜电阻。
然后,对ITO膜409进行构图,如图23所示,形成象素电极441。这时,如参照图22说明了地那样,在任一象素区2中,对象素电极441的四边的外边部441A~441D进行构图,使它在相邻象素间也盖在数据线Sn、Sn+1及扫描线Gm、Gm+1上。通常,数据线及扫描线由金属膜形成,因此,这些数据线及扫描线成为遮光膜,能够作为黑矩阵使用。因此,即使不增加工序数,也能够进行高清晰度的显示。
而且,最大限度地扩展象素区441的形成范围,一直到盖在数据线及扫描线上,因此,象素区402的数值孔径大。这样,也提高了显示的清晰度。
还有,在第3实施例中,当形成用于形成象素电极441的ITO膜时,利用适合于大型基板处理的旋转涂敷法(涂敷成膜法)把液态涂敷材料涂敷到绝缘基板410上,因此,如图10(B)所示,在下层那一边为凹部处,所形成象素电极441的那一部分较厚;在下层那一边为凸部处,所形成象素电极441的那一部分较薄。因而,起因于数据线的凹凸不反映到象素电极441的表面上。因此,能够形成表面上没有台阶状变形的平坦的象素电极441,因此,能够稳定地进行研磨,同时,能够防止反倾斜区的产生等。这样的优点,在扫描线上层那一边也是同样的。因此,根据本发明,提高了显示清晰度。
进而,当形成用于形成象素电极441的ITO膜时,利用旋转涂敷法把液态涂敷材料涂敷到绝缘基板410上,因此,与需要具有溅射法等所谓真空系统的庞大成膜装置的成膜法不同,能够使用廉价的成膜装置成膜。
而且,涂敷成膜法在复盖台阶状变形方面优异,因此,即使在下层那一边上存在着下层侧层间绝缘膜421及上层侧层间绝缘膜422的接触孔421A及422A,其较大的凹凸也不影响到象素电极441(ITO膜)的表面形状。即,形成了两层结构的层间绝缘膜;下层侧层间绝缘膜421及上层侧层间绝缘膜422。因此,即使起因于接触孔421A、422A的凹凸较大,也能够形成表面上没有台阶状变形的平坦的象素电极441。因而,能够采用把象素电极441直接连接到漏区416上的结构,显然,也可以在下层侧层间绝缘膜421与上层侧层间绝缘膜422的层间上,不形成电气地连接到漏区416上的中继电极(通路),能够简化制造工序。
再者,在第3实施例中也是这样,当形成象素电极441时,从液态涂敷材料形成ITO膜,因此,使用了旋转涂敷法,但是,如果使用糊状涂敷材料,则使用印刷法就能够形成ITO膜。进而,如果使用糊状涂敷材料,就也可以使用丝网印刷,因此,把糊状涂敷材料只印刷到应该形成象素电极441的区上,此后,也可以把进行了干燥、热处理的膜原原本本地作为象素电极441使用。在此情况下,因为不需要对依据蚀刻的ITO膜进行构图,所以,具有所谓能够大幅度地减少制造成本的优点。
还有,第2、第3实施例中任一实施例都是以层间绝缘膜接触孔的存在容易影响到象素电极441表面形状的面型TFT为例加以说明的,但是,即使在反交错型等TFT中,在如果把本发明应用于在下层那一边上存在着凹凸的区上形成象素电极的情况下,也能够去除这种凹凸对象素电极表面形状的影响。
                         第四实施例
作为第4实施例的结构,把图22的II-II′剖面与第3实施例图22不同的结构示于图26中。
在第4实施例中,使层间绝缘膜420为两层结构:位于下层那一边的下层侧层间绝缘膜421;层叠于该下层侧层间绝缘膜421表面上的上层侧层间绝缘膜422。
作为图26中所示结构,与图23的不同点是,使象素电极441为两层结构:在上层侧层间绝缘膜422表面上溅射形成的溅射ITO膜446(导电性溅射膜);在该溅射ITO膜表面上涂敷成膜的涂敷ITO膜447(导电性透明涂敷膜)。
因而,涂敷ITO膜447通过位于其下层那一边的溅射ITO膜446电气地连接到漏区416上。如下述那样,一并构图形成溅射ITO膜446及涂敷ITO膜447,因此,它们的形成区是相同的。
除了这一点以外,结构与图23相同,因此,标以与图23中所用符号相同的符号,省略其详细说明。
在第4实施例的结构中,其平面布局也与第3实施例中说明了的图22相同,因此,数据线Sn、Sn+1……及扫描线Gm,Gm+1……其本身就具有作为黑矩阵的功能。因而,即使不增加工序数,也能够进行高清晰度的显示。
在第3实施例中,与溅射ITO膜相比,接触到漏区416上的涂敷ITO膜447的接触电阻有增大的趋势。在第4实施例中,涂敷ITO膜447通过溅射ITO膜446始终电气地连接到漏区416上,因此,具有能够消除所谓接触电阻大的间题的优点。
参照图27(A)~(E)及图28(A)~(E),说明这样的有源矩阵基板401的制造方法。在这里,图27(A)~(E)与表示图3实施例工序的图20(A)~(D)及图24(A)相同,因此,省略其说明。还有,图28(B)、(C)与表示第3实施例工序的图24(B)、(C)相同。
图28(A)示出作为图28(B)前工序的保护图形形成工序。为了形成图28(B)所示的源极431及源线,在图28中,借助于溅射法形成铝膜460。此后,在铝膜460上形成构图了的保护掩模461。如图28(B)所示,通过利用保护膜461对铝膜460进行蚀刻,形成源极431及数据线。
其次,如图28(C)所示,利用CVD法或PVD法在下层侧层间绝缘膜421表面上形成由氧化硅膜构成的上层侧层间绝缘膜422。在离子注入及形成层间绝缘膜以后,在约350℃以下的适当的热环境下进行从几十分钟到几小时的热处理,进行注入离子的活化及层间绝缘膜420(下层侧层间绝缘膜421及上层侧层间绝缘膜422)的烧固。其次,在下层侧层间绝缘膜421及上层侧层间绝缘膜422中,在相当于漏区416的位置上,形成接触孔422A。
其次,如图28(D)所示,利用溅射法在由下层侧层间绝缘膜421及上层侧层间绝缘膜422构成的层间绝缘膜420的整个表面上,形成溅射ITO膜446(导电性溅射膜)。
接着,如图28(E)所示,在溅射ITO膜446的表面上,形成涂敷ITO膜447(导电性透明涂敷膜)。
当形成涂敷ITO膜447时,能够采用与第1~第3实施例相同的处理条件。在第4实施例中,在对在表面那一边上涂敷了的液态或糊状涂层,把溶剂干燥、去除以后,在热处理装置内进行热处理。这时,作为热处理的条件是,例如,在在温度为250℃~450℃最好是250℃~400℃的空气中、或含有氧的气氛中、或非还原性气氛中进行从30分钟到60分钟的第1热处理(烧固)以后,在温度为200℃以上、最好是200℃~350℃含有氢的还原性气氛中进行从30分钟到60分钟的第2热处理。在任一种情况下都是把第2热处理中的处理温度设定得低于第1热处理中的处理温度,以使在第1热处理中稳定化了的保护膜不热劣化。当进行这样的热处理时,把有机成分去除,同时,使涂层成为铟氧化物及锡氧化物的混合膜(涂敷ITO膜447)。结果是,膜厚为约500_~约2000_的涂敷ITO膜447成为:薄膜电阻为102Ω/□~104Ω/□、光透过率为90%以上,能够与溅射ITO膜446一起,构成具有充分性能的象素电极441。
然后,一直到基板温度成为200℃以下,使绝缘基板410保持在进行了第2热处理的还原性气氛中、或氮气等的非氧化性气氛中、或其它非氧化性气氛中,在基板温度成为200℃以下以后,把绝缘基板410从热处理装置取出、放到大气中。这样,如果绝缘基板410的温度降低到约200℃以下之后才暴露到大气中,就能够防止由于在含有氢的气氛内第2热处理中的还原而使已低电阻化了的保护膜再次氧化,因此,能够获得薄膜电阻小的涂敷ITO膜447。为了防止涂敷ITO膜447的再氧化,更加希望把绝缘基板410从热处理装置中取出、放到大气中时的温度为100℃以下。这是因为,涂敷ITO膜447中的氧越缺乏,其比电阻就越低,因此,当由于大气中的氧引起涂敷ITO膜447再氧化时,使其比电阻增大。
在这样地形成了溅射ITO膜446及涂敷ITO膜447以后,如图28(E)所示,形成保护掩模462,把它们一并,利用王水系列及溴化氢等蚀刻液,或者借助于使用了甲烷等的干蚀刻构图,如图26所示,形成象素电极441。借此,在各象素区402上分别形成了TFT。因而,如果利用通过扫描线Gm供给的控制信号驱动TFT,就能够把图象信号从数据线Sn通过TFT写入到象素电极441与对置电极(未图示)之间封入的液晶内,进行给定的显示。
还有,在本实施例中,当形成象素电极441时,使用涂敷ITO膜447。涂敷成膜法在覆盖台阶状变形方面优异,因此,如图39(B)所示,用于构成涂敷ITO膜447的液态或糊状涂敷材料把起因于接触孔442A而产生的溅射ITO膜446表面的凹凸等平滑地填住。还有,当把涂敷材料涂敷到绝缘基板410上时,在成为凹部处,所形成涂敷ITO膜447的那一部分较厚;在成为凸部处,所形成涂敷ITO膜447的那一部分较薄。因而,起因于数据线431的凹凸也不反映到象素电极441的表面上。在扫描线415的上层那一边也是同样的。因此,能够形成表面上没有台阶状变形的平坦的象素电极441,因此,能够稳定地进行研磨,同时,能够防止反倾斜区的产生。因此,根据本发明,提高了显示清晰度。
另一方面,如图39(A)所示,当只利用溅射ITO膜446形成象素电极时,在形成溅射ITO膜446的面上的台阶状变形产生以后,形成了该溅射ITO膜446。在溅射ITO膜446的表面上形成的台阶状变形成为不稳定的研磨及反倾斜区的原因,降低了显示质量。而且,在形成溅射ITO膜446时,难于把接触孔442A全面填入,因此,在其上形成了开口部。开口部的存在也成为不稳定研磨及反倾斜区的原因。因而,形成涂敷ITO膜447是有用的。
还有,如第4实施例那样,在以在不同的层间上形成象素电极441及源极431为目的而使层间绝缘膜420为两层结构的情况下,接触孔的纵模尺寸比变大,但是,当使用涂敷ITO膜447时,所谓能够形成平坦象素电极441的效果是显著的。
还有,与涂敷ITO膜447相比,溅射ITO膜446存在着所谓与保护掩模的粘合性差的趋势,但是,在本实施例中,在涂敷ITO膜447的表面上形成保护掩模462,因此,不产生所谓构图精度变低的问题。因此,能够构成具有高清晰度图形的象素电极441。
                       第5实施例
图29为示出了把在应用了本发明的液晶显示用的有源矩阵基板上按区划形成的象素区的一部分放大的平面图;图30为在相当于其III-III′线位置上的剖面图。再者,在第5实施例中,对与第4实施例共同的部分标以同一符号,省略其说明。
在图29中,也利用绝缘基板410上的数据线431及扫描线415,把与第5实施例有关的液晶显示用的有源矩阵基板401按区划形成多个象素区402,对各个象素区402分别形成TFT。
在第5实施例的结构中,除了溅射ITO膜以外,其平面布局也与第3、第4实施例中说明了的图22相同,因此,数据线Sn、Sn+1…及扫描线Gm、Gm+1…其本身就具有作为黑矩阵的功能。因而,即使不增加工序数,也能够进行高清晰度的显示。
第5实施例与第4实施例不同之点是,如下述那样,溅射ITO膜456及涂敷ITO膜457分别为构图形成的,它们的形成区不同,涂敷ITO膜457的形成区比溅射ITO膜456的形成区宽阔。
在这里,如第4实施例那样,在在同一区上形成涂敷ITO膜及溅射ITO膜的情况下,能够对两个ITO膜一并进行构图。即,只在与保护掩模粘合性良好的涂敷ITO膜的表面上,形成保护掩模;而在与保护掩模粘合性差的溅射ITO膜的表面上,不需要形成保护掩模。因此,能够达到高清晰度图形。
与此相反,在第5实施例的情况下,在溅射ITO膜的表面上也需要形成保护掩模。但是,在在比溅射ITO膜的形成区宽阔的区上形成涂敷ITO膜的情况下,即使例如溅射ITO膜与保护掩模的粘合度差,构图精度低,也是与保护掩模粘合性良好的涂敷ITO膜的构图精度确定最终的图形,因此,能够达到高清晰度图形。
这样的构成有源矩阵基板401的制造方法与第4实施例中说明了的图27(A)~图27(E)中所示的工序是共同的,进而,图31(A)~(C)的工序也是共同的。因此,在下面的说明中,参照图31(D)~(F),只对图31(D)所示工序以后的工序加以说明。
在图31(C)中,在下层侧层间绝缘膜421的表面上形成由氧化硅膜构成的上层侧层间绝缘膜422,并且,形成接触孔422A。
其次,如图31(D)所示,利用溅射法,在由下层侧层间绝缘膜421及上层侧层间绝缘膜422构成的层间绝缘膜420的整个表面上形成ITO膜456(导电性溅射膜)。至此为止的工序与第4实施例还是相同的。
但是,在第5实施例中,首先,利用王水系列及溴化氢等蚀刻液,或者借助于使用了甲烷等的干蚀刻,只对溅射ITO膜456进行构图。即,如图31(D)所示,在形成了溅射ITO膜456之后,形成保护掩模464,对它进行构图。使用掩模464对溅射ITO膜456进行蚀刻,如图31(E)所示,在比象素电极441的形成预定区狭窄的区上保留溅射ITO膜456。其次,在溅射ITO膜456的表面上,形成涂敷ITO膜457(导电性透明涂敷膜)。当形成涂敷ITO膜457时,也能够采用上述各实施例中说明了的涂敷材料。
在这样地形成了涂敷ITO膜457以后,如图31(F)所示,形成保护掩模462,对它利用王水系列及溴化氢等蚀刻液、或者借助于使用了甲烷等的干蚀剂进行构图,如图30所示,形成象素电极441。
在第5实施例的结构中,也能够提供与第4实施例的结构同样的效果。特别是,与溅射ITO膜相比,接触到漏区416上的涂敷ITO膜457的接触电阻有增大的趋势,但是,在第5实施例中,涂敷ITO膜447通过溅射ITO膜456始终电气地连接到漏区416上,因此,具有能够消除所谓接触电阻大的问题的优点。还有,溅射ITO膜456较薄即可,因此,即使例如与保护掩膜464的粘合性差,在短时间的蚀刻中也能对付,因此,在构图方面并无妨碍。还有,对构图精度高的涂敷ITO膜457的图样精度,确定象素电极40的最终图样精度,因此,能够达到高清晰度图形。
                          第6实施例
图32为示出把在应用了本发明的液晶显示用的有源矩阵基板上按区划形成的象素区的一部分扩大的平面图;图33为在相当于具IV-IV′线位置上的剖面图。
第6实施例的特征结构为,象素电极441由在上层侧层间绝缘膜422的表面上涂敷成膜的涂敷ITO膜468(导电性透明涂敷膜)构成;把该涂敷ITO膜468通过上层侧层间绝缘膜442的接触孔442A,对由借助于溅射法在下层侧层间绝缘膜421的表面上形成的铝膜构成的中继电极466电气地连接起来。还有,把中继电极466通过下层侧层间绝缘膜421的接触孔421B电气地连接到漏区416上。因而,把象素电极441通过位于其下层那一边上的中继电极466电气地连接到漏区416上。
在这里,中继电极466为铝膜,无光透过性,因此,将其形成区限定为接触孔421B内部及周围,以便不降低数值孔径。
这样的构成有源矩阵基板401的制造方法,与第4实施例中说明了的图27(A)~图27(E)中所示的工序是共同的。因此,在下面的说明中,参照图34(A)~(D),只对图27(E)所示工序以后进行的工序加以说明。
如图34(A)所示,在在下层侧层间绝缘膜421中,在相当于源区414及漏区416的位置上,形成接触孔421A及421B以后,溅射形成用于形成源极431及数据线的铝膜460(导电性溅射膜/金属膜)。其次,形成保护掩模470,利用保护掩模470对铝膜460进行构图。结果是,如图34(B)所示,同时形成源极431、数据线、及中继电极466。
其次,如图34(C)所示,利用CVD法或PVD法在下层侧层间绝缘膜421的表面上形成由氧化硅膜构成的上层侧层间绝缘膜422。其次,在上层侧层间绝缘膜422中,在相当于中继电极466的位置(相当于漏区416的位置)上,形成接触孔422A。
其次,如图34(D)所示,在由下层侧层间绝缘膜421及上层侧层间绝缘膜422构成的层间绝缘膜420的整个表面上,形成涂敷ITO膜468(导电性透明涂敷膜)。
与形成涂敷ITO膜468时,也能够采用上述各实施例中说明了的涂敷材料。
在这样地形成了ITO膜468以后,形成保护掩模462,对它进行构图,如图33所示,形成象素电极441。
这时,正如从图33可知的那样地,也能够构成由数据线Sn、Sn+1…及扫描线Gm、Gm+1…构成的黑矩阵。而且,象素区402的数值孔径变大,能够形成表面上没有台阶状变形的平坦的象素电极441,因此,能够稳定地进行研磨,同时,能够防止反倾斜区的产生等。
还有,与溅射ITO膜等相比,由涂敷ITO膜468构成的象素电极441与漏区416(硅膜)的接触电阻有增大的趋势,但是,在第6实施例中,涂敷ITO膜468通过由溅射形成的铝膜构成的中继电极466电气地连接到漏区416上,因此,也能够消除所谓接触电阻大的问题。
再者,在本实施例中,作为中继电极466使用了铝,但是,如果把铝及高熔点金属的两层膜用于中继电极466,就能够把与涂敷ITO膜468的接触电阻抑制到更低。即,钨及钼等高熔点金属比铝更难氧化,因此,它们即使与大量包含氧的涂敷ITO膜468接触,也不被氧化。因此,能够使中继电极466与涂敷ITO膜468的接触电阻保持得低。
                     第7实施例
图35为示出把在应用了本发明的液晶显示用的有源矩阵基板上按区划形成的的象素区的一部分放大的平面图;图36为在相当于其V-V′线位置上的剖面图。
第7实施例的特征在于,改良图18及图19所示第2实施例的结构,借助于中继电极480,确保涂敷ITO膜441与漏区416的电气连接。
在图35中,也利用绝缘基板410上的数据线431及扫描线415把与第7实施例有关的有源矩阵基板401按区划形成多个象素区402,对各个象素区402分别形成TFT(象素开关用的非线性元件)。在这里,如果只以象素电极的平坦化及减小其接触电阻为目的,就能够如下构成。
即,如图36所示,在第7实施例中,层间绝缘膜421只由1层氧化硅膜构成。
在由在其下层那一边上,在层间绝缘膜421的表面上,在借助于溅射法形成的铝膜(导电性溅射膜/金属膜)构成的中继电极480的表面那一边上,形成由涂敷ITO膜构成的象素电极4441。因而,把象素电极441通过中继电极480电气地连接到漏区416上。在这里,中继电极480为铝膜,无光透过性,因此,也将其形成区限定为只在接触孔421B的内部及其周围。
在第7实施例中,配置象素电极441使之与源极431在同一层间内构成,以便这些电极之间不短路(参照图35、图36)。
这样构成的有源矩阵基板401的制造方法与第4实施例中说明了图27(A)~图27(E)中所示的工序大致是共同的。因此,在下面的说明中,参照图37(A)~37(C),只对图27(E)所示工序以后进行的工序加以说明。
如图37(A)所示,在层间绝缘膜421中,在相当于源区414及漏区416的位置上,形成接触孔421A及421B。其次,在溅射形成用于形成源极431及数据线的铝膜460以后,形成保护掩模470。其次,利用保护掩模470对铝膜460进行构图,如图37(B)所示,形成源极431、数据线、及中继电极480。
其次,如图37(C)所示,在层间绝缘膜421的整个表面那一边上形成涂敷ITO膜482(导电性透明涂敷膜)。当形成涂敷ITO膜482时,也能够采用上述各实施例的涂敷材料。
在这样地形成了涂敷ITO膜482以后,形成保护掩模484,利用它对ITO膜482进行构图,如图36所示,形成象素电极441。
在第7实施例中,当形成象素电极441时,也使用在覆盖台阶状变形方面优异的涂敷成膜法,因此,能够形成表面上没有台阶状变形的平坦的象素电极441。因而,能够稳定地进行研磨,同时,能够防止反倾斜区的产生等。还有,通过插入中继电极,能够消除由借助于涂敷成膜法形成的ITO膜构成的象素电极441、与漏区416的接触电阻变大的问题。
再者,本发明并不局限于上述实施例,在本发明要点的范围内,各个变形实施是可能的。
例如,在第6、第7实施例中,根据所谓使工序数为最低限度的观点,用由同一材料构成的金属膜(铝膜)把中继电极466、480与源电极431及数据线同时形成。代之以如图38(A)所示,在层间绝缘膜420由下层侧层间绝缘膜421及上层侧层间绝缘膜422构成的情况下,也可以在上层侧层间绝缘膜422的表面上,形成由借助于涂敷成膜形成的ITO膜构成的象素电极441、及由导电性溅射膜形成的中继电极486这二者。在这样地构成了的情况下,与第6实施例不同,能够扩展象素电极441的形成区,因此,能够把数据线及扫描线作为黑矩阵使用。还有,是使中继电极486(导电性溅射膜)在与源极431不同的工序中形成的,因此,对其材料,也可以使用与源极431相同的金属材料或者不同的材料。
还有,第6、第7实施例中任一实施例都是以层间绝缘膜接触孔的存在容易影响到象素电极表面形状的面型TFT为例加以说明的,但是,即使在反交错型等TFT中,也可以应用本发明。特别是,在不得不在存在着凹凸的区上形成象素电极的情况下,如果形成使用了借助于本发明那样地涂敷成膜所形成导电性透明涂敷膜的象素电极,就能够去除这种凹凸对象素电极表面形状的影响。
例如,在图38(B)所示的反交错型TFT中,如果把涂敷ITO膜用于象素电极441,就能够谋求象素电极441表面的平坦化。在图38(B)所示TFT中,把构成绝缘基板410表面那一边底层保护膜411、栅极415、栅极绝缘膜413、沟道区417的本征非晶硅膜以及沟道保护用的绝缘膜490顺序地层叠起来,在沟道保护用的绝缘膜490的两侧上,构成高浓度N型非晶硅膜的源·漏区414、416;在这些源·漏区414、416的表面上,构成由铬、铝、钛等溅射膜构成的源极431及中继电极492。进而,在它们的表面那一边上,构成层间绝缘膜494及象素电极441。在这里,象素电极441由涂敷ITO膜构成,因此,表面是平坦的。把象素电极441通过层间绝缘膜441的接触孔电气地连接到中继电极496上。即,把象素电极441通过由溅射膜构成的中继电极496电气地连接到漏区416上,因此,能够消除所谓由涂敷ITO膜构成的象素电极441与漏区416(硅膜)接触电阻大的问题。进而,象素电极441与源极431在不同的层间内构成,因此,这些电极不短路。因此,能够在使之一直到盖到数据线及扫描线(未图示)上的位置上的宽阔区内形成象素电极441,因此,能够把数据线及扫描线本身作为黑矩阵使用,同时,能够提高象素区的数值孔径。
进而,当形成象素电极时,从液态涂敷材料形成涂敷ITO膜,因此,使用了旋转涂敷法,但是,如果使用糊状涂敷材料,则使用印刷法就能够形成涂敷ITO膜。进而,如果使用糊状涂敷材料,就也能够使用丝网印刷,因此,把糊状涂敷材料只印到应该形成象素电极的区上,此后,也可以把进行了干燥、热处理的膜原原本本地作为象素电极使用。在这种情况下,由于不需要利用蚀刻对ITO膜进行构图,所以,具有可以大幅度降低生成成本的优点。
再者,第2实施例~第7实施例只说明了利用涂敷膜形成象素电极的例子,但是,正如第1实施例中说明了的那样,利用涂敷膜当然也能够形成象素电极以外的绝缘层、导电层、半导体层中的任一种。
                       第8实施例
使用上述实施例液晶显示装置构成的电子装置包含图40所示的显示信息输出源1000、显示信息处理电路1002、显示驱动电路1004、液晶屏等显示屏1006、时钟发生电路1008及电源电路1010。显示信息输出源1000包含ROM、RAM等存储器,调整视频信号并输出的调整电路;基于来自时钟发生电路1 008的时钟,输出视频信号等显示信息。显示信息处理电路1002基于来自时钟发生电路1008的时钟,对显示信息进行处理并输出。显示信息处理电路1002可以包含例如放大·倒相电路、相展开电路、旋转电路、子校正电路或箝位电路等。显示驱动电路1004包含扫描那一边的驱动电路及数据那一边的驱动电路,对液晶屏1006进行显示驱动。电源电路1010把功率供给上述各电路。
作为这样的构成的电子装置,可以列举图41所示的液晶投影机、图42所示的多媒体对应的个人计算机(PC)及工程工作站(EWS)、图43所示的BP机、携带电话、文字处理机、电视机、录像器型或监视器直视型的录像机、电子笔记本、台式电子计算机、车辆导航装置、POS终端、具有触摸屏的装置等。
图41所示的液晶投影机为把透过型液晶屏作为光阀使用的投射型投影机,例如使用3个棱镜方式的光学系统。
在图41中,在投影机1100内,在光波导1104内部利用多个反射镜1106及2个二色镜1108把从白色光源的灯装置1102射出的投射光分成R、G、B三基色,将其导向显示各个基色图象的3个液晶屏1110R、1110G及1110B。而且,把通过各个液晶屏1110R、1110G及1110B调制了的光从3个方向入射到二色棱镜1112上。利用二色棱镜1112,使红光R及蓝光B弯曲90°,使绿光G沿直线传播,把各基色图象合成,通过投射透镜1114把彩色图象投影到屏幕等上。
图42所示的个人计算机1200包括:具有键盘1202的立体部1204、液晶显示画面1206。
图43所示的BP机1300包括:在金属制框架1302内具有液晶显示基板1304、背照灯1306a的光波导1306,电路基板1308,第1、第2屏蔽板1310、1312,两个弹性导体1314、1316,以及携带薄膜的带子1318。两个弹性导体1314、1316以及携带薄膜的带子1318把液晶显示基板1304与电路基板1308连接起来。
在这里,液晶显示基板1304为在两块透明基板1304a与1304b之间封入了液晶的器件,借此构成至少是点阵型的液晶显示屏。可以在一块透明基板上形成图40所示的驱动电路1004,或者除了该驱动电路1004以外还有显示信息处理电路1002。可以把未装于液晶显示基板1304上的电路作为液晶显示基板的外加电路,在图43的情况下装于电路基板1308上。
因为图43示出BP机的构成,所以,除了液晶显示基板1304以外,还需要电路基板1308,但是,在把液晶显示装置作为电子装置用的一个部件使用的情况下,在把显示驱动电路装于透明基板上的情况下,液晶显示装置的最小单位为液晶显示基板1304。或者,把液晶显示基板1304固定到作为筐体的金属框架1302上,能够将其作为电子装置用的一个部件(即,液晶显示装置)使用。进而,在背照灯式的情况下,把具有液晶显示基板1304、背照灯1306a的光波导1306安装到金属制框架1302内,能够构成液晶显示装置。代之以如图44所示,把在形成了金属导电膜的聚酰亚胺带子1322上安装了IC芯片1324的TCP(带子携带色)1320连接到构成液晶显示基板1304的两块透明基板1304a及1304b中的一块上,能够将其作为电子装置用的一个部件(即,液晶显示装置)使用。

Claims (50)

1.一种薄膜器件,具有由包含至少一层绝缘层及至少一层导电层的多层薄膜构成的薄膜层叠结构,其特征在于:利用涂敷了包含该薄膜构成成分的液体以后再进行热处理所获得的涂敷膜,除了以硅氧烷键作为基本结构的旋涂玻璃膜外,来形成所述薄膜层叠结构中的至少一层所述薄膜,和利用所述涂敷膜形成在所述薄膜层叠结构中包含的二层以上的所述薄膜。
2.根据权利要求1中所述的薄膜器件,其特征在于:所述薄膜层叠结构包含半导体层。
3.根据权利要求2中所述的薄膜器件,其特征在于:所述薄膜层叠结构包含具有硅半导体层、栅绝缘层、栅极的薄膜晶体管,该硅半导体层具有源区、漏区以及在其间的沟道区。
4.根据权利要求3中所述的薄膜器件,其特征在于:在所述薄膜晶体管的下层还具有底层绝缘层。
5.根据权利要求3或4中所述的薄膜器件,其特征在于:
还包括:
连接到所述源区上的源极;
连接到所述漏区上的漏极;
使所述栅极、源极及漏极绝缘的一层以上的层间绝缘层。
6.根据权利要求3或4所述的薄膜器件,其特征在于:在所述薄膜晶体管的上层还具有保护用绝缘层。
7.根据权利要求3或4所述的薄膜器件,其特征在于:利用所述涂敷膜形成在所述薄膜层叠结构中包含的全部所述绝缘层。
8.根据权利要求4所述的薄膜器件,其特征在于:利用所述涂敷膜形成所述栅绝缘层以外的全部所述绝缘层。
9.根据权利要求1-4中任一权项所述的薄膜器件装置,其特征在于:利用涂敷包含具有Si-N键的聚合物的液体、并且在氧气氛中完成第一热处理所获得的SiO2涂敷膜形成所述至少一层的绝缘层。
10.根据权利要求9所述的薄膜器件,其特征在于:在所述第一热处理后,在高于该第一热处理的高温下对所述至少一层的绝缘膜完成第二热处理,使其界面比所述第一热处理后更洁净。
11.根据权利要求2-4中任一权项所述的薄膜器件,其特征在于:所述半导体层涂敷了包含硅粒子的液体,并且使完成了第一热处理的硅涂敷膜中含有杂质。
12.根据权利要求11中所述的薄膜器件,其特征在于:所述半导体层在所述第一热处理后,在高于该第一热处理的高温下完成第二热处理,使其结晶性比所述第一热处理后更加提高。
13.根据权利要求1-4中任一权项所述的薄膜器件,其特征在于:利用涂敷包含导电性粒子的液体且完成了第一热处理的导电性涂敷膜形成所述至少一层的导电层。
14.根据权利要求13中所述的薄膜器件,其特征在于:所述至少一层的导电层在所述第一热处理后,在高于该第一热处理的高温下完成第二热处理,使其电阻比所述第一热处理后更低。
15.根据权利要求13中所述的薄膜器件,其特征在于:所述导电性涂敷膜为涂敷ITO膜。
16.根据权利要求15中所述的薄膜器件,其特征在于:在所述涂敷ITO膜表面上完成了金属电镀。
17.根据权利要求13所述的薄膜器件,其特征在于:所述至少一层的导电层还具有借助于溅射在其接触面上形成的导电性溅射膜。
18.根据权利要求1中所述的薄膜器件,其特征在于:所述薄膜层叠结构包括象素开关元件及象素电极,把该象素开关元件配置到在多条数据线与多条扫描线的各交点附近形成的每一个象素上,把该象素电极连接到该象素开关元件上。
19.根据权利要求18中所述的薄膜器件,其特征在于:所述象素开关元件为薄膜晶体管。
20.根据权利要求19中所述的薄膜器件,其特征在于:所述薄膜晶体管包含:
电连接到所述数据线上的源区,
电连接到所述扫描线上的栅极,
电连接到所述象素电极上的漏极;
利用导电性涂敷膜形成所述象素电极。
21.根据权利要求20所述的薄膜器件,其特征在于:所述导电性涂敷膜为涂敷ITO膜。
22.根据权利要求20或21所述的薄膜器件,其特征在于:所述薄膜晶体管具有在所述栅极表面那一边上形成的层间绝缘膜;所述数据线及所述象素电极分别通过在所述层间绝缘膜上形成的接触孔电连接到所述源区及所述漏区上。
23.根据权利要求22所述的薄膜器件,其特征在于:
所述层间绝缘膜具有位于下层那一边上的下层侧层间绝缘膜及在该下层侧层间绝缘膜的表面上形成的、上层那一边的层间绝缘膜;
所述数据线通过在所述下层侧层间绝缘膜上形成的第一接触孔电连接到所述源区上;
所述象素电极通过在所述下层侧层间绝缘膜及所述上层侧层间绝缘膜上形成的第二接触孔电连接到所述漏区上。
24.根据权利要求22所述的薄膜器件,其特征在于:把利用所述导电性涂敷膜形成的象素电极通过导电性溅射膜与所述漏极电连接起来。
25.根据权利要求24所述的薄膜器件,其特征在于:所述导电性溅射膜为溅射ITO膜。
26.根据权利要求24所述的薄膜器件,其特征在于:所述导电性涂敷膜与所述导电性溅射膜为同一图样。
27.根据权利要求24所述的薄膜器件,其特征在于:所述导电性涂敷膜的外边部位于比所述导电性溅射膜的外边部更靠外侧的位置上。
28.根据权利要求24所述的薄膜器件,其特征在于:所述导电性溅射膜与所述数据线位于同一层内,并且,利用同一金属材料形成。
29.根据权利要求24所述的薄膜器件,其特征在于:所述导电性溅射膜位于所述数据线的上层上。
30.根据权利要求22所述的薄膜器件,其特征在于:
所述层间绝缘膜包括位于下层那一边的下层侧层间绝缘膜以及在该下层侧层间绝缘膜的表面层叠的上层侧层间绝缘膜,在所述上层侧层间绝缘膜的表面,设置与所述数据线在同一层内形成的导电性溅射膜;
所述数据线通过在所述下层侧层间绝缘膜上形成的第一接触孔电连接到所述源区上;
所述导电性溅射膜通过在所述上层侧层间绝缘膜及所述下层侧层间绝缘膜上形成的第二接触孔电连接到所述漏区上;
使所述导电性涂敷膜层叠到所述导电性溅射膜的表面上。
31.根据权利要求22所述的薄膜器件,其特征在于:
所述层间绝缘膜包括位于下层那一边的下层侧层间绝缘膜以及在该下层侧层间绝缘膜的表面层叠的上层侧层间绝缘膜,在所述下层侧层间绝缘膜的表面,设置与所述数据线在同一层内形成的所述导电性溅射膜;
所述数据线通过在所述下层侧层间绝缘膜上形成的第一接触孔电连接到所述源区上;
所述导电性溅射膜通过在所述下层侧层间绝缘膜上形成的第二接触孔电连接到所述漏区上;
所述导电性涂敷膜层叠到所述上层侧层间绝缘膜的表面上,通过在所述上层侧层间绝缘膜上形成的第三接触孔电连接到所述导电性溅射膜上。
32.一种液晶屏,其特征在于:
包括
形成了权利要求18-21中任一权项所述的薄膜器件的有源矩阵基板;
与所述有源矩阵基板相向配置的对置基板;
在所述有源矩阵基板与所述对置基板之间封入的液晶层。
33.一种薄膜器件的制造方法,所述薄膜器件在基板上具有由包含至少一层导电层及至少一层绝缘层的多层薄膜构成的薄膜层叠结构,其特征在于,包括下述工序:
薄膜形成工序,用来形成所述薄膜层叠结构中的至少一层所述薄膜;
涂敷工序,用来把包含该薄膜构成成分的涂敷液涂敷到所述基板上;
涂敷膜形成工序,用来对所述基板上的涂敷面进行热处理,形成涂敷膜,除了以硅氧烷键作为基本结构的旋涂玻璃膜以外;和
其中,利用所述涂敷膜形成在所述薄膜层叠结构中包含的二层以上的所述薄膜。
34.根据权利要求33所述的薄膜器件装置的制造方法,其特征在于:
所述至少一层的绝缘层形成工序包括:
第一工序,用来把包含具有Si-N键的聚合物的涂敷液涂敷到所述基板上,
第二工序,用来在氧气氛中对该涂敷面进行第一热处理,形成SiO2的绝缘性涂敷膜;
利用所述绝缘性涂敷膜形成所述至少一层的绝缘层。
35.根据权利要求34所述的薄膜器件,其特征在于:还包括第三工序,用来在所述第二工序后、在高于所述第一热处理的高温下,对所述基板进行第二热处理,使所述至少一层的绝缘层界面比所述第一热处理后更洁净。
36.根据权利要求35所述的薄膜器件制造方法,其特征在于:所述第二热处理利用激光退火或灯退火进行。
37.根据权利要求33所述的薄膜器件制造方法,其特征在于:
所述薄膜层叠结构还具有硅半导体层;
所述硅半导体层的形成工序包括:
第一工序,用来把包含硅粒子的涂敷液涂敷到所述基板上;
第二工序,用来对该涂敷面进行第一热处理,形成硅涂敷膜;
第三工序,用来使所述硅涂敷膜中含有杂质,形成所述硅半导体层。
38.根据权利要求37所述的薄膜器件制造方法,其特征在于:还包括第四工序,用来在所述第二工序后、在高于所述第一热处理的高温下进行第二热处理,使所述硅涂敷膜的结晶性比所述第一热处理后更加提高。
39.根据权利要求38所述的薄膜器件制造方法,其特征在于:所述第二热处理利用激光退火或灯退火进行。
40.根据权利要求37-39中任一权项所述的薄膜器件制造方法,其特征在于:
所述第三工序包括:
在所述硅涂敷膜上涂敷形成含有杂质的层的工序;
把所述含有杂质的层加热、使所述杂质扩散到所述硅涂敷膜中的工序。
41.根据权利要求33所述的薄膜器件制造方法,其特征在于:
所述至少一层的导电层的形成工序包括:
第一工序,用来把包含导电性粒子的涂敷液涂敷到所述基板上,
第二工序,用来对该涂敷面进行第一热处理,形成导电性涂敷膜;
利用所述导电性涂敷膜形成所述至少一层的导电层。
42.根据权利要求41所述的薄膜器件制造方法,其特征在于:还包括第三工序,用来在所述第二工序后、在高于所述第一热处理的高温下进行第二热处理,使所述导电性涂敷膜的电阻比所述第一热处理后更低。
43.根据权利要求42所述的薄膜器件的制造方法,其特征在于:所述第二热处理利用激光退火或灯退火进行。
44.根据权利要求33所述的薄膜器件制造方法,其特征在于:
所述至少一层的导电层的形成工序包括:
第一热处理工序,用来在氧气氛或非还原性气氛中对所述涂敷面进行热处理;
第二热处理工序,用来在氢气氛或还原性气氛中对所述涂敷面进行热处理;
利用透明导电性涂敷膜,形成所述至少一层的导电层。
45.根据权利要求44所述的薄膜器件制造方法,其特征在于:把所述第二热处理工序中的热处理温度设定得低于所述第一热处理工序中的热处理温度。
46.根据权利要求44或45所述的薄膜器件制造方法,其特征在于:在所述第二热处理工序后,将涂敷面保持在非氧化气氛中,直到所述基板的温度小于200℃为止。
47.根据权利要求44或45所述的薄膜器件制造方法,其特征在于:把包含铟及锡的涂敷液涂敷到所述基板上,利用涂敷ITO膜形成所述透明导电性涂敷膜。
48.根据权利要求47所述的薄膜器件制造方法,其特征在于:还包括电镀工序,用来在所述第二热处理工序后,对所述涂敷ITO膜表面进行金属电镀。
49.根据权利要求47所述的薄膜器件制造方法,其特征在于:还包括形成工序,用来借助于溅射法、在所述涂敷ITO膜的接触面上形成导电性溅射膜。
50.根据权利要求33-39和41-45中任一权项所述的薄膜器件制造方法,其特征在于:在所述液体的涂敷工序中,把所述液体只涂敷到所述基板上的涂敷区内,在基板上形成构图了的涂敷膜。
CNB971905517A 1996-05-15 1997-05-14 具有涂敷膜的薄膜器件、液晶屏以及薄膜器件的制造方法 Expired - Fee Related CN1169015C (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP120653/96 1996-05-15
JP120653/1996 1996-05-15
JP12065396 1996-05-15
JP24807196 1996-09-19
JP248071/96 1996-09-19
JP248071/1996 1996-09-19
JP30338796 1996-11-14
JP303387/1996 1996-11-14
JP303387/96 1996-11-14

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CNA200310119996XA Division CN1529350A (zh) 1996-05-15 1997-05-14 薄膜场效应晶体管的制造方法
CNB2003101199739A Division CN100405530C (zh) 1996-05-15 1997-05-14 薄膜器件的制造方法

Publications (2)

Publication Number Publication Date
CN1194697A CN1194697A (zh) 1998-09-30
CN1169015C true CN1169015C (zh) 2004-09-29

Family

ID=27314083

Family Applications (3)

Application Number Title Priority Date Filing Date
CNB2003101199739A Expired - Fee Related CN100405530C (zh) 1996-05-15 1997-05-14 薄膜器件的制造方法
CNB971905517A Expired - Fee Related CN1169015C (zh) 1996-05-15 1997-05-14 具有涂敷膜的薄膜器件、液晶屏以及薄膜器件的制造方法
CNA200310119996XA Pending CN1529350A (zh) 1996-05-15 1997-05-14 薄膜场效应晶体管的制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB2003101199739A Expired - Fee Related CN100405530C (zh) 1996-05-15 1997-05-14 薄膜器件的制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNA200310119996XA Pending CN1529350A (zh) 1996-05-15 1997-05-14 薄膜场效应晶体管的制造方法

Country Status (7)

Country Link
US (5) US5989945A (zh)
EP (3) EP1445793A3 (zh)
JP (4) JP3725169B2 (zh)
KR (3) KR100479000B1 (zh)
CN (3) CN100405530C (zh)
TW (1) TW449670B (zh)
WO (1) WO1997043689A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7849812B2 (en) 2006-02-28 2010-12-14 Csl Silicones Inc. Method and apparatus for automated coating of electrical insulators with a silicone composition
CN101340983B (zh) * 2005-02-25 2012-03-28 Csl硅树脂公司 使用硅氧烷组合物自动涂覆电气绝缘体的方法和装置

Families Citing this family (162)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834327A (en) * 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
US6120588A (en) 1996-07-19 2000-09-19 E Ink Corporation Electronically addressable microencapsulated ink and display thereof
KR100479000B1 (ko) * 1996-05-15 2005-08-01 세이코 엡슨 가부시키가이샤 박막디바이스,액정패널및전자기기및박막디바이스의제조방법
US6746905B1 (en) * 1996-06-20 2004-06-08 Kabushiki Kaisha Toshiba Thin film transistor and manufacturing process therefor
JP3126661B2 (ja) * 1996-06-25 2001-01-22 株式会社半導体エネルギー研究所 液晶表示装置
AU726057B2 (en) * 1996-07-19 2000-10-26 E-Ink Corporation Electronically addressable microencapsulated ink and display thereof
US20020075422A1 (en) * 1996-09-19 2002-06-20 Seiko Epson Corporation Matrix type display device and manufacturing method thereof
WO1998012689A1 (fr) * 1996-09-19 1998-03-26 Seiko Epson Corporation Ecran matriciel et son procede de fabrication
JPH10237078A (ja) * 1996-10-14 1998-09-08 Dainippon Printing Co Ltd 金属錯体溶液、感光性金属錯体溶液及び金属酸化物膜の形成方法
JP3899566B2 (ja) 1996-11-25 2007-03-28 セイコーエプソン株式会社 有機el表示装置の製造方法
JP3916284B2 (ja) * 1997-02-28 2007-05-16 東京応化工業株式会社 多層配線構造の形成方法
JP3520396B2 (ja) * 1997-07-02 2004-04-19 セイコーエプソン株式会社 アクティブマトリクス基板と表示装置
US8568684B2 (en) 2000-10-17 2013-10-29 Nanogram Corporation Methods for synthesizing submicron doped silicon particles
US20090075083A1 (en) 1997-07-21 2009-03-19 Nanogram Corporation Nanoparticle production and corresponding structures
US6599631B2 (en) 2001-01-26 2003-07-29 Nanogram Corporation Polymer-inorganic particle composites
US7226966B2 (en) 2001-08-03 2007-06-05 Nanogram Corporation Structures incorporating polymer-inorganic particle blends
EP1505648A3 (en) * 1997-08-21 2005-08-10 Seiko Epson Corporation Active matrix display device
JP3580092B2 (ja) * 1997-08-21 2004-10-20 セイコーエプソン株式会社 アクティブマトリクス型表示装置
JP3830238B2 (ja) * 1997-08-29 2006-10-04 セイコーエプソン株式会社 アクティブマトリクス型装置
GB2330451B (en) * 1997-10-14 2002-11-20 Thin Film Technology Method of forming an electronic device
CA2306384A1 (en) 1997-10-14 1999-04-22 Patterning Technologies Limited Method of forming an electronic device
US6162743A (en) * 1998-02-10 2000-12-19 Chu; Cheng-Jye Low dielectric constant film and method thereof
US6476783B2 (en) 1998-02-17 2002-11-05 Sarnoff Corporation Contrast enhancement for an electronic display device by using a black matrix and lens array on outer surface of display
US6897855B1 (en) * 1998-02-17 2005-05-24 Sarnoff Corporation Tiled electronic display structure
US6704133B2 (en) 1998-03-18 2004-03-09 E-Ink Corporation Electro-optic display overlays and systems for addressing such displays
US7075502B1 (en) 1998-04-10 2006-07-11 E Ink Corporation Full color reflective display with multichromatic sub-pixels
JP4223092B2 (ja) * 1998-05-19 2009-02-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7153729B1 (en) 1998-07-15 2006-12-26 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
JP2000124157A (ja) * 1998-08-10 2000-04-28 Vacuum Metallurgical Co Ltd Cu薄膜の形成法
US6530340B2 (en) 1998-11-12 2003-03-11 Advanced Micro Devices, Inc. Apparatus for manufacturing planar spin-on films
US6407009B1 (en) 1998-11-12 2002-06-18 Advanced Micro Devices, Inc. Methods of manufacture of uniform spin-on films
US6317642B1 (en) * 1998-11-12 2001-11-13 Advanced Micro Devices, Inc. Apparatus and methods for uniform scan dispensing of spin-on materials
US6312304B1 (en) * 1998-12-15 2001-11-06 E Ink Corporation Assembly of microencapsulated electronic displays
US6498592B1 (en) * 1999-02-16 2002-12-24 Sarnoff Corp. Display tile structure using organic light emitting materials
KR100412744B1 (ko) * 1999-03-30 2003-12-31 세이코 엡슨 가부시키가이샤 박막 트랜지스터의 제조 방법
EP1113502B1 (en) * 1999-03-30 2007-09-19 Seiko Epson Corporation Method of manufacturing thin-film transistor
EP1087428B1 (en) * 1999-03-30 2008-05-21 Seiko Epson Corporation Method for forming a silicon film and ink composition for inkjet printer
US6771239B1 (en) * 1999-05-17 2004-08-03 Seiko Epson Corporation Method for manufacturing an active matrix substrate
JP2001052864A (ja) * 1999-06-04 2001-02-23 Semiconductor Energy Lab Co Ltd 電気光学装置の作製方法
US7288420B1 (en) 1999-06-04 2007-10-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an electro-optical device
DE60043441D1 (de) * 1999-07-21 2010-01-14 E Ink Corp Bevorzugte methode, elektrische leiterbahnen für dellen
KR100587363B1 (ko) * 1999-09-20 2006-06-08 엘지.필립스 엘시디 주식회사 다결정 실리콘 박막트랜지스터의 제조방법
TW491952B (en) * 1999-09-27 2002-06-21 Seiko Epson Corp Optoelectic apparatus and electronic apparatus
JP2001119029A (ja) * 1999-10-18 2001-04-27 Fujitsu Ltd 薄膜トランジスタ及びその製造方法及びそれを備えた液晶表示装置
US6519842B2 (en) * 1999-12-10 2003-02-18 Ebara Corporation Method for mounting semiconductor device
TW437097B (en) * 1999-12-20 2001-05-28 Hannstar Display Corp Manufacturing method for thin film transistor
KR100940110B1 (ko) * 1999-12-21 2010-02-02 플라스틱 로직 리미티드 잉크젯으로 제조되는 집적회로 및 전자 디바이스 제조 방법
DE10008455A1 (de) * 2000-02-23 2001-08-30 Bosch Gmbh Robert Vorrichtung zur Durchführung von Steuerungs- oder Regelungsfunktionen und Verfahren zur Steuerung oder Regelung bei einem Fahrzeug
KR100362834B1 (ko) 2000-05-02 2002-11-29 삼성전자 주식회사 반도체 장치의 산화막 형성 방법 및 이에 의하여 제조된 반도체 장치
US7053005B2 (en) * 2000-05-02 2006-05-30 Samsung Electronics Co., Ltd. Method of forming a silicon oxide layer in a semiconductor manufacturing process
US7078321B2 (en) * 2000-06-19 2006-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US20020031602A1 (en) * 2000-06-20 2002-03-14 Chi Zhang Thermal treatment of solution-processed organic electroactive layer in organic electronic device
GB0024294D0 (en) * 2000-10-04 2000-11-15 Univ Cambridge Tech Solid state embossing of polymer devices
US6479405B2 (en) * 2000-10-12 2002-11-12 Samsung Electronics Co., Ltd. Method of forming silicon oxide layer in semiconductor manufacturing process using spin-on glass composition and isolation method using the same method
KR100766493B1 (ko) * 2001-02-12 2007-10-15 삼성전자주식회사 박막트랜지스터 액정표시장치
GB0105145D0 (en) 2001-03-02 2001-04-18 Koninkl Philips Electronics Nv Thin film transistors and method of manufacture
KR100397671B1 (ko) * 2001-03-07 2003-09-17 엘지.필립스 엘시디 주식회사 잉크젯 방식 컬러필터를 가지는 액정표시장치 및 그의제조방법
JP4002410B2 (ja) 2001-06-22 2007-10-31 日本電気株式会社 アクティブマトリックス型液晶表示装置の製造方法
JP4618948B2 (ja) * 2001-08-24 2011-01-26 株式会社半導体エネルギー研究所 半導体装置の評価方法
JP3648183B2 (ja) 2001-08-29 2005-05-18 聡 澤村 透明シリコーン系被膜形成組成物及びその硬化方法。
JP2003068757A (ja) * 2001-08-30 2003-03-07 Sony Corp アクティブマトリクス基板及びその製造方法
JP3948930B2 (ja) * 2001-10-31 2007-07-25 大日本スクリーン製造株式会社 薄膜形成装置および薄膜形成方法
SG149680A1 (en) 2001-12-12 2009-02-27 Semiconductor Energy Lab Film formation apparatus and film formation method and cleaning method
JP3705264B2 (ja) * 2001-12-18 2005-10-12 セイコーエプソン株式会社 表示装置及び電子機器
DE10202991A1 (de) * 2002-01-26 2003-07-31 Roland Man Druckmasch Oberfläche für ein Bauteil einer Druckmaschine
US7118943B2 (en) 2002-04-22 2006-10-10 Seiko Epson Corporation Production method of a thin film device, production method of a transistor, electro-optical apparatus and electronic equipment
EP1361619A3 (en) * 2002-05-09 2007-08-15 Konica Corporation Organic thin-film transistor, organic thin-film transistor sheet and manufacturing method thereof
JP4320564B2 (ja) * 2002-06-28 2009-08-26 日亜化学工業株式会社 透明導電膜形成用組成物、透明導電膜形成用溶液および透明導電膜の形成方法
JP2005535120A (ja) * 2002-08-06 2005-11-17 アベシア・リミテッド 有機電子デバイス
DE10238816B4 (de) * 2002-08-23 2008-01-10 Qimonda Ag Verfahren zur Herstellung von Anschlussbereichen einer integrierten Schaltung und integrierte Schaltung mit Anschlussbereichen
JP4615197B2 (ja) * 2002-08-30 2011-01-19 シャープ株式会社 Tftアレイ基板の製造方法および液晶表示装置の製造方法
JP3967253B2 (ja) * 2002-11-08 2007-08-29 東京エレクトロン株式会社 多孔質絶縁膜の形成方法及び多孔質絶縁膜の形成装置
JP5072184B2 (ja) * 2002-12-12 2012-11-14 株式会社半導体エネルギー研究所 成膜方法
US7256079B2 (en) * 2002-12-16 2007-08-14 Semiconductor Energy Laboratory Co., Ltd. Evaluation method using a TEG, a method of manufacturing a semiconductor device having a TEG, an element substrate and a panel having the TEG, a program for controlling dosage and a computer-readable recording medium recoding the program
US7078276B1 (en) 2003-01-08 2006-07-18 Kovio, Inc. Nanoparticles and method for making the same
JP4741192B2 (ja) * 2003-01-17 2011-08-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3972825B2 (ja) * 2003-01-28 2007-09-05 セイコーエプソン株式会社 アクティブマトリクス型表示装置の製造方法
JP4549866B2 (ja) * 2003-02-05 2010-09-22 株式会社半導体エネルギー研究所 表示装置の製造方法
EP1592054A4 (en) * 2003-02-05 2010-08-25 Semiconductor Energy Lab METHOD FOR MANUFACTURING A SCREEN
JP4244382B2 (ja) * 2003-02-26 2009-03-25 セイコーエプソン株式会社 機能性材料定着方法及びデバイス製造方法
DE10308515B4 (de) * 2003-02-26 2007-01-25 Schott Ag Verfahren zur Herstellung organischer lichtemittierender Dioden und organische lichtemittierende Diode
KR100652214B1 (ko) * 2003-04-03 2006-11-30 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
JP3988676B2 (ja) * 2003-05-01 2007-10-10 セイコーエプソン株式会社 塗布装置、薄膜の形成方法、薄膜形成装置及び半導体装置の製造方法
JP2004335715A (ja) * 2003-05-07 2004-11-25 Toppoly Optoelectronics Corp シリコン酸化層の形成方法
JP2004363560A (ja) 2003-05-09 2004-12-24 Seiko Epson Corp 基板、デバイス、デバイス製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器
US7192859B2 (en) * 2003-05-16 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device and display device
US20050001869A1 (en) * 2003-05-23 2005-01-06 Nordson Corporation Viscous material noncontact jetting system
JP3788467B2 (ja) * 2003-05-28 2006-06-21 セイコーエプソン株式会社 パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
US7879696B2 (en) * 2003-07-08 2011-02-01 Kovio, Inc. Compositions and methods for forming a semiconducting and/or silicon-containing film, and structures formed therefrom
US7564051B2 (en) * 2003-07-17 2009-07-21 Panasonic Corporation Thin-film transistor including organic semiconductor and inorganic particles, and manufacturing method therefor
JP2005084416A (ja) * 2003-09-09 2005-03-31 Sharp Corp アクティブマトリクス基板およびそれを用いた表示装置
JP4498715B2 (ja) * 2003-09-26 2010-07-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4889933B2 (ja) * 2003-10-02 2012-03-07 株式会社半導体エネルギー研究所 半導体素子の作製方法
US8101467B2 (en) * 2003-10-28 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same, and liquid crystal television receiver
JP4877866B2 (ja) * 2003-10-28 2012-02-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN1871711B (zh) * 2003-10-28 2011-12-07 株式会社半导体能源研究所 显示器件及其制造方法,以及电视接收机
US8247965B2 (en) 2003-11-14 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Light emitting display device and method for manufacturing the same
US7439086B2 (en) 2003-11-14 2008-10-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing liquid crystal display device
US7276385B1 (en) 2003-11-24 2007-10-02 Kovio, Inc. Methods of laser repairing a circuit, compositions and equipment for such methods, and structures formed from such methods
SE0303604L (sv) * 2003-12-30 2005-11-18 Swedish Lcd Ct Ab En process för tillverkning av LCD
JP2005209696A (ja) * 2004-01-20 2005-08-04 Seiko Epson Corp 半導体装置の製造方法
JP2005236186A (ja) * 2004-02-23 2005-09-02 Seiko Epson Corp 半導体装置とその製造方法並びに電子機器
JP4281584B2 (ja) * 2004-03-04 2009-06-17 セイコーエプソン株式会社 半導体装置の製造方法
JP2005303081A (ja) * 2004-04-13 2005-10-27 Matsushita Electric Ind Co Ltd 光センサーおよび固体撮像装置
US20050257738A1 (en) * 2004-05-21 2005-11-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing apparatus of semiconductor device and pattern-forming method
JP4652120B2 (ja) * 2004-05-21 2011-03-16 株式会社半導体エネルギー研究所 半導体装置の製造装置、およびパターン形成方法
US7491590B2 (en) * 2004-05-28 2009-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor in display device
KR100927256B1 (ko) * 2004-07-09 2009-11-16 엘지전자 주식회사 제너다이오드가 집적된 발광소자 서브마운트 제작방법
US7314513B1 (en) 2004-09-24 2008-01-01 Kovio, Inc. Methods of forming a doped semiconductor thin film, doped semiconductor thin film structures, doped silane compositions, and methods of making such compositions
US7674926B1 (en) 2004-10-01 2010-03-09 Kovio, Inc. Dopant group-substituted semiconductor precursor compounds, compositions containing the same, and methods of making such compounds and compositions
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
JP2006236768A (ja) * 2005-02-24 2006-09-07 Seiko Epson Corp スリット形成方法、電子放出素子の製造方法、及び電子デバイス
US7619248B1 (en) 2005-03-18 2009-11-17 Kovio, Inc. MOS transistor with self-aligned source and drain, and method for making the same
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US8461628B2 (en) * 2005-03-18 2013-06-11 Kovio, Inc. MOS transistor with laser-patterned metal gate, and method for making the same
WO2006117909A1 (ja) 2005-04-28 2006-11-09 Sharp Kabushiki Kaisha パターン薄膜、半導体素子及び回路基板の製造方法、並びに、レジスト材料、半導体素子及び回路基板
JP2006319161A (ja) * 2005-05-13 2006-11-24 Seiko Epson Corp 薄膜トランジスタの製造方法、電気光学装置、及び電子機器
JP4438685B2 (ja) * 2005-05-23 2010-03-24 セイコーエプソン株式会社 透明導電膜とその形成方法、電気光学装置、及び電子機器
KR101152127B1 (ko) * 2005-05-27 2012-06-15 삼성전자주식회사 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법
JP4279271B2 (ja) * 2005-06-01 2009-06-17 アルプス電気株式会社 弾性表面波素子及びその製造方法
KR20070002492A (ko) * 2005-06-30 2007-01-05 삼성전자주식회사 디스플레이장치 및 그 제조방법
US7687327B2 (en) * 2005-07-08 2010-03-30 Kovio, Inc, Methods for manufacturing RFID tags and structures formed therefrom
KR100752374B1 (ko) * 2005-11-11 2007-08-27 삼성에스디아이 주식회사 유기 박막 트랜지스터의 제조방법
JP5171258B2 (ja) 2005-12-02 2013-03-27 出光興産株式会社 Tft基板及びtft基板の製造方法
JP4674544B2 (ja) * 2005-12-27 2011-04-20 セイコーエプソン株式会社 電気光学装置の製造方法
JP5232970B2 (ja) * 2006-04-13 2013-07-10 豊田合成株式会社 半導体発光素子の製造方法及び半導体発光素子とそれを備えたランプ
US7691691B1 (en) 2006-05-23 2010-04-06 Kovio, Inc. Semiconductor device and methods for making the same
US20080029046A1 (en) * 2006-05-25 2008-02-07 Welles Robert D Hot water reclaimer
US8796125B2 (en) * 2006-06-12 2014-08-05 Kovio, Inc. Printed, self-aligned, top gate thin film transistor
US7767520B2 (en) * 2006-08-15 2010-08-03 Kovio, Inc. Printed dopant layers
US9196641B2 (en) 2006-08-15 2015-11-24 Thin Film Electronics Asa Printed dopant layers
US7701011B2 (en) * 2006-08-15 2010-04-20 Kovio, Inc. Printed dopant layers
US7709307B2 (en) * 2006-08-24 2010-05-04 Kovio, Inc. Printed non-volatile memory
JP4252595B2 (ja) * 2006-11-21 2009-04-08 株式会社 日立ディスプレイズ 液晶表示装置とその製造方法
US7868959B2 (en) 2006-11-21 2011-01-11 Hitachi Displays, Ltd. Liquid crystal display device having common electrodes formed over the main face of an insulating substrate and made of a coating type electroconductive film inside a bank to regulate the edges thereof
JP5084236B2 (ja) * 2006-11-30 2012-11-28 東京エレクトロン株式会社 デバイス製造装置およびデバイス製造方法
US8632702B2 (en) * 2007-01-03 2014-01-21 Nanogram Corporation Silicon/germanium particle inks, doped particles, printing and processes for semiconductor applications
JP2007142451A (ja) * 2007-01-22 2007-06-07 Nec Corp 絶縁膜、絶縁膜パターン、薄膜トランジスタ、液晶表示装置、及び、液体パターン形成装置
KR100909873B1 (ko) * 2007-09-05 2009-07-30 신와전공 주식회사 터치패널 제조용 패드, 이를 이용한 터치패널 제조방법 및이에 의해 제조되는 터치패널
JP2009099887A (ja) * 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
JP2009103775A (ja) * 2007-10-22 2009-05-14 Hitachi Displays Ltd 液晶表示装置
US7943527B2 (en) * 2008-05-30 2011-05-17 The Board Of Trustees Of The University Of Illinois Surface preparation for thin film growth by enhanced nucleation
WO2010017088A1 (en) * 2008-08-04 2010-02-11 The Trustees Of Princeton University Hybrid dielectric material for thin film transistors
US9340869B2 (en) 2008-08-19 2016-05-17 Lintec Corporation Formed article, method for producing the same, electronic device member, and electronic device
WO2010082693A1 (ko) * 2009-01-14 2010-07-22 신와전공주식회사 터치패널 제조용 패드, 이를 이용한 터치패널 제조방법 및 이에 의해 제조되는 터치패널
US8174021B2 (en) * 2009-02-06 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
JP5704610B2 (ja) 2009-05-22 2015-04-22 リンテック株式会社 成形体、その製造方法、電子デバイス用部材および電子デバイス
CN101988193B (zh) * 2009-08-05 2014-04-30 鸿富锦精密工业(深圳)有限公司 湿式镀膜系统
US8624049B2 (en) * 2010-01-18 2014-01-07 Kovio, Inc. Dopant group-substituted semiconductor precursor compounds, compositions containing the same, and methods of making such compounds and compositions
JP5697230B2 (ja) * 2010-03-31 2015-04-08 リンテック株式会社 成形体、その製造方法、電子デバイス用部材及び電子デバイス
US8895375B2 (en) 2010-06-01 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor and method for manufacturing the same
US8895962B2 (en) 2010-06-29 2014-11-25 Nanogram Corporation Silicon/germanium nanoparticle inks, laser pyrolysis reactors for the synthesis of nanoparticles and associated methods
CN103249767B (zh) 2010-08-20 2015-05-06 琳得科株式会社 成形体、其制备方法、电子装置用部件及电子装置
JP5818340B2 (ja) * 2010-10-25 2015-11-18 富士フイルム株式会社 撥水膜の形成方法
TWI427839B (zh) * 2010-12-03 2014-02-21 Ind Tech Res Inst 薄膜圖案的沉積裝置與方法
CN103109373B (zh) 2011-04-06 2016-04-13 株式会社日本有机雷特显示器 显示装置用薄膜半导体装置及其制造方法
KR101535221B1 (ko) * 2011-07-27 2015-07-08 스미도모쥬기가이고교 가부시키가이샤 기판제조장치
WO2014189886A1 (en) 2013-05-24 2014-11-27 Nanogram Corporation Printable inks with silicon/germanium based nanoparticles with high viscosity alcohol solvents
JP5921787B1 (ja) * 2014-06-17 2016-05-24 三菱電機株式会社 液晶表示装置およびその製造方法
CN104084699B (zh) * 2014-06-26 2016-01-06 天津大学 一种柔性衬底上制备均匀有机无机钙钛矿晶体薄膜的方法
CN108728010B (zh) * 2017-04-18 2021-02-26 中国科学院苏州纳米技术与纳米仿生研究所 一种改性导电填料、其制备方法与应用
CN113793718B (zh) * 2021-08-23 2024-01-09 湖南兴威新材料有限公司 一种薄膜电极及其制备方法和应用

Family Cites Families (136)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3792308A (en) * 1970-06-08 1974-02-12 Matsushita Electric Ind Co Ltd Electrophoretic display device of the luminescent type
US3956032A (en) * 1974-09-24 1976-05-11 The United States Of America As Represented By The United States National Aeronautics And Space Administration Process for fabricating SiC semiconductor devices
US4007462A (en) * 1975-12-24 1977-02-08 Recognition Equipment Incorporated Light absorption printing process
US4569305A (en) * 1981-10-09 1986-02-11 Ferco S.R.L. Apparatus to provide the application of glue on preselected zones of printed circuit boards
JPS5975205A (ja) 1982-10-25 1984-04-27 Seiko Epson Corp カラ−フイルタの製造方法
US4792817A (en) * 1983-08-29 1988-12-20 Diagraph Corporation Ink jet printing systems
US4683146A (en) * 1984-04-16 1987-07-28 Canon Kabushiki Kaisha Process for producing deposition films
JPS6178165A (ja) * 1984-09-25 1986-04-21 Sanyo Electric Co Ltd 薄膜トランジスタの製造方法
US4687352A (en) * 1984-12-29 1987-08-18 Brother Kogyo Kabushiki Kaisha Printer with an image reader
JPS6231174A (ja) 1985-08-02 1987-02-10 Mitsubishi Electric Corp 電界効果型トランジスタ
JPH0711631B2 (ja) 1985-10-09 1995-02-08 三菱電機株式会社 液晶表示装置の製造方法
EP0218117A3 (en) * 1985-10-11 1989-11-23 Allied Corporation Cyclosilazane polymers as dielectric films in integrated circuit fabrication technology
JP2549840B2 (ja) * 1986-03-25 1996-10-30 セイコーエプソン株式会社 液晶パネル
JPS62295028A (ja) * 1986-06-16 1987-12-22 Toshiba Corp 液晶表示素子
JPS6343323A (ja) 1986-08-08 1988-02-24 Nec Kansai Ltd 半導体装置の製造方法
JPH0679122B2 (ja) 1986-10-22 1994-10-05 セイコー電子工業株式会社 電気光学装置
US4891110A (en) * 1986-11-10 1990-01-02 Zenith Electronics Corporation Cataphoretic process for screening color cathode ray tubes
JPH01140188A (ja) 1987-11-26 1989-06-01 Komatsu Ltd 薄膜el表示パネル
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル,投写型表示装置及びビューファインダー
US5132248A (en) * 1988-05-31 1992-07-21 The United States Of America As Represented By The United States Department Of Energy Direct write with microelectronic circuit fabrication
JPH02224340A (ja) 1989-02-27 1990-09-06 Seiko Epson Corp 薄膜トランジスタの製造方法
JPH0316612A (ja) 1989-06-14 1991-01-24 Kawasaki Steel Corp 焼却灰溶融炉発生ダストの処理装置および方法
JPH03109526A (ja) * 1989-06-20 1991-05-09 Japan Synthetic Rubber Co Ltd 液晶表示装置用アクティブマトリックス基板
JPH0745846Y2 (ja) 1989-06-30 1995-10-18 太陽誘電株式会社 霧化薄膜形成装置
JPH0333824A (ja) 1989-06-30 1991-02-14 Idemitsu Kosan Co Ltd 液晶材料の製膜方法
JPH03102324A (ja) * 1989-09-18 1991-04-26 Sanyo Electric Co Ltd 薄膜トランジスタの製造方法
JPH03126921A (ja) * 1989-10-12 1991-05-30 Sony Corp 液晶表示装置
JP2807510B2 (ja) 1989-11-29 1998-10-08 大日本印刷株式会社 転写シート及び液晶表示素子の製造方法
US5066512A (en) 1989-12-08 1991-11-19 International Business Machines Corporation Electrostatic deposition of lcd color filters
JPH03192334A (ja) 1989-12-22 1991-08-22 Matsushita Electric Ind Co Ltd 液晶表示パネル
JP2959014B2 (ja) 1990-01-24 1999-10-06 松下電器産業株式会社 透明電極基板の製造方法
DE69110922T2 (de) * 1990-02-23 1995-12-07 Sumitomo Chemical Co Organisch elektrolumineszente Vorrichtung.
JP2734464B2 (ja) 1990-02-28 1998-03-30 出光興産株式会社 エレクトロルミネッセンス素子及びその製造方法
JP3069139B2 (ja) * 1990-03-16 2000-07-24 旭化成工業株式会社 分散型電界発光素子
JP2921004B2 (ja) 1990-03-19 1999-07-19 富士通株式会社 半導体装置の製造方法
US5326692B1 (en) 1992-05-13 1996-04-30 Molecular Probes Inc Fluorescent microparticles with controllable enhanced stokes shift
US5041190A (en) * 1990-05-16 1991-08-20 Xerox Corporation Method of fabricating channel plates and ink jet printheads containing channel plates
US5250439A (en) * 1990-07-19 1993-10-05 Miles Inc. Use of conductive sensors in diagnostic assays
US5202261A (en) * 1990-07-19 1993-04-13 Miles Inc. Conductive sensors and their use in diagnostic assays
JPH04106954A (ja) 1990-08-24 1992-04-08 Sony Corp 液相cvd法を用いた半導体装置の製造方法
US5477352A (en) * 1990-10-31 1995-12-19 Sharp Kaushiki Kaisha Liquid crystal display device with liquid crystal dispersed or impregnated in a perfluoro-type polymer of perfluoroalkyl acrylate or methacrylate
US5347154A (en) 1990-11-15 1994-09-13 Seiko Instruments Inc. Light valve device using semiconductive composite substrate
US5206749A (en) * 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
JPH04253033A (ja) * 1991-01-30 1992-09-08 Sanyo Electric Co Ltd 液晶表示装置
AU2250392A (en) * 1991-06-12 1993-01-12 Case Western Reserve University Process for the controlled growth of single-crystal films of silicon carbide polytypes on silicon carbide wafers
KR930005559B1 (ko) * 1991-06-14 1993-06-23 삼성전관 주식회사 평판 디스플레이 장치
KR940000143B1 (ko) * 1991-06-25 1994-01-07 재단법인 한국전자통신연구소 대형 박막 트랜지스터(TFT) 액정 디스플레이 패널(LCD panel)의 제조방법
JPH05116941A (ja) * 1991-10-30 1993-05-14 Matsushita Electric Ind Co Ltd 透明導電膜の製造方法
US5214350A (en) 1991-09-11 1993-05-25 Zenith Electronics Identification of image displays and their component parts
JP3262815B2 (ja) * 1991-10-21 2002-03-04 触媒化成工業株式会社 平滑ガラス基板およびその製造方法
JPH05144741A (ja) 1991-11-21 1993-06-11 Showa Denko Kk アモルフアスシリコン膜の形成方法
JP3217821B2 (ja) 1991-12-16 2001-10-15 マツダ株式会社 車両用空調装置
US5276380A (en) 1991-12-30 1994-01-04 Eastman Kodak Company Organic electroluminescent image display device
US5294870A (en) 1991-12-30 1994-03-15 Eastman Kodak Company Organic electroluminescent multicolor image display device
JP2981944B2 (ja) 1992-02-19 1999-11-22 松下電器産業株式会社 パターン化した透明導電膜の形成方法
JPH05259154A (ja) 1992-03-04 1993-10-08 Nec Corp 半導体装置の製造方法
DE69327559T2 (de) * 1992-03-25 2000-07-06 Kanegafuchi Chemical Ind Dünnfilm aus polysilizium und verfahren zu seiner herstellung
DE4212501C1 (en) * 1992-04-14 1993-08-05 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung Ev, 8000 Muenchen, De Deposition of silicon nitride polymer layer on substrate - using linear or cyclic silazane in gas, giving good quality and high coating ratio
US5439519A (en) * 1992-04-28 1995-08-08 Tokyo Ohka Kogyo Co., Ltd. Solution applying apparatus
DE69333000T2 (de) * 1992-06-01 2004-02-19 Lg. Philips Lcd Co., Ltd. Herstellungverfahren einer Flüssigkristallanzeige
JP2964780B2 (ja) * 1992-06-10 1999-10-18 富士ゼロックス株式会社 配向性多層強誘電体薄膜およびその作製方法
US5997122A (en) * 1992-06-30 1999-12-07 Canon Kabushiki Kaisha Ink jet recording apparatus capable of performing liquid droplet diameter random variable recording and ink jet recording method using ink for liquid droplet random variable recording
US5510066A (en) * 1992-08-14 1996-04-23 Guild Associates, Inc. Method for free-formation of a free-standing, three-dimensional body
JP3000796B2 (ja) 1992-09-08 2000-01-17 住友金属工業株式会社 半導体基板への可溶性金属塩の塗布量制御方法
US5652067A (en) * 1992-09-10 1997-07-29 Toppan Printing Co., Ltd. Organic electroluminescent device
JP3003422B2 (ja) 1992-10-01 2000-01-31 日本電気株式会社 半導体装置の製造方法
JP2773578B2 (ja) 1992-10-02 1998-07-09 日本電気株式会社 半導体装置の製造方法
JP3033067B2 (ja) * 1992-10-05 2000-04-17 富士ゼロックス株式会社 多層強誘電体導膜の製造方法
JPH06175144A (ja) 1992-12-07 1994-06-24 Tanaka Kikinzoku Kogyo Kk 透明導電膜形成用インク前駆体及びito透明導電膜形成方法
JPH06204168A (ja) * 1992-12-28 1994-07-22 Canon Inc 半導体装置
JPH06281958A (ja) * 1993-03-25 1994-10-07 Sony Corp 液晶表示装置
US5446570A (en) * 1993-04-27 1995-08-29 Canon Kabushiki Kaisha Liquid crystal display with projecting portions on the electrodes
JP2921814B2 (ja) 1993-05-17 1999-07-19 シャープ株式会社 アクティブマトリクス基板およびその製造方法
JP3724592B2 (ja) * 1993-07-26 2005-12-07 ハイニックス セミコンダクター アメリカ インコーポレイテッド 半導体基板の平坦化方法
JP2790163B2 (ja) * 1993-07-29 1998-08-27 富士通株式会社 シリコン酸化膜の形成方法、半導体装置の製造方法及びフラットディスプレイ装置の製造方法
JP2814049B2 (ja) * 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3534445B2 (ja) * 1993-09-09 2004-06-07 隆一 山本 ポリチオフェンを用いたel素子
US5403617A (en) * 1993-09-15 1995-04-04 Mobium Enterprises Corporation Hybrid pulsed valve for thin film coating and method
US5410806A (en) * 1993-09-15 1995-05-02 Lsi Logic Corporation Method for fabricating conductive epoxy grid array semiconductors packages
JPH07122475A (ja) * 1993-10-22 1995-05-12 Toshiba Corp レジスト塗布装置
TW417034B (en) * 1993-11-24 2001-01-01 Canon Kk Color filter, method for manufacturing it, and liquid crystal panel
JP2860869B2 (ja) * 1993-12-02 1999-02-24 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3017912B2 (ja) * 1993-12-13 2000-03-13 シャープ株式会社 液晶表示装置用電極基板及び液晶表示装置
JP2950156B2 (ja) 1993-12-24 1999-09-20 日本板硝子株式会社 液晶表示装置用基板の製造方法
JP3009581B2 (ja) 1993-12-27 2000-02-14 富士チタン工業株式会社 導電性塗料
JP3463362B2 (ja) * 1993-12-28 2003-11-05 カシオ計算機株式会社 電界発光素子の製造方法および電界発光素子
JP2929260B2 (ja) 1993-12-31 1999-08-03 東京エレクトロン株式会社 塗布膜形成方法及びその装置
US5399390A (en) * 1994-01-27 1995-03-21 Motorola, Inc. Liquid crystal display with polymeric substrate
ATE207620T1 (de) 1994-01-28 2001-11-15 Canon Kk Farbfilter, verfahren zu seiner herstellung, und flüssigkristalltafel
JP3813217B2 (ja) 1995-03-13 2006-08-23 パイオニア株式会社 有機エレクトロルミネッセンスディスプレイパネルの製造方法
JP3517934B2 (ja) 1994-03-24 2004-04-12 昭和電工株式会社 シリコン膜の形成方法
JP3484815B2 (ja) * 1994-05-09 2004-01-06 昭和電工株式会社 薄膜トランジスタの製造方法
IL110318A (en) * 1994-05-23 1998-12-27 Al Coat Ltd Solutions containing polyaniline for making transparent electrodes for liquid crystal devices
JPH081065A (ja) * 1994-06-23 1996-01-09 Dainippon Screen Mfg Co Ltd 表面処理装置
JP3246189B2 (ja) 1994-06-28 2002-01-15 株式会社日立製作所 半導体表示装置
JP2907318B2 (ja) 1994-09-09 1999-06-21 日本板硝子株式会社 電極埋設基板及びその製造方法
US5935331A (en) * 1994-09-09 1999-08-10 Matsushita Electric Industrial Co., Ltd. Apparatus and method for forming films
US5665857A (en) * 1994-09-12 1997-09-09 Motorola Conjugated polymer with built-in fluorescent centers and method of manufacture
JPH08122768A (ja) * 1994-10-19 1996-05-17 Sony Corp 表示装置
JP3431700B2 (ja) * 1994-11-14 2003-07-28 理想科学工業株式会社 孔版印刷用原紙の製版方法及び製版装置
US5550066A (en) 1994-12-14 1996-08-27 Eastman Kodak Company Method of fabricating a TFT-EL pixel
US5610932A (en) 1995-01-25 1997-03-11 Physical Sciences, Inc. Solid state dye laser host
JP3208638B2 (ja) 1995-01-31 2001-09-17 双葉電子工業株式会社 有機エレクトロルミネセント表示装置およびその製造方法
TW334474B (en) * 1995-02-01 1998-06-21 Sumitomo Kagaku Kk Method for making a polymeric fluorescent substrate and organic electrolumninescent element
JP3401356B2 (ja) * 1995-02-21 2003-04-28 パイオニア株式会社 有機エレクトロルミネッセンスディスプレイパネルとその製造方法
US5771562A (en) * 1995-05-02 1998-06-30 Motorola, Inc. Passivation of organic devices
KR100303134B1 (ko) * 1995-05-09 2002-11-23 엘지.필립스 엘시디 주식회사 액정표시소자및그제조방법.
JP3124722B2 (ja) 1995-07-31 2001-01-15 キヤノン株式会社 カラーフィルタの製造方法及び製造装置及びカラーフィルタの区画された領域間の混色の低減方法及びカラーフィルタの区画された領域へのインク付与位置の精度向上方法及びカラーフィルタの区画された領域の着色ムラ低減方法
US5593788A (en) 1996-04-25 1997-01-14 Eastman Kodak Company Organic electroluminescent devices with high operational stability
US5652019A (en) * 1995-10-10 1997-07-29 Rockwell International Corporation Method for producing resistive gradients on substrates and articles produced thereby
JPH09123513A (ja) * 1995-11-06 1997-05-13 Fuji Xerox Co Ltd 導電性高分子薄膜及びその製造方法、導電性高分子薄 膜の駆動方法並びに画像形成方法及び画像形成装置
US5830272A (en) * 1995-11-07 1998-11-03 Sputtered Films, Inc. System for and method of providing a controlled deposition on wafers
JP3102324B2 (ja) 1995-11-14 2000-10-23 富士ゼロックス株式会社 インクジェットプリントヘッド、インクジェットプリンタおよびインクジェットプリントヘッドのメンテナンス方法
US5866471A (en) * 1995-12-26 1999-02-02 Kabushiki Kaisha Toshiba Method of forming semiconductor thin film and method of fabricating solar cell
US6195142B1 (en) * 1995-12-28 2001-02-27 Matsushita Electrical Industrial Company, Ltd. Organic electroluminescence element, its manufacturing method, and display device using organic electroluminescence element
JP4346684B2 (ja) * 1996-04-17 2009-10-21 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 基板上への焼結体の製造方法
KR100479000B1 (ko) 1996-05-15 2005-08-01 세이코 엡슨 가부시키가이샤 박막디바이스,액정패널및전자기기및박막디바이스의제조방법
JP3268426B2 (ja) 1996-05-27 2002-03-25 矢崎総業株式会社 吸収冷温水機の溶液循環ポンプの故障予知制御方法
US5779799A (en) * 1996-06-21 1998-07-14 Micron Technology, Inc. Substrate coating apparatus
US6104311A (en) * 1996-08-26 2000-08-15 Addison Technologies Information storage and identification tag
US20020075422A1 (en) * 1996-09-19 2002-06-20 Seiko Epson Corporation Matrix type display device and manufacturing method thereof
JP3899566B2 (ja) * 1996-11-25 2007-03-28 セイコーエプソン株式会社 有機el表示装置の製造方法
US6187457B1 (en) * 1996-11-27 2001-02-13 Tdk Corporation Organic EL element and method of producing the same
US6013982A (en) * 1996-12-23 2000-01-11 The Trustees Of Princeton University Multicolor display devices
GB9701680D0 (en) * 1997-01-28 1997-03-19 Cambridge Display Tech Ltd Viscosity modification of precursor solutions
US5972419A (en) * 1997-06-13 1999-10-26 Hewlett-Packard Company Electroluminescent display and method for making the same
GB9718516D0 (en) * 1997-09-01 1997-11-05 Cambridge Display Tech Ltd Methods of Increasing the Efficiency of Organic Electroluminescent Devices
US6087196A (en) * 1998-01-30 2000-07-11 The Trustees Of Princeton University Fabrication of organic semiconductor devices using ink jet printing
EP0978737B1 (en) * 1998-02-18 2004-05-19 Seiko Epson Corporation Method of fabricating distributed reflection multilayer mirror
US6137221A (en) * 1998-07-08 2000-10-24 Agilent Technologies, Inc. Organic electroluminescent device with full color characteristics
KR100412744B1 (ko) * 1999-03-30 2003-12-31 세이코 엡슨 가부시키가이샤 박막 트랜지스터의 제조 방법
JP4434411B2 (ja) * 2000-02-16 2010-03-17 出光興産株式会社 アクティブ駆動型有機el発光装置およびその製造方法
US6326692B1 (en) * 2000-02-23 2001-12-04 Advanced Micro Devices, Inc. Insulating and capping structure with preservation of the low dielectric constant of the insulating layer
TW490997B (en) * 2000-03-31 2002-06-11 Seiko Epson Corp Method of manufacturing organic EL element, and organic EL element
JP3815269B2 (ja) * 2000-07-07 2006-08-30 セイコーエプソン株式会社 有機el表示体及びその製造方法、孔開き基板、電気光学装置及びその製造方法、並びに電子機器
JP2004531859A (ja) * 2001-04-26 2004-10-14 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 有機エレクトロルミネセントデバイスとその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101340983B (zh) * 2005-02-25 2012-03-28 Csl硅树脂公司 使用硅氧烷组合物自动涂覆电气绝缘体的方法和装置
US7849812B2 (en) 2006-02-28 2010-12-14 Csl Silicones Inc. Method and apparatus for automated coating of electrical insulators with a silicone composition

Also Published As

Publication number Publication date
KR20040097231A (ko) 2004-11-17
US20020179906A1 (en) 2002-12-05
US7067337B2 (en) 2006-06-27
US6593591B2 (en) 2003-07-15
TW449670B (en) 2001-08-11
CN1529350A (zh) 2004-09-15
US7229859B2 (en) 2007-06-12
US20020074547A1 (en) 2002-06-20
CN1529344A (zh) 2004-09-15
CN1194697A (zh) 1998-09-30
JP3876994B2 (ja) 2007-02-07
US20030134519A1 (en) 2003-07-17
US5989945A (en) 1999-11-23
WO1997043689A1 (en) 1997-11-20
JP3725169B2 (ja) 2005-12-07
EP0855614A4 (en) 2001-12-19
KR100479000B1 (ko) 2005-08-01
US20020100908A1 (en) 2002-08-01
KR20040089747A (ko) 2004-10-21
EP1445793A3 (en) 2004-09-01
JP2007316663A (ja) 2007-12-06
JP2004318165A (ja) 2004-11-11
EP1450412A2 (en) 2004-08-25
EP1450412A3 (en) 2005-03-09
EP0855614A1 (en) 1998-07-29
JP2004145333A (ja) 2004-05-20
KR100516316B1 (ko) 2005-09-23
JP4515809B2 (ja) 2010-08-04
KR100512670B1 (ko) 2005-09-07
CN100405530C (zh) 2008-07-23
EP1445793A2 (en) 2004-08-11
KR19990028928A (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
CN1169015C (zh) 具有涂敷膜的薄膜器件、液晶屏以及薄膜器件的制造方法
CN100350632C (zh) 半导体显示器件
CN1217417C (zh) 半导体器件及其制造方法
CN1218401C (zh) 半导体器件
CN1089486C (zh) 形成晶体性半导体膜的方法
CN1263153C (zh) 半导体器件及其制作方法
CN1286156C (zh) 制造半导体器件的方法
CN1263165C (zh) 电致发光显示器件
CN1173218C (zh) 液晶显示装置及其制造方法和驱动方法
CN1242489C (zh) 半导体器件及其制造方法
CN1703121A (zh) 显示装置和电子装置
CN1917219A (zh) 源极/漏极电极、薄膜晶体管衬底及其制备方法和显示器件
CN1477492A (zh) 显示设备及使用该设备的显示系统
CN1579009A (zh) 薄膜装置的制造方法、晶体管的制造方法、电光装置及电子设备
CN1855515A (zh) 半导体器件及其制造方法
CN1409374A (zh) 剥离方法以及制造半导体器件的方法
CN1767159A (zh) 显示装置的生产方法
CN1941299A (zh) 半导体器件及其制造方法
CN1892767A (zh) 显示器件及其驱动方法
CN1409373A (zh) 剥离方法及半导体器件的制造方法
CN1396626A (zh) 半导体器件及其制造方法
CN1890698A (zh) 显示器件及其制造方法和电视装置
CN1405805A (zh) 电容器、半导体装置和其制造方法、电光装置及电子机器
CN1921149A (zh) 一种便携式信息终端和一种摄象机
CN1914552A (zh) 电器、半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040929

Termination date: 20120514