CN1172386A

CN1172386A - 产生伪随机噪声序列的方法和装置

Info

Publication number: CN1172386A
Application number: CN97104682A
Authority: CN
Inventors: 考林·D·弗兰克; 凌富云
Original assignee: Motorola Inc
Current assignee: Motorola Solutions Inc
Priority date: 1996-07-26
Filing date: 1997-07-25
Publication date: 1998-02-04
Also published as: KR100227584B1; US5878075A; CA2210211C; JP3091717B2; KR980013079A; JPH1079688A; CA2210211A1

Abstract

加长电路加长由N位LSSR产生的长度为2^N－1码片的嵌入PN序列,提供长度为2^N码片的加长PN序列和长度为2^N码片的移位D码片的加长PN序列。加长电路包括N位计数器,用于计数多个时钟位。N位计数器的指示器当其计数值达到预定值时提供改变状态的预进位信号,并提供指示器的N－k最高有效位(MSB)的值。逻辑电路接收多个时钟位,并根据预进位信号来选通多个时钟位。

Description

产生伪随机噪声序列的方法和装置

本发明一般涉及数字远程通信领域，特别涉及在扩频通信系统中产生伪随机噪声(PN)序列的方法和装置。本发明尤其适合在使用码分多址(CDMA)的无线通信设备中应用，关于这点后面将特别加以描述。

在蜂窝通信系统中，主要有三种多址接入方法。在频分多址(FDMA)中，每一载频表示蜂窝电话用户接入到系统的一个信道。在时分多址(TDMA)中，每一载频被分割成许多时间片，该时间片作为接入系统的信道。在CDMA中，每一载频包含多个信道，如同TDMA一样，但是一个信道和在同频下的其它信道之间的区别在于用户发射机特有的扩展码，而不是时间片。

通常而言，在CDMA系统的接收机中，两个数字信号或比特流组合在一起以产生在载频上发射的第三个比特流。第一个信号包含信息，例如蜂窝电话用户在数据速率为9600bits/s时的数字化语音信息。第二个信号是伪随机比特(码片)流，它由PN序列发生器产生，其数据速率(码片速率)比如为1.023Mbits/s。第二个信号包含“代码”，该码通过把第一个信号和第二个信号组合加在信息上。这种组合产生了第三个信号，它包含了第一个信号的信息并具有第二个信号的码片速率和随机性。在本例中，单一信息比特具有与之结合的128个PN码片。

在CDMA系统中，接收机使用和信息信号中相同的码以解调在载频上接收到的信号，包括第三个信号和在相同载频上的其它信号，从而提取出第一个信号的信息。

为了实现用于北美蜂窝电话系统的CDMA，电信工业协会已经提出了临时标准IS-95。该标准需要一个PN序列发生器，它能产生32768个码片的PN序列，同时提供相同码片的PN序列，只是移位64个码片的整数倍。

关于在CDMA系统中使用的已知PN序列发生器的详细描述，可参看由Rueth等申请的美国专利，No.5228054在此一并作为参考。已知PN序列发生器使用15级线性序列移位寄存器(LSSR)产生32767个码片(2¹⁵-1)的PN序列，以及序列加长电路，用于在PN序列码片中插入一个附加的PN码片以提供具有所需长度即32768个码片的加长的PN序列作为基本输出。当检测到LSSR的预定15位状态时，插入和加长通过在LSSR的状态中禁止一个周期的变化来实现(对每个码片，LSSR有各自的状态)，这样，插入的码片即是前一码片的重复。

已知PN序列发生器还包括掩码电路和逻辑电路，从而提供PN序列码片的移位模式。

为了加长移位的PN序列码片，修正电路在移位的PN序列码片的适当地点插入一个附加的码片，并当附加的码片被插入到移位的PN序列码片时阻止将不想要的码片加入到移位的PN序列码片中。和在加长PN序列码片产生基本输出一样必要，为了加长移位的PN序列码片就需要确定LSSR的预定状态。

因为已知PN序列发生器使用预定的LSSR状态在PN序列的适当地点加长PN序列码片和移位的PN序列码片，因此逻辑电路是必需的，以便根据检测到的LSSR预定状态确定什么时候加长序列。由于这个逻辑电路比较复杂，因此需更一种具有较少复杂性的PN序列发生器。

图1是PN序列发生器的电气方框图。

图2是说明PN序列发生器采用的方法步骤的流程图。

图3是说明PN序列发生器的信号时序图。

图4是说明PN序列发生器采用的另一个方法步骤的流程图。

图5是一种无线通信设备的电气方框图。

这里描述的装置和方法与已知的PN序列发生器相比，其优势在于：使用较少的部件提供PN序列码片和移位的PN序列码片。

根据本发明，上述优点通过用来加长嵌入的PN序列码片的抑制电路来实现。抑制电路包括一个计数器和逻辑电路，其中计数器包含对多个时钟位的每个都增加的指示器，当指示器达到预定值时计数器就输出一个用于改变状态的预进位(pre-carry)信号；逻辑电路接收多个时钟位，并根据预进位信号来选通多个时钟位。

根据本发明的另一个方面，选择器151加长具有2^N-1码片并移位n.2^k-1码片的嵌入(embedded)PN序列，该选择器151包括N位二进制计数器123和比较器135，其中计数器包含对多个时钟位的每个都增加的指示器，并提供指示器的N-k最高有效位(MSB)的值；比较器135接收N-k MSB的值和阈值，当N-k MSB的值等于或小于阈值时就在第一状态输出选择信号，否则就在第二状态输出选择信号。

根据本发明的方法，即产生2^N码片的伪随机序列的方法，该方法包括以下步骤：提供2^N个时钟位，计数2^N个时钟位，在第2^N个时钟位提供阻塞信号，选通2^N个时钟位，把选通的2^N个时钟位提供给N位LSSR。

根据本发明的另一种方法，即产生2^N码片并移位D码片的伪随机(PN)序列的方法，该方法包括以下步骤：提供2^N个时钟位；计数2^N个时钟位；确定计数是否等于或小于D-1，当计数等于或小于D-1时就输出长度为2^N-1码片并移位D-1码片的嵌入PN序列；当计数不等于或小于D-1时就输出长度为2^N-1码片并移位D码片的嵌入PN序列。

本发明的其它优点和新颖特点，一部分将通过下列描述变得清楚，而另一部分对于本领域的技术人员通过检查下列详细描述或学习本发明的实施例也将变得十分清楚。本发明还存在其它或不同的实施例，其一些细节也可作各种修改，而不会脱离本发明的范围。本发明的优越性可借助于附加权利要求书中指出的工具和组合方法来实现或达到。

现在参考图1和图二来描述本发明的实施例，其中图1是PN序列发生器100的电路图，图二是说明PN序列发生器采用的方法步骤的流程图。

通常而言，N位二进制计数器123，D触发器119，和与门107组成了抑制电路129的部件，与门101组成了时钟127的部件。再者，D触发器119，和与门107组成了逻辑电路的部件。

与门101接收系统启动信号和码片时钟信号，并在线路113上输出PN时钟信号(步骤201)。PN时钟信号由多个时钟位组成。PN时钟信号加到与门107的第一输入端，以及D触发器119、N位二进制计数器123和D触发器147的时钟输入端。

与门107根据加到其第二输入端的线路115上的信号来选通PN时钟信号，这样PN时钟信号到达线路109上的时钟位取决于线路115上的信号(步骤206)。

通过的PN时钟信号被加到N位LSSR 111，并作为LSSR的时钟(步骤207)。此外，存入启动(LOAD ENABLE)信号和LSSR存入状态(LOAD STATE)信号也被加到N位LSSR 111上，这些信号用于设置N位LSSR 111的初始状态。

N位二进制计数器123不仅接收PN时钟信号，也接收存入启动信号和计数器存入状态信号。存入启动信号和计数器存入状态信号用于初始化N位二进制计数器123的指示器。N位二进制计数器123通过对PN时钟信号的每一个时钟位增加计数器的指示器来对PN时钟信号的每个时钟位进行计数(步骤203)。N位二进制计数器123在线路121上输出预进位信号(步骤204)。当指示器达到一个预定值时，预进位信号就从一个状态转到另一个状态。

D触发器119在其反向输入端D1接收预进位信号，并在Q1输出端将预进位信号经延迟一个时钟位的反向状态送到线路115上，称之为阻塞信号。阻塞信号经与门107控制PN时钟信号的时钟位在线路109上的通过(步骤205)。

在根据本发明的PN序列发生器的最佳实施例中，N位LSSR 111有15位，在基本输出端能产生32767码片(2¹⁵-1)的嵌入PN序列，每一码片根据通过的PN时钟位来产生。为了使32767码片的嵌入PN序列增加一个码片得到所需要的32768个码片，就需要在嵌入PN序列的末尾增加一个码片，这可通过重复嵌入PN序列码片的最后一个码片来实现。

图3说明了产生加长PN序列码片的信号时序关系。在线路103上的PN时钟信号记为PN时钟。作为参考，时钟位用数字表示为1到2^N，它们对应于N位二进制计数器123的指示器的计数值。

在计数值从1到2^N-2期间，线路121上的预进位信号，图3中记为预进位，通常为逻辑0；在线路115上的阻塞信号，图中记为阻塞，通常为逻辑1。当逻辑1加到与门107时，PN时钟的时钟位通过与门到达线路109，记为通过的时钟。每个通过的时钟将引起N位LSSR 111状态的变化，从而相应地产生嵌入序列码片的各个码片，记为基本输出信号的1到2^N-1码片，图3中记为基本输出。在这个例子中，出于示范目的，所有位都为逻辑1。在最佳实施例中，码片是伪随机的。

当指示器达到2^N-1时，预进位的状态改变为逻辑1，而阻塞的状态在下一个时钟位即2^N改变为逻辑0。这样，在第2^N时钟位逻辑0被加到与门107的第二输入端，所以PN时钟的第2^N时钟位被抑制而不出现在通过的时钟上。因此，N位LSSR 111在PN时钟的第2^N时钟位不改变状态，也即“冻结(frozen)”。这样，第2^N个码片就被加到长度为2^N-1码片的嵌入PN序列上，而且具有和2^N-1码片相同的逻辑值。这个和由N位LSSR 111产生的长度为2^N-1码片的嵌入PN序列组合在一起的第2^N码片构成了基本输出信号的加长PN序列码片。

重复上述周期就可连续产生长度为2^N码片的加长PN序列。

为了定时加长嵌入的PN序列码片而使用的N位二进制计数器123是本发明的一个主要特征，因为它免除了已知的PN序列发生器所需的检测LSSR的预定状态以及相关的逻辑电路。

PN序列发生器100除了提供加长PN序列码片以外，还能提供移动若干码片D后的加长PN序列码片。在最佳实施例中，D是64码片的整数倍，表示为n×2^k，其中n为1到511之间的正整数，k＝6。

参考图1和图4，其中图4是说明PN序列发生器采用的另一个方法步骤的流程图，产生2^N个时钟位(步骤401)，N位计数器123计数时钟位(步骤403)，以及产生嵌入和重复的码片(步骤411)，对应于每个码片的各自状态提供到线路113上(步骤413)。线路113上的信号称之为状态信号。掩码电路117接收状态信号并对称之为掩码信号的掩码作出响应，从而在线路143上给出移位D-1码片的嵌入PN序列码片(步骤415)。D触发器147接收移位D-1码片的嵌入PN序列码片，并在Q2输出端给出移位D码片的嵌入PN序列码片，也即移位一个附加码片(步骤417)。

多路复用器139在“0”输入端接收移位D-1码片的嵌入PN序列码片，在“1”输入端接收移位D码片的嵌入PN序列码片。多路复用器139对线路137上的选择信号作出响应，并根据选择信号的状态，输出移位D-1码片的嵌入PN序列码片或移位D码片的嵌入PN序列码片。

就象下面将详细描述的一样，开关型多路复用器139在适当的时间加长移位D-1码片的嵌入PN序列码片长度，并当N位LSSR为“冻结”时，避免插入不需要的码片重复。

选择器151为开关型多路复用器139在适当的时间提供选择信号。选择器151包括还要在线路131上提供计数值的N位二进制计数器123和比较器135，比较器135在“B”输入端接收计数值，在“A”输入端接收线路133上的值D-1。线路133上的信号称之为阈值信号。在最佳实施例中，提供给B输入端的是计数器的N-k MSB值(步骤405)，提供给A输入端的是值n-1(步骤407)，其中n是移位加长的PN序列码片所需的64码片的数目。

比较器135确定计数值是否等于或小于D-1。在优选实施例中，这一确定通过比较N-k MSB值和n-1的值作出(步骤409)。当N-k MSB值等于或小于n-1时，比较器135输出一个选择信号，控制多路复用器139输出移位D-1码片的嵌入PN序列码片，否则输出移位D码片的嵌入PN序列码片(步骤419)。

图3给出了一个信号时序的例子，即在适当的时间增长嵌入PN序列码片的长度，并当N位LSSR为“冻结”时避免插入不需要的码片重复。在这个例子中，所要的对应移位D为64位，这样n＝1，k＝6。在移位输出端产生的所需加长PN序列码片在图中记为移位(SHIFTED)；移位63码片(D-1)的嵌入PN序列码片记为移位(SHIFTED)；移位64码片(D)的嵌入PN序列码片记为延迟(DELAY)。移位输出、移位和延迟的码片对应于基本输出的码片进行编号以解释码片的移位。

在PN时钟的前63个时钟位期间，阈值信号和计数器的N-k MSB值为零。因此，多路复用器139输出移位。一旦出现第64时钟位，计数器的N-k MSB值从零变为1，使得多路复用器139输出延迟。其转换“路径”由穿过移位和延迟的线来表示。

从移位到延迟的转换，在与加长嵌入PN序列码片相同的相对位置上加长了移位63码片的嵌入PN序列码片。也即，加长发生在移位63码片的嵌入PN序列码片的最后一个码片之后，重复第2^N-1个码片。再者，序列加长无需检测已知的PN序列发生器所需的LSSR的预定状态以及有关逻辑电路，而是使用和用于加长嵌入PN序列码片相同的N位LSSR来加长移位D-1码片的嵌入PN序列码片。

从移位到延迟转换之后，移位64个码片的嵌入PN序列码片随着指示器从64的增加继续输出，直到指示器达到预定值2¹⁵。此时，指示器复位到零，选择信号改变状态，多路复用器139重新输出移位。

从延迟到移位的转换，避免了在N位LSSR“冻结”时重复插入不需要的码片。其实现无需检测已知的PN序列发生器所需的LSSR预定状态及有关逻辑电路。

图5是使用描述的PN序列发生器100的无线通信设备501，例如蜂窝无线电话的电气方框图。图中只给出了接收路径的一些细节，它用多个并行路径构成RAKE接收机。

天线513接收载频上发射的编码信号。第一下变频器511通过和参考频率f_c混合，将接收信号下变频到基带电平。

根据由掩码和延迟控制部分503提供的控制信号，例如阈值信号和掩码信号，PN序列发生器100将移位D码片的长为2^N码片的PN序列加到第二下变频器509。第二下变频器509把已下变频的编码信号和移位PN序列码片进行混合以解码下变频的编码信号。解调器505解调解码信号，并将结果提供给逻辑电路和控制电路507，供进一步处理。

总之，上面描述的实施例使用抑制电路和选择器，两者都有N位计数器，通过提供各自的加长PN序列码片和移位D码片的加长PN序列码片来定时加长嵌入PN序列码片和移位D-1码片的嵌入PN序列码片。本实施例使用较少复杂性和更加逻辑直观的方法，提供了在电路方面比已知的PN序列发生器更少部件的优越性。

本领域的技术人员应该认识到，对本发明的PN序列发生器和这样的PN序列发生器的构造进行各种修正和改变，而不会脱离本发明的范围和宗旨。

Claims

1.一种N位伪随机(PN)序列发生器，包括：

时钟，提供多个时钟位；

抑制电路，包括与多个时钟位相对应的N位二进制计数器，对每个时钟位都增加N位二进制计数器的指示器，抑制电路容许多个时钟位通过，只有一个例外，即当指示器达到预定值时的那个时钟位；以及

N位线性序列移位寄存器(LSSR)，对应于通过的时钟位产生加长PN序列码片。

2.权利要求1的N位PN序列发生器，其中抑制电路还包括：

N位二进制计数器，提供一个预进位信号，当指示器等于预定值2^N-1时，预进位信号改变状态；

D触发器，用于延迟预进位信号一个时钟位，以便产生阻塞信号；以及

与门，用于接收多个时钟位和阻塞信号，以便在指示器达到2^N时抑制一个时钟位。

3.权利要求1的N位PN序列发生器，还包括：

N位LSSR，对于每个产生的码片具有各自不同的状态；

掩码电路，用于接收各自不同的状态，根据掩码提供移位的PN序列码片；

D触发器，用于接收移位的PN序列码片，并提供延迟的移位PN序列码片；

选择器，提供选择信号；以及

多路复用器，接收移位的PN序列码片和延迟的移位PN序列码片作为输入，并根据选择信号来输出它们中的一个。

4.权利要求3的N位PN序列发生器，其中：

移位的PN序列码片被移位2^k码片的整数倍；

N位二进制计数器提供指示器的N-k最高有效位(MSB)的值；

选择器包含一个比较器，用于接收N-k MSB的值和2^k码片的整数倍减1的值(n×2^k-1)，当N-k MSB的值等于或小于n×2^k-1时，选择器就在第一状态输出选择信号，否则就在第二状态输出选择信号；以及

多路复用器在选择信号是第一状态时输出移位的PN序列码片，否则就输出延迟的移位PN序列码片。

5.用于加长嵌入PN序列码片的抑制电路包括：

计数器，包括一个指示器，它对多个时钟位的每一时钟位进行增加，当指示器达到预定值时，计数器输出一个改变状态的预进位信号；以及

逻辑电路，用于接收多个时钟位，并根据预进位信号来选通多个时钟位。

6.权利要求5的抑制电路，其中：在预进位信号改变状态之后，逻辑电路从多个时钟位中抑制一个时钟位。

7.权利要求5的抑制电路，其中：嵌入PN序列码片的长度为2^N-1，当指示器达到预定值2^N-1时，计数器改变预进位信号状态；

8.权利要求5的抑制电路，其中逻辑电路包括：

与门，当阻塞信号改变状态时，与门根据阻塞信号从多个时钟位中抑制一个时钟位。

9.一种无线电话，包括：

时钟，提供多个时钟位；

N位线性序列移位寄存器(LSSR)，对应于通过的时钟位产生加长PN序列码片，N位LSSR对应于每个产生的码片具有各自不同的状态；

选择器，提供选择信号；

多路复用器，接收移位的PN序列码片和延迟的移位PN序列码片作为输入，并根据选择信号来输出它们中的其中一个；

天线，用于接收编码信号；

第一下变频器，用于下变频编码信号；以及

第二下变频器，用于接收已下变频的编码信号，并选择移位PN序列码片和延迟的移位PN序列码片中的其中一个来解码下变频的编码信号。