CN1175498C - 复合部件及其分离方法和半导体衬底的制备方法 - Google Patents

复合部件及其分离方法和半导体衬底的制备方法 Download PDF

Info

Publication number
CN1175498C
CN1175498C CNB991031555A CN99103155A CN1175498C CN 1175498 C CN1175498 C CN 1175498C CN B991031555 A CNB991031555 A CN B991031555A CN 99103155 A CN99103155 A CN 99103155A CN 1175498 C CN1175498 C CN 1175498C
Authority
CN
China
Prior art keywords
porosity
layer
separation method
disengagement zone
base substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB991031555A
Other languages
English (en)
Other versions
CN1228607A (zh
Inventor
近江和明
坂口清文
¡
柳田一隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN1228607A publication Critical patent/CN1228607A/zh
Application granted granted Critical
Publication of CN1175498C publication Critical patent/CN1175498C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer

Abstract

为了分离第一和第二基底衬底而不会对其造成损坏，和使残损的基底衬底再次用作半导体衬底来提高生产率，公开了半导体衬底的制造方法，包括在形成于与键合面不同位置的分离区，将通过绝缘层相互键合第一基底衬底和第二基底衬底所形成的复合部件分离成多个部件，以将一个基底衬底的一部分转移于另一基底上。分离区的机械强度沿复合部件的键合面是非均匀的。

Description

复合部件及其分离方法和半导体衬底的制备方法
本发明涉及复合部件及其分离方法和半导体衬底的制备方法，特别涉及在其内有低机械强度的脆性(fragile)结构的复合部件、及其分离方法和半导体衬底的制备方法。本发明特别适用于具有作为半导体衬底一种的SOI(绝缘体上的半导体)结构的衬底(SOI衬底)的制备方法。
采用SOI衬底的器件有使用普通硅衬底所不能获得的许多优点。例如，这些优点如下：
(1)电介质容易被隔离，器件适合高集成化；
(2)器件抗射线能力强；
(3)浮动电容小，和可实现元件的高速工作；
(4)不需要阱处理工艺；
(5)可以防止闭锁；和
(6)通过薄膜可形成完全耗尽型场效应晶体管。
由于SOI结构有上述各种优点，所以有关其形成方法的研究在近十几年来得到发展。已知的普通SOI技术是SOS(蓝宝石上的硅)技术，在单晶蓝宝石衬底上通过CVD(化学汽相淀积)方法异质外延生长形成硅。SOS技术已经被评价为最成熟的SOI技术，但由于因硅层和基底蓝宝石衬底的交界面上晶格失配造成的大量晶体缺陷、构成蓝宝石衬底的铝混合进硅层、衬底价格、面积增大的迟缓和其它原因，所以该SOI技术一直未实际使用。
在SOS技术之后，出现了SIMOX(离子注入氧隔离)技术。有关SIMOX技术，已经发展了以降低晶体缺陷或降低制造成本为目的的各种方法。这些方法的实例包括把氧离子注入衬底以形成嵌入的氧化层的方法；通过氧化膜键合两晶片，抛光或腐蚀一个晶片和在氧化膜上留下薄单晶硅层的方法；把氢离子按预定深度注入其上形成氧化膜的硅衬底表面，与其它衬底键合，通过加热或其它处理在氧化膜上留下薄单晶硅层，并剥离被键合的衬底(另一衬底)的方法等。
在日本专利No.2608351或美国专利No.5371037中披露了新的SOI技术。该技术中，通过在其上形成有多孔层的单晶半导体衬底上形成无孔单晶层获得的第一衬底被键合在第二衬底上，并使这些衬底键合，然后除去不需要的部分，以便无孔单晶层被转移给第二衬底。该技术的优势在于SOI层有良好的膜厚度均匀性，可以减少SOI层的晶体缺陷密度，SOI层有良好的表面平坦性，不需要昂贵和特殊规格的制造装置，用相同的制造装置可以制造带有厚度范围约几十nm至10μm的SOI膜的SOI衬底。
此外，本申请披露了日本专利申请公开No.7-302889中的技术，在该技术中，在第一衬底和第二衬底键合后，把第一衬底从第二衬底上分离而没有破裂，然后使被分离的第一衬底的表面平滑，在其上再次形成多孔层，使第一衬底可被再次使用。下面，参照图12A至图12C说明所提出方法的实例。在把第一硅衬底1001的表面层制成多孔以形成多孔层1002后，在层1002上形成单晶硅层1003，单晶硅层和与第一硅基底衬底分离的第二硅衬底1004的主表面通过隔离层1005相互键合(图12A)。随后，分割通过多孔层键合的晶片(图12B)，有选择地除去露出第二硅基底衬底表面的多孔硅层以形成SOI衬底(图12C)。通过除去其上残留的多孔层，可以再次使用第一硅衬底1001。
在日本专利申请公开No.7-302889披露的发明中，使用比无孔硅更易碎的多孔硅层结构的性质分离衬底。由于在半导体衬底制备中使用了一次的衬底可以在半导体衬底的制备中再次使用，所以可以有效地降低半导体衬底的成本。此外，在该技术中，由于可以在没有损耗的情况下使用第一衬底，所以可以极大地降低制造成本。另外，制造工艺明显简化。
分离第一基底和第二基底衬底(基板)方法的实例包括加压、拉伸、剪切、楔入、热处理、氧化、振动、线切割等。此外，本发明者们建议采用在日本专利申请No.9-75498或1998年3月25日申请的美国专利申请No.047327中披露的方法，在该方法中，用流体喷射分离区。气体和/或液体作为流体，最好使用主要由水构成的液体的水射流。该方法中，在分离时，水不仅切割键合表面，而且均匀地进入第一基底和第二基底之间的缝隙，以致可将相当均匀的分离压力施加给整个分离表面。此外，在该方法中，与不使用气体的情况不同，在不散射情况下颗粒可以被冲刷掉。该方法的优点在于这两方法涉及利用楔入的分离方法。特别是当把分离区的机械强度设定得小于被键合地方的机械强度时，通过把流体流喷射至分离区，只有易碎部分破裂、断裂或被除去，而显然可以保留其它坚硬部分而不会断裂。
但是，当通过用液体喷射复合部件的侧表面使水流或其它流体用于分离键合的复合部件时，特别在分离区的侧表面周围，由于分离区有过大的强度，所以存在液体流不能容易地破坏或切开分离区的情况。这种情况下，可以通过提高液体压力来分离复合部件，但如果压力过大地升高，那么裂纹从被键合的基底衬底的侧面向内部扩展。在正中央，对分离区注入的流体压力有可能会使一个或两个分离的基底产生裂纹。因此，使在分离处理中成品率下降。为了避免这种情况，提出了进一步降低分离区的机械强度以形成更易碎结构的方法。但是，如果结构过于易碎，那么会产生这样的问题，也就是分离区破裂和不能进行键合，或在制备复合部件工序中的加热、清洗或处理基底衬底期间，分离区破裂从而产生作为污染物的颗粒。
此外，当按不使用流体的另一种方法进行分离时，会造成基本上同样的问题。因此，会降低分离工序中的成品率。
本发明的目的在于提供在不损坏被分离基底的情况下可以相当容易地分离复合部件的复合部件及其分离方法。
本发明的另一目的在于提供相对提高主分离区的机械强度、防止分离区的非有意破损和抑制颗粒产生的复合部件及其分离方法。
按照本发明的方案，提供使用复合部件分离方法的半导体衬底的制备方法，该分离方法包括在分离区把复合部件分离成多个部件的步骤，其中分离区的机械强度沿键合面是非均匀的。
具体地说，在分离区中，复合部件的周边部分在机械强度上最好低于中心部分的机械强度。此外，分离区在机械强度上最好低于被键合界面的机械强度。
按照本发明的另一方案，提供采用上述分离方法的半导体衬底制备方法。
按照本发明的另一方案，提供半导体衬底的制备方法，该方法包括在与键合面不同位置处形成的分离区上将键合第一基底衬底和第二基底衬底形成的复合部件相互分离成多个部件，分离区的机械强度沿键合面是非均匀的，分离区周边部分的机械强度是局部下降的。
按照本发明的另一方案，提供在其内包含分离区的复合部件，分离区的机械强度沿复合部件的表面是非均匀的，分离区周边部分的机械强度是局部下降的。
对于分离区来说，可以采用通过阳极氧化形成的多孔层、通过注入离子形成的在其内可以获得微孔的层，等等。当把硅晶片或其它半导体衬底或石英晶片用于第一或第二基底衬底时，尽管晶片有取向面或切口(notch)，但晶片基本上有圆盘形形状。因此，通过把第一基底衬底和第二基底衬底相互键合获得的复合部件基本上也有圆盘形形状。这种情况下，当分离区的机械强度以这样的方式非均匀，即强度在复合部件的中心部分高，在其周边部分低，而在圆周方向上基本均匀时，可以有效地分离复合部件。当复合部件是矩形片状部件时，其角部、侧边或整个周边的机械强度降低。
通过在分离区中形成相互孔隙率不同的部分，可以使机械强度不均匀。随着孔隙率的增加，机械强度下降。因此，通过改变孔隙率可以改变机械强度。具体地说，通过在周边部分设定比中心部分高的孔隙率，可以降低周边部分的机械强度。
通过改变分离区的厚度，也可以使机械强度不均匀。随着分离区的厚度增加，机械强度下降。因此，通过改变厚度也可改变机械强度。具体地说，通过在周边部分设定比基底衬底的中心部分大的分离区多孔层的厚度，可以降低周边部分的机械强度。
为了获得在分离复合部件处理工艺前的工艺中不被分离和在分离处理工艺中可被可靠地分离的合适的复合部件，最好由机械强度不同的多层形成分离区。特别在多层构成的分离区中，孔隙率高的层厚度最好小于低孔隙率的相邻无孔单晶硅半导体层的厚度。多层的各结构不必在界面上陡峭地变化。即使各层的强度或结构在相邻层的界面上持续地变化，但与强度在整个分离区上均匀时相比，也有利于分离。
在机械强度不同的多层组成的分离区中，孔隙率高的层最好在周边部分比在靠近基底衬底的中心部分有更高的孔隙率。
在机械强度不同的多层组成的分离区中，通过使带有小孔隙率的第一层的厚度在周边部分大于基底衬底的中心部分，可以使高孔隙率的第二层的孔隙率在周边部分高于基底衬底的中心部分。
本发明者们进行了操作实验，在该实验中，为了形成良好质量的多孔层，多方面地改善了阳极氧化装置。结果，发明者发现，在经过用阳极氧化装置某个模式进行多孔处理的多个硅晶片中，有带有平面内孔隙率分布的硅晶片。此外，作为实验的结果，在该实验中，通过在多孔层上形成无孔层和使无孔层剥离来制备样品，已经发现某些样品中，孔隙率很低的多孔层甚至比孔隙率很高的层更容易剥离。从上述两个发现可看出，如在后面说明的实施例一样，当在具有孔隙率平面内分布的多孔层中使孔隙率很高的层破裂或破坏时，孔隙率很低的层也容易破裂，该低孔隙率层未过多地受孔隙率绝对值的影响。
具体地说，已经发现存在这样的层时，即在其中可容易地开始分离的部件周边部分中孔隙率相对高的层时，不管孔隙率的绝对值如何，都便于分离，并由此提出了本发明。
图1A、1B和1C是本发明复合部件的示意剖面图。
图2A和2B是本发明复合部件的俯视图。
图3A和3B表示本发明复合部件的机械强度的平面内分布。
图4是表示用于本发明中的阳极氧化状态的图。
图5是本发明的半导体衬底的孔隙率的特性曲线图。
图6A、6B和6C是表示本发明的复合部件分离方法的图。
图7是水射流装置的示意图。
图8是本发明的复合部件的剖视图。
图9是表示多孔层厚度和阳极氧化电流的特性曲线图。
图10是第二层的孔隙率与第一层厚度的特性曲线图。
图11是本发明实施例的复合部件的剖视图。
图12A、12B和12C是表示半导体衬底的普通制备方法的图。
图1A至图1C是本发明一个实施例的复合部件的剖视图。
把第一基底衬底1和第二基底衬底2相互键合形成复合部件，并在其内形成分离区3。其中，第一基底衬底1按这样的方式键合，使分离区3上形成的层4靠近第二基底衬底2的表面，并形成键合界面5。分离区3有机械强度很高的部分31和薄弱部分32，机械强度薄弱部分32位于复合部件的周边部分(分离区的周边部分)。在分离复合部件的情况下，由于机械强度很弱的部分32位于复合部件的周边部分，所以部分32首先开裂或破裂，因此便于复合部件的分离。
更具体地说，图1A表示以均匀厚度在分离区3的周边部分中形成孔隙率高的多孔材料的部分32，而在中心部分形成孔隙率低的多孔材料的部分31，以便把本身机械强度低的部分32设置在周边部分。图2A表示从顶部观察复合部件中机械强度坚固的部分31和薄弱部分32的位置。序号7表示按需要设置的取向面。另外，如图2B所示，可以在复合部件的外围局部地形成而不是在整个外围形成机械强度薄弱的部分32。机械强度坚固的部分大于薄弱的部分。图1B表示通过制成均匀孔隙率的多孔材料的分离区3的不均匀厚度，在周边部分形成机械强度薄弱的部分32。这种情况下，如图2B所示，也可在分离区3平面的外围局部地形成部分32。图1C表示为了在外围形成有较大离子注入量的部分，由注入离子形成的机械强度薄弱的部分32。这种情况下，如图2B所示，也可以通过局部增加离子注入量，在外围局部地形成机械强度薄弱的部分32。当注入氢离子或稀有气体离子时，会产生微孔。因此，可以把在其内按高浓度注入离子的部分形成在孔隙率高的多孔部分。通过设定比其它部分更高的孔隙率和多孔材料的厚度，可以局部地形成机械强度薄弱的部分32。此外，通过把离子局部注入到由多孔材料和易碎的多孔材料形成的分离区中，可以降低离子注入部分的机械强度。就是说，最好适当地组合图1A至图1C所示结构的特性。
作为本发明的第一基底衬底1，最好使用硅晶片或Ge、SiGe、SiC、GaAs、GaAlAs、InP、GaN等片状半导体晶片。
如第一基底衬底1的情况那样，除了相同的半导体晶片外，可以把石英玻璃、树脂片或其它绝缘的基底衬底和不锈钢或其它金属的基底衬底用作第二基底衬底2。
无孔层最好包括由与用于第一基底衬底中的那些材料相同的半导体材料构成的组中选择的材料形成的单层或多层。当分离复合部件以制备SOI衬底时，最好是单晶半导体层。
层6最好由绝缘材料、导电材料或与层4材料不同的其他材料构成。
此外，第一基底衬底和第二基底衬底最好通过绝缘层或键合层键合。
图3A和图3B分别表示复合部件平面上机械强度分布的曲线图。
实线10表示从外围LE1的左边缘向复合部件的中心0逐渐增加机械强度的模式，包括中心0的位置LE2和RE2之间的部分有最高的机械强度。点划线11表示机械强度在外围(在外周边缘LE1和位置LE2之间，在外周边缘RE1和位置RE2之间)和中心部分(从位置LE2至RE2)之间有间歇性跃迁的模式。虚线12表示机械强度从外周边缘LE1、RE1向中心0持续地增加和机械强度仅在中心0取最大值的模式。
本发明中，最好从复合部件外周边缘内位置5mm到分离区外周边缘的机械强度局部小于中心部分的机械强度。参照图3A，最好按复合部件外周边缘内位置5mm处于LE1与LE2之间和/或RE2与RE1之间的方式，将分离区形成为薄层
并且，当从其外周边缘朝向中心分离大直径复合部件时，有复合部件中心部分不能象期望的那样分离的情况。在这种情况下，可在中心部分局部形成机械强度弱的部分。图3B表示这种模式的实例，其中在周边和中心之间的部分，即环形箱形部分M的机械强度高。
当多孔层用作分离区时，设定机械强度弱的部分的孔隙率为20％或以上，最好为35％或以上，孔隙率的上限可以为80％或以下。
不限制机械强度高的中心部分的孔隙率，只要它低于周边部分的孔隙率即可，但也可以按孔隙率低于周边部分孔隙率的方式，从5％-35％的范围中选择较好，从5％-20％的范围内选择更好。当孔隙率差为5％或以上时，最好为10％或以上时，在周边部分和中心部分中可获得足以容易地分离复合部件的机械强度之差。
此外，图3B中，部分M的机械强度高。因此，当由多孔材料形成分离区时，按与图3A中心部分的孔隙率相同的方式，将部分M的孔隙率，即具有最大机械强度值的部分设定得较低，在5％-35％的范围内，最好在5％-20％的范围内。
图3B中中心0的孔隙率需要高于部分M的孔隙率，可从20％-80％的范围中适当选择，以满足这样的关系。
其中，多孔材料的孔隙率P(％)表示多孔材料的表观体积中孔隙体积所占比例。用形成在第一基底衬底上的多孔材料的孔隙率m和无孔材料的密度M，利用下列公式表示孔隙率：
p＝{(M-m)÷M}×100(％)                 (1)
其中，通过用包括孔隙的多孔材料的表观体积V除包括孔隙的多孔材料的表观重量G，获得多孔材料的密度m，并如下表示为：
m＝G÷V                                (2)
实际上，根据下列公式，利用在其上形成多孔层之前基底衬底的重量A，在其上形成多孔层之后基底衬底的重量a，和从其上完全清除多孔层之后基底衬底的重量B，可获得在其表面侧仅深度d的范围有孔隙率结构的基底衬底多孔层的孔隙率P：
p＝{(A-a)÷(A-B)}×100                 (3)
下面说明制备复合部件的方法。
首先，制备硅晶片等第一基底衬底1，并在第一基底衬底1表面上或从该表面以预定深度形成分离区3，制备分离区的方法实例包括：通过阳极氧化等使第一基底衬底1表面多孔的方法，和/或从第一基底衬底1表面按预定深度以最大离子注入浓度注入氢离子、稀有气体离子等与构成基底衬底的元素不同的元素，通过控制按下述工艺进行阳极氧化或离子注入的条件，在预定部分形成机械强度弱的部分。
接着，如果需要，在分离区3上形成无孔层4，并与第二基底衬底键合。在注入离子的情况下，第一基底衬底的表面层构成象其本身那样的无孔层4。当使第一基底衬底1的表面多孔时，通过溅射或CVD在其上形成层4。接着，将无孔层4直接或根据需要通过绝缘层6键合在硅晶片等的第二基底衬底上。从而完成复合部件。
在形成局部机械强底低的多孔层的方法中，改变了平面中阳极氧化的电流密度。当流进半导体衬底周边部位的阳极氧化电流密度在基底周边部件设定得较高时，可使多孔层的基底衬底周边部位中的厚度和/或孔隙率高于基底中心部位的厚度和/或孔隙率。为了实现电流密度的分布，例如，在阳极氧化期间，在阳极氧化液体中且在基底衬底附近的在其中流过离子电流的要被成形的截面区域设定得大于基底衬底要被成形的区域。因而，流入基底衬底周边部位中的阳极电流表面密度可设定得大于流进基底衬底中心的阳极电流表面密度。特别是，使用比要成形的基底衬底大的阳极氧化池，因而基底可接收到具有宽于基底衬底区域的截面的离子电流。
图4是表示用于阳极氧化的装置的示意图。图4中，数字101表示用于阳极氧化的DC电源，102表示阴极，103表示阳极，和104、105表示用于支撑处理的基底衬底1的支架。基底衬底1啮合在支架104、105的凹槽中。数字106表示绝缘池底。电极102、103的面积约为第一基底衬底1面积的1.2-3.0倍，最好是1.3-2.0倍。在该结构中，当从外部通过基底衬底的外周边缘流动的离子汇集进基底中，更多的离子流进基底的周边部分，从而可提高周边部分多孔层的厚度和孔隙率。
并且，在进行阳极氧化的多个阶段时，第一多孔层的周边部分形成得厚于中心部分。因此，可使稍后形成的第二多孔层周边部分的孔隙率大于中心部分的孔隙率。
当需要更精确地控制流动电流的这种分布时，在要成形的基底衬底附近提供电流导向装置，以控制流进基底衬底表面的离子流分布。当控制离子流分布时，可控制具有小孔隙率的层的厚度分布。
当通过离子注入形成的其中可获得微小空隙的层用作分离区时，通过提高离子注入密度可增加微小空隙的密度或分布的微小空隙的厚度，因而可降低该区域的机械强度。
所以，当基底衬底周边部分的离子注入量设定得大于基底衬底中心部分的离子注入量，可提高基底衬底周边部分的单位体积的微小空隙密度，和使孔隙率大于基底衬底中心部分的孔隙率。
图5是展示在用图4所示方法获得的多孔材料的直径方向上孔隙率平面分布的曲线图。
随着孔隙率增加，机械强度减小。因此，图5表示在垂直方向与图3A的实线10所示图形相反的图形。当电极102、103的面积与基底衬底的面积之比足够大时，提供实线15所示的图形。当电极的面积与基底衬底的面积之比小时，提供由虚线14所示的趋势。从而在周边部分中形成有高孔隙率的多孔材料
下面说明用于制备具有图1A所示或图3A的虚线所示机械强度分布的多孔层的技术。下面是第一方法：
仅在基底衬底1的外周边部分上提供用于离子注入的掩模或光刻胶图形，同时将硼离子注入中心部分。用具有大体与基底面积相同面积的电极，对在外周边中具有局部低硼离子浓度的基底衬底进行阳极氧化，制备多孔层，该多孔层在外周边部分有高孔隙率而在中心部分有低孔隙率。
第二方法如下：
用蜡或另外的抗阳极氧化的掩模覆盖不包括其外周边部分的基底衬底中心部分，通常在高电流密度下进行阳极氧化，使外周边部分多孔。接着，掩模外周边部分，在低电流密度下进行通常的阳极氧化，使中心部分多孔化。
在第三方法中，在用通常的阳极氧化法形成均匀的多孔层之后，仅通过离子注入提高外周边部分的孔隙率。当控制离子注入量的分布时，可用良好可控性形成如图3A、3B所示强度分布的多孔层。
此外，就制造成本而言，图4所示的方法比这些方法有更多的优点。
下面更详细地说明图1C所示复合部件的制备方法。
氧化硅晶片或另一个基底衬底，形成绝缘膜6。用预定加速电压将氢或稀有气体离子注入基底衬底整个表面。用光刻胶掩模覆盖不包括外周边部分的中心部分，并用相同的加速电压将离子再注入外周边部分。以这种方式可形成具有机械强度弱的部分32的分离区域3。在清除掩模图形之后，将绝缘层6键合到第二基底衬底2上。在第一和第二离子注入操作中的各剂量被设定在1015cm-2-1017cm-2的范围，而在机械强度弱的部分中不同原子的浓度可设定在1020cm-3-1023cm-3的范围内。
下面说明用于本发明中的分离复合部件的方法。以分离图1A所示复合部分的模式为例进行说明。如图6A所示，通过热处理等产生内应力或用外力分离复合部件。在分离区域3，因周边部分32局部具有低机械强度，因而首先脱离或开裂。图6A表示插入楔子110和施加力111以从第二基底衬底2分离第一基底衬底1周边部分。接着，如图6B所示，复合部分被分离成两部分。当在无孔层4上保留的分离区3的残留层37相对较厚时，通过抛光或腐蚀清除该残留层。随后，如果需要在氢气氛中进行热处理(氢退火)。如图6C所示，可获得配置具有光滑表面的层4的基底衬底2。对于在太阳电池中的应用，不需要清除残留层。
可用于本发明的复合部件分离方法的实例包括加压、拉脱、剪切、楔子插入、热处理、施加振动、线切割和公开于日本专利申请7-302889中的各种方法。此外，如日本专利申请9-75498所披露的那样，通过对分离区侧表面附近喷射流体或注射流体喷流，可以使键合的第一和第二基底衬底在分离区而不是键合界面分离成多个部件。
通过小喷嘴喷注加压流体可实现在本发明分离中使用的流体喷射。按照在“Water Jet”(vol.1，No.1，第4页)中的介绍，可将第一流体喷射方法用作喷注高速高压流体束的方法。在可用于本发明的喷射流体中，通过其直径约0.1-0.5mm的小喷嘴喷注具有用高压泵增压的100-3000kgf/cm2范围内的高压的流体，以便可切割或加工陶瓷、金属、混凝土、树脂、橡胶、木材或其它材料(对硬材料将研磨料加在水中)。此外，可清除表面层的涂敷膜，或清除表面部件。在常规水喷射方法中，主要作用是清除如上所述材料的一部分。特别是在水喷射切割操作中，移置(remove)主要部件的切割宽度，清除涂敷膜，或通过清除不需要的部分来清除部件表面。
当用水喷射形成本发明的流体流时，对分离区侧表面喷注水射流，可分离复合部件。在该情况下，分离区侧表面首先暴露于键合基底侧表面，水射流直接喷注于露出部分或其周边部分上。然后，分离基底衬底成两部分而不被损伤，同时通过水射流仅清除机械脆弱的分离区域。并且，即使因某些原因，分离区的侧表面未提前露出，也可用氧化膜之类的薄层覆盖相应部分，在用喷射水分离基底衬底之前，用喷射水首先清除覆盖分离区的层。
并且，使用了常规水射流中未用的作用。特别是，将射流喷注到复合部件侧表面中的凹槽上以延伸和损坏结构上脆弱的分离区，使键合的晶片分离。在这种情况下，很难产生分离区的芯片。即使由用喷射不能清除的材料形成分离区，也可进行分离，而不使用研磨料或不会损伤分离表面。
上述作用不只是切割或抛光效果，可期望有如图6A所示的流体的楔子作用。沿将喷流喷注到形成于键合的基底侧表面上的凹槽中从而拉开分离区的方向施加力时，更期望有这样的效果。为了充分地获得该效果，复合部件侧表面的形状最好为凹面，而不是凸面形状。
图7是展示用于本发明半导体衬底制造方法中的水喷射装置实例的示意性透视图。图7中，通过将两个硅晶片键合为一体，形成复合部件1，在其内配置分离区3。支架403、404被设置在相同的旋转轴上，用于通过真空吸盘吸附/固定复合部件1。并且，支架404通过轴承408连接到支撑的基底衬底409，并且其后部通过压力弹簧412连接到支撑的基底衬底409，以沿支架403与复合部件1脱离的方向施加力。
首先，用定位销钉413设置复合部件1，并用支架414吸附/固定。由于用工具407的销钉413定位复合部件1，因而可固定复合部件1的中心部分。接着，使支架403沿轴承411向左推进直到复合部件1被吸附/固定。然后，通过压力弹簧412将向右施加的力加到支架403上。在这种状态下，压力弹簧412的回复力和支架403用于吸附复合部件1的力相互平衡，以防止支架403因压力弹簧412的力而与复合部件1脱离。
随后，从水喷射泵414将水送到水喷嘴402，使水连续地喷注恒定时间直到喷注的水稳定。当水稳定后，打开关闭器406，水(以下称为水喷流)便从水喷嘴402喷注到复合部件11的侧表面。在这种情况下，旋转支架404使复合部件1和支架403旋转。由于水喷流施加在复合部件1侧表面厚度中心附近，因而复合部件1被从其外周边部分朝向其中心推/延伸，使复合部件1中相对较弱的分离区损坏，复合部件1最后分离成两片。
如上所述，水喷流均匀地施加在复合部件1上。并且，当支架403支撑复合部件1时，向右施加力。因此，复合部件1的分离片不相互滑动。
酒精或其它有机溶剂；氢氟酸、硝酸或其它酸；氢氧化钾或其它碱。或具有选择腐蚀分离区功能的其它液体可用作代替水的流体。此外，可用作流体的还可以是空气、氮气、碳酸气、稀有气体或其它气体。在引入半导体衬底分离方法中的复合部件分离方法中，最好使用尽可能去除金属杂质或微粒的纯水、超纯水或具有高纯度的其它水。并且，引入完全低温的工艺处理。因此，即使使用不是纯水的其它喷射流体，也可通过分离后的清洗去除杂质或微粒。
在如上所述喷射流体的方法中，最好使复合部件分离区附近下凹成凹形，用于接收流体以产生沿推/延伸分离区的方向的力。当利用分离区键合两个基底衬底的复合部件被分离时，通过使基底边缘倒角可容易地实现前述结构。
可用水喷流或其它流体、加压、拉伸、剪切、楔入、热处理、氧化、施加振动、线切割等各种方法，对在复合部件中前述形成的分离区施加分离力，将复合部件分离成两片。此时，使分离区机械脆弱部分损坏，从而完成分离。当喷注流体到分离区附近时，通过流体流动去除或毁坏机械脆弱的分离区。可是，当作流体时，基本上去除分离区同时保留其它非脆弱部分而不会被损坏。结果，可方便地进行分离而不损伤分离后用的任何其它部分。但是，在这些方法中，除非分离区足够弱，否则不能被毁坏。例如，在不能用预定压力的流体流损坏或去除分离区的情况。
为了解决该问题，当释放流体压力时，不仅使分离区并且还使其它部分损坏。例如，当键合的基底衬底分离时，板状第一或第二基底衬底断裂。可是，当为了防止这种情况降低流体压力时，不能完成分离操作。
在多数分离方法中，在最初分离阶段，需要将固体楔子推进形成于复合部件中的分离区表面附近，例如形成于盘形键合基底周边部分中的分离区部分。在许多情况下，分离需要从表面进行。当分离未进行时，接近表面的部分有在其上施加分离力的小区域。因此，引起的问题是必须提高力的表面密度，这是因为能够将分离力施加于分离表面，但不能将分离力施加于还未分离的表面。当分离进行时，可施加分离力的区域扩大。因此，即使增加施加于分离表面的分离力以帮助分离，但表面密度仍会被减小，可容易地防止基底衬底因分离而破裂(断裂等)。
为了有助于分离，在分离初期，通过提高分离区多孔层的孔隙率、增加多孔层的厚度或增加离子注入量以此增加微小空穴的产生量，从而可降低机械强度。可是，当强度降低得非常低时，在形成复合部件的工艺中产生这样的缺点，即在分离工艺之前分离区便损坏。
作为增加强度的结果，本发明者发现为了避免上述缺点可与键合表面平行地改变分离区机械强度，并且，在尤其是接近键合基底衬底表面的分离区部分例如周边部分的机械强度设定得低于基底衬底中心部分的机械强度。
在分离初期，由于分离表面区域小和不能增加分离力，分离区的机械强度降低，因此用较小的力进行分离。这可通过降低在基底衬底周边部分附近分离区的机械强度来实现。通过将基底衬底中心部分的分离区机械强度设定得高于周边部分的分离区机械强度，可防止工艺过程中的剥离。
在这种情况下，当分离进行到中心部分时，分离区扩宽。因此，即使降低分离力表面密度，也可增加整个分离力和进行分离。不论分离方法如何，都可实现这种作用，但是对分离区喷注流体流的方法是最可取的方法，它相对均匀地对整个分离面施加分离力，可防止基底衬底破裂。
为了拓宽进行稳定分离以在牢固地分离基底衬底而不对其造成损坏的条件范围，如图8所示，最好用机械强度不同的多层或区域22、23组成分离区3。在这种情况下，与基底中心部分的机械强度相比，可较容易地使周边部分的机械强度较小。当分离区有由孔隙率小的层23(以下称为第一多孔层)和孔隙率大的层22(以下称为第二多孔层)的叠层结构时，通过阳极氧化首先形成孔隙率小的层23，然后增加阳极电流，通过阳极氧化相同地形成孔隙率大的层22。
作为深入研究的结果，本研究者发现第二多孔层22的孔隙率并不仅由电流大小确定，还取决于第一多孔层23的厚度或孔隙率。当第二多孔层22的阳极电流设定得相等，但第一多孔层23的孔隙率高或低时，第二多孔层22的孔隙率有增加的趋势。因此，例如，当降低第一多孔层23的厚度时，为了保持第二多孔层22的高孔隙率，需要提高第二多孔层22的阳极氧化电流。图9中示出这种关系。
如果第二多孔层的阳极氧化电流保持恒定，改变第一多孔层的厚度，那么第二多孔层的孔隙率受影响。这样的关系示于图10中。显然，在形成第一多孔层之后，不能独立地形成第二多孔层，第一多孔层的特性对第二多孔层的性能产生影响。不能完全地阐明这种现象的详细机理。然而，如后所述，为了形成多孔硅在成形液体中必须有F-离子。当在孔隙形成部分的孔隙末稍上消耗F-离子时，需要有新的F-离子从多孔硅表面通过孔隙提供给孔隙末稍。
猜想利用电场F-离子在孔隙中的这种有效可运输性能或扩散取决于第一层的孔隙尺寸或长度，即第一层的厚度。特别是，通过阳极氧化形成的第一多孔层限制了形成随后的多孔层时所必需的离子输运。
因此，形成的第一多孔层被用作对形成随后的多孔层所必需的F-离子的有效可运输性进行限制的层。当阳极氧化电流恒定时，进行成形以形成足够的厚度而不较大地改变孔隙率。这是因为以恒定电流形成其尺寸由F-离子的消耗与供给之间的平衡所决定的孔隙，但是如果电流中途增加，则因存在形成的多孔层，在F-离子的消耗与供给之间的平衡被改变，孔隙尺寸较大地变化。
当第一层的厚度增加和通过该层运输的F-离子的有效可运输性降低时，在孔隙末稍的F-离子浓度减小，在孔隙中的成形液体中蔓延着离子缺乏层。因此，在成形液体与孔隙中硅单晶表面之间的界面势垒被降低的部分延伸。在腐蚀硅的部分中，可增加孔隙尺寸。
实际中，即使阳极氧化电流简单地增加，孔隙率也并不增加太多，除非在硅表面上形成限制可传输性的层。这相当大地增加成形速率。因此，为了通过增加阳极氧化电流较大地改变孔隙率，在孔隙率增加层与成形液体之间需要限制F-离子的可运输性的层。如果在基底周边中增加第一多孔层的厚度，那么可使第二多孔层的相应部分的孔隙率大于第二层的中心部分的孔隙率，其中在第二层的中心部分第一层较薄。由此，可降低基底衬底周边部分的分离区域的机械强度。
本发明的特征在于，如上所述，当阳极氧化的机理被很好地用于形成包括机械强度不同的多层或区域的分离区时，通过增加孔隙率较小的层23周边部分的厚度而不增加其中心部分的厚度，可使孔隙率较大的层22的周边部分孔隙率高于基底衬底中心部分的孔隙率。
如上所述，使用图4中所示的简单装置，通过阳极氧化可在晶片上形成多孔层。在基底衬底周边部分中具有较小孔隙率的层形成得厚于基底衬底中心部分中具有较小孔隙率的层，这能够使随后形成的有较大孔隙率的层在基底衬底周边部分具有高于基底衬底中心部分的孔隙率。当进入的电流的分布需要更精确地进行控制时，在要成形的基底衬底附近提供电流导向装置，控制流入基底衬底表面的离子流分布。当离子流分布受控时，可控制具有较小孔隙率的层的厚度分布。
以上参照图7已说明了用于从包括第一和第二基底衬底的复合部件分离晶片和薄膜半导体的水喷注装置。
下面将参照图8更详细地说明可用于本发明方法中键合的基底衬底的实例。在该例中，如图8所示，分离区3有包括低孔隙率的第一多孔层23和高孔隙率且低机械强度的第二多孔层22的双层结构。在本发明中，在基底衬底周边部分附近第二多孔层22的孔隙率或厚度设定得高于在基底衬底中心部分的第二多孔层22的孔隙率或厚度。在分离期间，在第二多孔层22中不同于键合界面的部位或界面部分产生裂缝。第二多孔层22有低机械强度。因此，当沿相互分离第一基底衬底21和第二基底衬底27的方向施加力时，仅使第二多孔层22损坏，于是分离基底衬底。在这种情况下，形成无孔单晶硅层4时，需要将第一多孔层23作为保护层，来抑制晶体缺陷的产生或防止层4在分离工艺中被损坏。当孔隙率并不增加太多时，可在未形成第二多孔层22的情况下进行分离，但最好形成第二多孔层22，以提供良好的生产率。
下面将更详细地说明本发明的实施例。
实例1
使用厚度为625μm、电阻率为0.01Ω·cm和直径为8英寸的第一P型(或N型)(100)单晶硅衬底，在HF溶液中进行阳极氧化。按这样的方式准备成形槽，其与阳极氧化层的成形电极和基底衬底平行的面的截面面积大约为硅基底面积的两倍，然后使用该成形槽。
阳极氧化条件如下：
阳极氧化电流：2.6A
阳极氧化液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：11分钟
在要成形的基底衬底多孔层的中心部分的厚度约为12μm，中心部分的孔隙率约为20％，而周边部分的多孔层厚度最大约为19μm，孔隙率约为30％。用电子显微镜可观察在这些条件下制备的基底衬底周边部分的孔隙尺寸。显然在距表面深的部分的孔隙尺寸大于中心部分的孔隙尺寸。可是，对于中心部分或周边部分来说，在多孔层表面附近没有发现孔隙尺寸的显著差别。这是随后的工艺处理的基础，在随后的工艺处理中有较少缺陷的单晶硅外延生长成多孔层结构。
用氢氟酸在氧气氛中，在400℃对衬底进行清洗，然后氧化一小时。通过阳极氧化用热氧化膜覆盖多孔硅孔隙的内壁。在氢气氛中在950℃进行热处理之后，用CVD法在多孔硅上按下列条件外延生长0.3μm的单晶硅：
源气体：SiH4
载运气体：H2
温度：900℃
压力：1×10-2乇
生长速率：3.3nm/sec
并且，通过热氧化，在外延硅层表面上形成100nm的SiO2层。
在SiO2层表面与准备分离的硅衬底表面相互重叠和接触之后，在1180℃进行5分钟的热处理，完成键合。当复合部件被置于图7中所示的装置中，用水压为1000kgf/cm2、直径为0.15mm的水注进行水喷射时，损坏多孔硅层，晶片被有效地分割成两片，多孔硅暴露于两个硅衬底的分离面。接着，用HF/H2O/C2H5OH腐蚀液选择性腐蚀多孔硅层。多孔硅被选择腐蚀并完全清除。腐蚀液对无孔的单晶硅的腐蚀速率相当低，在无孔层中的腐蚀量实际上可忽略不记。特别是，在氧化的硅膜上可形成厚度为0.2μm的单晶硅层。即使通过多孔硅的选择腐蚀该单晶硅层也不遭受变化。所获得的SOI衬底在氢气氛中进行热处理。
作为利用透射电子显微镜的截面观察结果，确认晶格缺陷没有引入硅层，其保持良好的可结晶性。即使在外延硅层表面上未形成氧化膜，也可获得类似结果。为了获得另外的SOI衬底，通过清除其上残留的多孔硅，将第一单晶硅衬底再用作第一单晶硅衬底。
实例2
使用厚度为625μm、电阻率为0.01Ω·cm和直径为8英寸的第一P型(或N型)(100)单晶硅衬底，在HF溶液中进行阳极氧化。按这样的方式准备成形槽，其与阳极氧化层的成形电极和基底衬底平行的面的截面面积大约为硅基底面积的两倍，然后使用该成形槽。
阳极氧化条件如下：
阳极氧化电流：2.6A
阳极氧化液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：11分钟
在要成形的基底衬底多孔层的中心部分的厚度约为12μm，中心部分的孔隙率约为20％，而周边部分的多孔层厚度最大约为19μm，孔隙率约为30％。在形成第一层之后，按下列条件完成第二层的形成：
阳极氧化电流：8A
阳极氧化液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：2分钟
在形成第一层之后按以上条件形成第二层时，第二层中心的厚度约为2μm，孔隙率约为40％。可是，在基底的周边部分，孔隙率最大约为40％，其厚度小于2μm。
然而，对于中心部分或周边部分，在第一多孔层表面附近没有发现孔隙尺寸的明显不同。这是随后工艺处理的基础，在随后的工艺处理中具有较少缺陷的单晶硅外延生长成多孔层结构。
在氧气氛中，在400℃对衬底进行一小时的氧化。通过阳极氧化用热氧化膜覆盖多孔硅孔隙的内壁。然后，在用HF溶液和热处理进行清洗之后，用CVD法在多孔硅上外延生长0.3μm的单晶硅。其生长条件如下：
源气体：SiH4
载运气体：H2
温度：900℃
压力：1×10-2乇
生长速率：3.3nm/sec
并且，通过热氧化，在外延硅层表面上形成100nm的SiO2层。
在SiO2层表面与准备分离的硅衬底表面相互重叠和接触之后，在1180℃进行5分钟的热处理，完成键合。在图11中示出所获得的复合部件的剖面。多孔硅暴露于晶片边缘，腐蚀多孔硅一定程度，将象刀片那样尖锐的板插入相应部分。然后，使多孔硅破裂，晶片被分成两片，暴露出多孔硅。接着，用HF/H2O/C2H5OH腐蚀液选择性腐蚀多孔硅层。多孔硅被选择腐蚀并完全清除。腐蚀液对无孔的单晶硅的腐蚀速率相当低，在无孔层中的腐蚀量即厚度的减小实际上可忽略。特别是，在氧化的硅膜上可形成厚度为0.2μm的单晶硅层。即使通过多孔硅的选择腐蚀该单晶硅层也不遭受变化。所获得的SOI衬底在氢气氛中进行热处理。
作为利用透射电子显微镜的截面观察结果，确认晶格缺陷没有引入硅层，其保持良好的可结晶性。即使在外延硅层表面上未形成氧化膜，也可获得类似结果。通过清除其上残留的多孔硅，将第一单晶硅衬底再用作第一单晶硅衬底。
实例3
使用厚度为625μm、电阻率为0.01Ω·cm和直径为8英寸的第一P型(或N型)(100)单晶硅衬底，在HF溶液中进行阳极氧化。按这样的方式准备成形槽，其与阳极氧化层的成形电极和基底衬底平行的面的截面面积大约为硅基底面积的两倍，然后使用该成形槽。
阳极氧化条件如下：
阳极氧化电流：2.6A
阳极氧化液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：11分钟
在要成形的基底衬底多孔层的中心部分的厚度约为12μm，中心部分的孔隙率约为20％，而周边部分的多孔层厚度最大约为19μm，孔隙率约为30％。在形成第一层之后，按下列条件完成第二层的形成：
阳极氧化电流：8A
阳极氧化液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：2分钟
在形成第一层之后按以上条件形成第二层时，第二层中心的厚度约为2μm，孔隙率约为40％。可是，在基底的周边部分，孔隙率最大约为55％，其厚度小于2μm。
然而，对于中心部分或周边部分，在第一多孔层表面附近没有发现孔隙尺寸的明显不同。这是随后工艺处理的基础，在随后的工艺处理中具有较少缺陷的单晶硅外延生长成多孔层结构。
在氧气氛中，在400℃对衬底进行一小时的氧化。通过阳极氧化用热氧化膜覆盖多孔硅孔隙的内壁。然后，在用HF溶液和热处理进行清洗之后，用CVD法在多孔硅上外延生长0.3μm的单晶硅。其生长条件如下：
源气体：SiH4
载运气体：H2
温度：900℃
压力：1×10-2乇
生长速率：3.3nm/sec
并且，通过热阳极氧化，在外延硅层表面上形成100nm的SiO2层。
在SiO2层表面与准备分离的硅衬底表面相互重叠和接触之后，在1180℃进行5分钟的热处理，完成键合。获得图11中所示的复合部件。用水压为300kgf/cm2、直径为0.1mm的水注进行水喷射晶片侧表面。然后，多孔硅层被破坏，晶片被有效地分割成两片，暴露出多孔硅。接着，用HF/H2O/C2H5OH腐蚀液选择性腐蚀多孔硅层。多孔硅被选择腐蚀并完全清除。腐蚀液对无孔的单晶硅的腐蚀速率相当低，在无孔层中的腐蚀量即厚度的减小实际上可忽略。特别是，在氧化的硅膜上可形成厚度为0.2μm的单晶硅层。即使通过多孔硅的选择腐蚀该单晶硅层也不遭受变化。所获得的SOI衬底在氢气氛中进行热处理。
作为利用透射电子显微镜的截面观察结果，确认晶格缺陷没有引入硅层，其保持良好的可结晶性。即使在外延硅层表面上未形成氧化膜，也可获得类似结果。通过清除其上残留的多孔硅，将第一单晶硅衬底再用作第一单晶硅衬底。
实例4
使用厚度为625μm、电阻率为0.01Ω·cm和直径为8英寸的第一P型(或N型)(100)单晶硅衬底，在HF溶液中进行阳极氧化。按这样的方式准备成形槽，其与阳极氧化层的成形电极和基底衬底平行的面的截面面积大约为硅基底面积的1.3倍，然后使用该成形槽。
阳极氧化条件如下：
阳极氧化电流：2.6A
阳极氧化液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：11分钟
在要成形的基底衬底多孔层的中心部分的厚度约为6μm，中心部分的孔隙率约为20％，而周边部分的多孔层厚度最大约为8μm，孔隙率约为25％。在形成第一层之后，按下列条件完成第二层的形成：
阳极氧化电流：12A
阳极氧化液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：1分钟
对于中心部分或周边部分，在第一多孔层表面附近没有发现孔隙尺寸的明显不同。这是随后工艺处理的基础，在随后的工艺处理中具有较少缺陷的单晶硅外延生长成多孔层结构。
在氧气氛中，在400℃对衬底进行一小时的氧化。通过阳极氧化用热氧化膜覆盖多孔硅孔隙的内壁。然后，在用HF溶液和热处理进行清洗之后，用CVD法在多孔硅上外延生长0.3μm的单晶硅。其生长条件如下：
源气体：SiH4
载运气体：H2
温度：900℃
压力：1×10-2乇
生长速率：3.3nm/sec
并且，通过热氧化，在外延硅层表面上形成100nm的SiO2层。
在SiO2层表面与准备分离的硅衬底表面相互重叠和接触之后，在1180℃进行5分钟的热处理，完成键合。多孔层暴露于晶片边缘，代替腐蚀多孔硅到某一程度，用水压为300kgf/cm2、直径为0.1mm的水注进行水喷射。然后，多孔硅层被破坏，晶片被有效地分割成两片，多孔硅层露出。接着，用HF/H2O/C2H5OH腐蚀液选择性腐蚀多孔硅层。按短于第三实例中的时间选择腐蚀多孔硅，并完全清除多孔硅。腐蚀液对无孔的单晶硅的腐蚀速率相当低，在无孔层中的腐蚀量即厚度的减小实际上可忽略。特别是，在氧化的硅膜上可形成厚度为0.2μm的单晶硅层。即使通过多孔硅的选择腐蚀该单晶硅层也不遭受变化。所获得的SOI衬底在氢气氛中进行热处理。
作为利用透射电子显微镜的截面观察结果，确认晶格缺陷没有引入硅层，其保持良好的可结晶性。即使在外延硅层表面上未形成氧化膜，也可获得类似结果。通过清除其上残留的多孔硅，将第一单晶硅衬底再用作第一单晶硅衬底。
实例5
使用厚度为625μm、电阻率为0.01Ω·cm和直径为8英寸的第一P型(或N型)(100)单晶硅衬底，在HF溶液中进行阳极氧化。按这样的方式准备成形槽，其与阳极氧化层的成形电极和基底衬底平行的面的截面面积大约为硅基底面积的1.3倍，然后使用该成形槽。
阳极氧化条件如下：
阳极氧化电流：2.6A
阳极氧化液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：11分钟
在要成形的基底衬底多孔层的中心部分的厚度约为6μm，中心部分的孔隙率约为20％，而周边部分的多孔层厚度最大约为8μm，孔隙率约为25％。在形成第一层之后，按下列条件完成第二层的形成：
阳极氧化电流：12A
阳极氧化液：HF∶H2O∶C2H50H＝1∶1∶1
时间：1分钟
对于中心部分或周边部分，在第一多孔层表面附近没有发现孔隙尺寸的明显不同。这是随后工艺处理的基础，在随后的工艺处理中具有较少缺陷的单晶硅外延生长成多孔层结构。
在氧气氛中，在400℃对衬底进行一小时的氧化。通过阳极氧化用热氧化膜覆盖多孔硅孔隙的内壁。然后，在用HF溶液和热处理进行清洗之后，用CVD法在多孔硅上外延生长0.3μm的单晶硅。其生长条件如下：
源气体：SiH4
载运气体：H2
温度：900℃
压力：1×10-2乇
生长速率：3.3nm/sec
并且，通过热氧化，在外延硅层表面上形成100nm的SiO2层。
在SiO2层表面与准备分离的硅衬底表面相互重叠和接触之后，在1180℃进行5分钟的热处理，完成键合。多孔层暴露于晶片边缘，腐蚀多孔硅到某一程度。如上所述制备的重复的键合基底衬底同时浸没于超声波辐射装置的水槽中。当辐射约50kHz的超声波时，所有键合基底衬底的多孔硅层破损，各晶片分割成两片，多孔硅层露出。接着，用HF/H2O/C2H5OH腐蚀液选择性腐蚀多孔硅层。按短于第三实例中的时间选择腐蚀多孔硅，并完全清除多孔硅。腐蚀液对无孔的单晶硅的腐蚀速率相当低，在无孔层中的腐蚀量即厚度的减小实际上可忽略。特别是，在氧化的硅膜上可形成厚度为0.2μm的单晶硅层。即使通过多孔硅的选择腐蚀该单晶硅层也不遭受变化。所获得的SOI衬底在氢气氛中进行热处理。
作为利用透射电子显微镜的截面观察结果，确认晶格缺陷没有引入硅层，其保持良好的可结晶性。即使在外延硅层表面上未形成氧化膜，也可获得类似结果。通过清除其上残留的多孔硅，将第一单晶硅衬底再用作第一单晶硅衬底。
实例6
在第一单晶硅衬底表面上形成200nm的作为绝缘层的氧化膜(SiO2)。
按这样的方式从第一衬底表面进行第一离子注入，即投影射程落在硅衬底中。在这种方式中，通过在投影射程深度中微腔层或其中具有高注入离子浓度的层，将用作分离区的层形成为变形层。接着，在大体与第一离子注入条件相同的条件下，在衬底的10mm宽的周边部分范围内再次进行注入。由此，周边部分的离子注入量约为中心部分的注入量的两倍。
在离子注入后，SiO2层表面与准备分离的第二硅衬底表面相互重叠和接触，然后在600℃进行热处理，完成键合。
在固定上述键合衬底的中心部分的同时，围绕中心轴旋转衬底，用水压为300kgf/cm2和直径为0.1mm的水注从与键合面平行的周边部分进行水喷注。然后，损坏分离区，特别有效地分离晶片。
结果，原来形成于第一衬底表面上的表面单晶层和一部分分离层被转换为第二衬底。分离层的其余部分保留在第一衬底表面上。在分离之后，用CMP装置对转移到第二衬底上的分离层进行抛光和清除，使其表面光滑。
特别是，在氧化的硅膜上可形成厚度为0.2μm的单晶硅层。对于所有平面，测量100点或位置的上述形成于绝缘层上的单晶硅层的厚度。结果，膜厚均匀性为201nm±7nm。
作为利用透射电子显微镜的截面观察结果，确认晶格缺陷没有引入硅层，其保持良好的可结晶性。
并且，在氢气氛中，在1100℃进行一小时的热处理，用原子间力显微镜评价表面粗糙度。结果，50μm见方中的平均平方粗糙度约为0.2nm，这与普通市售硅晶片的粗糙度等价。
即使仅在第二衬底表面上或外延硅层与第二衬底表面上形成氧化膜，也可获得类似结果。
并且，当通过腐蚀或表面抛光在第一衬底再生保留的分离层时，如果需要可再次进行氢退火或另外的表面处理，衬底可再用作第一或第二衬底。
在该实例中，通过离子注入，将硅晶片表面区域通过分离层转移到第二衬底上，但外延晶片也可使用，通过离子注入，将外延层通过分离层转移到第二衬底上。并且，在该例的离子注入后，去除表面SiO2，形成外延层，再形成SiO2，然后进行键合处理，于是通过离子注入，将外延层通过分离转移到第二衬底上。在后一情况下，硅晶片的表面区域也被转移。
在用于分离复合部件的前述实例中，即使提高分离力，从键合的基底衬底边缘朝向内部进行分离而不会使分离基底的一半或两半破损。并且，分离的第一基底衬底可再用作用于获得下一个SOI衬底的半导体基底衬底。
此外，分离的基底衬底可被重新用于制备键合的基底，这可提高基底衬底分离操作的生产率。
并且，可防止损坏的分离区产生的颗粒在工艺中引起沾污。再有，当用不用流体的另外的方法来进行分离时，可提高分离生产率。
此外，按这种方式可制备适用的复合部件，即从键合的半导体基底衬底或另外的复合部件内形成的分离区分离基底衬底时，在分离工艺之前并不发生分离，只在分离工艺中可靠地进行分离。

Claims (34)

1.一种复合部件的分离方法，包括在分离区将复合部件分离成多个部件，其中分离区的机械强度是非均匀的，分离区的周边部分的机械强度是局部较低的。
2.如权利要求1的分离方法，其特征在于，所述分离区的机械强度低于所述复合部件键合界面的机械强度。
3.如权利要求1的分离方法，其特征在于，所述分离区是通过阳极氧化形成的多孔层。
4.如权利要求1的分离方法，其特征在于，所述复合部件基本上有圆盘形形状，所述分离区的机械强度在所述复合部件中心部分较高，而在其周边部分较低，并且沿圆周方向均匀分布。
5.如权利要求1的分离方法，其特征在于，通过形成孔隙率彼此不同的层部分使所述分离区的机械强度不均匀。
6.如权利要求1的分离方法，其特征在于，所述分离区的孔隙率在周边部分比在中心部分设定得高。
7.如权利要求1的分离方法，其特征在于，通过在所述分离区形成厚度相互不同的部分，使机械强度不均匀。
8.如权利要求5的分离方法，其特征在于，在周边部分比在中心部分更厚地形成所述多孔层。
9.如权利要求1的分离方法，其特征在于，所述分离区包括机械强度不同的多层。
10.如权利要求1的分离方法，其特征在于，所述分离区包括孔隙率高的层和孔隙率低的层。
11.如权利要求10的分离方法，其特征在于，孔隙率高的所述层的孔隙率在周边部分比在中心部分高。
12.如权利要求10的分离方法，其特征在于，孔隙率低的所述层的厚度在周边部分设定得厚于中心部分，孔隙率高的所述层的孔隙率在周边部分设定得高于中心部分。
13.如权利要求12的分离方法，其特征在于，通过改变平面内阳极氧化的电流密度，孔隙率低的所述层的厚度在基底衬底周边部分设定得厚于中心部分。
14.如权利要求13的分离方法，其特征在于，在其中流动阳极氧化液体离子流的要阳极氧化的第一基底衬底附近的截面面积设定得大于所述第一基底面积，以便流进周边部分的阳极氧化电流的表面密度大于中心部分流动的阳极氧化电流的表面密度，孔隙率低的所述层的厚度在周边部分厚于中心部分，孔隙率高的所述层的孔隙率在周边部分大于中心部分。
15.如权利要求13的分离方法，其特征在于，在要进行所述阳极氧化的第一基底衬底的附近提供用于控制第一基底衬底表面中流动的离子流分布的电流导向装置，以使孔隙率低的所述层的厚度在平面中变化。
16.如权利要求1的分离方法，其特征在于，所述分离区是通过离子注入形成的在其中可获得微腔的层。
17.如权利要求16的分离方法，其特征在于，周边部分的离子注入量设定得大于中心部分的离子注入量。
18.如权利要求1的分离方法，其特征在于，喷射流体，以在所述分离区中产生破损。
19.如权利要求18的分离方法，其特征在于，在其中从喷嘴喷注高压水流的水喷射法用作喷注所述流体的方法。
20.如权利要求18的分离方法，其特征在于，所述复合部件的侧面包括用于接收流体并沿推和延伸分离区的方向产生力的凹槽。
21.如权利要求1的分离方法，其特征在于，通过使单晶硅衬底局部多孔化形成多孔单晶硅层和在多孔单晶硅层上外延生长无孔单晶硅层，来形成所述第一基底衬底。
22.如权利要求21的分离方法，其特征在于，通过绝缘层键合所述第一基底衬底和第二基底衬底，用氧化所述第一基底的无孔单晶硅层表面来形成绝缘层。
23.如权利要求1的分离方法，其特征在于，包括以预定深度在包括单晶硅半导体的第一基底衬底中注入离子，以获得作为所述分离区且其中可获得微腔层的离子注入层；键合所述第一基底衬底和第二基底衬底，得到复合部件，该复合部件中向内设置所述第一基底衬底的离子注入面；对所述复合部件侧面注入流体以分离所述复合部件。
24.如权利要求1的分离方法，其特征在于，所述复合部件侧面包括用于接收流体并沿推和延伸离子注入层的方向产生力的凹槽。
25.如权利要求23的分离方法，其特征在于，所述离子注入层具有低于所述键合界面的机械强度。
26.如权利要求1的分离方法，其特征在于，所述周边部分孔隙率与孔隙率最小值之间的差为5％以上。
27.如权利要求1的分离方法，其特征在于，所述周边部分的孔隙率与孔隙率最小值之间的差为10％以上。
28.如权利要求1的分离方法，其特征在于，所述周边部分的孔隙率选自在20％以上和80％以下的范围。
29.如权利要求1的分离方法，其特征在于，所述周边部分的孔隙率选自在35％以上和80％以下的范围。
30.如权利要求1的分离方法，其特征在于，所述中心部分的孔隙率选自在5％以上和35％以下的范围。
31.如权利要求1的分离方法，其特征在于，所述中心部分的孔隙率选自在5％以上和20％以下的范围。
32.如权利要求1的分离方法，其特征在于，所述分离区包括在偏离所述复合部件中心的位置具有高机械强度的部分。
33.使用权利要求1的分离方法的半导体衬底的制备方法。
34.一种复合部件，包括在其内的分离区，分离区的机械强度沿复合部件表面是非均匀的，分离区周边部分的机械强度是局部较低的。
CNB991031555A 1998-02-18 1999-02-15 复合部件及其分离方法和半导体衬底的制备方法 Expired - Fee Related CN1175498C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP035820/98 1998-02-18
JP035820/1998 1998-02-18
JP3582098 1998-02-18

Publications (2)

Publication Number Publication Date
CN1228607A CN1228607A (zh) 1999-09-15
CN1175498C true CN1175498C (zh) 2004-11-10

Family

ID=12452596

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB991031555A Expired - Fee Related CN1175498C (zh) 1998-02-18 1999-02-15 复合部件及其分离方法和半导体衬底的制备方法

Country Status (9)

Country Link
US (2) US6342433B1 (zh)
EP (1) EP0938129B1 (zh)
KR (1) KR100351024B1 (zh)
CN (1) CN1175498C (zh)
AT (1) ATE322080T1 (zh)
DE (1) DE69930583T2 (zh)
MY (1) MY118019A (zh)
SG (1) SG81964A1 (zh)
TW (1) TW437078B (zh)

Families Citing this family (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG68035A1 (en) 1997-03-27 1999-10-19 Canon Kk Method and apparatus for separating composite member using fluid
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6452091B1 (en) * 1999-07-14 2002-09-17 Canon Kabushiki Kaisha Method of producing thin-film single-crystal device, solar cell module and method of producing the same
EP1107295A3 (en) * 1999-12-08 2005-04-13 Canon Kabushiki Kaisha Composite member separating method, thin film manufacturing method, and composite member separating apparatus
FR2802346B1 (fr) * 1999-12-13 2002-02-08 Upsys Probe Technology Sas Connecteur de test de haute densite d'interconnexion destine notamment a la verification de circuits integres
JP2001196566A (ja) * 2000-01-07 2001-07-19 Sony Corp 半導体基板およびその製造方法
FR2809867B1 (fr) * 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
FR2811807B1 (fr) 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
JP4708577B2 (ja) * 2001-01-31 2011-06-22 キヤノン株式会社 薄膜半導体装置の製造方法
JP2002229473A (ja) 2001-01-31 2002-08-14 Canon Inc 表示装置の製造方法
JP4803884B2 (ja) * 2001-01-31 2011-10-26 キヤノン株式会社 薄膜半導体装置の製造方法
FR2823596B1 (fr) * 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
US7045878B2 (en) * 2001-05-18 2006-05-16 Reveo, Inc. Selectively bonded thin film layer and substrate layer for processing of useful devices
US6956268B2 (en) 2001-05-18 2005-10-18 Reveo, Inc. MEMS and method of manufacturing MEMS
JP2005500172A (ja) * 2001-08-15 2005-01-06 レベオ， インコーポレイティッド Ｍｅｍｓ及びｍｅｍｓ製造方法
US6875671B2 (en) * 2001-09-12 2005-04-05 Reveo, Inc. Method of fabricating vertical integrated circuits
US7163826B2 (en) 2001-09-12 2007-01-16 Reveo, Inc Method of fabricating multi layer devices on buried oxide layer substrates
FR2830983B1 (fr) * 2001-10-11 2004-05-14 Commissariat Energie Atomique Procede de fabrication de couches minces contenant des microcomposants
WO2003058725A1 (en) * 2002-01-02 2003-07-17 Reveo, Inc. Photovoltaic cell and method of manufacture of photovoltaic cells
JP4088111B2 (ja) * 2002-06-28 2008-05-21 日立電線株式会社 多孔質基板とその製造方法、ＧａＮ系半導体積層基板とその製造方法
JP2004103600A (ja) * 2002-09-04 2004-04-02 Canon Inc 基板及びその製造方法
EP1396883A3 (en) 2002-09-04 2005-11-30 Canon Kabushiki Kaisha Substrate and manufacturing method therefor
JP2004103855A (ja) 2002-09-10 2004-04-02 Canon Inc 基板及びその製造方法
JP2004103946A (ja) * 2002-09-11 2004-04-02 Canon Inc 基板及びその製造方法
US7176108B2 (en) 2002-11-07 2007-02-13 Soitec Silicon On Insulator Method of detaching a thin film at moderate temperature after co-implantation
FR2848336B1 (fr) 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
TWI242232B (en) * 2003-06-09 2005-10-21 Canon Kk Semiconductor substrate, semiconductor device, and method of manufacturing the same
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
WO2005013355A1 (en) * 2003-08-04 2005-02-10 S.O.I.Tec Silicon On Insulator Technologies Method of detaching a semiconductor layer
FR2858715B1 (fr) * 2003-08-04 2005-12-30 Soitec Silicon On Insulator Procede de detachement de couche de semiconducteur
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
JP2005136214A (ja) * 2003-10-30 2005-05-26 Nec Corp 薄膜デバイス基板の製造方法
US20050132332A1 (en) * 2003-12-12 2005-06-16 Abhay Sathe Multi-location coordinated test apparatus
US7772087B2 (en) 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
JP4771510B2 (ja) * 2004-06-23 2011-09-14 キヤノン株式会社 半導体層の製造方法及び基板の製造方法
FR2886051B1 (fr) 2005-05-20 2007-08-10 Commissariat Energie Atomique Procede de detachement d'un film mince
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
US7456080B2 (en) * 2005-12-19 2008-11-25 Corning Incorporated Semiconductor on glass insulator made using improved ion implantation process
JP4951632B2 (ja) * 2006-03-14 2012-06-13 インスティチュート フュア ミクロエレクトロニク シュトゥットガルト 集積回路を製造する方法
FR2899378B1 (fr) 2006-03-29 2008-06-27 Commissariat Energie Atomique Procede de detachement d'un film mince par fusion de precipites
FR2902926B1 (fr) * 2006-06-22 2008-10-24 Commissariat Energie Atomique Procede et dispositif de suivi d'un traitement thermique d'un substrat microtechnologique.
US8148629B2 (en) * 2006-09-11 2012-04-03 Silicon China (Hk) Limited Method and structure for hydrogenation of porous monocrystalline silicon substrates
US8153887B2 (en) * 2006-09-11 2012-04-10 Silicon China (HK) Ltd. Method and structure for hydrogenation of silicon substrates with shaped covers
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
FR2912839B1 (fr) * 2007-02-16 2009-05-15 Soitec Silicon On Insulator Amelioration de la qualite de l'interface de collage par nettoyage froid et collage a chaud
JP5245380B2 (ja) * 2007-06-21 2013-07-24 信越半導体株式会社 Ｓｏｉウェーハの製造方法
US8143514B2 (en) * 2007-09-11 2012-03-27 Silicon China (Hk) Limited Method and structure for hydrogenation of silicon substrates with shaped covers
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
JP2010114409A (ja) * 2008-10-10 2010-05-20 Sony Corp Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
US8003491B2 (en) * 2008-10-30 2011-08-23 Corning Incorporated Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation
TWI451534B (zh) * 2008-10-30 2014-09-01 Corning Inc 使用定向剝離作用製造絕緣體上半導體結構之方法及裝置
US7816225B2 (en) 2008-10-30 2010-10-19 Corning Incorporated Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
US9847243B2 (en) 2009-08-27 2017-12-19 Corning Incorporated Debonding a glass substrate from carrier using ultrasonic wave
US20110155182A1 (en) * 2009-12-29 2011-06-30 First Solar, Inc. High pressure cleaner
US20110207306A1 (en) * 2010-02-22 2011-08-25 Sarko Cherekdjian Semiconductor structure made using improved ion implantation process
KR101289140B1 (ko) * 2010-09-28 2013-07-23 삼성전기주식회사 임베디드 인쇄회로기판 및 그 제조방법
CN102064186A (zh) * 2010-11-15 2011-05-18 王楚雯 半导体结构及其形成方法
CN102122691B (zh) * 2011-01-18 2015-06-10 王楚雯 Led外延片、led结构及led结构的形成方法
US8008175B1 (en) 2010-11-19 2011-08-30 Coring Incorporated Semiconductor structure made using improved simultaneous multiple ion implantation process
US8196546B1 (en) 2010-11-19 2012-06-12 Corning Incorporated Semiconductor structure made using improved multiple ion implantation process
US8558195B2 (en) 2010-11-19 2013-10-15 Corning Incorporated Semiconductor structure made using improved pseudo-simultaneous multiple ion implantation process
FR2977075A1 (fr) * 2011-06-23 2012-12-28 Soitec Silicon On Insulator Procede de fabrication d'un substrat semi-conducteur, et substrat semi-conducteur
CN102231408B (zh) * 2011-07-04 2015-04-08 无锡成敏光伏技术咨询有限公司 层转移太阳能电池的制造方法
JP5921473B2 (ja) * 2013-03-21 2016-05-24 株式会社東芝 半導体装置の製造方法
FR3007891B1 (fr) 2013-06-28 2016-11-25 Soitec Silicon On Insulator Procede de fabrication d'une structure composite
TWI777433B (zh) * 2013-09-06 2022-09-11 日商半導體能源研究所股份有限公司 發光裝置以及發光裝置的製造方法
US9443869B2 (en) * 2013-11-05 2016-09-13 Taiwan Semiconductor Manufacturing Company Limited Systems and methods for a semiconductor structure having multiple semiconductor-device layers
US9523158B2 (en) * 2014-02-07 2016-12-20 Applied Materials, Inc. Methods and apparatus for forming semiconductor
CN103887157B (zh) * 2014-03-12 2021-08-27 京东方科技集团股份有限公司 光学掩膜板和激光剥离装置
US10283595B2 (en) * 2015-04-10 2019-05-07 Panasonic Corporation Silicon carbide semiconductor substrate used to form semiconductor epitaxial layer thereon
DE102015210384A1 (de) * 2015-06-05 2016-12-08 Soitec Verfahren zur mechanischen Trennung für eine Doppelschichtübertragung
FR3055063B1 (fr) * 2016-08-11 2018-08-31 Soitec Procede de transfert d'une couche utile
JP6991673B2 (ja) 2018-02-27 2022-01-12 株式会社ディスコ 剥離方法
US11626371B2 (en) * 2020-12-28 2023-04-11 Infineon Technologies Ag Semiconductor structure with one or more support structures
CN117133637B (zh) * 2023-10-26 2024-04-02 青禾晶元(天津)半导体材料有限公司 提升碳化硅复合衬底有效面积的方法及碳化硅复合衬底

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0191505A3 (en) 1980-04-10 1986-09-10 Massachusetts Institute Of Technology Method of producing sheets of crystalline material
JPS628100A (ja) 1985-07-04 1987-01-16 今野　富夫 元素の生成方法とその装置
KR950014609B1 (ko) 1990-08-03 1995-12-11 캐논 가부시끼가이샤 반도체부재 및 반도체부재의 제조방법
JPH06112451A (ja) 1992-09-29 1994-04-22 Nagano Denshi Kogyo Kk Ｓｏｉ基板の製造方法
JPH0799295A (ja) 1993-06-07 1995-04-11 Canon Inc 半導体基体の作成方法及び半導体基体
JP3257580B2 (ja) 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
JP3352340B2 (ja) 1995-10-06 2002-12-03 キヤノン株式会社 半導体基体とその製造方法
JP3293736B2 (ja) * 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
US6107213A (en) 1996-02-01 2000-08-22 Sony Corporation Method for making thin film semiconductor
JP3381443B2 (ja) 1995-02-02 2003-02-24 ソニー株式会社 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法
JPH09263500A (ja) 1996-01-22 1997-10-07 Komatsu Electron Metals Co Ltd 貼り合わせｓｏｉウェーハの剥がし治具
EP0797258B1 (en) 1996-03-18 2011-07-20 Sony Corporation Method for making thin film semiconductor, solar cell, and light emitting diode
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
FR2752332B1 (fr) 1996-08-12 1998-09-11 Commissariat Energie Atomique Dispositif de decollement de plaquettes et procede de mise en oeuvre de ce dispositif
US6054363A (en) 1996-11-15 2000-04-25 Canon Kabushiki Kaisha Method of manufacturing semiconductor article
KR100218347B1 (ko) * 1996-12-24 1999-09-01 구본준 반도체기판 및 그 제조방법
FR2758907B1 (fr) 1997-01-27 1999-05-07 Commissariat Energie Atomique Procede d'obtention d'un film mince, notamment semiconducteur, comportant une zone protegee des ions, et impliquant une etape d'implantation ionique
SG63832A1 (en) 1997-03-26 1999-03-30 Canon Kk Substrate and production method thereof
JP2877800B2 (ja) 1997-03-27 1999-03-31 キヤノン株式会社 複合部材の分離方法、分離された部材、分離装置、半導体基体の作製方法および半導体基体
JP3492142B2 (ja) 1997-03-27 2004-02-03 キヤノン株式会社 半導体基材の製造方法
US6143628A (en) 1997-03-27 2000-11-07 Canon Kabushiki Kaisha Semiconductor substrate and method of manufacturing the same
JP3324469B2 (ja) * 1997-09-26 2002-09-17 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ

Also Published As

Publication number Publication date
EP0938129A1 (en) 1999-08-25
US6597039B2 (en) 2003-07-22
KR100351024B1 (ko) 2002-08-30
TW437078B (en) 2001-05-28
DE69930583T2 (de) 2006-12-28
DE69930583D1 (de) 2006-05-18
MY118019A (en) 2004-08-30
ATE322080T1 (de) 2006-04-15
US20020093047A1 (en) 2002-07-18
SG81964A1 (en) 2001-07-24
KR19990072744A (ko) 1999-09-27
EP0938129B1 (en) 2006-03-29
US6342433B1 (en) 2002-01-29
CN1228607A (zh) 1999-09-15

Similar Documents

Publication Publication Date Title
CN1175498C (zh) 复合部件及其分离方法和半导体衬底的制备方法
CN1136604C (zh) 制造半导体基底部件的方法
CN1157768C (zh) 腐蚀半导体工件的方法和制备半导体工件的方法
CN1090381C (zh) 绝缘体上的硅衬底的制造方法
CN1076862C (zh) 绝缘体上的硅(soi)衬底的制造工艺
CN1187792C (zh) 清洗多孔体的方法
CN1058354C (zh) 半导体部件的制造方法
CN1155065C (zh) 半导体衬底的制造方法
CN1188898C (zh) 生产半导体部件的方法和生产太阳能电池的方法
CN1036813C (zh) 半导体衬底及其制造方法
CN1930674A (zh) 用于改进所剥离薄层质量的热处理
CN1959952A (zh) 再循环外延施予晶片的方法
CN1249531A (zh) 半导体衬底的制造工艺
CN1781188A (zh) 用于同时得到一对由有用层覆盖的衬底的方法
CN1666330A (zh) 从包括缓冲层的晶片转移薄层
CN1199920A (zh) 半导体衬底及其制备方法
CN1528009A (zh) 可拆除基片或可拆除结构及其生产方法
CN1223458A (zh) 半导体衬底的处理方法和半导体衬底
CN1208672A (zh) 分离试样的方法和设备,以及基片制造方法
CN1153264C (zh) 物体分离装置和方法以及半导体衬底制造方法
CN1264920A (zh) 分离装置、分离方法及制造半导体衬底的方法
CN1830077A (zh) 通过共同注入和热退火获得质量改进的薄层的方法
JP4838504B2 (ja) 半導体装置の製造方法
KR20110052456A (ko) 웨이퍼 접합 방법
CN1836320A (zh) 由双面施予晶片生成半导体材料薄层的方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20041110

Termination date: 20170215