CN1176437B - 在不对称多处理器架构中处理中断和异常的系统和方法 - Google Patents
在不对称多处理器架构中处理中断和异常的系统和方法 Download PDFInfo
- Publication number
- CN1176437B CN1176437B CN971160481A CN97116048A CN1176437B CN 1176437 B CN1176437 B CN 1176437B CN 971160481 A CN971160481 A CN 971160481A CN 97116048 A CN97116048 A CN 97116048A CN 1176437 B CN1176437 B CN 1176437B
- Authority
- CN
- China
- Prior art keywords
- processor
- vector
- instruction
- controls
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/5443—Sum of products
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
Abstract
含有多个具有控制和数据处理特性互不相同的不对称处理器的多处理器计算机系统。指令集各不相关的这些不对称处理器由单一操作系统控制。该多处理器计算机系统使用中断和异常处理的多处理器架构定义。在复位或检测到异常时,所述多处理器计算机系统的数据处理器进入空闲状态,该系统的控制处理器读和写数据处理器内的也能由数据处理器读写的各控制和状态寄存器。因此在执行操作系统或应用程序时,控制处理器控制数据处理器的运行。
Description
本发明涉及一种含有具有不相同控制和数据处理特性的不对称处理器的多处理器系统。具体说,本发明涉及在不对称多处理器系统中处理中断和异常的系统和方法。
通用的处理器一般都包括处理中断和异常的电路和结构。中断是一种事件,该事件使处理器停止执行当前的指令线程(instruction thread)而开始执行由中断处理器指定和激活的中断服务指令线程。当完成中断服务指令线程的执行后,就继续执行当前指令线程。中断的起因与当前指令线程中各指令的执行并无直接关系,在此意义上说,中断是外部事件。处理中断的方法通常是保存处理器的状态或现场、执行中断服务程序、然后复原处理器的状态或现场并继续被中断的执行线程。
异常是一种由处理器执行或企图执行某指令所引起的事件,执行该指令与处理器的当前状态不一致。造成异常条件的事件例子有:企图由处理器执行非法或未定义的指令,企图在未对准指令地址或数据地址时执行指令,保护出错,已设置的断点,被零除,及执行算术指令时的溢出条件。处理器通过执行异常处理程序的指令线程来响应异常条件。在已有技术中,处理异常的方法是执行一套经过选择的指令集,具体执行哪个指令取决于造成异常条件的特定条件类型。
中断和异常处理固有的控制操作用通用处理器进行起来既迅速又容易,但采用大现场的向量处理器则难得多,所以把多处理器架构系统中使用的中断和异常处理机构用于具有不相同控制和数据处理特性的处理器的不对称多处理器系统通常是低效的。使用中断和异常来处理的多处理器系统的操作经常涉及各处理器的状态的保存,而这种保存包括对诸寄存器和当前正在接受处理的数据的保存。在诸如多处理器的现场交换之类的操作期间,具有许多大寄存器的处理器不容易保存和重新加载处理器的状态。
对于含有大机器状态或大现场的不对称处理器,需要的是便于处理中断和异常的多处理器架构。
按照本发明的一个方面,多处理器计算机系统包括称为不对称处理器的多个处理器,这些处理器具有互不相同的控制和数据处理特性。虽然各别处理器的指令集和另一些处理器的指令集互不相关,但是这些不对称处理器受单一操作系统的控制。该多处理器计算机系统采用中断和异常处理的多处理架构定义,该定义规定由具有大机器状态和大数据宽度的称作数据或向量处理器的处理器来检测异常但是把中断和异常处理操作委托给另一个具有小机器状态和小数据宽度的称作控制处理器的处理器。由于控制程序一般涉及对个别状态标志和指针的监视和控制,所以控制处理器的小机器状态和小数据宽度十分适合于执行中断和异常处理之类的操作系统程序。与此相反,大机器状态和大数据宽度的数据或向量处理器处理控制任务的效果差,所以把中断和异常处理委托给控制处理器是非常有利的。
按照本发明的另一方面,多处理器计算机系统包括在复位和检测到异常时进入空闲状态的数据处理器。该数据处理器进入空闲状态是为了方便系统的设计和编程,及为了在系统复位时简化各处理器的同步。
按照本发明的又一实施例,多处理器计算机系统包括读写数据处理器内的各控制和状态寄存器的控制处理器。因此该控制处理器控制了执行操作系统或应用程序期间数据处理器的操作。控制处理器进行独立于数据处理器执行的对数据处理器的各控制和状态寄存器的访问,使同一控制和状态寄存器可以由控制处理器和数据处理器并行地访问。
按照本发明的再一实施例,多处理器计算机系统包括一种架构定义,其中控制处理器被约束只在数据处理器处于空闲状态时才访问该数据处理器的包括各控制和状态寄存器在内的内部状态。这一约束显著地简化了控制处理器和数据处理器之间的程序运行的相互作用,保护了数据处理器不致进入不协调和无效状态。
所述不对称多处理器架构和操作方法具有许多优点。优点之一是即使与采用相同多个处理器的对称架构相比,编程模型和数据处理器的实现也得到显著的简化。
在附后的权利要求书中明确陈述了所述实施例的被认为是新颖的特点。然而,与结构和运行方法二者有关的本发明实施例参考以下描述和附图可得到最好的理解。
图1是表示按照本发明实施例的多媒体多处理器系统的高层次概略方框图。
图2是表示包含在图1多媒体多处理器系统的多媒体信号处理器的概略方框图。
图3是表示多媒体多处理器系统中的控制处理器的概略方框图。
图4是控制处理器的功能图。
图5是表示图2多媒体信号处理器中的向量处理器的概略方框图。
图6是表示图5向量处理器的向量处理器执行数据路径的概略方框图。
图7是表示图2多媒体信号处理器中的协处理器接口的概略方框图。
图8是表示多媒体信号处理器的固体架构的概略方框图。
图9是表示在多媒体多处理器系统中与中断和异常处理有关的操作的流程图。
参照图1,高层次概略方框图示出了包括主处理器102和多媒体信号处理器104的多媒体多处理器系统100。典型的主处理器102是诸如PentiumTM或Pentium ProTM之类的x86处理器。主处理器102根据保持在系统存储器116内的指令和数据来执行程序。主处理器102通过如PCI总线之类的系统总线106与多媒体信号处理器104通信。多媒体信号处理器104与各种功能块接口,如音频和通信CODEC108、视频A/D变换器110、视频D/A变换器112、和帧缓冲SDRAM存储器114。
参照图2,概略方框图示出多媒体多处理器系统100内部的多媒体信号处理器104。多媒体信号处理器104包括连接到多个多媒体接口的数字信号处理器(DSP)核202。
DSP核202是多媒体信号处理器104的计算机器,包括RISC控制处理器204、向量处理器206、高速缓冲存储器子系统208、快速总线(FBUS)210及I/O总线212。控制处理器204是由英国ARM Limited公司设计和制造的32位ARM 7TM控制处理器,它执行通用处理功能如实时操作系统操作、中断和异常处理、输入/输出设备管理、与主处理器102的通信等等。在一个实施例中,控制处理器204工作在40MHz。控制处理器204通过协处理器接口242与向量处理器206对接。
控制处理器204响应于异常(通常是在处理指令时出现的不正常条件)而进行异常处理,从而导致执行控制流动的改变。控制处理器204响应于七种异常,它们按照从高到低的优先权次序列出为:复位条件、中止(数据)条件、FIQ、IRQ、中止(预取)条件、以及未定义的指令陷阱或软件中断。
参照图3,概略方框图示出了由指令译码器和控制逻辑302控制的ARM7控制处理器204。控制处理器204通过写数据寄存器304及指令流水线和读数据寄存器306与高速缓冲存储器子系统208通信。控制处理器204包括地址寄存器308和地址增量器310以对31×32位寄存器组312中的数据寻址。控制处理器204包括算术逻辑电路,如32位ALU 314、桶形移位器316和Booth乘法器318。协处理器接口242通过nOPC、nCPI、CPA和CPB信号线直接耦合到指令译码器和控制逻辑302,这些信号线通过协处理器接口242在控制处理器204和向量处理器206之间交流操作码和指令变元。图4表示控制处理器204的功能图。
向量处理器206是多媒体信号处理器104的数字信号处理机器。向量处理器206有单指令多数据的架构,并包括流水线化的RISC机器,该流水线化的RISC机器并行地对多个数据元素操作以执行如离散余弦变换(DCT)、FIR滤波、卷积、视频运动估计和其他处理操作之类的信号处理功能。向量处理器206支持向量算术,在该向量算术中以向量处理的方式用多个向量执行单元并行地对多个数据元素操作。向量处理器206执行标量操作,也执行组合的向量-标量操作。向量处理器206的多个数据元素打包成576位的向量,以每周(例如,12.5ns)三十二次8/9位定点算术操作、十六次16位定点算术操作或八次32位定点或浮点算术操作的速率进行计算。大多数32位标量操作的流水线速度为每周一个指令,而大多数576位向量操作的流水线速度为每二周一个指令。装入和存储操作与算术操作交叠并独立地由分别的装入和存储电路执行。
参照图5,向量处理器206有四个功能块,它们是取指令单元502,指令译码器和发出器504,指令执行数据路径506,及装入和存储单元508。取指令单元502及指令译码器和发出器504包含在向量处理器206内以允许向量处理器206的操作独立于控制处理器204。
取指令单元502预取指令并处理诸如分支指令和转移至子程序指令之类的控制流动指令。取指令单元502包括当前执行流用的预取指令的16项队列和分支目的流用的预取指令的8项队列。取指令单元502在一周内自指令高速缓冲存储器接收多达8条指令。指令译码器和发出器504译码和调度所有由向量处理器206执行的指令。译码器按照从取指令单元502接收的次序在一周内处理一条指令,而发出器根据执行资源和操作数据的可得情况不按次序地调度大多数指令。
参照图6,指令执行数据路径506包括四端口寄存器组602,八个32×32并行乘法器604和八个36位ALU 606。寄存器组602每个周期支持二次读操作和二次写操作。并行乘法器604每周产生整数或浮点格式的多达八次32位乘法,或十六次16位乘法或三十二次8位乘法。ALU 606每周(例如,12.5ns)执行整数或浮点格式的八次36位ALU操作、十六次16位ALU操作或三十二次8位ALU操作。
寄存器组602包括多个特殊用途寄存器和多个返回地址寄存器。特殊用途寄存器包括向量控制和状态寄存器(VCSR)、向量程序计数器(VPC)、向量异常程序计数器(VEPC)、向量中断源寄存器(VISRC)、向量和控制处理器同步寄存器(VASYNC)以及其他如各种计数、屏蔽、溢出和断点寄存器之类的寄存器。向量程序计数器(VPC)的计数值是待由向量处理器206执行的下一指令的地址。
向量中断源寄存器(VISRC)向控制处理器204指示各中断源。一旦检测到异常,就由硬件设置VISRC的适当位。在向量处理器206恢复执行之前,用软件来使这些位复位。VISRC中的任何一位都使向量处理器206进入VP_IDLE(向量处理器_空闲)状态。如果协处理器接口242的VIMSK寄存器中的对应中断允许位被置位,就向控制处理器204发出IRQ中断请求信号。
向量处理器206检测包括精确异常和不精确异常在内的异常条件。精确异常由向量处理器206检测并在出错指令之前报告。精确异常包括指令地址断点异常、数据地址断点异常、无效指令异常、单步异常、返回地址堆栈溢出异常、返回地址堆栈下溢异常、VCINT异常和VCJOIN异常。向量处理器206的不精确异常在执行按程序次序晚于出错指令的可变数目的指令之后检测和报告。不精确异常包括无效指令地址异常、无效数据地址异常、未对准的数据访问异常、整数溢出异常、浮点数溢出异常、浮点无效操作数据异常、浮点数除零异常及整数除零异常。
当执行指令以中断控制处理器204时,向量中断指令寄存器(VIINS)用向量处理器的VCINT或VCJOIN指令更新。
向量处理器206认得二个特别条件,它们是由控制处理器204执行的协处理器中断(CPINT)指令,和在向量处理器206中由软件执行的多个嵌套的转移运动子程序指令所引起的硬件堆栈溢出。在多媒体信号处理器104中产生的其他中断和异常条件由控制处理器204处理。
一旦系统复位使向量处理器206处于空闲(VP_IDLE)状态,向量处理器206执行一串上电指令。向量处理器206保持在VP_IDLE状态直到控制处理器204用控制处理器指令集中的STARTVP指令初始化向量处理器206中的诸寄存器和激活向量处理器206的诸操作。
再次参照图2,控制处理器204初始化向量处理器206的诸操作。具体说,通过对控制处理器204指令集的扩充,控制处理器204控制与向量处理器206的交互作用。指令集的扩充包括协处理器数据操作(如STARTVP和INTVP指令)、协处理器数据传送、以及协处理器寄存器传送(如用于读写向量处理器206中寄存器的TESTSET指令和MFVP、MTVP、MFER和MTER指令)。
控制处理器204用STARTVP指令起动向量处理器206。STARTVP指令使向量处理器206进入VP_RUN状态,表示向量处理器206正在执行中。如果向量处理器206已经处于VP_RUN状态,则STARTVP什么也不做。响应于STARTVP指令,没有结果传送给控制处理器204,在STARTVP之后控制处理器204继续执行。在设置条件码的协处理器数据操作格式(CDP)指令之后引发STARTVP指令。STARTVP指令用下列汇编器句法来引发:
CDP{cond} p7,0,c0,c0,c0
STARTVP{cond}
其中条件(cond)包括等于(eq)、不等于(ne)、进位置位(cs)、进位清除(cc)、负(mi)、正(pl)及其他条件。STARTVP只在条件为真时执行。控制处理器204使用STARTVP指令向向量处理器206发出开始执行的请求信号,然后自动清除向量中断源(VISRC)寄存器的向量处理器中断位(VISRC<vip>)和向量处理器联合位(VISRC<vjp>)。一旦作出STARTVP调用,控制处理器204不等待向量处理器206的开始执行就继续执行下一条指令。在调用STARTVP之前必须按需要初始化向量处理器206的状态。如果向量处理器206已经处于VP_RUN状态,则STARTVP指令不起作用。在STARTVP指令执行期间,可以出现向量处理器不可用的异常。
控制处理器204使用中断向量处理器(INTVP)指令来停止向量处理器206。INTVP指令使向量处理器206进入表示向量处理器206不在执行的VP_IDLE状态。如果向量处理器206不在执行中,INTVP什么事也不做。响应于INTVP指令,没有结果传送给控制处理器204,在INTVP之后控制处理器204继续执行。在设置条件码的协处理器数据操作格式(CDP)指令之后引发INTVP指令。INTVP指令只在条件为真时执行。因此,INTVP指令用下列汇编器句法来引发:
CDP{cond} p7,1,c0,c0,c0
INTVP{cond}
其中条件(cond)包括等于(eq)、不等于(ne)、进位置位(cs)、进位清除(cc)、负(mi)、正(pl)及其他条件。控制处理器204使用INTVP指令向向量处理器206发出暂停执行的请求信号。一旦作出INTVP调用,控制处理器204不等待向量处理器206的暂停就继续执行下一条指令。一般在INTVP指令之后使用从扩充的寄存器传送(MFER)指令以确定向量处理器206是否已暂停。如果向量处理器206已经处于VP_IDLE状态,则INTVP指令不起作用。在INTVP指令执行期间可以出现向量处理器不可用的异常。
控制处理器204使用测试和置位(TESTSET)指令来测试包括同步测试在内的向量处理器206的操作状态。TESTSET读取为用户扩充的寄存器并把该寄存器的位30置为1,从而提供了向量处理器206和控制处理器204之间的生产者/消费者类型的同步。TESTSET使控制处理器204停车直至寄存器被传送。控制处理器204在设置条件码的协处理器寄存器传送操作(MRC,MCR)指令之后请求TESTSET指令。TESTSET指令只在条件为真时执行。使用下列汇编器句法来调用TESTSET指令。
MRC{cond} p7,0,Rd,c0,cER,0
TESTSET{cond} Rd,RNAME
其中条件(cond)包括等于(eq)、不等于(ne)、进位置位(cs)、进位清除(cc)、负(mi)、正(pl)和其他条件。Rd是控制处理器204中的寄存器。ER是在协处理器接口242中的扩充的寄存器,RNAME是指由架构规定的寄存器助记符如UER1或VASYNC。
其他控制处理器指令向控制处理器寄存器传送向量处理器标量寄存器/特殊用途寄存器中的数据。另一些其他的控制处理器指令把数据从控制处理器寄存器传送到向量处理器的标量/特殊用途寄存器。
举例说,MFVP指令将数据从向量处理器标量寄存器/特殊用途寄存器传送到控制处理器204中的通用寄存器。在设置条件码的协处理器寄存器传送操作(MRC,MCR)指令以后调用MFVP指令。MFVP指令只在条件为真时执行。使用下列汇编器句法来调用MFVP指令:
MRC{cond} p7,1,Rd,CRn,CRm,0
MFVP{cond} Rd,RNAME
其中条件(cond)包括等于(eq)、不等于(ne、进位置位(cs)、进位清除(cc)、负(mi)、正(pl)和其他条件。协处理器号数码p7表示向量处理器206。Rd是控制处理器204中的寄存器。CRn和CRm是向量处理器206中的标量寄存器/特殊用途寄存器。RNAME是指由架构规定的寄存器助记符如SP0或VCSR。控制处理器204调用MFVP指令以把数据从向量处理器206的标量寄存器/特殊用途寄存器CRn和CRm传送到控制处理器寄存器Rd。在执行MFVP指令期间可以出现向量处理器不可用的异常。
向向量处理器传送(MTVP)指令把数据从控制处理器204中的通用寄存器传送到向量处理器标量寄存器/特殊用途寄存器。在设置条件码的协处理器寄存器传送操作(MRC,MCR)指令之后调用MTVP指令。MTVP指令只在条件为真时执行。使用下列汇编器句法来调用MTVP指令:
MRC{cond} p7,1,Rd,CRn,CRm,0
MTVP{cond} RNAME,Rd
其中条件(cond)包括等于(eq)、不等于(ne)、进位置位(cs)、进位清除(cc)、负(mi)、正(pl)及其他条件。协处理器号数码p7表示向量处理器206。Rd是控制处理器204中的寄存器。CRn和CRm是向量处理器206中的标量寄存器/特殊用途寄存器。RNAME是指由架构规定的寄存器助记符如SP0或VCSR。控制处理器204调用MTVP指令以把控制处理器寄存器Rd中的数据传送到向量处理器206中的标量寄存器/特殊用途寄存器CRn和CRm。在执行MTVP指令期间可以出现向量处理器不可用的异常。
MFVP和MTVP只准备在向量处理器206处于VP_IDLE状态时执行。在控制处理器204和向量处理器206之间不发生直接通信。每次传送使用由协处理器接口242在示范性实施例中提供的中间存储器。
MFVP和MTVP指令允许控制处理器204自由地读和写向量处理器206之中的各控制和状态寄存器。因此在执行操作系统或应用程序期间,控制处理器204控制向量处理器206的操作。MFVP和MTVP指令只准备在向量处理器206处于VP_IDLE状态时执行,因为控制处理器204具有独立于向量处理器206的执行而访问向量处理器206的各控制和状态寄存器的能力,使同一的控制和状态寄存器可能被控制处理器204和向量处理器206并行地访问。
向扩充的寄存器传送(MTER)指令把数据从控制处理器204传送到规定的扩充的寄存器。在设置条件码的协处理器寄存器传送操作(MRC,MCR)指令之后调用MTER指令。MTER指令只在条件为真时执行。使用下列汇编器句法来调用MTER指令:
MRC{cond} p7,1,Rd,cP,cER,0
MTER{cond} RNAME,Rd
其中条件(cond)包括等于(eq)、不等于(ne)、进位置位(cs)、进位清除(cc)、负(mi)、正(pl)和其他条件。协处理器号数码p7表示向量处理器206。Rd是控制处理器204中的寄存器。P表示选择的协处理器,ER表示在协处理器P中的扩充的寄存器。RNAME是指由架构规定的寄存器助记符如PER0或CSR。控制处理器204调用MTER指令以把控制处理器寄存器Rd中的数据传送到指定的协处理器P中指定的扩充的寄存器ER。在执行MTER指令期间可以出现企图访问指定的协处理器时保护的破坏。
从扩充的寄存器传送(MFER)指令把数据从指定的协处理器中的扩充的寄存器传送到控制处理器204中的寄存器。在设置条件码的协处理器寄存器传送操作(MRC,MCR)指令之后调用MFER指令。MFER只在条件为真时执行。使用下列汇编器句法来调用MFER指令:
MRC{cond} p7,2,Rd,cP,cER,0
MFER{cond} Rd,RNAME
其中条件(cond)包括等于(eq)、不等于(ne)、进位置位(cs)、进位清除(cc)、负(mi)、正(pl)和其他条件。协处理器号数码p7表示向量处理器206。Rd是控制处理器204中的寄存器。P表示选择的协处理器,ER表示在协处理器P中的扩充的寄存器。RNAME是指由架构规定的寄存器助记符如PER0或CSR。控制处理器204调用MFER指令以把数据从指定的协处理器P中指定的扩充的寄存器ER传送到寄存器Rd。在执行MFER指令期间可以发生企图访问指定的协处理器时保护的破坏。
协处理器接口242的概略方框图示于图7。协处理器接口242通过增加实现扩充控制处理器204指令集的指令用的寄存器和逻辑功能来补充控制处理器204的功能度。协处理器接口242包括在控制处理器204和向量处理器206之间通信用的寄存器。协处理器接口242还充当在以不同时钟速率操作的结构之间交流数据和信号用的缓冲器。在一个实施例中,控制处理器204以40MHz速率操作,而向量处理器206以80MHz执行。
协处理器接口242包括译码器702、状态机704、特许的扩充的寄存器块706和为用户们扩充的寄存器块708。特许的扩充的寄存器块706中的各寄存器和用户扩充寄存器块708都是由控制处理器204和由向量处理器206可读和可写的。译码器702对控制处理器指令集的指令译码。控制处理器指令集包括可在控制处理器204上执行的指令以及不用控制处理器204执行而用协处理器接口242执行以实现协处理器特殊功能度的扩充指令。译码器702对控制处理器指令译码、检测扩充的指令及把检测到的扩充指令供应给状态机704以便执行。状态机704包括实现扩充指令用的逻辑电路。
特许的扩充寄存器块706是在控制处理器204执行特殊指令期间被访问的扩充寄存器。特许的扩充寄存器块706包括控制寄存器(CTR)、处理器版本寄存器(PVR)、向量中断屏蔽寄存器(VIMSK)、指令地址断点寄存器(AIABR)、数据地址断点寄存器(ADABR)、高速暂存寄存器(SPREG)和状态寄存器(STR)。特许的扩充寄存器块706主要用于控制处理器204和向量处理器206的同步。
在一个实施例中,为用户们扩充的寄存器块708的寄存器只有映射到位<30>的单一位,所以位<31>及位<29:0>都读作0。为用户们扩充的寄存器块708包括向量处理器状态(VPSTATE)标志及向量和控制处理器同步(VASYNC)标志。VPSTATE表示当位<30>置位时向量处理器206处于VP_RUN状态。当位<30>复位时,向量处理器206处于VP_IDLE状态并被暂停,此时程序计数器的地址指向下一条要执行的指令。VASYNC允许向量处理器206和控制处理器204之间的生产者-消费者同步。VASYNC标志由在向量处理器206中执行的VMOV指令来置位或复位。VASYNC也通过使用从扩充的寄存器传送(MFER)指令、向扩充的寄存器传送(MTER)指令或TESTSET指令而由控制处理器204处理来置位或复位。
一旦上电复位,特许的扩充寄存器块706和为用户们扩充的寄存器块708的所有各位都被复位,使得向量处理器206为空闲。
向量中断屏蔽寄存器(VIMSK)控制向控制处理器204报告在向量处理器206内出现的异常。当VIMSK中的各位随向量中断源(VISRC)寄存器中的一相应位一起置位时,VIMSK中的各位使异常能中断控制处理器204。VISRC寄存器包括表示多个异常和中断的来源的多个位。VIMSK寄存器的各位包括数据地址断点中断允许(DABE)、指令地址断点中断允许(IABE)和单步中断允许(SSTPE)。VIMSK还控制浮点溢出(FOVE)、浮点无效操作数(FINVE)和浮点数除以零(FDIVE)的各中断允许位以及整数溢出(IOVE)和整数除以零(IDIVE)的各中断允许位。VIMSK还控制VCINT中断允许(VIE)、VCJOIN中断允许(VJE)和现场交换允许(CSE)。
向量处理器206通过向控制处理器204发送信号与控制处理器204相互作用。具体说,向量处理器206包括向控制处理器204提供读访问和写访问的逻辑电路。向量处理器206用VCJOIN指令和VCINT指令通过为用户扩充的寄存器间接向控制处理器204送出表示向量处理器206已执行同步指令的信号。向量处理器206还通过表示向量处理器206已经暂停执行和已进入VP_IDLE状态的中断请求直接向控制处理器204发信号。向量处理器206执行用于告知控制处理器204的二条指令。VCJOIN指令(VCJOIN n)有条件地与控制处理器204联合并使向量处理器206暂停和进入VP_IDLE状态。在向量处理器206内的程序计数器(未示出)指向VCJOIN指令后下一条指令的地址。VCINT指令(VCINT n)有条件地中断控制处理器204,同时使向量处理器206暂停和进入VP_IDLE状态。向量处理器206内的程序计数器指向VCINT指令后的下一条指令的地址。VCINT和VCJOIN指令是由向量处理器206执行的归入控制流动类别的指令。控制流动指令包括如分支、减量然后分支、转移、自子程序返回、现场交换和屏蔽(barrier)指令之类的各种条件指令。
在向量处理器206上执行的多个指令,包括条件现场交换(VCCS)指令、条件中断(VCINT)指令和条件联合(VCJOIN)指令,用于中断和异常处理。
条件中断(VCINT)指令,如果被使能,暂停向量处理器206的执行和中断控制处理器204。VCINT指令可以产生VCINT中断。条件中断(VCINT)指令的汇编器句法如下:
VCINT.cond # ICODE
其中cond是规定的条件码,#ICODE是标记供控制处理器204使用的常数的23位数值。条件码(cond)从以下条件码中选择:无条件(un)、小于(lt)、等于(eq)、小于或等于(le)、大于(gt)、不等于(ne)、大于或等于(ge)及溢出(ov)。VCINT的操作由伪码描述如下:
If((cond==VCSR[SO,GT,EQ,LT])|(cond==un)){
VISRC<vip>=1;
VIINS=[VCINT.cond # ICODE instruction];
VEPC=VPC;
if(VIMSK<vie>==1)signal control processor int;
VP_STATE=VP_IDLE;
}
else VPC=VPC+4;
因此,如果向量控制和状态寄存器(VCSR)与条件码相配或者条件码为无条件,则向量中断源(VISRC)寄存器的向量中断位置位,向量中断指令寄存器(VIINS)装入由#ICODE参数标记的指令,向量异常程序计数器(VEPC)装入来自向量处理器206的程序计数器的数值。向量中断指令寄存器(VIINS)装入VCINT指令的标记符、条件和#ICODE变元以向控制处理器204供给与以下有关的信息:(1)向量处理器206要中断控制处理器204中的原因和(2)在执行软件中断服务程序中供控制处理器204使用的常数值。如果VIMSK寄存器的向量处理器中断允许位被置位,则向量处理器206向控制处理器204发送中断信号(IRQ)。向量处理器206的状态(VP_STATE)被设成空闲状态。然而,如果条件码不是无条件或者控制码与向量控制和状态寄存器(VCSR)不配,则VCINT指令被忽视,但是程序计数器增四。
有条件与控制处理器任务联合(VCJOIN)指令,如果被使能,暂停向量处理器206的执行并参加在控制处理器204中工作的任务。VCJOIN指令可以产生VCJOIN中断。条件联合(VCJOIN)指令的汇编器句法如下:
VCJOIN.cond # Offset
其中cond是规定的条件码,#Offset是标记相对于向量处理器206存储器中VCJOIN指令位置的偏移量的23位数值,其中的存储器存有在以后待激活的向量处理器子程序。VCJOIN指令激活在控制处理器204中执行的中断服务程序。控制处理器204保存#Offset参数并执行规定的中断服务程序。中断服务程序完成时,控制处理器204进行规定的操作并对向量处理器206中的诸寄存器置位以作将来的处理。一旦完成中断服务程序,控制处理器204用STARTVP指令起动向量处理器206,并指定保存的地址#Offset作为向量处理器206应该开始执行的子程序的位置。控制处理器204以分支指令的方式使用偏移量变元以引导控制处理器204执行的指令序列。使用VCJOIN指令的一个例子描述于美国专利申请号××/×××,×××,代理人案号M-4365US,S.P.Song等人发明的标题为“EFFICIENT CONTEXT SAVING ANDRESTORING IN MULTIPROCESSORS(多处理器中有效的现场保存和恢复)”的申请,为了本文的完整将其纳入作为参考文献。条件码(cond)从以下的条件码中选择:无条件(un)、小于(lt)、等于(eq)、小于或等于(le)、大于(gt)、不等于(ne)、大于或等于(ge)和溢出(ov)。VCJOIN的操作由伪码描述如下:
If((cond==VCSR[SO,GT,EQ,LT])|(cond==un)){
VISRC<vjp>=1;
VIINS=[VCJOIN.cond # Offset instruction];
VEPC=VPC;
if(VIMSK<vje>==1)signal control processor
int;
VP_STATE=VP_IDLE;
}
else VPC=VPC+4;
因此,如果向量控制和状态寄存器(VCSR)与条件码相配或者条件码为无条件,则向量中断源(VISRC)寄存器的向量联合位被置位,向量中断指令寄存器(VIINS)装入由#Offset参数标记的指令,向量异常程序计数器(VEPC)装入来自向量处理器206的程序计数器的数值。向量中断指令寄存器(VHNS)装入VCJOIN指令的标记符、条件和#Offset变元以向控制处理器204供给与以下有关的信息:(1)向量处理器206要中断控制处理器204的原因和(2)向量处理器206的指令存储器中自地址或标签(label)的偏移值,该偏移值表示在控制处理器204重新激活向量处理器206时引导向量处理器例行程序的指令顺序流动的分支偏移值。如果VIMSK寄存器的向量处理器联合允许位被置位,则向量处理器206向控制处理器204发送中断信号(IRQ)。向量处理器206的状态(VP_STATE)被设成空闲状态。然而,如果条件码不是无条件或者控制码与向量控制和状态寄存器(VCSR)不配,则VCJOIN指令被忽视,但是程序计数器增四。
如果VIMSK寄存器的现场交换允许位VIMSK<cse>为真,条件现场交换(VCCS)指令执行向现场交换子程序的立即(不延时的)转移。如果VIMSK<cse>为真,则把VPC+4中的返回地址保存到返回地址堆栈上。否则,在地址VPC+4处异常继续。VCCS指令可以产生返回地址堆栈溢出异常。条件现场交换(VCCS)指令的汇编器句法如下:
VCCS # Offset
其中#Offset是标记现场交换子程序位置的23位数值。VCCS操作由伪码描述如下:
If VIMSK<cse>==1){
if(VSP<4>>15){
VISRC<RASO>=1;
signal control processor with RASO;
VP_STATE=VP_IDLE;
} else {
RSTACK[VSP<3:0>]=VPC+4;
VSP<4:0>=VSP<4:0>+1;
VPC=VPC+4;
}
} else VPC=VPC+4;
因此,如果VIMSK寄存器的现场交换允许位被置位,则测试返回堆栈指针(VSP)的溢出。如果已发生溢出条件,则向量中断源(VISRC)寄存器的返回地址堆栈溢出位被置位,向量处理器206向控制处理器204发送返回地址堆栈溢出异常,向量处理器206的状态(VP_STATE)被置成空闲状态。如果不曾发生溢出条件,则加四后的程序计数器值被压入返回地址堆栈(RSTACK),返回堆栈指针(VSP)被加一,向量处理器206的程序计数器(VPC)被增以#Offset乘四的带符号乘积。如果VIMSK寄存器的现场交换允许位没有置位,则忽视VCCS指令,但是程序计数器增四。
一旦在控制处理器204执行STARTVP指令之后向量处理器206开始执行操作,控制处理器204和向量处理器206就互相独立地并行操作。控制处理器204和向量处理器206互相独立和并行的操作利用特殊控制指令同步。对二个线程(一个在控制处理器204上,另一个在向量处理器206上)同时执行的支持有利地增加了任务执行速度,还便于把在控制处理器204上运行的指令码移植到MSP处理器系列的种种处理器。在本说明性的实施例中,向量处理器206以80MHz的速率工作。
再次参看图2,高速缓冲存储器子系统208包括数据高速缓冲存储器214(例如5KB)、指令高速缓冲存储器216(例如2KB)和高速缓冲存储器ROM218(例如16KB),该子系统208一般工作在向量处理器206的同一速率(80MHz)上。在一个实施例中,高速缓冲存储器子系统208包括控制处理器204用的1KB指令存储器和1KB数据存储器、向量处理器206用的1KB指令存储器和4KB数据存储器以及控制处理器204和向量处理器206合用的16KB集成的指令和数据高速缓冲存储器ROM。高速缓冲存储器子系统208通过32位数据总线与控制处理器204接口,通过128位数据总线与向量处理器206接口。高速缓冲存储器ROM 218包括uROM初始化软件、自检诊断软件、各种系统管理软件、库例行程序及用于经过挑选的指令和数据常数的高速缓冲存储器。具体说,高速缓冲存储器ROM 218包括控制处理器204用的指令异常处理器和输入输出设备中断处理器0、1、2和3。高速缓冲存储器ROM218也包括在控制处理器204中执行的向量处理器中断处理器和向量处理器断点异常处理器。
FBUS 210与多个FBUS外设对接,这些FBUS外设包括例如32位PCI总线接口220、64位SDRAM存储器控制器222、8通道DMA控制器224、客户ASIC逻辑块226及存储器数据传送器228。PCI总线接口220连接至系统总线106并工作于例如33MHz。客户ASIC逻辑块226按需要提供实现常规功能的控制逻辑。在一个实施例中,客户ASIC逻辑块226提供包括与各种模拟CODEC和客户专用的I/O设备接口的10K个门。存储器数据传送器228把DMA数据从主处理器102传送给在多媒体信号处理器104内部的SDRAM存储器230。
I/O总线212与多个I/O总线设备对接,这些设备包括位流处理器232、UART串行线234、定时器电路236、中断控制器238和特殊寄存器240。位流处理器232处理视频位流。特殊寄存器240用于受软件控制的初始化和中断处理。
参照图8,概略方框图示出了多媒体信号处理器104的软件和固件架构800,包括在多媒体信号处理器104上执行的MSP系统部件软件802和在主处理器102上执行的PC应用程序和操作系统软件808。多媒体信号处理器104受固件控制,该固件包括在向量处理器206上执行的向量化-DSP固件库804和在控制处理器204上执行的系统管理功能块806。向量化-DSP固件库804和系统管理功能块806包括在MSP系统部件软件802中。架构800的优点是把信号处理的功能从主处理器应用控制操作中分离出来以简化软件的开发,它改进了软件设计管理和降低了应用程序开发和维护的成本。
MSP系统部件软件802专门在控制处理器204上执行,它包括MSP实时核心810、多媒体库模块812、系统管理功能块806和向量化-DSP固件库804。MSP实时核心810一般负责与主处理器102的接口、资源管理、I/O设备处理和大部分中断及异常处理。MSP实时核心810包括与在主处理器102执行的与WindowsTM和WindowsNTTM软件接口用的软件。MSP实时核心810还包括从主处理器102选择和下载已选应用固件的软件、在控制处理器204和向量处理器206中执行用的调度诸任务的软件以及管理多媒体信号处理器104的包括存储器和I/O设备在内的系统资源的软件。MSP实时核心810包括使多媒体信号处理器104各任务之间的通信同步的软件和报告与MSP有关的中断、异常和状态条件的软件。
向量化-DSP固件库804实质上执行所有数字信号处理功能。向量化-DSP固件库804还控制由控制处理器204向向量处理器206发出的如协处理器中断之类的专用特殊中断,或控制在向量处理器206内产生的硬件堆栈溢出异常。
多媒体库模块812执行通信处理功能如数据通信、MPEG视频和音频、语言编码和合成、与Sound BlasterTM兼容的音频等。MSP实时核心810是实时、健壮(robust)、多任务、抢先的操作系统,它包括便于在多媒体信号处理器104上执行多媒体应用程序的增强措施。
在主处理器102中执行的PC应用和操作系统软件808控制多媒体信号处理器104,其方法是通过系统总线106读写各MSP控制和状态寄存器,及写入驻留到系统存储器116和驻留到多媒体信号处理器104的共用数据结构。
MSP的程序执行随控制处理器204执行第一执行流而开始。控制处理器204可以在向量处理器206起动第二个独立的执行流。控制处理器204和向量处理器206的操作用以下指令同步:在控制处理器204中运行的专用协处理器指令,包括STARTVP,INTVP和TESTVP指令;在向量处理器206中执行的特殊指令,包括VJOIN和VINT指令。控制处理器204和向量处理器206之间的数据传送用在控制处理器204中执行的数据传送指令来实现。
在上电之后,多媒体信号处理器104自动进入自检顺序以充分测试功能性。自检顺序包括多媒体信号处理器104中所有寄存器的初始化和检验多媒体信号处理器104各部件功能性的片内自检诊断程序的执行。一旦自检顺序结束,多媒体信号处理器104就执行MSP系统部件软件802以装入和执行MSP初始化软件及装入和执行MSP实时核心810。多媒体信号处理器104支持三种复位操作,它们是:通过PCI总线的受硬件控制的系统复位、通过MSP控制寄存器中PCI系统复位位的受软件控制的系统复位以及通过控制处理器204和通过MPS控制寄存器内向量重新起动位的受软件控制的重新起动。
参照图9,流程图示出与多媒体多处理器系统100中中断和异常处理有关的操作。
向量处理器206在多媒体多处理器系统100中执行非常有限的控制和管理功能。具体说,虽然向量处理器206产生异常,向量处理器206却不包括处理异常的能力。相反,复位初始化和各异常由控制处理器204来处理。此外,只在向量处理器206空闲时才允许控制处理器204去读或写向量处理器206。因此,控制处理器204作为主动控制的处理器工作,而向量处理器206作为在主动控制处理器控制下的受控处理器工作。
如此,在向量处理器206和控制处理器204具有互不相同的控制和数据处理特性的意义上,多媒体多处理器系统100包括多个不对称的处理器。这些不对称处理器由单一的操作系统控制。向量处理器206和控制处理器204具有互不相关的指令集。多媒体多处理器系统100采用中断和异常处理的多处理器架构定义,其中向量处理器206具有大机器状态或现场、大数据宽度和许多寄存器。在一个说明性实施例中,向量处理器206具有288位数据宽度、64个288位向量寄存器、80个以上的32位标量寄存器和4KB高速暂存(scratch pad)存储器。向量处理器206的大机器状态包括具有相当大量位数的相当大量寄存器。向量处理器206对于阵列或向量之类的大数据结构的处理十分有效,但是对于位和状态标志之类的小数据结构的处理不是最优的。因此向量处理器206包括检测异常的电路,但是把中断和异常处理操作委托给控制处理器204。控制处理器204具有小机器状态和小数据宽度,例如16或32位,这对执行中断和异常处理之类的操作系统程序是有利的,因为控制程序一般涉及个别状态标志和指针的监视和控制。
向量处理器206检测异常条件但是不为该条件服务而是向控制处理器204发送中断信号、进入空闲状态并且保持在空闲状态直到引起异常的条件或来源接受了控制处理器204的操作的服务。由于异常和中断控制操作不需要协调,由于所有控制操作都单独由控制处理器204执行,所以简化了多媒体多处理器系统100的控制。
向量处理器206工作在按照MSP架构定义的运行状态(VP_RUN)和空闲状态(VP_IDLE)以分别指示向量处理器206正在执行或是无限期暂停执行。一旦多媒体多处理器系统100复位902,向量处理器206进入VP_IDLE状态904。控制处理器204仅在VP_IDLE状态期间才被允许读写向量处理器206中的寄存器906。当向量处理器206处于VP_RUN状态时,由控制处理器204执行的和指向向量处理器206的寄存器的读操作或写操作的结果是“有界无定义的(boundedly undefined)”。“有界无定义的”结果是多媒体信号处理器104中任何指令序列都可产生的多媒体多处理器系统100的状态。因此,只允许控制处理器204在向量处理器206处于VP_IDLE状态时进行对向量处理器206内各寄存器的读写访问。
控制处理器204初始化向量处理器206中的诸寄存器908。在把向量处理器206中的诸寄存器初始化到选定的状态之后,控制处理器204执行STARTVP指令910以把向量处理器206的状态改变为VP_RUN状态911。
当向量处理器206遭遇异常条件912时,向量处理器206进入VP_IDLE状态914并用中断请求916告知控制处理器204。向量处理器206保持在VP_IDLE状态直到控制处理器204执行另一条STARTVP指令918。控制处理器204通过读出向量处理器206中的诸寄存器而确定所报告的异常的类别920并以规定的方式处理该异常922。然后控制处理器204,如果有需要,重新初始化924向量处理器206中的诸寄存器,接着重新起动向量处理器206的执行926。
在保存和恢复向量处理器206中的诸寄存器方面,向量处理器206比控制处理器204更有效。因此,当控制处理器204编程使向量处理器206在现场交换操作期间执行寄存器保存和恢复指令时,实现了性能上的优点。一种有利的现场交换操作的详细讨论见于在本发明同一申请日申请的、一起正在审理中的、美国专利申请号××/×××,×××(代理人案号M-4365)、S.P.Song等人发明的标题为“EFFICIENT CONTEXT SAVING ANDRESTORING IN MULTIPROCESSORS(多处理器中有效的现场保存和恢复)”的申请。
当复位和检测到异常时,向量处理器206进入VP_IDLE状态以方便系统的设计和编程及在系统复位时简化处理器的同步。异常一般不经常出现,所以在不显著降低向量处理器206功能度或性能的情况下大大简化了向量处理器206的中断处理。此外,普遍认为对异常的响应性是重要性有限的特性。例如,许多实时执行的现有应用程序诸如多媒体应用程序包括在实时操作模式下禁止对异常事件作出响应的编程。在另一例中,某些现有的应用程序使用饱和模式(saturation mode)来避免实时算术处理时的算术或下溢条件。
虽然参照各种实施例对本发明作了描述,但是应当懂得这些实施例是说明性的,本发明的范围不受它们的限制。可能对所述的实施例作出许多变动、修改、添加和改进。例如,这些实施例是作为利用包括Pentium主计算机和特定多媒体处理器的多处理器系统的系统来描述的。在其他实施例中可以采用其他的处理器配置。
本专利文件与以下同时申请的专利有关,为了完整起见,将它们纳入作为参考:
美国专利申请号××/×××,×××,代理人案号M-4354US,标题“MULTIPROCESSOR OPERATION IN A MULTIMEDIA SIGNALPROCESSOR(在多媒体信号处理器中的多处理器操作)”,发明者Le Nguyen。
美国专利申请号××/×××,×××,代理人案号M-4355US,标题“SINGLE-INSTRUCTION-MULTIPLE-DATA PROCESSING IN AMULTMEDIA SIGNAL PROCESSOR(在多媒体信号处理器中的单指令多数据处理)”,发明者Le Nguyen。
美国专利申请号××/×××,×××,代理人案号M-4365US,标题“EFFICIENT CONTEXT SAVING AND RESTORING IN MULTIPROCESSORS(多处理器中有效的现场保存和恢复)”,发明者S.P.Song等人。
美国专利申请号××/×××,×××,代理人案号M-4366US,标题“SYSTEM AND METHOD FOR HANDLING SOFTWARE INTERRUPTSWITH ARGUMENT PASSING(随变元传送处理软件中断的系统和方法)”,发明者S.P.Song等人。
美国专利申请号××/×××,×××,代理人案号M-4368US,标题“METHODS AND APPARATUS FOR PROCESSING VIDEO DATA(处理视频数据的方法和装置)”,发明者C.Reader等人。
美国专利申请号××/×××,×××,代理人案号M-4369US,标题“SINGLE-INSTRUCTION-MULTIPLE-DATAPROCESSING USINGMLTIPLE BANKS OF VECTOR REGISTERS(使用多组向量寄存器的单指令多数据处理)”,发明者Le Nguyen等人。
美国专利申请号××/×××,×××,代理人案号M-4370US,标题“SINGLE-INSTRUCTION-MULTIPLE-DATAPROCESSING WITHCOMBINED SCALAR/VECTOR OPERATIONS(带标量/向量组合操作的单指令多数据处理)”,发明者Le Nguyen等人。
Claims (21)
1.一种计算机系统,包括:
用于处理不对称多处理器架构的中断和异常的多个互相连接的处理器,该多个互相连接的处理器具有互不相同的控制和数据处理特性,并具有互相独立的指令集,还包括第二处理器及第一处理器,所述第一处理器具有实际上比所述第二处理器的数据路径宽度要宽的数据路径宽度;
共同的操作系统,用于控制所述多个处理器;
中断和异常处理器,用于和所述操作系统一起运行,包括:
在所述多个处理器的第一处理器上运行的中断和异常检测器,用于检测所述第一处理器的各中断和异常条件;以及
在所述多个处理器的第二处理器上运行的中断和异常子处理器,所述中断和异常子处理器用于检测所述第一处理器的各中断和异常条件及组合地处理所述第一处理器和所述第二处理器的各中断和异常条件;
在所述多个处理器的所述第一处理器上运行的所述中断和异常检测器响应检测到的异常而将所述第一处理器去激活到空闲状态。
2.按照权利要求1所述的计算机系统,其特征在于:
所述第二处理器是具有规定数据路径宽度的控制处理器;以及
所述第一处理器是向量处理器,该向量处理器具有比所述第二处理器的数据路径宽度大得多的宽数据路径宽度。
3.按照权利要求1所述的计算机系统,其特征在于:
所述第二处理器进行对所述第一处理器的各控制和状态寄存器的读和写的访问。
4.按照权利要求3所述的计算机系统,其特征在于:
所述第二处理器被约束在所述第一处理器处于所述空闲状态时进行对所述第一处理器的各控制和状态寄存器的读和写的访问。
5.一种计算机系统,包括:
用于处理不对称多处理器架构的中断和异常的多个互相连接的处理器,该多个互相连接的处理器具有互不相同的控制和数据处理特性,并具有互相独立的指令集,还包括第二处理器及第一处理器,所述第一处理器具有实际上比所述第二处理器的数据路径宽度要宽的数据路径宽度;
共同的操作系统,用于控制所述多个处理器;
中断和异常处理器,用于和所述操作系统一起在所述多个处理器的第一处理器和第二处理器上运行,其中所述第二处理器有对所述第一处理器的各控制和状态寄存器的读和写访问;
在所述多个处理器的所述第一处理器上运行的所述中断和异常检测器响应检测到的异常而将所述第一处理器去激活到空闲状态。
6.按照权利要求5所述的计算机系统,其特征在于所述中断和异常处理器还包括:
在所述多个处理器的所述第一处理器上运行的中断和异常检测器,用于检测所述第一处理器的各中断和异常条件。
7.按照权利要求5所述的计算机系统,其特征在于所述中断和异常处理器还包括:
在所述第二处理器上运行的中断和异常子处理器,用于检测所述第一处理器的各中断和异常条件以及用于组合地处理所述第一处理器和所述第二处理器的各中断和异常条件。
8.按照权利要求5所述的计算机系统,其特征在于:
所述第二处理器是具有规定数据路径宽度的控制处理器;以及
所述第一处理器是向量处理器,该向量处理器具有比所述第二处理器的所述数据路径宽度大得多的宽数据路径宽度。
9.按照权利要求5所述的计算机系统,其特征在于:
所述第二处理器被约束在所述第一处理器处于所述空闲状态时有对所述第一处理器的各控制和状态寄存器的读和写访问。
10.一种处理不对称多处理器架构的中断和异常的方法,所述方法为一种在对含有不对称处理器的计算机系统中处理的中断和异常进行处理的方法,所述不对称处理器具有互相独立的指令集,并还包括主动控制的第二处理器及受控的第一处理器,所述第一处理器具有实际上比所述第二处理器的数据路径宽度要宽的数据路径宽度,包括以下步骤:
使所述不对称处理器中的受控的第一处理器运行;
使所述不对称处理器中的主动控制的第二处理器运行;
检测在所述第一处理器中的异常条件;
把指出所述第一处理器中的异常条件的中断请求信号从所述第一处理器发到所述第二处理器;
响应所述异常条件在所述第一处理器中引发空闲状态;以及
通过定义的方法来运行所述第二处理器以处理所述第一处理器的所述异常条件。
11.按照权利要求10所述的方法,进一步包括以下步骤:
检测所述计算机系统的复位;以及
响应所述的计算机系统复位引发所述受控处理器的空闲状态。
12.按照权利要求11所述的方法,其特征在于所述运行所述主动控制处理器以处理所述受控处理器的所述异常条件的步骤还包括以下步骤:
运行所述主动控制处理器以在所述受控处理器处于所述空闲状态时响应来自所述受控处理器的所述中断请求信号而初始化所述受控处理器的诸寄存器;以及
运行所述主动控制处理器以在所述受控处理器的所述诸寄存器初始化后执行把所述受控处理器激活成运行状态的指令。
13.按照权利要求12所述的方法,其特征在于所述运行所述主动控制处理器以处理所述受控处理器的所述异常条件的步骤还包括以下步骤:
运行所述主动控制处理器以从所述受控处理器读取寄存器信息;
根据所述寄存器信息确定异常类型;以及
运行所述主动控制处理器以根据所述异常类型处理所述异常。
14.按照权利要求10所述的方法,进一步包括以下步骤:
运行所述主动控制处理器以在所述受控处理器处于所述空闲状态时读和写所述受控处理器的各个寄存器。
15.按照权利要求10所述的方法,进一步包括以下步骤:
使用单一的操作系统运行所述主动控制处理器和所述受控处理器;以及
在所述主动控制处理器和所述受控处理器中执行互相独立的指令集。
16.按照权利要求10所述的方法,其特征在于:
所述受控处理器是具有大机器状态和大数据宽度的向量处理器或数据处理器;以及
所述主动控制处理器是具有比所述受控处理器的所述机器状态和数据宽度小得多的机器状态和数据宽度的控制处理器。
17.一种多媒体计算机系统,包括:
控制处理器;
连接到所述控制处理器的向量或数据处理器,其中所述向量或数据处理器与所述控制处理器相比具有大机器状态和大数据宽度;
连接在所述控制处理器和所述向量或数据处理器之间的协处理器接口;
连接到所述向量或数据处理器的异常检测器,用于检测异常条件以及响应所述异常条件的检测向所述控制处理器发送中断请求及将所述向量或数据处理器去激活到空闲状态;以及
连接到所述控制处理器的异常处理器,用于接收所述中断请求及响应所述中断请求而处理所述向量或数据处理器的所述异常条件。
18.按照权利要求17所述的多媒体计算机系统,其特征在于所述协处理器接口包括:
多个由所述控制处理器和所述向量或数据处理器可读和可写的寄存器;
译码器,用于对所述控制处理器指令集的指令译码并检测在所述协处理器接口上可执行的诸扩充指令;以及
执行所述诸扩充指令的状态机。
19.按照权利要求17所述的多媒体计算机系统,其特征在于:
所述控制处理器和所述向量或数据处理器具有互不相同的控制和数据处理特性。
20.按照权利要求19所述的多媒体计算机系统,其特征在于:
所述控制处理器具有规定的数据路径宽度;以及
所述向量或数据处理器具有比所述控制处理器的所述数据路径宽度大得多的宽数据路径宽度。
21.按照权利要求17所述的多媒体计算机系统,进一步包括:
连接到所述控制处理器的主处理器,其中所述主处理器包括控制所述控制处理器运行的程序代码。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US699294 | 1996-08-19 | ||
US699,294 | 1996-08-19 | ||
US08/699,294 US6003129A (en) | 1996-08-19 | 1996-08-19 | System and method for handling interrupt and exception events in an asymmetric multiprocessor architecture |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1176437A CN1176437A (zh) | 1998-03-18 |
CN1176437B true CN1176437B (zh) | 2010-06-02 |
Family
ID=24808708
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN971160481A Expired - Fee Related CN1176437B (zh) | 1996-08-19 | 1997-08-15 | 在不对称多处理器架构中处理中断和异常的系统和方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6003129A (zh) |
JP (1) | JPH10154080A (zh) |
KR (1) | KR100257520B1 (zh) |
CN (1) | CN1176437B (zh) |
DE (1) | DE19735870A1 (zh) |
FR (1) | FR2752470B1 (zh) |
TW (1) | TW358919B (zh) |
Families Citing this family (47)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6192073B1 (en) | 1996-08-19 | 2001-02-20 | Samsung Electronics Co., Ltd. | Methods and apparatus for processing video data |
US5850556A (en) * | 1996-12-26 | 1998-12-15 | Cypress Semiconductor Corp. | Interruptible state machine |
US6317638B1 (en) * | 1997-08-22 | 2001-11-13 | Honeywell Inc. | Multi-layer state machine for a hybrid real-time control system and method of operation thereof |
US6571206B1 (en) * | 1998-01-15 | 2003-05-27 | Phoenix Technologies Ltd. | Apparatus and method for emulating an I/O instruction for the correct processor and for servicing software SMI's in a multi-processor environment |
US6625693B2 (en) * | 1999-05-04 | 2003-09-23 | Intel Corporation | Fast exception processing |
EP1059781B1 (de) * | 1999-05-06 | 2007-09-05 | Siemens Aktiengesellschaft | Kommunikationseinrichtung mit Mitteln zur Echtzeitverarbeitung von zu übertragenden Nutzdaten |
US7171547B1 (en) * | 1999-12-28 | 2007-01-30 | Intel Corporation | Method and apparatus to save processor architectural state for later process resumption |
DE10015693A1 (de) * | 2000-03-29 | 2001-10-18 | Fujitsu Siemens Computers Gmbh | Anordnung und Verfahren zur Reduzierung der Interruptverarbeitungszeit einer Datenverarbeitungseinrichtung |
US7080205B2 (en) * | 2000-03-29 | 2006-07-18 | Fujitsu Siemens Computer Gmbh | Arrangement and method for reducing the processing time of a data processing device |
US6704863B1 (en) * | 2000-06-14 | 2004-03-09 | Cypress Semiconductor Corp. | Low-latency DMA handling in pipelined processors |
JP2002108837A (ja) * | 2000-09-29 | 2002-04-12 | Nec Corp | 計算機システムとその計算制御方法 |
US20020099893A1 (en) * | 2001-01-24 | 2002-07-25 | Nguyen Tuyet-Huong Thi | System and method for the handling of system management interrupts in a multiprocessor computer system |
US6832338B2 (en) * | 2001-04-12 | 2004-12-14 | International Business Machines Corporation | Apparatus, method and computer program product for stopping processors without using non-maskable interrupts |
JP3843048B2 (ja) * | 2002-06-28 | 2006-11-08 | 富士通株式会社 | 分岐予測機構を有する情報処理装置 |
GB0226905D0 (en) * | 2002-11-18 | 2002-12-24 | Advanced Risc Mach Ltd | Exception tyres within a secure processing system |
US7117284B2 (en) * | 2002-11-18 | 2006-10-03 | Arm Limited | Vectored interrupt control within a system having a secure domain and a non-secure domain |
US20040215937A1 (en) * | 2003-04-23 | 2004-10-28 | International Business Machines Corporation | Dynamically share interrupt handling logic among multiple threads |
CA2430763A1 (en) | 2003-05-30 | 2004-11-30 | Ibm Canada Limited - Ibm Canada Limitee | Efficiently releasing locks when an exception occurs |
US7313790B2 (en) * | 2003-06-23 | 2007-12-25 | Intel Corporation | Methods and apparatus for preserving precise exceptions in code reordering by using control speculation |
US20050102457A1 (en) * | 2003-11-12 | 2005-05-12 | Dell Products L.P. | System and method for interrupt processing in a multiple processor system |
US7721024B2 (en) * | 2003-11-12 | 2010-05-18 | Dell Products L.P. | System and method for exiting from an interrupt mode in a multiple processor system |
US7529914B2 (en) * | 2004-06-30 | 2009-05-05 | Intel Corporation | Method and apparatus for speculative execution of uncontended lock instructions |
US7487503B2 (en) | 2004-08-12 | 2009-02-03 | International Business Machines Corporation | Scheduling threads in a multiprocessor computer |
US8020141B2 (en) | 2004-12-06 | 2011-09-13 | Microsoft Corporation | Operating-system process construction |
JP4148223B2 (ja) * | 2005-01-28 | 2008-09-10 | セイコーエプソン株式会社 | プロセッサおよび情報処理方法 |
JP2006243838A (ja) * | 2005-02-28 | 2006-09-14 | Toshiba Corp | プログラム開発装置 |
US8849968B2 (en) | 2005-06-20 | 2014-09-30 | Microsoft Corporation | Secure and stable hosting of third-party extensions to web services |
US7447874B1 (en) * | 2005-10-18 | 2008-11-04 | Qlogic, Corporation | Method and system for designing a flexible hardware state machine |
US8074231B2 (en) * | 2005-10-26 | 2011-12-06 | Microsoft Corporation | Configuration of isolated extensions and device drivers |
KR100807039B1 (ko) * | 2006-04-07 | 2008-02-25 | 주식회사 퓨쳐시스템 | 비대칭 다중 프로세싱 시스템 및 그 방법 |
US8032898B2 (en) * | 2006-06-30 | 2011-10-04 | Microsoft Corporation | Kernel interface with categorized kernel objects |
CN100449495C (zh) * | 2006-08-25 | 2009-01-07 | 华为技术有限公司 | 一种辅助cpu对芯片进行驱动的系统及方法 |
US8789063B2 (en) | 2007-03-30 | 2014-07-22 | Microsoft Corporation | Master and subordinate operating system kernels for heterogeneous multiprocessor systems |
US20080244507A1 (en) * | 2007-03-30 | 2008-10-02 | Microsoft Corporation | Homogeneous Programming For Heterogeneous Multiprocessor Systems |
DE102007025397B4 (de) * | 2007-05-31 | 2010-07-15 | Advanced Micro Devices, Inc., Sunnyvale | System mit mehreren Prozessoren und Verfahren zu seinem Betrieb |
JP2009251802A (ja) * | 2008-04-03 | 2009-10-29 | Panasonic Corp | マルチプロセッサシステムおよびマルチプロセッサシステムの割込み制御方法 |
KR101717494B1 (ko) * | 2010-10-08 | 2017-03-28 | 삼성전자주식회사 | 인터럽트 처리 장치 및 방법 |
US10110891B2 (en) * | 2011-09-29 | 2018-10-23 | Sharp Kabushiki Kaisha | Image decoding device, image decoding method, and image encoding device |
GB2495959A (en) * | 2011-10-26 | 2013-05-01 | Imagination Tech Ltd | Multi-threaded memory access processor |
WO2013106210A1 (en) | 2012-01-10 | 2013-07-18 | Intel Corporation | Electronic apparatus having parallel memory banks |
US9405551B2 (en) * | 2013-03-12 | 2016-08-02 | Intel Corporation | Creating an isolated execution environment in a co-designed processor |
US20160147536A1 (en) * | 2014-11-24 | 2016-05-26 | International Business Machines Corporation | Transitioning the Processor Core from Thread to Lane Mode and Enabling Data Transfer Between the Two Modes |
CN107436752B (zh) * | 2017-07-20 | 2020-12-01 | 龙芯中科技术有限公司 | 异常现场恢复方法、装置及计算机可读存储介质 |
CN108037951B (zh) * | 2017-12-27 | 2020-11-20 | 山东师范大学 | 一种dtp处理器的中断快速切换方法及装置 |
CN108845969B (zh) * | 2018-03-28 | 2021-09-10 | 核工业理化工程研究院 | 适用于不完全对称多处理微控制器的操作控制方法及操作系统 |
GB2579617B (en) * | 2018-12-06 | 2021-01-27 | Advanced Risc Mach Ltd | An apparatus and method for handling exception causing events |
CN115167933B (zh) * | 2022-09-08 | 2022-12-02 | 深圳市恒运昌真空技术有限公司 | 一种双处理器设备及其控制方法和处理器 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5274825A (en) * | 1987-09-03 | 1993-12-28 | Bull Hn Information Systems Inc. | Microprocessor vectored interrupts |
US5182811A (en) * | 1987-10-02 | 1993-01-26 | Mitsubishi Denki Kabushiki Kaisha | Exception, interrupt, and trap handling apparatus which fetches addressing and context data using a single instruction following an interrupt |
EP0365322A3 (en) * | 1988-10-19 | 1991-11-27 | Hewlett-Packard Company | Method and apparatus for exception handling in pipeline processors having mismatched instruction pipeline depths |
US5218711A (en) * | 1989-05-15 | 1993-06-08 | Mitsubishi Denki Kabushiki Kaisha | Microprocessor having program counter registers for its coprocessors |
US5278647A (en) * | 1992-08-05 | 1994-01-11 | At&T Bell Laboratories | Video decoder using adaptive macroblock leak signals |
US5319753A (en) * | 1992-09-29 | 1994-06-07 | Zilog, Inc. | Queued interrupt mechanism with supplementary command/status/message information |
US5576765A (en) * | 1994-03-17 | 1996-11-19 | International Business Machines, Corporation | Video decoder |
US5510842A (en) * | 1994-05-04 | 1996-04-23 | Matsushita Electric Corporation Of America | Parallel architecture for a high definition television video decoder having multiple independent frame memories |
US5729279A (en) * | 1995-01-26 | 1998-03-17 | Spectravision, Inc. | Video distribution system |
US5594905A (en) * | 1995-04-12 | 1997-01-14 | Microsoft Corporation | Exception handler and method for handling interrupts |
US5668599A (en) * | 1996-03-19 | 1997-09-16 | International Business Machines Corporation | Memory management for an MPEG2 compliant decoder |
-
1996
- 1996-08-19 US US08/699,294 patent/US6003129A/en not_active Expired - Lifetime
-
1997
- 1997-04-07 KR KR1019970012760A patent/KR100257520B1/ko not_active IP Right Cessation
- 1997-08-14 JP JP9219649A patent/JPH10154080A/ja active Pending
- 1997-08-15 CN CN971160481A patent/CN1176437B/zh not_active Expired - Fee Related
- 1997-08-18 DE DE19735870A patent/DE19735870A1/de not_active Ceased
- 1997-08-18 FR FR9710437A patent/FR2752470B1/fr not_active Expired - Fee Related
- 1997-08-19 TW TW086111973A patent/TW358919B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
CN1176437A (zh) | 1998-03-18 |
US6003129A (en) | 1999-12-14 |
TW358919B (en) | 1999-05-21 |
KR19980018067A (ko) | 1998-06-05 |
FR2752470A1 (fr) | 1998-02-20 |
KR100257520B1 (ko) | 2000-06-01 |
JPH10154080A (ja) | 1998-06-09 |
DE19735870A1 (de) | 1998-03-19 |
FR2752470B1 (fr) | 1999-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1176437B (zh) | 在不对称多处理器架构中处理中断和异常的系统和方法 | |
CN1103078C (zh) | 多任务计算系统环境中有效现场保存与恢复的装置和方法 | |
US5996058A (en) | System and method for handling software interrupts with argument passing | |
KR100267091B1 (ko) | 비대칭싱글-칩이중멀티프로세서의정합및동기화 | |
Goodman et al. | PIPE: a VLSI decoupled architecture | |
US5197138A (en) | Reporting delayed coprocessor exceptions to code threads having caused the exceptions by saving and restoring exception state during code thread switching | |
US5471593A (en) | Computer processor with an efficient means of executing many instructions simultaneously | |
CN110249302B (zh) | 在处理器核上同时执行多个程序 | |
US5752071A (en) | Function coprocessor | |
JPH11154144A (ja) | プロセッサをコプロセッサにインタフェースするための方法および装置 | |
CN109997109B (zh) | 具有提取提前滞后的流引擎 | |
Sakai et al. | Super-threading: Architectural and software mechanisms for optimizing parallel computation | |
Grunewald et al. | Towards extremely fast context switching in a block-multithreaded processor | |
CN112199119A (zh) | 向量运算装置 | |
JPH04238537A (ja) | 並列パイプライン命令処理装置 | |
Dey et al. | Embedded support vector machine: Architectural enhancements and evaluation | |
McGeady | Inside Intel's i960CA superscalar processor | |
Ostheimer | Parallel Functional Computation on STAR: DUST— | |
Sohn et al. | Fine-grain multithreading with the EM-X multiprocessor | |
Hwang et al. | Exploiting spatial and temporal parallelism in the multithreaded node architecture implemented on superscalar RISC processors | |
Bright et al. | Critical performance path analysis, and efficient code generation issues, for the Seamless architecture | |
Mistry et al. | Computer Organization | |
Johansson | Processor performance in real-time systems | |
JP2861234B2 (ja) | 命令処理装置 | |
JPH10149341A (ja) | 非対称のシングル−チップ二重マルチプロセッサの整合及び同期化 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100602 Termination date: 20120815 |