CN1179273C - 带小计算机系统接口的存储装置 - Google Patents

带小计算机系统接口的存储装置 Download PDF

Info

Publication number
CN1179273C
CN1179273C CNB981063845A CN98106384A CN1179273C CN 1179273 C CN1179273 C CN 1179273C CN B981063845 A CNB981063845 A CN B981063845A CN 98106384 A CN98106384 A CN 98106384A CN 1179273 C CN1179273 C CN 1179273C
Authority
CN
China
Prior art keywords
flash memory
data
bus
order
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB981063845A
Other languages
English (en)
Other versions
CN1204807A (zh
Inventor
高永薰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1204807A publication Critical patent/CN1204807A/zh
Application granted granted Critical
Publication of CN1179273C publication Critical patent/CN1179273C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Abstract

一种带小计算机系统接口的存储装置，能高速读写大量数据。所述存储装置有多个快速擦写存储器和一个控制电路，使各快速存储器可以逐页读写数据和逐块擦除数据。

Description

带小计算机系统接口的存储装置
本发明涉及高容量辅助存储装置，具体地说，涉及一种带小计算机系统接口(SCSI)的存储装置。
常见的电子专用小型交换机(PBX)采用硬磁盘作为存储程序和数据库的存储装置。这类硬磁盘单独接交换系统，且作为辅助存储装置给交换系统提供所需的程序和数据库。具体地说，硬磁盘通过小计算机系统接口(以下简称SCSI)接交换系统的主换块。
若交换系统采用机械驱动的存储装置，即硬磁盘作为高容量辅助存储装置，则读写大量数据要花很长时间，此外既降低了数据读写操作的可靠性，又缩短了硬磁盘的使用寿命。
因此，本发明的目的是提供一种带小计算机系统接口、能高速读写大量数据的存储装置。
为达到上述目的，存储装置用快速擦写存储器代替了硬磁盘。存储装置包括一个使快速擦写存储器能逐页读写数据和逐块擦除数据的控制电路。
根据本发明的一种用于大量数据供应系统的存储装置，具有一个包括一个小计算机系统接口、用以将所述存储器装置与所述系统连接起来的接插件，
其特征在于包括：
多个快速擦写存储器；
一个直接存储器存取控制器，经过地址总线、控制总线和数据总线连接至所述接插件，以及经过所述数据总线连接至所述快速擦写存储器，用以控制其间的数据存取和传输；
一个快速擦写存储器控制电路，用以逐页往各快速擦写存储器写入数据和从各快速擦写存储器读出数据；以及
一个地址解码器，与所述地址总线和所述控制总线相连接，用以解码通过所述地址总线所接收到的地址信号，用以就解码的输出信号传输到所述接插件和所述快速擦写存储器控制电路的其中至少一个；
其中所述快速擦写存储器控制电路响应从所述地址解码器接收的选择信号，用以将数据写入所述快速擦写存储器和从所述快速擦写存储器读出。
结合附图，从下面的详细说明可以更清楚地理解本发明的上述和其它目的、特点和优点。附图中：
图1是本发明的一个实施例的存储装置的方框图；
图2是图1所示快速擦写存储器控制电路(180)的详细电路图；
图3是本发明一个实施例的存储装置处在逐页读取状态下的流程图；
图4是本发明存储装置在逐页读取状态下的时序图；
图5是本发明一个实施例的存储装置处在逐页写入状态下的流程图；
图6是本发明存储装置在逐页写入状态下的时序图；
图7是本发明一个实施例的存储装置处在逐块擦除状态下的流程图；
图8是本发明存储装置在逐块擦除状态下的时序图。
下面参阅附图详细说明本发明的一个最佳实施例。为全面理解本发明，本发明仅就具体实施例举例说明。但应该指出的是，本领域的任何技术人员能实施本发明依靠的是本说明书而不是发明的细节。在下面的说明中，对那些在细节方面可能会使本发明变得模糊的公知功能或结构，这里就不详述了。
参阅图1。本发明一个实施例的存储装置包括SCSI接插件110、直接存储器存取(DMA)控制器120、微处理机130、非易失性RAM(随机存取存储器)140、ROM(只读存储器)150、地址解码器160、复位信号发生器170、快速擦写存储器控制电路180、和快速擦写存储器FM0～FM15。
SCSI接插件110将本发明的存储装置接一个提供大量数据的专用小型交换机(PBX)系统。DMA控制器120控制快速擦写存储器控制电路180，并使数据可以在SCSI接插件110与快速擦写存储器FM0～FM15之间存取和传输。微处理机130经地址总线、数据总线和控制总线接本发明存储装置的每一个元件，并控制各元件的整个操作。此外，快速擦写存储器FM0～FM15还给微处理机130提供中断信号INTR。非易失性RAM140在DMA控制器120和微处理机130的控制下存储从SCSI接插件110所接收到的数据，并将所存储的数据发送给快速擦写存储器FM0～FM15。不然也可以是由非易失性RAM140存储从快速擦写存储器FM0～FM15所读取的数据，并将其中所存储的数据发送给SCSI接插件110。ROM150存储微处理机130用以控制本发明存储装置整个操作的程序，且接收来自地址解码器160经解码的信号。地址解码器160对通过地址总线收到的地址信号解码，并将经过解码的输出信号传送给SCSI接插件110、ROM150和快速擦写存储器控制电路180。根据来自地址解码器160的快速擦写存储器控制电路选择信号/FM CSEL，快速擦写存储器控制电路180工作时将通过数据总线供来的数据写入快速擦写存储器FM0～FM15，或根据通过地址总线提供的地址信号读出存储在各快速擦写存储器中的数据。复位信号发生器170产生复位信号/RST，供使快速擦写存储器控制电路180复位之用。这里，和一般的存储器不同，快速擦写存储器FM0～FM15逐页读写数据，逐块擦除数据，从而使各存储器能高速存储大量数据量数据。
在本实施例中，假设一页由512字节构成，一数据块由8字节构成，且存储装置具有16个4兆字节的快速擦写存储器FM0～FM15。各快速擦写存储器FM0～FM15由快速存储控制电路180提供芯片起动信号/CE、写起动信号/WE、读起动信号/RE、指令锁定起动信号CLE、和地址锁定起动信号ALE。各快速擦写存储器FM0～FM15借助于自己的输入/输出端口I/O从数据总线接收数据，并将数据输出给数据总线。此外，各快速擦写存储器FM0～FM15还产生表示快速擦写存储器处于准备状态抑或繁忙状态的准备/繁忙信号R/(/B)。如图中所示，各快速擦写存储器FM0～FM15通过电阻器R共同耦合到5伏电压，从而使准备/繁忙信号R/(/B)在作为中断信号INTR提供给微处理机130之前先经过升压。快速擦写存储器控制电路180的结构如图2中所示。
参阅图2。快速擦写存储器控制电路180包括锁存器181、解码器182、触发器183、倒相器184和187、计数器185、“与”门186以及“与非”门188和189。锁存器181根据解码器182的输出信号DO0闩锁地址信号A0～A3和地址信号D31，并通过自己的输出端/O0～/O15输出16个数据位/FL0～/FL15。此外，锁存器181根据复位信号发生器170通过其复位端/RST提供的复位信号/RST予以复位。解码器182是一个3转8解码器，其作用是对输入端D10～D12处收到的地址信号解码，并通过输出端DO0～DO7输出解码信号。解码器182是根据地址解码器160通过其起动端/EN提供的快速擦写存储器控制电路选择信号/FMCSEL而起动的。解码器182的输出信号DO0加到锁存器181的端子I，输出信号DO1加到触发器183的预置端子/PRN，输出信号DO3加到触发器183的时钟端子CLK。此外，解码器182的输出信号DO4加到倒相器187的输入端，输出信号DO5加到“与非”门188和189各自的输入端A。触发器183根据解码器182的输出信号DO3在自己的输出端Q输出地址锁存起动信号ALE，这里，触发器183根据解码器182通过预置端/PRN提供的输出信号DO1予以预置，并根据复位信号发生器170通过其清除端/CL提供的复位信号/RST予以清除。
倒相器184对来自地址解码器160的快速擦写存储器控制电路选择信号/FMCSEL进行倒相，计数器185则根据倒相器184的输出信号起动。具体地说，当通过计数起动端子CE收到倒相器184的输出信号时，计数器185开始对从微处理机130提供的25兆赫时钟信号计数，并通过其输出端子Q0和Q1输出计数值。由于输入端A和B分别接计数器185的输出端Q1和Q0，因而“与”门186对计数器185的输出信号进行“与”运算。倒相器187对解码器182的输出信号DO4的进行相倒，从而产生指令锁存起动信号CLE。“与非”门188对解码器182的输出信号DO5、准备/繁忙信号R/(/B)和“与”门186的输出信号进行“与非”运算，从而产生读起动信号/RE。“与非”门189对解码器182的输出信号DO5、经过倒相的准备/繁忙信号R/(/B)和“与”门186的输出信号进行“与非”运算，从而产生写起信号/WE。
上述快速擦写存储器控制电路180产生的芯片起动信号/CE(/FL15)、写起动信号/WE、读起动信号/RE、指令锁存起动信号/CLE、和地址锁存起动信号ALE都加到快速擦写存储器FM0～FM15上。
回过头参阅图1。本发明存储装置与交换系统之间是通过SCSI接插件10进行连接的。若系统传输拟存入存储装置的数据，则从系统所接收的数据在DAM控制器120的控制下经SCSI接插件110传送给非易失性RAM140。传送给非易失性RAM140的数据根据从快速擦写存储器控制电路180产生的信号存入快速擦写存储器FM0～FM15中。
相反，快速擦写存储器FM0～FM15中存储的数据则根据从快速擦写存储器控制电路180产生的信号读出，并传送给非易失性RAM140。传送的数据在DMA控制器120的控制下经SCSI接插件110传送给系统。
覆行这种操作的快速擦写存储器控制电路180由微处理机130和MDA控制器120予以控制。下面的表1示出了快速擦写存储器控制电路180的地址变换。
                表1
地址 内容
FBASE0-FBASE+15 /FL0-/FL15
FBASE+16 将ALE信号变为“1”
FBASE+32 维持ALE信号为“1”
FBASE+48 将ALE信号变为“0”
FBASE+64 指令闩锁周期(CLE)
FBASE+80 数据写，数据读
表1中，FBASE表示可选取快速擦写存储器控制电路180时的基地址，快速擦写存储器控制电路180则通过访问地址相应的端口将数据写入快速擦写存储器FM0～FM15和从快速擦写存储器FM0～FM15读取或擦除数据，从而形成各种信号。
各快速擦写存储器FM0～FM15包括芯片起动信号/CE、写起动信号/WE、读起动信号/AE、指令闩锁起动信号CLE和地址闩锁起动信号ALE的引脚，准备/繁忙信号的芯片R/(/B)，和作为地址数据、各种指令数据和实际输入/输出数据的数据通路的8位输入/输出引脚I/O。快速擦写存储器FM0～FM15产生的准备/繁忙信号R/(/B)升压后作为中断信号INTR加到微处理机130上。
快速擦写存储器FM0～FM15按图3所示的控制流程履行逐页读取操作方式，图4示出了快速擦写存储器在逐页读取操作方式下的时序图。快速擦写存储器FM0～FM15按图5所示的控制流程履行逐页写入操作方式，图6示出了快速擦写存储器在逐页写入操作方式下的时序图。此外，快速擦写存储器FM0～FM15按图7所示的控制流程履行逐块擦除操作方式，图8示出了快速擦写存储器在逐块擦除操作方式下的时序图。
参阅图3和图4。在步骤301，在逐页读取操作方式下选取快速擦写存储器。举例说，若选取快速擦写存储器FM3，则基地址FBASE+2变成‘00H’。在步骤302，通过取基地址FBASE+64‘00H’闩锁读指令。在步骤303，通过分别取基地址FBASE+16为A[0-7]、基地址FBASE+32为A[8-15]、和取基地址FBASE+48为A[16-21]而闩锁地址，在步骤304，程序进入等待状态，直到准备/繁忙信号R/(/B)从‘0’变为‘1’为止，即直到微处理机130检测出中断信号INTR为止。准备/繁忙信号R/(/B)从‘0’变为‘1’之后，在步骤305用DAM控制器120从所选取的快速擦写存储器FM3读出一页的数据(512)字节。具体地说，用DMA控制器120在基地址FBASE+80读出数据512次。读取数据之后，在步骤306通过将基地址FBASE+2设定为‘FFH’而断开所选取的快速擦写存储器FM3。
参阅图5和图6。在逐页写入操作方式下在步骤501选择快速擦写存储器。举例说，若选取快速擦写存储器FM3，则基地址FBASE+2变为‘00H’。在步骤502，通过将基地址FBASE+64设定‘80H’而闩锁串行数据输入指令。在步骤503，通过分别取基地址FBASE+16为A[0-7]、基地址FBASE+32为A[8-15]和基地址FBASE+48为A[16-21]而闩锁地址，在步骤503之后，在步骤504用DMA控制器将一页数据(512字节)写入所选取的快速擦写存储器FM3中。具体地说，用DMA控制器120在基地址FBASE+80写数据512次。在步骤505，通过将基地址FBASE+64设定‘10H’而闩锁程序指令。接着，在步骤506，程序进入等待状态直到准备/繁忙信号R/(/B)从‘0’变为‘1’为止，即直到微处理机130检测出中断信号INTR为止。在准备/繁忙信号R/(/B)从‘0’变为‘1’之后，在步骤507通过将基地址FBASE+64设定‘70H’而闩锁状态读指令，并在步骤508通过在基地址FBASE+80读取数据而读取状态字节。这里，若最低有效位(LSB)为‘0’，则判断写操作正常，否则判断写操作不正常。读取状态字节之后，在步骤509通过将基地址FBASE+2设定为‘FFH’而断开所选取的快速擦写存储器。
参阅图7和图8。在逐块擦除操作方式下，在步骤701选择快速擦写存储器。举例说，若选取快速擦写存储器FM3，则基地址FBASE+2变为‘00H’。在步骤702，通过取将地址FBASE+64设定为‘60H’而闩锁逐块擦除设定指令。在步骤703，通过分别取基地址FBASE+16为A[8-15]和基地址FBASE+48为A[16-21]而闩锁地址。步骤703之后，在步骤704通过将基地址FBASE+64设定为‘D0H’而闩锁擦除指令。在步骤705，程序进入等待状态，直到准备/繁忙信号R/(1B)从‘0’变为‘1’为止，即直到微处理机130检测出中断信号INTR为止。在准备/繁忙信号R/(/B)从‘0’变为‘1’之后，在步骤706通过取基地址FBASE+64为‘70H’而闩锁状态读指令，在步骤707通过在基地址FBASE+80读取数据而读取状态字节。这里，若最低有效位(LSB)为‘0’，则判断除操作正常，否则判断擦除程序不正常。读取状态字节之后，在步骤708通过将基地址FBASE+2设定为‘FFH’的断开所选取的快速擦写存储器。
综上所述，本发明的存储装置采用快速擦写存储器，且借助快速擦写存储器控制电路能逐页从快速擦写存储器读数据和往快速擦写存储器写数据及逐块擦除数据。
如上所述通过用快速擦写存储器代替专用小型交换系统一般用作辅助存储装置的硬磁盘就可以提供小而轻巧的辅助存储装置。此外，通过用电子元件代替硬磁盘的机械元件，可以提高存储装置的可靠性和使用寿命。特别应该指出的是，这种存储装置缩短了操作时间。
虽然上面是就本发明的某一最佳实施例说明本发明的，但本领域的技术人员都道，在不脱离本发明在所附权利要求书所述的精神实质的范围的前提下是可以对上述实施例在形式和细节方面进行种种修改的。

Claims (3)

1.一种用于大量数据供应系统的存储装置，具有一个包括一个小计算机系统接口、用以将所述存储器装置与所述系统连接起来的接插件，
其特征在于包括：
多个快速擦写存储器；
一个直接存储器存取控制器，经过地址总线、控制总线和数据总线连接至所述接插件，以及经过所述数据总线连接至所述快速擦写存储器，用以控制其间的数据存取和传输；
一个快速擦写存储器控制电路，用以逐页往各快速擦写存储器写入数据和从各快速擦写存储器读出数据；以及
一个地址解码器，与所述地址总线和所述控制总线相连接，用以解码通过所述地址总线所接收到的地址信号，用以就解码的输出信号传输到所述接插件和所述快速擦写存储器控制电路的其中至少一个；
其中所述快速擦写存储器控制电路响应从所述地址解码器接收的选择信号，用以将数据写入所述快速擦写存储器和从所述快速擦写存储器读出。
2.根据权利要求1的存储装置，其特征在于，所述快速擦写存储器控制电路逐块擦除该快速擦写存储器中的数据。
3.根据权利要求1的存储装置，其特征在于还包括：
一个非易失性随机存取存储器，用以临时存储在该接插件与各快速擦写存储器之间传输的数据；
一个用以擦除程序的只读存储器；以及
一个微处理机，与所述地址总线、控制总线和数据总线相连接，用以根据该程序控制所述存储器装置的总体运行。
CNB981063845A 1997-04-10 1998-04-09 带小计算机系统接口的存储装置 Expired - Fee Related CN1179273C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR13196/97 1997-04-10
KR1019970013196A KR100251636B1 (ko) 1997-04-10 1997-04-10 소형컴퓨터시스템인터페이스방식접속을위한메모리장치
KR13196/1997 1997-04-10

Publications (2)

Publication Number Publication Date
CN1204807A CN1204807A (zh) 1999-01-13
CN1179273C true CN1179273C (zh) 2004-12-08

Family

ID=19502385

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB981063845A Expired - Fee Related CN1179273C (zh) 1997-04-10 1998-04-09 带小计算机系统接口的存储装置

Country Status (3)

Country Link
US (1) US6128675A (zh)
KR (1) KR100251636B1 (zh)
CN (1) CN1179273C (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990019377A (ko) * 1997-08-29 1999-03-15 윤종용 플래시 메모리 이용 보조기억장치 및 그 방법
KR19990074371A (ko) * 1998-03-10 1999-10-05 윤종용 롬 디스크 장치를 구비한 컴퓨터 시스템 및 그 컴퓨터 시스템의기동방법
US6148354A (en) 1999-04-05 2000-11-14 M-Systems Flash Disk Pioneers Ltd. Architecture for a universal serial bus-based PC flash disk
US6363008B1 (en) 2000-02-17 2002-03-26 Multi Level Memory Technology Multi-bit-cell non-volatile memory with maximized data capacity
US6629201B2 (en) 2000-05-15 2003-09-30 Superspeed Software, Inc. System and method for high-speed substitute cache
US6859399B1 (en) * 2000-05-17 2005-02-22 Marvell International, Ltd. Memory architecture and system and multiport interface protocol
US6941405B2 (en) * 2001-08-21 2005-09-06 02Micro International Limited System and method capable of offloading converter/controller-specific tasks to a system microprocessor
JP3979486B2 (ja) * 2001-09-12 2007-09-19 株式会社ルネサステクノロジ 不揮発性記憶装置およびデータ格納方法
JP4136359B2 (ja) * 2001-11-15 2008-08-20 株式会社ルネサステクノロジ マイクロコンピュータ
JP3851865B2 (ja) * 2001-12-19 2006-11-29 株式会社東芝 半導体集積回路
US7412553B2 (en) * 2002-01-10 2008-08-12 O2Micro International Limited Enhanced protocol conversion system capable of providing offloaded protocol instruction processing
US7209252B2 (en) * 2002-01-15 2007-04-24 Lexmark International, Inc. Memory module, printer assembly, and method for storing printer code
KR100484485B1 (ko) * 2002-10-01 2005-04-20 한국전자통신연구원 비휘발성 메모리에의 데이터 저장 방법 및 장치
JP3969278B2 (ja) * 2002-10-21 2007-09-05 株式会社デンソー 電子制御装置
US6836434B2 (en) * 2002-11-21 2004-12-28 Micron Technology, Inc. Mode selection in a flash memory device
KR100528325B1 (ko) 2002-12-18 2005-11-15 삼성전자주식회사 비트율 조절이 가능한 스테레오 오디오 부호화 및복호화방법 및 그 장치
KR100761066B1 (ko) * 2006-02-16 2007-09-28 주식회사 엠트론 다수 개의 플래시 메모리카드를 이용한 하드디스크
KR101128172B1 (ko) * 2006-03-21 2012-03-23 엘지전자 주식회사 컴퓨터 시스템의 스토리지 제어장치 및 방법
US8024508B2 (en) 2006-03-21 2011-09-20 Lg Electronics Inc. Computer storage control
KR101128255B1 (ko) * 2006-03-21 2012-03-23 엘지전자 주식회사 컴퓨터 시스템의 스토리지 제어장치
KR100765786B1 (ko) 2006-06-12 2007-10-12 삼성전자주식회사 플래시 메모리 시스템, 그 프로그램을 위한 호스트 시스템및 프로그램 방법
US20080007924A1 (en) * 2006-07-06 2008-01-10 Chien-yuan Chen Card adaptor device
KR100928037B1 (ko) * 2007-05-04 2009-11-26 주식회사 롭테크놀러지 저장 용량과 파일 시스템을 동적으로 확장, 축소가 가능한반도체 저장매체 디스크
KR100941368B1 (ko) 2007-12-27 2010-02-11 한국전자통신연구원 파일 안전 삭제 기능을 갖는 플래시 메모리 장치 및 플래시파일 안전 삭제 방법
US8117377B2 (en) 2007-12-27 2012-02-14 Electronics And Telecommunications Research Institute Flash memory device having secure file deletion function and method for securely deleting flash file
CN108733479B (zh) * 2017-04-24 2021-11-02 上海宝存信息科技有限公司 卸载固态硬盘卡的方法以及使用该方法的装置

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69034191T2 (de) * 1989-04-13 2005-11-24 Sandisk Corp., Sunnyvale EEPROM-System mit aus mehreren Chips bestehender Blocklöschung
US4979171A (en) * 1989-05-03 1990-12-18 Rockwell International Corporation Announcement and tone code generator for telephonic network and method
US5046086A (en) * 1990-04-11 1991-09-03 Contel Ipc, Inc. Page-mapped multi-line telephone communication system
US5199033A (en) * 1990-05-10 1993-03-30 Quantum Corporation Solid state memory array using address block bit substitution to compensate for non-functional storage cells
JP3204666B2 (ja) * 1990-11-21 2001-09-04 株式会社東芝 不揮発性半導体記憶装置
US5191556A (en) * 1991-03-13 1993-03-02 Advanced Micro Devices, Inc. Method of page-mode programming flash eeprom cell arrays
WO1993009501A1 (en) * 1991-11-01 1993-05-13 Yeh Keming W Portable device having data storage capability for transferring data between a portable computer and a desktop computer
JP2632104B2 (ja) * 1991-11-07 1997-07-23 三菱電機株式会社 不揮発性半導体記憶装置
TW261687B (zh) * 1991-11-26 1995-11-01 Hitachi Seisakusyo Kk
US5544103A (en) * 1992-03-03 1996-08-06 Xicor, Inc. Compact page-erasable eeprom non-volatile memory
JPH05265739A (ja) * 1992-03-16 1993-10-15 Sankyo Seiki Mfg Co Ltd 磁気テープ装置のプログラム変更方法
TW231343B (zh) * 1992-03-17 1994-10-01 Hitachi Seisakusyo Kk
US5373466A (en) * 1992-03-25 1994-12-13 Harris Corporation Flash-clear of ram array using partial reset mechanism
US5375222A (en) * 1992-03-31 1994-12-20 Intel Corporation Flash memory card with a ready/busy mask register
US5550649A (en) * 1992-05-14 1996-08-27 Current Logic Systems, Inc. Multi-function telecommunications instrument
JP3328321B2 (ja) * 1992-06-22 2002-09-24 株式会社日立製作所 半導体記憶装置
JP3105092B2 (ja) * 1992-10-06 2000-10-30 株式会社東芝 半導体メモリ装置
US5581723A (en) * 1993-02-19 1996-12-03 Intel Corporation Method and apparatus for retaining flash block structure data during erase operations in a flash EEPROM memory array
JPH06251593A (ja) * 1993-02-24 1994-09-09 Matsushita Electron Corp フラッシュメモリの消去あるいは書き込み制御方法
US5485595A (en) * 1993-03-26 1996-01-16 Cirrus Logic, Inc. Flash memory mass storage architecture incorporating wear leveling technique without using cam cells
US5479638A (en) * 1993-03-26 1995-12-26 Cirrus Logic, Inc. Flash memory mass storage architecture incorporation wear leveling technique
KR970008188B1 (ko) * 1993-04-08 1997-05-21 가부시끼가이샤 히다찌세이사꾸쇼 플래시메모리의 제어방법 및 그것을 사용한 정보처리장치
US5414664A (en) * 1993-05-28 1995-05-09 Macronix International Co., Ltd. Flash EPROM with block erase flags for over-erase protection
US5509134A (en) * 1993-06-30 1996-04-16 Intel Corporation Method and apparatus for execution of operations in a flash memory array
JP3310060B2 (ja) * 1993-09-13 2002-07-29 株式会社東芝 記憶装置および同装置の制御プログラム書換え方法
US5682497A (en) * 1993-09-28 1997-10-28 Intel Corporation Managing file structures for a flash memory file system in a computer
US5355347A (en) * 1993-11-08 1994-10-11 Turbo Ic, Inc. Single transistor per cell EEPROM memory device with bit line sector page programming
US5603001A (en) * 1994-05-09 1997-02-11 Kabushiki Kaisha Toshiba Semiconductor disk system having a plurality of flash memories
JPH0877066A (ja) * 1994-08-31 1996-03-22 Tdk Corp フラッシュメモリコントローラ
JPH08137763A (ja) * 1994-11-04 1996-05-31 Fujitsu Ltd フラッシュメモリ制御装置
JP3059349B2 (ja) * 1994-12-19 2000-07-04 シャープ株式会社 Ｉｃカード、及びフラッシュメモリの並列処理方法
US5845313A (en) * 1995-07-31 1998-12-01 Lexar Direct logical block addressing flash memory mass storage architecture
US5835935A (en) * 1995-09-13 1998-11-10 Lexar Media, Inc. Method of and architecture for controlling system data with automatic wear leveling in a semiconductor non-volatile mass storage memory
US5668957A (en) * 1995-11-02 1997-09-16 International Business Machines Corporation Method and apparatus for providing virtual DMA capability on an adapter connected to a computer system bus with no DMA support
JPH09282862A (ja) * 1996-04-11 1997-10-31 Mitsubishi Electric Corp メモリカード
JPH09330598A (ja) * 1996-06-10 1997-12-22 Mitsubishi Electric Corp 記憶装置及びその特性劣化状態判定方法
US5745418A (en) * 1996-11-25 1998-04-28 Macronix International Co., Ltd. Flash memory mass storage system

Also Published As

Publication number Publication date
KR100251636B1 (ko) 2000-05-01
CN1204807A (zh) 1999-01-13
US6128675A (en) 2000-10-03
KR19980076475A (ko) 1998-11-16

Similar Documents

Publication Publication Date Title
CN1179273C (zh) 带小计算机系统接口的存储装置
US8880483B2 (en) System and method for implementing extensions to intelligently manage resources of a mass storage system
CN1323356C (zh) 非易失性存储器系统中的流水线并行编程操作
US6580638B2 (en) Flash EEPROM system with simultaneous multiple data sector programming and storage of physical block characteristics in other designated blocks
EP1653323B1 (en) Partial block data programming and reading operations in a non-volatile memory
EP1228510B1 (en) Space management for managing high capacity nonvolatile memory
US6134151A (en) Space management for managing high capacity nonvolatile memory
JP3979486B2 (ja) 不揮発性記憶装置およびデータ格納方法
US7197595B2 (en) Nonvolatile memory and method of address management
US20070033325A1 (en) Non-volatile memory with scheduled reclaim operations
US9009436B2 (en) Flushed data alignment with physical structures
US20070136555A1 (en) Logically-addressed file storage methods
US8732385B2 (en) Non-volatile memory, controller controlling next access
TW201025468A (en) Method of preventing data loss during a solder reflow process and memory device using the same
US20070136553A1 (en) Logically-addressed file storage systems
EP1829042A1 (en) Data relocation in a memory system
US20090164745A1 (en) System and Method for Controlling an Amount of Unprogrammed Capacity in Memory Blocks of a Mass Storage System
CN111414131B (zh) 数据存储装置、其操作方法和包括其的存储系统
CN103019969A (zh) 闪存储存装置及其不良储存区域的判定方法
US8769217B2 (en) Methods and apparatus for passing information to a host system to suggest logical locations to allocate to a file
WO2006119282A2 (en) Memory with isolated master boot record
CN103140896A (zh) 用于实现编程序列以增强晶元交错的系统和方法
CN110175134A (zh) 数据存储装置及其操作方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee