CN1183635A - 半导体产品的制造工艺 - Google Patents

半导体产品的制造工艺 Download PDF

Info

Publication number
CN1183635A
CN1183635A CN97122707A CN97122707A CN1183635A CN 1183635 A CN1183635 A CN 1183635A CN 97122707 A CN97122707 A CN 97122707A CN 97122707 A CN97122707 A CN 97122707A CN 1183635 A CN1183635 A CN 1183635A
Authority
CN
China
Prior art keywords
substrate
layer
technology
semiconductor product
ion implanted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN97122707A
Other languages
English (en)
Other versions
CN1079989C (zh
Inventor
坂口清文
米原隆夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN1183635A publication Critical patent/CN1183635A/zh
Application granted granted Critical
Publication of CN1079989C publication Critical patent/CN1079989C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer

Abstract

本发明公开了一种制造半导体产品的新型工艺,包括以下步骤:制备包括硅衬底的第一衬底。将无孔半导体层形成在硅衬底上,在硅衬底和无孔半导体层中的至少一层内形成离子注入层;将第一衬底粘接到第二衬底上得到无孔半导体层置于其内的多层结构,在离子注入层处分离多层结构;并除去留在分离的第二衬底上的离子注入层。

Description

半导体产品的制造工艺
本发明涉及半导体产品的制造工艺，该工艺适于制造如半导体集成电路、太阳能电池、半导体激光器或发光二极管等的半导体器件。特别涉及包括将半导体层生长到衬底上的步骤的半导体产品的制造工艺。
半导体产品通常指半导体晶片、半导体衬底和各种半导体器件，并且包括利用半导体区制造半导体器件的器件和用做制造半导体器件的预制件的器件。
所考虑的这类半导体器件包括在绝缘体上设置的半导体层。
在绝缘体上形成单晶硅半导体层的技术称做绝缘体上硅(SOI)技术，该技术已广泛公知。现已进行了各种研究探索SOI引人注目的优点，SOI不能用制造常规的Si集成电路的体Si衬底得到。SOI技术的优点包括：
1.易于介质隔离，能够增加集成度；
2.优良的抗辐射性；
3.减少浮动电容，提高器件的工作速度；
4.省却了阱形成步骤；
5.防止了闩锁效应；并且
6.使利用薄膜技术制造全耗尽场效应晶体管成为可能。在Journalof Crystal Growth的63卷，No.3，pp429-590(1983)G.W.Cullen编辑的文章“非单晶绝缘体上的单晶硅”中作为专题详尽地讨论了SOI技术的优点。
近年来，已公开了许多关于用于提供能实现MOSFET的高工作速度和低功率消耗的衬底的SOI技术的报道(IEEE SOI conference 1994)。如果与在体Si晶片上制造器件的工艺相比，由于实行了非常简化的器件隔离步骤，使用SOI结构的半导体器件制造工艺可以有效地缩减。因此，如果从体Si衬底上制造MOSFET或IC的常规技术来看，特别是就晶片成本和工艺成本而论，使用SOI技术可显著地降低半导体器件的制造成本，更不必说这种半导体器件的显著特性。
假设提高驱动功率，全耗尽MOSFET很有希望获得高工作速度和低功率消耗。一般来说，MOSFET的阈值电压(Vth)由它的沟道部分的杂质浓度的函数决定，对于全耗尽(FD)MOSFET，耗尽层的特性受SOI膜厚度影响。因此，要严格控制SOI膜的厚度，以便改善制造LSI的成品率。
同时，特别是就高工作速度和发光而论，在化合物半导体上形成的器件显示出出色的特性，这是硅器件所无法比拟的。这种器件目前是在GaAs或类似的化合物制成的化合物半导体衬底上外延生长形成的。然而，化合物半导体衬底成本很高并且机械性能不够强，所以不适于生产大晶片。
因此，现已研究在Si晶片上进行异质结外延生长形成化合物衬底，这种衬底便宜、机械强度高并且适于生产大晶片。
关于形成SOI衬底的研究在七十年代就已引人注目。最初，关注的是在蓝宝石衬底上进行外延生长制造单晶硅的技术(SOS：蓝宝石上硅)，即通过多孔氧化硅完全隔离(FIPOS)和氧离子注入技术制造SOI结构。FIPOS方法包括以下步骤：通过质子/离子注入(Imai et al.，J.CrystalGrowth，Vol.63，547(1983))或外延生长和构图，P型单晶Si衬底上形成隔离的N型Si层；通过在HF溶液中阳极化仅将P型硅Si衬底生长到多孔衬底中；从表面上遮蔽Si岛；然后通过加速氧化对N型Si岛进行介质隔离。然而，该技术也存在一个问题，在制造器件的工艺之前限定隔离的Si区，限制了器件设计的自由度。
氧离子注入法也称做SIMOX法，是由K.Izumi首次提出的。使用该技术，注入到Si晶片中的氧离子浓度级别为1017-1018/cm2，然后在氩气/氧气的气氛中在约1,320℃的高温下对Si晶片退火。结果，注入的氧离子与Si原子化合产生硅氧化层，聚集的深度对应于注入离子的投影射程(Rp)。在此情况下，通过氧离子注入变为无定形状态的Si氧化层的上部分再结晶产生单晶Si层。而表面Si层显示出高达105/cm2的缺陷率，目前的技术发展通过选择约4×1017/cm2的氧注入速率，可以将缺陷率降到约102/cm2。然而，如果表面Si层的结晶度和Si氧化层的膜质量分别保持在所需的级别，那么能量注入和离子注入的允许范围受到限制，因此表面Si层和掩埋的Si氧化物(BOX；掩埋的氧化物)的膜厚度只能取有限的数值。换句话说，牺牲氧化或外延生长的工艺为形成具有所需厚度的必不可少的工艺。反过来，由于该工艺固有的反型效应，产生了膜厚不均匀的问题。
也有报道称SIMOX在Si氧化层中可产生有缺陷的Si氧化区，称做管(pipes)。引起这种现象的可能原因之一是如灰尘等的异物在离子注入期间进入层中。由于有源层和下面的衬底之间的漏电流，使制作在管区中的器件显示出特性下降。
SIMOX技术使用大量的离子，其量远大于常规半导体工艺中使用的量，因此，如果使用专门设计的装置，离子注入工艺需要很长时间。由于离子注入工艺一般借助具有预定流速的电流的离子束光栅扫描或通过分散离子束来进行，所以生长大晶片需要很长时间。此外，在高温下生长大晶片时，晶片内温度分布不均匀会使特性退化(slip)问题变得更严重。由于SIMOX工艺要求使用高达1,320℃的非常高的温度，这在常规Si半导体工艺中是观察不到的，如果要制备大晶片，温度分布不均匀的问题会变得更严重，没有非常有效的装置不能实现。
除了以上介绍的形成SOI已知技术之外，最近提出了将单晶Si衬底粘接到已进行热氧化的另一单晶Si衬底上产生SOI结构的技术。该方法要求具有均匀厚度的有源层形成在器件上。特别是，厚度为几百微米的单晶Si衬底要制作薄至几微米或更小。减薄单晶Si层已知有三种技术：
(1)抛光
(2)局部等离子腐蚀
(3)选择性腐蚀
借助以上的抛光技术(1)很难获得均匀的膜厚度。特别是，当膜要减薄到亚微米数量级时，膜厚度的偏差大到百分之几十，使得该技术不可行。对于具有大直径的晶片，该问题尤其显著。
技术(2)一般与技术(1)结合使用。具体地说，通过技术(1)将膜厚减薄到约1到3μm，通过在许多点处观察膜厚度来决定膜厚度的分布。然后，在用直径为几毫米的SF6等离子颗粒扫描处对膜进行腐蚀操作，校正膜厚度的分布，直至达到所需的膜厚度。有报道称通过该技术可以将膜厚度的分布限制在约±10nm或更小。然而，该工艺也存在不足，如果在等离子腐蚀期间衬底上有颗粒状异物存在，当腐蚀操作结束时，要进行许多腐蚀掩模形成衬底上的突起。
此外，由于腐蚀操作后衬底表面马上会很粗糙，所以在等离子腐蚀结束后，在表面上进行接触抛光(touch-polishing)操作，仅在接触抛光操作期间进行控制。然后，由于抛光引起的膜厚度偏差再次出现。再者，一般含有硅胶(colloidal silica)的抛光剂用于抛光操作，因此抛光剂直接摩擦制成有源层的层，所以可能产生划破和/或变形。当处理大晶片时，由于等离子腐蚀操作的周期的延长与生产的晶片表面积成函数关系，所以工艺的产量明显下降。
包含使用被减薄衬底的膜结构的技术(3)包括选择性地腐蚀一层或多层膜。例如，假设含有多于1019/cm3的P+型Si薄层和P型Si薄层通过外延生长依次生长在P型衬底上形成第一衬底，然后将其粘接在第二衬底上，绝缘层插在两者之间，绝缘层一般为氧化膜，通过摩擦和抛光首先使第一衬底的后表面变得足够薄。随后，通过选择性腐蚀上面的P型层露出P+层，然后选择性腐蚀P+层露出P型衬底，形成SOI结构。该技术在Maszara的报告中有详尽的讨论(W.P.Maszara，J.Electrochem.Soc.，Vol.138，341(1991))。
虽然选择性腐蚀可以有效地产生具有均匀膜厚度的薄膜，但也存在以下不足。
—选择性腐蚀比不令人满意，很低。至多102。
—由于腐蚀操作产生粗糙表面，所以腐蚀操作后需要进行接触抛光以平滑表面。因此，随着抛光所进行的减薄，膜厚度不再均匀。特别是，当抛光操作由操作周期控制时，由于抛光速率不同时刻变化很大，所以很难严格控制操作。因此，当形成薄至100nm的极薄SOI时，该问题变得不可忽略。
—由于使用在重掺杂B的Si层上进行离子注入和外延或异质结外延生长的膜形成技术，所以产生的SOI层显示出较差的结晶度。此外，相对于常规Si晶片，衬底的粘接表面可能显示出较差的平整度(C.Harendt，et al.，J.Elect.Mater.Vol.20，267(1991)，H.Baumgart，et al.，ExtendedAbstract of ECS first International symposium of Wafer Bonding，pp-733(1991)，C.E.Hunt，Extended Abstract of ECS firstInternational symposium of Wafer Bonding，pp-696(1991))。再者，选择性腐蚀技术的选择很大程度上取决于含在衬底中的如硼等的杂质之间的浓度差异和杂质沿衬底深度的浓度分布的陡峭程度。因此，如果粘接退火在高温下进行以改善层的粘接强度，并且外延生长也在高温下进行以增强SOI层的结晶度，那么沿深度的杂质浓度分布变得平坦，减小了腐蚀操作的选择性。简单地说，改善腐蚀的选择性和结晶度与提高粘接强度的要求相冲突，不能同时满足。
在这些情况下，本发明的发明人在日本专利公报No.5-21338中提出一种制造半导体产品的新颖方法。根据该发明，提出的方法的特征在于以下步骤：在多孔单晶半导体区上设置无孔单晶半导体区，将其上有绝缘材料的表面粘接到所述多孔单晶半导体区的对应表面上，随后腐蚀除去所述多孔单晶半导体区来形成产品。
本发明的发明人T.Yonehara等人也称就均匀膜厚度和结晶度而言，粘接的SOI(bonded SOI)很优良，能够进行批量生产(T.Yonehara et al.，Appl.Phys.Lett.Vol.64，2108(1994))。现在，结合附图的图3A到3C总结性地介绍制造粘接的SOI的方法。
所提出的方法使用第一Si衬底41上形成的多孔层42作为要选择腐蚀的层。通过外延生长在多孔层42上形成无孔单晶Si层43，将其粘接在第二衬底44上，Si氧化层45夹在其间(图4A)。然后，通过从后侧上刮掉第一衬底，在第一衬底的整个表面上露出多孔Si层(图4B)。然后通过一般含有KOH或HF+H2O2的选择性腐蚀溶液将露出的多孔Si腐蚀掉(图4C)。由于相对于腐蚀体Si层(无孔单晶Si层)，该技术腐蚀多孔Si层的选择性腐蚀比高达几十万，首先形成在多孔层上的无孔单晶Si层生长到第二衬底上形成SOI衬底，不会减小无孔单晶Si层的厚度。因此，在外延生长步骤期间，可以决定SOI衬底的均匀的膜厚度。根据Sato et al.的报道，由于适于常规半导体工艺的CVD系统可以用做外延生长，所以可实现高达100nm±2％的均匀膜厚度。此外，外延的Si层显示出约为3.5×102/cm2优良的结晶度。
如上所述，由于任何常规选择性腐蚀技术的选择性很大程度取决于衬底内含有的杂质的浓度差异和杂质沿衬底深度的浓度分布的陡峭程度，因此热处理(粘接、外延生长、氧化等等)的温度限制为至多800℃，是由于在该温度限以上杂质浓度分布变得平缓。另一方面，所提出腐蚀技术的腐蚀速率主要由多孔层和体层之间的结构差异决定，所以不能对热处理进行这种严格的限制，可以使用高达1,180℃的温度。现已公知在粘接操作之后进行热处理工艺可以显著地提高晶片间的粘接强度，并能减小粘接界面上产生的空隙尺寸和数量。此外，由于选择性腐蚀操作依赖于多孔层和体层之间的结构差异，粘附到多孔Si层上的微小颗粒不会对膜厚度的均匀性产生负面影响。
然而，通过粘接工艺制造的半导体衬底不可避免地要求至少两个晶片作为初始材料，其中一个在抛光和腐蚀过程中基本上被浪费掉，毫无收获地消耗掉了有限的自然资源。换句话说，除了增强工艺的可控程度并改善厚度的均匀性以外，还要求SOI制造工艺能实现低成本和经济的可行性。
换个角度说，制造高质量的SOI衬底的工艺要求包括优良的再现性、通过重复使用相同的晶片增强节约资源的能力，和低制造成本。
在这种情况下，本发明的发明人在日本专利公报No.7-302889中公开了一种制造半导体衬底的工艺，其中两个衬底粘接在一起，粘接的衬底在多孔层处分开，去掉其余的多孔层后，可以重新使用分开的衬底。下面结合图5A和5C介绍该公开工艺的一个例子。
第一Si衬底51的表面层制成多孔形成多孔层52，然后单晶Si层53形成在其上。该第一Si衬底上的单晶Si层粘接到第二Si衬底54的主表面上，绝缘层55夹在其间(图5A)。然后晶片在多孔层处分开(图5B)。选择性地除去第二衬底表面上露出的多孔Si层，形成SOI衬底(图5C)。去掉多孔层后，可以再次使用第一衬底51。
在日本专利公报No.7-302889公开的以上工艺中，相对于无孔硅层，使用了多孔硅层的脆性降衬底分开，能够再次使用半导体工艺已使用过的衬底，以降低生产成本。
日本专利公报No.8-213645中公开了一种工艺，其中用于太阳能电池的光电转换部分的半导体层形成在多孔Si层上，之后在多孔层处将半导体层分开，再次使用具有多孔硅层的衬底。
另一方面，日本专利公报No.5-211128公开了不使用这种多孔硅层分离衬底的另一种工艺。在该工艺中，通过离子注入在硅衬底中形成气泡层，晶体重新排列，通过热处理在气泡层中引起气泡聚结，硅衬底的表面区(称做薄半导体膜)在气泡层处剥露。在这个公开中的薄半导体膜是指几乎没有注入离子的体Si的最外区域。然而，已公知体Si晶片含有如流网(flowpattern)等的固有缺陷(T.Abe：Extended Abst.Electrochem.Soc.Spring Meeting，Vol.95-1，pp.596(May，1995))和源于晶体的颗粒(H.Yamamoto：“Problems in Large-Diameter Silicon Wafer”，23thUltra Clean Technology College(August，1996))。因此，薄半导体膜自然也有流网缺陷和源于晶体的颗粒。
如果半导体膜可以与硅衬底分离且没有流网缺陷和源于晶体的颗粒，那么与以上提到的使用多孔硅的工艺不同，实际上可以低成本地提供有用的半导体材料。从以上的问题来看，经过综合性的调查，完成了本发明。
本发明的目的在于提供种制造半导体产品的工艺，包括将部分衬底处粘接的两个衬底重新作为半导体产品的材料使用的步骤。
根据本发明的一个方案，提供一种制造半导体产品的工艺，包括以下步骤：制备包括硅衬底的第一衬底，将无孔半导体层形成在硅衬底上，在硅衬底和无孔半导体层中的至少一层内形成离子注入层；将第一衬底粘接到第二衬底上得到无孔半导体层置于其内的多层结构，在离子注入层处分离多层结构；并除去留在分离的第二衬底上的离子注入层。
根据本发明的另一个方案，提供一种制造半导体产品的工艺，包括以下步骤：制备包括硅衬底的第一衬底，将无孔半导体层形成在硅衬底上，在硅衬底和无孔半导体层中的至少一层内形成离子注入层；将第一衬底粘接到第二衬底上得到无孔半导体层置于其内的多层结构；在离子注入层处分离多层结构；除去留在分离的第二衬底上的离子注入层；除去留下的离子注入层后，再次将第一衬底作为第一衬底材料使用。
根据本发明的又一个方案，提供一种制造半导体产品的工艺，包括以下步骤：制备包括硅衬底的第一衬底，将无孔半导体层形成在硅衬底上，在硅衬底和无孔半导体层中的至少一层内形成离子注入层；将第一衬底粘接到第二衬底上得到无孔半导体层置于其内的多层结构；在离子注入层处分离多层结构；除去留在分离的第二衬底上的离子注入层；除去留下的离子注入层后，再次将第一衬底作为第二衬底材料使用。
在制造半导体产品的工艺中，第一衬底具有用于粘接的无孔半导体层。无孔半导体层最好由外延半导体层构成。使用该无孔半导体层，可以制成高质量的半导体产品，且不带有以上提到的硅晶片固有的流网缺陷或源于晶体的颗粒。由于可以很容易地控制无孔半导体层的导电类型和杂质浓度，所以本发明制造半导体产品的工艺可以满足不同的要求，并能应用于各种用途。
由将第一衬底和第二衬底粘接在一起得到的多层结构在离子注入层处分离，余下的第一衬底的硅衬底可以作为第一衬底或第二衬底的组成部分再次使用，这样有利于资源节约和降低成本。
本发明提供一种制造半导体产品的工艺，对于在由绝缘或类似衬底构成的第二衬底上形成具有高结晶度的单晶半导体层来说，该半导体产品具有优良的生产率、可控性，和低成本。
图1A，1B，1C，1D和1E为介绍本发明的实施例1工艺的示意剖面图。
图2A，2B，2C，2D和2E为介绍本发明的实施例2工艺的示意剖面图。
图3A，3B和3C为介绍本发明的实施例3工艺的示意剖面图。
图4A，4B和4C为介绍现有技术工艺的示意剖面图。
图5A，5B和5C为介绍另一现有技术工艺的示意剖面图。
下面结合实施例介绍本发明。为达到本发明的目的，本发明并不受限于此。[离子注入层]
将氦离子或氢离子注入到单晶硅衬底中，在衬底内注入区中形成直径为几到几十纳米的微孔(micro-cavities)，微孔的密度高达1016-1017/cm2。因此，硅衬底具有类似多孔层的结构。在本发明中离子注入采用的离子选自稀有气体元素、氢和氮的离子。在本发明中，离子注入层形成在硅衬底和硅衬底上的无孔半导体层中的至少一个内，或形成在它们的界面处。可以形成两个或多个离子注入层。考虑到由第一衬底和第二衬底粘接形成的多层结构的层分离，所以离子注入层的离子注入剂量最好在1016到1017/cm2的范围内。离子注入层的厚度取决于加速电压，一般不超过500埃，考虑到多层结构层分离后，第二衬底上的无孔半导体层厚度的均匀性，最好不超过200埃。注入层中的注入离子浓度沿层厚度方向分布。多层结构的层分离沿最高离子浓度的水平面进行。[无孔半导体层]
本发明中的无孔半导体层最好由选自单晶Si、多晶硅、无定形硅，和如GaAs、InP、GaAsP、GaAlAs、InAs、AlGaSb、InGaAs、ZnS、CdSe、CdTe和SiGe等的化合物半导体材料形成。在无孔半导体层中，可预先引入如FET(场效应晶体管)的半导体元件。[第一衬底]
本发明中的第一衬底包括硅衬底、形成在硅衬底上的无孔半导体层，和形成在硅衬底和无孔半导体层中至少一个内的离子注入层。因此，第一衬底不仅包括离子注入层形成于其内的硅衬底和无孔半导体层，也包括附加有如氮化膜和氧化膜的绝缘层的衬底、具有外延的半导体层和形成在硅衬底和随后将离子注入到硅衬底中形成的离子注入层上的绝缘层的衬底、具有形成在硅衬底和随后离子注入形成的离子注入层上的无孔半导体层的衬底，及类似的衬底。
硅衬底上形成的无孔半导体层可以由如低压CVD、等离子CVD、光辅助(photo-assisted)CVD，和MOCVD(金属有机物CVD)等的CVD、溅射(包括偏置溅射)、分子束外延生长、液相生长，或类似的方法形成。[第二衬底]
无孔半导体层生长于其上的第二衬底包括如单晶硅衬底的半导体衬底、具有如氧化膜(包括热氧化膜)和氮化膜的绝缘膜的衬底、如氧化硅玻璃衬底和玻璃衬底的透光衬底、金属衬底、如矾土的绝缘衬底，以及类似的衬底。第二衬底的适当选择取决于半导体产品的应用领域。[粘接]
在本发明中以上提到的第一衬底粘接到第二衬底上得到无孔半导体层置于其内的多层结构。在本发明中，具有无孔半导体层置于其内的多层结构不仅包括第一衬底的无孔半导体层直接粘接到第二衬底的结构，也包括在无孔半导体层表面上形成的氧化膜、氮化膜，或类似膜粘接到第二衬底的结构。即，具有无孔半导体层置于其内的结构是指无孔半导体层设置在多层结构中多孔硅层内的多层结构。
例如，在室温下，使两个粘接面变得平坦，将两者相互紧密接触，从而将第一衬底和第二衬底粘接在一起。阳极粘接、按压，或热处理都可以形成更牢固的粘接。[多层结构的层分离]
在本发明中多层结构在离子注入层处分离。离子注入层其内有微孔或微小的气泡，和其它区域相比更脆。因此，利用脆性可以有效地进行分离。更具体地，对离子注入层施加外力进行分离。此外，可以利用从晶片的周边到内部氧化离子注入层进行分离，通过离子注入层的多孔部分的加速氧化使层的体积发生膨胀，从而通过膨胀力使层分离。
离子注入层通常在周边部分内也由无孔层覆盖。在粘接之前或之后，离子注入层的周边部分或端面都应该暴露着。当对粘接的衬底进行氧化时，由于大面积的孔而加速的氧化反应将从离子注入层的周边部分开始。通过将Si氧化成SiO2，体积增加2.27倍。因此，多孔性不超过56％时，氧化的离子注入层体积增加。氧化的程度由周边部分到内部逐渐变小，使得氧化的离子注入层在周边部分体积膨胀更大些，好象一个楔形物从晶片的端面进入到离子注入层。因此，内部压力作用到离子注入层使离子注入层发生层分离。由于氧化反应在晶片的周边部分均匀地进行，也使晶片的周边均匀地分离，因此分离了多层结构。通过该方法，利用Si-IC工艺常用的氧化步骤令人满意地控制了晶片的均匀分离。
也可以通过加热在脆性的离子注入层上产生热应力将多层结构分离成层。
也可以利用仅加热所要分离的层的激光，通过局部加热而不是加热整个多层结构将多层结构分离成层。因此，可以利用能被多孔的离子注入层或它的附近区域吸收的激光束进行分离。
还可以通过施加电流快速加热多孔的离子注入层或它的附近区域进行多层结构的分离。[除去多孔层]
通过粘接第一衬底和第二衬底产生的多层结构在离子注入层处分离后，留在衬底上的离子注入层利用离子注入层的低机械强度或大表面面积可选择性地除去。选择性除去的方法包括如抛光或研磨的机械法、使用腐蚀溶液的化学腐蚀法，和如反应离子腐蚀的离子腐蚀法。
当无孔薄膜为单晶Si时，选择性地腐蚀离子注入层可使用以下溶液中的至少一种：常用的Si腐蚀溶液、氢氟酸溶液、氢氟酸溶液和乙醇与过氧化氢中的至少一种的混合溶液、缓冲的氢氟酸溶液，以及缓冲的氢氟酸溶液和乙醇与过氧化氢溶液中的至少一种的混合溶液。当无孔半导体层包括化合物半导体时，可以使用比化合物半导体有更高速率腐蚀Si的腐蚀溶液腐蚀掉离子注入层。
下面结合附图介绍本发明的实施例。实施例1
图1A到1E为本发明的实施例1步骤的示意剖面图。
首先，在单晶Si的第一衬底11的主表面上，至少形成一个无孔层12(图1A)。由于产生的SOI衬底的特性取决于无孔层12，所以单晶Si衬底11可以是未指定电阻的晶片或通常的再生(regenerated)晶片。另外，可将SiO2层13形成为最外层。该SiO2层可用来从有源层上脱离粘接界面。
通过使用由稀有气体、氢和氮中的至少一种元素由第一衬底的主表面注入离子(图1B)。最好在第一单晶衬底11和无孔层12之间的界面附近或在无孔层12内形成离子积累层14。
第二衬底15的表面例如在室温下与第一衬底的表面紧密接触(图1C)。
当淀积单晶Si时，单晶Si的表面最好在粘接之前通过热氧化或类似方法氧化。在图1C中，第二衬底和第一衬底紧密粘接，绝缘层13位于其中。当无孔薄层12不是由Si构成，或第二衬底不是由Si构成时，该绝缘层13可省略。
在粘接时，可插入薄绝缘板，三个板层可以重叠地粘接。
然后，在离子积累层14处分离衬底(图1D)。分离的方法包括使用如压、拔、剪，和楔入等的外力方法；使用加热；使用通过氧化周边多孔Si膨胀产生的内部应力；使用通过脉冲加热产生的应力；使之变软，但并不限于这些。
通过以前提到的方法将离子积累层14从分离的衬底中分别选择性也除去。
图1E显示的是根据本发明制备的半导体产品。在第二衬底15上，在整个晶片上均匀地形成无孔薄层12，例如薄单晶Si膜。就制造绝缘的电元件的观点来看，通过插入绝缘层13将第二衬底粘接到第一衬底的步骤制备的半导体产品很有用。
衬底11可作为第一单晶Si衬底11，或第二衬底15再次使用。在除去留下的离子积累层14之后，第一单晶衬底11的表面很粗糙，在再次使用之前，处理衬底使表面平坦。
对于作为第一单晶Si衬底11再次使用，用外延生长补充由于层分离和表面处理引起的厚度减少。因此，可以半永久地使用衬底，不会有厚度损失。实施例2
图2A-2E为本发明的实施例2步骤的示意剖面图。
提供第一单晶Si衬底21。通过使用由稀有气体、氢和氮中的至少一种元素由第一衬底的主表面注入离子，在其内形成离子积累层22(图2A)。最好在注入离子前形成SiO2层23，以防止离子注入使表面粗糙。除去SiO2层23之后，在主表面上形成至少一层无孔层24(图2B)。
第二衬底15表面例如在室温下与第一衬底的表面紧密接触(图2C)。
当淀积单晶Si时，单晶Si的表面最好在粘接之前通过热氧化或类似方法氧化。在图2C中，第二衬底和第一衬底紧密粘接，绝缘层25位于其间。当无孔薄层24不是由Si构成，或第二衬底不是由Si构成时，该绝缘层25可省略。
在粘接时，可插入薄绝缘板，三个板层可以重叠地粘接。
然后，在离子积累层22处分离衬底(图2D)。
将离子积累层22从分离的衬底中分别选择性地除去。
图2E显示的是根据本发明制备的半导体产品。在第二衬底26上，在整个晶片上均匀地形成无孔薄层24，例如薄单晶Si膜。就制造绝缘的电元件的观点来看，通过插入绝缘层25将第二衬底粘接到第一衬底的步骤制备的半导体产品很有用。
衬底21可作为第一单晶衬底21，或第二衬底26再次使用。在除去留下的离子积累层22之后，第一单晶Si衬底21的表面很粗糙，在再次使用之前，处理衬底使表面平坦。实施例3
图3A-3C为本发明的实施例3步骤的示意剖面图。
如图3A-3C所示，如实施例1和实施例2所示，同时使用两个第二衬底并处理第一衬底的两面制备两个半导体衬底。
在图3A-3C中，数字31代表第一衬底；32和35为多孔层；33和36为无孔薄膜；34和37为SiO2层；38和39为第二衬底。图3A显示了和实施例1相同的方式处理两表面的第一衬底31和粘接到第一衬底31表面的第二衬底38，39。图3B显示了与实施例1相同的方式在多孔层32，35分离后的状态。图3C显示了除去多孔层32，35后的状态。
衬底21可作为第一单晶Si衬底31，或第二衬底38(或39)再次使用。在除去留下的离子积累层之后，第一单晶Si衬底21的表面很粗糙，在再次使用之前，处理衬底使表面平坦。
支撑衬底38，39可相互不同。无孔薄膜33，36可相互不同。绝缘层34，37可以省略。
下面参考实例具体地介绍本发明。实例1
在晶体Si衬底(第一衬底)上，在以下生长条件下，通过CVD(化学汽相淀积)外延生长0.30μm厚的单晶Si。
源气：SiH2Cl2/H2
气体流速：0.5/180L/min
气压：80Torr
温度：950℃
生长速度：0.30μm/min
在该外延Si层的表面上，通过热氧化形成厚度为200nm的SiO2层。然后通过SiO2表面层以40keV注入H+，剂量为5×1016cm-2。
SiO2层表面与另一个Si衬底(第二衬底)的表面相接触，粘接的衬底在600℃下退火。通过退火，由于离子注入层的多孔结构，在离子注入的投影射程附近，粘接的衬底分成两个薄片。分离的衬底表面很粗糙。采用49％的氢氟酸和30％过氧化氢水溶液的混合物选择性地腐蚀第二衬底的表面。因此，用剩余未腐蚀的单晶Si作为腐蚀中止材料完全除去离子注入层。
由于无孔单晶Si的腐蚀极慢，因此膜厚度的减少几乎忽略不计(约几十埃)。
因此，0.2μm厚的单晶Si层形成在Si氧化层上。在整个层上测量100个点处形成的单晶Si层的厚度，发现层厚的均匀度为201nm±6nm。
具有单晶Si层生长于其上的衬底在氢气气氛中在1100℃下热处理一小时。通过原子间力显微镜测量，就50μm见方区域的平均平方粗糙度(average square roughness)而论，表面粗糙度约为0.2nm。这与商业用Si晶片的级别相同。
没有发现有附加的晶体缺陷引入到Si层，用透射电子显微镜观察剖面发现具有优良的结晶性。
也用49％的氢氟酸和30％过氧化氢水溶液的混合物同时搅拌选择性地腐蚀留在第一衬底上的离子注入层。再对衬底进行如氢气退火和表面抛光的表面处理。因此，衬底可作为第一衬底，或第二衬底再次使用。
对于作为第一衬底再次使用，用外延层生长补充晶片的厚度减少。因此，可以半永久地使用衬底。在第二次或以后的使用中，外延层生长的厚度不是0.30μm，而是相应的厚度的减少，离子注入层形成在外延层内。实例2
在单晶Si衬底(第一衬底)上，在以下生长条件下，通过CVD(化学汽相淀积)外延生长0.50μm厚的单晶Si。
源气：SiH2Cl2/H2
气体流速：0.5/180L/min
气压：80Torr
温度：950℃
生长速度：0.30μm/min
然后通过外延层在表面上以50keV注入H+，剂量为6×1016cm-2。
外延层表面与具有500nm厚的SiO2层形成于其上的另一个Si衬底(第二衬底)的表面相接触，粘接的衬底在550℃下退火。通过退火，在离子注入的投影射程附近，粘接的衬底分成两个薄片。分离的衬底表面很粗糙。采用49％的氢氟酸和30％过氧化氢水溶液的混合物同时搅拌选择性地腐蚀第二衬底的表面。因此，用剩余未腐蚀的单晶Si作为腐蚀中止材料完全除去离子注入层。
由于无孔单晶Si的腐蚀极慢，因此膜厚度的减少几乎忽略不计(约几十埃)。
通过抛光使表面平坦。
因此，0.5μm厚的单晶Si层形成在Si氧化层上。在整个层上测量100个点处形成的单晶Si层的厚度，发现层厚的均匀度为498nm±15nm。
通过原子间力显微镜测量，就50μm见方区域的平均平方粗糙度而论，表面粗糙度约为0.2nm。这与商业用Si晶片的级别相同。
没有发现有附加的晶体缺陷引入到Si层，用透射电子显微镜观察剖面发现具有优良的结晶性。
也用49％的氢氟酸和30％过氧化氢水溶液同时搅拌选择性地腐蚀留在第一衬底上的离子注入层。再对衬底进行如氢气退火和表面抛光的表面处理。因此，衬底可作为第一衬底，或第二衬底再次使用。
对于作为第一衬底再次使用，用外延生长补充晶片的厚度减少。因此，可以半永久地使用衬底。在第二次或以后的使用中，外延层生长的厚度不是0.50μm，而是相应的厚度的减少，离子注入层形成在外延层内。实例3
在单晶Si衬底(第一衬底)上，在以下生长条件下，通过CVD(化学汽相淀积)外延生长0.30μm厚的单晶Si。
源气：SiH2Cl2/H2
气体流速：0.5/180L/min
气压：80Torr
温度：950℃
生长速度：0.30μm/min
在该外延Si层的表面上，通过热氧化形成厚度为200nm的SiO2层。然后通过SiO2层表面以40keV注入H+，剂量为5×1016cm-2。
SiO2层表面与具有500nm厚的SiO2层形成于其上的另一个Si衬底(第二衬底)的表面相接触，粘接的衬底在600℃下退火。通过退火，在离子注入的投影射程附近，粘接的衬底分成两个薄片。分离的衬底表面很粗糙。采用49％的氢氟酸和30％过氧化氢水溶液的混合物并搅拌选择性地腐蚀第二衬底上剩下的离子注入层。因此，用剩余未腐蚀的单晶Si作为腐蚀中止材料完全腐蚀掉离子注入层。
因此，0.2μm厚的单晶Si层形成在Si氧化层上。在整个层上测量100个点处形成的单晶Si层的厚度，发现层厚的均匀度为201nm±6nm。
具有单晶Si层生长于其上的衬底在氢气气氛中在1100℃下热处理一小时。通过原子间力显微镜测量，就50μm见方区域的平均平方粗糙度而论，表面粗糙度约为0.2nm。这与商业用Si晶片的级别相同。
没有发现有附加的晶体缺陷引入到Si层，用透射电子显微镜观察剖面发现具有优良的结晶性。
也用49％的氢氟酸和30％过氧化氢水溶液的混合物同时搅拌选择性地腐蚀留在第一衬底上的离子注入层。再对衬底进行如氢气退火和表面抛光的表面处理。因此，衬底可作为第一衬底，或第二衬底再次使用。实例4
在单晶Si衬底(第一衬底)上，在以下生长条件下，通过CVD(化学汽相淀积)外延生长0.30μm厚的单晶Si。
源气：SiH2Cl2/H2
气体流速：0.5/180L/min
气压：80Torr
温度：950℃
生长速度：0.30μm/min
在该外延Si层的表面上，通过热氧化形成厚度为200nm的SiO2层。然后通过SiO2层表面40keV注入H+，剂量为5×1016cm-2。
单独地，提供熔融(molten)的石英衬底(第二衬底)。对第一衬底的SiO2层表面和熔融石英衬底表面进行等离子处理，并用水洗。使两个表面相互接触，将粘接的衬底在600℃下退火。通过退火，在离子注入的投影射程附近，粘接的衬底分成两个薄片。由于离子注入层的多孔结构，分离的衬底表面很粗糙。采用49％的氢氟酸和30％过氧化氢水溶液的混合物并搅拌选择性地腐蚀第二衬底的表面。因此，用剩余未腐蚀的单晶Si作为腐蚀中止材料完全腐蚀掉离子注入层。
因此，在透明的石英衬底上形成0.2μm厚的单晶Si层。在整个层上测量100个点处形成的单晶Si层的厚度，发现层厚的均匀度为201nm±6nm。
具有单晶Si层生长于其上的衬底在氢气气氛中在1100℃下热处理一小时。通过原子间力显微镜测量，就50μm见方区域的平均平方粗糙度而论，表面粗糙度约为0.2nm。这与商业用Si晶片的级别相同。
没有发现有附加的晶体缺陷引入到Si层，用透射电子显微镜观察剖面发现具有优良的结晶性。
也用49％的氢氟酸和30％过氧化氢水溶液的混合物同时搅拌选择性地腐蚀留在第一衬底上的离子注入层。再对衬底进行如氢气退火和表面抛光的表面处理。因此，衬底可作为第一衬底再次使用。实例5
在单晶Si衬底(第一衬底)上，在以下生长条件下，通过CVD(化学汽相淀积)外延生长0.50μm厚的单晶Si。
源气：SiH2Cl2/H2
气体流速：0.5/180L/min
气压：80Torr
温度：950℃
生长速度：0.30μm/min
在该外延Si层的表面上，通过热氧化形成厚度为200nm的SiO2层。然后通过SiO2表面层以60keV注入H+，剂量为5×1016cm-2。
单独地，提供蓝宝石衬底(第二衬底)。对第一衬底的SiO2层表面和第二衬底表面进行等离子处理，并用水洗。使两个表面相互接触，将粘接的衬底在600℃下退火。通过退火，在离子注入的投影射程附近，粘接的衬底分成两个薄片。采用49％的氢氟酸和30％过氧化氢水溶液的混合物并搅拌选择性地腐蚀第二衬底的表面。因此，用剩余未腐蚀的单晶Si作为腐蚀中止材料完全腐蚀掉离子注入层。
通过抛光使腐蚀的表面平坦。
因此，在蓝宝石衬底上形成0.4μm厚的单晶Si层。在整个层上测量100个点处形成的单晶Si层的厚度，发现层厚的均匀度为402nm±12nm。
通过原子间力显微镜测量，就50μm见方区域的平均平方粗糙度而论，表面粗糙度约为0.2nm。这与商业用Si晶片的级别相同。
没有发现有附加的晶体缺陷引入到Si层，用透射电子显微镜观察剖面发现具有优良的结晶性。
也用49％的氢氟酸和30％过氧化氢水溶液的混合物同时搅拌选择性地腐蚀留在第一衬底上的离子注入层。再对衬底进行如氢气退火和表面抛光的表面处理。因此，衬底可作为第一衬底再次使用。实例6
在单晶Si衬底(第一衬底)上，在以下生长条件下，通过CVD(化学汽相淀积)外延生长0.60μm厚的单晶Si。
源气：SiH2Cl2/H2
气体流速：0.5/180L/min
气压：80Torr
温度：950℃
生长速度：0.30μm/min
在该外延Si层的表面上，通过热氧化形成厚度为200nm的SiO2层。然后通过SiO2表面层以70keV注入H+，剂量为5×1016cm-2。
单独地，提供玻璃衬底(第二衬底)。对第一衬底的SiO2层表面和第二衬底表面进行等离子处理，并用水洗。使两个表面相互接触，将粘接的表面在600℃下退火。通过退火，在离子注入的投影射程附近，粘接的衬底分成两个薄片。采用49％的氢氟酸和30％过氧化氢水溶液的混合物并搅拌选择性地腐蚀第二衬底的表面。因此，用剩余未腐蚀的单晶Si作为腐蚀中止材料完全腐蚀掉离子注入层。
通过抛光使腐蚀的表面平坦。
因此，在透明的玻璃衬底上形成0.5μm厚的单晶Si层。在整个层上测量100个点处形成的单晶Si层的厚度，发现层厚的均匀度为501nm±15nm。
通过原子间力显微镜测量，就50μm见方区域的平均平方粗糙度而论，表面粗糙度约为0.2nm。这与商业用Si晶片的级别相同。
没有发现有附加的晶体缺陷引入到Si层，用透射电子显微镜观察剖面发现具有优良的结晶性。
也用49％的氢氟酸和30％过氧化氢水溶液的混合物同时搅拌选择性地腐蚀第一衬底上的离子注入层。再对衬底进行如氢气退火和表面抛光的表面处理。因此，衬底可作为第一衬底再次使用。实例7
在单晶Si衬底(第一衬底)上，在以下生长条件下，通过MOCVD(金属有机化学汽相淀积)外延生长0.50μm厚的单晶GaAs。
源气：TMG/AsH3/H2
气压：80Torr
温度：700℃
在该GaAs层的表面上，形成厚度为50nm的SiO2层。然后通过表面SiO2层以60keV注入H+，剂量为5×1016cm-2。
第一衬底的SiO2层表面与另一个Si衬底(第二衬底)的表面相接触，粘接的衬底在600℃下退火。通过退火，在离子注入的投影射程附近，粘接的衬底分成两个薄片。由于离子注入层的多孔性，分离的衬底表面很粗糙。采用1，2-乙二胺、邻苯二酚，和水的混合物(混合比例＝17ml∶3g∶8ml)选择性地腐蚀第二衬底的表面。因此，用剩余未腐蚀的单晶GaAs作为腐蚀中止材料完全除去离子注入层和残留的第一Si衬底。
因此，0.5μm厚的单晶GaAs层形成在Si衬底上。在整个层上测量100个点处形成的单晶GaAs层的厚度，发现层厚的均匀度为504nm±16nm。
通过原子间力显微镜测量，就50μm见方区域的平均平方粗糙度而论，表面粗糙度约为0.3nm。这与商业用GaAs晶片的级别相同。
没有发现外延生长后有附加的晶体缺陷引入到GaAs层，用透射电子显微镜观察剖面发现具有优良的结晶性。
也用49％的氢氟酸和30％过氧化氢水溶液的混合物同时搅拌选择性地腐蚀留在第一衬底上的离子注入层。再对衬底进行如氢气退火和表面抛光的表面处理。因此，衬底可作为第一衬底，或第二衬底再次使用。实例8
在单晶Si衬底(第一衬底)上，通过MOCVD(金属有机化学汽相淀积)外延生长0.7μm厚的单晶InP。
在该InP层的表面上，形成厚度为50nm的SiO2层。然后通过SiO2表面层以80keV注入H+，剂量为5×1016cm-2。
第一衬底的SiO2层表面与另一个Si衬底(第二衬底)的表面相接触，在600℃下退火。通过退火，在离子注入的投影射程附近，粘接的衬底分成两个薄片。由于离子注入层的多孔性，分离的衬底表面很粗糙。采用49％的氢氟酸和30％过氧化氢水溶液的混合物并搅拌选择性地腐蚀第二衬底的表面。因此，用剩余未腐蚀的单晶InP作为腐蚀中止材料完全腐蚀掉离子注入层和剩余的第一Si衬底。
因此，在单晶Si层上形成0.5μm厚的单晶InP层。在整个层上测量100个点处形成的单晶InP层的厚度，发现层厚的均匀度为704nm±23nm。
通过原子间力显微镜测量，就50μm见方区域的平均平方粗糙度而论，表面粗糙度约为0.3nm。这与商业用InP晶片的级别相同。
没有发现外延生长后有附加的晶体缺陷引入到InP层，用透射电子显微镜观察剖面发现具有优良的结晶性。
也用49％的氢氟酸和30％过氧化氢水溶液的混合物同时搅拌选择性地腐蚀留在第一衬底上的离子注入层。再对衬底进行如氢气退火和表面抛光的表面处理。因此，衬底可作为第一衬底，或第二衬底再次使用。实例9
在单晶Si衬底(第一衬底)上，在以下生长条件下，通过CVD(化学汽相淀积)外延生长0.30μm厚的单晶Si。
源气：SiH2Cl2/H2
气体流速：0.5/180L/min
气压：80Torr
温度：950℃
生长速度：0.30μm/min
在该外延Si层的表面上，通过热氧化形成厚度为200nm的SiO2层。然后通过表面SiO2层以80keV注入H+，剂量为5×1016cm-2。
SiO2层表面与另一个Si衬底(第二衬底)的表面相接触，在600℃下退火。通过退火，在离子注入的投影射程附近，粘接的衬底分成两个薄片。采用49％的氢氟酸和30％过氧化氢水溶液的混合物并搅拌选择性地腐蚀第二衬底的表面。因此，用剩余未腐蚀的单晶Si作为腐蚀中止材料完全腐蚀掉离子注入层。
因此，0.2μm厚的单晶Si层形成在Si氧化层上。在整个层上测量100个点处形成的单晶Si层的厚度，发现层厚的均匀度为201nm±6nm。
该衬底在氢气气氛中在1100℃下热处理一小时。通过原子间力显微镜测量，就50μm见方区域的平均平方粗糙度而论，表面粗糙度约为0.2nm。这与商业用Si晶片的级别相同。
没有发现有附加的晶体缺陷引入到Si层，用透射电子显微镜观察剖面发现具有优良的结晶性。
也用49％的氢氟酸和30％过氧化氢水溶液的混合物同时搅拌选择性地腐蚀留在第一衬底上的离子注入层。再对衬底进行如氢气退火和表面抛光的表面处理。因此，衬底可作为第一衬底，或第二衬底再次使用。实例10
在单晶Si衬底(第一衬底)上，在以下生长条件下，通过CVD(化学汽相淀积)外延生长0.30μm厚的单晶Si。
源气：SiH2Cl2/H2
气体流速：0.5/180L/min
气压：80Torr
温度：950℃
生长速度：0.30μm/min
在该外延Si层的表面上，通过热氧化形成厚度为200nm的SiO2层。然后通过SiO2表面层以40keV注入H+，剂量为5×1016cm-2。
SiO2层表面与另一个Si衬底(第二衬底)的表面相接触。
从第一衬底的反面除去氧化膜后，从第一衬底侧用CO2激光器照射整个晶片表面。CO2激光在粘接界面被200nm厚的SiO2层吸收，使突变温度(abrupt temperature)升高，通过在离子注入的投影射程附近进入两个薄片的热应力，将粘接的衬底分离。激光束可以是连续的脉冲式。
采用49％的氢氟酸和30％过氧化氢水溶液的混合物并搅拌选择性地腐蚀第二衬底的表面。因此，用剩余未腐蚀的单晶Si作为腐蚀中止材料完全腐蚀掉离子注入层。
因此，0.2μm厚的单晶Si层形成在Si氧化层上。在整个层上测量100个点处形成的单晶Si层的厚度，发现层厚的均匀度为201nm±6nm。
该衬底在氢气气氛中在1100℃下热处理一小时。通过原子间力显微镜测量，就50μm见方区域的平均平方粗糙度而论，表面粗糙度约为0.2nm。这与商业用Si晶片的级别相同。
没有发现有附加的晶体缺陷引入到Si层，用透射电子显微镜观察剖面发现具有优良的结晶性。
也用49％的氢氟酸和30％过氧化氢水溶液的混合物同时搅拌选择性地腐蚀留在第一衬底上的离子注入层。再对衬底进行如氢气退火和表面抛光的表面处理。因此，衬底可作为第一衬底，或第二衬底再次使用。实例11
在单晶Si衬底(第一衬底)上，在以下生长条件下，通过CVD(化学汽相淀积)外延生长0.30μm厚的单晶Si。
源气：SiH2Cl2/H2
气体流速：0.5/180L/min
气压：80Torr
温度：950℃
生长速度：0.30μm/min
在该外延Si层的表面上，通过热氧化形成厚度为200nm的SiO2层。然后通过SiO2表面层以40keV注入H+，剂量为5×1016cm-2。
SiO2层表面与另一个Si衬底(第二衬底)的表面相接触。通过腐蚀粘接晶片的端面，SiO2层端和外延层端剥离，离子注入层端露出。
在1000℃下对粘接的晶片进行高温氧化。因此，在离子注入层处10小时内两个粘接的衬底完全分离。发现晶片周边部分的附着面已变为SiO2，中心部分几乎不变。
采用49％的氢氟酸和30％过氧化氢水溶液的混合物并搅拌选择性地腐蚀第二衬底的表面。因此，用剩余未腐蚀的单晶Si作为腐蚀中止材料完全腐蚀掉离子注入层。
因此，0.2μm厚的单晶Si层形成在Si氧化层上。在整个层上测量100个点处形成的单晶Si层的厚度，发现层厚的均匀度为201nm±6nm。
该衬底在氢气气氛中在1100℃下热处理一小时。通过原子间力显微镜测量，就50μm见方区域的平均平方粗糙度而论，表面粗糙度约为0.2nm。这与商业用Si晶片的级别相同。
没有发现有附加的晶体缺陷引入到Si层，用透射电子显微镜观察剖面发现具有优良的结晶性。
也用49％的氢氟酸和30％过氧化氢水溶液的混合物同时搅拌选择性地腐蚀留在第一衬底上的离子注入层。再对衬底进行如氢气退火和表面抛光的表面处理。因此，衬底可作为第一衬底，或第二衬底再次使用。实例12
在单晶Si衬底(第一衬底)上，在以下生长条件下，通过CVD(化学汽相淀积)外延生长0.30μm厚的单晶Si。
源气：SiH2Cl2/H2
气体流速：0.5/180L/min
气压：80Torr
温度：950℃
生长速度：0.30μm/min
在该外延Si层的表面上，通过热氧化形成厚度为200nm的SiO2层。然后通过表面SiO2层以40keV注入H+，剂量为5×1016cm-2。
单独地，提供另一个Si衬底(第二衬底)。对第一衬底的SiO2层表面和第二衬底表面进行等离子处理，并用水洗。使两个表面相互接触，将粘接的表面在300℃下热处理一小时，以增加衬底粘接的强度。通过从周边楔入粘接衬底中，在离子注入的投影射程附近，粘接的衬底分成两个薄片。由于离子注入层的多孔性，分离的衬底表面很粗糙。采用49％的氢氟酸和30％过氧化氢水溶液的混合物并搅拌选择性地腐蚀第二衬底的表面。因此，用剩余未腐蚀的单晶Si作为腐蚀中止材料完全除去离子注入层。
因此，0.2μm厚的单晶Si层形成在Si氧化层上。在整个层上测量100个点处形成的单晶Si层的厚度，发现层厚的均匀度为201nm±6nm。
该衬底在氢气气氛中在1100℃下热处理一小时。通过原子间力显微镜测量，就50μm见方区域的平均平方粗糙度而论，表面粗糙度约为0.2nm。这与商业用Si晶片的级别相同。
没有发现有附加的晶体缺陷引入到Si层，用透射电子显微镜观察剖面发现具有优良的结晶性。
也用49％的氢氟酸和30％过氧化氢水溶液的混合物同时搅拌选择性地腐蚀留在第一衬底上的离子注入层。再对衬底进行如氢气退火和表面抛光的表面处理。因此，衬底可作为第一衬底，或第二衬底再次使用。实例13
在单晶Si衬底(第一衬底)上，在以下生长条件下，通过CVD(化学汽相淀积)外延生长0.30μm厚的单晶Si。
源气：SiH2C2/H2
气体流速：0.5/180L/min
气压：80Torr
温度：950℃
生长速度：0.30μm/min
在该外延Si层的表面上，通过热氧化形成厚度为200nm的SiO2层。然后通过SiO2表面层以40keV注入H+，剂量为5×1016cm-2。
单独地，提供另一个Si衬底(第二衬底)。对第一衬底的SiO2层表面和第二衬底表面进行等离子处理，并用水洗。使两个表面相互接触，将粘接的表面在300℃下热处理一小时，以增加衬底粘接的强度。通过对粘接衬底使用剪切力，在离子注入的投影射程附近，粘接的衬底分成两个薄片。采用49％的氢氟酸和30％过氧化氢水溶液的混合物并搅拌选择性地腐蚀第二衬底的表面。因此，用剩余未腐蚀的单晶Si作为腐蚀中止材料完全腐蚀掉离子注入层。
因此，0.2μm厚的单晶Si层形成在Si氧化层上。在整个层上测量100个点处形成的单晶Si层的厚度，发现层厚的均匀度为201nm±6nm。
该衬底在氢气气氛中在1100℃下热处理一小时。通过原子间力显微镜测量，就50μm见方区域的平均平方粗糙度而论，表面粗糙度约为0.2nm。这与商业用Si晶片的级别相同。
没有发现有附加的晶体缺陷引入到Si层，用透射电子显微镜观察剖面发现具有优良的结晶性。
也用49％的氢氟酸和30％过氧化氢水溶液的混合物同时搅拌选择性地腐蚀留在第一衬底上的离子注入层。再对衬底进行如氢气退火和表面抛光的表面处理。因此，衬底可作为第一衬底，或第二衬底再次使用。
对于作为第一衬底再次使用，用外延层生长补充晶片的厚度减少。因此，可以半永久地使用衬底。在第二次或以后的使用中，外延层的厚度不是0.30μm，而是相应于厚度的减少，离子注入层形成在外延层内。实例14
在单晶Si衬底(第一衬底)的主表面上，H+的注入能量为10keV，剂量为5×1016cm-2。在以下生长条件下，在相同的面上，通过CVD(化学汽相淀积)外延生长0.30μm厚的单晶Si。
源气：SiH2Cl2/H2
气体流速：0.5/180L/min
气压：80Torr
温度：950℃
生长速度：0.30μm/min
在该外延Si层的表面上，形成厚度为200nm的SiO2层。
第一衬底的SiO2层表面与另一个Si衬底(第二衬底)的表面相接触，粘接的衬底在600℃下退火。通过退火，在离子注入的投影射程附近，粘接的衬底分成两个薄片。
由于离子注入层的多孔性，分离的衬底表面很粗糙。采用49％的氢氟酸和30％过氧化氢水溶液的混合物并搅拌选择性地腐蚀第二衬底的表面。因此，用剩余未腐蚀的单晶Si作为腐蚀中止材料完全腐蚀掉离子注入层。此外，对应于离子注入深度的余下的第一衬底通过腐蚀除去。
因此，0.2μm厚的单晶Si层形成在Si氧化层上。在整个层上测量100个点处形成的单晶Si层的厚度，发现层厚的均匀度为201nm±7nm。
该衬底在氢气气氛中在1100℃下热处理一小时。通过原子间力显微镜测量，就50μm见方区域的平均平方粗糙度而论，表面粗糙度约为0.2nm。这与商业用Si晶片的级别相同。
没有发现有附加的晶体缺陷引入到Si层，用透射电子显微镜观察剖面发现具有优良的结晶性。
也用49％的氢氟酸和30％过氧化氢水溶液的混合物同时搅拌选择性地腐蚀留在第一衬底上的离子注入层。再对衬底进行如氢气退火和表面抛光的表面处理。因此，衬底可作为第一衬底，或第二衬底再次使用。实例15
在单晶Si衬底(第一衬底)的一个主表面上，在以下生长条件下，通过CVD(化学汽相淀积)外延生长0.50μm厚的单晶Si。
源气：SiH2Cl2/H2
气体流速：0.5/180L/min
气压：80Torr
温度：950℃
生长速度：0.30μm/min
在生长期间，加入掺杂气体得到n+Si/n-Si/Si的衬底结构。
在该外延Si层的表面上，通过热氧化形成厚度为200nm的SiO2层。然后通过SiO2表面层以40keV注入H+，剂量为5×1016cm-2。
第一衬底的SiO2层表面与另一个Si衬底(第二衬底)的表面相接触，衬底在600℃下退火。通过退火，在离子注入的投影射程附近，粘接的衬底分成两个薄片。
采用49％的氢氟酸和30％过氧化氢水溶液的混合物并搅拌选择性地腐蚀第二衬底的表面。因此，用剩余未腐蚀的单晶Si作为腐蚀中止材料完全腐蚀除去离子注入层。
因此，0.2μm厚含有掩埋的n+层的单晶Si层形成在Si氧化层上。在整个层上测量100个点处形成的单晶Si层的厚度，发现厚度的均匀度为201nm±6nm。
该衬底在氢气气氛中在1100℃下热处理一小时。通过原子间力显微镜测量，就50μm见方区域的平均平方粗糙度而论，表面粗糙度约为0.2nm。这与商业用Si晶片的级别相同。
没有发现有附加的晶体缺陷引入到Si层，用透射电子显微镜观察剖面发现具有优良的结晶性。
也用49％的氢氟酸和30％过氧化氢水溶液的混合物同时搅拌选择性地腐蚀留在第一衬底上的离子注入层。再对衬底进行如氢气退火和表面抛光的表面处理。因此，衬底可作为第一衬底，或第二衬底再次使用。实例16
在单晶Si衬底(第一衬底)的一个主表面上，在以下生长条件下，通过CVD(化学汽相淀积)外延生长0.30μm厚的单晶Si。
源气：SiH2Cl2/H2
气体流速：0.5/180L/min
气压：80Torr
温度：950℃
生长速度：0.30μm/min
在生长期间，加入掺杂气体得到n+Si/n-Si/Si的衬底结构。
在该外延Si层的表面上，通过热氧化形成厚度为50nm的SiO2层。然后通过SiO2以40keV注入H+，剂量为5×1016cm-2。
第一衬底的SiO2层表面与其上有500nm厚的SiO2层的另一个Si衬底(第二衬底)的表面相接触，衬底在600℃下退火。通过退火，在离子注入的投影射程附近，粘接的衬底分成两个薄片。采用49％的氢氟酸和30％过氧化氢水溶液的混合物并搅拌选择性地腐蚀第二衬底的表面。因此，用剩余未腐蚀的单晶Si作为腐蚀中止材料完全腐蚀除去离子注入层。
因此，0.29μm厚含有掩埋的n+层的单晶Si层形成在Si氧化层上。在整个层上测量100个点处形成的单晶Si层的厚度，发现厚度的均匀度为291nm±9nm。
该衬底在氢气气氛中在1100℃下热处理一小时。通过原子间力显微镜测量，就50μm见方区域的平均平方粗糙度而论，表面粗糙度约为0.2nm。这与商业用Si晶片的级别相同。
没有发现有附加的晶体缺陷引入到Si层，用透射电子显微镜观察剖面发现具有优良的结晶性。
也用49％的氢氟酸和30％过氧化氢水溶液的混合物同时搅拌选择性地腐蚀留在第一衬底上的离子注入层。再对衬底进行如氢气退火和表面抛光的表面处理。因此，衬底可作为第一衬底，或第二衬底再次使用。实例17
用与实例1到16相同的方式处理第一衬底的两个面制备半导体产品。

Claims (34)

1.一种制造半导体产品的工艺，包括以下步骤：制备包括硅衬底的第一衬底，无孔半导体层形成在硅衬底上，在硅衬底和无孔半导体层中的至少一层内形成离子注入层；将第一衬底粘接到第二衬底上得到无孔半导体层置于其内的多层结构，在离子注入层处分离多层结构；并除去留在分离的第二衬底上的离子注入层。
2.一种制造半导体产品的工艺，包括以下步骤：制备包括硅衬底的第一衬底，将无孔半导体层形成在硅衬底上，在硅衬底和无孔半导体层中的至少一层内形成离子注入层；将第一衬底粘接到第二衬底上得到无孔半导体层置于其内的多层结构；在离子注入层处分离多层结构；除去留在分离的第二衬底上的离子注入层；除去留下的离子注入层后，再次将第一衬底作为第一衬底材料使用。
3.一种制造半导体产品的工艺，包括以下步骤：制备包括硅衬底的第一衬底，将无孔半导体层形成在硅衬底上，在硅衬底和无孔半导体层中的至少一层内形成离子注入层；将第一衬底粘接到第二衬底上得到无孔半导体层置于其内的多层结构；在离子注入层处分离多层结构；除去留在分离的第二衬底上的离子注入层；从其上除去留下的离子注入层后，再次将第一衬底作为第二衬底材料使用。
4.根据权利要求1-3中的任意一个制造半导体产品的工艺，其中在硅衬底上形成无孔半导体层后形成离子注入层。
5.根据权利要求1-3中的任意一个制造半导体产品的工艺，其中在硅衬底上形成无孔半导体层和在无孔半导体层上形成绝缘膜后形成离子注入层。
6.根据权利要求1-3中的任意一个制造半导体产品的工艺，其中离子注入层用选自稀有气体元素、氢和氮的组中的离子元素形成。
7.根据权利要求6的制造半导体产品的工艺，其中离子的注入剂量控制在1016-1017/cm2的范围内。
8.根据权利要求1-3中的任意一个制造半导体产品的工艺，其中离子注入层的厚度控制不大于500埃。
9.根据权利要求8的制造半导体产品的工艺，其中离子注入层的厚度控制不大于200埃。
10.根据权利要求1-3中的任意一个制造半导体产品的工艺，其中对离子注入层施加外力将多层结构分开。
11.根据权利要求10的制造半导体产品的工艺，其中通过与衬底表面垂直的方向按压、通过与衬底表面垂直的方向拉离，或通过加剪切力施加外力。
12.根据权利要求1-3中的任意一个制造半导体产品的工艺，其中多层结构是通过露出在多层结构的边缘的离子注入层并随后氧化粘接的衬底分离的。
13.根据权利要求1-3中的任意一个制造半导体产品的工艺，其中多层结构是通过加热多层结构分离的。
14.根据权利要求13的制造半导体产品的工艺，其中加热整个多层结构。
15.根据权利要求13的制造半导体产品的工艺，其中加热部分多层结构。
16.根据权利要求15的制造半导体产品的工艺，其中通过激光照射进行加热。
17.根据权利要求16的制造半导体产品的工艺，其中激光器为二氧化碳器。
18.根据权利要求15的制造半导体产品的工艺，其中通过施加电流进行加热。
19.根据权利要求1-3中的任意一个制造半导体产品的工艺，其中无孔半导体层包括单晶硅层。
20.根据权利要求19的制造半导体产品的工艺，其中单晶硅层由外延生长形成。
21.根据权利要求19的制造半导体产品的工艺，其中在单晶硅层的表面上形成氧化硅层构成第一衬底。
22.根据权利要求21的制造半导体产品的工艺，其中氧化硅层由热氧化形成。
23.根据权利要求1-3中的任意一个制造半导体产品的工艺，其中无孔半导体层包括化合物半导体层。
24.根据权利要求23的制造半导体产品的工艺，其中化合物半导体为单晶。
25.根据权利要求1-3中的任意一个制造半导体产品的工艺，其中第二衬底包括单晶硅衬底。
26.根据权利要求1-3中的任意一个制造半导体产品的工艺，其中第二衬底为氧化膜形成于其上的单晶硅衬底。
27.根据权利要求1-3中的任意一个制造半导体产品的工艺，其中第二衬底为透光衬底。
28.根据权利要求27的制造半导体产品的工艺，其中透光衬底为玻璃衬底。
29.根据权利要求1-3中的任意一个制造半导体产品的工艺，其中粘接衬底的步骤是通过将第一衬底与第二衬底相互紧密接触进行的。
30.根据权利要求1-3中的任意一个制造半导体产品的工艺，其中粘接衬底的步骤是通过阳极粘接、按压，或热处理进行的。
31.根据权利要求1-3中的任意一个制造半导体产品的工艺，其中通过抛光除去离子注入层。
32.根据权利要求1-3中的任意一个制造半导体产品的工艺，其中通过腐蚀除去离子注入层。
33.根据权利要求32的制造半导体产品的工艺，其中用氢氟酸进行腐蚀。
34.一种半导体产品，根据以上权利要求1-33的方法制造。
CN97122707A 1996-11-15 1997-11-14 制造半导体产品的工艺 Expired - Fee Related CN1079989C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP304541/96 1996-11-15
JP30454196 1996-11-15

Publications (2)

Publication Number Publication Date
CN1183635A true CN1183635A (zh) 1998-06-03
CN1079989C CN1079989C (zh) 2002-02-27

Family

ID=17934251

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97122707A Expired - Fee Related CN1079989C (zh) 1996-11-15 1997-11-14 制造半导体产品的工艺

Country Status (12)

Country Link
US (1) US5966620A (zh)
EP (1) EP0843344B1 (zh)
KR (1) KR100279332B1 (zh)
CN (1) CN1079989C (zh)
AT (1) ATE212476T1 (zh)
AU (1) AU722796B2 (zh)
CA (1) CA2221100C (zh)
DE (1) DE69710031T2 (zh)
ES (1) ES2171252T3 (zh)
MY (1) MY124554A (zh)
SG (1) SG65697A1 (zh)
TW (1) TW483162B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100433257C (zh) * 2004-01-15 2008-11-12 野田优 制造单晶薄膜的方法
CN101207009B (zh) * 2006-12-18 2011-05-18 信越化学工业株式会社 Soi基板的制造方法
WO2015085679A1 (zh) * 2013-12-09 2015-06-18 京东方科技集团股份有限公司 承载基板和柔性显示器件制作方法
CN106992140A (zh) * 2016-01-20 2017-07-28 沈阳硅基科技有限公司 一种采用激光裂片技术制备soi硅片的方法
CN109148317A (zh) * 2017-06-15 2019-01-04 沈阳硅基科技有限公司 用于激光裂片技术制备soi硅片的机台
CN109904065A (zh) * 2019-02-21 2019-06-18 中国科学院上海微系统与信息技术研究所 异质结构的制备方法
CN111799365A (zh) * 2020-06-29 2020-10-20 中国科学院上海微系统与信息技术研究所 基于同一衬底制备不同厚度薄膜的方法及其结构、及应用器件
CN112655083A (zh) * 2018-04-27 2021-04-13 环球晶圆股份有限公司 促进从半导体施体衬底的层转移的光辅助薄片形成
CN113764542A (zh) * 2021-08-31 2021-12-07 天津大学 一种氦离子注入提升硅基探测器红外响应的方法

Families Citing this family (173)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0694960B1 (en) * 1994-07-25 2002-07-03 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe Process for the localized reduction of the lifetime of charge carriers
TW374196B (en) 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
US6756289B1 (en) 1996-12-27 2004-06-29 Canon Kabushiki Kaisha Method of producing semiconductor member and method of producing solar cell
EP0851513B1 (en) * 1996-12-27 2007-11-21 Canon Kabushiki Kaisha Method of producing semiconductor member and method of producing solar cell
SG71094A1 (en) * 1997-03-26 2000-03-21 Canon Kk Thin film formation using laser beam heating to separate layers
CA2233096C (en) 1997-03-26 2003-01-07 Canon Kabushiki Kaisha Substrate and production method thereof
CA2233127C (en) 1997-03-27 2004-07-06 Canon Kabushiki Kaisha Method and apparatus for separating composite member using fluid
JPH10275905A (ja) * 1997-03-31 1998-10-13 Mitsubishi Electric Corp シリコンウェーハの製造方法およびシリコンウェーハ
US5994207A (en) 1997-05-12 1999-11-30 Silicon Genesis Corporation Controlled cleavage process using pressurized fluid
AU7685198A (en) * 1997-05-12 1998-12-08 Silicon Genesis Corporation A controlled cleavage process
US6291313B1 (en) 1997-05-12 2001-09-18 Silicon Genesis Corporation Method and device for controlled cleaving process
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US8835282B2 (en) * 1997-05-12 2014-09-16 Silicon Genesis Corporation Controlled process and resulting device
US20070122997A1 (en) * 1998-02-19 2007-05-31 Silicon Genesis Corporation Controlled process and resulting device
JPH1126733A (ja) 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器
US6548382B1 (en) 1997-07-18 2003-04-15 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
JPH11168106A (ja) * 1997-09-30 1999-06-22 Fujitsu Ltd 半導体基板の処理方法
JP3451908B2 (ja) * 1997-11-05 2003-09-29 信越半導体株式会社 Ｓｏｉウエーハの熱処理方法およびｓｏｉウエーハ
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
FR2773261B1 (fr) * 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
SG87916A1 (en) * 1997-12-26 2002-04-16 Canon Kk Sample separating apparatus and method, and substrate manufacturing method
US6171982B1 (en) * 1997-12-26 2001-01-09 Canon Kabushiki Kaisha Method and apparatus for heat-treating an SOI substrate and method of preparing an SOI substrate by using the same
JP3697106B2 (ja) 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
US6331208B1 (en) * 1998-05-15 2001-12-18 Canon Kabushiki Kaisha Process for producing solar cell, process for producing thin-film semiconductor, process for separating thin-film semiconductor, and process for forming semiconductor
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6291326B1 (en) 1998-06-23 2001-09-18 Silicon Genesis Corporation Pre-semiconductor process implant and post-process film separation
US6423614B1 (en) * 1998-06-30 2002-07-23 Intel Corporation Method of delaminating a thin film using non-thermal techniques
JP3358550B2 (ja) * 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP3385972B2 (ja) * 1998-07-10 2003-03-10 信越半導体株式会社 貼り合わせウェーハの製造方法および貼り合わせウェーハ
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
DE19837944A1 (de) * 1998-08-21 2000-02-24 Asea Brown Boveri Verfahren zur Fertigung eines Halbleiterbauelements
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000164905A (ja) * 1998-09-22 2000-06-16 Canon Inc 光電変換装置の製造方法とその製造装置
EP0989616A3 (en) * 1998-09-22 2006-05-10 Canon Kabushiki Kaisha Method and apparatus for producing photoelectric conversion device
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
KR100312820B1 (ko) * 1998-10-17 2002-02-19 한상배 발효슬러지를이용하는고도하폐수처리방법
KR100314744B1 (ko) * 1998-10-17 2002-02-19 한상배 유기성폐기물을이용하는질소·인제거방법
JP2000349264A (ja) 1998-12-04 2000-12-15 Canon Inc 半導体ウエハの製造方法、使用方法および利用方法
US6331473B1 (en) * 1998-12-29 2001-12-18 Seiko Epson Corporation SOI substrate, method for making the same, semiconductive device and liquid crystal panel using the same
US20040229443A1 (en) * 1998-12-31 2004-11-18 Bower Robert W. Structures, materials and methods for fabrication of nanostructures by transposed split of ion cut materials
EP1039513A3 (en) * 1999-03-26 2008-11-26 Canon Kabushiki Kaisha Method of producing a SOI wafer
US6881644B2 (en) * 1999-04-21 2005-04-19 Silicon Genesis Corporation Smoothing method for cleaved films made using a release layer
US6171965B1 (en) 1999-04-21 2001-01-09 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
US6204151B1 (en) * 1999-04-21 2001-03-20 Silicon Genesis Corporation Smoothing method for cleaved films made using thermal treatment
US6287941B1 (en) 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
FR2795866B1 (fr) * 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'une membrane mince et structure a membrane ainsi obtenue
US6263941B1 (en) 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
US6242324B1 (en) * 1999-08-10 2001-06-05 The United States Of America As Represented By The Secretary Of The Navy Method for fabricating singe crystal materials over CMOS devices
US6500732B1 (en) 1999-08-10 2002-12-31 Silicon Genesis Corporation Cleaving process to fabricate multilayered substrates using low implantation doses
US6221740B1 (en) 1999-08-10 2001-04-24 Silicon Genesis Corporation Substrate cleaving tool and method
JP2003506883A (ja) * 1999-08-10 2003-02-18 シリコン ジェネシス コーポレイション 低打ち込みドーズ量を用いて多層基板を製造するための劈開プロセス
US6653209B1 (en) 1999-09-30 2003-11-25 Canon Kabushiki Kaisha Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device
JP3943782B2 (ja) * 1999-11-29 2007-07-11 信越半導体株式会社 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ
TW508690B (en) 1999-12-08 2002-11-01 Canon Kk Composite member separating method, thin film manufacturing method, and composite member separating apparatus
US6544862B1 (en) * 2000-01-14 2003-04-08 Silicon Genesis Corporation Particle distribution method and resulting structure for a layer transfer process
FR2811807B1 (fr) * 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
JP3556916B2 (ja) * 2000-09-18 2004-08-25 三菱電線工業株式会社 半導体基材の製造方法
FR2817395B1 (fr) 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2894990B1 (fr) * 2005-12-21 2008-02-22 Soitec Silicon On Insulator Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede
US6420243B1 (en) * 2000-12-04 2002-07-16 Motorola, Inc. Method for producing SOI wafers by delamination
US6887753B2 (en) * 2001-02-28 2005-05-03 Micron Technology, Inc. Methods of forming semiconductor circuitry, and semiconductor circuit constructions
US6699770B2 (en) 2001-03-01 2004-03-02 John Tarje Torvik Method of making a hybride substrate having a thin silicon carbide membrane layer
FR2823596B1 (fr) * 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
DE10131249A1 (de) * 2001-06-28 2002-05-23 Wacker Siltronic Halbleitermat Verfahren zur Herstellung eines Films oder einer Schicht aus halbleitendem Material
US6555451B1 (en) 2001-09-28 2003-04-29 The United States Of America As Represented By The Secretary Of The Navy Method for making shallow diffusion junctions in semiconductors using elemental doping
FR2830983B1 (fr) * 2001-10-11 2004-05-14 Commissariat Energie Atomique Procede de fabrication de couches minces contenant des microcomposants
US6593212B1 (en) 2001-10-29 2003-07-15 The United States Of America As Represented By The Secretary Of The Navy Method for making electro-optical devices using a hydrogenion splitting technique
US7084046B2 (en) 2001-11-29 2006-08-01 Shin-Etsu Handotai Co., Ltd. Method of fabricating SOI wafer
JP2003168789A (ja) * 2001-11-29 2003-06-13 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
JP2003204048A (ja) 2002-01-09 2003-07-18 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
US6562127B1 (en) 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
US6607969B1 (en) 2002-03-18 2003-08-19 The United States Of America As Represented By The Secretary Of The Navy Method for making pyroelectric, electro-optical and decoupling capacitors using thin film transfer and hydrogen ion splitting techniques
JP3968566B2 (ja) * 2002-03-26 2007-08-29 日立電線株式会社 窒化物半導体結晶の製造方法及び窒化物半導体ウエハ並びに窒化物半導体デバイス
US6767749B2 (en) 2002-04-22 2004-07-27 The United States Of America As Represented By The Secretary Of The Navy Method for making piezoelectric resonator and surface acoustic wave device using hydrogen implant layer splitting
KR100511656B1 (ko) * 2002-08-10 2005-09-07 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼
US7008857B2 (en) * 2002-08-26 2006-03-07 S.O.I.Tec Silicon On Insulator Technologies S.A. Recycling a wafer comprising a buffer layer, after having separated a thin layer therefrom
CN100557785C (zh) * 2002-08-26 2009-11-04 S.O.I.Tec绝缘体上硅技术公司 具有缓冲结构的晶片的再循环
EP1396883A3 (en) * 2002-09-04 2005-11-30 Canon Kabushiki Kaisha Substrate and manufacturing method therefor
JP2004103600A (ja) * 2002-09-04 2004-04-02 Canon Inc 基板及びその製造方法
JP2004103855A (ja) * 2002-09-10 2004-04-02 Canon Inc 基板及びその製造方法
JP2004103946A (ja) * 2002-09-11 2004-04-02 Canon Inc 基板及びその製造方法
US8187377B2 (en) 2002-10-04 2012-05-29 Silicon Genesis Corporation Non-contact etch annealing of strained layers
US7176108B2 (en) * 2002-11-07 2007-02-13 Soitec Silicon On Insulator Method of detaching a thin film at moderate temperature after co-implantation
FR2847075B1 (fr) * 2002-11-07 2005-02-18 Commissariat Energie Atomique Procede de formation d'une zone fragile dans un substrat par co-implantation
FR2848336B1 (fr) * 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
KR100504180B1 (ko) * 2003-01-29 2005-07-28 엘지전자 주식회사 질화물 화합물 반도체의 결정성장 방법
US20050124137A1 (en) * 2003-05-07 2005-06-09 Canon Kabushiki Kaisha Semiconductor substrate and manufacturing method therefor
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
US7538010B2 (en) * 2003-07-24 2009-05-26 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating an epitaxially grown layer
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
WO2005041249A2 (en) 2003-10-28 2005-05-06 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing optical film
US7542197B2 (en) * 2003-11-01 2009-06-02 Silicon Quest Kabushiki-Kaisha Spatial light modulator featured with an anti-reflective structure
KR101095293B1 (ko) 2003-11-28 2011-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 제조 방법
US7772087B2 (en) * 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
ATE511210T1 (de) * 2004-06-10 2011-06-15 Soitec Silicon On Insulator Verfahren für das herstellen eines soi wafers
CN101027768B (zh) * 2004-09-21 2010-11-03 S.O.I.Tec绝缘体上硅技术公司 根据避免气泡形成和限制粗糙度的条件来进行共注入步骤的薄层转移方法
US7402520B2 (en) * 2004-11-26 2008-07-22 Applied Materials, Inc. Edge removal of silicon-on-insulator transfer wafer
US7282425B2 (en) * 2005-01-31 2007-10-16 International Business Machines Corporation Structure and method of integrating compound and elemental semiconductors for high-performance CMOS
JP2008535232A (ja) * 2005-03-29 2008-08-28 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 完全ハイブリッドｓｏｉ型多層構造
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
FR2886051B1 (fr) 2005-05-20 2007-08-10 Commissariat Energie Atomique Procede de detachement d'un film mince
US7262112B2 (en) * 2005-06-27 2007-08-28 The Regents Of The University Of California Method for producing dislocation-free strained crystalline films
US7626246B2 (en) 2005-07-26 2009-12-01 Amberwave Systems Corporation Solutions for integrated circuit integration of alternative active area materials
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
US7638842B2 (en) 2005-09-07 2009-12-29 Amberwave Systems Corporation Lattice-mismatched semiconductor structures on insulators
US20070054467A1 (en) * 2005-09-07 2007-03-08 Amberwave Systems Corporation Methods for integrating lattice-mismatched semiconductor structure on insulators
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
US7456080B2 (en) * 2005-12-19 2008-11-25 Corning Incorporated Semiconductor on glass insulator made using improved ion implantation process
JP5064695B2 (ja) * 2006-02-16 2012-10-31 信越化学工業株式会社 Ｓｏｉ基板の製造方法
JP5128781B2 (ja) * 2006-03-13 2013-01-23 信越化学工業株式会社 光電変換素子用基板の製造方法
US7863157B2 (en) * 2006-03-17 2011-01-04 Silicon Genesis Corporation Method and structure for fabricating solar cells using a layer transfer process
US7777250B2 (en) 2006-03-24 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures and related methods for device fabrication
FR2899378B1 (fr) * 2006-03-29 2008-06-27 Commissariat Energie Atomique Procede de detachement d'un film mince par fusion de precipites
US8098515B2 (en) * 2006-07-07 2012-01-17 The Regents Of The University Of California Spin injection device having semiconductor-ferromagnetic-semiconductor structure and spin transistor
WO2008030574A1 (en) 2006-09-07 2008-03-13 Amberwave Systems Corporation Defect reduction using aspect ratio trapping
US9362439B2 (en) 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
US8293619B2 (en) 2008-08-28 2012-10-23 Silicon Genesis Corporation Layer transfer of films utilizing controlled propagation
US8993410B2 (en) 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US7811900B2 (en) 2006-09-08 2010-10-12 Silicon Genesis Corporation Method and structure for fabricating solar cells using a thick layer transfer process
WO2008039534A2 (en) 2006-09-27 2008-04-03 Amberwave Systems Corporation Quantum tunneling devices and circuits with lattice- mismatched semiconductor structures
US7799592B2 (en) 2006-09-27 2010-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Tri-gate field-effect transistors formed by aspect ratio trapping
US20080187018A1 (en) 2006-10-19 2008-08-07 Amberwave Systems Corporation Distributed feedback lasers formed via aspect ratio trapping
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
FR2912259B1 (fr) * 2007-02-01 2009-06-05 Soitec Silicon On Insulator Procede de fabrication d'un substrat du type "silicium sur isolant".
FR2912258B1 (fr) * 2007-02-01 2009-05-08 Soitec Silicon On Insulator "procede de fabrication d'un substrat du type silicium sur isolant"
WO2008124154A2 (en) 2007-04-09 2008-10-16 Amberwave Systems Corporation Photovoltaics on silicon
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US7825328B2 (en) 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
DE112008002387B4 (de) 2007-09-07 2022-04-07 Taiwan Semiconductor Manufacturing Co., Ltd. Struktur einer Mehrfachübergangs-Solarzelle, Verfahren zur Bildung einer photonischenVorrichtung, Photovoltaische Mehrfachübergangs-Zelle und Photovoltaische Mehrfachübergangs-Zellenvorrichtung,
JP5463017B2 (ja) * 2007-09-21 2014-04-09 株式会社半導体エネルギー研究所 基板の作製方法
JP5464843B2 (ja) * 2007-12-03 2014-04-09 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
WO2009084287A1 (ja) * 2007-12-27 2009-07-09 Sharp Kabushiki Kaisha 半導体装置およびその製造方法
US8129613B2 (en) * 2008-02-05 2012-03-06 Twin Creeks Technologies, Inc. Photovoltaic cell comprising a thin lamina having low base resistivity and method of making
US8481845B2 (en) * 2008-02-05 2013-07-09 Gtat Corporation Method to form a photovoltaic cell comprising a thin lamina
US8563352B2 (en) * 2008-02-05 2013-10-22 Gtat Corporation Creation and translation of low-relief texture for a photovoltaic cell
JP5297219B2 (ja) 2008-02-29 2013-09-25 信越化学工業株式会社 単結晶薄膜を有する基板の製造方法
CN101521155B (zh) * 2008-02-29 2012-09-12 信越化学工业株式会社 制备具有单晶薄膜的基板的方法
FR2928775B1 (fr) * 2008-03-11 2011-12-09 Soitec Silicon On Insulator Procede de fabrication d'un substrat de type semiconducteur sur isolant
EP2105957A3 (en) * 2008-03-26 2011-01-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate and method for manufacturing semiconductor device
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US8330126B2 (en) 2008-08-25 2012-12-11 Silicon Genesis Corporation Race track configuration and method for wafering silicon solar substrates
JP5416212B2 (ja) 2008-09-19 2014-02-12 台湾積體電路製造股▲ふん▼有限公司 エピタキシャル層の成長によるデバイス形成
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
US8486771B2 (en) * 2008-09-24 2013-07-16 Soitec Methods of forming relaxed layers of semiconductor materials, semiconductor structures, devices and engineered substrates including same
US20100081251A1 (en) * 2008-09-29 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
SG160302A1 (en) * 2008-09-29 2010-04-29 Semiconductor Energy Lab Method for manufacturing semiconductor substrate
US8637383B2 (en) 2010-12-23 2014-01-28 Soitec Strain relaxation using metal materials and related structures
CN102203904B (zh) 2008-10-30 2013-11-20 S.O.I.探测硅绝缘技术公司 形成具有减小的晶格应变的半导体材料层、半导体结构、装置的方法及包含具有减小的晶格应变的半导体材料层、半导体结构、装置的工程衬底
JP4821834B2 (ja) * 2008-10-31 2011-11-24 株式会社村田製作所 圧電性複合基板の製造方法
US8198172B2 (en) * 2009-02-25 2012-06-12 Micron Technology, Inc. Methods of forming integrated circuits using donor and acceptor substrates
CN102379046B (zh) 2009-04-02 2015-06-17 台湾积体电路制造股份有限公司 从晶体材料的非极性平面形成的器件及其制作方法
US8329557B2 (en) 2009-05-13 2012-12-11 Silicon Genesis Corporation Techniques for forming thin films by implantation with reduced channeling
FR2947098A1 (fr) * 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
JP5643509B2 (ja) * 2009-12-28 2014-12-17 信越化学工業株式会社 応力を低減したｓｏｓ基板の製造方法
US20110207306A1 (en) * 2010-02-22 2011-08-25 Sarko Cherekdjian Semiconductor structure made using improved ion implantation process
US8349626B2 (en) * 2010-03-23 2013-01-08 Gtat Corporation Creation of low-relief texture for a photovoltaic cell
US8377799B2 (en) * 2010-03-31 2013-02-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing SOI substrate
JP5429200B2 (ja) * 2010-05-17 2014-02-26 株式会社村田製作所 複合圧電基板の製造方法および圧電デバイス
US8196546B1 (en) 2010-11-19 2012-06-12 Corning Incorporated Semiconductor structure made using improved multiple ion implantation process
US8008175B1 (en) 2010-11-19 2011-08-30 Coring Incorporated Semiconductor structure made using improved simultaneous multiple ion implantation process
US8558195B2 (en) 2010-11-19 2013-10-15 Corning Incorporated Semiconductor structure made using improved pseudo-simultaneous multiple ion implantation process
FR3024280A1 (fr) * 2014-07-25 2016-01-29 Soitec Silicon On Insulator Procede de detachement d'une couche utile
US10340290B2 (en) 2017-09-15 2019-07-02 Globalfoundries Inc. Stacked SOI semiconductor devices with back bias mechanism

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0191503A3 (en) * 1980-04-10 1986-09-10 Massachusetts Institute Of Technology Method of producing sheets of crystalline material
JPH0414705A (ja) * 1990-05-07 1992-01-20 Toyobo Co Ltd 透明導電膜およびその製造方法
JP2608351B2 (ja) * 1990-08-03 1997-05-07 キヤノン株式会社 半導体部材及び半導体部材の製造方法
KR950014609B1 (ko) * 1990-08-03 1995-12-11 캐논 가부시끼가이샤 반도체부재 및 반도체부재의 제조방법
TW211621B (zh) * 1991-07-31 1993-08-21 Canon Kk
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
EP1043768B1 (en) * 1992-01-30 2004-09-08 Canon Kabushiki Kaisha Process for producing semiconductor substrates
FR2715501B1 (fr) * 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
JP3352340B2 (ja) * 1995-10-06 2002-12-03 キヤノン株式会社 半導体基体とその製造方法
JP3257580B2 (ja) * 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
JP3542376B2 (ja) * 1994-04-08 2004-07-14 キヤノン株式会社 半導体基板の製造方法
JP3381443B2 (ja) * 1995-02-02 2003-02-24 ソニー株式会社 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100433257C (zh) * 2004-01-15 2008-11-12 野田优 制造单晶薄膜的方法
CN101207009B (zh) * 2006-12-18 2011-05-18 信越化学工业株式会社 Soi基板的制造方法
WO2015085679A1 (zh) * 2013-12-09 2015-06-18 京东方科技集团股份有限公司 承载基板和柔性显示器件制作方法
CN106992140A (zh) * 2016-01-20 2017-07-28 沈阳硅基科技有限公司 一种采用激光裂片技术制备soi硅片的方法
CN109148317A (zh) * 2017-06-15 2019-01-04 沈阳硅基科技有限公司 用于激光裂片技术制备soi硅片的机台
CN112655083A (zh) * 2018-04-27 2021-04-13 环球晶圆股份有限公司 促进从半导体施体衬底的层转移的光辅助薄片形成
CN109904065A (zh) * 2019-02-21 2019-06-18 中国科学院上海微系统与信息技术研究所 异质结构的制备方法
CN111799365A (zh) * 2020-06-29 2020-10-20 中国科学院上海微系统与信息技术研究所 基于同一衬底制备不同厚度薄膜的方法及其结构、及应用器件
CN113764542A (zh) * 2021-08-31 2021-12-07 天津大学 一种氦离子注入提升硅基探测器红外响应的方法

Also Published As

Publication number Publication date
DE69710031D1 (de) 2002-03-14
DE69710031T2 (de) 2002-07-18
KR19980042471A (ko) 1998-08-17
EP0843344B1 (en) 2002-01-23
CA2221100A1 (en) 1998-05-15
ES2171252T3 (es) 2002-09-01
CN1079989C (zh) 2002-02-27
TW483162B (en) 2002-04-11
CA2221100C (en) 2003-01-21
KR100279332B1 (ko) 2001-01-15
AU722796B2 (en) 2000-08-10
US5966620A (en) 1999-10-12
AU4518297A (en) 1998-05-21
EP0843344A1 (en) 1998-05-20
ATE212476T1 (de) 2002-02-15
SG65697A1 (en) 1999-06-22
MY124554A (en) 2006-06-30

Similar Documents

Publication Publication Date Title
CN1079989C (zh) 制造半导体产品的工艺
CN1118085C (zh) 半导体衬底及其制备方法
CN1139969C (zh) 半导体基片及其制备方法
CN1132223C (zh) 半导体衬底及其制造方法
CN1135601C (zh) 半导体衬底的制造方法
CN1123915C (zh) 半导体制品的制造方法
CN1150594C (zh) 半导体产品的制造方法
CN1104036C (zh) 半导体产品的制造工艺
CN1249531A (zh) 半导体衬底的制造工艺
CN1225500A (zh) 半导体产品及其制造方法
CN1152187A (zh) 半导体基片及其制造方法
CN1076861C (zh) 半导体衬底及其制造方法
CN1250945A (zh) 半导体基片及其制造方法
CN1127120C (zh) 半导体衬底及其制造方法
CN1157768C (zh) 腐蚀半导体工件的方法和制备半导体工件的方法
CN1264156A (zh) 复合元件、衬底叠层及分离方法、层转移及衬底制造方法
CN1104038C (zh) 半导体衬底的制造工艺
CN1272684A (zh) 衬底及其制造方法
CN1314701A (zh) 半导体衬底及其生产工艺
CN1272682A (zh) 分离合成件的方法和用来生产薄膜的过程
CN1076862C (zh) 绝缘体上的硅(soi)衬底的制造工艺
CN1114936C (zh) 半导体衬底及其制作方法
CN1245971A (zh) 半导体衬底及其制备方法
CN1241803A (zh) 半导体衬底、半导体薄膜以及多层结构的制造工艺
CN1299150A (zh) 组合元件分离方法、薄膜制造方法和组合元件分离设备

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20020227

Termination date: 20161114