CN1189891C - 检验集成电路的方法 - Google Patents
检验集成电路的方法 Download PDFInfo
- Publication number
- CN1189891C CN1189891C CNB011338601A CN01133860A CN1189891C CN 1189891 C CN1189891 C CN 1189891C CN B011338601 A CNB011338601 A CN B011338601A CN 01133860 A CN01133860 A CN 01133860A CN 1189891 C CN1189891 C CN 1189891C
- Authority
- CN
- China
- Prior art keywords
- signal
- signal output
- output part
- voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/46—Test trigger logic
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
- Sampling And Sample Adjustment (AREA)
Abstract
至今已公开的检验一个集成电路的内部信号的方法要求附加输出脚,它们一般与集成电路内部的测量垫相连接。在本发明方法中电路功能的检验借助于输出脚完成,集成电路正常工作时在这些脚上是输出信号。通过简单的外部电路连接,一个规定的电压值被设置到信号输出端上,借助于一个集成的控制单元切换集成电路到测试方式,在此方式下所选择的被检验的信号被送到信号输出端上。从而可以不再需要附加的内部测量垫和附加的输出脚。
Description
技术领域
本发明涉及检验集成电路的方法,以及完成这个方法的电路装置。
技术背景
在集成电路(IC)的生产中在制造过程之后进行检验电路的电测量。由于高度的复杂性在测量中除测量整个电路的输出信号外,有必要也测量电路中各个内部功能组的信号。在开发阶段还要附加集成称为测量垫的内部接触面,它们配置给各个电路块。倘若集成电路还没有被封装在外壳中,可以在这些测量垫上进行功能检验。在成品集成电路时为了检验功能的正确性,一些测量垫与外部连接垫连接,以便在组装状态下在附加的输出脚上测量被检验的信号。不仅在集成电路内部附加测量垫,而且在成品IC上附加芯片脚都必须增加面积,在微型化时这一部分面积所占百分比提高了。
目前方法的例子由著名的集成电路(IC),如德国ATMEL公司的U2548和U2521给出。其中用于检验各个电路功能的信号的集成电路内部测量垫的一部分与附加的测量垫连接。
另一个按照现有技术工作的方法由EP0535776B1公开。在一个附加的输入脚上借助于其上的信号和内部的逻辑激活一种测试方式,使得在集成电路的其它输入脚上加上集成电路中所选被检验单个电路单元的信号。
现有技术中已公开方法的缺点在于,对于小的,然而高度集成的电路而言,功能检验所必需的面积占据电路总面积明显一部分,这部分面积为电路内部的测量垫和为外界测量信号所需的附加的脚。由此所占总芯片面积的一大部分,导致电路总成本的明显提高。对于以高的芯片数生产的小电路此缺点影响了其经济效益。
本发明的目的在于给出一种方法,该方法利用已有的用于外部功能检验的脚提供集成电路的内部信号。本发明的另一目的在于给出实现此方法的电路装置,它可简单并廉价地生产。
发明内容
本发明的任务这样来完成:
用于检验一个集成电路的方法,该电路具有至少一个信号输出端,并且可以切换到测试方式,它还具有至少一个电路单元,其中,为了切换到测试方式,在信号输出端设置一个电压值,其中在信号输出端上设置的电压值不同于集成电路正常工作时加在此信号输出端上的输出电压值,并且在测试方式下,一个由电路单元产生的检验信号被送到信号输出端上。
用于实现权利要求1至10中任一项所述方法的电路装置,它具有一个集成电路,该电路具有至少一个信号输出端,至少一个开关单元和至少一个电路单元,其中,为了检验信号输出端上的电压,集成电路具有一个控制单元,它与信号输出端相连接,并且控制单元与至少一个开关单元相连接,并且开关单元的输入端与电路单元的一个输出端相连接,并且开关单元的输出端与信号输出端相连接,其中在信号输出端上设置的电压值不同于集成电路正常工作时加在此信号输出端上的输出电压值。
本发明的本质在于,在正常工作方式下在输出端不可测量的集成电路内部一个电路单元产生的信号被连接到已有信号输出端上作为检验信号用于功能检验。为此在供电电压下在集成电路至少一个信号输出端上设置一个规定的电压值,从而使集成电路转换为测试方式。这样由集成电路一个电路单元产生的检验信号被放到信号输出端上。为了能可靠地切换到测试方式,要求在信号输出端上设置的电压值不同于集成电路正常工作时加在此信号输出端上的输出电压值。特别有优点是借助于无源元件,例如由一个电阻在信号输出端上设置或调整电压值。
本发明相对于现有技术的优点在于,在电路设计时不需要在电路单元的单个电路部分设置内部测量垫,并从而节省了芯片面积。此外,不需要有附加的脚和连接垫用于切换集成电路进入测试方式或用于测量检验信号。特别是集成电路的信号输出端被设计为具有“上拉(Pull Up)”电阻的“开集电极(Open Collektar)”时,可以非常廉价的方式借助于一个电阻调整电压值,在此电压值下集成电路被切换到测试方式。此外此方法不依赖于在集成电路的信号输入端是否有输入信号。尤其是被检验集成电路的例如具有一个振荡器的电路部分的输出信号可作为检验信号放到信号输出端上。此外在集成电路输入端上加有输入信号时也可以测量检验信号,从而专门检验电路单元的信号处理电路部分。
在此方法的另一设计中在信号输出端也可设置多个电压值。通过各个电压值与不同检验信号相对应,在单个信号输出端上可以相继测量不同的检验信号。这样对于仅具有单个信号输出端的低电路成本的集成电路可以相继分析单个信号输出端上的不同的检验信号。
在此方法的另一优化设计中在集成电路切换到测试方式之前借助于一个控制单元在规定的时间窗中检验信号输出端上的电压值与一个参考值的一致性,并且在第二个时间窗中切换集成电路到测试方式,如果信号输出端上的电压值对应于规定的参考值的话。有优点的是信号输出端上的电压值随时间保持恒定和检验信号是交流电压。相对于现今技术,本发明方法借助于单个电阻,以特别简单和廉价的方式完成集成电路进入测试方式的切换。
在多个信号输出端时本方法可如此设计:控制单元检验信号输出端上的电压值并在另一信号输出端上设置检验信号。其优点是与输入的直流电压值不叠加,并且可以测量检验信号上的直流电压成分(偏置)。
在本方法的另一设计中控制单元将信号输出端上的电压值与电路单元的一个电路部分的信号进行布尔运算。例如通过与一个反相信号值进行逻辑与运算,避免了集成电路被一个信号输出端上的电压切换到测试方式。当与集成电路的一个输出级的控制电压进行布尔运算时是有优点的。通过本发明方法的这种实施形式,在信号输出端上特别可靠地避免了测试方式中的检验信号与诸如加有输入信号的正常工作方式下设置的输出信号相重叠。
专利申请人的研究表明,如果根据信号输出端上的电压值来选择不同的检验信号是有好处的,其方法是例如由控制单元在规定电压时在电路单元内部激活或关闭电路的相关部分。这样在检验信号具有或不具有设置的输入信号时都可产生确定信号形式的检验信号。
在本发明方法的另一设计中,当集成电路信号输出端上的电压值在窗鉴别器间隔内时集成电路切换到测试方式。这是有优点的,如果用信号放大器这样来调整检验信号的信号强度,即其振幅和直流电压偏置,使得相应检验信号的直流偏置对应于信号输出端上设置的电压值,并且检验信号的最大振幅在由相应窗鉴别器所给出的间隔内。如果用多个窗鉴别器工作,这样避免了鉴别器相邻窗口之间的干扰。此外信号输出端上的直流电压值只有微小变动。
本发明新的电路装置可有优点地用于实现本发明的方法。按照本发明第二个任务集成一个控制单元和至少一个切换单元的优点在于避免了全部内部测量垫,具有少的附加电路成本。另一个优点是为了在加上供电电压时切换集成电路到测试方式,用一个在外部连接到信号输出端上的单个电阻就足够了。
附图说明
下面借助附图所示实施例详细说明本发明的方法。附图中:
图1示出实现本发明方法的第一个电路装置,并且
图2示出实现本发明方法的第二个电路装置。
具体实施方式
图1所示集成电路IC的任务是当信号输出端上从外部设置的电压值——它例如可以用一个外部电阻被设置——对应于一个规定的参考值时,一个电路单元的输出信号被作为检验信号放到集成电路的一个输出端上。为此集成电路IC具有一个输入脚IN和一个输出脚OUT。输出脚OUT在外部通过一个节点100,通过开关T1,电阻W1或通过开关T2,电阻W2与一个参考电压RV相连接。此外集成电路还具有一个其上加供电压VS的脚和一个连接参考电压RV的脚。
在集成电路内部包含两个功能单元。第一个功能单元包含集成电路正常工作所需的电路,除了电压VDD和节点50之间作为“上拉”连接的负载RL之外,此电路用电路单元SCH表示,第二个功能单元包含测试方式识别,它由控制单元ST及第一和第二受控制开关单元E1和E2组成。电路单元SCH具有第一个输入端,其上连接集成电路IC的信号输入IN,还具有第二个输入端,其上有信号MS,电路单元SCH具有第一个输出线,它连接于控制单元ST,它还具有第二个输出线,它连接于开关单元E1,其上有被检验信号SW1,它还具有第三个输出线,它与开关单元E2连接,其上有被检验信号SW2。两个开关单元E1和E2的输出连接于节点50。此外节点50还连接于集成电路IC的信号输出端OUT,并通过导线5与控制单元ST连接。控制单元ST具有第一个输出端,其上有信号MS,它与开关单元E1的控制输入端和电路单元SCH的第二输入端连接,控制单元还具有第二个输出端,它与开关单元E2的控制输入端连接。
下面说明电路的工作原理,并且集成电路的两种工作方式被分别说明:
在第一种工作方式下电阻W1借助于开关T1与信号输出端OUT分离。因为这样在集成电路IC的信号输出端OUT上没有地应于由控制单元ST所规定的值的电压,集成电路不切换到测试方式。如果在输入脚IN上有输入信号ES,在电路单元SCH的第一个输出端给出输出信号OS到控制单元ST。控制单元ST不作变更地给出此信号到导线5上,从而此信号OS作为输出信号给到集成电路IC的输出端OUT。
在第二种工作方式下,借助开关T1通过电阻W1与负载RL连接,在输出端OUT上设置一个规定的电压,从而集成电路IC切换到测试方式。用于电压识别的电路装置将在图2中说明。通过切换到测试方式,由控制单元ST借助于信号MS在电路单元SCH内部选择规定的电路块,它给出信号SW1到开关单元E1。此外信号MS闭合开关单元E1,信号SW1作为检验信号送到信号输出端OUT。为了对节点50上的直流电压只有微小的影响,检验信号SW1为一个交流信号。如果借助于开关T1将电阻W1与信号输出端OUT分离,节点50上的电压一直上升到电压VDD,控制单元ST切换集成电路IC回到正常工作方式,即借助于开关单元E1将信号SW1与节点50分离,并且由信号MS完成规定电路块的选择。
图2所示集成电路IC的任务是在正常工作时提供一个交流电压信号。其中集成电路IC的外电路与图1所示实施形式相同,而作为图1实施形式的发展,其控制单元ST被优化。在所示实施形式中集成电路进入测试方式的切换依赖于设置的电压值与集成电路的一个输出级的控制信号逻辑运算的结果。在集成电路IC内部,输入端IN与电路单元SCH1的第一个输入端连接。此外电路单元SCH1具有其上有信号MS的第二个输入端和其上有信号OS,与节点10连接的第一个输出端以及其上有第一个被检验信号S1,与第一个放大器LE1的同相输入端相连接的第二个输出端,它还具有第三个输出端,其上有第二个被检验信号S2,并且它与第二个放大器LE2的同相输入端相连接。此外,还有一个信号输出级AS,例如一个变阻抗放大器的输入端连接于节点10,并且节点10还连接于与门L1和L2的第一个反相输入端20和30。信号输出级AS的输出端连接于节点50,其上除信号输出端OUT外还连接一个接在电压VDD之后的负载电阻RL,并且分别连接受控制开关单元E1和受控制开关单元E2的输入端。此外连接于节点50的还有比较器I1的第一个同相输入端和比较器I2的第一个同相输入端。在比较器I1的反相输入端上有一个下限电压V1,它与加在比较器I2的反相输入端上的上限电压V2构成一个窗鉴别器。比较器I1的输出端连接于与门L1的一个正相输入端,第二个比较器I2的输出端连接于与门LI的第二个反相输入端。门L1的输出端上有信号SE1,此输出端不仅连接于开关单元E1的控制输入端,而且也连接于电路单元SCH1的第二个输入端。此外节点50还连接于比较器I3的第一个同相输入端和比较器I4的第一个同相输入端。在比较器I3的反相输入端上加有下限电压V3,它与在比较器I4的反相输入端上的上限电压V4一起构成第二个窗鉴别器。比较器I3的输出端连接于与门L2的一个正相输入端,比较器I4的输出端连接于与门L2的第二个反相输入端。门L2的输出端上有信号SE2,此输出端与开关单元E2的控制输入端连接。此外在放大器LE1的反相输入端上加有参考电压P1。其上有信号SW1的放大器LE1输出端借助于受控制开关单元E1与节点50连接。此外在可调放大器LE2的反相输入端上加有参考电压P2。其上有信号SW2的放大器LE2输出端借助于受控制开关单元E2与节点50连接。
下面说明集成电路IC根据外部电路连接方式的工作原理。它有以下两种工作方式:
在第一种工作方式,即正常工作方式下,在信号输入端IN上加有输入信号ES,由此信号,电路单元SCH1导出输出放大器AS的输入信号OS。因为在节点10上,并从而在逻辑门L1和L2的两个第一输入端上有一个信号,两个与门的结果为“非”。这样节点50上的电压仍然不被考虑,即由电阻W1设置的电压值将不切换集成电路到测试方式。作为结果,两个受控制开关单元E1和E2断开。在信号输出端OUT上有被放大的信号OS,它是集成电路IC在正常工作时的输出信号。
在第二种工作方式下,在节点10上没有信号OS。从而如果节点50上设置的电压值在两个窗鉴别器的间隔之内,则集成电路IC通过外部电路连接被切换到测试方式。在所述实施例中,借助于开关T1,通过电阻W1与负载电阻RL连接,设置一个电压到节点50上,此电压在第一个窗鉴别器给出的电压间隔内。因为仅当在逻辑门L1的三个输入端有正确极性的信号时,门L1的与运算结果才为“是”,输出信号SE1才被置为“高”。在开关单元E1的接通的同时,由信号SE1在电路单元SCH1中选择规定的电路部分,并且产生一个信号形式,它以信号S1的形式由放大器LE1作为信号SW1送到节点50。从而在信号输出端OUT上提供被检验的信号SW1。如果开关T1断开,节点50上的电压上升到第一个窗鉴别器的上限以上,并且逻辑门L1的输出信号SE1被置为“低”,因为现在逻辑运算的结果为“非”。对规定电路部分的选择被结束,并且开关单元E1将信号SW1从节点50分离。通过负载RL,节点50上的电压被提高到电压VDD的值(上拉),如果没有其它信号加到节点50上的话。
如果利用开关T2使电阻W2与信号输出端OUT连接,节点50上的电压在第二个窗鉴别器的间隔之内。从而仅仅门L2的结果为“是”,并且借助于开关单元E2设置检验信号SW2到信号输出端OUT。如果电阻W2与信号输出端OUT断开,门L2借助于开关单元E2将检验信号SW2与信号输出端OUT分离,并且节点50上的电压提高到电压VDD的值。
为了两个检验信号SW1和SW2对相应的节点50上的直流电压值只有微小的影响,或者由于信号SW1和SW2过大的交流电压振幅而产生与相应另一个窗鉴别器的交叉,信号S1和S2被放大器LE1和LE2放大到其最大振幅,并被给出一个直流电压偏置。为了得到尽可能大的振幅,有优点的是如此选择信号SW1和SW2的直流电压偏置,使得它在相应窗鉴别器给定的间隔的中央。如果相应开关单元E1和E2断开,检验信号只出现在开关E1和E2的相应输入端上。
与逻辑门L1不同,逻辑门L2的输出端只与开关单元E2的控制输入端连接。因此不利用信号SE2进行选择,即在电路单元SCH1内不进行电路功能的激活或关闭。
最后应指出,用此新方法时检验信号的数量仅受到检验信号的幅度大小和信号输出端上各个电压值之间必要的间隔的限制。
Claims (12)
1.用于检验一个集成电路(IC)的方法,该电路具有至少一个信号输出端(OUT),并且可以切换到测试方式,它还具有至少一个电路单元(SCH),
其特征在于,
·为了切换到测试方式,在信号输出端(OUT)设置一个电压值,其中在信号输出端上设置的电压值不同于集成电路正常工作时加在此信号输出端上的输出电压值,并且
·在测试方式下,一个由电路单元(SCH)产生的检验信号(SW1,SW2)被送到信号输出端(OUT)上。
2.如权利要求1所述的方法,其特征在于,信号输出端(OUT)上的电压值借助于一个无源元件来产生。
3.如权利要求2所述的方法,其特征在于,信号输出端(OUT)上的电压值借助于电阻(W1,W2)来产生。
4.如权利要求1所述的方法,其特征在于,在测试方式下电路单元产生多个检验信号(SW1,SW2),它们分别通过设置规定的电压值而被送到信号输出端(OUT)上。
5.如权利要求1至4中任一项所述的方法,其特征在于,在第一个规定时间窗内,信号输出端(OUT)上的电压与一个规定的参考值(P1,P2,P3,P4)比较,并且在第二个时间窗中集成电路(IC)转换到测试方式。
6.如权利要求5所述的方法,其特征在于,当存在多个信号输出端时,电压值被设置在其中一个信号输出端上,并且检验信号(SW1,SW2)被输出到另一个信号输出端上。
7.如权利要求1所述的方法,其特征在于,进入测试方式的切换依赖于一个逻辑运算的结果,并且执行信号输出端(OUT)上的电压值和一个由电路部分(SCH)产生的信号(OS)之间的逻辑运算。
8.如权利要求1所述的方法,其特征在于,与进入测试方式的切换一起,在电路单元(SCH)内部激活或关闭电路块。
9.如权利要求1所述的方法,其特征在于,信号输出端(OUT)上的电压值在一个窗鉴别器的间隔之内。
10.如权利要求1所述的方法,其特征在于,检验信号(SW1,SW2)的信号强度在窗鉴别器规定的电压间隔内。
11.用于实现权利要求1至10中任一项所述方法的电路装置,它具有一个集成电路(IC),该电路具有至少一个信号输出端(OUT),至少一个开关单元(E1,E2)和至少一个电路单元(SCH),
其特征在于,
·为了检验信号输出端(OUT)上的电压,集成电路(IC)具有一个控制单元(ST),它与信号输出端(OUT)相连接,并且
·控制单元(ST)与至少一个开关单元(E1,E2)相连接,并且
·开关单元(E1,E2)的输入端与电路单元(SCH)的一个输出端相连接,并且
·开关单元(E1,E2)的输出端与信号输出端(OUT)相连接,
其中在信号输出端上设置的电压值不同于集成电路正常工作时加在此信号输出端上的输出电压值。
12.如权利要求11所述的电路装置,其特征在于,
·为了适配被检验信号到信号输出端(OUT)上的电压,控制单元(ST)包含放大器(LE1,LE2),并且
·放大器(LE1,LE2)的输入端与电路单元(SCH1)的输出端相连接,
·放大器(LE1,LE2)的输出端与开关单元(E1,E2)的输入端相连接,
·控制单元(ST)包含至少两个比较器(I1,I2和I3,I4),它们构成窗鉴别器,
·并且为了将检验信号(SW1,SW2)与至少另一个电路单元(SCH1)的信号(OS)进行逻辑运算,具有逻辑门(L1,L2),
·窗鉴别器的输入端与信号输出端(OUT)相连接,并且
·窗鉴别器的输出端与逻辑门(L1,L2)的输入端相连接,
·逻辑门(L1,L2)的输出端与开关单元(E1,E2)的控制输入端相连接,并且
·为了选择电路单元(SCH1)中的规定的电路部分,至少一个逻辑门(L1,L2)的输出端还与电路单元(SCH1)相连接。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10064478A DE10064478B4 (de) | 2000-12-22 | 2000-12-22 | Verfahren zur Prüfung einer integrierten Schaltung und Schaltungsanordnung |
DE10064478.3 | 2000-12-22 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1363841A CN1363841A (zh) | 2002-08-14 |
CN1189891C true CN1189891C (zh) | 2005-02-16 |
Family
ID=7668594
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB011338601A Expired - Fee Related CN1189891C (zh) | 2000-12-22 | 2001-12-21 | 检验集成电路的方法 |
Country Status (10)
Country | Link |
---|---|
US (2) | US6937048B2 (zh) |
EP (1) | EP1217630B1 (zh) |
JP (1) | JP3999512B2 (zh) |
KR (1) | KR20020051831A (zh) |
CN (1) | CN1189891C (zh) |
AT (1) | ATE460736T1 (zh) |
DE (2) | DE10064478B4 (zh) |
HK (1) | HK1048158A1 (zh) |
PL (1) | PL197810B1 (zh) |
TW (1) | TW584734B (zh) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10353586A1 (de) * | 2003-11-17 | 2005-06-30 | Infineon Technologies Ag | Ein/Ausgangschaltanordnung für Halbleiterschaltungen und Verfahren zur Prüfung von Treiberschaltkreisen von Halbleiterschaltungen |
US7272763B2 (en) * | 2004-09-30 | 2007-09-18 | Lsi Corporation | Built-in self test circuitry for process monitor circuit for rapidchip and ASIC devices |
DE102005029495A1 (de) * | 2005-06-24 | 2006-12-28 | Texas Instruments Deutschland Gmbh | Integrierter Leistungsschaltkreis |
DE102005052269A1 (de) * | 2005-10-27 | 2007-05-10 | Atmel Germany Gmbh | Integrierte Schaltung mit integrierter Testhilfe-Teilschaltung |
JP4967395B2 (ja) * | 2006-03-22 | 2012-07-04 | 富士電機株式会社 | 半導体集積回路 |
KR20090036395A (ko) * | 2007-10-09 | 2009-04-14 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 기준 전압 인식회로 |
US7724014B2 (en) * | 2008-02-15 | 2010-05-25 | Texas Instruments Incorporated | On-chip servo loop integrated circuit system test circuitry and method |
JP4748181B2 (ja) * | 2008-05-07 | 2011-08-17 | 日本テキサス・インスツルメンツ株式会社 | 半導体装置の試験装置および試験方法 |
KR101647302B1 (ko) * | 2009-11-26 | 2016-08-10 | 삼성전자주식회사 | 프로브 카드 및 이를 포함하는 테스트 장치 |
ITMI20111418A1 (it) * | 2011-07-28 | 2013-01-29 | St Microelectronics Srl | Architettura di testing di circuiti integrati su un wafer |
TWI445986B (zh) * | 2012-04-02 | 2014-07-21 | Mas Automation Corp | Test system |
DE102012013072B4 (de) | 2012-07-02 | 2015-01-08 | Micronas Gmbh | Vorrichtung zur Auswertung eines Magnetfeldes |
DE102018200723A1 (de) * | 2018-01-17 | 2019-07-18 | Robert Bosch Gmbh | Elektrische Schaltung zum Test primärer interner Signale eines ASIC |
CN110579701A (zh) * | 2019-09-16 | 2019-12-17 | 晶晨半导体(上海)股份有限公司 | 一种集成芯片的引脚连通性的检测方法 |
CN111426869B (zh) * | 2020-04-24 | 2023-08-22 | 西安紫光国芯半导体有限公司 | 集成电路电流探测装置以及方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62170094A (ja) | 1986-01-21 | 1987-07-27 | Mitsubishi Electric Corp | 半導体記憶回路 |
JPH0389182A (ja) * | 1989-08-31 | 1991-04-15 | Sharp Corp | 集積回路装置 |
US5363383A (en) * | 1991-01-11 | 1994-11-08 | Zilog, Inc. | Circuit for generating a mode control signal |
KR930009490B1 (ko) * | 1991-07-15 | 1993-10-04 | 금성일렉트론 주식회사 | 순간 테스트 모드 지정회로 |
JP2827062B2 (ja) * | 1991-09-04 | 1998-11-18 | シャープ株式会社 | 集積回路 |
US5212442A (en) * | 1992-03-20 | 1993-05-18 | Micron Technology, Inc. | Forced substrate test mode for packaged integrated circuits |
US5847561A (en) * | 1994-12-16 | 1998-12-08 | Texas Instruments Incorporated | Low overhead input and output boundary scan cells |
US5568435A (en) * | 1995-04-12 | 1996-10-22 | Micron Technology, Inc. | Circuit for SRAM test mode isolated bitline modulation |
US5627478A (en) * | 1995-07-06 | 1997-05-06 | Micron Technology, Inc. | Apparatus for disabling and re-enabling access to IC test functions |
US6037792A (en) * | 1996-12-21 | 2000-03-14 | Stmicroelectronics, Inc. | Burn-in stress test mode |
DE19735406A1 (de) | 1997-08-14 | 1999-02-18 | Siemens Ag | Halbleiterbauelement und Verfahren zum Testen und Betreiben eines Halbleiterbauelementes |
US6265889B1 (en) * | 1997-09-30 | 2001-07-24 | Kabushiki Kaisha Toshiba | Semiconductor test circuit and a method for testing a semiconductor liquid crystal display circuit |
KR100238256B1 (ko) * | 1997-12-03 | 2000-01-15 | 윤종용 | 직접 억세스 모드 테스트를 사용하는 메모리 장치 및 테스트방법 |
US5933378A (en) * | 1998-02-26 | 1999-08-03 | Micron Technology, Inc. | Integrated circuit having forced substrate test mode with improved substrate isolation |
-
2000
- 2000-12-22 DE DE10064478A patent/DE10064478B4/de not_active Expired - Lifetime
-
2001
- 2001-12-04 EP EP01128794A patent/EP1217630B1/de not_active Expired - Lifetime
- 2001-12-04 AT AT01128794T patent/ATE460736T1/de not_active IP Right Cessation
- 2001-12-04 DE DE50115381T patent/DE50115381D1/de not_active Expired - Lifetime
- 2001-12-11 US US10/021,746 patent/US6937048B2/en not_active Expired - Lifetime
- 2001-12-17 KR KR1020010079992A patent/KR20020051831A/ko not_active Application Discontinuation
- 2001-12-17 PL PL351223A patent/PL197810B1/pl not_active IP Right Cessation
- 2001-12-20 TW TW090131588A patent/TW584734B/zh not_active IP Right Cessation
- 2001-12-21 CN CNB011338601A patent/CN1189891C/zh not_active Expired - Fee Related
- 2001-12-25 JP JP2001391273A patent/JP3999512B2/ja not_active Expired - Fee Related
-
2003
- 2003-01-07 HK HK03100154A patent/HK1048158A1/xx not_active IP Right Cessation
-
2004
- 2004-07-08 US US10/888,627 patent/US6937051B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
ATE460736T1 (de) | 2010-03-15 |
TW584734B (en) | 2004-04-21 |
US20040239363A1 (en) | 2004-12-02 |
PL351223A1 (en) | 2002-07-01 |
EP1217630A3 (de) | 2005-06-08 |
PL197810B1 (pl) | 2008-04-30 |
US20020079916A1 (en) | 2002-06-27 |
HK1048158A1 (en) | 2003-03-21 |
US6937051B2 (en) | 2005-08-30 |
US6937048B2 (en) | 2005-08-30 |
JP3999512B2 (ja) | 2007-10-31 |
DE50115381D1 (de) | 2010-04-22 |
EP1217630B1 (de) | 2010-03-10 |
CN1363841A (zh) | 2002-08-14 |
JP2002228726A (ja) | 2002-08-14 |
DE10064478B4 (de) | 2005-02-24 |
EP1217630A2 (de) | 2002-06-26 |
KR20020051831A (ko) | 2002-06-29 |
DE10064478A1 (de) | 2002-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1189891C (zh) | 检验集成电路的方法 | |
US6954079B2 (en) | Interface circuit coupling semiconductor test apparatus with tested semiconductor device | |
US6546512B1 (en) | Semiconductor integrated circuit having compression circuitry for compressing test data, and the test system and method for utilizing the semiconductor integrated circuit | |
US6885213B2 (en) | Circuit and method for accurately applying a voltage to a node of an integrated circuit | |
US4743842A (en) | Tri-state circuit tester | |
US7679390B2 (en) | Test apparatus and pin electronics card | |
US5796260A (en) | Parametric test circuit | |
US5225774A (en) | Semiconductor integrated circuit | |
US7049842B2 (en) | Simultaneous pin short and continuity test on IC packages | |
US5343479A (en) | Semiconductor integrated circuit having therein circuit for detecting abnormality of logical levels outputted from input buffers | |
US5826004A (en) | Input/output device with self-test capability in an integrated circuit | |
KR100311955B1 (ko) | 전자회로의기능테스트장치및방법 | |
JP3080847B2 (ja) | 半導体記憶装置 | |
EP1977261A2 (en) | Method of evaluating a delay of an input/output circuit and corresponding device | |
CN209327519U (zh) | 一种测试芯片及系统 | |
US20030042927A1 (en) | Method for testing circuit units to be tested with increased data compression for burn-in | |
KR20030026207A (ko) | 반도체장치, 반도체장치의 시험방법 및 반도체장치의시험장치 | |
KR20100103303A (ko) | 신뢰성 평가회로 및 신뢰성 평가시스템 | |
JPS60179667A (ja) | ハイブリツドicの検査方法 | |
KR20060011501A (ko) | 반도체 집적회로의 직류 특성 테스트 회로 | |
JPH07198795A (ja) | 入出力バッファテスト回路 | |
JP2000315773A (ja) | 半導体回路のテスト装置およびテスト方法 | |
JPH0257987A (ja) | Lsiテスタ | |
JPH04188644A (ja) | 半導体集積回路 | |
JPH03269280A (ja) | デジタル集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050216 Termination date: 20131221 |