CN1194353C - 磁阻存储器装置中避免不希望编程的方法 - Google Patents

磁阻存储器装置中避免不希望编程的方法 Download PDF

Info

Publication number
CN1194353C
CN1194353C CNB01137795XA CN01137795A CN1194353C CN 1194353 C CN1194353 C CN 1194353C CN B01137795X A CNB01137795X A CN B01137795XA CN 01137795 A CN01137795 A CN 01137795A CN 1194353 C CN1194353 C CN 1194353C
Authority
CN
China
Prior art keywords
storage unit
bit line
word line
magnetic field
mtj
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB01137795XA
Other languages
English (en)
Other versions
CN1355535A (zh
Inventor
M·弗赖塔格
S·拉默斯
D·戈格尔
T·雷尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1355535A publication Critical patent/CN1355535A/zh
Application granted granted Critical
Publication of CN1194353C publication Critical patent/CN1194353C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods

Abstract

本发明涉及到在MRAM-装置中避免不希望的编程的方法，在其中通过补偿电流产生与漏磁磁场作用相反的补偿磁场。

Description

磁阻存储器装置中避免不希望编程的方法
技术领域
本发明涉及到在MRAM-装置(MRAM＝磁阻存储器)上避免不希望的编程的方法，在其中存储单元位于存储单元区的至少一个平面的字线和位线之间的交叉点上，在其中将编程电流输入到属于有选择性存储单元的字线或者编程导线和位线中，编程电流也是在至少一个属于有选择性存储单元的相邻存储单元上起漏磁磁场作用的磁场产生的。
背景技术
图5表示了字线WL和与其垂直的位线BL之间的交叉点上的所谓的MTJ-存储单元(MTJ＝磁性隧道交叉点或者磁性隧道过渡)1。MTJ-存储单元是由软磁性层(自由的磁层)WML，隧道栅栏层TL和硬磁性层(固定的磁层)HML组成的。信息存储是这样进行的，在软磁性层WML上的磁化方向随着硬磁层HML的磁化方向改变或者旋转。在软磁性层WML上改变磁化方向所要求的磁场是通过字线WL上的电流IWL和位线上的电流IBL产生的。这个磁场与字线WL与位线BL之间的交叉点重叠。如果在两个磁性层WML和HML上的所有磁化方向是相同的或者相互平行的，则MTJ-存储单元1具有一个低电阻Rc，而当磁化方向不相同或者不平行时出现一个高电阻Rc(见图6的等效电路图)。将图5在符号“Rc”后面用箭头↑或者↓表示的这种电阻变化充分利用在信息存储上。如果至少电流IWL和IBL中的一个其方向是可以转换的，这对于软磁性层WML磁化方向的旋转或者改变是足够了。
在图6上将MTJ-存储单元1简化为位线BL和与其垂直的字线WL之间的电阻Rc。
从图5和6上很快可以看出，在MRAM-装置上可以达到非常高的存储密度，如果将各自具有位于中间的存储单元的很多金属化系统重叠地堆跺在一起。
关于堆跺现在可能有三种不同阵列-变型，将这些表示在图7至9上。图7表示的变型上单个的MTJ-存储单元-为了清楚起见用电阻表示-直接位于字线WL和位线BL之间的矩阵上。在这种MRAM-装置上出现非常强的寄生效应，因为在有选择性的(见全黑的电阻)存储单元上不可避免地可能有漏电电流通过存储单元，这个存储单元与有选择性的字线或者有选择性的位线是连接的。
图8和9的阵列-变型上各自一个二极管(图8)位于单个的MTJ-存储单元上或者各自一个晶体管(图9)与单个的MTJ-存储单元串联在一起。这些阵列-变型非常复杂，特别是图9上的变型，特别是在那里还必须将编程导线PRL、门电路导线GL和资源导线SL附加安排在位线BL上。
与此无关，使用图7至9的阵列-变型构成MRAM-装置的存储单元区时，在存储单元编程时必须各自将电流LBL或者LWL(输入字线)输入到有选择性的存储单元的相应位线BL和字线WL(或者图9阵列-变型的编程导线PRL)中，这样由电流得到的磁场使得两个导线交叉点上有选择性的MTJ-存储单元能够编程。将这个过程简化表示在字线WL1与位线BL1、BL2和BL3的图10上。如果在这里电流IWL流过字线BL1和电流IBL2流过位线BL2，例如由电流IBL2产生的磁场HBL2不只影响在位线BL2与字线WL1交叉点上的MTJ-存储单元12。这个磁场HBL2更多地也作用在位线BL1或者BL3和字线WL1之间的MTJ-存储单元11和13上，如在图10上看到的。
完全有可能出现，在MRAM-装置上位于原来的有选择性的MTJ-存储单元旁边的MTJ-存储单元由于在有选择性的字线或者位线上的电流的漏磁磁场变换编程，这被称为编程干扰或者打乱编程。这特别适合于开始叙述的构成为多层系统的MRAM-装置，即专门适合于正是一般希望和追求的高密度的具有很多电平的导线线路和位于中间的MTJ-存储单元的存储器阵列。在这里这样的编程干扰或者打乱编程是非常不希望的。
发明内容
因此以下任务以本发明为基础，创建一种方法用于在MRAM-装置中避免不希望的编程，用这种方法可以可靠地和用简单的方法避免与有选择性的存储单元相邻的存储单元由于漏磁磁场的变换编程。
此任务是用以下技术方案的方法解决的。
按照本发明的一种在磁阻存储器装置中避免不希望编程的方法，在其中存储单元位于存储单元区的字线和位线之间交叉点的至少一个平面上，其中将编程电流输入属于有选择生的存储单元的字线和位线中，所述编程电流在与有选择性的存储单元相邻的至少一个存储单元中产生一个在该处起漏磁磁场作用的磁场，其特征在于，将补偿电流引导通过所述相邻的至少一个存储单元的字线或者位线或者专门的导线，补偿电流提供与漏磁磁场作用相反的补偿磁场。
在按照本发明的方法中借助于补偿磁场避免了在MRAM-装置中与编程存储单元相邻的存储单元通过漏磁磁场的影响。这个补偿磁场一方面通过补偿电流产生，补偿电流直接在相邻的存储单元相应的位线或者字线或者编程导线或者但是在专门的导线中流过，这些导线在受到威胁的存储单元旁边经过。通过按照本发明的方法则可以可靠地避免受到威胁存储单元上的编程干扰或者打乱编程。
特别有益的是按照本发明的方法当其应用在多层系统时，因为在其中由于单个层相互非常近出现漏磁磁场是特别有问题的。
附图说明
下面借助于附图详细叙述本发明。附图表示：
图1一个简图说明如何按照本发明的第一个实施例通过补偿磁场减少MTJ-存储单元上的编程干扰，
图2一个简图说明如何按照本发明的第二个实施例通过补偿电流减少MTJ-存储元件上的编程干扰，
图3多层系统的投影图，
图4一个简图说明如何按照本发明的第三个实施例通过补偿电流减少在多层系统上的编程干扰，
图5在位线和字线之间的普通的MTJ-存储单元的投影图，
图6图5上的MTJ-存储单元的等效电路图和
图7至9MRAM-装置不同的阵列-变型。
具体实施方式
图5至9已经在开始叙述过了。
在附图上对于相互对应的部件各自使用同样的参考符号。
在图1、2和4如同图10上由于简化原因将磁场用圆形表示。由于原则上位线和字线的矩形导线截面和由于位线和字线的干扰各种磁场的重叠产生实际上非常复杂的磁场分布。当这些复杂磁场分布时这不会改变基本上出现的类似条件，如同它们借助于圆形磁场说明的。
图1实施例的出发点是，类似于图10的装置在位线BL2与字线WL1交叉点上的MTJ-存储单元12应该进行编程。现在这是通过磁场的重叠发生的，这些磁场是通过在字线WL1上的编程电流IWL和在位线BL2上的编程电流IBL2产生的。在图1如同在图10上只表示了磁场HBL2，这是通过编程电流IBL2产生的，在位线BL2中的这个电流是流入图平面的。现在这个电流IBL2在MTJ-存储单元12的层系统的位线BL2与字线WL1的交叉点上产生强的平行磁场部分。与由字线电流IWL提供的磁场共同作用将上述MTJ-存储单元12编程。
但是流过位线BL2的电流IBL2在位线BL1以及位线BL3与字线WL1的交叉点区域也产生漏磁磁场。由于这个漏磁磁场可以用不同的方法影响位于交叉点上的MTJ-存储单元11和13，这样在这里就出现编程干扰或者“打乱编程”。出现这些干扰，虽然在这些相邻的MTJ-存储单元11和13区域的平行磁场部分显著地小于准备编程的MTJ-存储单元12区域的平行磁场部分。
为了在相邻的MTJ-存储单元11和13区域避免这种编程干扰，可以使用补偿磁场，例如如果将相应的电流IBL3输入位线BL3，如图1简图所示。通过由补偿电流IBL3产生的补偿磁场可以抵消平行的磁场部分。同样也适合于MTJ-存储单元11。必要时也可以通过承受电流磁场负荷的位线BL旁边的专门导线L(见图7)产生补偿磁场。
将本发明方法的另外的实施例表示在图2上。在这个实施例中，在其中如图1实施例流过位线BL2的编程电流IBL2在MTJ-存储单元11和13区域产生漏磁磁场，如果将电流输入位线BL4和必要时输入其他相邻的位线，由于电流IBL2的漏磁磁场将位线BL3中的这个电流减小，通过位线BL2中的编程电流IBL2使得位线BL3和字线WL1之间的MTJ-存储单元13上不出现编程干扰。当然如果在位线BL4中提供补偿磁场的电流IBL4不够大，将MTJ-存储单元13上的平行漏磁磁场部分完全抵消，因为否则在位线BL4和字线WL1之间的MTJ-存储单元14也有可能被编程。在这里这可以“只”达到削弱由于编程电流IBL2在MTJ-存储单元13上产生的漏磁磁场，但是这对实际需要完全足够了。
图3表示了位线BL1、BL2和BL3与字线WL1和2以及WL3和4在多层系统中如何合作。MTJ-存储单元11、12、13和14位于位线BL1和字线WL1和2，字线WL1和2和位线BL2，位线BL2和字线WL1和2之间以及在字线WL3和4和位线BL3之间。
在图4上表示这种多层系统的结构简图。借助于图4表示的实施例中也应该假设，在字线WL1和位线BL2之间的MTJ-存储单元12也应该通过字线WL1和位线BL2中的编程电流进行编程。在MTJ-存储单元13中的编程干扰在这里可以如同图1的实施例一样通过在位线BL3中的编程电流IBL2避免，以便用补偿磁场平衡MTJ-存储单元13区域的平行漏磁磁场部分。
但是在字线WL1和位线BL5之间位于其他平面上的MTJ-存储单元15上的情况更加关键：MTJ-存储单元15虽然与位线BL2如同MTJ-存储单元13一样有同样的距离。在MTJ-存储单元15上但是由于在位线BL2中流过的编程电流IBL2明显地强于在MTJ-存储单元13上的磁场部分，这样在MTJ-存储单元15上编程干扰的危险比在MTJ-存储单元13上的大。但是这些编程干扰可以按照本发明用简单的方法避免，如果将相应的编程电流输入到位线BL5中，因此产生补偿磁场，补偿磁场抵消由于电流IBL2在MTJ-存储单元15上产生的漏磁磁场，如图4所示。
从图4实施例中明显地看出，按照本发明在多层系统中的电流编程具有什么样的意义。其中当然为了补偿目的也可以将补偿电流输入到其他导线中。
按照本发明可以将电流输入到与有选择性导线相邻的导线中，这些也支持在有选择性的存储单元中的编程过程，例如这也带来涉及到选择性比较好的优点。此外有可能通过自调节电路将补偿电流进行匹配，以便在制造MRAM-装置时避免过程变化的影响。

Claims (5)

1.一种在磁阻存储器装置中避免不希望编程的方法，在其中存储单元(1；11，12，...)位于存储单元区的字线(WL)和位线(BL)之间交叉点的至少一个平面上，其中将编程电流(IWL；IBL2)输入属于有选择性的存储单元(12)的字线(WL1)和位线(BL2)中，所述编程电流在与有选择性的存储单元(12)相邻的至少一个存储单元(13；15)中产生一个在该处起漏磁磁场作用的磁场，
其特征在于，
将补偿电流引导通过所述相邻的至少一个存储单元(13；15)的字线或者位线(BL3；BL5)或者专门的导线(L)，补偿电流提供与漏磁磁场作用相反的补偿磁场。
2.按照权利要求1的方法，其特征在于，
将补偿电流输入到各自位于有选择性的位线(BL2)的再下一个位线(BL4)中。
3.按照权利要求2的方法，其特征在于，
将补偿电流调整得比编程电流弱。
4.按照权利要求1至3之一的方法，其特征在于，
在多层系统中将补偿电流输入到多层平面的字线和位线中。
5.按照权利要求1至3之一的方法，其特征在于，
补偿电流的强度是通过自调节电路控制的。
CNB01137795XA 2000-10-31 2001-10-31 磁阻存储器装置中避免不希望编程的方法 Expired - Fee Related CN1194353C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10053965.3 2000-10-31
DE10053965A DE10053965A1 (de) 2000-10-31 2000-10-31 Verfahren zur Verhinderung unerwünschter Programmierungen in einer MRAM-Anordnung

Publications (2)

Publication Number Publication Date
CN1355535A CN1355535A (zh) 2002-06-26
CN1194353C true CN1194353C (zh) 2005-03-23

Family

ID=7661674

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB01137795XA Expired - Fee Related CN1194353C (zh) 2000-10-31 2001-10-31 磁阻存储器装置中避免不希望编程的方法

Country Status (7)

Country Link
US (1) US6577527B2 (zh)
EP (1) EP1202284B1 (zh)
JP (1) JP3802794B2 (zh)
KR (1) KR100629547B1 (zh)
CN (1) CN1194353C (zh)
DE (2) DE10053965A1 (zh)
TW (1) TW527595B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270790A (ja) * 2000-12-27 2002-09-20 Toshiba Corp 半導体記憶装置
JP3850702B2 (ja) * 2001-09-18 2006-11-29 株式会社東芝 磁気抵抗メモリ装置及びその製造方法
JP4570313B2 (ja) 2001-10-25 2010-10-27 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
JP4074086B2 (ja) * 2001-11-27 2008-04-09 株式会社東芝 磁気メモリ
US6807086B2 (en) * 2001-11-30 2004-10-19 Kabushiki Kaisha Toshiba Magnetic random access memory
US6795334B2 (en) 2001-12-21 2004-09-21 Kabushiki Kaisha Toshiba Magnetic random access memory
JP4033690B2 (ja) * 2002-03-04 2008-01-16 株式会社ルネサステクノロジ 半導体装置
US6778421B2 (en) * 2002-03-14 2004-08-17 Hewlett-Packard Development Company, Lp. Memory device array having a pair of magnetic bits sharing a common conductor line
US20030218905A1 (en) * 2002-05-22 2003-11-27 Perner Frederick A. Equi-potential sensing magnetic random access memory (MRAM) with series diodes
JP4208500B2 (ja) 2002-06-27 2009-01-14 株式会社ルネサステクノロジ 薄膜磁性体記憶装置
JP2004241013A (ja) * 2003-02-03 2004-08-26 Renesas Technology Corp 半導体記憶装置
JP2004259353A (ja) 2003-02-25 2004-09-16 Sony Corp 不揮発性磁気メモリ装置、及び、不揮発性磁気メモリ装置におけるトンネル磁気抵抗素子へのデータ書込方法
JP4290494B2 (ja) * 2003-07-08 2009-07-08 株式会社ルネサステクノロジ 半導体記憶装置
US6906941B2 (en) * 2003-07-22 2005-06-14 Hewlett-Packard Development Company, L.P. Magnetic memory structure
CN100541653C (zh) * 2003-09-02 2009-09-16 Nxp股份有限公司 用于包括磁敏材料的电路的有源屏蔽
US6859388B1 (en) 2003-09-05 2005-02-22 Freescale Semiconductor, Inc. Circuit for write field disturbance cancellation in an MRAM and method of operation
KR100835275B1 (ko) 2004-08-12 2008-06-05 삼성전자주식회사 스핀 주입 메카니즘을 사용하여 자기램 소자를 구동시키는방법들
ATE361529T1 (de) * 2003-11-24 2007-05-15 Koninkl Philips Electronics Nv Verfahren und einrichtung zur durchführung einer aktiven feldkompensation während der programmierung eines magnetoresistiven speicherbausteins
US7397074B2 (en) * 2005-01-12 2008-07-08 Samsung Electronics Co., Ltd. RF field heated diodes for providing thermally assisted switching to magnetic memory elements
US7362644B2 (en) * 2005-12-20 2008-04-22 Magic Technologies, Inc. Configurable MRAM and method of configuration
KR100817061B1 (ko) * 2006-09-26 2008-03-27 삼성전자주식회사 기입 전류와 같은 방향의 금지 전류를 흐르게 하는마그네틱 램
US8437181B2 (en) 2010-06-29 2013-05-07 Magic Technologies, Inc. Shared bit line SMT MRAM array with shunting transistors between the bit lines
KR20140021781A (ko) 2012-08-10 2014-02-20 삼성전자주식회사 가변 저항 메모리를 포함하는 반도체 메모리 장치
KR101266792B1 (ko) * 2012-09-21 2013-05-27 고려대학교 산학협력단 면내 전류와 전기장을 이용한 수평형 자기메모리 소자
US9666257B2 (en) * 2015-04-24 2017-05-30 Intel Corporation Bitcell state retention
US11031059B2 (en) * 2019-02-21 2021-06-08 Sandisk Technologies Llc Magnetic random-access memory with selector voltage compensation

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3456247A (en) * 1966-01-14 1969-07-15 Ibm Coupled film storage device
US3593325A (en) * 1969-01-15 1971-07-13 Inst Elektronik Dresden Magnetic thin film storage device for nondestructive readout thereof
US5039655A (en) * 1989-07-28 1991-08-13 Ampex Corporation Thin film memory device having superconductor keeper for eliminating magnetic domain creep
TW411471B (en) * 1997-09-17 2000-11-11 Siemens Ag Memory-cell device
US6097626A (en) * 1999-07-28 2000-08-01 Hewlett-Packard Company MRAM device using magnetic field bias to suppress inadvertent switching of half-selected memory cells
US6404671B1 (en) * 2001-08-21 2002-06-11 International Business Machines Corporation Data-dependent field compensation for writing magnetic random access memories

Also Published As

Publication number Publication date
JP2002203388A (ja) 2002-07-19
DE50109266D1 (de) 2006-05-11
KR20020042751A (ko) 2002-06-07
EP1202284B1 (de) 2006-03-22
US20020085411A1 (en) 2002-07-04
CN1355535A (zh) 2002-06-26
US6577527B2 (en) 2003-06-10
KR100629547B1 (ko) 2006-09-27
DE10053965A1 (de) 2002-06-20
EP1202284A2 (de) 2002-05-02
TW527595B (en) 2003-04-11
EP1202284A3 (de) 2004-01-02
JP3802794B2 (ja) 2006-07-26

Similar Documents

Publication Publication Date Title
CN1194353C (zh) 磁阻存储器装置中避免不希望编程的方法
CN101925961B (zh) 具有共享源极线的mram装置
CN100541650C (zh) 非易失性存储阵列和地址转换方法
CN1227671C (zh) 用于读取电阻交点阵列的存储器单元的方法和装置
KR100518692B1 (ko) 자기 랜덤 액세스 메모리
DE102005035166B4 (de) Magnetisches Speicherelement mit magnetischer Durchführung und magnetischem Sensorelement sowie magnetischem Direktzugriffsspeicher
US6477077B2 (en) Non-volatile memory device
US20040004878A1 (en) Methods of increasing write selectivity in an MRAM
CN1146997C (zh) 具有多个存储体的数据存储器
US6606263B1 (en) Non-disturbing programming scheme for magnetic RAM
CN1282963A (zh) 具有改进的半选择裕量的磁存储器结构
CN100367406C (zh) 磁随机存取存储器
CN1308959C (zh) 包含偏移导体的磁随机存取存储器件
EP1509922B1 (en) Mram-cell and array-architecture with maximum read-out signal and reduced electromagnetic interference
CN1201333C (zh) 存储单元具有磁阻存储效应的集成存储器及其工作方法
CN1229807C (zh) 具有短读出时间的存储设备
JP2003257177A (ja) 磁気ランダムアクセスメモリ
US6862211B2 (en) Magneto-resistive memory device
US20060023491A1 (en) Method and device for improved magnetic field generation during a write operation of a magnetoresistive memory device
JPWO2019244998A1 (ja) 磁気メモリ装置
CN100378865C (zh) 磁性储存装置
DE602004008465T2 (de) Crosspoint-mram-array mit verringertem spannungsabfall über mtjs
CN1503976A (zh) 操作mram半导体内存排列之方法
CN1552077A (zh) 磁电阻级别产生器
KR20030002257A (ko) 자기저항램과 그의 셀 및 셀 어레이

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: INFINEON TECHNOLOGIES AG

Free format text: FORMER NAME: INFENNIAN TECHNOLOGIES AG

CP01 Change in the name or title of a patent holder

Address after: Munich, Germany

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: INFINEON TECHNOLOGIES AG

TR01 Transfer of patent right

Effective date of registration: 20130619

Address after: Munich, Germany

Patentee after: QIMONDA AG

Address before: Munich, Germany

Patentee before: Infineon Technologies AG

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160113

Address after: German Berg, Laura Ibiza

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: QIMONDA AG

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050323

Termination date: 20151031

EXPY Termination of patent right or utility model