CN1201383C - 电子部件的安装方法、安装装置及电子部件装置 - Google Patents

电子部件的安装方法、安装装置及电子部件装置 Download PDF

Info

Publication number
CN1201383C
CN1201383C CNB008032726A CN00803272A CN1201383C CN 1201383 C CN1201383 C CN 1201383C CN B008032726 A CNB008032726 A CN B008032726A CN 00803272 A CN00803272 A CN 00803272A CN 1201383 C CN1201383 C CN 1201383C
Authority
CN
China
Prior art keywords
electrode
electronic unit
tellite
inorganic filler
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB008032726A
Other languages
English (en)
Other versions
CN1339174A (zh
Inventor
西田一人
西川英信
和田义则
大谷博之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1339174A publication Critical patent/CN1339174A/zh
Application granted granted Critical
Publication of CN1201383C publication Critical patent/CN1201383C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/2949—Coating material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45118—Zinc (Zn) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48817—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48824—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Abstract

一面把在绝缘性树脂中包含导电粒子10a和无机填充剂6f的各向异性导电膜片10夹在中间，一面使凸起电极3和基板电极5对位，利用工具8对每1个凸起电极施加20gf以上的压力，把芯片1按压到印刷电路基板4上，对芯片和基板的翘曲进行矫正并按压凸起电极使之变形，同时使绝缘性树脂硬化，使芯片和基板接合。

Description

电子部件的安装方法、安装装置及电子部件装置
技术领域
本发明涉及一种把电子部件如IC芯片和表面弹性波(SAW)器件等以单体(在IC芯片的情况下为裸IC)状态安装到电子电路用印刷电路基板(在本说明书中，虽然作为代表例将其称为「基板」，但该「基板」是指安装插入式选择器和电子部件的其他部件等的被安装体)上的电子部件安装方法及其装置，以及利用所述安装方法把所述电子部件安装到所述印刷电路基板上的电子部件装置。
背景技术
现在，电子电路用印刷电路基板已被应用于所有制品，其性能日益提高，并且在印刷电路基板上所使用的频率也在进一步提高，降低阻抗的倒装片式安装方法正在成为适用于高频电子设备的安装方法。而且，随着携带设备的增加，需要的不是将IC芯片封装之后再安装到印刷电路基板上，而是把裸露的IC芯片原封不动地直接安装到印刷电路基板上的倒装片式安装方法。因此，在把IC芯片单体直接安装到印刷电路基板上时所使用的IC芯片，和安装到电子设备以及平板显示器上的IC芯片中混有一定数量的不合格品。而且，除所述倒装片之外，还使用CSP(芯片尺寸封装)、BGA(球栅阵列接脚)等。
作为现有技术，有特公平06-66355号公报等公开的把IC芯片安装到电子设备的印刷电路基板上的方法(以往例1)。将该方法用图15来表示。如图15所示，众所周知的方法是：在形成有凸起电极73的IC芯片71上复印Ag焊锡膏74并连接印刷电路基板76的电极7 5之后，使Ag焊锡膏74硬化，然后使密封材料78流入IC芯片71和印刷电路基板76之间。
而且，作为把IC芯片安装到液晶显示器上的方法(以往例2)，如图16所示的特公昭62-6652号公报那样，众所周知的半导体芯片的连接构造是：使用各向异性导电膜片80，把在绝缘性树脂83中添加导电性微片82所构成的各向异性导电粘接剂层81从分离器85上剥下来之后，涂敷到基板和液晶显示器84的玻璃上，通过对IC芯片86进行热压，使所述各向异性导电粘接剂层81介于除Au凸起电极87下面以外的IC芯片86的下面和基板84之间。
作为以往例3，众所周知的方法是：把UV硬化树脂涂敷到基板上，在其上固定IC芯片，一面施加压力一面通过UV照射使两者之间的树脂硬化，利用其收缩力来维持两者之间的连接。
这样，为了安装IC芯片，把如扁平组件的IC芯片焊接到引线架上，使IC芯片的电极与引线架导线接合，在通过树脂成型而形成封装后，将焊锡膏印刷到印刷电路基板上，在其上载置扁平组件IC并进行反流，通过实施这样的工序来进行所述的接合。在这些被称为SMT()的施工方法中，对IC芯片进行封装的工序耗费时间较长，生产IC部件需要时间，而且要使印刷电路基板小型化也比较困难。例如在把IC芯片密封到扁平封装内的状态下，要使扁平封装的面积为IC芯片面积的大约4～10倍，所以这已经成为妨碍小型化的主要原因。
对此，为了缩短工序和小型轻量化，最近开始采用把裸露的IC芯片直接安装到印刷电路基板上的倒装片式安装方法。作为这种倒装片式的安装方法，已经被开发出来的有：把凸起电极形成到IC芯片上、对IC芯片进行水准测量、复印Ag·Pd焊锡膏、安装、检查、利用密封树脂进行树脂密封以及检查的柱式凸起电极连接(SBB)方法，和同时进行把凸起电极形成到IC芯片上的工序和把UV硬化树脂涂敷到基板上的工序，而后再进行安装、树脂的UV硬化以及检查的UV树脂接合等多种方法。
但是，任何一种安装方法都存在着以下问题：即：使接合IC芯片凸起电极和基板电极的膏剂硬化和使涂敷的密封树脂硬化都比较消耗时间，生产效率较低。而且，因为需要使用对翘曲度进行管理的陶瓷和玻璃来作为印刷电路基板，所以还有价格较高的缺点。
而且，虽然在把如以往例1那样的导电性膏用于接合材料的施工方法中，正在开发使用玻璃作为印刷电路基板基材的方法，但为了使IC芯片一侧电极和基板一侧电极之间电导通，需要把导电粒子夹入两电极之间，所以需要均匀分散导电性粘接剂中的导电粒子，但均匀分散导电性粘接剂中的导电粒子比较困难，所以存在着以下问题：即：或者由于导电粒子的分布异常而成为短路的原因，或者导电性粘接剂的价格过高，或者为了使凸起电极的高度一致，而必须用电镀来形成IC芯片的凸起电极。
而且，在如以往例3那样的使用UV硬化树脂来进行接合的方法中，存在着以下问题：即：必须使凸起电极高度偏差为±1(μm)以下，而且，树脂基板(玻璃环氧基板)等平面度较差的基板不能进行接合。而且，即使在使用凸起电极的方法中，在接合之后，为了缓和基板和IC芯片的热膨胀收缩差，必须使密封树脂流入并使之硬化。由于该密封树脂的硬化需要2～8小时，所以会导致生产效率的极度恶化。
发明内容
鉴于以上所存在的问题，本发明的目的在于：提供一种在使印刷电路基板和电子部件接合之后，不再需要流入基板和电子部件之间的密封树脂工序和将凸起电极的高度修整为一定高度的水准测量工序的，把具有导电粒子的各向异性导电层夹在中间，以较高的生产效率和较高的可靠性将电子部件安装到印刷电路基板上的电子部件安装方法及其装置，以及利用所述安装方法把所述电子部件安装到所述基板上的电子部件装置。
为实现所述目的，根据本发明1所提供的一种电子部件的安装方法，与导线焊接一样，利用电火花在金属线的前端形成球，利用毛细管把所述形成的球用超声波热压焊到电子部件的电极上，形成凸起电极；
用20gf以下的负载重量按压所述形成的凸起电极，使前端齐整，以防止所述凸起电极颈状部分歪倒；
一面把在掺有无机填充剂的绝缘性树脂中掺合了导电粒子的各向异性导电层夹在中间，一面使所述电子部件的所述电极和印刷电路基板的电极对位，把所述电子部件载置到所述基板上；
而后，一面或从所述电子部件一侧进行加热，或从所述基板一侧进行加热，或从所述电子部件一侧和所述基板一侧两方面来进行加热，一面利用工具对每1个凸起电极施加20gf以上的压力，把所述电子部件按压到所述印刷电路基板上，对所述基板的翘曲进行矫正并按压所述凸起电极使所述凸起电极变形，同时使介于所述电子部件和所述印刷电路基板之间的所述各向异性导电层的所述绝缘性树脂硬化，使所述电子部件和所述印刷电路基板接合，使所述电子部件的所述电极和所述印刷电路基板的所述电极电连接。
根据本发明2的电子部件的安装方法，所述各向异性导电层的所述绝缘性树脂是绝缘性热硬化性环氧树脂，掺合在该绝缘性热硬化性环氧树脂中的所述无机填充剂的量为所述绝缘性热硬化性环氧树脂的5～90wt％。
根据本发明3的电子部件安装方法，所述各向异性导电层的所述绝缘性树脂最初在涂覆到所述基板上时是液体，在涂覆到所述基板上之后，将所述基板送入炉内，通过使所述被涂敷的液体绝缘性树脂硬化，或者通过利用所加热的工具来按压所述被涂敷的液体绝缘性树脂，固化为B级状态之后，将所述电子部件载置到所述基板上。
根据本发明4的电子部件安装方法，掺合在所述各向异性导电层的所述绝缘性树脂中的所述无机填充剂的平均粒径为3μm以上。
根据本发明5的电子部件安装方法，掺合在所述各向异性导电层的所述绝缘性树脂中的所述无机填充剂是具有多种不同平均粒径的至少两种无机填充剂，所述至少两种无机填充剂中一方的无机填充剂的平均粒径为所述至少两种无机填充剂中另一方的无机填充剂平均粒径的2倍以上。
根据本发明6的电子部件安装方法，使所述各向异性导电层中接触所述电子部件或所述基板的任意一方的部分中的所述无机填充剂的量少于其他部分中的所述无机填充剂的量。
根据本发明7的电子部件安装方法，使所述各向异性导电层中分别接触所述电子部件以及所述基板的部分中的所述无机填充剂的量少于其他部分中的所述无机填充剂的量。
根据本发明8的一种电子部件的安装方法，与导线焊接一样，利用电火花在金属线的前端形成球，利用毛细管把所述形成的球用超声波热压接合到电子部件的电极上，形成金凸起电极；
不对所述形成的凸起电极进行水准测量，一面把在掺有无机填充剂的绝缘性树脂中掺合了导电粒子的各向异性导电层夹在中间，一面使所述电子部件的所述电极和印刷电路基板的电极对位，把所述电子部件载置到所述基板上；
而后，利用工具从所述电子部件的上面一侧外加负载重量，使前端齐整，防止所述金凸起电极的颈状部分歪倒，同时外加超声波，使所述金凸起电极与所述基板的所述电极进行金属接合；
然后，一面或者从所述电子部件的所述上面一侧进行加热，或者从所述基板一侧进行加热，或者从所述电子部件一侧和所述基板一侧两方面进行加热，一面对每1个凸起电极施加20gf以上的压力，把所述电子部件按压到所述印刷电路基板上，一面对所述基板的翘曲进行矫正并将所述凸起电极压变形，一面使介于所述电子部件和所述印刷电路基板之间的所述各向异性导电层的所述绝缘性树脂硬化，使所述电子部件和所述印刷电路基板接合，使所述电子部件的所述电极和所述印刷电路基板的所述电极电连接。
根据本发明9的一种电子部件安装方法，与导线焊接一样，利用电火花在金属线的前端形成球，利用毛细管把所述形成的球，在电子部件的电极上形成金凸起电极；
不对所述形成的凸起电极进行水准测量，一面把在掺有无机填充剂的绝缘性树脂中掺合了导电粒子的各向异性导电层夹在中间，一面使所述电子部件的所述电极和印刷电路基板的电极对位，把所述电子部件载置到所述基板上；
而后，一面从所述电子部件的上面，利用被加热到给定温度的工具进行加热，一面用压力P1作为外加压力，把所述电子部件按压到所述印刷电路基板上，一面对所述基板的翘曲进行矫正，一面使存在于所述电子部件和所述印刷电路基板之间的所述各向异性导电层的所述绝缘性树脂硬化；
然后，在经过给定时间之后，一面把所述外加压力从所述压力P1降低到较低压力P2，缓和所述各向异性导电层的所述绝缘性树脂硬化时的应力，一面使所述电子部件和所述印刷电路基板接合，使所述电子部件的所述电极和所述印刷电路基板的所述电极电连接。
根据本发明10的的电子部件安装方法，把所述压力P1设定为20gf/每个凸起电极以上，而把所述压力P2设定为所述压力P1的1/2以下。
根据本发明11的一种电子部件安装方法，与进行导线焊接一样，利用电火花在金属线的前端形成球，利用毛细管把所述形成的球经超声波热压到电子部件的电极上，形成凸起电极；
用20gf以下的载重量按压所述形成的凸起电极，使前端齐整，防止所述凸起电极颈状部分歪倒；
一面对所述形成的凸起电极不进行水准测量，使在绝缘性树脂中掺有无机填充剂的固体或固化为B级状态的绝缘性树脂层介于中间，一面使所述电子部件的所述电极与印刷电路基板的电极对准位置，把所述电子部件载置到所述基板上；
然后，一面或者从所述电子部件的一侧进行加热，或者从所述基板一侧进行加热，或者从所述电子部件一侧和所述基板一侧两方面进行加热，一面对每1个凸起电极施加20gf以上的压力，利用工具把所述电子部件按压到所述印刷电路基板上，一面对所述基板的翘曲进行矫正并将所述凸起电极压变形，一面使介于所述电子部件和所述印刷电路基板之间的所述绝缘性树脂层硬化，使所述电子部件和所述印刷电路基板接合，使所述电子部件的所述电极和所述印刷电路基板的所述电极电连接。
根据本发明12的的电子部件安装方法，掺合在所述绝缘性树脂中的所述无机填充剂是具有不同平均粒径的多种无机填充剂。
根据本发明13的电子部件安装方法，使所述绝缘性树脂层中接触所述电子部件或所述基板的任意一方的部分中的所述无机填充剂的量少于其他部分中的所述无机填充剂的量。
根据本发明14的电子部件安装方法，使所述绝缘性树脂层中分别接触所述电子部件以及所述基板的部分中的所述无机填充剂的量少于其他部分中的所述无机填充剂的量。
根据本发明15的电子部件安装方法，在接触所述电子部件的部分中，对于用于电子部件表面的膜原料，使用能提高接合度的绝缘性树脂，而在接触所述基板的部分中，对于用于基板表面的材料，使用能提高接合度的绝缘性树脂。
根据本发明16的电子部件安装方法，使所述绝缘性树脂层中分别接触所述电子部件以及所述基板的部分中不掺合所述无机填充剂。
根据本发明17的一种电子部件的安装方法，与导线焊接一样，利用电火花在金属线的前端形成球，利用毛细管把所述形成的球用超声波热压接合到电子部件的电极上，形成金凸起电极；
不对所述形成的凸起电极进行水准测量，一面使在绝缘性树脂中掺有无机填充剂的固体或固化为B级状态的绝缘性树脂层介于中间，一面使所述电子部件的所述电极和印刷电路基板的电极对位，把所述电子部件载置到所述基板上；
而后，利用工具从所述电子部件的上面一侧外加负载重量，使前端齐整，防止所述金凸起电极的颈状部分歪倒，同时外加超声波，使所述金凸起电极与所述基板的所述电极进行金属接合；
然后，一面或者从所述电子部件的所述上面一侧进行加热，或者从所述基板一侧进行加热，或者从所述电子部件一侧和所述基板一侧两方面进行加热，一面对每1个凸起电极施加20gf以上的压力，把所述电子部件按压到所述印刷电路基板上，一面对所述基板的翘曲进行矫正并将所述凸起电极压变形，一面使介于所述电子部件和所述印刷电路基板之间的所述绝缘性树脂硬化，使所述电子部件和所述印刷电路基板接合，使所述电子部件的所述电极和所述印刷电路基板的所述电极电连接。
根据本发明18的电子部件安装方法，当外加所述超声波使所述金凸起电极与所述基板的所述电极进行金属接合时，或者从所述电子部件的所述上面一侧进行加热，或者从所述基板一侧进行加热，或者从所述电子部件一侧和所述基板一侧两方面进行加热。
根据本发明19的一种电子部件的安装方法，与导线焊接一样，利用电火花在金属线的前端形成球，利用毛细管把所述形成的球，在电子部件的电极上形成凸起电极；
不对所述形成的凸起电极进行水准测量，一面使在绝缘性树脂中掺有无机填充剂的固体或固化为B级状态的绝缘性树脂层介于中间，一面使所述电子部件的所述电极和印刷电路基板的电极对位，把所述电子部件载置到所述基板上；
而后，一面从所述电子部件的上面，利用被加热到给定温度的工具进行加热，一面用压力P1作为外加压力，把所述电子部件按压到所述印刷电路基板上，一面对所述基板的翘曲进行矫正，一面使夹在所述电子部件和所述印刷电路基板之间的所述绝缘性树脂硬化；
然后，在经过给定时间之后，一面把所述外加压力从所述压力P1降低到较低压力P2，缓和所述绝缘性树脂硬化时的应力，一面使所述电子部件和所述印刷电路基板接合，使所述电子部件的所述电极和所述印刷电路基板的所述电极电连接。
根据本发明20的电子部件安装方法，把所述压力P1设定为20gf/每个凸起电极以上，而把所述压力P2设定为所述压力P1的1/2以下。
根据本发明21的一种电子部件的安装方法，一面把在掺有无机填充剂的绝缘性树脂中掺合了导电粒子的各向异性导电层夹在中间，一面以在电子部件的电极上具有凸起电极的状态，使所述电子部件的所述电极与印刷电路基板的电极对位，并把所述电子部件载置到所述基板上；
而后，一面或者从所述电子部件一侧进行加热，或者从基板一侧进行加热，或者从所述电子部件一侧和所述基板一侧两方面进行加热，一面利用工具把所述电子部件按压到所述印刷电路基板上；一面对所述基板的翘曲进行矫正，一面使介于所述电子部件和所述印刷电路基板之间的所述各向异性导电层的所述绝缘性树脂硬化，使所述电子部件与所述印刷电路基板接合，使所述电子部件的所述电极与所述印刷电路基板的所述电极电连接。
根据本发明22的一种电子部件安装装置，包括：具有载置印刷电路基板的载物台和保持电子部件的保持构件的任何一个，和把在掺有无机填充剂的绝缘性树脂中掺合了导电粒子的各向异性导电层贴附到由所述载物台载置的所述印刷电路基板的电极或由所述保持构件保持的所述电子部件上的粘贴工具的粘贴装置；
与在所述电子部件的电极上进行导线焊接一样，利用电火花在金属线的前端形成球，把所述形成的球经超声波热压到所述基板的所述电极上，形成不进行水准测量的凸起电极的毛细管；
具有保持所述凸起电极形成在所述电极上的所述电子部件的接合工具，和载置所述印刷电路基板的载物台，以及加热所述电子部件或所述基板的加热器，使所述接合工具保持的所述电子部件与载置在所述载物台上的所述印刷电路基板的所述电极对位，并且把所述接合工具保持的所述电子部件载置到在所述载物台上的所述印刷电路基板的所述电极上，同时，
一面通过所述加热器进行加热，一面通过对每1个凸起电极施加20gf以上的负载压力，用所述接合工具把所述电子部件按压到载置在所述载物台上的所述印刷电路基板上，一面对所述基板的翘曲进行矫正，一面使介于所述电子部件和所述印刷电路基板之间的所述各向异性导电层的所述绝缘性树脂硬化，使所述电子部件和所述印刷电路基板接合，使所述电子部件的所述电极和所述印刷电路基板的所述电极电连接的接合装置。
根据本发明23的一种电子部件安装装置，包括：具有载置印刷电路基板的载物台和保持电子部件的保持构件的任何一个，和把在掺有无机填充剂的绝缘性树脂中掺合了导电粒子的各向异性导电层贴附到由所述载物台载置的所述印刷电路基板的电极或由所述保持构件保持的所述电子部件上的粘贴工具的粘贴装置；
与在所述电子部件的电极上进行导线焊接一样，利用电火花在金属线的前端形成球，把所述形成的球经超声波热压到所述基板的所述电极上，形成不进行水准测量的金凸起电极的毛细管；
具有保持所述凸起电极形成在所述电极上的所述电子部件的接合工具，和载置所述印刷电路基板的载物台，以及加热所述电子部件或所述基板的加热器，和外加超声波的超声波发生元件，使所述接合工具保持的所述电子部件与载置在所述载物台上的所述印刷电路基板的所述电极对位，并且把所述接合工具保持的所述电子部件载置到在所述载物台上的所述印刷电路基板的所述电极上，同时，
利用所述接合工具从所述电子部件的上面外加负载重量，使前端齐整，防止所述金凸起电极的颈状部分歪倒，同时通过所述超声波发生元件外加超声波，使由所述毛细管支撑的所述金凸起电极与载置在所述载物台上的所述基板的所述电极进行金属接合，同时，
一面通过所述加热器进行加热，一面通过对每1个凸起电极施加20gf以上的压力，用所述接合工具把所述电子部件按压到载置在所述载物台上的所述印刷电路基板上，对所述基板的翘曲进行矫正，同时一面按压所述凸起电极使之变形，一面使介于所述电子部件和所述印刷电路基板之间的所述各向异性导电层的所述绝缘性树脂硬化，使所述电子部件和所述印刷电路基板接合，使所述电子部件的所述电极和所述印刷电路基板的所述电极电连接的超声波施加装置。
根据本发明24的电子部件安装装置，所述毛细管具有在与所述球接触的部分上不设平坦部位的前端形状，同时具有倒圆角为100°以下的构成，利用该毛细管，把前端为圆锥形的所述金凸起电极形成在所述电子部件的所述电极上。
根据本发明25的电子部件安装装置，在所述各向异性导电层的掺有所述无机填充剂的固态绝缘性树脂中，掺合了具有大于所述无机填充剂平均粒径的平均直径的导电粒子。
根据本发明26的一种电子部件安装装置，包括：具有载置印刷电路基板的载物台和保持电子部件的保持构件的任何一个，和把在掺有无机填充剂的绝缘性树脂中掺合了导电粒子的各向异性导电层贴附到由所述载物台载置的所述印刷电路基板或由所述保持构件保持的所述电子部件上的粘贴工具的粘贴装置；
与在所述电子部件的电极上进行导线焊接一样，利用电火花在金属线的前端形成球，把所述形成的球经超声波热压到所述基板的所述电极上，形成不进行水准测量的凸起电极的毛细管；
具有保持所述凸起电极形成在所述电极上的所述电子部件的接合工具，和载置所述印刷电路基板的载物台，以及加热所述电子部件或所述基板的加热器，使所述接合工具保持的所述电子部件与载置在所述载物台上的所述印刷电路基板的所述电极对位，并且把所述接合工具保持的所述电子部件载置到在所述载物台上的所述印刷电路基板的所述电极上，同时，
一面从所述电子部件的上面，利用通过所述加热器被加热到给定温度的所述接合工具进行加热，一面用压力P1作为外加压力，把所述电子部件按压到所述印刷电路基板上，一面对所述基板的翘曲进行矫正，一面使存在于所述电子部件和所述印刷电路基板之间的所述各向异性导电层的所述绝缘性树脂硬化，然后，在经过给定时间之后，一面把所述外加压力从所述压力P1降低到较低压力P2，缓和所述各向异性导电层的所述绝缘性树脂硬化时的应力，一面使所述电子部件和所述印刷电路基板接合，使所述电子部件的所述电极和所述印刷电路基板的所述电极电连接的接合装置。
根据本发明27的一种电子部件安装装置，包括：具有载置印刷电路基板的载物台和保持电子部件的保持构件的任何一个，和把在绝缘性树脂中掺有无机填充剂的固体或固化为B级状态的绝缘性树脂层贴附到由所述载物台载置的所述印刷电路基板的电极或由所述保持构件保持的所述电子部件上的粘贴工具的粘贴装置；
与在所述电子部件的电极上进行导线焊接一样，利用电火花在金属线的前端形成球，把所述形成的球经超声波热压接合到所述基板的所述电极上，形成不进行水准测量的凸起电极的毛细管；
具有保持所述凸起电极形成在所述电极上的所述电子部件的接合工具，和载置所述印刷电路基板的载物台，使所述接合工具保持的所述电子部件与载置在所述载物台上的所述印刷电路基板的所述电极对位，并且把所述接合工具保持的所述电子部件载置到在所述载物台上的所述印刷电路基板的所述电极上，同时，
一面利用工具进行加热，一面通过对每1个凸起电极施加20gf以上的负载压力，把所述电子部件按压到载置在所述载物台上的所述印刷电路基板上，一面对所述基板的翘曲进行矫正，一面使介于所述电子部件和所述印刷电路基板之间的所述绝缘性树脂硬化，使所述电子部件和所述印刷电路基板接合，使所述电子部件的所述电极与所述印刷电路基板的所述电极电连接的接合装置。
根据本发明28的一种电子部件安装装置，包括：具有载置印刷电路基板的载物台和保持电子部件的保持构件的任何一个，和把在绝缘性树脂中掺有无机填充剂的固体或固化为B级状态的绝缘性树脂层贴附到由所述载物台载置的所述印刷电路基板的电极或由所述保持构件保持的所述电子部件上的粘贴工具的粘贴装置；
与在所述电子部件的电极上进行导线焊接一样，利用电火花在金属线的前端形成球，把所述形成的球经超声波热压接合到所述基板的所述电极上，形成不进行水准测量的金凸起电极的毛细管；
具有保持所述凸起电极形成在所述电极上的所述电子部件的接合工具，和载置所述印刷电路基板的载物台，以及加热所述电子部件或所述基板的加热器，和外加超声波的超声波发生元件，使所述接合工具保持的所述电子部件与载置在所述载物台上的所述印刷电路基板的所述电极对位，并且把所述接合工具保持的所述电子部件载置到在所述载物台上的所述印刷电路基板的所述电极上，同时，
利用所述接合工具从所述电子部件的上面外加负载重量，使前端齐整，防止由所述毛细管支撑的所述金凸起电极的颈状部分歪倒，同时外加超声波，使所述金凸起电极与载置在所述载物台上的所述基板的所述电极进行金属接合，同时，
一面通过所述加热器进行加热，一面通过对每1个凸起电极施加20gf以上的压力，通过所述接合工具把所述电子部件按压到载置在所述载物台上的所述印刷电路基板上，对所述基板的翘曲进行矫正，同时一面按压所述凸起电极使之变形，一面使介于所述电子部件和所述印刷电路基板之间的所述绝缘性树脂硬化，使所述电子部件和所述印刷电路基板接合，使所述电子部件的所述电极和所述印刷电路基板的所述电极电连接的超声波施加装置。
根据本发明29的电子部件安装装置，所述超声波施加装置的所述加热器是或者从所述电子部件的所述上面一侧进行加热，或者从所述基板一侧进行加热，或者在进行所述金属接合时从所述电子部件一侧和所述基板一侧两方面进行加热的加热器。
根据本发明30的一种电子部件安装装置，包括：具有载置印刷电路基板的载物台和保持电子部件的保持构件的任何一个，和把在绝缘性树脂中掺有无机填充剂的固体或固化为B级状态的绝缘性树脂层贴附到由所述载物台载置的所述印刷电路基板的电极或由所述保持构件保持的所述电子部件上的粘贴工具的粘贴装置；
与在所述电子部件的电极上进行导线焊接一样，利用电火花在金属线的前端形成球，把所述形成的球经超声波热压接合到所述基板的所述电极上，形成不进行水准测量的凸起电极的毛细管；
具有保持所述凸起电极形成在所述电极上的所述电子部件的接合工具，和载置所述印刷电路基板的载物台，以及加热所述电子部件或所述基板的加热器，使所述接合工具保持的所述电子部件与载置在所述载物台上的所述印刷电路基板的所述电极对位，并且把所述接合工具保持的所述电子部件载置到在所述载物台上的所述印刷电路基板的所述电极上，
一面从所述电子部件的上面，利用通过所述加热器被加热到给定温度的所述接合工具进行加热，一面用压力P1作为外加压力，把所述电子部件按压到所述印刷电路基板上，一面对所述基板的翘曲进行矫正，一面使存在于所述电子部件和所述印刷电路基板之间的所述各向异性导电层的所述绝缘性树脂硬化，然后，在经过给定时间之后，一面把所述外加压力从所述压力P1降低到较低压力P2，缓和所述绝缘性树脂硬化时的应力，一面使所述电子部件和所述印刷电路基板接合，使所述电子部件的所述电极和所述印刷电路基板的所述电极电连接的接合装置。
根据本发明31的一种电子部件装置，把无机填充剂被掺入绝缘性树脂中并被硬化的各向异性导电层夹在中间，使形成在电子部件的电极上的凸起电极在所述凸起电极被按压变形的状态下，与印刷电路基板的电极接合，使所述电子部件的所述电极和所述印刷电路基板的所述电极电连接；
使所述各向异性导电层中接触所述电子部件或所述基板的任意一方的部分中的所述无机填充剂的量少于其他部分中的所述无机填充剂的量。
根据本发明32的一种电子部件装置，把将无机填充剂掺入绝缘性树脂并使之硬化的绝缘性树脂层夹在中间，使形成在电子部件的电极上的凸起电极在所述凸起电极被按压变形的状态下，与印刷电路基板的电极接合，使所述电子部件的所述电极和所述印刷电路基板的所述电极电连接；
使所述绝缘性树脂层中接触所述电子部件或所述基板的任意一方的部分中的所述无机填充剂的量少于其他部分中的所述无机填充剂的量。
根据本发明33的一种电子部件装置，把将无机填充剂掺入绝缘性树脂中并使之硬化的绝缘性树脂层夹在中间，使形成在电子部件的电极上的凸起电极在所述凸起电极被按压变形的状态下，与印刷电路基板的电极接合，使所述电子部件的所述电极和所述印刷电路基板的所述电极电连接；
所述绝缘性树脂层包括：置位于接触所述电子部件或所述基板的任意一方的部分上，并且在与所述绝缘性树脂相同的绝缘性树脂中掺合所述无机填充剂的第1树脂层；与所述第1树脂层接触，并且由与所述第1树脂层相比，所述无机填充剂的量较少的绝缘性树脂所构成的第2树脂层。
附图说明
本发明的以上所述目的和特征以及其他的目的和特征，通过下面要进行说明的有关附图的理想实施例来加以明确。
图1A、图1B、图1C、图1D、图1E、图1F、图1G分别是表示要安装到本发明实施例1印刷电路基板上的电子部件，例如IC芯片的安装方法的说明图。
图2A、图2B分别是表示在要安装到实施例1印刷电路基板上的电子部件如IC芯片的安装方法中，利用最初开始接合时进入热硬化性树脂中的呈尖头状态的凸起电极，来向凸起电极外侧方向挤压热硬化性树脂中的无机填充剂时的状态说明图；图2C是表示无机填充剂不进入凸起电极和基板电极之间时的状态说明图。
图3A、图3B、图3C、图3D、图3E、图3F、图3G分别是表示在本发明实施例1的安装方法中，使用IC芯片的导线焊接装置的凸起电极形成工序的说明图。
图4A、图4B、图4C分别是表示在本发明实施例1的安装方法中，印刷电路基板和IC芯片的接合工序说明图。
图5A、图5B、图5C分别是表示在本发明实施例1的安装方法中，印刷电路基板和IC芯片的接合工序说明图。
图6A、图6B、图6C分别是用于说明在本发明实施例3的安装方法中，在印刷电路基板上设置热硬化性粘接剂来取代各向异性导电膜片的说明图；图6D、图6E分别是说明所述实施例1接合状态的放大说明图。
图7A、图7B、图7C、图7D、图7E、图7F、分别是用于说明在本发明实施例3的安装方法中，作为图6A～图6E的变形例，而在印刷电路基板上设置热硬化性粘接剂来取代各向异性导电膜片的说明图。
图8A、图8B、图8C分别是表示在本发明实施例5的安装方法中，印刷电路基板和IC芯片的接合工序说明图。
图9A、图9B、图9C分别是表示在本发明实施例5的安装方法中，印刷电路基板和IC芯片的接合工序说明图。
图10A、图10B、图10C、图10D分别是表示在本发明实施例6的安装方法中，印刷电路基板和IC芯片的接合工序说明图。
图11A、图11B、图11C、图11D、图11E分别是表示在本发明实施例6的安装方法中，印刷电路基板和IC芯片的接合工序说明图。
图12A、图12B、图12C、图12D分别是表示在本发明实施例7的安装方法中，印刷电路基板和IC芯片的接合工序说明图。
图13是表示在本发明实施例7的安装方法中，印刷电路基板和IC芯片的接合工序说明图。
图14A、图14B分别是表示在IC芯片一侧形成热硬化性树脂片的实施例1的变形例的说明图，以及在IC芯片一侧形成热硬化性粘接剂的实施例1的变形例的说明图。
图15是表示现有的印刷电路基板和IC芯片接合方法的剖面图。
图16A、图16B分别是表示现有的印刷电路基板和IC芯片接合方法的说明图。
图17是表示在所述实施例1中，在80μm外径凸起电极情况下的电阻值和负载量之间关系的曲线图。
图18是在所述实施例1中，根据80μm、40μm各个外径凸起电极和最低负载量之间关系，来表示可靠性较高区域的曲线图。
图19是表示在所述实施例3中，树脂片(各向异性导电膜片)的加热温度和反应率之间关系的曲线图。
图20是在所述实施例1中所使用的电子部件安装装置的立体图。
图21A、图21B、图21C、图21D分别是表示图20电子部件安装装置的在部件一侧进行的位置识别工作的立体图、反应部件位置识别图像的图、在基板一侧进行的位置识别工作的立体图、以及基板位置识别图像的图。
图22是表示在所述实施例4中所使用的超声波外加装置的简略图。
图23是表示在所述实施例5中所使用的粘贴装置的简略图。
图24A、图24B分别是用于比较说明ACF施工法和所述实施例的施工法的凸起电极附近的放大剖面图。
图25是利用安装到本发明实施例9的印刷电路基板上的电子部件如IC芯片的安装方法以及装置进行接合的接合状态的模式化剖面图。
图26是安装到所述实施例9的印刷电路基板上的电子部件如IC芯片的安装方法以及装置所使用的树脂片的局部放大模式化剖面图。
图27是在利用安装到本发明实施例13的印刷电路基板上的电子部件如IC芯片的安装方法以及装置进行接合的接合状态下的绝缘性树脂和无机填充剂的模式化剖面图。
图28A、图28B、图28C、图28D分别是表示安装到本发明的实施例14的印刷电路基板上的电子部件如IC芯片的安装方法以及装置所使用的各向异性导电层的各种例子的电子部件装置的模式化剖面图。
图29A、图29B、图29C、图29D分别是表示安装到本发明的实施例14变形例的印刷电路基板上的电子部件如IC芯片的安装方法以及装置所使用的各向异性导电层的各种例子的模式化剖面图。
图30是使用图29A所示的安装到所述实施例14的印刷电路基板上的电子部件如IC芯片的安装方法以及装置所使用的各向异性导电层来进行接合的接合状态的模式化剖面图。
图31是使用图29B所示的安装到所述实施例14的印刷电路基板上的电子部件如IC芯片的安装方法以及装置所使用的各向异性导电层来进行接合的接合状态的模式化剖面图。
图32A、图32B分别是使用图29C、图29D所示的安装到所述实施例14的印刷电路基板上的电子部件如IC芯片的安装方法以及装置所使用的各向异性导电层来进行接合的接合状态的模式化剖面图。
图33A、图33B、图33C、图33D、图33E、图33F分别是表示安装到所述实施例14的印刷电路基板上的电子部件如IC芯片的安装方法以及装置所使用的各向异性导电层的无机填充剂量和各向异性导电层厚度方向的位置之间的各种关系的曲线图。
图34是安装到本发明实施例15的印刷电路基板上的电子部件如IC芯片的安装方法以及装置所使用的各向异性导电层的制造工序的说明图。
图35是图34的局部放大图。
图36是所述实施例1的一个具体例子的导电粒子平均直径和无机填充剂粒子平均直径的分布图。
图37A、图37B分别是表示在所述实施例1的变形例中能使用的凸起电极例的图。
图38A、图38B、图38C、图38D、图38E、图38F、图38G分别是表示要安装到本发明实施例16的印刷电路基板上的电子部件如IC芯片的安装方法的说明图。
图39A、图39B分别是表示在要安装到实施例16印刷电路基板上的电子部件如IC芯片的安装方法中，利用最初开始接合时进入热硬化性树脂中的呈尖头状态的凸起电极，来向凸起电极外侧方向挤压热硬化性树脂中的无机填充剂时的状态说明图；图39C是表示无机填充剂不进入凸起电极和基板电极之间时的状态说明图。
图40A、图40B、图40C、图40D、图40E、图40F、图40G分别是表示在本发明实施例16的安装方法中，使用IC芯片的导线焊接装置的凸起电极形成工序的说明图。
图41A、图41B、图41C分别是表示在本发明实施例16的安装方法中，印刷电路基板和IC芯片的接合工序的说明图。
图42A、图42B、图42C分别是表示在本发明实施例16的安装方法中，印刷电路基板和IC芯片的接合工序说明图。
图43A、图43B、图43C分别是用于说明在本发明实施例18的安装方法中，在印刷电路基板上设置热硬化性粘接剂来取代热硬化性树脂片的说明图。
图44A、图44B、图44C、图44D、图44E、图44F、分别是用于说明在本发明实施例18的安装方法中，作为图43A～图43C的变形例，在印刷电路基板上设置热硬化性粘接剂来取代热硬化性树脂片的说明图。
图45A、图45B、图45C分别是表示在本发明实施例20的安装方法中，印刷电路基板和IC芯片的接合工序的说明图。
图46A、图46B、图46C分别是表示在本发明实施例20的安装方法中，印刷电路基板和IC芯片的接合工序的说明图。
图47A、图47B、图47C、图47D分别是表示在本发明实施例21的安装方法中，印刷电路基板和IC芯片的接合工序的说明图。
图48A、图48B、图48C、图48D、图48E分别是表示在本发明实施例21的安装方法中，印刷电路基板和IC芯片的接合工序的说明图。
图49A、图49B、图49C、图49D分别是表示在本发明实施例22的安装方法中，印刷电路基板和IC芯片的接合工序说明图。
图50是表示在本发明实施例22的安装方法中，印刷电路基板和IC芯片的接合工序的说明图。
图51A、图51B分别是表示在IC芯片一侧形成热硬化性树脂片的实施例16的变形例的说明图，以及在IC芯片一侧形成热硬化性粘接剂的实施例16的变形例的说明图。
图52是表示在所述实施例16中，在80μm外径凸起电极情况下的电阻值和负载量之间关系的曲线图。
图53是在所述实施例16中，根据80μm、40μm各个外径凸起电极和最低负载量之间关系，来表示可靠性较高区域的曲线图。
图54是表示在所述实施例18中，树脂片的加热温度和反应率之间关系的曲线图。
图55是在所述实施例16中所使用的电子部件安装装置的立体图。
图56A、图56B、图56C、图56D分别是表示图55电子部件安装装置的在部件一侧进行的位置识别工作的立体图、反应部件位置识别图像的图、在基板一侧进行的位置识别工作的立体图、以及基板位置识别图像的图。
图57是表示在所述实施例19中所使用的超声波外加装置的简略图。
图58是表示在所述实施例20中所使用的粘贴装置的简略图。
图59A、图59B分别是用于比较说明ACF施工法和所述实施例的施工法的凸起电极附近的放大剖面图。
图60是利用安装到本发明实施例24印刷电路基板上的电子部件如IC芯片的安装方法以及装置来进行接合的接合状态的模式化剖面图。
图61是安装到所述实施例24的印刷电路基板上的电子部件如IC芯片的安装方法以及装置所使用的树脂片的局部放大模式化剖面图。
图62是在利用安装到本发明实施例28的印刷电路基板上的电子部件如IC芯片的安装方法以及装置进行接合的接合状态下的绝缘性树脂和无机填充剂的模式化剖面图。
图63A、图63B、图63C、图63D分别是表示安装到本发明的实施例29的印刷电路基板上的电子部件如IC芯片的安装方法以及装置所使用的绝缘性树脂层各种例子的电子部件装置的模式化剖面图。
图64A、图64B、图64C、图64D分别是表示安装到本发明的实施例29变形例的印刷电路基板上的电子部件如IC芯片的安装方法以及装置所使用的绝缘性树脂层各种例子的模式化剖面图。
图65是使用图64A所示的安装到所述实施例29的印刷电路基板上的电子部件如IC芯片的安装方法以及装置所使用的绝缘性树脂层来进行接合的接合状态的模式化剖面图。
图66是使用图64B所示的安装到所述实施例29的印刷电路基板上的电子部件如IC芯片的安装方法以及装置所使用的绝缘性树脂层来进行接合的接合状态的模式化剖面图。
图67A、图67B分别是使用图64C、图64D所示的安装到所述实施例29的印刷电路基板上的电子部件如IC芯片的安装方法以及装置所使用的绝缘性树脂层来进行接合的接合状态的模式化剖面图。
图68A、图68B、图68C、图68D、图68E、图68F分别是表示安装到所述实施例29的印刷电路基板上的电子部件如IC芯片的安装方法以及装置所使用的绝缘性树脂层的无机填充剂量和绝缘性树脂层厚度方向的位置之间的各种关系的曲线图。
图69是安装到本发明实施例30的印刷电路基板上的电子部件如IC芯片的安装方法以及装置所使用的绝缘性树脂层的制造工序的说明图。
图70是图69的局部放大图。
具体实施方式
在继续本发明的说明之前，在所添附的附图中，对于相同的部件使用相同的参照符号。
下面，参照附图详细说明本发明的实施例。
实施例1
下面，参照图1A～图14来说明作为本发明实施例1的电子部件安装方法及其装置的一例，把IC芯片安装到印刷电路基板上的安装方法及其安装装置，以及利用所述安装方法把所述IC芯片安装到所述基板上的电子部件装置或者组件如半导体装置。
首先，使用图1A～图4C以及图6A～F来说明把IC芯片安装到本发明实施例1电子基板上的安装方法。
在作为图1A电子部件一例的IC芯片1中，利用导线焊接装置，以图3A～图3F那样的动作，在IC芯片1的A1垫片电极2上形成凸起电极3。即：在图3A中，在从作为夹具的毛细管93中伸出来的导线95下端形成球96；在图3B中，使夹持导线95的毛细管93下降，使球96与IC芯片1的电极2接合并形成近似凸起电极3的形状；在图3C中，一面向下方输送导线95，一面使毛细管93开始上升；使毛细管93沿着如图3D所示那样的近似矩形的环路99移动，在如图3E所示那样的凸起电极3的上部形成弯曲部98，然后扯断导线形成如图1B、图3F所示那样的凸起电极3。或者，在图3B中，用毛细管93夹紧导线95，通过使毛细管93上升，向上方拉拽导线95，来扯断金属线如金导线(金线)95(并且，作为金属线的例子，有锡、铝、铜、或使这些金属含有微量元素的合金所制成的导线等，在以下的实施例中，用金导线(金线)作为代表例进行说明)；也可以形成如图3G那样的凸起电极3的形状。这样，在图1B中表示在IC芯片1的各电极2上形成有凸起电极3的情况。
而后，在该实施例中，当把在各电极2上形成了凸起电极3的IC芯片1安装到印刷电路基板4上时，作为各向异性导电层的一例，是使各向异性导电膜(ACF)片10介于其中。该各向异性导电膜片10含有平均直径比构成各向异性导电膜片10的绝缘热硬化性的固形树脂中的导电粒子10a的平均直径小的无机填充剂6f。例如，如图36所示，当把导电粒子10a的平均直径设定为比以往ACF中的导电粒子10a的平均直径1.0μm小的0.5μm时，把无机填充剂6f的粒子平均直径设定为3～5μm。作为各向异性导电膜片10所包含的所述导电粒子10a，使用在镍粉上镀金的物质。通过这样的构成，能使基板一侧的电极5和IC芯片一侧的凸起电极3之间的接续电阻值下降，还是比较理想的。
作为所述导电粒子10a，比较理想的还有，使用在所述导电粒子10a的导电粒子主体10a-1的外侧涂覆有绝缘层10a-2的导电粒子，通过把导电粒子10a的量设定为通常所使用的各向异性导电膜的2倍以上，导电粒子10a按照某一概率被夹在凸起电极3与电极5之间，能提高抵抗由吸湿时的膨润和其后的反流所造成的热冲击的耐久性。
这样，如果用凸起电极3把涂覆有绝缘层的导电粒子10a夹在其与基板电极5之间，则此时导电粒子10a外侧极薄的绝缘涂覆部分10a-2就会被剥掉从而露出导电粒子主体10a-1来发挥导电性。因此，在没有被凸起电极3和电极5夹到部分上，由于绝缘涂覆部分10a-2没有被剥掉，所以不发挥导电性。因此，在平面方向上，在电极5和凸起电极3之间就不易产生短路。而且，通常如果使用埋头螺钉凸起电极，则由于头顶部的面积较小，难以把导电粒子10a夹在电极5和凸起电极3之间，所以需要放入大量的导电粒子10a，但那样一来，导电粒子之间相互接触，有时会导致电极3和电极5之间发生短路，所以，如以上所述，最好是使用经绝缘涂覆的绝缘性导电粒子。能改善反流特性等的理由是：即使是在由于温度和湿度所造成的膨润而使各向异性导电膜形成用粘接剂(或各向异性导电膜片)向Z方向(各向异性导电膜片的厚度方向)膨胀的情况下，因为导电粒子10a膨胀程度更大，所以能保持接续。因此，对导电粒子10a，最好是使用具有回弹力的涂覆Au-Ni覆层的塑料粒子等。
然后，如图1D所示，在图1C的印刷电路基板4的电极5上，设置其大小尺寸被切割成略大于IC芯片1的尺寸，并且掺合有无机填充剂6f的各向异性导电膜片10，例如利用被加热到80～120℃的粘贴工具7，在例如5～10Kgf/cm2的压力下将各向异性导电膜片10粘贴到印刷电路基板4上。而后，通过剥下设置在各向异性导电膜片10粘贴工具一侧的可以剥下来的分离器10g，来完成印刷电路基板4的准备工序。该分离器10g的作用是为了防止包含掺有无机填充剂6f的固体或半固体的热硬化性树脂的各向异性导电膜片10粘贴到工具7上。在此，如同在图1G中局部性地将图1F的G部分放大后所表示的那样，各向异性导电膜片10最好是：将平均直径小于导电粒子10a的球形或破碎硅石、氧化铝等的陶瓷等无机系填充剂6f分散混合到绝缘性树脂6m中，利用刮片法将其平坦化，并将其溶剂成分气化、固体化，同时具有能承受在以后反流工序中的高温的耐热性(例如，在240℃能承受10秒的耐热性)。所述绝缘性树脂能够使用例如绝缘性热硬化性树脂(例如环氧树脂、酚醛树脂、聚酰亚胺树脂等)，或绝缘性热可塑性树脂(例如对聚苯硫(PPS)、聚碳酸脂、变性对聚苯氧(PPO)等)，或者将绝缘性热可塑性树脂混合到绝缘性热硬化性树脂中的物质，在此，作为代表例继续用绝缘性热硬化性树脂进行说明。该热硬化性树脂6m的玻化温度一般为120～200℃。并且，在只使用热可塑性树脂的情况下，通过最初进行加热使之一旦软化后，就停止加热使之自然冷却，来使之硬化；另外，在使用将绝缘性热可塑性树脂混合到绝缘性热硬化性树脂中的物质时，由于热硬化性树脂的功能发挥着支配性的作用，所以通过与只使用热硬化性树脂的情况一样地进行加热来使之硬化。
而后，如图1E以及图1F所示的那样，在图20的电子部件安装装置600中，利用部件保持构件601前端加热的接合工具8，一面将从托架602上吸附保持在所述工序中形成了凸起电极3的IC芯片1，一使将该IC芯片1对准对应在所述前面的工序中准备好的、并且载置在载物台9上的印刷电路基板4的IC芯片1的电极2的电极5上的位置，通过各向异性导电膜片10，把IC芯片1按压到印刷电路基板4上。该定位工作使用公知的位置识别动作。例如，如图21C所示，使用电子部件安装装置600的基板识别用照相机604来识别形成在印刷电路基板4上的位置识别标志605或引线或者表面模式，如图21D所示，以用照相机604取得的图像606作为基础来识别在印刷电路基板4的载物台9上互相垂直的XY方向的XY坐标位置和相对于XY坐标原点的旋转位置，来识别印刷电路基板4的位置。另一方面，如图21A所示，使用IC芯片用位置识别用照相机603来识别被接合工具8所吸附保持的IC芯片1的位置识别用标志608或电路模式；如图21B所示，以用照相机603所取得的图像607作为基础，识别IC芯片1的所述XY方向的XY坐标位置和相对于XY坐标原点的旋转位置，来识别IC芯片1的位置。而且，以所述印刷电路基板4和IC芯片1的位置识别结果为基础，移动接合工具8或载物台9进行定位，使之置位于对应IC芯片1的电极2的印刷电路基板4的电极5上，而后利用所述加热的接合工具8，把IC芯片1按压到印刷电路基板4上。此时，凸起电极3在印刷电路基板4的电极5上，其头部3a如图4B～图4C所示，一面变形一面被继续按压。此时，与实施例1所示的图2A、图2B相同，即使在该实施例中，也利用最初开始接合时进入热硬化性树脂6m中的呈尖头状态的凸起电极3，来向凸起电极3外侧方向挤压热硬化性树脂6m中的无机填充剂6f。而且，与实施例1所示的图2C相同，即使在该实施例中，也通过利用向该外侧方向挤压的作用使凸起电极3和基板电极5之间没有无机填充剂6f进入，来发挥降低连接电阻值的效果。此时，即使有若干无机填充剂6f进入凸起电极3和基板电极5之间，因为凸起电极3和基板电极5直接接触，所以完全没有问题。此时，外加的负载量根据凸起电极3的外径不同而不同，但头部3a弯曲折叠的部分一定要使之如图4C那样变型。而且，此时如图6E所示，各向异性导电膜片10的导电粒子10a，当树脂球上被镀上了金属时，有必要使导电粒子10a变形。而且，当各向异性导电膜片10中的导电粒子10a为镍等金属粒子时，如图6D所示，有必要外加能将其压入凸起电极3和基板电极5那样的负载量。设该负载量最低为20(gf/每个凸起电极)。即，在图17中，80μm外径的凸起电极情况下的电阻值和负载量之间的关系曲线图表示：如果负载量不满20(gf/每个凸起电极)，则电阻值大于电阻值100mmΩ/凸起电极，电阻值过大，在实用上存在问题，因此，负载量最好为20(gf/每个凸起电极)以上。而且，在图18中，表示了根据80μm、40μm各个外径凸起电极和最低负载量之间关系，来表示可靠性较高区域的曲线图。据此就可以推定：在40μm以上外径的凸起电极情况下，最低负载量最好为25(gf/每个凸起电极)以上；而在40μm以下外径的凸起电极情况下，最低负载量为20(gf/每个凸起电极)以上时可靠性较高。并且推定：今后，在引线窄间距化的同时，当凸起电极外径减小为40μm以下时，根据凸起电极的投影面积，负载量具有与其平方成比例地减小的倾向。因此，通过IC芯片1，外加在凸起电极3一侧的最低负载量，最好设定为20(gf/每个凸起电极)以上。把通过所述IC芯片1，外加在凸起电极3一侧的最高负载量，设定为不损伤IC芯片1、凸起电极3、以及印刷电路基板4等的水平上。根据情况其最高负载量有时会超过100(gf/每个凸起电极)或150(gf/每个凸起电极)。此时，如果使用平均直径小于导电粒子平均直径的无机填充剂6f，则在增加热硬化性树脂6m弹性率的同时，还能发挥降低热膨胀系数的效果。
并且，在图中，参数符号10s是各向异性导电膜片10中利用接合工具8的热量所熔化的熔化中的热硬化性树脂6m在熔化之后热硬化了的树脂。
并且，可以使用1台定位兼按压接合装置，如图1E的定位兼按压接合装置，来进行以下定位工序和按压接合工序：即，利用由陶瓷加热器或脉冲加热器等内藏加热器8a所加热的接合工具8，使在所述前面的工序中已将凸起电极3形成到电极2上的IC芯片1，对准在所述前面的工序中准备好的印刷电路基板4来进行定位，使IC芯片1如图1E所示的那样，置位于IC芯片1的电极2所对应的印刷电路基板4的电极5上的定位工序；和如图1F所示的那样，在定位之后进行按压接合的工序。但是，也可以使用不同的装置，例如在连续生产许多基板的情况下，通过同时进行定位操作和按压接合操作来提高生产效率，可以使用图5B的定位装置来进行所述定位工序，而使用图5C的接合装置来进行所述按压接合工序。并且，在图5C中，表示为提高生产效率使用2台接合装置8，可以使之在1块印刷电路基板4的2个地方同时进行按压接合。
在以上所述以及下面要说明的各实施例中，使用多层陶瓷基板、玻璃布积层环氧基板、芳族聚酰胺无纺织布基板、玻璃布积层聚酰胺树脂基板、FPC(挠性印花印刷电路基板)或者芳族聚酰胺无纺织布环氧基板(例如使用松下电器产业株式会社产品的注册商标「ALIVH」进行销售的树脂多层基板)等作为印刷电路基板4。
这些印刷电路基板4由于热经历、截断、加工而产生翘曲和弯曲，不一定是完全的平面。因此，如图5A以及图5B所示，利用分别管理平行度使之被调整在约10μm以下的接合工具8和载物台9，从接合工具8一侧向载物台9一侧，通过IC芯片1把热和负载局部性地外加到印刷电路基板4上，来矫正印刷电路基板4上该外加部分的翘曲。
而且，IC芯片1是以活性面的中心作为凹部来翘曲的，在对其进行接合时，通过对每1个凸起电极施加20gf以上的较强的负载压力，就能对印刷电路基板4和IC芯片1两方面的翘曲和弯曲进行矫正。该IC芯片1的翘曲是在形成IC芯片1时，由于在Si上形成薄膜时产生的内部应力而产生的。凸起电极的变形量是10～25μm，因为各个凸起电极3的变形顺应了这种基板从最初具有的内层铜箔在表面上表现出来的翘曲影响，所以能够允许。
这样，在矫正了印刷电路基板4翘曲的状态下，把例如140℃～230℃的热在数秒～20秒的时间内，外加给位于IC芯片1和印刷电路基板4之间的各向异性导电膜片10，使该各向异性导电膜片10硬化。此时，最初，构成各向异性导电膜片10的热硬化性树脂6m流动，密封至IC芯片1的边缘。而且，由于是树脂，当被加热时自然软化，由于所产生流动性，而一直流到IC芯片1的边缘。通过使热硬化性树脂6m的体积大于IC芯片1和印刷电路基板4之间的空间体积，使之从该空间如溢出似地流出来，就能达到密封的效果。而后，通过使被加热的接合工具8上升，使之失去加热源，来使IC芯片1和各向异性导电膜片10的温度急剧下降，各向异性导电膜片10失去流动性，如图1F以及图4C所示的那样，利用构成各向异性导电膜片10并硬化的树脂10s，来把IC芯片1固定到印刷电路基板4上。而且，如果利用载物台9的加热器9a等进行加热，则能进一步降低接合工具8的温度。
这样一来，就能把掺合有平均粒径小于导电粒子10a平均粒径的无机填充剂的热硬化性树脂用于各向异性导电膜片10，而且，作为各向异性导电膜片10所包含的所述导电粒子10a，使用在镍粉上镀金的物质，通过这样的构成，能使接续电阻值下降，因此还是比较理想的。
根据所述实施例1，通过把平均粒径小于导电粒子10a平均粒径的无机填充剂作为掺合在热硬化性树脂6m中的无机填充剂6f，就能不妨碍导电粒子10a的运动，进一步提高可靠性。即，导电粒子10a被夹在凸起电极3和印刷电路基板4的电极5之间。此时，即使无机填充剂6f同时被夹在凸起电极3和印刷电路基板4的电极5之间，但因其平均粒径小于导电粒子10a平均粒径，所以不损害导电性，而且能增加热硬化性树脂6m的弹性率，降低热膨胀系数，提高IC芯片1和印刷电路基板4接合的可靠性。
实施例2
下面，利用本发明实施例2的把电子部件如IC芯片安装到印刷电路基板上的安装方法及其装置以及用所述安装方法来说明把IC芯片安装到所述基板上的电子部件装置或组件如半导体装置。
在该实施例2中，在实施例1中，如把掺合在包含热硬化性树脂的各向异性导电膜片10中的无机填充剂6f的混合比例设定为所述绝缘性热硬化性树脂如绝缘性热硬化性环氧树脂6m的5～90wt％，就能成为更理想的物质。如不满5wt％，则混合无机填充剂6f毫无意义，另一方面，超过90wt％，则粘着力急剧下降，同时薄片化比较困难，所以不理想。作为一例，从维持较高可靠性的角度出发，树脂基板为20～40wt％，陶瓷基板为40～70wt％则比较理想，同时玻璃布积层环氧基板即使为20wt％，也能使薄片密封剂的线膨胀系数降低许多，在树脂基板中有效果。并且，在体积％中，设定为wt％的大约一半的比例，或相对于环氧树脂为1，硅石约为2的比重比例。通常，利用热硬化性树脂6m在薄片化时制造上的条件和印刷电路基板4的弹性率、以及最终的可靠性实验结果来决定该无机填充剂6f的混合比例。
通过把具有所述那样混合比例的无机填充剂6f掺合到包含热硬化性树脂的各向异性导电膜片10中，就能增加各向异性导电膜片10的热硬化性树脂6m的弹性率，降低热膨胀系数，提高IC芯片1和印刷电路基板4接合的可靠性。而且，能接合印刷电路基板4的材料来决定无机填充剂6f的混合比例，使热硬化性树脂6m的材料常数即弹性率、线膨胀系数为最佳值。并且，具有以下倾向：即，随着无机填充剂6f混合比例增加，弹性率增大，但线膨胀系数变小。
在实施例1以及实施例2中，由于使用非液体的固体各向异性导电膜片10，所以具有以下优点：即，容易进行处理，同时由于没有液体成分，所以可以用高分子形成，容易形成玻化温度较高的物质。
并且，在图1A～图1G以及图2A～图2C，后述的图6以及图7中，虽然就把包含作为各向异性导电层一例的热硬化性树脂的各向异性导电膜片10或各向异性导电膜形成用热硬化性粘接剂6b形成到印刷电路基板4上的情况进行了说明，但本发明并不局限于此，如图14A或图14B所示，也可以在IC芯片1一侧形成之后，再接合到印刷电路基板4上。此时，特别是在包含热硬化性树脂的各向异性导电膜片10的情况下，与设置在各向异性导电膜片10印刷电路基板一侧的能拆卸下来分离器6a一起，把由吸附筒口等保持构件200所持有的IC芯片1压附到载物台201上的橡胶等弹性体117上，也可以沿着凸起电极3的形状把各向异性导电膜片10贴附到IC芯片1上。
实施例3
下面，参照图6A～图6C以及图7A～图7F来说明本发明实施例3的把IC芯片安装到印刷电路基板上的电子部件如IC芯片的安装方法及其装置，以及利用所述安装方法把所述IC芯片安装到所述基板上的电子部件装置或者组件如半导体装置。
在该实施例3中，在实施例1中，取代把包含热硬化性树脂的各向异性导电膜片10粘贴到印刷电路基板4上，如图6A以及图7A～图7D所示，把作为各向异性导电层一例的液态各向异性导电膜形成用热硬化性粘接剂6b，由分配器502涂敷、或者印刷或复印到印刷电路基板4上，而后，固化为半固体状态、所谓的B级状态。然后，与所述实施例1或实施例2相同，把所述IC芯片1安装到所述印刷电路基板4上。
详细情况如图6A所示，把液态的各向异性导电膜形成用热硬化性粘接剂6b，由用图7A所示的空气压来控制喷出量并能在基板平面上互相垂直的两个方向上移动的分配器502涂敷，或者印刷或复印到印刷电路基板4上。而后，如图6B所示，利用内藏有加热器78a的工具78一面外加热和压力，一面如图6C所示，将其固化为半固体状态、即所谓的B级状态。
而且，当液态的各向异性导电膜形成用热硬化性粘接剂6b的粘接能力较低时，如图7A所示，在用分配器502将液态的热硬化性粘接剂6b涂敷到印刷电路基板4的给定位置上之后，由于热硬化性粘接剂6b的粘接能力较低，所以自然地在基板上扩散开来，成为图7B所示的状态。然后，如图7C所示，利用如输送机那样的输送装置505将所述印刷电路基板4送入炉503内，通过利用炉503的加热器504使所述被涂敷的绝缘性树脂的液态的热硬化性粘接剂6b硬化，来将其固化为半固体化状态、即所谓的B级状态。
另一方面，当液态的各向异性导电膜形成用热硬化性粘接剂6b的粘接能力较高时，如图7D所示，在用分配器502将液态的热硬化性粘接剂6b涂敷到印刷电路基板4的给定位置上之后，由于热硬化性粘接剂6b的粘接能力较高，所以不能自然地在基板上扩散，所以如图7E、图7F所示，用橡皮滚使其平坦地延伸。然后，如图7C所示，利用如输送机那样的输送装置505将所述印刷电路基板4送入炉503内，通过利用炉503的加热器504使所述被涂敷的绝缘性树脂的液态的热硬化性粘接剂6b硬化，来将其固化为半固体化状态、即所谓的B级状态。
这样，在使各向异性导电膜形成用热硬化性粘接剂6b半固体化时，由于热硬化性粘接剂6b中的热硬化性树脂的特性而存在差异，但在作为该热硬化性树脂玻化温度30～80％的温度的80～130℃范围内进行按压。通常，在热硬化性树脂玻化温度的30％的温度下进行。这样设定为热硬化性树脂玻化温度的30～80％的理由是：从图19的各向异性导电膜片的加热温度和反应率的曲线图来判断，如果是设在80～130℃的范围内，还能充分预留出在以后工序中进行进一步反应的范围。换言之，如果是80～130℃范围内的温度，虽然也取决于时间，但能把绝缘性树脂例如环氧树脂的反应率控制在10～50％，所以在以后工序中进行IC芯片压接时不会产生接合上的问题。即，在进行IC芯片压接时能确保给定的按压量，不易产生按压不足的问题。并且，有时也可以通过抑制反应，只让溶剂成分气化，来进行半固体化。
在如以上所述那样使所述热硬化性粘接剂6b半固体化之后，当把多个IC芯片1安装到印刷电路基板4上时，在印刷电路基板4的安装多个IC芯片1的多个地方，把所述热硬化性粘接剂6b的所述半固体化工序作为前阶段工序预先进行，提供这种进行了阶段工序的印刷电路基板4，在所提供的印刷电路基板4上，把多个IC芯片1安装到所述多个地方，来提高生产效率。在此后的工序中，即使在使用热硬化性粘接剂6b时，也基本上是进行与使用所述实施例1或实施例2的各向异性导电膜片10的工序相同的工序。增加所述半固体化工序有以下优点：即：能与各向异性导电膜片10同样地使用液态的各向异性导电膜形成用热硬化性粘接剂6b，因为是固体，所以容易进行处理，而且由于没有液体成分，所以能用高分子来形成，容易形成玻化温度较高的物质。使用这种具有流动性的各向异性导电膜形成用热硬化性粘接剂6b时，与使用固体各向异性导电膜片10的情况相比，具有能在印刷电路基板4的任意位置上，在任意大的范围内进行涂敷、印刷或者复印的优点。
实施例4
下面，参照图22来说明本发明实施例4的把电子部件如IC芯片安装到印刷电路基板上的安装方法及其装置，以及利用所述安装方法把所述IC芯片安装到所述基板上的电子部件装置或者组件如半导体装置。实施例4与实施例1不同之处在于：把IC芯片1安装到印刷电路基板4上时，除了施加载重外，还外加超声波，对凸起电极3不进行水准测量，根据需要以20gf以下的载重重量进行按压，修整凸起电极前端，防止凸起电极形成时，由于拉拽扯断而产生的所述凸起电极3前端颈状部分歪倒所造成的与相邻凸起电极或电极之间的短路现象的发生，而后，对准IC芯片1的位置，把IC芯片1安装到印刷电路基板4上，同时用超声波和热压安装使金属凸起电极3与基板上的电极表面的金属接合到一起。把IC芯片1接合到印刷电路基板4上的状态与前面实施例中的图2以及图6等所表示的相同。
当外加所述超声波，使所述金凸起电极和所述基板的上电极进行金属接合时，也可以同时从所述IC芯片1的所述上面一侧进行加热，或从所述基板一侧进行加热，或从所述IC芯片1一侧和所述基板一侧两方面来进行加热。
在该实施例4中，在如所述那样，把无机填充剂6f掺合到绝缘性热硬化性树脂中的固体各向异性导电膜片10或液态各向异性导电膜形成用热硬化性粘接剂6b半固体化，并粘贴到印刷电路基板4上，或把包含热硬化性树脂的各向异性导电膜形成用热硬化性粘接剂6b涂敷到印刷电路基板4上，使之半固体化，而后，与在印刷电路基板4的电极5和电子部件1的电极2上进行导线焊接一样，利用图3A～图3F那样的动作利用电火花在金线95的前端形成球96，利用毛细管93把该球96用超声波和热压安装到基板电极5上并形成凸起电极3，对该凸起电极3不进行水准测量，与IC芯片1对准位置之后，把IC芯片1安装到印刷电路基板4上。在此，所谓的所述「在如所述那样，把液态各向异性导电膜形成用热硬化性粘接剂6b半固体化后的物质」，就是将在实施例3所说明的液态各向异性导电膜形成用热硬化性粘接剂6b半固体化后的物质，即与B级化几乎相同。此时，在图22所示的超声波施加装置620中，利用由内藏的加热器622预先加热的接合工具628，从被该接合工具628所吸附的IC芯片1的上面，使由压电元件那样的超声波发生元件623所产生的超声波，通过超声波辐射体624所外加的超声波发生作用，修整金凸起电极3的前端，防止金凸起电极3的颈状部分歪倒，同时使金凸起电极3与基板上的镀金部分进行金属接合。而后，一面从IC芯片1的上面或/以及基板一侧进行加热，一面通过对每1个凸起电极施加20gf以上的负载压力，把所述IC芯片1按压到所述印刷电路基板4上，就能对所述印刷电路基板4的翘曲进行矫正，并压扁凸起电极3，利用所述热量使介于所述IC芯片1和所述印刷电路基板4之间的所述各向异性导电膜片10或热硬化性粘接剂6b硬化，使所述IC芯片1和所述印刷电路基板4接合，使两电极2、5电连接。并且，当利用超声波施加装置620进行所述金属接合时，也可以同时从所述IC芯片1的所述上面一侧进行加热，或从所述基板一侧进行加热，或从所述IC芯片1一侧和所述基板一侧两方面来进行加热。具体地说，即，也可以利用内藏的加热器622从所述IC芯片1的所述上面一侧进行加热，或利用载物台9的加热器9a从所述基板一侧对印刷电路基板4进行加热，或利用内藏的加热器622和载物台9的加热器9a从所述IC芯片1一侧和所述基板一侧两方面来进行加热。
并且，需要对每1个凸起电极施加20gf以上的负载压力的理由是：象这样，即使用超声波来进行接合也不易产生摩擦热，所以不能进行接合。即使在金和金进行接合的情况下，如用某一定的负载压力按压凸起电极，在此处通过外加超声波来产生摩擦热，金属和金属之间就能接合。因此，即使在此时也需要一定的负载压力按压凸起电极，即需要对每1个凸起电极施加20gf以上的负载压力。作为外加压力的一例，是对每1个凸起电极施加50gf以上的负载压力。
如根据所述实施例4，则金属凸起电极3和印刷电路基板4的镀金部分进行金属扩散接合，所以适用于希望凸起电极部分具有较大的强度的情况和希望进一步降低接续电阻值的情况。
实施例5
下面，参照图8A～图8C以及图9A～图9C来说明本发明实施例5的把电子部件如IC芯片安装到印刷电路基板上的安装方法及其装置，以及利用所述安装方法把所述IC芯片安装到所述基板上的电子部件装置或者组件如半导体装置。实施例5与实施例1不同之处在于：能省略密封工序。
如以上所述，在IC芯片1的电极2上形成凸起电极3，如图8B、图8C、图9A以及图23所示，在印刷电路基板4上，把具有小于连接IC芯片1的多个电极2内端边缘的近似矩形的外形尺寸OL的形状尺寸的矩形片状各向异性导电膜片10或热硬化性粘接剂6b，粘贴或涂敷到连接印刷电路基板4的电极5的中心部分上。此时，设定片状各向异性导电膜片10或热硬化性粘接剂6b的厚度，要使其体积大于IC芯片1和印刷电路基板4之间的间隙。而且，利用图23的粘贴装置640，用上下切断器641，将由回卷滚筒644来进行回卷，被卷滚筒643所卷取的矩形的片状各向异性导电膜片656，在其预先砍出的切口657的部分上进行切断，使其形状尺寸小于连接IC芯片1的多个电极2内端边缘的近似矩形的外形尺寸OL。使用由内藏加热器646预先进行了加热的粘贴头642，对被切断的矩形片状各向异性导电膜片10进行吸附保持，并粘贴到连接所述印刷电路基板4的电极5的中心部分上。而后，使凸起电极3和印刷电路基板4的电极5互相对准位置，如图8A以及图9B所示的那样，利用由加热器8a加热的接合工具8，把IC芯片1按压到所述印刷电路基板4上，同时对印刷电路基板4的翘曲进行矫正，使介于IC芯片1和印刷电路基板4之间的各向异性导电膜片10或热硬化性粘接剂6b硬化。此时，如所述那样，各向异性导电膜片10或热硬化性粘接剂6b由于从接合工具8通过IC芯片1所施加的热量而软化，如图9C那样，从被粘贴或被涂敷的位置施加压力，使之向外侧流出。该流出的各向异性导电膜片10或热硬化性粘接剂6b成为密封材料，使凸起电极3和电极5之间接合的可靠性显著提高。而且，经过某一定时间，所述各向异性导电膜片10或热硬化性粘接剂6b逐渐趋于硬化，而最终由硬化的树脂6s把IC芯片1和印刷电路基板4接合到一起。使按压IC芯片1的接合工具8上升，完成IC芯片1和印刷电路基板4的电极5的接合。严格地说，当热硬化时，热硬化性树脂的反应在加热期间进行，伴随着接合工具8的上升，流动性几乎同时失去。根据以上所述的方法，因为在接合前，各向异性导电膜片10或热硬化性粘接剂6b不覆盖电极5，所以接合时凸起电极3直接接触电极5，各向异性导电膜片10或热硬化性粘接剂6b不会进入到电极5的下面，从而能降低凸起电极3和电极5之间的接续电阻值。而且，如果预先对印刷电路基板一侧进行加热，就能进一步降低接合头8的温度。如将这种方法用于所述实施例3，则金凸起电极3和印刷电路基板的金电极(例如，在铜和钨上镀镍或镀金的电极)之间的接合就更容易进行。
实施例6
下面，参照图10～图11来说明本发明实施例6的把电子部件如IC芯片安装到印刷电路基板上的安装方法及其装置，以及利用所述安装方法把所述IC芯片安装到所述基板上的电子部件装置或者组件如半导体装置。实施例6与实施例1不同之处在于：即使在偏离印刷电路基板4的电极5来安装凸起电极103的情况下，也能实现可靠性较高的接合。
在实施例6中，如图10A所示，在IC芯片1上形成凸起电极3时，与导线焊接一样，在金线95上利用电火花形成金球96。然后，用电火花持续的时间一面调整球的大小，一面形成用95a来表示其直径φd-Bump的球96a，对于如此形成的直径φd-Bump的球96a，控制用于产生电火花的时间或电压参量来形成球96a，使倒圆角θc用100度以下的毛细管193的93a来表示的直径φD为金球d-Bump的1/2～3/4。如图10C所示，在与毛细管93的金球接触的部分设置平坦的部位93b，并不形成如图10D所示那样的凸起电极3，而是如图10A所示，使用设有具有在与毛细管193的金球96a接触的部分上不设置平坦的部位的前端部位193a的前端形状的毛细管193，利用超声波热压安装，如图10B所示的那样，在IC芯片1的电极2上形成凸起电极103。通过使用所述前端形状的毛细管193，就能在IC芯片1的电极2上形成如图10B的b所示的前端为近似圆锥形的凸起电极103。即使如图11C所示的那样，在偏离印刷电路基板4的电极5来安装用以上所述方法形成的前端为近似圆锥形的凸起电极103的情况下，由于凸起电极103的前端为近似圆锥形，所以当偏离程度为凸起电极103的外径一半以内时，凸起电极103的一部分一定能接触到印刷电路基板4的电极5。
对此，在如图11D所示的凸起电极3中，即使如图11C所示的那样，当在偏离尺寸为Z的情况下，把凸起电极3安装到印刷电路基板4的电极5上时，如图11E所示，宽度尺寸d的所谓台座3g的一部分与电极5接触，但只是局部性地接触，是接触状态不稳定的接触。在这种不稳定的接触状态的情况下，当把这种印刷电路基板4置于冷热冲击实验和反流中时，所述接触状态不稳定的接合就有可能脱落，即接合不良。对此，在实施例6中，即使在把如图11C那样的前端为近似圆锥形的凸起电极103，在偏离印刷电路基板4的电极5的尺寸为Z的情况下，安装到印刷电路基板4的电极5上，由于凸起电极103为近似圆锥形，所以当偏离程度为凸起电极1 03的外径一半以内时，凸起电极103的一部分一定能接触到印刷电路基板4的电极5，即使在被置于冷热冲击实验和反流中时，也能防止接合不良的发生。
实施例7
下面，参照图12～图13来说明本发明实施例7的把电子部件如IC芯片安装到印刷电路基板上的安装方法及其装置，以及利用所述安装方法把所述IC芯片安装到所述基板上的电子部件装置或者组件如半导体装置。利用本实施例7，就能够缓和在实施例1中，当把IC芯片1接合到印刷电路基板4上之后，在热硬化性树脂硬化时所产生的IC芯片1和印刷电路基板4的应力。
在本实施例7中，一面使在绝缘性热硬化性树脂6m中掺有无机填充剂6f的固体或半固体的热硬化性树脂的各向异性导电膜片10或热硬化性粘接剂6b介于中间，一面不进行水准测量地把在IC芯片1的电极2上利用所述导线焊接而形成的凸起电极3，与印刷电路基板4的电极5互相对准位置。例如，一面利用230℃的固定温度所加热的工具8，从里面对IC芯片1进行加热，一面在陶瓷基板的情况下，通过对每1个凸起电极施P1＝80gf以上的压力，把所述IC芯片1按压到所述印刷电路基板4上，对所述印刷电路基板4的翘曲进行矫正，并利用所述热量使介于所述IC芯片1和所述印刷电路基板4之间的所述各向异性导电膜片10或热硬化性粘接剂6b硬化。而后，在经过一定时间t1之后，即，如果把整体时间设定为例如20秒，虽然由于材料的反应率不同而不同，但在其1/4或1/2，即5～10秒之后，换言之，在材料的反应率达到90％之前，由所述压力P1降低到较低压力P2，缓和热硬化性粘接剂6b的硬化时的应力，使所述IC芯片1和所述印刷电路基板4接合，使两电极2、5电连接。理想的是：为使凸起电极3变形，最低需要20gf的压力，即，在获得使凸起电极变形以及顺应变形所需要的压力的同时，还要把多余的树脂从IC芯片1和印刷电路基板4之间挤压出去，所述压力P1为对每1个凸起电极施加20gf以上的压力，另一方面，为了除去在凸起电极变形之前已在树脂内部存在的不当硬化，通过把压力P2设定为对每1个凸起电极施加20gf以下的压力，来进一步提高可靠性。其具体理由如下所述。即，如图12C所示，各向异性导电膜片10或热硬化性粘接剂6b中的热硬化性树脂的应力分布，在按压时，在IC芯片1和印刷电路基板4一侧变大。
按照这种情况，如果由于可靠性实验和通常的长期使用，而被施加以重复性疲劳的话，则在IC芯片1或印刷电路基板4一侧的各向异性导电膜片10或热硬化性粘接剂6b中的热硬化性树脂有时会由于不能承受应力而脱落。一旦导致这种状态，IC芯片1和印刷电路基板4的粘合力就会变得不充分，接合部就会脱落。因此，如图13所示，通过使用较高压力P1和较低压力P2这两个阶段压力的转换，就能在热硬化性粘接剂6b硬化时从所述压力P1降到较低压力P2，如图12D所示，在压力为P2时，能除去在树脂内部存在的不当硬化，缓和IC芯片1和印刷电路基板4的应力(换言之，能减轻应力的集中程度)，而后，通过把压力提高到所述压力P1，就能在获得使凸起电极变形以及顺应变形所需要的压力的同时，还要把多余的树脂从IC芯片1和印刷电路基板4之间挤压出去，从而提高可靠性。
并且所述「IC芯片1和印刷电路基板4的粘合力」，是指把IC芯片1和印刷电路基板4粘接到一起的力。该力包括：来自粘接剂的粘合力；粘接剂硬化时的硬化收缩力；Z方向的收缩力(例如被加热到180度的粘接剂在返回常温时，进行收缩而产生的收缩力)这3个力；利用这3个力使IC芯片1和印刷电路基板4接合到一起。
实施例8
下面，参照图12～图13来说明本发明实施例8的把电子部件如IC芯片安装到印刷电路基板上的安装方法及其装置，以及利用所述安装方法把所述IC芯片安装到所述基板上的电子部件装置或者组件如半导体装置。在该实施例8中，把在以上所述各实施例中，掺合在所述绝缘性树脂6m中的所述无机填充剂6f的平均粒径设定为3μm以上。但是，设定所述无机填充剂6f的最大平均粒径不得超过IC芯片1和印刷电路基板4接合之后的缝隙尺寸。
如果在将无机填充剂6f掺合到所述绝缘性树脂6m中时，把平均粒径小于3μm的微小粒子作为无机填充剂6f来使用，则作为整体，这些粒子的表面积自身增大，有时在作为平均粒径小于3μm的微小粒子的无机填充剂6f的周围出现吸湿现象，不利于IC芯片1和印刷电路基板4的接合。
因此，在掺合相同重量的无机填充剂6f时，通过使用平均粒径大于3μm的粒子较大的无机填充剂6f，就能减少无机填充剂6f周围的吸湿量，从而提高耐湿性。而且，一般来说，平均粒径(换言之，平均粒度)大的无机填充剂比较便宜，所以还能降低成本。
并且，如图24A所示，在IC芯片1和印刷电路基板4的接合中，使用现有的ACF(各向异性导电膜)598的施工方法，在该施工方法中，需要把ACF598中的导电粒子599夹到凸起电极3和基板电极5之间，同时把直径为3～5μm的导电粒子压碎至直径为1～3μm，来使其发挥导电性。但是，在本发明的所述各实施例中，即使有导电粒子10a，也不一定需要夹到凸起电极3和基板电极5之间，如图24B所示，因为是用基板电极5按压并安装凸起电极3，所以通过在按压时，无机填充剂6f也与凸起电极3和基板电极5之间的各向异性导电膜片10一起从凸起电极3和基板电极5之间被挤出来，所以几乎没有由于在凸起电极3和基板电极4之间夹有无机填充剂6f的原因而导致损害导电性的；基于这一特征，就能使用平均粒径大于3μm的粒子较大的无机填充剂6f。即，在本实施例中，万一导电粒子10a没有被夹到凸起电极3和基板电极5之间，导致不能把直径为3～5μm的导电粒子10a压碎至直径为1～3μm以使其发挥导电性，也能用基板电极5按压并安装凸起电极3，使其与基板电极5直接进行电接触来获得导电性，从而能毫无疑问地不受无机填充剂6f所造成的影响，使可靠性得以提高。即，在凸起电极3与基板电极5直接进行接合，导电粒子10a没有被夹到凸起电极3和基板电极5之间时，能够发挥降低基板一侧的电极5和IC芯片一侧的凸起电极3之间的连接电阻值这一附加效果。
实施例9
下面，参照图25、图26来说明本发明实施例9的把电子部件如IC芯片安装到印刷电路基板上的安装方法及其装置，以及利用所述安装方法把所述IC芯片安装到所述基板上的电子部件装置或者组件如半导体装置。图25、图26分别是利用实施例9的把电子部件如IC芯片安装到印刷电路基板上的安装方法以及装置制造的接合状态的模式化剖面图及其此时所使用的各向异性导电膜片10的局部放大模式化剖面图。在该实施例9中，把掺合到所述各向异性导电膜片10的所述绝缘性树脂6m中的所述无机填充剂6f设定为具有多种不同平均粒径的无机填充剂6f-1、6f-2。作为具体例子，设定为具有0.5μm平均粒径的无机填充剂，和具有2～4μm平均粒径的无机填充剂。
根据所述实施例9，通过把具有多种不同平均粒径的无机填充剂6f-1、6f-2混入绝缘性树脂6m，就能增加混入绝缘性树脂6m的无机填充剂6f的量，就能减少无机填充剂周围的吸湿量，在使吸湿性得以提高的同时，还能使固体化变得比较容易。即，用重量％来考虑时，混入粒径不同的无机填充剂较之使用一种无机填充剂，能够增加每单位体积的无机填充剂的量。据此，就能增加作为密封片的各向异性导电膜片10或各向异性导电膜形成用热硬化性粘接剂6b中的无机填充剂6f的掺合量，降低各向异性导电膜片10或各向异性导电膜形成用热硬化性粘接剂6b的线膨胀系数，能进一步延长使用寿命，提高可靠性。
实施例10
下面，在本发明实施例10的把电子部件如IC芯片安装到印刷电路基板上的安装方法及其装置，以及利用所述安装方法把所述IC芯片安装到所述基板上的电子部件装置或者组件如半导体装置中，为了进一步提高所述实施例9的效果，具有所述多种不同平均粒径的无机填充剂6f-1、6f-2中一方的无机填充剂6f-1的平均粒径是另一方的无机填充剂6f-2的平均粒径的2倍以上的不同的平均粒径。作为具体例子，设定为具有0.5μm平均粒径的无机填充剂，和具有2～4μm平均粒径的无机填充剂。
通过这样的设定，就能进一步提高所述实施例9的效果。即，通过把具有一方的无机填充剂6f-1的平均粒径是另一方的无机填充剂6f-2的平均粒径的2倍以上的多个不同的平均粒径的无机填充剂6f-1、6f-2混入绝缘性树脂6m，就能更可靠地增加混入绝缘性树脂6m中的无机填充剂6f的量，能使固体化变得更容易，就能增加各向异性导电膜片10或各向异性导电膜形成用热硬化性粘接剂6b中的无机填充剂6f的掺合量，降低各向异性导电膜片10或各向异性导电膜形成用热硬化性粘接剂6b的线膨胀系数，能进一步延长使用寿命，提高可靠性。
实施例11
下面，在本发明实施例11的把电子部件如IC芯片安装到印刷电路基板上的安装方法及其装置，以及利用所述安装方法把所述IC芯片安装到所述基板上的电子部件装置或者组件如半导体装置中，为了进一步提高所述实施例9的效果，最好掺合到所述绝缘性树脂6m中的所述无机填充剂6f是具有多种不同平均粒径的至少两种无机填充剂6f-1、6f-2，并且所述至少两种无机填充剂中一方的无机填充剂6f-1，具有超过3μm的平均粒径；而所述至少两种无机填充剂中的另一方的无机填充剂6f-2具有3μm以下的平均粒径。作为具体例子，设定为具有0.5μm平均粒径的无机填充剂，和具有2～4μm平均粒径的无机填充剂。
实施例12
下面，在本发明实施例12的把电子部件如IC芯片安装到印刷电路基板上的安装方法及其装置，以及利用所述安装方法把所述IC芯片安装到所述基板上的电子部件装置或者组件如半导体装置中，在所述各实施例中，掺合到所述绝缘性树脂6m中的所述无机填充剂6f是具有多种不同平均粒径的至少两种无机填充剂6f-1、6f-2，并且通过用同一材料来构成所述至少两种无机填充剂中平均粒径较大一方的无机填充剂6f-1和所述绝缘性树脂6m，也能起到缓和应力的作用。作为具体例子，设定为具有0.5μm平均粒径的无机填充剂，和具有2～4μm平均粒径的无机填充剂。
根据本实施例12，在实施例9作用效果的基础上，再通过用同一材料来构成平均粒径较大一方的无机填充剂6f-1和所述绝缘性树脂6m，当应力作用于所述绝缘性树脂6m时，通过使平均粒径较大一方的无机填充剂6f-1与所述绝缘性树脂6m一体化，就能起到缓和应力的作用。
实施例13
下面，在本发明实施例13的把电子部件如IC芯片安装到印刷电路基板上的安装方法及其装置，以及利用所述安装方法把所述IC芯片安装到所述基板上的电子部件装置或者组件如半导体装置中，在所述各实施例中，掺合到所述绝缘性树脂6m中的所述无机填充剂6f是具有多种不同平均粒径的至少两种无机填充剂6f-1、6f-2，所述至少两种无机填充剂中的平均粒径较大一方的无机填充剂6f-1，比作为所述绝缘性树脂6m的环氧树脂更柔软，通过压缩所述一方的无机填充剂6f-1，也能起到缓和应力的作用。
根据本实施例13，在实施例9作用效果的基础上，再通过用同一材料来构成平均粒径较大一方的无机填充剂6f-1和所述绝缘性树脂6m，当应力作用于所述绝缘性树脂6m时，由于平均粒径较大一方的无机填充剂6f-1比作为所述绝缘性树脂6m的环氧树脂更柔软，所以如图27所示，利用所述应力压缩所述一方的无机填充剂6f-1，通过在其周围分散作为对于压缩的反作用力的张力，就能起到缓和应力的作用。
实施例14
下面，在本发明实施例14的把电子部件如IC芯片安装到印刷电路基板上的安装方法及其装置，以及利用所述安装方法把所述IC芯片安装到所述基板上的电子部件装置或者组件如半导体装置中，在所述各实施例中，还能如图28A、图28B、图29A、图29B、图30以及图31所示的那样，使所述各向异性导电膜片10中的与所述IC芯片1或所述印刷电路基板4接触的部分700或层6x，与其他部分701或层6y相比，或者所述无机填充剂的量较少，或者不掺合所述无机填充剂。此时，既可以如图28A、28B所示的那样，不明确区分与所述IC芯片1或所述印刷电路基板4接触的部分700和其他部分701，逐渐来改变无机填充剂的量；也可以如图29A、图29B以及图30、图31所示的那样，明确区分与所述IC芯片1或所述印刷电路基板4接触的部分700和其他部分701。即，在图29A、图29B以及图30、图31中，还能使所述各向异性导电膜片10为多层构造，即，包括：置位于接触所述IC芯片1或所述印刷电路基板4的部分上，并且在与所述绝缘性树脂6m相同的绝缘性树脂中掺合所述无机填充剂6f的第1树脂层6x；与所述第1树脂层6x接触，并且由与所述第1树脂层6x相比，所述无机填充剂的量较少，或者不掺合所述无机填充剂6f的所述绝缘性树脂所构成的第2树脂层6y。
这样一来，就能起到如下所示的效果。即，如果用同样的重量百分比(wt％)将所述无机填充剂6f掺入各向异性导电膜片10，则有时在IC芯片一侧或基板一侧或其双方的对面附近，无机填充剂6f增加，反之，在IC芯片1和印刷电路基板4的中间部分无机填充剂6f减少。其结果，由于在IC芯片一侧或基板一侧或其双方的对面附近，无机填充剂6f增加，所以各向异性导电膜片10和IC芯片1或印刷电路基板4，或者和其双方之间的粘合力下降。根据所述实施例14，通过使与所述IC芯片1或所述印刷电路基板4中任意一方接触的部分700或层6x，与其他部分701或层6y相比，或者所述无机填充剂的量较少，或者不掺合所述无机填充剂，就能防止由于无机填充剂6f的增加而导致的粘合力下降这一问题的发生。
下面，就该实施例14的各种变形例进行说明。
首先，作为变形例，如图28C、图29C以及图32A所示的那样，可以使各向异性导电膜片10中的与所述IC芯片1或所述印刷电路基板4中任意一方接触的部分700，与其他部分701相比，或者所述无机填充剂的量较少，或者不掺合所述无机填充剂。此时，如图28C所示，既可以不明确区分与所述IC芯片1以及所述印刷电路基板4两方接触的部分700和其他部分701，逐渐来改变无机填充剂的量；也可以如图29C以及图32A所示的那样，明确区分与所述IC芯片1以及所述印刷电路基板4两方接触的部分700和其他部分701。即，在图29C以及图32A中，还能使所述各向异性导电膜片10为多层构造，即，使各向异性导电膜片10还包括：在相对于所述第2树脂层6y，与所述第1树脂层6x方向相反的一侧，用与所述第1树脂层6x相比，所述无机填充剂的量较少，或者不掺合所述无机填充剂6f的所述绝缘性树脂所构成的第3树脂层6z。也可以使所述第1树脂层6x和所述第3树脂层6z分别与所述IC芯片1和所述印刷电路基板4接触。
而且，作为其他变形例，也可以使分别接触所述IC芯片1或所述印刷电路基板4或其双方的部分700中，所述无机填充剂的量为20wt％以下，或者不掺合所述无机填充剂6f；而另一方面，则使所述其他部分701中，所述无机填充剂的量为20wt％以上。此时，如图28A、图28B、图28C所示，既可以不明确区分与所述IC芯片1或所述印刷电路基板4，或与所述IC芯片1以及所述印刷电路基板4两方接触的部分700，和其他部分701，而是逐渐来改变无机填充剂的量；也可以如图29A、图29B、图29C、图30、图31以及图32A所示的那样，明确区分与所述IC芯片1或所述印刷电路基板4，或与所述IC芯片1以及所述印刷电路基板4两方接触的部分700，和其他部分701。即，也可以使所述第1树脂层6x或第1树脂层6x以及所述第3树脂层6z中，所述无机填充剂的量为20wt％以下，或者不掺合所述无机填充剂6f；而另一方面，使所述第2树脂层6y中，所述无机填充剂的量为20wt％以上。
作为具体例，当设定热硬化性环氧树脂为绝缘性树脂6m时，所述第2树脂层6y在陶瓷基板的情况下为50wt％，在玻璃环氧基板的情况下为20wt％。而且，作为一例，设第1树脂层6x或第3树脂层6z或其双方的厚度为15μm，设第2树脂层6y的厚度为40～60μm。而且，使所述各向异性导电膜片10的厚度尺寸大于IC芯片1和所述印刷电路基板4接合之后的间隙尺寸，当IC芯片1和所述印刷电路基板4接合时，IC芯片1和所述印刷电路基板4之间完全充满，使接合更加可靠。
而且，作为变形例，也可以使之与图28C、图29C以及图32A所示变形例的无机填充剂的掺合量相反。即，如图28D所示，也可以使各向异性导电膜片10中的与所述IC芯片1以及所述印刷电路基板4双方接触的部分703的中间部分702，与分别接触所述IC芯片1以及所述印刷电路基板4双方的部分703相比，或者所述无机填充剂的量较少，或者不掺合所述无机填充剂6f。在这种情况下也同样，既可以不明确区分与所述IC芯片1或所述印刷电路基板4，或与所述IC芯片1以及所述印刷电路基板4两方接触的部分703，和中间部分702，逐渐地改变无机填充剂的量；也可以如图29D以及图32B所示的那样，明确区分与所述IC芯片1或所述印刷电路基板4，或与所述IC芯片1以及所述印刷电路基板4两方接触的部分703，和中间部分702。即，如图29D以及图32B所示，还能使所述各向异性导电膜片10包括：置位于接触所述IC芯片1或所述印刷电路基板4的部分上，并且用掺合了所述无机填充剂6f的绝缘性树脂6m构成的第4树脂层6v；置位于所述IC芯片1和所述印刷电路基板4的中间部分上，并且由与所述第4树脂层6v相比，所述无机填充剂的量较少，或者不掺合所述无机填充剂的所述绝缘性树脂6m所构成的第5树脂层6w。
这样一来，就能起到如下所示的效果。即，由于在所述IC芯片1和所述印刷电路基板4的中间部分702或所述第5树脂层6w中，与分别接触所述IC芯片1和所述印刷电路基板4的部分703或所述第4树脂层6v相比，或者所述无机填充剂的量较少，或者不掺合所述无机填充剂，所以弹性率降低，能起到缓和应力的效果。而且，作为分别接触所述IC芯片1和所述印刷电路基板4的部分703或所述第4树脂层6v的绝缘性树脂，如果选择并使用对IC芯片1和印刷电路基板4的粘合力较高的物质，则在接触所述IC芯片1的部分703或IC芯片1附近部分的所述第4树脂层6v中，能够选择无机填充剂6f的掺合量或材料，使之尽可能地接近IC芯片1的线膨胀系数；而在接触所述印刷电路基板4的部分703或印刷电路基板4附近部分的所述第4树脂层6v中，能够选择无机填充剂6f的掺合量或材料，使之尽可能地接近印刷电路基板4的线膨胀系数。其结果，由于接触所述IC芯片1的部分703或IC芯片1附近部分的所述第4树脂层6v和IC芯片1的线膨胀系数接近，所以两者之间不易产生剥离现象，同时由于接触所述印刷电路基板4的部分703或印刷电路基板4附近部分的所述第4树脂层6v和印刷电路基板4之间的线膨胀系数接近，所以两者之间不易产生剥离现象。
而且，如图33A、图33B中用实线表示的那样，也可以使所述各向异性导电膜片10中的所述无机填充剂的量，从接触所述IC芯片1或所述印刷电路基板4任意一方的部分P1向其他部分逐渐或阶梯形减少。
而且，如图33C、图33D中用实线表示的那样，也可以使所述各向异性导电膜片10中的所述无机填充剂的量，从分别接触所述IC芯片1以及所述印刷电路基板4的部分P3、P4向其他部分即IC芯片1和所述印刷电路基板4之间的部分P5，逐渐或阶梯形增加。
而且，如图33E中用实线表示的那样，也可以使所述各向异性导电膜片10中的所述无机填充剂的量，从分别接触所述IC芯片1以及所述印刷电路基板4的部分(相当于图28D变形例中的接触部分703的部分)向所述IC芯片1以及所述印刷电路基板4之间的中间部分(相当于图28D变形例中的中间部分702的部分)，逐渐地减少。
而且，如图33F中用实线表示的那样，也可以使所述各向异性导电膜片10中的所述无机填充剂的量，按照所述IC芯片1的附近部分、所述印刷电路基板4的附近部分、所述IC芯片1的附近部分和所述印刷电路基板4的附近部分之间的中间部分这样的顺序依次逐渐地减少。并且，虽然在图33F中，例示了按照所述顺序逐渐改变所述无机填充剂量的情况，但并不局限于此，也可以使之呈阶梯形变化。
如果如所述图33E、图33F的变形例所示的那样，则所述IC芯片1和所述印刷电路基板4的中间部分与与分别接触所述IC芯片1和所述印刷电路基板4的部分相比，或者所述无机填充剂的量较少，或者不掺合所述无机填充剂，所以弹性率降低，能起到缓和应力的效果。而且，如果选择并使用对IC芯片1和印刷电路基板4的粘合力较高的物质来作为分别接触所述IC芯片1以及所述印刷电路基板4的绝缘性树脂，则在接触所述IC芯片1的部分中，能够选择无机填充剂6f的掺合量或材料，使之尽可能地接近IC芯片1的线膨胀系数；而在接触所述印刷电路基板4的部分中，能够选择无机填充剂6f的掺合量或材料，使之尽可能地接近印刷电路基板4的线膨胀系数。如果按照这种观点来决定无机填充剂6f的掺合量，则通常如图33F中用实线表示的那样，所述无机填充剂的量，按照所述IC芯片1的附近部分、所述印刷电路基板4的附近部分、所述IC芯片1的附近部分和所述印刷电路基板4的附近部分之间的中间部分这样的顺序依次逐渐地减少。通过这样的构成，由于接触IC芯片1的部分与IC芯片1的线膨胀系数接近，所以两者之间不易产生剥离现象，同时由于接触印刷电路基板4的部分和印刷电路基板4的线膨胀系数接近，所以两者之间不易产生剥离现象。
即使在图33A～图33F的任意一种情况下，在实用方面，最好将所述无机填充剂的量设定为5～90wt％的范围内。如不满5wt％，则混合无机填充剂6f毫无意义，另一方面，如超过90wt％，则粘合力极度下降，同时薄片化难度增大，应尽量避免这种设定。
并且，当使用所述那样的多个树脂层6x、6y或由6x、6y、6z构成的多层构造膜作为各向异性导电层，把IC芯片1热压附到印刷电路基板4上时，利用接合时的热量，来软化、溶化所述绝缘性树脂，使所述绝缘层互相混合，所以最终使各树脂层没有了明显的界线，如图33那样，成为倾斜的无机填充剂分布状态。
而且，在所述实施例14或各变形例中，在具有掺有无机填充剂6f的部分或层的各向异性导电层，或无机填充剂呈倾斜分布状态的各向异性导电层中，对应所述部分或树脂层，有时也可以使用不同的绝缘性树脂。例如，在接触IC芯片1的部分或树脂层中，对于用于IC芯片表面的膜原料，有时也可以使用能提高接合度的绝缘性树脂；而另一方面，在接触印刷电路基板4的部分或树脂层中，对于用于基板表面的材料，有时也可以使用能提高接合度的绝缘性树脂。
根据所述实施例14以及以上所述的各种变形例，在IC芯片1或所述基板4与各向异性导电膜片10的接合面上，没有无机填充剂6f或其量较少，能发挥绝缘性树脂原有的粘接性，在所述接合面上，粘接性较高的绝缘性树脂增多，能提高IC芯片1或所述印刷电路基板4与绝缘性树脂6m的粘接强度，从而使之与IC芯片1或所述印刷电路基板4的粘接性得以提高。据此，能提高在各种可靠性实验中的寿命，同时使抗弯曲的剥离强度得以提高。
如果将虽然对粘接本身没有作用但具有降低线膨胀系数效果的无机填充剂6f均匀分散到绝缘性树脂6m中，则使无机填充剂6f接触印刷电路基板4或IC芯片表面，由于减少对粘接有作用的粘接剂的量而导致粘接性能下降。其结果，如果在IC芯片1或印刷电路基板4与粘接剂之间产生剥离，则由于从此处水分侵入，从而成为造成IC芯片1的电极腐蚀等的原因。而且，如果剥离现象从剥离部分发展下去，则IC芯片1和印刷电路基板4的接合本身就会出现接合不良的情况，从而导致电接触不良。
对此，如果根据所述实施例14以及以上所述的各种变形例，如所述的那样，能在使其具有降低由无机填充剂6f所决定的线膨胀系数的效果的情况下，提高粘合力。据此，就能提高IC芯片1以及印刷电路基板4的粘接强度，提高可靠性。
而且，当在IC芯片一侧设置无机填充剂6f较少的部分700或树脂层6x时，或者在IC芯片一侧减少无机填充剂6f的分布时，能够提高该部分700或树脂层6x相对于由IC芯片表面的氮化硅和氧化硅构成的钝化膜的粘合力。而且，还能针对这些用于IC芯片表面的膜材料来适当地选择的能提高粘合力的绝缘性树脂。而且，通过降低IC芯片附近的弹性率，就能缓和作为各向异性导电层一例的密封片材料中的应力集中现象。当用于印刷电路基板4的材料如同陶瓷那样硬(弹性率较高)时，如果采用这种构造，使基板附近的密封片材料和弹性率、线膨胀系数相匹配，也比较理想。
另一方面，当在基板一侧设置无机填充剂6f较少的部分700或树脂层6x时，或者在基板一侧减少无机填充剂的分布时，如象树脂基板和有弹性的基板(FPC)等那样，在给印刷电路基板4施加力使之弯曲的情况下，如将印刷电路基板4安装到电子装置的框体中时外加弯曲应力时，能够用于提高印刷电路基板4和作为各向异性导电层一例的密封片之间的接合强度的目的。在用聚氩酰胺膜形成的保护膜来构成IC芯片一侧的表面层时，一般在绝缘性树脂接合良好，不成问题的情况下，能通过使弹性率和线膨胀系数从IC芯片1到印刷电路基板4呈连续或阶梯形变化，在IC芯片一侧使密封片较硬，而在基板一侧则设定较软的材料。据此，就能通过减小密封片内部产生的应力来提高可靠性。
而且，当把无机填充剂6f较少的部分700或树脂层6x、6z配置在IC芯片一侧和基板一侧时，或者在IC芯片一侧和基板一侧减小无机填充剂6f分布时，能兼顾所述IC芯片一侧和基板一侧两种情况，能提高IC芯片一侧以及基板一侧双方的紧密接合性，同时能降低线膨胀系数，以较高的可靠性连接IC芯片1和印刷电路基板4双方。而且，能根据IC芯片表面的材质以及基板的材质，来选择、使用紧密接合性能以及树脂涂敷性能更好的绝缘性树脂。而且，因为能自由地改变这些无机填充剂6f的量倾斜度，所以通过将无机填充剂6f较少的部分或层极薄化，就能与基板材料匹配。
实施例15
下面，在本发明实施例15中，根据图34、图35来说明所述实施例8～14及其变形例的把电子部件如IC芯片安装到印刷电路基板上的安装方法及其装置，以及利用所述安装方法把所述IC芯片安装到所述基板上的电子部件装置或者组件如半导体装置所使用的各向异性导电层的制造工艺。
首先，当在印刷电路基板4上形成各向异性导电层时，在印刷电路基板4上贴附第1树脂片，在其上再贴附第2树脂片。此时，当第1树脂片上无机填充剂6f较多时，成为图28A或图30那样的状态，反之则成为图28B或图31那样的状态。即，前者的情况下，第1树脂片是对应所述无机填充剂6f较多部分701或第2树脂层6y的树脂片，后者的情况，是对应所述无机填充剂6f较少部分700或第1树脂层6x的树脂片。
而且，在第2树脂片上进一步形成第3树脂片，使第1树脂片和第3树脂片对应无机填充剂6f较少部分700或第1树脂层6x时，成为图28C或图32A那样的状态。
而且，如图34、图35所示，预先在被称为分离器的带基薄膜672上按照该顺序或者与之相反的顺序粘贴第1树脂片673和第2树脂片674，并且还可以粘贴第3树脂片。此时，如图34、图35所示，根据需要，用上下1对可加热的辊670、670等对多个树脂片673、674进行加热，同时进行粘贴。而后，按照每一给定的尺寸切断所形成的树脂片体671，就成为如图28A～图28C、图29A～图29C、图30A～图32的任意一张图中所示的所述各向异性导电膜片10。
而且，作为其他变形例，当制作各向异性导电膜10连续的各向异性导电膜体时，利用刮片法等将溶为溶剂的环氧以及无机填充剂涂敷到被称为分离器的带基薄膜上，干燥该溶剂，制作出各向异性导电膜体。
此时，一旦将无机填充剂6f浓度较低，或者不掺合无机填充剂的液体状的绝缘性树脂作为第1层涂敷到带基薄膜上，根据情况对该所涂敷的第1层进行干燥。不进行干燥时，第2层的若干无机填充剂6f会掺入第一层，如图33那样，成为无机填充剂分布倾斜的构造。
在所述涂敷形成的第1层上，涂敷比第1层更多地掺有无机填充剂6f的液体状的绝缘性树脂作为第2层。通过干燥第2层，就能形成在带基薄膜上形成有第1层和第2层的两层构造的各向异性导电膜体。如按照每一给定尺寸切断各向异性导电膜体，就成为如图28A、图29A、图30所示的所述各向异性导电膜片10。
并且，当在基板一侧设置无机填充剂6f较少的层时，在进行与所述相反的工序，即，先在带基薄膜上形成第2层之后，再在第2层上形成第1层，就能形成两层构造的各向异性导电膜体。如按照每一给定尺寸切断各向异性导电膜体，就成为如图28B、图29B、图31所示的所述各向异性导电膜片10。
而且，一旦将无机填充剂6f浓度较低，或者不掺合无机填充剂的绝缘性树脂6m作为第1层涂敷干燥(有时也被省略)，在第1层上涂敷比第1层更多地掺有无机填充剂3f的绝缘性树脂作为第2层并进行干燥(有时也被省略)，在此之上，涂敷无机填充剂的量比第2层更少或不掺有无机填充剂的第3层。通过将其干燥，就能形成在带基薄膜上形成有第1层、第2层和第3层的3层构造的各向异性导电膜体。如按照每一给定尺寸切断各向异性导电膜体，就成为如图28C、图29C、图32A所示的所述各向异性导电膜片10。
根据所述直接在印刷电路基板4上形成各向异性导电层的方法，就能在制造所述电子部件装置时，在所述各向异性导电层中，选择对电子部件最适当的材料树脂设置在电子部件一侧，选择对基板最适当的材料树脂设置在基板一侧，就能够提高树脂选择的自由度。
对此，在制造各向异性导电膜体的方法中，虽然没有以上所述那样的选择自由度，但能一并制造多枚所述各向异性导电膜体10，因此制造效率较高，并且价格便宜，只要1台粘贴装置就足够了。
如以上所述，根据本发明的所述各实施例，就能减少很多以往为了把电子部件如IC芯片安装到印刷电路基板上所需的工序，能够极大地提高生产效率。即，例如，在进行以往例所记述的柱式凸起电极连接和焊锡凸起电极接合时，需要在倒装片式接合之后，注入密封材料，并投入分批处理炉中使之硬化。该密封材料的注入，每个需要数分钟，而该密封材料的硬化则需要2～5小时。在进行柱式凸起电极的连接安装时，作为其前序工序，需要进行以下工序：即，在凸起电极上复印Ag焊锡膏，并将其载置到基板上，而后使Ag焊锡膏硬化。进行该工序需要2小时。对此，按照所述实施例的方法，就能免去所述密封工序，因而能极大地提高生产效率。并且，在所述实施例中，由于使用了固体或半固体的绝缘性树脂密封片，所以能使用例如分子量较大的环氧树脂，在10～20秒的短时间内进行接合，还能缩短接合时间，进一步提高生产效率。而且，还能达到以下那样的效果。
(1)凸起电极的形成
在用电镀形成凸起电极的方法(以往例3)中，需要由半导体生产厂家来进行专用的凸起电极形成工序，只有在限定的生产厂才能形成凸起电极。但是，根据本发明的所述实施例，利用导线焊接装置，就能使用广泛应用的导线焊接用IC芯片，使IC芯片的获取变得比较容易。即，能够使用广泛应用的导线焊接用IC芯片的理由是：如果是导线焊接，就能在形成Al凸缘的通常的IC凸缘上，使用导线焊接装置和凸起电极焊接装置来形成凸起电极。另一方面，为了利用以电镀形成凸起电极的方法(以往例3)来形成电镀凸起电极，在Al凸起电极上，形成Ti、Cu、Cr等屏障金属之后，用旋转镀膜涂敷保护层，只在凸起电极形成部上开孔，使其露光。使其通电，而其开孔部分上则通过用铜等进行电镀所形成的镀金来形成。因此，为形成电镀凸起电极，需要大规模的电镀装置和氰化物等危险物废液处理装置，所以在普通的进行装配工序的工厂中，实际上是没有条件实施的。
而且，与以往例1的方法相比，不再需要用于稳定在导电性粘接剂复印这种不稳定复印工序中的粘接剂印刷量的凸起电极水准测量，不再需要这种水准测量工序用的水准测量装置。其理由是：由于一面按压凸起电极，一面在基板电极上将其按压变形，所以不再需要预先对凸起电极进行水准测量的工序。
而且，在所述实施例中，如象下面说明的那样实施，则即使在偏离印刷电路基板4的电极5来安装凸起电极103的情况下，也能实现可靠性较高的接合。即，在IC芯片1上形成凸起电极3时，与导线焊接一样，在金线上利用电火花形成金球96a。然后，形成用95a来表示其直径φd-Bump的球96a，使角θc用100度以下的毛细管193的93a来表示的直径φD为金球96a的直径d-Bump的1/2～3/4；使用设有具有在与毛细管193的金球96a接触的部分上不设置平坦的部位的前端形状的毛细管193，利用超声波以及热压安装，在IC芯片1的电极2上形成凸起电极103。通过使用所述形状的毛细管193，就能在IC芯片1的电极2上形成如图10B所示的前端为近似圆锥形的凸起电极103。即使如图11C所示的那样，在偏离印刷电路基板4的电极5距离Z来安装用以上所述方法形成的凸起电极103的情况下，由于凸起电极103的前端为近似圆锥形，所以当偏离程度为凸起电极103的外径一半以内时，凸起电极103的一部分一定能接触到印刷电路基板4的电极5。在以往的凸起电极3的图11D中，凸起电极3的所谓台座3g的宽度尺寸d的一部分与电极5接触，但只是局部性地接触，是接触状态不稳定的接触。当把这种印刷电路基板4置于冷热冲击实验和反流中时，接触状态不稳定的接合就有可能脱落。利用本发明就能解决这种不稳定接合的问题，能够提供生产成品率高和可靠性高的接合。
(2)IC芯片和印刷电路基板的接合
根据以往例2的方法，连接电阻依存于存在于凸起电极和印刷电路基板电极之间的导电粒子数量，但在本发明的所述实施例中，由于IC芯片一侧电极和基板一侧电极之间电导通，所以不需要在两电极之间夹入导电粒子，在作为独立工序的水准测量工序中，不对凸起电极3进行水准测量，以比以往例1、2更强的负载量(例如，对每1个凸起电极施加20gf以上的较强的负载压力)来按压印刷电路基板4的电极5，能够使凸起电极3和电极5直接接合，所以接续电阻值不依存于中间的粒子数，能够获得稳定的接续电阻值。导电粒子10a具有以下附加效果：即，在凸起电极3和基板电极5的直接接合中，当导电粒子10a被夹在凸起电极3和基板电极5之间时，能使基板一侧电极5和IC芯片一侧凸起电极3之间的接续电阻值下降。
而且，在以往的水准测量工序中，是为了将凸起电极与基板电极接合时的高度修整为一定高度而进行的，但在本发明的所述各实施例中，因为能同时进行在使凸起电极3变形之后与电极3或电极5进行接合，所以不仅不再需要独立的水准测量工序，而且能够一面在接合时对印刷电路基板4的翘曲和弯曲进行变形矫正，一面进行接合，所以通过硬化贴附在凸起电极3、103上的导电性焊锡膏，并在接合时使导电性焊锡膏变形，来取消凸起电极3、103的水准测量工序，一面在接合时对印刷电路基板4的翘曲和弯曲进行变形矫正，一面进行接合，所以抗翘曲和弯曲的能力比较强。
但是，在以往例1中为10μm/IC芯片(表示每一个IC芯片需要10μm的厚度翘曲尺寸精度)，在以往例2中为2μm/IC芯片，以往例3中为1μm/IC芯片(凸起电极高度偏差±1μm以下)，需要对这样高精度的印刷电路基板4和凸起电极3、103进行均一化，实际上是使用以LCD为代表的玻璃基板。对此，
根据本发明的所述实施例，是一面在接合时对印刷电路基板4的翘曲和弯曲进行变形矫正，一面进行接合，所以能够使用有翘曲和弯曲的平面度较差的基板例如树脂基板、有弹性的基板、多层陶瓷基板等，能够用更低廉的价格提供具有广泛应用性的IC芯片的接合方法。
而且，如果使IC芯片1和印刷电路基板4之间的热硬化性树脂6m的体积大于IC芯片1和印刷电路基板4之间的空间体积，使之从该空间如溢出似地流出来，就能达到密封的效果。因此，就不再需要进行以往例1中需要进行的在用导电性粘接剂接合IC芯片和印刷电路基板后，还在IC芯片的下面实施密封树脂的工序，所以能缩短工序。
并且，能通过在热硬化性树脂6m中掺入5～90wt％的无机填充剂6f，来把热硬化性树脂的弹性率、热膨胀系数控制在最适合印刷电路基板4的水平上。而且，如果利用在通常的电镀凸起电极中，则无机填充剂进入凸起电极1和印刷电路基板之间，使接合的可靠性降低。但是，如本发明所述实施例那样，如果使用柱式凸起电极(应用导线焊接的形成方法)，则通过利用最初开始接合时进入热硬化性树脂6m中的呈尖头状态的凸起电极3、103来向凸起电极3、103外侧方向挤压热硬化性树脂6m和无机填充剂6f，就能在凸起电极3、103变形过程中，将热硬化性树脂6m和无机填充剂6f从凸起电极3、103和电极5、2之间挤出去，使之不存在夹在中间的不需要物质，因而能进一步提高可靠性。
根据以上所述，与以往的接合工序相比，利用本发明就能提高生产效率，提供廉价的电子部件例如IC芯片和印刷电路基板的接合方法及其装置。
并且在所述实施例1中，除不进行水准测量的如图1所示的凸起电极3之外，还能适用于具有分别如图37A、37B所示的经过水准测量的柱式凸起电极300、301的IC芯片1和印刷电路基板4之间的接合。此时，虽然需要水准测量，但能达到不再需要密封工序等的其他效果。而且，利用电镀或印刷还能使用外观与图37A、37B大致同样形成的凸起电极。例如，在IC芯片的电极上，按照钛、镍、金的顺序电镀形成凸起电极，通过把混合有铝、镍等和合成树脂的焊锡膏印刷到IC芯片的电极上，进行干燥或硬化，也能形成聚合物凸起电极。特别是使用经过水准测量的凸起电极和利用电镀或印刷形成凸起电极时，由于凸起电极的变形量较少，万一，无机填充剂进入凸起电极和基板电极之间，有可能会导致凸起电极和基板电极之间的电接续不稳定，但在凸起电极和基板电极之间还夹有导电粒子10a，利用该导电粒子10a就能确保凸起电极和基板电极之间的导通。
如以上所述，根据本发明就能减少许多以往为了接合电子部件和印刷电路基板所需要的工序，能够极大地提高生产效率。
而且，还能达到如下效果。
(1)凸起电极的形成
在用电镀形成凸起电极的方法(以往例3)中，需要由半导体生产厂家来进行专用的凸起电极形成工序，只有在限定的生产厂才能形成凸起电极。但是，根据本发明的所述实施例，利用导线焊接装置，就能使用广泛应用的导线焊接用IC芯片，使IC芯片的获取变得比较容易。
而且，与以往例1的方法相比，不再需要用于稳定在导电性粘接剂印刷这种不稳定印刷工序中的粘接剂印刷量的凸起电极水准测量，不再需要这种水准测量工序用的水准测量装置。
而且，如果在电子部件的电极上形成前端为近似圆锥形的凸起电极，即使在偏离印刷电路基板电极来安装凸起电极的情况下，由于凸起电极的前端为近似圆锥形，所以当偏离程度为凸起电极的外径一半以内时，凸起电极的一部分一定能接触到基板的电极。在以往的凸起电极中，凸起电极的所谓台座的一部分与电极接触，但只是局部性地接触，是接触状态不稳定的接触。当把这种基板置于冷热冲击实验和反流中时，接触状态不稳定的接合就有可能脱落。利用本发明就能解决这种不稳定接合的问题，能够提供生产成品率高和可靠性高的接合。
(2)IC芯片和印刷电路基板的接合
根据以往例2的方法，连接电阻依存于存在于凸起电极和印刷电路基板电极之间的导电粒子数量，但在本发明的所述实施例中，由于电子部件一侧电极和基板一侧电极之间电导通，所以不需要在两电极之间夹入导电粒子，在作为独立工序的水准测量工序中，不对凸起电极进行水准测量，以比以往例1、2更强的负载量(例如，对每1个凸起电极施加20gf以上的较强的负载压力)来按压印刷电路基板的电极，能够使凸起电极和电极直接接合，所以接续电阻值不依存于中间的粒子数，能够获得稳定的接续电阻值。即，所述导电粒子具有以下附加效果：即，在凸起电极和基板电极的直接接合中，当导电粒子被夹在凸起电极和基板电极之间时，能使基板一侧电极和电子部件一侧的凸起电极之间的接续电阻值下降。
而且，在以往的水准测量工序中，是为了将凸起电极与基板电极接合时的高度修整为一定而进行的，但在本发明中，因为能使凸起电极变形与电极进行接合同时进行，所以不仅不再需要独立的水准测量工序，而且能够一面在接合时对印刷电路基板的翘曲和弯曲进行变形矫正，一面进行接合，所以通过使贴附在凸起电极上的导电性焊锡膏硬化，并在接合时使导电性焊锡膏变形，来取消凸起电极的水准测量工序，一面在接合时对印刷电路基板的翘曲和弯曲进行变形矫正，一面进行接合，所以抗翘曲和弯曲的能力比较强。
但是，在以往例1中为10μm/IC芯片(表示每一个IC芯片需要10μm的厚度翘曲尺寸精度)，在以往例2中为2μm/IC芯片，在以往例3中为1μm/IC芯片(凸起电极高度偏差为±1μm以下)，需要对这样高精度的基板和凸起电极进行均一化，实际上是使用以LCD为代表的玻璃基板。对此，根据本发明的所述实施例，是一面在接合时对印刷电路基板的翘曲和弯曲进行变形矫正，一面进行接合，所以能够使用有翘曲和弯曲的平面度较差的基板，例如树脂基板、有弹性的基板、多层陶瓷基板等，能够用更低廉的价格提供具有广泛应用性的IC芯片的接合方法。
而且，如果使电子部件和印刷电路基板之间的热硬化性树脂的体积大于电子部件和印刷电路基板之间的空间体积，使之从该空间如溢出似地流出来，就能达到密封的效果。因此，就不再需要进行以往例1中需要进行的在用导电性粘接剂接合IC芯片和印刷电路基板后，还在IC芯片的下面实施密封树脂的工序，所以能缩短工序。
并且，能通过在绝缘性树脂中掺入5～90wt％的无机填充剂，来把绝缘性树脂的弹性率、热膨胀系数控制在最适合基板的水平上。而且，如果在通常的电镀凸起电极中利用，则无机填充剂进入凸起电极和印刷电路基板之间，使接合的可靠性降低。但是，如本发明所述那样，如果使用柱式凸起电极(应用导线焊接的形成方法)，则通过利用最初开始接合时进入绝缘性树脂中的呈尖头状态的凸起电极来向凸起电极外侧方向挤压绝缘性树脂和无机填充剂，就能在凸起电极变形过程中，将绝缘性树脂和无机填充剂从凸起电极和电极之间挤出去，使之不存在夹在中间的不需要物质，因而能进一步提高可靠性。
而且，当掺合同样重量的无机填充剂时，通过使用平均粒径大于3μm的粒子较大的无机填充剂，或者使用具有多种不同平均粒径的无机填充剂，或者使用一方的无机填充剂平均粒径是另一方的无机填充剂平均粒径的2倍以上的无机填充剂，或者使用至少两种无机填充剂中一方的无机填充剂具有超过3μm的平均粒径，而另一方的无机填充剂具有3μm以下的平均粒径的无机填充剂，这样一来，就能减少无机填充剂周围的吸湿量，从而提高耐湿性，同时能增加无机填充剂的量，使薄膜化(固体化)变得更容易，而且能降低各向异性导电层例如各向异性导电膜片或各向异性导电膜形成用粘接剂的线膨胀系数，能进一步延长使用寿命，提高可靠性。
而且，如果用同一材料来构成平均粒径较大一方的无机填充剂和所述绝缘性树脂，就能起到缓和应力的作用。而且，由于平均粒径较大一方的无机填充剂比作为所述绝缘性树脂的环氧树脂更柔软，所以如果使之压缩所述一方的无机填充剂，也能起到缓和应力的作用。
而且，如果使之在电子部件或所述基板与各向异性导电层的接合面上，没有无机填充剂或使其量较少，就能发挥绝缘性树脂原有的粘接性，在所述接合面上，粘接性较高的绝缘性树脂增多，能提高电子部件或所述基板与绝缘性树脂的粘接强度，从而能在保持降低由无机填充剂决定的线膨胀系数效果的前提下，使之与电子部件或所述基板的粘接性得以提高。据此，能提高在各种可靠性实验中的寿命，同时使抗弯曲的剥离强度得以提高。
而且，如果在接触电子部件的部分或树脂层中，对于用于电子部件表面的膜原料，使用能提高接合度的绝缘性树脂，而在接触所述基板的部分或树脂层中，对于用于基板表面的材料，使用能提高接合度的绝缘性树脂，就能进一步提高接合度。
如以上所述，根据本发明，在使印刷电路基板和电子部件接合之后，不再需要流入基板和电子部件之间的密封树脂工序和将凸起电极的高度修整为一定的水准测量工序，能提高生产效率，提供将电子部件安装到印刷电路基板上的安装方法及其装置。
实施例16
下面，作为在本发明实施例16的把电子部件如IC芯片安装到印刷电路基板上的安装方法及其装置，以及利用所述安装方法把所述IC芯片安装到所述基板上的电子部件装置或者组件如半导体装置中的一个例子，参照图38A～图51来说明把IC芯片安装到印刷电路基板上的安装方法及其装置。
首先，参照图38A～图41C来说明本发明实施例16的把IC芯片安装到印刷电路基板上的安装方法。在作为图38A电子部件一例的IC芯片1中，利用导线焊接装置，以图40A～图40F那样的动作，在IC芯片1的A1垫片电极2上形成凸起电极3。即：在图40A中，在从作为夹具的毛细管93中伸出来的导线95下端形成球96；在图40B中，使夹持导线95的毛细管93下降，使球96与IC芯片1的电极2接合并形成近似凸起电极3的形状；在图40C中，一面向下方输送导线95，一面使毛细管93开始上升；使毛细管93沿着如图40D所示那样的近似矩形的环路99移动，在如图40E所示那样的凸起电极3的上部形成弯曲部98，然后通过扯断导线形成如图40F所示那样的凸起电极3。或者，在图40B中，用毛细管93夹紧导线95，通过使毛细管93上升，向上方拉拽导线95，来扯断金属线如金导线(金线)95(并且，作为金属线的例子，有锡、铝、铜、或使这些金属含有微量元素的合金所制成的导线等，在以下的实施例中，用金导线(金线)作为代表例进行说明)；也可以形成如图40G那样的凸起电极3的形状。这样，在图38B中表示在IC芯片1的各电极2上形成有凸起电极3的情况。
然后，如图38D所示，在图38C的印刷电路基板4的电极5上，设置作为其大小尺寸被切割成略大于IC芯片1的尺寸，并且掺合有无机填充剂6f的固体或半固体的绝缘性树脂一例的绝缘性树脂膜片例如热硬化性树脂片6，利用被加热到例如80～120℃的粘贴工具7，在例如5～10Kgf/m2的压力下将热硬化性树脂片6粘贴到载物台109上的印刷电路基板4的电极5上。而后，通过剥下设置在固体或半固体的热硬化性树脂片6的工具7一侧的可以剥下来的分离器6a，来完成印刷电路基板4的准备工序。该分离器6a的作用是为了防止包含掺有无机填充剂6f的固体或半固体的热硬化性树脂片6粘贴到工具7上。在此，如同在图38G中局部性地将图38F的G部分放大后所表示的那样，热硬化性树脂片6最好是将球形或破碎硅石、氧化铝等的陶瓷等无机系填充剂6f分散混合到绝缘性树脂306m中进行混合，利用刮片法将其平坦化，并将其溶剂成分气化、固体化，同时具有能承受在以后反流工序中的高温的耐热性(例如，在240℃能承受10秒的耐热性)。所述绝缘性树脂能够使用例如绝缘性热硬化性树脂(例如环氧树脂、酚醛树脂、聚酰亚胺树脂等)，或绝缘性热可塑性树脂(例如对聚苯硫(PPS)、聚碳酸脂、变性对聚苯氧(PPO)等)，或者将绝缘性热可塑性树脂混合到绝缘性热硬化性树脂中的物质，但在此作为代表例继续用绝缘性热硬化性树脂进行说明。该热硬化性树脂306m的玻化温度一般为120～200℃。并且，在只使用热可塑性树脂的情况下，通过最初进行加热使之一旦软化后，就停止加热使之自然冷却，来使之硬化；另外，在使用将绝缘性热可塑性树脂混合到绝缘性热硬化性树脂中的物质时，由于热硬化性树脂的功能发挥着支配性的作用，所以与只使用热硬化性树脂的情况一样，一样地通过进行加热来使之硬化。
而后，如图38E以及图38F所示的那样，在图55的电子部件安装装置600中，利用部件保持构件601前端加热的接合工具8，一面将从托架602上吸附保持在所述前面工序中，在电极2上形成了凸起电极3的IC芯片1，一使将该IC芯片1对准对应在所述前面的工序中准备好的、并且载置在载物台9上的印刷电路基板4，在定位使之置位于IC芯片1的电极2对应的印刷电路基板4的电极5上之后，利用所述被加热的接合工具8，把IC芯片1按压到印刷电路基板4上。该定位工作使用公知的位置识别动作。例如，如图56C所示，使用电子部件安装装置600的基板识别用照相机604来识别形成在印刷电路基板4上的位置识别标志605或引线或者表面模式，如图56D所示，以用照相机604取得的图像606作为基础来识别在印刷电路基板4的载物台9上互相垂直的XY方向的XY坐标位置和相对于XY坐标原点的旋转位置，来识别印刷电路基板4的位置。另一方面，如图56A所示，使用IC芯片用位置识别用照相机603来识别被接合工具8所吸附保持的IC芯片1的位置识别用标志608或电路模式；如图56B所示，以用照相机603所取得的图像607作为基础，识别IC芯片1的所述XY方向的XY坐标位置和相对于XY坐标原点的旋转位置，来识别IC芯片1的位置。而且，以所述印刷电路基板4和IC芯片1的位置识别结果为基础，移动接合工具8或载物台9进行定位，使之置位于对应IC芯片1的电极2的印刷电路基板4的电极5上，而后利用所述加热的接合工具8，把IC芯片1按压到印刷电路基板4上。
此时，凸起电极3在印刷电路基板4的电极5上，其头部3a如图41A～图41B所示，一面变形一面被继续按压。此时，如图39A～图39B所示，利用最初开始接合时进入热硬化性树脂306m中的呈尖头状态的凸起电极3，来向凸起电极3外侧方向挤压热硬化性树脂306m中的无机填充剂6f。而且，如图39C所示，通过利用向该外侧方向挤压的作用使凸起电极3和基板电极5之间没有无机填充剂6f进入，来发挥降低连接电阻值的效果。此时，即使有若干无机填充剂6f进入凸起电极3和基板电极5之间，因为凸起电极3和基板电极5是直接接触，所以完全没有问题。
此时，通过IC芯片1外加在凸起电极3一侧的负载量根据凸起电极3的外径不同而不同，但外加的负载量一定要使凸起电极3头部3a弯曲折叠的部分如图41C那样地变形。有必要设该负载量最低为20(gf/每个凸起电极)。即，在图52中，80μm外径的凸起电极情况下的电阻值和负载量之间的关系曲线图表示：如果负载量不满20(gf/每个凸起电极)，则电阻值大于电阻值100mmΩ/凸起电极，就会因电阻值过大，在实用上存在问题，因此，负载量最好为20(gf/每个凸起电极)以上。而且，在图53中，表示了根据80μm、40μm各种外径的凸起电极和最低负载量之间关系，来表示可靠性较高区域的曲线图。据此就可以推定：在40μm以上外径的凸起电极情况下，最低负载量最好为25(gf/每个凸起电极)以上；而在40μm以下外径的凸起电极情况下，最低负载量为20(gf/每个凸起电极)以上时可靠性较高。并且推定：今后，在引线窄间距化的同时，当凸起电极外径减小为40μm以下时，根据凸起电极的投影面积，负载量具有与其平方成比例地减小的倾向。因此，通过IC芯片1，外加在凸起电极3一侧的最低负载量，最好设定为20(gf/每个凸起电极)以上。把通过所述IC芯片1，外加在凸起电极3一侧的最高负载量，设定为不损伤IC芯片1、凸起电极3、以及印刷电路基板4等的水平上。根据情况其最高负载量有时会超过150(gf/每个凸起电极)。并且，在图中，参数符号6s是各向异性导电膜片6中利用接合工具8的热量所熔化的熔化中的热硬化性树脂306m在熔化之后热硬化了的树脂。
并且，可以使用1台定位兼按压接合装置，如图38E所示的定位兼按压接合装置，来进行以下定位工序和按压接合工序：即，利用由陶瓷加热器或脉冲加热器等内藏加热器8a所加热的接合工具8，使在所述前面的工序中已将凸起电极3形成到电极2上的IC芯片1，对准在所述前面的工序中准备好的印刷电路基板4来进行定位，使IC芯片1如图38E所示的那样，置位于IC芯片1的电极2所对应的印刷电路基板4的电极5上的定位工序；和如图38F所示的那样，在定位之后进行按压接合的工序。但是，也可以使用不同的装置，例如在连续生产许多基板的情况下，由于通过同时进行定位操作和按压接合操作来提高生产效率，所以可以使用图42B的定位装置来进行所述定位工序，而使用图42C的接合装置来进行所述按压接合工序。并且，在图42C中，表示为提高生产效率使用2台接合装置8，可以使之在1块印刷电路基板4的2个地方同时进行按压接合
作为印刷电路基板4，使用多层陶瓷基板、FPC、玻璃布积层环氧基板、玻璃布积层聚酰胺树脂基板、芳族聚酰胺无纺织布环氧基板(例如使用松下电器产业株式会社产品的注册商标「ALIVH」进行销售的树脂多层基板)等。这些印刷电路基板4由于热经历、截断、加工而产生翘曲和弯曲，不一定是完全的平面。因此，如图42A以及图42B所示，利用分别管理平行度使之被调整在约10μm以下的接合工具8和载物台9，从接合工具8一侧向载物台9一侧，通过IC芯片1把热和负载局部性地外加到印刷电路基板4上，以此来矫正印刷电路基板4上该外加部分的翘曲。而且，IC芯片1是以活性面的中心作为凹部来翘曲的，在对其进行接合时，通过对每1个凸起电极施加20gf以上的较强的负载压力，就能对印刷电路基板4和IC芯片1两方面的翘曲和弯曲进行矫正。该IC芯片1的翘曲是在形成IC芯片1时，由于在Si上形成薄膜时产生的内部应力而产生的。凸起电极的变形量是10～25μm，因为各个凸起电极3的变形顺应了这种基板从最初具有的内层铜箔在表面上表现出来的翘曲影响，所以能够允许。
这样，在矫正了印刷电路基板4翘曲的状态下，把例如140℃～230℃的热在数秒～20秒的时间内，外加给位于IC芯片1和印刷电路基板4之间的热硬化性树脂片6，使该热硬化性树脂片6硬化。此时，最初构成热硬化性树脂片6的热硬化性树脂306m流动，密封至IC芯片1的边缘。而且，由于是树脂，当被加热时最初自然软化，由于所产生流动性，而一直流到IC芯片1的边缘。通过使热硬化性树脂306m的体积大于IC芯片1和印刷电路基板4之间的空间体积，使之从该空间如溢出似地流出来，就能达到密封的效果。而后，通过使被加热的接合工具8上升，使之失去加热源，使IC芯片1和热硬化性树脂片6的温度急剧下降，使热硬化性树脂片6失去流动性，如图38F以及图41C所示的那样，利用硬化的树脂6s，来把IC芯片1固定到印刷电路基板4上。而且，如果利用载物台9的加热器9a等对印刷电路基板4一侧进行加热，则能进一步降低接合工具8的温度。
实施例17
下面，说明本发明实施例17的把电子部件如IC芯片安装到印刷电路基板上的安装方法及其装置，以及利用所述安装方法把所述IC芯片安装到所述基板上的电子部件装置或者组件如半导体装置。
在本实施例17中，把在实施例16中，掺合在热硬化性树片6中的无机填充剂6f的混合比例设定为所述绝缘性热硬化性树脂如绝缘性热硬化性环氧树脂306m的5～90wt％，就能成为更理想的物质。如不满5wt％，则混合无机填充剂6f毫无意义，另一方面，如超过90wt％，则粘着力急剧下降，同时薄片化也比较困难，所以不理想。作为一例，从维持较高可靠性的观点出发，树脂基板为20～40wt％，陶瓷基板为40～70wt％则比较理想，同时玻璃环氧基板即使为20wt％，也能使薄片密封剂的线膨胀系数降低许多，在树脂基板中有效果。并且，在体积％中，设定为wt％的大约一半的比例，或相对于环氧树脂为1，硅石约为2的比重比例。通常是利用热硬化性树脂306m在薄片化时制造上的条件和印刷电路基板4的弹性率、以及最终的可靠性实验结果来决定该无机填充剂6f的混合比例。
通过把具有所述那样的混合比例的无机填充剂6f掺合到热硬化性树脂片6中，就能增加热硬化性树脂片6的热硬化性树脂306m的弹性率，降低热膨胀系数，提高IC芯片1和印刷电路基板4接合的可靠性。而且，能接合印刷电路基板4的材料来决定无机填充剂6f的混合比例，使热硬化性树脂306m的材料常数即弹性率、线膨胀系数为最佳值。并且，具有以下倾向：即，随着无机填充剂6f混合比例的增加，弹性率增大，但线膨胀系数变小。
在实施例16以及实施例17中，由于使用非液体的固体热硬化性树脂片6，所以具有以下优点：即，容易进行处理，同时由于没有液体成分，所以可以用高分子形成，容易形成玻化温度较高的物质。
并且，在图38A～图38G以及图39A～图39C，后述的图43以及图44中，虽然就作为绝缘性树脂层一例的热硬化性树脂片6或将热硬化性粘接剂306b形成到印刷电路基板4上的情况进行了说明，但本发明并不局限于此，如图51A或图51B所示，也可以在IC芯片1一侧形成之后，再接合到印刷电路基板4上。此时，特别是在热硬化性树脂片6的情况下，与设置在热硬化性树脂片6的印刷电路基板一侧的能拆卸下来分离器6a一起，把由吸附筒口等保持构件200所持有的IC芯片1压附到载物台201上的橡胶等弹性体117上，也可以沿着凸起电极3的形状把热硬化性树脂片6贴附到IC芯片1上。
实施例18
下面，参照图43A～图43C以及图44A～图44F来说明本发明实施例18的把IC芯片安装到印刷电路基板上的电子部件如IC芯片的安装方法及其装置，以及利用所述安装方法把所述IC芯片安装到所述基板上的电子部件装置或者组件如半导体装置。
在该实施例18中，取代在实施例16中，把热硬化性树脂片6粘贴到印刷电路基板4上，如图43A以及图44A、图44D所示，把作为热硬化性树脂层一例的液态的热硬化性粘接剂306b，由分配器502涂敷、或者印刷或复印到印刷电路基板4上，而后，固化为半固体状态、所谓的B级状态。然后，与所述实施例1或实施例17相同，把所述IC芯片1安装到所述印刷电路基板4上。
详细情况如图43A所示，把液态的热硬化性粘接剂306b，由用图44A所示的空气压来控制喷出量并能在基板平面上互相垂直的两个方向上移动的分配器502涂敷、印刷或复印到印刷电路基板4上。而后，如图43B所示，利用内藏有加热器78a的工具78，一面外加热和压力使其均一化，一面如图43C所示，将其固化为半固体状态、即所谓的B级状态。
而且，当液态的热硬化性粘接剂306b的粘接能力较低时，如图44A所示，在用分配器502将液态的热硬化性粘接剂306b涂敷到印刷电路基板4的给定位置上之后，由于热硬化性粘接剂306b的粘接能力较低，所以自然地在基板上扩散开来，成为图44B所示的状态。然后，如图44C所示，利用如输送机那样的输送装置505将所述印刷电路基板4送入炉503内，通过利用炉503的加热器504使所述被涂敷的绝缘性树脂的液态的热硬化性粘接剂306b硬化，来将其固化为半固体化状态、即所谓的B级状态。
另一方面，当液态的热硬化性粘接剂306b的粘接能力较高时，如图44D所示，在用分配器502将液态的热硬化性粘接剂306b涂敷到印刷电路基板4的给定位置上之后，由于热硬化性粘接剂306b的粘接能力较高，所以不能自然地在基板上扩散，所以如图44E、图44F所示，用橡皮滚506使其平坦地延伸。然后，如图44C所示，利用如输送机那样的输送装置505将所述印刷电路基板4送入炉503内，通过利用炉503的加热器504使所述被涂敷的绝缘性树脂的液态的热硬化性粘接剂306b硬化，来将其固化为半固体化状态、即所谓的B级状态。
这样，在使热硬化性粘接剂306b半固体化时，虽然由于热硬化性粘接剂306b中的热硬化性树脂的特性而存在差异，但在作为该热硬化性树脂玻化温度30～80％的温度的80～130℃范围内进行按压。通常，在热硬化性树脂玻化温度的30％的温度下进行。这样设定为热硬化性树脂玻化温度的30～80％的理由是：从图54的树脂片加热温度和反应率的曲线图来判断，如果是设在80～130℃的范围内，还能充分预留出在以后工序中进行进一步反应的范围。换言之，如果是80～130℃范围内的温度，虽然也取决于时间，但能把绝缘性树脂例如环氧树脂的反应率控制在10～50％，所以在以后工序中进行IC芯片压接时不会产生接合上的问题。即，在进行IC芯片压接时能确保给定的按压量，不易产生按压不足的问题。并且，有时也可以通过抑制反应，只让溶剂成分气化，来进行半固体化。
在如以上所述那样使所述热硬化性粘接剂306b半固体化之后，当把多个IC芯片1安装到印刷电路基板4上时，在印刷电路基板4的安装多个IC芯片1的多个地方，把所述热硬化性粘接剂306b的所述半固体化工序作为前阶段工序预先进行，提供这种进行了前段工序的印刷电路基板4，在所提供的印刷电路基板4上，把多个IC芯片1安装到所述多个地方，来提高生产效率。在此后的工序中，即使在使用热硬化性粘接剂306b时，也基本上是进行与使用所述实施例1或实施例17的热硬化性树脂片6的工序相同的工序。增加所述半固体化工序有以下优点：即：能与热硬化性树脂片6同样地使用液态的热硬化性粘接剂306b，因为是固体，所以容易进行处理，而且由于没有液体成分，所以能用高分子来形成，容易形成玻化温度较高的物质。使用这种具有流动性的热硬化性粘接剂306b时，与使用固体的热硬化性粘接剂306b的情况相比，具有能在印刷电路基板4的任意位置上，在任意大的范围内进行涂敷、印刷或者复印的优点。
实施例19
下面，参照图57来说明本发明实施例19的把电子部件如IC芯片安装到印刷电路基板上的安装方法及其装置，以及利用所述安装方法把所述IC芯片安装到所述基板上的电子部件装置或者组件如半导体装置。实施例19与实施例16不同之处在于：把IC芯片1安装到印刷电路基板4上时，除了外加载重外，还外加超声波，对凸起电极3不进行水准测量，根据需要以20gf以下的载重重量进行按压，修整凸起电极前端，防止凸起电极形成时，由于拉拽扯断而产生的所述凸起电极3前端颈状部分歪倒所造成的与相邻凸起电极或电极之间的短路现象的发生，而后，对准IC芯片1的位置，把IC芯片1安装到印刷电路基板4上，同时用超声波和热压安装使凸起电极3与基板上的电极表面的金属接合到一起。把IC芯片1接合到印刷电路基板4上的状态与在先实施例中的图39以及图43等所表示的相同。
在该实施例19中，在如所述那样，把无机填充剂6f掺合到绝缘性热硬化性树脂306m中的固体热硬化性树脂片6或液体热硬化性粘接剂306b半固体化，并粘贴到印刷电路基板4上，或把包含热硬化性树脂的热硬化性粘接剂306b涂敷到印刷电路基板4上，使之半固体化，而后，与在印刷电路基板4的电极5和电子部件1的电极2上进行导线焊接一样，利用图40A～图40F那样的动作利用电火花在金线95的前端形成球96，利用毛细管93把该球96用超声波和热压安装到基板电极5上并形成凸起电极3，对该凸起电极3不进行水准测量，与IC芯片1对准位置之后，把IC芯片1安装到印刷电路基板4上。在此，所谓的所述「在如所述那样，把液体的热硬化性粘接剂306b半固体化后的物质」，就是将在实施例18中所说明的液态热硬化性粘接剂306b半固体化后的物质，即与B级化几乎相同。通过使用这种物质，就能利用比密封树脂和ACF(各向异性导电膜)更便宜的材料。此时，在图57所示的超声波施加装置620中，利用由内藏的加热器622预先加热的接合工具628，从被该接合工具628所吸附的IC芯片1的上面，使压气缸625带来的负载量和由压电元件那样的超声波发生元件623所产生的，通过超声波辐射体624所外加的超声波发生作用，修整金凸起电极3的前端，防止金凸起电极3的颈状部分歪倒，同时使金凸起电极3与基板上的镀金部分进行金属接合。而后，一面从IC芯片1的上面或/以及基板一侧进行加热，一面通过对每1个凸起电极施加20gf以上的负载压力，把所述IC芯片1按压到所述印刷电路基板4上，就能对所述印刷电路基板4的翘曲进行矫正，并压扁凸起电极3，利用所述热量使介于所述IC芯片1和所述印刷电路基板4之间的所述热硬化性树脂片6或热硬化性粘接剂306b硬化，使所述IC芯片1和所述印刷电路基板4接合，使两电极2、5电连接。
并且，需要对每1个凸起电极施加20gf以上的负载压力的理由是：象这样，即使用超声波来进行接合也不易产生摩擦热，所以不能进行接合。即使在金和金进行接合的情况下，如用某一定的负载压力按压凸起电极，在此处通过外加超声波来产生摩擦热，金属和金属之间就能接合。因此，即使在此时也需要一定的负载压力按压凸起电极，即需要对每1个凸起电极施加20gf以上的负载压力。作为外加压力的一例，是对每1个凸起电极施加50gf以上的负载压力。
如根据所述实施例19，则金属凸起电极3和印刷电路基板4的镀金部分进行金属扩散接合，所以适用于希望凸起电极部分具有更大的强度的情况和希望进一步降低接续电阻值的情况。
实施例20
下面，参照图45A～图45C以及图46A～图46C来说明本发明实施例20的把电子部件如IC芯片安装到印刷电路基板上的安装方法及其装置，以及利用所述安装方法把所述IC芯片安装到所述基板上的电子部件装置或者组件如半导体装置。实施例20与实施例16不同之处在于：能省略密封工序。如以上所述，在IC芯片1的电极2上形成凸起电极3，如图45B、图45C、图46A以及图58所示，在印刷电路基板4上，把具有小于连接IC芯片1的多个电极2内端边缘的近似矩形的外形尺寸OL的形状尺寸的矩形片状热硬化性树脂片6或热硬化性粘接剂306b，粘贴或涂敷到连接印刷电路基板4的电极5的中心部分上。此时，设定片状热硬化性树脂片6或热硬化性粘接剂306b的厚度，要使其体积大于IC芯片1和印刷电路基板4之间的间隙。而且，利用图58的粘贴装置640，用上下切断器641，将由回卷滚筒644来进行回卷，被卷滚筒643所卷取的矩形片状热硬化性树脂片656在其预先砍出的切口657的部分上进行切断，使其形状尺寸小于连接IC芯片1的多个电极2内端边缘的近似矩形的外形尺寸OL。使用由内藏加热器646预先进行了加热的粘贴头642，对被切断的矩形片状热硬化性树脂片6进行吸附保持，并粘贴到连接所述印刷电路基板4的电极5的中心部分上。而后，使凸起电极3和印刷电路基板4的电极5互相对准位置，如图45A以及图46B所示的那样，利用由加热器8a加热的接合工具8，把IC芯片1按压到印刷电路基板4上，同时对印刷电路基板4的翘曲进行矫正，使介于IC芯片1和印刷电路基板4之间的热硬化性树脂片6或热硬化性粘接剂306b硬化。此时，如所述那样，热硬化性树脂片6或热硬化性粘接剂306b由于从接合工具8通过IC芯片1所施加的热量而软化，如图46C那样，从被粘贴或被涂敷的位置施加压力，使之向外侧流出。该流出的热硬化性树脂片6或热硬化性粘接剂306b成为密封材料，使凸起电极3和电极5之间接合的可靠性显著提高。而且，经过某一定时间，所述热硬化性树脂片6或热硬化性粘接剂306b逐渐趋于硬化，而最终由硬化的树脂6s把IC芯片1和印刷电路基板4接合到一起。使按压IC芯片1的接合工具8上升，完成IC芯片1和印刷电路基板4的电极5之间的接合。严格地说，当热硬化时，热硬化性树脂的反应在加热期间进行，伴随着接合工具8的上升，流动性几乎同时失去。根据以上所述的方法，因为在接合前，热硬化性树脂片6或热硬化性粘接剂306b不覆盖电极5，所以接合时凸起电极3直接接触电极5，热硬化性树脂片6或热硬化性粘接剂306b不会进入到电极5的下面，从而能降低凸起电极3和电极5之间的接续电阻值。而且，如果预先对印刷电路基板一侧进行加热，就能进一步降低接合头8的温度。如将这种方法用于所述实施例18，则金凸起电极3和印刷电路基板的金电极(例如，在铜和钨上镀镍或镀金的电极)之间的接合就更容易进行。
实施例21
下面，参照图47～图48来说明本发明实施例21的把电子部件如IC芯片安装到印刷电路基板上的安装方法及其装置，以及利用所述安装方法把所述IC芯片安装到所述基板上的电子部件装置或者组件如半导体装置。实施例21与实施例16不同之处在于：即使在偏离印刷电路基板4的电极5来安装凸起电极103的情况下，也能实现可靠性较高的接合。
在实施例21中，如图47A所示，在IC芯片1上形成凸起电极3时，与导线焊接一样，在金线95上利用电火花形成金球96。然后，用电火花持续的时间一面调整球的大小，一面形成用95a来表示其直径φd-Bump的球96a，对于如此形成的直径φd-Bump的球96a，控制用于产生电火花的时间或电压参量来形成球96a，使角θc用100度以下的毛细管193的93a来表示的直径φD为金球直径d-Bump的1/2～3/4。如图47C所示，在与毛细管93的金球接触的部分设置平坦的部位93b，并不形成如图47D所示那样的凸起电极3，而是如图47A所示，使用设有具有在与毛细管193的金球96a接触的部分上不设置平坦部位的前端部位193a的前端形状的毛细管193，利用超声波热压安装，如图47B所示的那样，在IC芯片1的电极2上形成凸起电极103。通过使用所述前端形状的毛细管193，就能在IC芯片1的电极2上形成如图47B的b所示的前端为近似圆锥形的凸起电极103。即使如图48C所示的那样，在偏离印刷电路基板4的电极5来安装用以上所述方法形成的前端为近似圆锥形的凸起电极103的情况下，由于凸起电极103的前端为近似圆锥形，所以当偏离程度为凸起电极103的外径一半以内时，凸起电极103的一部分一定能接触到印刷电路基板4的电极5。
对此，在如图48D所示的凸起电极3中，即使如图48C所示的那样，在偏离尺寸为Z的情况下，把凸起电极3安装到印刷电路基板4的电极5上的情况下，如图48E所示，宽度尺寸d的所谓台座3g的一部分与电极5接触，但只是局部性地接触，是接触状态不稳定的接触。在这种不稳定的接触状态的情况下，当把这种印刷电路基板4置于冷热冲击实验和反流中时，所述接触状态不稳定的接合就有可能脱落，即成为接合不良状态。对此，在实施例21中，即使在偏离印刷电路基板4的电极5的尺寸为Z的情况下，把如图48C那样的前端为近似圆锥形的凸起电极103，安装到印刷电路基板4的电极5上，由于凸起电极103为近似圆锥形，所以当偏离程度为凸起电极103的外径一半以内时，凸起电极103的一部分一定能接触到印刷电路基板4的电极5，即使在被置于冷热冲击实验和反流中时，也能防止接合不良的发生。
实施例22
下面，参照图49～图50来说明本发明实施例22的把电子部件如IC芯片安装到印刷电路基板上的安装方法及其装置，以及利用所述安装方法把所述IC芯片安装到所述基板上的电子部件装置或者组件如半导体装置。利用本实施例22，就能够缓和在实施例16中，当把IC芯片1接合到印刷电路基板4上之后，在热硬化性树脂硬化时所产生的IC芯片1和印刷电路基板4的应力。
在本实施例22中，一面使在绝缘性热硬化性树脂306m中掺有无机填充剂6f的固体或半固体的热硬化性树脂片6或热硬化性粘接剂306b介于中间，一面在不进行水准测量的情况下，把在IC芯片1的电极2上利用所述导线焊接而形成的凸起电极3，与印刷电路基板4的电极5互相对准位置。例如，一面利用230℃的固定温度所加热的工具8，从里面对IC芯片1进行加热，一面在陶瓷基板的情况下，通过对每1个凸起电极施P1＝80gf以上的压力，把所述IC芯片1按压到所述印刷电路基板4上，对所述印刷电路基板4的翘曲进行矫正，并利用所述热量使介于所述IC芯片1和所述印刷电路基板4之间的所述热硬化性树脂片6或热硬化性粘接剂306b硬化。而后，在经过一定时间t1之后，即，如果把整体时间设定为例如20秒，虽然由于材料的反应率不同而不同，但在其1/4或1/2，即5～10秒之后，换言之，在材料的反应率达到90％之前，从所述压力P1降低到较低压力P2，缓和热硬化性粘接剂306b在硬化时的应力，使所述IC芯片1和所述印刷电路基板4接合，使两电极2、5电连接。理想的是：为使凸起电极变形，最低需要20gf的压力，即，在获得使凸起电极变形以及顺应变形所需要的压力的同时，还要把多余的树脂从IC芯片1和印刷电路基板4之间挤压出去，所述压力P1为对每1个凸起电极施加20gf以上的压力，另一方面，为了除去在凸起电极变形之前已在树脂内部存在的硬化变形，通过把压力P2设定为对每1个凸起电极施加20gf以下的压力，来进一步提高可靠性。其具体理由如下所述。即，如图49C所示，在按压时，热硬化性树脂片6或热硬化性粘接剂306b中的热硬化性树脂的应力分布，在IC芯片1和印刷电路基板4一侧变大。
按照这种情况，如果由于可靠性实验和通常的长期使用，而被施加以重复性疲劳的话，则在IC芯片1或印刷电路基板4一侧，热硬化性树脂片6或热硬化性粘接剂306b中的热硬化性树脂有时会由于不能承受应力而脱落。如果导致这种状态，则IC芯片1和印刷电路基板4的粘合力就会变得不充分，接合部就会脱落。因此，如图50所示，通过使用较高压力P1和较低压力P2这两个级别的压力转换，就能在热硬化性粘接剂306b硬化时从所述压力P1降到较低压力P2，如图49D所示，在压力为P2时，能除去在树脂内部存在的硬化变形，缓和IC芯片1和印刷电路基板4的应力(换言之，能减轻应力的集中程度)，而后，通过把压力提高到所述压力P1，就能在获得使凸起电极变形以及顺应变形所需要的压力的同时，还要把多余的树脂从IC芯片1和印刷电路基板4之间挤压出去，从而提高可靠性。
并且，所述「IC芯片1和印刷电路基板4的粘合力」，是指把IC芯片1和印刷电路基板4粘接到一起的力。该力包括：来自粘接剂的粘合力；粘接剂硬化时的硬化收缩力；Z方向的收缩力(例如被加热到180度的粘接剂在返回常温时进行收缩而产生的收缩力)这3个力；利用这3个力使IC芯片1和印刷电路基板4接合到一起。
实施例23
下面，参照图49～图50来说明本发明实施例23的把电子部件如IC芯片安装到印刷电路基板上的安装方法及其装置，以及利用所述安装方法把所述IC芯片安装到所述基板上的电子部件装置或者组件如半导体装置。在该实施例23中，把在以上所述各实施例中，掺合在所述绝缘性树脂306m中的所述无机填充剂6f的平均粒径设定为3μm以上。但是，设定所述无机填充剂6f的最大平均粒径不得超过IC芯片1和印刷电路基板4接合之后的缝隙尺寸。
如果在将无机填充剂6f掺合到所述绝缘性树脂306m中时，把平均粒径小于3μm的微小粒子作为无机填充剂6f来使用，则作为整体，这些粒子的表面积自身增大，有时在作为平均粒径小于3μm的微小粒子的无机填充剂6f的周围出现吸湿现象，不利于IC芯片1和印刷电路基板4的接合。
因此，在掺合相同重量的无机填充剂6f时，通过使用平均粒径大于3μm的粒子较大的无机填充剂6f，就能减少无机填充剂6f周围的吸湿量，从而提高耐湿性。而且，一般来说，平均粒径(换言之，平均粒度)大的无机填充剂比较便宜，所以还能降低成本。并且，如图59A所示，在IC芯片1和印刷电路基板4的接合中，使用现有的ACF(各向异性导电膜)598的施工方法，在该施工方法中，需要把ACF598中的导电粒子599夹到凸起电极3和基板电极5之间，但是，在本发明的所述实施例中，由于没有导电粒子，所以没有这种必要，如图59B所示，因为是用基板电极5一面按压一面安装凸起电极3，所以在按压时，无机填充剂6f也与凸起电极3和基板电极5之间的绝缘性树脂6、306b一起从凸起电极3和基板电极5之间被挤出来，所以几乎没有由于在凸起电极3和基板电极4之间夹有无机填充剂6f这一原因而导致损害导电性的，基于这一特征，就能使用平均粒径大于3μm的粒子较大的无机填充剂6f。
实施例24
下面，参照图60、图26来说明本发明实施例24的把电子部件如IC芯片安装到印刷电路基板上的安装方法及其装置，以及利用所述安装方法把所述IC芯片安装到所述基板上的电子部件装置或者组件如半导体装置。图60、图26分别是利用实施例24的把电子部件如IC芯片安装到印刷电路基板上的安装方法以及装置所制造的接合状态的模式化剖面图以及此时所使用的树脂片6的局部放大模式化剖面图。在该实施例24中，把在所述各实施例中，掺合到所述绝缘性树脂6、306b的所述绝缘性树脂306m中的所述无机填充剂6f设定为具有多种不同平均粒径的无机填充剂6f-1、6f-2。作为具体例子，设定为具有0.5μm平均粒径的无机填充剂，和具有2～4μm平均粒径的无机填充剂。
根据所述实施例24，通过把具有多种不同平均粒径的无机填充剂6f-1、6f-2混入绝缘性树脂306m中，就能增加混入绝缘性树脂306m的无机填充剂6f的量，就能减少无机填充剂周围的吸湿量，在使吸湿性得以提高的同时，还能使固体化变得比较容易。即，用重量％来考虑时，混入粒径不同的无机填充剂较之使用一种无机填充剂，能够增加每单位体积的无机填充剂的量。据此，就能增加作为密封片的树脂片6或粘接剂306b中的无机填充剂6f的掺合量，降低树脂片6或粘接剂306b的线膨胀系数，能进一步延长使用寿命，提高可靠性。
实施例25
下面，在本发明实施例25的把电子部件如IC芯片安装到印刷电路基板上的安装方法及其装置，以及利用所述安装方法把所述IC芯片安装到所述基板上的电子部件装置或者组件如半导体装置中，为了进一步巩固所述实施例24的效果，使具有所述多种不同平均粒径的无机填充剂6f-1、6f-2中一方的无机填充剂6f-1的平均粒径为另一方的无机填充剂6f-2的平均粒径的2倍以上的不同的平均粒径。作为具体例子，设定为具有0.5μm平均粒径的无机填充剂，和具有2～4μm平均粒径的无机填充剂。
通过这样的设定，就能进一步提高所述实施例24的效果。即，通过把具有一方的无机填充剂6f-1的平均粒径是另一方的无机填充剂6f-2的平均粒径的2倍以上的多个不同的平均粒径的无机填充剂6f-1、6f-2混入绝缘性树脂306m，就能更可靠地增加混入绝缘性树脂306m中的无机填充剂6f的量，就能使固体化变得更容易，就能增加树脂片6或粘接剂306b中的无机填充剂6f的掺合量，并降低树脂片6或粘接剂306b的线膨胀系数，能进一步地延长使用寿命，提高可靠性。
实施例26
下面，在本发明实施例26的把电子部件如IC芯片安装到印刷电路基板上的安装方法及其装置，以及利用所述安装方法把所述IC芯片安装到所述基板上的电子部件装置或者组件如半导体装置中，为了进一步巩固所述实施例24的效果，最好是使掺合到所述绝缘性树脂306m中的所述无机填充剂6f为具有多种不同平均粒径中的至少两种的无机填充剂6f-1、6f-2，并且所述至少两种无机填充剂中一方的无机填充剂6f-1具有超过3μm的平均粒径；而所述至少两种无机填充剂中的另一方的无机填充剂6f-2则具有3μm以下的平均粒径。作为具体例子，设定为具有0.5μm平均粒径的无机填充剂，和具有2～4μm平均粒径的无机填充剂。
实施例27
下面，在本发明实施例27的把电子部件如IC芯片安装到印刷电路基板上的安装方法及其装置，以及利用所述安装方法把所述IC芯片安装到所述基板上的电子部件装置或者组件如半导体装置中，在所述各实施例中，掺合到所述绝缘性树脂306m中的所述无机填充剂6f是具有多种不同平均粒径的至少两种无机填充剂6f-1、6f-2，并且通过用同一材料来构成所述至少两种无机填充剂中平均粒径较大一方的无机填充剂6f-1和所述绝缘性树脂306m，也能起到缓和应力的作用。作为具体例子，设定为具有0.5μm平均粒径的无机填充剂，和具有2～4μm平均粒径的无机填充剂。
根据本实施例27，在实施例24作用效果的基础上，再通过用同一材料来构成平均粒径较大一方的无机填充剂6f-1和所述绝缘性树脂306m，当应力作用于所述绝缘性树脂306m时，通过使平均粒径较大一方的无机填充剂6f-1与所述绝缘性树脂306m一体化，就能起到缓和应力的作用。
实施例28
下面，在本发明实施例28的把电子部件如IC芯片安装到印刷电路基板上的安装方法及其装置，以及利用所述安装方法把所述IC芯片安装到所述基板上的电子部件装置或者组件如半导体装置中，在所述各实施例中，掺合到所述绝缘性树脂306m中的所述无机填充剂6f是具有多种不同平均粒径的至少两种无机填充剂6f-1、6f-2，所述至少两种无机填充剂中的平均粒径较大一方的无机填充剂6f-1，比作为所述绝缘性树脂306m的环氧树脂更柔软，通过压缩所述一方的无机填充剂6f-1，也能起到缓和应力的作用。
根据本实施例28，在实施例24作用效果的基础上，再通过用同一材料来构成平均粒径较大一方的无机填充剂6f-1和所述绝缘性树脂306m，当应力作用于所述绝缘性树脂306m时，由于平均粒径较大一方的无机填充剂6f-1比作为所述绝缘性树脂306m的环氧树脂更柔软，所以如图62所示，利用所述应力压缩所述一方的无机填充剂6f-1，通过在其周围分散作为对抗压缩的反作用力的张力，就能起到缓和应力的作用。
实施例29
下面，在本发明实施例29的把电子部件如IC芯片安装到印刷电路基板上的安装方法及其装置，以及利用所述安装方法把所述IC芯片安装到所述基板上的电子部件装置或者组件如半导体装置中，在所述各实施例中，还能如图63A、图63B、图64A、图64B、图65以及图66所示的那样，使所述绝缘性树脂层6、306b中的与所述IC芯片1或所述印刷电路基板4接触的部分700或层6x，与其他部分701或层6y相比，或者所述无机填充剂的量较少，或者不掺合所述无机填充剂6f。此时，既可以如图63A、63B所示的那样，不明确区分与所述IC芯片1或所述印刷电路基板4接触的部分700和其他部分701，逐渐来改变无机填充剂的量；也可以如图64A、图64B以及图65、图66所示的那样，明确区分与所述IC芯片1或所述印刷电路基板4接触的部分700和其他部分701。即，在图64A、图64B以及图65、图66中，还能使所述绝缘性树脂层6、306b为多层构造，即，包括：置位于接触所述IC芯片1或所述印刷电路基板4的部分上，并且在与所述绝缘性树脂306m相同的绝缘性树脂中掺合所述无机填充剂6f的第1树脂层6x；由与所述第1树脂层6x接触，并且由与所述第1树脂层6x相比，所述无机填充剂的量较少或者不掺合所述无机填充剂6f的所述绝缘性树脂所构成的第2树脂层6y。
这样一来，就能起到如下所示的效果。即，如果用同样的重量百分比(wt％)将所述无机填充剂6f掺入整个绝缘树脂层，则有时在IC芯片一侧或基板一侧或其双方的对面附近，无机填充剂6f会增加，反之，在IC芯片1和印刷电路基板4的中间部分无机填充剂6f会减少。其结果，由于在IC芯片一侧或基板一侧或其双方的对面附近，无机填充剂6f较多，所以绝缘树脂层6、306b和IC芯片1或印刷电路基板4，或者和其双方之间的粘合力有时会下降。根据所述实施例29，通过使与所述IC芯片1或所述印刷电路基板4中任意一方接触的部分700或层6x，与其他部分701或层6y相比，或者所述无机填充剂的量较少，或者不掺合所述无机填充剂6f，就能防止由于无机填充剂6f的较多而导致的粘合力下降这一问题的发生。
下面，就该实施例29的各种变形例进行说明。
首先，作为第1变形例，如图63C、图64C以及图67A所示的那样，可以使绝缘树脂层6、306b中的与所述IC芯片1或所述印刷电路基板4双方分别接触的部分700，与其他部分701相比，或者所述无机填充剂的量较少，或者不掺合所述无机填充剂。此时，如图63C所示，既可以不明确区分与所述IC芯片1以及所述印刷电路基板4两方接触的部分700和其他部分701，逐渐来改变无机填充剂的量；也可以如图64C以及图67A所示的那样，明确区分与所述IC芯片1以及所述印刷电路基板4两方接触的部分700和其他部分701。即，在图64C以及图67A中，还能使所述绝缘树脂层6、306b为多层构造，即，使绝缘树脂层6、306b还包括：在相对于所述第2树脂层6y，与所述第1树脂层6x方向相反的一侧，用与所述第1树脂层6x相比，所述无机填充剂的量较少，或者不掺合所述无机填充剂6f的所述绝缘性树脂所构成的第3树脂层6z。也可以使所述第1树脂层6x和所述第3树脂层6z分别与所述IC芯片1和所述印刷电路基板4接触。
而且，作为其他变形例，也可以使分别接触所述IC芯片1或所述印刷电路基板4或其双方的部分700中，或者所述无机填充剂的量为20wt％以下，或者不掺合所述无机填充剂6f；而另一方面，则使所述其他部分701中的所述无机填充剂的量为20wt％以上。此时，如图63A、图63B、图63C所示，既可以不明确区分与所述IC芯片1或所述印刷电路基板4，或与所述IC芯片1以及所述印刷电路基板4两方接触的部分700和其他部分701，而是逐渐来改变无机填充剂的量；也可以如图64A、图64B、图64C、图65、图66以及图67A所示的那样，明确区分与所述IC芯片1或所述印刷电路基板4，或与所述IC芯片1以及所述印刷电路基板4两方接触的部分700和其他部分701。即，也可以使所述第1树脂层6x或第1树脂层6x以及所述第3树脂层6z中，所述无机填充剂的量为20wt％以下，或者不掺合所述无机填充剂6f；而另一方面，使所述第2树脂层6y中的所述无机填充剂的量为20wt％以上。
作为具体例，当设定热硬化性环氧树脂为绝缘性树脂306m时，所述第2树脂层6y在陶瓷基板的情况下为50wt％，在玻璃环氧基板的情况下为20wt％。而且，作为一例，设第1树脂层6x或第3树脂层6z或其双方的厚度为15μm，设第2树脂层6y的厚度为40～60μm。而且，使所述绝缘性树脂层6、306b的厚度尺寸大于IC芯片1和所述印刷电路基板4接合之后的间隙尺寸，当IC芯片1和所述印刷电路基板4接合时，IC芯片1和所述印刷电路基板4之间被完全充满，使接合更加可靠。
而且，作为其他变形例，也可以使之与图63C、图64C以及图67A所示变形例的无机填充剂的掺合量相反。即，如图63D所示，也可以使所述绝缘性树脂层6、306b中的与所述IC芯片1以及所述印刷电路基板4双方分别接触的部分703的中间部分702，与分别接触所述IC芯片1以及所述印刷电路基板4双方的部分703相比，或者所述无机填充剂的量较少，或者不掺合所述无机填充剂。在这种情况下也同样，既可以不明确区分与所述IC芯片1或所述印刷电路基板4，或与所述IC芯片1以及所述印刷电路基板4两方接触的部分703和中间部分702，逐渐地改变无机填充剂的量；也可以如图64D以及图67B所示的那样，明确区分与所述IC芯片1或所述印刷电路基板4，或与所述IC芯片1以及所述印刷电路基板4两方接触的部分703和中间部分702。即，如图64D以及图67B所示的那样，还能使所述绝缘性树脂层6、306b包括：由置位于接触所述IC芯片1以及所述印刷电路基板4的部分上，并且用掺合了所述无机填充剂6f的绝缘性树脂306m所构成的第4树脂层6v；由置位于所述IC芯片1和所述印刷电路基板4的中间部分上，并且由与所述第4树脂层6v相比，或者所述无机填充剂的量较少，或者不包含所述无机填充剂6f的所述绝缘性树脂306m所构成的第5树脂层6w。
这样一来，就能起到如下所示的效果。即，由于在所述IC芯片1和所述印刷电路基板4的中间部分702或所述第5树脂层6w中，与分别接触所述IC芯片1和所述印刷电路基板4的部分703或所述第4树脂层6v相比，或者所述无机填充剂的量较少，或者不掺合所述无机填充剂，所以弹性率降低，能起到缓和应力的效果。而且，作为分别接触所述IC芯片1和所述印刷电路基板4的部分703或所述第4树脂层6v的绝缘性树脂，如果选择并使用对IC芯片1和印刷电路基板4的粘合力较高的物质，则在接触所述IC芯片1的部分703或IC芯片1附近部分的所述第4树脂层6v中，能选择无机填充剂6f的掺合量或材料，使之尽可能地接近IC芯片1的线膨胀系数；而在接触所述印刷电路基板4的部分703或印刷电路基板4附近部分的所述第4树脂层6v中，能够选择无机填充剂6f的掺合量或材料，使之尽可能地接近印刷电路基板4的线膨胀系数。其结果，由于接触所述IC芯片1的部分703或IC芯片1附近部分的所述第4树脂层6v和IC芯片1的线膨胀系数接近，所以两者之间不易产生剥离现象，同时由于接触所述印刷电路基板4的部分703或印刷电路基板4附近部分的所述第4树脂层6v和印刷电路基板4之间的线膨胀系数接近，所以两者之间不易产生剥离现象。
而且，如图68A、图68B中用实线表示的那样，也可以使所述绝缘性树脂层6、306b中的所述无机填充剂的量，从接触所述IC芯片1或所述印刷电路基板4任意一方的部分P1向其他部分P2逐渐或阶梯形减少。
而且，如图68C、图68D中用实线表示的那样，也可以使所述绝缘性树脂层6、306b中的所述无机填充剂的量，从分别接触所述IC芯片1以及所述印刷电路基板4的部分P3、P4向其他部分即IC芯片1和所述印刷电路基板4之间的部分P5，逐渐或阶梯形增加。
而且，如图68E中用实线表示的那样，也可以使所述绝缘性树脂层6、306b中的所述无机填充剂的量，从分别接触所述IC芯片1以及所述印刷电路基板4的部分(相当于图63D变形例中的接触部分703的部分)向所述IC芯片1以及所述印刷电路基板4之间的中间部分(相当于图63D变形例中的中间部分702的部分)，逐渐地减少。
而且，如图68F中用实线表示的那样，也可以使所述绝缘性树脂层6、306b中的所述无机填充剂的量，按照所述IC芯片1的附近部分、所述印刷电路基板4的附近部分、所述IC芯片1的附近部分和所述印刷电路基板4的附近部分之间的中间部分这样的顺序依次逐渐地减少。并且，虽然在图68F中，例示了按照所述顺序逐渐改变所述无机填充剂量的情况，但并不局限于此，也可以使之呈阶梯形变化。
如果如所述图68E、图68F的变形例所示的那样，则所述IC芯片1和所述印刷电路基板4的中间部分与分别接触所述IC芯片1和所述印刷电路基板4的部分相比，或者其所述无机填充剂的量较少，或者不掺合所述无机填充剂，所以弹性率降低，能达到缓和应力的效果。而且，如果选择并使用对IC芯片1和印刷电路基板4的粘合力较高的物质来作为分别接触所述IC芯片1以及所述印刷电路基板4的绝缘性树脂，则在接触所述IC芯片1的部分中，能够选择无机填充剂6f的掺合量或材料，使之尽可能地接近IC芯片1的线膨胀系数，而在接触所述印刷电路基板4的部分中，能够选择无机填充剂6f的掺合量或材料，使之尽可能地接近印刷电路基板4的线膨胀系数。如果按照这种观点来决定无机填充剂6f的掺合量，则通常如图68F中用实线表示的那样，将所述无机填充剂的量，按照所述IC芯片1的附近部分、所述印刷电路基板4的附近部分、所述IC芯片1的附近部分和所述印刷电路基板4的附近部分之间的中间部分这样的顺序依次逐渐地减少。通过这样的构成，由于接触IC芯片1的部分与IC芯片1的线膨胀系数接近，所以两者之间不易产生剥离现象，同时由于接触印刷电路基板4的部分和印刷电路基板4的线膨胀系数接近，所以两者之间不易产生剥离现象。
即使在图68A～图68F的任意一种情况下，在实用方面，最好将所述无机填充剂的量设定为5～90wt％的范围内。如不满5wt％，则混合无机填充剂6f毫无意义，而另一方面，如超过90wt％，则粘合力极度下降，同时薄片化难度增大，所以应尽量避免这种设定。
并且，当使用所述那样的多个树脂层6x、6y或由6x、6y、6z构成的多层构造膜作为各向异性导电层，把IC芯片1热压附到印刷电路基板4上时，利用接合时的热量，来软化、溶化所述绝缘性树脂306m，使所述绝缘层互相混合，所以最终使各树脂层没有了明显的界线，如图68那样，成为倾斜的无机填充剂分布状态。
而且，在所述实施例29或各变形例中，在具有掺有无机填充剂6f的部分或层的各向异性导电层，或无机填充剂呈倾斜分布状态的绝缘性树脂层中，对应所述部分或树脂层，有时也可以使用不同的绝缘性树脂。例如，在接触IC芯片1的部分或树脂层中，对于用于IC芯片表面的膜原料，有时也可以使用能提高接合度的绝缘性树脂；而另一方面，在接触印刷电路基板4的部分或树脂层中，对于用于基板表面的材料，有时也可以使用能提高接合度的绝缘性树脂。
根据所述实施例29以及以上所述的各种变形例，在IC芯片1或所述基板与绝缘性树脂层6、306b的接合面上，没有无机填充剂6f或其量较少，能发挥绝缘性树脂原有的粘接性，在所述接合面上，粘接性较高的绝缘性树脂增多，所以能提高IC芯片1或所述印刷电路基板4与绝缘性树脂306m的粘接强度，从而使之与IC芯片1或所述印刷电路基板4的粘接性得以提高。据此，能提高在各种可靠性实验中的寿命，同时使抗弯曲的剥离强度得以提高。
如果将虽然对粘接本身没有作用但具有降低线膨胀系数效果的无机填充剂6f均匀分散到绝缘性树脂306m中，则使无机填充剂6f接触印刷电路基板4或IC芯片表面，由于减少对粘接有作用的粘接剂的量而导致粘接性能下降。其结果，如果在IC芯片1或印刷电路基板4与粘接剂之间产生剥离，则由于从此处水分的侵入，而成为造成IC芯片1的电极腐蚀等的原因。而且，如果剥离现象从剥离部分发展下去，则IC芯片1和印刷电路基板4的接合本身就会出现接合不良的情况，从而导致电接触不良。
对此，如果根据所述实施例29以及以上所述的各种变形例，则如所述的那样，能在使其具有降低由无机填充剂6f所决定的线膨胀系数的效果的情况下，提高粘合力。据此，就能提高IC芯片1以及印刷电路基板4的粘接强度，提高可靠性。
而且，当在IC芯片一侧设置无机填充剂6f较少的部分700或树脂层6x时，或者在IC芯片一侧减少无机填充剂的分布时，能够提高该部分700或树脂层6x相对于由IC芯片表面的氮化硅和氧化硅所构成的钝化膜的粘合力。而且，还能针对这些用于IC芯片表面的膜材料来适当地选择使用能提高粘合力的绝缘性树脂。而且，通过降低IC芯片附近的弹性率，就能缓和作为绝缘性树脂层一例的密封片材料中的应力集中现象。当用于印刷电路基板4的材料如同陶瓷那样坚硬(弹性率较高)时，如果采用这种构造，就能使基板附近的密封片材料和弹性率、线膨胀系数相匹配，所以也比较理想。
另一方面，当在基板一侧设置无机填充剂6f较少的部分700或树脂层6x时，或者在基板一侧减少无机填充剂的分布时，如象树脂基板和有弹性的基板(FPC)等那样，在给印刷电路基板4施加力使之弯曲的情况下，如将印刷电路基板4安装到电子装置的框体中时外加弯曲应力时，能够达到提高印刷电路基板4和作为绝缘性树脂层一例的密封片之间的接合强度的目的。在用聚氩酰胺膜形成的保护膜来构成IC芯片一侧的表面层时，一般在绝缘性树脂接合良好，不成问题的情况下，能通过使弹性率和线膨胀系数从IC芯片1到印刷电路基板4呈连续或阶梯形变化，来设定使在IC芯片一侧的密封片较硬，而基板一侧的材料较软。据此，就能通过减小密封片内部产生的应力来提高可靠性。
而且，当把无机填充剂6f较少的部分700或树脂层6x、6z配置在IC芯片一侧和基板一侧时，或者在IC芯片一侧和基板一侧减小无机填充剂分布时，能兼顾所述IC芯片一侧和基板一侧两种情况，能提高IC芯片一侧以及基板一侧双方的紧密接合性，同时能降低线膨胀系数，以较高的可靠性连接IC芯片1和印刷电路基板4双方。而且，能根据IC芯片表面的材质以及基板的材质，来选择、使用紧密接合性能以及树脂涂敷性能更好的绝缘性树脂。而且，因为能自由地改变这些无机填充剂6f量的分布倾斜度，所以通过将无机填充剂6f较少的部分或层极薄化，就能与基板材料匹配。
实施例30
下面，在本发明实施例30中，根据图69、图70来说明所述实施例8～14及其变形例的把电子部件如IC芯片安装到印刷电路基板上的安装方法及其装置，以及利用所述安装方法把所述IC芯片安装到所述基板上的电子部件装置或者组件如半导体装置所使用的绝缘性树脂层的制造工艺。
首先，当在印刷电路基板4上形成绝缘性树脂层时，在印刷电路基板4上贴附第1树脂片，在其上再贴附第2树脂片。此时，当第1树脂片上无机填充剂6f较多时，成为图63A或图65那样的状态，反之则成为图63B或图66那样的状态。即，前者的情况下，第1树脂片是对应所述无机填充剂6f较多部分701或第2树脂层6y的树脂片，后者的情况，是对应所述无机填充剂6f较少部分700或第1树脂层6x的树脂片。
而且，在第2树脂片上进一步形成第3树脂片，使第1树脂片和第3树脂片对应无机填充剂6f较少部分700或第1树脂层6x时，成为图63C或图67A那样的状态。
而且，如图69、图70所示，预先在被称为分离器的带基薄膜672上按照该顺序(图69、图70中只表示了这种情况)或者与之相反的顺序粘贴第1树脂片673和第2树脂片674，并且还可以粘贴第3树脂片。此时，如图69、图70所示，根据需要，用上下1对可加热的辊670、270等对多个树脂片673、674进行加热，同时进行粘贴。而后，按照每一给定的尺寸切断所形成的树脂片体671，就成为如图63A～图63C、图64A～图64C、图65～图32的任意一图所示的所述绝缘性树脂片6。
而且，作为其他变形例，当制作所述绝缘性树脂片6连续延伸的绝缘性树脂片体时，利用刮片法等将溶为溶剂的环氧以及无机填充剂涂敷到被称为分离器的带基薄膜上，干燥该溶剂，制作出绝缘性树脂片体。
此时，一旦将无机填充剂6f浓度较低，或者不掺合无机填充剂的液体状的绝缘性树脂作为第1层涂敷到带基薄膜上，根据情况对该所涂敷的第1层进行干燥。当不进行干燥时，第2层的若干无机填充剂6f会掺入第一层，如图68那样，成为无机填充剂分布倾斜的构造。
在所述涂敷形成的第1层上，涂敷比第1层更多地掺有无机填充剂6f的液体状的绝缘性树脂来作为第2层。通过干燥第2层，就能形成在带基薄膜上形成有第1层和第2层的两层构造的绝缘性树脂片体。如按照每一给定尺寸切断绝缘性树脂片体，就成为如图63A、图64A、图65所示的所述绝缘性树脂片6。
并且，当在基板一侧设置无机填充剂6f较少的层时，在进行与所述相反的工序，即，先在带基薄膜上形成第2层之后，再在第2层上形成第1层，就能形成两层构造的绝缘性树脂片体。如按照每一给定尺寸切断绝缘性树脂片体，就成为如图63B、图64B、图66所示的所述绝缘性树脂片6。
而且，一旦将无机填充剂6f浓度较低，或者不掺合无机填充剂6f的绝缘性树脂306m作为第1层涂敷干燥(有时也被省略)，在第1层上涂敷比第1层更多地掺有无机填充剂3f的绝缘性树脂来作为第2层进行干燥(有时也被省略)，在此之上，涂敷无机填充剂的量比第2层更少或不掺有无机填充剂的第3层。通过将其干燥，就能形成在带基薄膜上形成有第1层、第2层和第3层的3层构造的绝缘性树脂片体。如按照每一给定尺寸切断绝缘性树脂片体，就成为如图63C、图64C、图67A所示的所述绝缘性树脂片6。
根据所述直接在印刷电路基板4上形成绝缘性树脂层的方法，就能在制造所述电子部件装置时，在所述绝缘性树脂层中，选择对电子部件最适当的材料树脂设置在电子部件一侧，而另一方面，则选择对基板最适当的材料树脂设置在基板一侧，这样就能够提高树脂选择的自由度。
对此，在制造绝缘性树脂片体的方法中，虽然没有以上所述那样的选择自由度，但能一并制造多枚所述绝缘性树脂片6，因此制造效率较高，并且价格便宜，只要1台粘贴装置就足够了。
如以上所述，根据本发明的所述各实施例，就能减少很多以往为了把电子部件如IC芯片安装到印刷电路基板上所需的工序，所以能够极大地提高生产效率。即，例如，在进行以往例所记述的根据柱式凸起电极连接和焊锡凸起电极进行接合时，需要在倒装片式接合之后，注入密封材料，并投入分批处理炉中使之硬化。该密封材料的注入，每个需要数分钟，而该密封材料的硬化则需要2～5小时。在进行柱式凸起电极的连接安装时，作为其前序工序，需要进行以下工序：即，在凸起电极上复印Ag焊锡膏，并将其载置到基板上，而后使Ag焊锡膏硬化。进行该工序需要2小时。对此，按照所述实施例的方法，就能省略所述密封工序，因而能极大地提高生产效率。并且，在所述实施例中，由于使用了固体或半固体的绝缘性树脂密封片，所以能使用例如分子量较大的环氧树脂，使之在10～20秒的短时间内进行接合，所以还能缩短接合时间，进一步提高生产效率。而且，当使用没有导电粒子的热硬化性树脂芯片6或热硬化性粘接剂306b时，与以往实施例2所示的方法相比，由于不需要在绝缘性树脂中加导电性微片，所以能提供廉价的IC芯片的安装方法及其装置。
而且，还能达到以下那样的效果。
(1)凸起电极的形成
在用电镀形成凸起电极的方法(以往例3)中，需要由半导体生产厂家来实施专用凸起电极形成工序，只有在限定的生产厂才能形成凸起电极。但是，根据本发明的所述实施例，利用导线焊接装置，就能使用被广泛应用的导线焊接用的IC芯片，使IC芯片的获取变得比较容易。即，能够使用广泛应用的导线焊接用IC芯片的理由是：如果是导线焊接，就能在形成Al凸缘的通常的IC凸缘上，使用导线焊接装置和凸起电极焊接装置来形成凸起电极。另一方面，为了利用以电镀形成凸起电极的方法(以往例3)来形成电镀凸起电极，在Al凸起电极上，形成Ti、Cu、Cr等屏障金属之后，用旋转镀膜来涂敷上保护层，只在凸起电极形成部上开孔，使其露光。使其通电，而其开孔部分上则通过用铜等进行电镀所形成的镀金来形成。因此，为形成电镀凸起电极，需要大规模的电镀装置和氰化物等危险物废液处理装置，所以在普通的进行装配工序的工厂中，实际上是没有条件实施的。
而且，与以往例1的方法相比，不再需要用于稳定在导电性粘接剂复印这种不稳定印刷工序中的粘接剂复印量的凸起电极水准测量，不再需要这种水准测量工序用的水准测量装置。其理由是：由于一面按压凸起电极，一面在基板电极上将其按压变形，所以不再需要预先对凸起电极进行水准测量。
而且，在所述实施例中，如果象下面说明的那样实施，则即使在偏离印刷电路基板4的电极5来安装凸起电极103的情况下，也能实现可靠性较高的接合。即，在IC芯片1上形成凸起电极3时，与导线焊接一样，在金线上利用电火花形成金球96a。然后，形成用95a来表示其直径φd-Bump的球96a，使角θc用100度以下的毛细管193的93a来表示的直径φD为金球96a的直径d-Bump的1/2～3/4；使用设有具有在与毛细管193的金球96a接触的部分上不设置平坦的部位的前端形状的毛细管193，利用超声波以及热压安装，在IC芯片1的电极2上形成凸起电极103。通过使用所述形状的毛细管193，就能在IC芯片1的电极2上形成如图47B所示的前端为近似圆锥形的凸起电极103。即使如图48C所示的那样，在偏离印刷电路基板4的电极5距离Z来安装用以上所述方法形成的凸起电极103的情况下，由于凸起电极103的前端为近似圆锥形，所以当偏离程度为凸起电极103的外径一半以内时，凸起电极103的一部分一定能接触到印刷电路基板4的电极5。在以往的凸起电极3的图48D中，凸起电极3的所谓台座3g的宽度尺寸d的一部分与电极5接触，但只是局部性地接触，是接触状态不稳定的接触。当把这种印刷电路基板4置于冷热冲击实验和反流中时，接触状态不稳定的接合就有可能脱落。利用本发明就能解决这种不稳定接合的问题，能够提供生产成品率高和可靠性高的接合。
(2)IC芯片和印刷电路基板的接合
根据以往例2的方法，连接电阻依存于存在于凸起电极和印刷电路基板电极之间的导电粒子数量，但在本发明的所述实施例中，在作为独立工序的水准测量工序中，不对凸起电极3进行水准测量，以比以往例1、2更强的负载量(例如，对每1个凸起电极施加20gf以上的较强的负载压力)来按压印刷电路基板4的电极5，能够使凸起电极3和电极5直接进行接合，所以接续电阻值不再依存于夹在中间的粒子数，因此能获得稳定的接续电阻值。
而且，以往的水准测量工序是为了将与基板电极接合时的凸起电极高度修整为一定高度而进行的，但在本发明的所述各实施例中，因为能同时进行在使凸起电极3变形之后与电极2或电极5进行接合，所以不仅不再需要独立的水准测量工序，而且能够一面在接合时对印刷电路基板4的翘曲和弯曲进行变形矫正，一面进行接合，所以通过硬化贴附在凸起电极3、103上的导电性焊锡膏，并在接合时使导电性焊锡膏变形，来省去对凸起电极3、103实施的水准测量工序，就能一面在接合时对印刷电路基板4的翘曲和弯曲进行变形矫正，一面进行接合，所以抗翘曲和弯曲的能力比较强。
但是，在以往例1中为10μm/IC芯片(表示每一个IC芯片需要10μm的厚度翘曲尺寸精度)，在以往例2中为2μm/IC芯片，在以往例3中为1μm/IC芯片(凸起电极高度偏差为±1μm以下)，需要对这样高精度的印刷电路基板4和凸起电极3、103进行均一化，实际上是使用以LCD为代表的玻璃基板。对此，根据本发明的所述实施例，是一面在接合时对印刷电路基板4的翘曲和弯曲进行变形矫正，一面进行接合，所以能够使用有翘曲和弯曲的平面度较差的基板，例如树脂基板、有弹性的基板、多层陶瓷基板等，因此就能用更低廉的价格提供具有广泛应用性的IC芯片的接合方法。
而且，如果使IC芯片1和印刷电路基板4之间的热硬化性树脂306m的体积大于IC芯片1和印刷电路基板4之间的空间体积，使之从该空间如溢出似地流出来，就能达到密封的效果。因此，就不再需要进行以往例1中需要进行的，在用导电性粘接剂接合IC芯片和印刷电路基板后，还要在IC芯片的下面实施密封树脂的工序，所以能缩短工序。
并且，能通过在热硬化性树脂306m中掺入5～90wt％的无机填充剂6f，来把热硬化性树脂的弹性率、热膨胀系数控制在最适合印刷电路基板4的水平上。而且，虽然如将其利用在通常的电镀凸起电极中，由于无机填充剂进入到凸起电极1和印刷电路基板之间，会使接合的可靠性降低。但是，如本发明所述实施例那样，如果使用柱式凸起电极(应用导线焊接的形成方法)，则通过利用最初开始接合时进入热硬化性树脂306m中的呈尖头状态的凸起电极3、103来向凸起电极3、103外侧方向挤压热硬化性树脂306m和无机填充剂6f，就能在凸起电极3、103的变形过程中，将热硬化性树脂306m和无机填充剂6f从凸起电极3、103和电极5、2之间挤出去，使之不存在夹在中间的不需要物质，因而能进一步提高可靠性。
根据以上所述，与以往的接合工序相比，利用本发明就能提高生产效率，提供廉价的电子部件例如IC芯片和印刷电路基板的接合方法及其装置。
如以上所述，根据本发明就能减少许多以往为了接合电子部件和印刷电路基板所需要的工序，因此能够极大地提高生产效率。
而且，当使用没有导电粒子的热硬化性树脂(例如热硬化性树脂芯片或热硬化性粘接剂)时，与以往实施例2所示的方法相比，由于不需要在绝缘性树脂中加导电性微片，所以能提供廉价的电子部件的安装方法及其装置。
而且，还能达到如下效果。
(1)凸起电极的形成
在用电镀形成凸起电极的方法(以往例3)中，需要由半导体生产厂家来实施专用凸起电极形成工序，只有在限定的生产厂才能形成凸起电极。但是，根据本发明，就能利用导线焊接装置，使用电子部件例如被广泛应用的导线焊接用IC芯片，从而使IC芯片的获取变得比较容易。
而且，与以往例1的方法相比，不再需要用来稳定在导电性粘接剂复印这种不稳定复印工序中的粘接剂复印量的凸起电极水准测量工序，也不再需要这种水准测量工序用的水准测量装置。
而且，如果在电子部件的电极上形成前端为近似圆锥形的凸起电极，即使在偏离印刷电路基板电极来安装凸起电极的情况下，由于凸起电极的前端为近似圆锥形，所以当偏离程度为凸起电极的外径一半以内时，凸起电极的一部分一定能接触到基板的电极。在以往的凸起电极中，凸起电极的所谓台座的一部分与电极接触，但只是局部性地接触，是接触状态不稳定的接触。当把这种基板置于冷热冲击实验和反流中时，接触状态不稳定的接合就有可能脱落。利用本发明就能解决这种不稳定接合的问题，能够提供生产成品率高和可靠性高的接合。
(2)IC芯片和印刷电路基板的接合
根据以往例2的方法，连接电阻依存于存在于凸起电极和印刷电路基板电极之间的导电粒子数量，但在本发明的所述实施例中，在作为独立工序的水准测量工序中，不对凸起电极进行水准测量，以比以往例1、2更强的负载量(例如，对每1个凸起电极施加20gf以上的较强的负载压力)来按压印刷电路基板的电极，能使凸起电极和电极直接接合，所以接续电阻值不依存于夹在中间的粒子数，能够获得稳定的接续电阻值。
而且，以往的水准测量工序是为了将与基板电极接合时的凸起电极高度修整为一定高度而进行的，但在本发明中，因为能使凸起电极的按压变形与同电极进行接合同时进行，所以不仅不再需要独立的水准测量工序，而且能够一面在接合时对印刷电路基板的翘曲和弯曲进行变形矫正，一面进行接合，所以通过使贴附在凸起电极上的导电性焊锡膏硬化，并在接合时使导电性焊锡膏变形，来省略对凸起电极的水准测量工序，能一面在接合时对印刷电路基板的翘曲和弯曲进行变形矫正，一面进行接合，所以抗翘曲和弯曲的能力增强。
但是，在以往例1中为10μm/IC芯片(表示每一个IC芯片需要10μm的厚度翘曲尺寸精度)，在以往例2中为2μm/IC芯片，在以往例3中为1μm/IC芯片(凸起电极高度偏差为±1μm以下)，在以往例中需要对这样高精度的基板和凸起电极进行均一化，实际上是使用以LCD为代表的玻璃基板。对此，根据本发明的所述实施例，是一面在接合时对印刷电路基板的翘曲和弯曲进行变形矫正，一面进行接合，所以能够使用有翘曲和弯曲的平面度较差的基板，例如树脂基板、有弹性的基板、多层陶瓷基板等，因此能用更低廉的价格提供具有广泛应用性的IC芯片的接合方法。
而且，如果使电子部件和印刷电路基板之间的绝缘性树脂的体积大于电子部件和印刷电路基板之间的空间体积，使之从该空间如溢出似地流出来，就能达到密封的效果。因此，就不再需要进行以往例1中需要进行的在用导电性粘接剂接合IC芯片和印刷电路基板后，还在IC芯片的下面实施密封树脂的工序，所以能缩短工序。
并且，能通过在绝缘性树脂中掺入5～90wt％的无机填充剂，来把绝缘性树脂的弹性率、热膨胀系数控制在最适合基板的水平上。而且，虽然如果在通常的电镀凸起电极中利用，则无机填充剂进入凸起电极和印刷电路基板之间，使接合的可靠性降低。但是，如本发明所述那样，如果使用柱式凸起电极(应用导线焊接的形成方法)，则通过利用最初开始接合时进入绝缘性树脂中的呈尖头状态的凸起电极来向凸起电极外侧方向挤压绝缘性树脂和无机填充剂，就能在凸起电极变形过程中，将绝缘性树脂和无机填充剂从凸起电极和电极之间挤出去，使之不存在夹在中间的不需要物质，因而能进一步提高可靠性。
而且，当掺合同样重量的无机填充剂时，通过使用平均粒径大于3μm的粒子较大的无机填充剂，或者使用具有多种不同平均粒径的无机填充剂，或者使用一方的无机填充剂平均粒径是另一方的无机填充剂平均粒径的2倍以上的无机填充剂，或者使用至少两种无机填充剂中一方的无机填充剂具有超过3μm的平均粒径，而另一方的无机填充剂具有3μm以下的平均粒径的无机填充剂，这样一来，就能减少无机填充剂周围的吸湿量，从而提高耐湿性，同时能增加无机填充剂的量，使薄膜化(固体化)变得更容易，而且能降低绝缘性树脂例如树脂片或粘接剂的线膨胀系数，能进一步延长使用寿命，提高可靠性。
而且，如果用同一材料来构成平均粒径较大一方的无机填充剂和所述绝缘性树脂，就能起到缓和应力的作用，而且，由于平均粒径较大一方的无机填充剂比作为所述绝缘性树脂的环氧树脂更柔软，所以如果使之压缩所述一方的无机填充剂，也能起到缓和应力的作用。
而且，如果使之在电子部件或所述基板与各向异性导电层的接合面上，没有无机填充剂或使其量较少，就能发挥绝缘性树脂原有的粘接性，在所述接合面上，粘接性较高的绝缘性树脂增多，就能提高电子部件或所述基板与绝缘性树脂的粘接强度，从而能在保持降低由无机填充剂决定的线膨胀系数效果的前提下，使之与电子部件或所述基板的粘接性得以提高。据此，就能提高在各种可靠性实验中的寿命，同时使抗弯曲的剥离强度得以提高。
而且，如果在接触电子部件的部分或树脂层中，对于用于电子部件表面的膜原料，使用能提高接合度的绝缘性树脂，而在接触所述基板的部分或树脂层中，对于用于基板表面的材料，使用能提高接合度的绝缘性树脂，就能进一步提高接合度。
而且，在所述各实施例中，也可以当外加所述超声波使所述金凸起电极和所述基板的所述电极进行金属接合时，以及在进行对所述基板的翘曲进行矫正和按压所述凸起电极使其变形时，在这两方面的工序中，对所述电子部件以及基板两方面都不进行加热，而是分别在这两方面的工序之后，或从所述电子部件一侧进行加热，或从所述基板一侧进行加热，或从所述电子部件一侧和所述基板一侧两方面来进行加热。
如以上所述，如果根据本发明，则在使印刷电路基板和电子部件接合之后，就不再需要流入基板和电子部件之间的密封树脂工序和将凸起电极的高度修整为一定高度的水准测量工序，所以能提供以较高的生产效率，可靠性地将电子部件安装到印刷电路基板上的安装方法及其装置。
以上参照附图并接合理想实施例对本发明充分地进行了描述，但对于本领域的熟练技术人员来说，对此进行各种变形和修改是很容易理解的。只要这种变形和修改不超出本发明权利要求书所限定的保护范围，都应理解为落入本发明的保护范围之内。

Claims (33)

1.一种电子部件的安装方法，与导线焊接一样，利用电火花在金属线(95)的前端形成球(96，96a)，利用毛细管(93，193)把所述形成的球用超声波热压焊到电子部件(1)的电极(2)上，形成凸起电极(3，103)；
用20gf以下的负载重量按压所述形成的凸起电极，使前端齐整，以防止所述凸起电极颈状部分歪倒；
一面把在掺有无机填充剂的绝缘性树脂中掺合了导电粒子(10a)的各向异性导电层(10)夹在中间，一面使所述电子部件的所述电极和印刷电路基板(4)的电极(5)对位，把所述电子部件载置到所述基板上；
而后，一面或从所述电子部件一侧进行加热，或从所述基板一侧进行加热，或从所述电子部件一侧和所述基板一侧两方面来进行加热，一面利用工具(8)对每1个凸起电极施加20gf以上的压力，把所述电子部件按压到所述印刷电路基板上，对所述基板的翘曲进行矫正并按压所述凸起电极使所述凸起电极变形，同时使介于所述电子部件和所述印刷电路基板之间的所述各向异性导电层的所述绝缘性树脂硬化，使所述电子部件和所述印刷电路基板接合，使所述电子部件的所述电极和所述印刷电路基板的所述电极电连接。
2.根据权利要求1所述的电子部件的安装方法，所述各向异性导电层的所述绝缘性树脂(6m)是绝缘性热硬化性环氧树脂，掺合在该绝缘性热硬化性环氧树脂中的所述无机填充剂的量为所述绝缘性热硬化性环氧树脂的5～90wt％。
3.根据权利要求1或2所述的电子部件安装方法，所述各向异性导电层的所述绝缘性树脂(6m)最初在涂覆到所述基板上时是液体，在涂覆到所述基板上之后，将所述基板送入炉(503)内，通过使所述被涂敷的液体绝缘性树脂硬化，或者通过利用所加热的工具(78)来按压所述被涂敷的液体绝缘性树脂，固化为B级状态之后，将所述电子部件载置到所述基板上。
4.根据权利要求1或2所述的电子部件安装方法，掺合在所述各向异性导电层的所述绝缘性树脂中的所述无机填充剂的平均粒径为3μm以上。
5.根据权利要求1或2所述的电子部件安装方法，掺合在所述各向异性导电层的所述绝缘性树脂中的所述无机填充剂是具有多种不同平均粒径的至少两种无机填充剂(6f-1，6f-2)，所述至少两种无机填充剂中一方的无机填充剂(6f-1)的平均粒径为所述至少两种无机填充剂中另一方的无机填充剂(6f-2)平均粒径的2倍以上。
6.根据权利要求1或2所述的电子部件安装方法，使所述各向异性导电层中接触所述电子部件或所述基板的任意一方的部分中的所述无机填充剂的量少于其他部分中的所述无机填充剂的量。
7.根据权利要求5所述的电子部件安装方法，使所述各向异性导电层中分别接触所述电子部件以及所述基板的部分中的所述无机填充剂的量少于其他部分中的所述无机填充剂的量。
8.一种电子部件的安装方法，与导线焊接一样，利用电火花在金属线(95)的前端形成球(96，96a)，利用毛细管(93，193)把所述形成的球用超声波热压接合到电子部件(1)的电极(2)上，形成金凸起电极(3，103)；
不对所述形成的凸起电极进行水准测量，一面把在掺有无机填充剂的绝缘性树脂中掺合了导电粒子(10a)的各向异性导电层(10)夹在中间，一面使所述电子部件的所述电极和印刷电路基板(4)的电极(5)对位，把所述电子部件载置到所述基板上；
而后，利用工具(8)从所述电子部件的上面一侧外加负载重量，使前端齐整，防止所述金凸起电极的颈状部分歪倒，同时外加超声波，使所述金凸起电极与所述基板的所述电极进行金属接合；
然后，一面或者从所述电子部件的所述上面一侧进行加热，或者从所述基板一侧进行加热，或者从所述电子部件一侧和所述基板一侧两方面进行加热，一面对每1个凸起电极施加20gf以上的压力，把所述电子部件按压到所述印刷电路基板上，一面对所述基板的翘曲进行矫正并将所述凸起电极压变形，一面使介于所述电子部件和所述印刷电路基板之间的所述各向异性导电层的所述绝缘性树脂硬化，使所述电子部件和所述印刷电路基板接合，使所述电子部件的所述电极和所述印刷电路基板的所述电极电连接。
9.一种电子部件安装方法，与导线焊接一样，利用电火花在金属线的前端形成球(96，96a)，利用毛细管把所述形成的球，在电子部件(1)的电极(2)上形成金凸起电极(3，103)；
不对所述形成的凸起电极进行水准测量，一面把在掺有无机填充剂的绝缘性树脂中掺合了导电粒子(10a)的各向异性导电层(10)夹在中间，一面使所述电子部件的所述电极和印刷电路基板(4)的电极(5)对位，把所述电子部件载置到所述基板上；
而后，一面从所述电子部件的上面，利用被加热到给定温度的工具(8)进行加热，一面用压力P1作为外加压力，把所述电子部件按压到所述印刷电路基板上，一面对所述基板的翘曲进行矫正，一面使存在于所述电子部件和所述印刷电路基板之间的所述各向异性导电层的所述绝缘性树脂硬化；
然后，在经过给定时间之后，一面把所述外加压力从所述压力P1降低到较低压力P2，缓和所述各向异性导电层的所述绝缘性树脂硬化时的应力，一面使所述电子部件和所述印刷电路基板接合，使所述电子部件的所述电极和所述印刷电路基板的所述电极电连接。
10.根据权利要求9所述的电子部件安装方法，把所述压力P1设定为20gf/每个凸起电极以上，而把所述压力P2设定为所述压力P1的1/2以下。
11、一种电子部件安装方法，与进行导线焊接一样，利用电火花在金属线(95)的前端形成球(96，96a)，利用毛细管(93，193)把所述形成的球经超声波热压到电子部件(1)的电极(2)上，形成凸起电极(3，103)；
用20gf以下的载重量按压所述形成的凸起电极，使前端齐整，防止所述凸起电极颈状部分歪倒；
一面对所述形成的凸起电极不进行水准测量，使在绝缘性树脂(306m)中掺有无机填充剂(6f)的固体或固化为B级状态的绝缘性树脂层(6，306b)介于中间，一面使所述电子部件的所述电极与印刷电路基板(4)的电极(5)对准位置，把所述电子部件载置到所述基板上；
然后，一面或者从所述电子部件的一侧进行加热，或者从所述基板一侧进行加热，或者从所述电子部件一侧和所述基板一侧两方面进行加热，一面对每1个凸起电极施加20gf以上的压力，利用工具(8)把所述电子部件按压到所述印刷电路基板上，一面对所述基板的翘曲进行矫正并将所述凸起电极压变形，一面使介于所述电子部件和所述印刷电路基板之间的所述绝缘性树脂层硬化，使所述电子部件和所述印刷电路基板接合，使所述电子部件的所述电极和所述印刷电路基板的所述电极电连接。
12.根据权利要求11所述的电子部件安装方法，掺合在所述绝缘性树脂中的所述无机填充剂是具有不同平均粒径的多种无机填充剂(6f-1，6f-2)。
13.根据权利要求11所述的电子部件安装方法，使所述绝缘性树脂层(6，306b)中接触所述电子部件或所述基板的任意一方的部分中的所述无机填充剂的量少于其他部分中的所述无机填充剂的量。
14.根据权利要求13所述的电子部件安装方法，使所述绝缘性树脂层(6，306b)中分别接触所述电子部件以及所述基板的部分中的所述无机填充剂的量少于其他部分中的所述无机填充剂的量。
15.根据权利要求13所述的电子部件安装方法，在接触所述电子部件的部分中，对于用于电子部件表面的膜原料，使用能提高接合度的绝缘性树脂，而在接触所述基板的部分中，对于用于基板表面的材料，使用能提高接合度的绝缘性树脂。
16.根据权利要求11所述的电子部件安装方法，使所述绝缘性树脂层(6，306b)中分别接触所述电子部件以及所述基板的部分中不掺合所述无机填充剂。
17.一种电子部件的安装方法，与导线焊接一样，利用电火花在金属线(95)的前端形成球(96，96a)，利用毛细管(93，193)把所述形成的球用超声波热压接合到电子部件(1)的电极(2)上，形成金凸起电极(3，103)；
不对所述形成的凸起电极进行水准测量，一面使在绝缘性树脂(306m)中掺有无机填充剂(6f)的固体或固化为B级状态的绝缘性树脂层(6，306b)介于中间，一面使所述电子部件的所述电极和印刷电路基板(4)的电极(5)对位，把所述电子部件载置到所述基板上；
而后，利用工具(8)从所述电子部件的上面一侧外加负载重量，使前端齐整，防止所述金凸起电极的颈状部分歪倒，同时外加超声波，使所述金凸起电极与所述基板的所述电极进行金属接合；
然后，一面或者从所述电子部件的所述上面一侧进行加热，或者从所述基板一侧进行加热，或者从所述电子部件一侧和所述基板一侧两方面进行加热，一面对每1个凸起电极施加20gf以上的压力，把所述电子部件按压到所述印刷电路基板上，一面对所述基板的翘曲进行矫正并将所述凸起电极压变形，一面使介于所述电子部件和所述印刷电路基板之间的所述绝缘性树脂硬化，使所述电子部件和所述印刷电路基板接合，使所述电子部件的所述电极和所述印刷电路基板的所述电极电连接。
18.根据权利要求8或17所述的电子部件安装方法，当外加所述超声波使所述金凸起电极与所述基板的所述电极进行金属接合时，或者从所述电子部件的所述上面一侧进行加热，或者从所述基板一侧进行加热，或者从所述电子部件一侧和所述基板一侧两方面进行加热。
19.一种电子部件的安装方法，与导线焊接一样，利用电火花在金属线(95)的前端形成球(96，96a)，利用毛细管(93，193)把所述形成的球，在电子部件(1)的电极(2)上形成凸起电极(3，103)；
不对所述形成的凸起电极进行水准测量，一面使在绝缘性树脂(306m)中掺有无机填充剂(6f)的固体或固化为B级状态的绝缘性树脂层(6，306b)介于中间，一面使所述电子部件的所述电极和印刷电路基板(4)的电极(5)对位，把所述电子部件载置到所述基板上；
而后，一面从所述电子部件的上面，利用被加热到给定温度的工具(8)进行加热，一面用压力P1作为外加压力，把所述电子部件按压到所述印刷电路基板上，一面对所述基板的翘曲进行矫正，一面使夹在所述电子部件和所述印刷电路基板之间的所述绝缘性树脂硬化；
然后，在经过给定时间之后，一面把所述外加压力从所述压力P1降低到较低压力P2，缓和所述绝缘性树脂硬化时的应力，一面使所述电子部件和所述印刷电路基板接合，使所述电子部件的所述电极和所述印刷电路基板的所述电极电连接。
20.根据权利要求19所述的电子部件安装方法，把所述压力P1设定为20gf/每个凸起电极以上，而把所述压力P2设定为所述压力P1的1/2以下。
21、一种电子部件的安装方法，一面把在掺有无机填充剂的绝缘性树脂中掺合了导电粒子(10a)的各向异性导电层(10)夹在中间，一面以在电子部件(1)的电极(2)上具有凸起电极(3，103)的状态，使所述电子部件的所述电极与印刷电路基板(4)的电极(5)对位，并把所述电子部件载置到所述基板上；
而后，一面或者从所述电子部件一侧进行加热，或者从基板一侧进行加热，或者从所述电子部件一侧和所述基板一侧两方面进行加热，一面利用工具(8)把所述电子部件按压到所述印刷电路基板上；一面对所述基板的翘曲进行矫正，一面使介于所述电子部件和所述印刷电路基板之间的所述各向异性导电层的所述绝缘性树脂硬化，使所述电子部件与所述印刷电路基板接合，使所述电子部件的所述电极与所述印刷电路基板的所述电极电连接。
22.一种电子部件安装装置，包括：具有载置印刷电路基板(4)的载物台(109，201)和保持电子部件(1)的保持构件(200)的任何一个，和把在掺有无机填充剂的绝缘性树脂中掺合了导电粒子(10a)的各向异性导电层(10)贴附到由所述载物台载置的所述印刷电路基板(4)的电极(5)或由所述保持构件保持的所述电子部件(1)上的粘贴工具(7)的粘贴装置(7，109，200，201)；
与在所述电子部件(1)的电极(2)上进行导线焊接一样，利用电火花在金属线(95)的前端形成球(96，96a)，把所述形成的球经超声波热压到所述基板的所述电极上，形成不进行水准测量的凸起电极(3，103)的毛细管(93，193)；
具有保持所述凸起电极(3，103)形成在所述电极(2)上的所述电子部件(1)的接合工具(8)，和载置所述印刷电路基板的载物台(9)，以及加热所述电子部件或所述基板的加热器(8a，9a)，使所述接合工具保持的所述电子部件与载置在所述载物台上的所述印刷电路基板(4)的所述电极(5)对位，并且把所述接合工具保持的所述电子部件载置到在所述载物台上的所述印刷电路基板(4)的所述电极(5)上，同时，
一面通过所述加热器进行加热，一面通过对每1个凸起电极施加20gf以上的负载压力，用所述接合工具(8)把所述电子部件按压到载置在所述载物台上的所述印刷电路基板上，一面对所述基板的翘曲进行矫正，一面使介于所述电子部件和所述印刷电路基板之间的所述各向异性导电层的所述绝缘性树脂硬化，使所述电子部件和所述印刷电路基板接合，使所述电子部件的所述电极和所述印刷电路基板的所述电极电连接的接合装置(8，9)。
23.一种电子部件安装装置，包括：具有载置印刷电路基板(4)的载物台(109，201)和保持电子部件(1)的保持构件(200)的任何一个，和把在掺有无机填充剂的绝缘性树脂中掺合了导电粒子(10a)的各向异性导电层(10)贴附到由所述载物台载置的所述印刷电路基板(4)的电极(5)或由所述保持构件保持的所述电子部件(1)上的粘贴工具(7)的粘贴装置(7，109，200，201)；
与在所述电子部件(1)的电极(2)上进行导线焊接一样，利用电火花在金属线(95)的前端形成球(96，96a)，把所述形成的球经超声波热压到所述基板的所述电极上，形成不进行水准测量的金凸起电极(3，103)的毛细管(93，193)；
具有保持所述凸起电极(3，103)形成在所述电极(2)上的所述电子部件(1)的接合工具(628)，和载置所述印刷电路基板的载物台(9)，以及加热所述电子部件或所述基板的加热器(8a，9a)，和外加超声波的超声波发生元件(623)，使所述接合工具保持的所述电子部件与载置在所述载物台上的所述印刷电路基板(4)的所述电极(5)对位，并且把所述接合工具保持的所述电子部件载置到在所述载物台上的所述印刷电路基板的所述电极上，同时，
利用所述接合工具(628)从所述电子部件的上面外加负载重量，使前端齐整，防止所述金凸起电极的颈状部分歪倒，同时通过所述超声波发生元件(623)外加超声波，使由所述毛细管支撑的所述金凸起电极与载置在所述载物台上的所述基板的所述电极进行金属接合，同时，
一面通过所述加热器进行加热，一面通过对每1个凸起电极施加20gf以上的压力，用所述接合工具(628)把所述电子部件按压到载置在所述载物台上的所述印刷电路基板上，对所述基板的翘曲进行矫正，同时一面按压所述凸起电极使之变形，一面使介于所述电子部件和所述印刷电路基板之间的所述各向异性导电层的所述绝缘性树脂硬化，使所述电子部件和所述印刷电路基板接合，使所述电子部件的所述电极和所述印刷电路基板的所述电极电连接的超声波施加装置(620)。
24.根据权利要求22或23所述的电子部件安装装置，所述毛细管(93，193)具有在与所述球接触的部分上不设平坦部位的前端形状，同时具有倒圆角(θc)为100°以下的构成，利用该毛细管，把前端为圆锥形的所述金凸起电极形成在所述电子部件的所述电极上。
25.根据权利要求22或23所述的电子部件安装装置，在所述各向异性导电层的掺有所述无机填充剂(6f)的固态绝缘性树脂中，掺合了具有大于所述无机填充剂平均粒径的平均直径的导电粒子(10a)。
26.一种电子部件安装装置，包括：具有载置印刷电路基板(4)的载物台(109，201)和保持电子部件(1)的保持构件(200)的任何一个，和把在掺有无机填充剂的绝缘性树脂中掺合了导电粒子(10a)的各向异性导电层(10)贴附到由所述载物台载置的所述印刷电路基板(4)或由所述保持构件保持的所述电子部件(1)上的粘贴工具(7)的粘贴装置(7，109，200，201)；
与在所述电子部件(1)的电极(2)上进行导线焊接一样，利用电火花在金属线(95)的前端形成球(96，96a)，把所述形成的球经超声波热压到所述基板的所述电极上，形成不进行水准测量的凸起电极(3，103)的毛细管(93，193)；
具有保持所述凸起电极(3，103)形成在所述电极(2)上的所述电子部件(1)的接合工具(8)，和载置所述印刷电路基板的载物台(9)，以及加热所述电子部件或所述基板的加热器(8a，9a)，使所述接合工具保持的所述电子部件与载置在所述载物台上的所述印刷电路基板(4)的所述电极(5)对位，并且把所述接合工具保持的所述电子部件载置到在所述载物台上的所述印刷电路基板(4)的所述电极(5)上，同时，
一面从所述电子部件的上面，利用通过所述加热器被加热到给定温度的所述接合工具(8)进行加热，一面用压力P1作为外加压力，把所述电子部件按压到所述印刷电路基板上，一面对所述基板的翘曲进行矫正，一面使存在于所述电子部件和所述印刷电路基板之间的所述各向异性导电层的所述绝缘性树脂硬化，然后，在经过给定时间之后，一面把所述外加压力从所述压力P1降低到较低压力P2，缓和所述各向异性导电层的所述绝缘性树脂硬化时的应力，一面使所述电子部件和所述印刷电路基板接合，使所述电子部件的所述电极和所述印刷电路基板的所述电极电连接的接合装置(8，9)。
27.一种电子部件安装装置，包括：具有载置印刷电路基板(4)的载物台(109，201)和保持电子部件(1)的保持构件(200)的任何一个，和把在绝缘性树脂(306m)中掺有无机填充剂(6f)的固体或固化为B级状态的绝缘性树脂层(6，306b)贴附到由所述载物台载置的所述印刷电路基板(4)的电极(5)或由所述保持构件保持的所述电子部件(1)上的粘贴工具(7)的粘贴装置(7，109，200，201)；
与在所述电子部件(1)的电极(2)上进行导线焊接一样，利用电火花在金属线(95)的前端形成球(96，96a)，把所述形成的球经超声波热压接合到所述基板的所述电极上，形成不进行水准测量的凸起电极(3，103)的毛细管(93，193)；
具有保持所述凸起电极(3，103)形成在所述电极(2)上的所述电子部件(1)的接合工具(8)，和载置所述印刷电路基板的载物台(9)，使所述接合工具保持的所述电子部件与载置在所述载物台上的所述印刷电路基板(4)的所述电极(5)对位，并且把所述接合工具保持的所述电子部件载置到在所述载物台上的所述印刷电路基板(4)的所述电极(5)上，同时，
一面利用工具(8)进行加热，一面通过对每1个凸起电极施加20gf以上的负载压力，把所述电子部件按压到载置在所述载物台上的所述印刷电路基板上，一面对所述基板的翘曲进行矫正，一面使介于所述电子部件和所述印刷电路基板之间的所述绝缘性树脂硬化，使所述电子部件和所述印刷电路基板接合，使所述电子部件的所述电极与所述印刷电路基板的所述电极电连接的接合装置(8，9)。
28.一种电子部件安装装置，包括：具有载置印刷电路基板(4)的载物台(109，201)和保持电子部件(1)的保持构件(200)的任何一个，和把在绝缘性树脂(306m)中掺有无机填充剂(6f)的固体或固化为B级状态的绝缘性树脂层(6，306b)贴附到由所述载物台载置的所述印刷电路基板(4)的电极(5)或由所述保持构件保持的所述电子部件(1)上的粘贴工具(7)的粘贴装置(7，109，200，201)；
与在所述电子部件(1)的电极(2)上进行导线焊接一样，利用电火花在金属线(95)的前端形成球(96，96a)，把所述形成的球经超声波热压接合到所述基板的所述电极上，形成不进行水准测量的金凸起电极(3，103)的毛细管(93，193)；
具有保持所述凸起电极(3，103)形成在所述电极(2)上的所述电子部件(1)的接合工具(628)，和载置所述印刷电路基板的载物台(9)，以及加热所述电子部件或所述基板的加热器(8a，9a)，和外加超声波的超声波发生元件(623)，使所述接合工具保持的所述电子部件与载置在所述载物台上的所述印刷电路基板(4)的所述电极(5)对位，并且把所述接合工具保持的所述电子部件载置到在所述载物台上的所述印刷电路基板的所述电极上，同时，
利用所述接合工具(628)从所述电子部件的上面外加负载重量，使前端齐整，防止由所述毛细管支撑的所述金凸起电极的颈状部分歪倒，同时外加超声波，使所述金凸起电极与载置在所述载物台上的所述基板的所述电极进行金属接合，同时，
一面通过所述加热器进行加热，一面通过对每1个凸起电极施加20gf以上的压力，通过所述接合工具把所述电子部件按压到载置在所述载物台上的所述印刷电路基板上，对所述基板的翘曲进行矫正，同时一面按压所述凸起电极使之变形，一面使介于所述电子部件和所述印刷电路基板之间的所述绝缘性树脂硬化，使所述电子部件和所述印刷电路基板接合，使所述电子部件的所述电极和所述印刷电路基板的所述电极电连接的超声波施加装置(620)。
29.根据权利要求23或28所述的电子部件安装装置，所述超声波施加装置的所述加热器是或者从所述电子部件的所述上面一侧进行加热，或者从所述基板一侧进行加热，或者在进行所述金属接合时从所述电子部件一侧和所述基板一侧两方面进行加热的加热器。
30.一种电子部件安装装置，包括：具有载置印刷电路基板(4)的载物台(109，201)和保持电子部件(1)的保持构件(200)的任何一个，和把在绝缘性树脂(306m)中掺有无机填充剂(6f)的固体或固化为B级状态的绝缘性树脂层(6，306b)贴附到由所述载物台载置的所述印刷电路基板(4)的电极(5)或由所述保持构件保持的所述电子部件(1)上的粘贴工具(7)的粘贴装置(7，109，200，201)；
与在所述电子部件(1)的电极(2)上进行导线焊接一样，利用电火花在金属线(95)的前端形成球(96，96a)，把所述形成的球经超声波热压接合到所述基板的所述电极上，形成不进行水准测量的凸起电极(3，103)的毛细管(93，193)；
具有保持所述凸起电极(3，103)形成在所述电极(2)上的所述电子部件(1)的接合工具(8)，和载置所述印刷电路基板的载物台(9)，以及加热所述电子部件或所述基板的加热器(8a，9a)，使所述接合工具保持的所述电子部件与载置在所述载物台上的所述印刷电路基板(4)的所述电极(5)对位，并且把所述接合工具保持的所述电子部件载置到在所述载物台上的所述印刷电路基板(4)的所述电极(5)上，
一面从所述电子部件的上面，利用通过所述加热器被加热到给定温度的所述接合工具(8)进行加热，一面用压力P1作为外加压力，把所述电子部件按压到所述印刷电路基板上，一面对所述基板的翘曲进行矫正，一面使存在于所述电子部件和所述印刷电路基板之间的所述各向异性导电层的所述绝缘性树脂硬化，然后，在经过给定时间之后，一面把所述外加压力从所述压力P1降低到较低压力P2，缓和所述绝缘性树脂硬化时的应力，一面使所述电子部件和所述印刷电路基板接合，使所述电子部件的所述电极和所述印刷电路基板的所述电极电连接的接合装置(8，9)。
31.一种电子部件装置，把无机填充剂(6f)被掺入绝缘性树脂(6m)中并被硬化的各向异性导电层(10)夹在中间，使形成在电子部件(1)的电极(2)上的凸起电极(3，103)在所述凸起电极被按压变形的状态下，与印刷电路基板(4)的电极(5)接合，使所述电子部件的所述电极和所述印刷电路基板的所述电极电连接；
使所述各向异性导电层(10)中接触所述电子部件或所述基板的任意一方的部分中的所述无机填充剂的量少于其他部分中的所述无机填充剂的量。
32.一种电子部件装置，把将无机填充剂(6f)掺入绝缘性树脂(306m)并使之硬化的绝缘性树脂层(6，306b)夹在中间，使形成在电子部件(1)的电极(2)上的凸起电极(3，103)在所述凸起电极被按压变形的状态下，与印刷电路基板(4)的电极(5)接合，使所述电子部件的所述电极和所述印刷电路基板的所述电极电连接；
使所述绝缘性树脂层(6，306b)中接触所述电子部件或所述基板的任意一方的部分中的所述无机填充剂的量少于其他部分中的所述无机填充剂的量。
33.一种电子部件装置，把将无机填充剂(6f)掺入绝缘性树脂(306m)中并使之硬化的绝缘性树脂层(6，306b)夹在中间，使形成在电子部件(1)的电极(2)上的凸起电极(3，103)在所述凸起电极被按压变形的状态下，与印刷电路基板(4)的电极(5)接合，使所述电子部件的所述电极和所述印刷电路基板的所述电极电连接；
所述绝缘性树脂层(6，306b)包括：置位于接触所述电子部件或所述基板的任意一方的部分上，并且在与所述绝缘性树脂相同的绝缘性树脂中掺合所述无机填充剂的第1树脂层(6x)；与所述第1树脂层接触，并且由与所述第1树脂层相比，所述无机填充剂的量较少的绝缘性树脂所构成的第2树脂层(6y)。
CNB008032726A 1999-01-29 2000-01-26 电子部件的安装方法、安装装置及电子部件装置 Expired - Fee Related CN1201383C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP22015/99 1999-01-29
JP21800/99 1999-01-29
JP22015/1999 1999-01-29
JP2201599 1999-01-29
JP2180099 1999-01-29
JP21800/1999 1999-01-29

Publications (2)

Publication Number Publication Date
CN1339174A CN1339174A (zh) 2002-03-06
CN1201383C true CN1201383C (zh) 2005-05-11

Family

ID=26358906

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008032726A Expired - Fee Related CN1201383C (zh) 1999-01-29 2000-01-26 电子部件的安装方法、安装装置及电子部件装置

Country Status (6)

Country Link
US (4) US6926796B1 (zh)
EP (1) EP1156520A4 (zh)
KR (1) KR100502222B1 (zh)
CN (1) CN1201383C (zh)
TW (1) TW478078B (zh)
WO (1) WO2000045430A1 (zh)

Families Citing this family (146)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7268700B1 (en) 1998-01-27 2007-09-11 Hoffberg Steven M Mobile communication device
US6926796B1 (en) * 1999-01-29 2005-08-09 Matsushita Electric Industrial Co., Ltd. Electronic parts mounting method and device therefor
JP3301075B2 (ja) 1999-04-20 2002-07-15 ソニーケミカル株式会社 半導体装置の製造方法
JP3371894B2 (ja) * 1999-09-17 2003-01-27 ソニーケミカル株式会社 接続材料
US6985885B1 (en) * 1999-09-21 2006-01-10 Intertrust Technologies Corp. Systems and methods for pricing and selling digital goods
US6642613B1 (en) * 2000-05-09 2003-11-04 National Semiconductor Corporation Techniques for joining an opto-electronic module to a semiconductor package
JP2002270642A (ja) * 2001-03-12 2002-09-20 Sony Corp 半導体装置の製造方法
WO2002093637A2 (en) * 2001-05-17 2002-11-21 Koninklijke Philips Electronics N.V. Product comprising a substrate and a chip attached to the substrate
JP2002353369A (ja) * 2001-05-28 2002-12-06 Sharp Corp 半導体パッケージおよびその製造方法
JP3687610B2 (ja) * 2002-01-18 2005-08-24 セイコーエプソン株式会社 半導体装置、回路基板及び電子機器
JP4045838B2 (ja) * 2002-04-12 2008-02-13 松下電器産業株式会社 部品装着管理方法
US7229906B2 (en) * 2002-09-19 2007-06-12 Kulicke And Soffa Industries, Inc. Method and apparatus for forming bumps for semiconductor interconnections using a wire bonding machine
US20040191955A1 (en) * 2002-11-15 2004-09-30 Rajeev Joshi Wafer-level chip scale package and method for fabricating and using the same
JP2004201285A (ja) 2002-12-06 2004-07-15 Murata Mfg Co Ltd 圧電部品の製造方法および圧電部品
US9818136B1 (en) 2003-02-05 2017-11-14 Steven M. Hoffberg System and method for determining contingent relevance
JP3966217B2 (ja) * 2003-04-23 2007-08-29 松下電器産業株式会社 ボンディング装置およびボンディングツール
JP4206320B2 (ja) 2003-09-19 2009-01-07 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US8369544B2 (en) * 2003-09-29 2013-02-05 3M Innovative Properties Company Microphone component and a method for its manufacture
US20050110126A1 (en) * 2003-11-25 2005-05-26 Kai-Chiang Wu Chip adhesive
JP4507582B2 (ja) * 2003-12-12 2010-07-21 パナソニック株式会社 バンプ付電子部品の実装方法
JP2005353731A (ja) * 2004-06-09 2005-12-22 Nec Compound Semiconductor Devices Ltd チップ部品実装体及び半導体装置
US20060035036A1 (en) * 2004-08-16 2006-02-16 Telephus Inc. Anisotropic conductive adhesive for fine pitch and COG packaged LCD module
US7590589B2 (en) 2004-09-10 2009-09-15 Hoffberg Steven M Game theoretic prioritization scheme for mobile ad hoc networks permitting hierarchal deference
FR2875995B1 (fr) * 2004-09-24 2014-10-24 Oberthur Card Syst Sa Procede de montage d'un composant electronique sur un support, de preference mou, et entite electronique ainsi obtenue, telle q'un passeport
WO2006052616A1 (en) 2004-11-03 2006-05-18 Tessera, Inc. Stacked packaging improvements
US7958652B2 (en) * 2005-01-07 2011-06-14 Bissell Homecare Inc. Extraction cleaning with plenum and air outlets facilitating air flow drying
JP4682657B2 (ja) * 2005-03-22 2011-05-11 パナソニック株式会社 弾性表面波デバイス
US20060286721A1 (en) * 2005-06-16 2006-12-21 Daoqiang Lu Breakable interconnects and structures formed thereby
CA2612473A1 (en) * 2005-06-17 2006-12-21 Shell Internationale Research Maatschappij B.V. Modified sulphur and product comprising modified sulphur as binder
TWI261350B (en) * 2005-09-02 2006-09-01 Wintek Corp Electronic member with conductive connection structure
US20070063344A1 (en) * 2005-09-22 2007-03-22 Chun-Hung Lin Chip package structure and bumping process
US7749806B2 (en) * 2005-09-22 2010-07-06 Chipmos Technologies Inc. Fabricating process of a chip package structure
US8874477B2 (en) 2005-10-04 2014-10-28 Steven Mark Hoffberg Multifactorial optimization system and method
US7652214B2 (en) * 2005-11-02 2010-01-26 Panasonic Corporation Electronic component package
JP2007165383A (ja) 2005-12-09 2007-06-28 Ibiden Co Ltd 部品実装用ピンを形成したプリント基板
JP4654897B2 (ja) 2005-12-09 2011-03-23 イビデン株式会社 部品実装用ピンを有するプリント配線板の製造方法
JP4848752B2 (ja) * 2005-12-09 2011-12-28 イビデン株式会社 部品実装用ピンを有するプリント配線板及びこれを使用した電子機器
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
JP4902229B2 (ja) * 2006-03-07 2012-03-21 ソニーケミカル＆インフォメーションデバイス株式会社 実装方法
KR20080002338A (ko) * 2006-06-30 2008-01-04 엘지.필립스 엘시디 주식회사 유기 전계발광 표시장치와 그의 제조 방법
US7521284B2 (en) * 2007-03-05 2009-04-21 Texas Instruments Incorporated System and method for increased stand-off height in stud bumping process
DE102007017641A1 (de) * 2007-04-13 2008-10-16 Infineon Technologies Ag Aushärtung von Schichten am Halbleitermodul mittels elektromagnetischer Felder
SG148056A1 (en) * 2007-05-17 2008-12-31 Micron Technology Inc Integrated circuit packages, methods of forming integrated circuit packages, and methods of assembling intgrated circuit packages
KR101095189B1 (ko) * 2007-05-25 2011-12-16 시바우라 메카트로닉스 가부시끼가이샤 전자 부품의 실장 장치 및 실장 방법
JP5014890B2 (ja) * 2007-06-20 2012-08-29 パナソニック株式会社 電極芯線の接合方法
US20090014852A1 (en) * 2007-07-11 2009-01-15 Hsin-Hui Lee Flip-Chip Packaging with Stud Bumps
US8017873B2 (en) * 2008-03-03 2011-09-13 Himax Technologies Limited Built-in method of thermal dissipation layer for driver IC substrate and structure thereof
US20090289360A1 (en) * 2008-05-23 2009-11-26 Texas Instruments Inc Workpiece contact pads with elevated ring for restricting horizontal movement of terminals of ic during pressing
US20100075464A1 (en) * 2008-09-25 2010-03-25 Silverbrook Research Pty Ltd Method of reducing voids in encapsulant
US20100075465A1 (en) * 2008-09-25 2010-03-25 Silverbrook Research Pty Ltd Method of reducing voids in encapsulant
US8322207B2 (en) * 2008-09-25 2012-12-04 Silverbrook Research Pty Ltd Tack adhesion testing device
US8017450B2 (en) * 2008-09-25 2011-09-13 Silverbrook Research Pty Ltd Method of forming assymetrical encapsulant bead
US20100133534A1 (en) * 2008-12-03 2010-06-03 Byung Tai Do Integrated circuit packaging system with interposer and flip chip and method of manufacture thereof
KR101232409B1 (ko) 2009-02-27 2013-02-12 데쿠세리아루즈 가부시키가이샤 반도체 장치의 제조 방법
KR20100104911A (ko) * 2009-03-19 2010-09-29 삼성전자주식회사 반도체 패키지
FR2943849B1 (fr) * 2009-03-31 2011-08-26 St Microelectronics Grenoble 2 Procede de realisation de boitiers semi-conducteurs et boitier semi-conducteur
TWI483418B (zh) * 2009-04-09 2015-05-01 Lextar Electronics Corp 發光二極體封裝方法
JP2011018873A (ja) * 2009-05-22 2011-01-27 Sony Ericsson Mobilecommunications Japan Inc 電磁シールド方法および電磁シールド用フィルム
US8174131B2 (en) * 2009-05-27 2012-05-08 Globalfoundries Inc. Semiconductor device having a filled trench structure and methods for fabricating the same
US8633601B2 (en) * 2009-07-13 2014-01-21 Georgia Tech Research Corporation Interconnect assemblies and methods of making and using same
EP2466631A1 (en) 2009-09-30 2012-06-20 Sharp Kabushiki Kaisha Substrate module and manufacturing method thereof
JP2011109046A (ja) * 2009-11-20 2011-06-02 Sony Chemical & Information Device Corp 実装装置および電子モジュールの製造方法
DE102009058435A1 (de) * 2009-12-16 2011-06-22 Giesecke & Devrient GmbH, 81677 Befestigen und elektrisch leitendes Verbinden eines Chipmoduls mit einer Chipkarte
US8547465B2 (en) 2010-01-29 2013-10-01 Nitto Denko Corporation Imaging device module
JP2012049495A (ja) 2010-01-29 2012-03-08 Nitto Denko Corp 発光ダイオード装置
US8749978B2 (en) * 2010-01-29 2014-06-10 Nitto Denko Corporation Power module
US20110186899A1 (en) * 2010-02-03 2011-08-04 Polymer Vision Limited Semiconductor device with a variable integrated circuit chip bump pitch
US8264089B2 (en) * 2010-03-17 2012-09-11 Maxim Integrated Products, Inc. Enhanced WLP for superior temp cycling, drop test and high current applications
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
JP5644286B2 (ja) * 2010-09-07 2014-12-24 オムロン株式会社 電子部品の表面実装方法及び電子部品が実装された基板
CN101972876B (zh) * 2010-10-18 2012-10-10 重庆平伟实业股份有限公司 一种mbs桥式整流器件焊接工艺
CN102074624B (zh) * 2010-11-29 2012-07-18 中国科学院苏州纳米技术与纳米仿生研究所 Led外延片的制备方法及装置
CN102110623B (zh) * 2010-12-13 2012-07-04 中南大学 利用超声振动实现各向异性导电膜连接芯片与基板的方法
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
TWI569381B (zh) * 2011-05-27 2017-02-01 住友電木股份有限公司 半導體裝置
US9117811B2 (en) * 2011-06-13 2015-08-25 Tessera, Inc. Flip chip assembly and process with sintering material on metal bumps
JP6081693B2 (ja) * 2011-09-12 2017-02-15 新光電気工業株式会社 配線基板及び配線基板の製造方法
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US8381967B1 (en) * 2012-01-05 2013-02-26 Texas Instruments Incorporated Bonding a solder bump to a lead using compression and retraction forces
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8866274B2 (en) * 2012-03-27 2014-10-21 Infineon Technologies Ag Semiconductor packages and methods of formation thereof
US8922005B2 (en) * 2012-04-11 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package on package devices with reversed stud bump through via interconnections
JP2013243344A (ja) * 2012-04-23 2013-12-05 Nichia Chem Ind Ltd 発光装置
JP6000626B2 (ja) 2012-05-01 2016-10-05 新光電気工業株式会社 電子装置の製造方法及び電子部品搭載装置
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9263360B2 (en) * 2012-07-06 2016-02-16 Henkel IP & Holding GmbH Liquid compression molding encapsulants
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8866285B2 (en) 2012-09-05 2014-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package comprising bulk metal
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
TW201436665A (zh) * 2013-03-07 2014-09-16 Delta Electronics Inc 電路板設置緩衝墊的自動化製程及結構
US9049791B2 (en) * 2013-06-07 2015-06-02 Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co. Ltd. Terminations and couplings between chips and substrates
TWI533421B (zh) * 2013-06-14 2016-05-11 日月光半導體製造股份有限公司 半導體封裝結構及半導體製程
KR102149375B1 (ko) * 2013-07-31 2020-08-28 데쿠세리아루즈 가부시키가이샤 이방성 도전 필름 및 그의 제조 방법
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US8877630B1 (en) * 2013-11-12 2014-11-04 Chipmos Technologies Inc. Semiconductor structure having a silver alloy bump body and manufacturing method thereof
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
JP6432416B2 (ja) 2014-04-14 2018-12-05 日亜化学工業株式会社 半導体装置
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9368340B2 (en) 2014-06-02 2016-06-14 Lam Research Corporation Metallization of the wafer edge for optimized electroplating performance on resistive substrates
JP2016029698A (ja) * 2014-07-22 2016-03-03 デクセリアルズ株式会社 接続体、及び接続体の製造方法
JP5967629B2 (ja) 2014-11-17 2016-08-10 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 回路モジュール及びその製造方法
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
EP3124947B1 (de) * 2015-07-31 2018-12-05 Kistler Holding AG Drucksensor
JP6575220B2 (ja) * 2015-08-18 2019-09-18 富士電機株式会社 半導体装置
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
ITUB20155111A1 (it) * 2015-11-04 2017-05-04 St Microelectronics Srl Dispositivo a semiconduttore e relativo procedimento
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
KR102446768B1 (ko) * 2015-12-14 2022-09-23 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9627299B1 (en) * 2016-02-11 2017-04-18 Texas Instruments Incorporated Structure and method for diminishing delamination of packaged semiconductor devices
CN105895539B (zh) * 2016-06-08 2018-08-10 华进半导体封装先导技术研发中心有限公司 芯片倒装封装中间结构和倒装封装结构及倒装封装方法
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
CN106556467B (zh) * 2016-10-21 2020-02-25 芜湖赋兴光电有限公司 一种acf压焊温度检测方法
US10147702B2 (en) * 2016-10-24 2018-12-04 Palo Alto Research Center Incorporated Method for simultaneously bonding multiple chips of different heights on flexible substrates using anisotropic conductive film or paste
JPWO2018092242A1 (ja) 2016-11-17 2019-10-10 オリンパス株式会社 素子接合体、撮像モジュール、内視鏡、および素子接合体の製造方法
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US10881007B2 (en) * 2017-10-04 2020-12-29 International Business Machines Corporation Recondition process for BGA using flux
US10957672B2 (en) * 2017-11-13 2021-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
JP7160302B2 (ja) 2018-01-31 2022-10-25 三国電子有限会社 接続構造体および接続構造体の作製方法
JP7046351B2 (ja) 2018-01-31 2022-04-04 三国電子有限会社 接続構造体の作製方法
JP7185252B2 (ja) 2018-01-31 2022-12-07 三国電子有限会社 接続構造体の作製方法
US10930758B2 (en) 2018-08-13 2021-02-23 International Business Machines Corporation Space deposition between source/drain and sacrificial layers
JP2020061406A (ja) * 2018-10-05 2020-04-16 株式会社村田製作所 半導体装置
TWI800538B (zh) * 2018-10-08 2023-05-01 晶元光電股份有限公司 發光元件
US10923365B2 (en) * 2018-10-28 2021-02-16 Richwave Technology Corp. Connection structure and method for forming the same
DE102018221148A1 (de) * 2018-12-06 2020-06-10 Heraeus Deutschland GmbH & Co. KG Verfahren zum Herstellen eines Substratadapters und Substratadapter zum Verbinden mit einem Elektronikbauteil
US11139268B2 (en) * 2019-08-06 2021-10-05 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
EP3787013A1 (en) * 2019-08-27 2021-03-03 Heraeus Deutschland GmbH & Co KG Method of connecting an electrical conductive item with an uv curable substance, corresponding device and method of use
US11211320B2 (en) 2019-12-31 2021-12-28 Texas Instruments Incorporated Package with shifted lead neck
JP7293160B2 (ja) * 2020-03-24 2023-06-19 株式会社東芝 半導体装置
US11842982B2 (en) * 2020-11-02 2023-12-12 Samsung Electronics Co., Ltd. Semiconductor package with curing layer between semiconductor chips

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5828337A (ja) * 1981-07-06 1983-02-19 Toshiba Corp 接着方法
JPS626652A (ja) 1985-07-01 1987-01-13 Nippon Shiyotsuken Kk 液体調味料の製造方法
US4811081A (en) * 1987-03-23 1989-03-07 Motorola, Inc. Semiconductor die bonding with conductive adhesive
JP3159121B2 (ja) 1987-09-30 2001-04-23 カシオ計算機株式会社 情報受信装置
JPH0499034A (ja) 1990-08-06 1992-03-31 Matsushita Electric Ind Co Ltd バンプ形成方法およびバンプ形成装置
JPH0513119A (ja) 1991-07-04 1993-01-22 Sharp Corp 電子部品接続用テープコネクタ
JPH0570750A (ja) * 1991-09-10 1993-03-23 Fujitsu Ltd 導電性接着剤
JPH05167212A (ja) * 1991-12-16 1993-07-02 Matsushita Electric Works Ltd 金属ベース基板
JP3091004B2 (ja) * 1991-12-16 2000-09-25 日東電工株式会社 電子部品キャリア用カバ−テ−プの接続方法
KR950012658B1 (ko) * 1992-07-24 1995-10-19 삼성전자주식회사 반도체 칩 실장방법 및 기판 구조체
JPH0666355A (ja) 1992-08-20 1994-03-08 Mitsubishi Motors Corp 自動車のエンジンとトルクコンバータとの結合構造
US5485949A (en) * 1993-04-30 1996-01-23 Matsushita Electric Industrial Co., Ltd. Capillary for a wire bonding apparatus and a method for forming an electric connection bump using the capillary
JPH06333965A (ja) * 1993-05-20 1994-12-02 Three Bond Co Ltd 異方導電性接着剤シート
JP2756075B2 (ja) * 1993-08-06 1998-05-25 三菱電機株式会社 金属ベース基板およびそれを用いた電子機器
JP2665134B2 (ja) * 1993-09-03 1997-10-22 日本黒鉛工業株式会社 フレキシブル回路基板及びその製造方法
JP3233535B2 (ja) 1994-08-15 2001-11-26 株式会社東芝 半導体装置及びその製造方法
US5686703A (en) * 1994-12-16 1997-11-11 Minnesota Mining And Manufacturing Company Anisotropic, electrically conductive adhesive film
JP3454977B2 (ja) 1995-07-17 2003-10-06 株式会社東芝 半導体装置及びその製造方法
JPH08213434A (ja) * 1995-02-08 1996-08-20 Toshiba Corp ボンディング装置およびボンディング方法
JP3160175B2 (ja) 1995-02-13 2001-04-23 三菱電機株式会社 電子部品の実装方法
JP3347911B2 (ja) * 1995-04-26 2002-11-20 松下電器産業株式会社 半導体装置の実装方法
WO1996042107A1 (en) * 1995-06-13 1996-12-27 Hitachi Chemical Company, Ltd. Semiconductor device, wiring board for mounting semiconductor and method of production of semiconductor device
JP3343317B2 (ja) 1995-12-04 2002-11-11 松下電器産業株式会社 半導体ユニット及びその半導体素子の実装方法
JP3672988B2 (ja) * 1995-12-06 2005-07-20 松下電器産業株式会社 接着剤の製造方法
JP2930186B2 (ja) 1996-03-28 1999-08-03 松下電器産業株式会社 半導体装置の実装方法および半導体装置の実装体
US5895976A (en) 1996-06-03 1999-04-20 Motorola Corporation Microelectronic assembly including polymeric reinforcement on an integrated circuit die, and method for forming same
JPH104097A (ja) 1996-06-14 1998-01-06 Sharp Corp バンピング用キャピラリ
JPH1013002A (ja) 1996-06-20 1998-01-16 Matsushita Electric Ind Co Ltd 半導体素子の実装方法
JPH1084014A (ja) * 1996-07-19 1998-03-31 Shinko Electric Ind Co Ltd 半導体装置の製造方法
DE69739125D1 (de) * 1996-10-01 2009-01-02 Panasonic Corp Kapillare zum Drahtverbinden zur Herstellung von Höckerelektroden
JP3504448B2 (ja) * 1996-10-17 2004-03-08 株式会社ルネサステクノロジ 半導体装置
EP1448033A1 (en) * 1996-12-27 2004-08-18 Matsushita Electric Industrial Co., Ltd. Method and device for mounting electronic component on a circuit board
JP4440352B2 (ja) 1997-02-17 2010-03-24 日立化成工業株式会社 回路部材接続用接着剤
TWI242679B (en) * 1997-02-19 2005-11-01 Alps Electric Co Ltd Method for mounting electric component
JP3440190B2 (ja) 1997-03-06 2003-08-25 株式会社新川 ワイヤボンディング方法
JPH10256306A (ja) 1997-03-12 1998-09-25 Hitachi Chem Co Ltd 回路板の製造法
JP3947296B2 (ja) 1997-04-02 2007-07-18 日東電工株式会社 シート状封止材料およびそれを用いた半導体装置の製法
JP3999840B2 (ja) 1997-04-16 2007-10-31 日東電工株式会社 封止用樹脂シート
JPH10308417A (ja) 1997-05-02 1998-11-17 Oki Electric Ind Co Ltd 半導体素子の接続構造及びその接続方法
JPH10321669A (ja) 1997-05-22 1998-12-04 Murata Mfg Co Ltd 電子部品の実装方法および実装構造
JP3308855B2 (ja) * 1997-05-27 2002-07-29 三菱電機株式会社 半導体装置の製造方法
EP1025587A4 (en) 1997-07-21 2000-10-04 Aguila Technologies Inc SEMICONDUCTOR FLIPCHIP PACK AND PRODUCTION METHOD THEREFOR
JPH1154662A (ja) 1997-08-01 1999-02-26 Nec Corp フリップチップ樹脂封止構造及び樹脂封入方法
US6057178A (en) 1997-09-26 2000-05-02 Siemens Aktiengesellschaft Method of padding an electronic component, mounted on a flat substrate, with a liquid filler
JP3119230B2 (ja) 1998-03-03 2000-12-18 日本電気株式会社 樹脂フィルムおよびこれを用いた電子部品の接続方法
US6589376B1 (en) * 1998-04-28 2003-07-08 International Business Machines Corporation Method and composition for mounting an electronic component and device formed therewith
JP2000031345A (ja) 1998-07-13 2000-01-28 Ricoh Co Ltd 半導体装置
US6399426B1 (en) 1998-07-21 2002-06-04 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
WO2000013229A1 (fr) 1998-09-01 2000-03-09 Matsushita Electric Industrial Co., Ltd. Dispositif pour evaluer un assemblage par bosses et procede y relatif, et dispositif de production d'un composant a semiconducteur et procede y relatif
JP2000223534A (ja) 1999-01-29 2000-08-11 Toshiba Corp 半導体実装装置及び半導体チップの実装方法
US6926796B1 (en) 1999-01-29 2005-08-09 Matsushita Electric Industrial Co., Ltd. Electronic parts mounting method and device therefor
JP3365367B2 (ja) 1999-09-14 2003-01-08 ソニーケミカル株式会社 Ｃｏｇ実装品および接続材料
JP2002151551A (ja) 2000-11-10 2002-05-24 Hitachi Ltd フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法
JP4085788B2 (ja) 2002-08-30 2008-05-14 日本電気株式会社 半導体装置及びその製造方法、回路基板、電子機器
US6916684B2 (en) 2003-03-18 2005-07-12 Delphi Technologies, Inc. Wafer-applied underfill process
US6982492B2 (en) 2003-10-23 2006-01-03 Intel Corporation No-flow underfill composition and method
US7081675B2 (en) 2004-08-16 2006-07-25 Telephus Inc. Multilayered anisotropic conductive adhesive for fine pitch

Also Published As

Publication number Publication date
US6926796B1 (en) 2005-08-09
US20070013067A1 (en) 2007-01-18
TW478078B (en) 2002-03-01
KR100502222B1 (ko) 2005-07-18
KR20010092458A (ko) 2001-10-25
WO2000045430A1 (en) 2000-08-03
US7683482B2 (en) 2010-03-23
US8007627B2 (en) 2011-08-30
CN1339174A (zh) 2002-03-06
US20050224974A1 (en) 2005-10-13
EP1156520A1 (en) 2001-11-21
EP1156520A4 (en) 2004-08-25
US20050155706A1 (en) 2005-07-21

Similar Documents

Publication Publication Date Title
CN1201383C (zh) 电子部件的安装方法、安装装置及电子部件装置
CN1278402C (zh) 电子器件的封装方法及电子器件封装体
CN1301045C (zh) 多层接线板组件制造方法及多层接线板组件
CN1218392C (zh) 半导体器件
CN1305357C (zh) 焊接方法和焊合部件
CN1674282A (zh) 半导体装置制造方法、半导体装置和半导体芯片
CN1575627A (zh) 配线板用板材及其制造方法、多层板及其制造方法
CN1259200C (zh) 卡型记录媒体及其制造方法
CN1750244A (zh) 线路板、其制造方法以及半导体器件
CN1192407C (zh) 按钮电键盖及其制造方法
CN1568546A (zh) 半导体器件及其制造方法
CN1204610C (zh) 安装电子元件后的零件的制造方法及其制造装置
CN1110846C (zh) 半导体装置的制造方法
CN1193253C (zh) 平台与光模块及其制造方法和光传输装置
CN1571621A (zh) 布线电路基板、布线电路基板的制造方法和电路模块
CN1292635A (zh) 布线电路衬底及其制造方法
CN1377217A (zh) 多层线路板组件,多层线路板组件单元及其制造方法
CN1806368A (zh) 各向异性导电连接器装置及其制造方法以及电路装置的检查装置
CN1735660A (zh) 固化性树脂组合物、粘接性环氧树脂膏、粘接性环氧树脂薄片、导电连接膏、导电连接薄片和电子器件接合体
CN1295346A (zh) 半导体器件
CN1926697A (zh) 叠层型压电元件及其制造方法
CN101036422A (zh) 长条薄膜电路基板、其制造方法及其制造装置
CN1656611A (zh) 半导体器件安装板、其制造方法、其检查方法及半导体封装
CN1826844A (zh) 焊球搭载方法及焊球搭载装置
CN1701468A (zh) 各向异性导电连接器及其生产方法和电路器件的检查设备

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050511

Termination date: 20120126