CN1203553C - 绝缘层有硅的低电压触发硅控整流器及静电放电防护电路 - Google Patents

绝缘层有硅的低电压触发硅控整流器及静电放电防护电路 Download PDF

Info

Publication number
CN1203553C
CN1203553C CN02123177.XA CN02123177A CN1203553C CN 1203553 C CN1203553 C CN 1203553C CN 02123177 A CN02123177 A CN 02123177A CN 1203553 C CN1203553 C CN 1203553C
Authority
CN
China
Prior art keywords
type
ion implantation
insulating barrier
silicon
well region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN02123177.XA
Other languages
English (en)
Other versions
CN1396662A (zh
Inventor
柯明道
洪根刚
黄绍璋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Publication of CN1396662A publication Critical patent/CN1396662A/zh
Application granted granted Critical
Publication of CN1203553C publication Critical patent/CN1203553C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices

Abstract

一种绝缘层上有硅的低电压触发硅控整流器结构，架构于衬底与绝缘层之上。多个隔离结构位于绝缘层上。第一与第二型阱区彼此相连。第一与第二栅极结构分别位于第一与第二型阱区之上。于前述的第一型阱中还包括第一第二型离子植入区，第一第二型离子植入区与第一第一型离子植入区构成绝缘层有硅的硅控整流器结构的阳极。第二第一型离子植入区位于第一型阱区中，且位于第一第二型离子植入区与第一栅极结构之间。第三第一型离子植入区位于第一与第二型阱区中，并位于第一与第二栅极结构之间。前述的第二型阱区，还包括第二第二型离子植入区与第四第一型离子植入区，第二第二型离子植入区与第四第一型离子植入区构成绝缘层有硅的硅控整流器结构的阴极。

Description

绝缘层有硅的低电压触发硅控整流器 及静电放电防护电路
                       技术领域
本发明是有关于一种静电放电防护电路，且特别是有关于一种用于绝缘层上有硅(silicon on insulator)技术的硅控整流器(siliconcontrolled rectifier，SCR)结构，用以提供集成电路的静电放电防护。
                       背景技术
近年来，绝缘层上有硅的技术在集成电路(integrated circuit，IC)领域中逐渐展露头角。SOI技术是在一衬底中嵌入一层绝缘层并延伸于半导体元件的主动区下方。SOI技术带来许多结构上与物理特性上的改良，如SOI结构具有几近完美的次临界电压飘移(sub-threshold swing)、无闩锁(latch-up free)、低关闭状态漏电流(low off-state leakage)、低操作电压与高电流驱动能力等等。然而，SOI结构也带来静电放电(electrostatic discharge，ESD)的问题，这归结于埋入氧化层(绝缘层)的低热导性以及它的浮动本体效应(floating body effect)。
ESD通常在处理IC封装时会对半导体元件造成损坏与破坏。对CMOS IC而言，具有极高电压的ESD通常会对元件中的很薄的栅极氧化层造成破坏。一般而言，为了防止ESD对IC电路造成损害，便在IC电路芯片中整合ESD防护电路，其通常为一开关电路。当有ESD事件发生时，ESD防护电路会被瞬间导通而将高电压的ESD电流经由此保护电路传导到接地端，而不会使ESD电流进入IC电路本身；而在一般操作时，ESD电路为关闭状态，不会对IC电路的运作造成影响。
对整块/非外延(bulk non-epitaxial)CMOS制程而言，SCR元件通常具有低保持电压(Vhold，约1V)。在产生ESD电压时，在SCR元件上的功率消耗(功率≈IESD×Vhold)小于其他ESD防护电路元件(如二极管、MOS、BJT或场氧化物元件)。因此，SCR可以在很小的元件区域中承受较高的ESD电位，并被常使用来作为主要的ESD防护电路。
在次微米CMOS领域，SCR元件的开关电压(switching voltage)超过30V，然而因为在次微米下的CMOS的崩溃电压低于20V，因此SCR元件并不适用。为此，必须再提供额外的辅助电路整合到芯片上的ESD防护电路，以提供一完整的ESD防护电路。
接着简单介绍几种已知常见的静电放电防护电路的硅控整流器，并说明其缺点。图1示出了已知的静电放电防护电路的硅控整流器的结构剖面图。图1所示的SCR元件披露于美国专利No.5,012,317，其架构于一P型衬底10上，衬底10中有一N型阱12。在N型阱中具有N+离子植入区14a与P+离子植入区14b作为SCR元件的阳极。此外，在P型衬底10中具有N+离子植入区14c与P+离子植入区14d作为SCR元件的阴极。图1所示的SCR元件仅利用P型衬底10/N型阱12间的接面崩溃来加以触发操作，其具有高开关电压(在0.35μm的CMOS制程中大于30V)。因为具有高开关电压特征，所以需要额外的辅助电路来提供完整的ESD防护电路，此为其缺点。
图2示出了已知的静电放电防护电路的硅控整流器(modified lateralSCR)的结构剖面图。图2所示的SCR元件结构为图1的改进，披露于美国专利No.5,225,702，其在P型衬底20与N型阱22间增加一N+离子植入区24c，以分别扩散到P型衬底20与N型阱22。藉由此N+扩散区，SCR元件的开关电压可以降低到P型衬底20与N+型扩散区24c间的崩溃电压(在0.35μm的CMOS制程中约为12V)。如此可以让SCR元件具有低开关电压，而得以更迅速地将ESD放电。
图3示出了已知的静电放电防护电路的硅低电压触发控整流器(low-voltage-triggering SCR)的结构剖面图，披露于美国专利No.5,453,384。图3所示的结构是针对图2再做进一步的改进，其在P型衬底30与N+型扩散区38上，增加一NMOS晶体管元件(栅极44、源极与漏极38，40a)。如此，SCR元件的开关电压可以降低到增加到P型衬底20与N+阱区32上的NMOS晶体管的漏极崩溃电压(在0.35μm的CMOS制程中约为8V)。如此可以让SCR元件具有低开关电压，而得以更迅速地将ESD放电，也不需要额外的辅助电路。
图4为已知的一种绝缘层有硅的双稳态硅控整流器的开关电路结构剖面图，披露于美国专利No.6,015,992。如图4所示，双稳态硅控整流器的开关电路是架构于衬底50与绝缘层56之上。在此架构之下，SCR元件的P-N-P-N(66-54-52-58)放电路径被绝缘层60所阻隔，为此图4的架构增加两组额外的连接线74、72来连接被分开的P-N-P与N-P-N路径，但此连接所形成的SCR结构无法像一般已知SCR元件具有低的导通电压，因此其对IC的防护效果并不佳。
                       发明内容
因此本发明是提出一种绝缘层上有硅的低电压触发硅控整流器结构及其静电放电防护电路，其为具有低触发电压的SCR结构。
本发明是提出一种绝缘层上有硅部分耗尽层结构(partially-depleted)的低电压触发硅控整流器结构，其架构于衬底与绝缘层之上。绝缘层位于衬底之上，其可为埋入式氧化层。多个隔离结构位于绝缘层上，用以在在各隔离结构之间至少定义出一元件区。第一型阱区(例如N型阱)与第二型阱区(P型阱)，其中第一型与第二型阱区彼此相连，且位于元件区中。第一栅极结构位于第一型阱区之上，而第二栅极结构位于第二型阱区之上。于前述的第一型阱中，还包括第一第二型离子植入区(P型)，第一第一型离子植入区(N型)位于第一第二型离子植入区与隔离结构之间，且紧邻第一第二型离子植入区，其中第一第二型离子植入区与第一第一型离子植入区构成绝缘层有硅的硅控整流器结构的阳极。第二第一型离子植入区，位于该第一型阱区中，且位于该第一第二型离子植入区与该第一栅极结构之间，且紧邻该第一第二型离子植入区。第三第一型离子(N型)植入区是位于第一型与第二型阱区之中，且位于第一型与第二型阱区的接合面位置，并位于第一与第二栅极结构之间。在前述的第二型阱区中，还包括第二第二型离子(P型)植入区，与第四第一型离子(N型)植入区，其位于第二型阱区中且位于第二第二型离子植入区与第二栅极结构之间，且紧邻第二第二型离子植入区，其中第二第二型离子植入区与第四第一型离子植入区构成绝缘层有硅的硅控整流器结构的阴极。
本发明还提出一种绝缘层上有硅部分耗尽层结构的低电压触发硅控整流器结构，其架构于衬底与绝缘层之上。绝缘层位于衬底之上，其可为埋入式氧化层。多个隔离结构位于绝缘层上，用以在在各隔离结构之间至少定义出一元件区。第一型阱区(例如N型阱)与第二型阱区(P型阱)，其中第一型与第二型阱区彼此相连，且位于元件区中。第一栅极结构位于第一型阱区之上，而第二栅极结构则位于第二型阱区之上。在前述的第一型阱中，具有第一第二型离子植入区，紧邻于第一栅极结构，第一第一型离子植入区，位于第一型阱区中且位在第一第二型离子植入区与隔离结构之间，且紧邻第一第二型离子植入区，其中第一第二型离子植入区与第一第一型离子植入区是电性连接以构成绝缘层有硅的硅控整流器结构的阳极。第二第二型离子植入区位于第一型与第二型阱区之中，且位于第一型与第二型阱区的接合面位置，并位于第一与第二栅极结构之间。第二第一型离子植入区，位于第二型阱区中。第三第二型离子植入区位于第二型阱区中且位于第二第一型离子植入区与隔离结构之间，且紧邻第二第一型离子植入区，其中第二第一型离子植入区与第三第二型离子植入区是电性连接以构成绝缘层有硅的硅控整流器结构的阴极。第四第二型离子植入区位于第二型阱区中，且位于第二第一型离子植入区与第二栅极结构之间，且紧邻第二第一型离子植入区。
本发明还提出一种绝缘层有硅完全耗尽层结构(fully-depleted)的硅控整流器结构，其架构于衬底与绝缘层之上。绝缘层位于衬底之上，其可为埋入式氧化层。多个隔离结构位于绝缘层上，用以在在各隔离结构之间至少定义出一元件区。第一型阱区(例如N型阱)与第二型阱区(P型阱)，其中第一型与第二型阱区彼此相连，且位于元件区中。第一栅极结构位于第一型阱区之上，而第二栅极结构则位于第二型阱区之上。第一第一型离子植入区位于第一型阱区中，且仅紧邻部分第一栅极结构的侧壁。第一第二型离子植入区，位于部分第一型阱区中，且紧邻于第一第一型离子植入区。第二第一型离子植入区位于元件区中，且位于第一第二型离子植入区与隔离结构之间，且与第一型阱区相邻，其中第一第二型离子植入区与第二第一型离子植入区是电性连接以构成绝缘层有硅的硅控整流器结构的阳极。第三第一型离子植入区位于第一型与第二型阱区之中，且位于第一型与该第二型阱区的接合面位置，并位于部分第一与第二栅极结构的侧壁之间。第二第二型离子植入区位于元件区中且紧邻第二型阱区。第四第一型离子植入区位于部分第二型阱区中且位于第二第二型离子植入区与部分第二栅极结构的侧壁之间，其中第二第二型离子植入区与第四第一型离子植入区是电性连接以构成绝缘层有硅的硅控整流器结构的阴极。
本发明还提出一种绝缘层有硅完全耗尽层结构的硅控整流器结构，其架构于衬底与绝缘层之上。绝缘层位于衬底之上，其可为埋入式氧化层。多个隔离结构位于绝缘层上，用以在在各隔离结构之间至少定义出一元件区。第一型阱区(例如N型阱)与第二型阱区(P型阱)，其中第一型与第二型阱区彼此相连，且位于元件区中。第一栅极结构位于第一型阱区之上，而第二栅极结构则位于第二型阱区之上。第一第二型离子植入区，位于第一型阱区中，并邻接于部分第一栅极结构的侧壁。第一第一型离子植入区位于元件区中且位于第一第二型离子植入区与隔离结构之间，且与第一第二型离子植入区相邻，其中第一第二型离子植入区与第一第一型离子植入区是电性连接以构成绝缘层有硅的硅控整流器结构的阳极。第二第二型离子植入区，位于部分第一型与该第二型阱区之中，且位于第一型与第二型阱区的接合面位置，并位于部分第一与第二栅极结构的侧壁之间。第三第二型离子植入区位于部分第二型阱区中，且紧邻部分第二栅极结构的侧壁。第二第一型离子植入区位于部分第二型阱区中，且与第三第二型离子植入区紧邻。第四第二型离子植入区位于元件区中且位于第二第一型离子植入区与另一隔离结构之间，并且与第二型阱区相邻，其中第二第一型离子植入区与第四第二型离子植入区电性连接以构成绝缘层有硅的硅控整流器结构的阴极。
本发明提出一种具有如上所述的绝缘层有硅的硅控整流器的静电放电防护电路，耦接于输出入焊垫与内部电路之间，电路包括具有绝缘层有硅的硅控整流器与静电放电检测电路。具有绝缘层有硅的硅控整流器具有阳极、阴极、第一栅极与第二栅极，其中阳极耦接至输出入焊垫，而阴极耦接至接地端。静电放电检测电路耦接于输出入焊垫与接地端之间，静电放电检测电路还至少包括两个分别与具有绝缘层有硅的硅控整流器的第一栅极与第二栅极耦接的输出端。
本发明提出一种具有如上所述的绝缘层有硅的硅控整流器的静电放电防护电路，耦接于第一电压源与第二电压源之间，该电路包括具有绝缘层有硅的硅控整流器、静电放电检测电路与二极管串。具有绝缘层有硅的硅控整流器具有阳极、阴极、第一栅极与第二栅极。其中阳极耦接至第一电压源。静电放电检测电路耦接于第一电压源与第二电压源之间，静电放电检测电路还至少包括两个分别与具有绝缘层有硅的硅控整流器的第一栅极与第二栅极耦接的输出端。二极管串由多个二极管所构成，二极管串的阳极耦接至具有绝缘层有硅的硅控整流器的阴极，而二极管串的阴极耦接至该第二电压源。
                        附图说明：
图1示出了已知的静电放电防护电路的硅控整流器的结构剖面图；
图2示出了已知的静电放电防护电路的硅控整流器的结构剖面图；
图3示出了已知的静电放电防护电路的硅低电压触发控整流器的结构剖面图；
图4示出了已知一种绝缘层有硅的双稳态硅控整流器的开关电路结构剖面图；
图5A是依据本发明的第一较佳实施例所绘制的部分耗尽型绝缘层有硅的硅控整流器结构的剖面图；
图5B示出了图5A的立体透视示意图；
图6A是依据本发明的第二较佳实施例所绘制的部分耗尽型绝缘层有硅的硅控整流器结构的剖面图；
图6B示出了图6A的立体透视示意图；
图7A是依据本发明的第三较佳实施例所绘制的完全耗尽型绝缘层有硅的硅控整流器结构的剖面图；
图7B示出了图7A的立体透视示意图；
图8A是依据本发明的较佳实施例所绘制的完全耗尽型绝缘层有硅的硅控整流器结构的剖面图；
图8B示出了图8A的立体透视示意图；
图9A与图9B分别示出了本发明的绝缘层有硅的硅控整流器的电路符号图；
图9C与图9D分别示出了本发明的具有绝缘层有硅的硅控整流器的静电放电防护电路示意图；
图9E示出了图9C所示的电路的一范例电路；
图10A与图10B分别示出了本发明的另一具有绝缘层有硅的硅控整流器的静电放电防护电路示意图；以及
图10C示出了图10B所示的电路的一范例电路。
                     具体实施方式
为让本发明的上述目的、特征和优点能更明显易懂，下文结合附图对较佳实施例作详细说明如下。
实施例
第一实施例
图5A是依据本发明的较佳实施例所绘制的部分耗尽型(partially-depleted)绝缘层有硅的硅控整流器结构的剖面图；图5B则示出了图5A的立体透视示意图。为了使图面简化清楚起见，省略了在图5B中的阴极与阳极处的连接线。
请同时参考图5A与图5B，绝缘层有硅的硅控整流器结构是架构于衬底100与绝缘层102上，绝缘层上有一层硅层，绝缘层有硅的硅控整流器便形成于硅层中。此衬底100例如可以为P型衬底，而绝缘层可以例如是埋入式氧化层。多个隔离结构104，位于绝缘层102上，以在各隔离结构104之间至少定义出一元件区。此隔离结构可以为浅沟渠隔离(shallow trenchisolation)结构。在两隔离结构104间的元件区中具有第一型阱区106与第二型阱区108，第一型阱区106与第二型阱区108彼此相连。在此实施例中，第一型阱区为N型阱，而第二型阱区为P型阱，其分别为浅掺杂的浓度。
接着，在第一型阱区106与第二型阱区108分别具有第一栅极结构122与第二栅极结构132。栅极结构122/132可以与一般MOS晶体管的栅极有相同的结构，例如栅氧化层，掺杂的多晶硅(例如N型浓掺杂)与间隙壁等，在此便不多加以冗述，本技术领域的人员应当了解该栅极的结构。栅极结构122/132是作为虚拟栅极(dummy gate)之用，可以降低SCR元件的开关电压。第一与第二栅极结构122/132的下方的阱区106/108中，亦即在栅极结构的间隙壁的下方可以分别形成所谓的浅掺杂区120/118与130/128，如N型的浅掺杂区。
在第一型阱106中还具有第一第二型离子植入区114，如P型浓掺杂，以及第一第一型离子植入区116，如N型浓掺杂。第一第一型离子植入区116位于第一型阱区106中且位于第一第二型离子植入区114与隔离结构104之间，并且紧邻第一第二型离子植入区114。第一第二型离子植入区(P+型)114与第一第一型离子植入区116(N+型)以电性连接构成绝缘层有硅的硅控整流器结构的阳极。此外，在第一型阱106中还包括第二第一型离子植入区112，如N型浓掺杂，且位于第一第二型离子植入区114与第一栅极结构122之间，且紧邻第一第二型离子植入区114。
第三第一型离子植入区110，如N型浓掺杂(N+)，位于第一型阱区106与第二型阱区108之中，且位于第一型阱区106与第二型阱区108的接合面位置，并位于第一与第二栅极结构122/132之间。第三第一型离子植入区110例如以扩散方式或离子布植方式完成。
在第二型阱区108还包括第二第二型离子植入区124，如P型浓掺杂(P+)，与第四第一型离子植入区126，如N型浓掺杂(N+)。第四第一型离子植入区126位于第二型阱区108中且位于第二第二型离子植入区124与第二栅极结构132之间，且紧邻第二第二型离子植入区124。第二第二型离子植入区124与第四第一型离子植入区126构成绝缘层有硅的硅控整流器结构的阴极。
当有正的转态电压施加于如图5的SCR结构的阳极时，此正转态电压会导致电流从阳极的第一第二型离子植入区114流到第一型阱区106。假如此正转态电压高于第三第一型离子植入区110与第二型阱区108的接合面的崩溃电压时，第三第一型离子植入区110与第二型阱区108的接合面便会崩溃。此电流于是通过第二型阱区108与第四第一型离子植入区126的接合面从第二型阱区108流到第四第一型离子植入区126到达SCR元件的阴极。此外，也可以触发包含第二栅极结构132的NMOS晶体管使之导通，此导致电流从第一型阱区106流到第二型阱区108。亦即产生顺向偏压使图5的SOI-SCR元件导通。
当有负的转态电压施加于图5的SCR结构的阳极时，此负转态电压会导致电流从阴极的第二第二型离子植入区124流到第二型阱区108。在此偏压状态下，第二型阱区108与第一型阱106间的接合面为顺向偏压，故电流会流到第一型阱中。最后，电流从第一型阱区106流到SOI-SCR元件的阳极。
第二实施例
图6A是依据本发明的较佳实施例所绘制的部分耗尽型绝缘层有硅的硅控整流器结构的剖面图；图6B则示出了图6A的立体透视示意图。为了使图面简化清楚起见，省略了在图6B中的阴极与阳极处的连接线。图6A所示的结构为图5A结构的变化。
请同时参考图6A与图6B，绝缘层有硅的硅控整流器结构架构于衬底130(如P型)与绝缘层132(如埋入式氧化层)上，绝缘层132上有一层硅层，绝缘层有硅的硅控整流器形成于硅层中。多个隔离结构134(如浅沟渠隔离结构)，位于绝缘层132上，以在各隔离结构134之间至少定义出一元件区。在两隔离结构134间的元件区中具有第一型阱区138(如N型)与第二型阱区136(如P型)，第一型阱区138与第二型阱区136彼此相连。
接着，在第一型阱区138与第二型阱区136分别具有第一栅极结构150与第二栅极结构162。第一与第二栅极结构150/162的下方亦可以再分别形成所谓的浅掺杂区146/148与158/160，如P型的浅掺杂区。
在第一型阱138中，还包括第一第二型离子植入区(N+)144与第二第二型离子植入区(P+)142。第一第一型离子植入区144位于第一型阱区138中且位于第一第二型离子植入区142与隔离结构134之间，且紧邻第一第二型离子植入区142。第一第二型离子植入区142与第一第一型离子植入区144以电性连接构成绝缘层有硅的硅控整流器结构的阳极。此外，第二第二型离子植入区140(P+)位于第一型阱区138与第二型阱区136之中，且位于第一型阱区138与第二型阱区136的接合面位置，并位于第一与第二栅极结构150/162之间。
在第二型阱区136，包括第二第一型离子植入区(N+)154、第三第二型离子植入区(P+)152与第四第二型离子植入区(P+)156。第三第二型离子植入区152位于第二型阱区136中且位于第二第一型离子植入区154与隔离结构134之间，且紧邻第二第一型离子植入区154。第二第一型离子植入区154与第三第二型离子植入区152构成绝缘层有硅的硅控整流器结构的阴极。此外，第四第二型离子植入区156位于第二型阱区136中，并且位于第二第一型离子植入区154与第二栅极结构162之间，且紧邻第二第一型离子植入区154。
图6A所示的SOI-SCR元件的操作原理与图5A所示的相同，在此不再多做叙述。
第三实施例
图7A是依据本发明的较佳实施例所绘制的完全耗尽型(fully-depleted)绝缘层有硅的硅控整流器结构的剖面图；图7B则示出了图7A的立体透视示意图。为了使图面简化清楚起见，省略了在图7B中的阴极与阳极处的连接线。
请同时参考图7A与图7B，绝缘层有硅的硅控整流器结构架构于衬底160(如P型)与绝缘层162(如埋入式氧化层)上，绝缘层162上有一层硅层，绝缘层有硅的硅控整流器便形成于硅层中。多个隔离结构164(如浅沟渠隔离结构)，位于绝缘层162上，以在各隔离结构164之间至少定义出一元件区。在两隔离结构164间的元件区中具有第一型阱区168(如N型)与第二型阱区166(如P型)，第一型阱区168与第二型阱区166彼此相连。接着，在第一型阱区168与第二型阱区166分别具有第一栅极结构178与第二栅极结构184。
在第一型阱168中还包括第一第一型离子植入区(N+)172，第一第二型离子植入区(P+)174。第一第一型离子植入区172位于第一型阱区168中，且仅紧邻部分第一栅极结构178的侧壁。亦即，第一第一型离子植入区172仅植入于第一型阱区168的一部分。以图7B来看，其植入分布区域的长度小于栅极178的长度。第一第二型离子植入区174位于第一型阱区168中，且紧邻于第一第一型离子植入区172。第一第二型离子植入区174的尺寸与第一第一型离子植入区(N+)172相同。第二第一型离子植入区(N+)176位于元件区中，且位于第一第二型离子植入区174与隔离结构164之间，且与第一型阱区168相邻。第一第二型离子植入区174与第二第一型离子植入区176构成该绝缘层有硅的硅控整流器结构的阳极。
第三第一型离子植入区(N+)170，位于第一型阱区168与第二型阱区166之中，且位于第一型阱区168与第二型阱区166的接合面位置，并位于部分第一与第二栅极结构178/184的侧壁之间。
第二第二型离子植入区(P+)180位于元件区中且紧邻第二型阱区166。第四第一型离子植入区(N+)182位于第二型阱区166中且位于第二第二型离子植入区180与部分第二栅极结构184的侧壁之间。第二第二型离子植入区180与第四第一型离子植入区182构成绝缘层有硅的硅控整流器结构的阴极，以图7B来看，第四第一型离子植入区182的植入分布区域的长度小于栅极184的长度。
图7A所示的SOI-SCR元件的操作原理与图5A所示的相同，在此不再多做叙述。
第四实施例
图8A是依据本发明的较佳实施例所绘制的完全耗尽型绝缘层有硅的硅控整流器结构的剖面图；图8B则示出了图8A的立体透视示意图。为了使图面简化清楚起见，省略了在图8B中的阴极与阳极处的连接线。图8A所示的结构为图7A结构的变化。
请同时参考图8A与图8B，绝缘层有硅的硅控整流器结构架构于衬底200(如P型)与绝缘层202(如埋入式氧化层)上，绝缘层202上有一层硅层，绝缘层有硅的硅控整流器便形成于硅层中。多个隔离结构204(如浅沟渠隔离结构)，位于绝缘层202上，以在各隔离结构204之间至少定义出一元件区。在两隔离结构204间的元件区中具有第一型阱区208(如N型)与第二型阱区206(如P型)，第一型阱区208与第二型阱区206彼此相连。接着，在第一型阱区208与第二型阱区206分别具有第一栅极结构216与第二栅极结构224。
在第一型阱区208中具有第一第二型离子植入区(P+)212，其邻接于部分第一栅极结构216的侧壁。亦即，第一第二型离子植入区212仅植入于第一型阱区208的一部分。以图8B来看，其植入分布区域的长度小于栅极216的长度。第一第一型离子植入区(N+)214位于元件区中且位于第一第二型离子植入区212与隔离结构204之间，并且与第一型阱区208相邻。第一第二型离子植入区212与第一第一型离子植入区214以电性连接构成绝缘层有硅的硅控整流器结构的阳极。
第二第二型离子植入区210位于第一型阱区208与第二型阱区206之中，且位于第一型阱区208与第二型阱区206的接合面位置，并位于部分第一与第二栅极结构216/224的侧壁之间。
第三第二型离子植入区(P+)222位于第二型阱区206中，且仅邻接部分第二栅极结构224的侧壁。第二第一型离子植入区(N+)220位于部分第二型阱区206中，且与第三第二型离子植入区222紧邻。亦即，第三第二型离子植入区222与第二第一型离子植入区220仅植入于第二型阱区206的一部分。以图8B来看，其植入分布区域的长度小于栅极224的长度。第四第二型离子植入区218(P+)位于元件区中且位于第二第一型离子植入区220与另一隔离结构204之间，并且与第二型阱区206相邻。第二第一型离子植入区220与第四第二型离子植入区218以电性连接构成绝缘层有硅的硅控整流器结构的阴极。
图8A所示的SOI-SCR元件的操作原理与图5A所示的相同，在此不再多做叙述。
接着，请参考图9A与图9B，其分别示出了第一到第四实施例所述的绝缘层有硅的硅控整流器的电路符号图。如图9A所示，N型SOI-SCR元件300为一四端点的电路元件，具有阴极与阳极，以及两个栅极G1、G2。此两个栅极G1、G2为N型掺杂的栅极，其可以对应到图5A、5B与图7A、7B的结构。其次，如图9B所示，P型SOI-SCR元件302为一四端点的电路元件，具有阴极与阳极，以及两个栅极G1、G2。此两个栅极G1、G2为P型掺杂的栅极，其可以对应到图6A、6B与图8A、8B的结构。
接着，将说明如何将本发明的SOI-SCR元件应用于IC电路的芯片上ESD防护电路。
第五实施例
图9C示出了本发明的具有绝缘层有硅的硅控整流器的静电放电防护电路示意图。如图9C所示，具有N型绝缘层有硅的硅控整流器(N-type SOI-SCR)的静电放电防护电路耦接于输出入焊垫310与内部电路(未绘出)之间。该电路包括：具有N型的绝缘层有硅的硅控整流器314与静电放电检测电路312。N型绝缘层有硅的硅控整流器包含阳极、阴极、第一栅极G1与第二栅极G2。阳极耦接至输出入焊垫310，而阴极耦接至接地端。静电放电检测电路312耦接于输出入焊垫310与接地端之间，静电放电检测电路312还至少包括两个分别与具有绝缘层有硅的硅控整流器314的第一栅极G1与第二栅极G2耦接的输出端。
图9D则示出了具有P型绝缘层有硅的硅控整流器(P-type SOI-SCR)的静电放电防护电路。图9C与图9D的差异仅在于将图9C中的N型SOI-SCR元件314取代为图9D中的P型SOI-SCR元件316。
上述的N型绝缘层有硅的硅控整流器314的内部结构可以是前述的第一或第三实施例的任何一种；P型绝缘层有硅的硅控整流器316的内部结构可以是前述的第二或第四实施例的任何一种。至于使用何种结构要视实际设计所需来加以决定。静电放电检测电路312则用来检测ESD事件的发生。
在正常的操作模式下，ESD检测电路312在偏压状态下工作，使得SOI-SCR元件314关闭。当有ESD脉冲产生时，ESD检测电路312便会在另一偏压状态下工作，以触发SOI-SCR元件314动作，以将ESD电流放电。ESD检测电路312的目的为减少SOI-SCR元件314的导通时间。
图9E示出了图9C所示的电路的一范例电路。从图9E可以看出，主要为静电放电检测电路312的一种范例，在此仅作为说明之用，并非用以限制本发明的范畴。
如图9E所示，静电放电检测电路312包括第二型MOS晶体管P1，其源极耦接至输出入焊垫310，且衬底与源极彼此连接。第一型MOS晶体管N1，其漏极耦接至第二型MOS晶体管P1的漏极，源极耦接至接地端，栅极耦接至第二型MOS晶体管P1的栅极，且衬底与源极彼此连接。第一型MOS晶体管N1与第二型MOS晶体管P1的漏极均耦接到具有绝缘层有硅的硅控整流器314的第一栅极G1与第二栅极G2。电阻R耦接于输出入焊垫310与第二型MOS晶体管P1的栅极。电容器C耦接于第二型MOS晶体管P1的栅极与接地端之间。
在正常操作模式时，电阻R与电容C间的节点会保持在高电位，经过反相器(P1+N1)，晶体管P1、N1的漏极端会变成低电位。此低电位讯号输入到SOI-SCR元件314的第一栅极G1与第二栅极G2，而使SOI-SCR元件314关闭。
当有ESD电压产生时，若是一正ESD电压，电阻R与电容C间的节点一开始会是低电位，经过反相器(P1+N1)的作用，输入到第一栅极G1与第二栅极G2的讯号为高电位，使得SOI-SCR元件314打开。SOI-SCR元件314被导通后便可以将ESD电流旁通放电掉，而不会进入内部电路。
第六实施例
图10A与图10B分别示出了本发明的具有绝缘层有硅的硅控整流器的静电放电防护电路示意图。如图10A所示，具有绝缘层有硅的硅控整流器的静电放电防护电路耦接于第一电压源VDD与第二电压源VSS之间。该电路包括：N型绝缘层有硅的硅控整流器322、静电放电检测电路320与二极管串324。N型绝缘层有硅的硅控整流器322包括阳极、阴极、第一栅极G1与第二栅极G2，其中阳极耦接至第一电压源VDD。静电放电检测电路320耦接于第一电压源VDD与第二电压源VSS之间。静电放电检测电路还至少包括两个输出端分别与N型绝缘层有硅的硅控整流器322的第一栅极G1与第二栅极G2耦接。二极管串324由多个二极管D1，D2...，Dn所构成，二极管串324的阳极耦接至N型绝缘层有硅的硅控整流器的阴极，而二极管串324的阴极耦接至第二电压源VSS。
图10B则示出了具有P型绝缘层有硅的硅控整流器(P-type SOI-SCR)的静电放电防护电路。图10B与图10A的差异仅在于将图10A中的N型SOI-SCR元件322取代为图10B中的P型SOI-SCR元件323。
上述的N型绝缘层有硅的硅控整流器322的内部结构可以是前述的第一或第三实施例的任何一种；P型绝缘层有硅的硅控整流器323的内部结构可以是前述的第二或第四实施例的任何一种。至于使用何种结构要视实际设计所需来加以决定。静电放电检测电路320则用来检测ESD事件的发生。
图10C示出了图10B所示的电路的一范例电路。图10C可以看出，主要为静电放电检测电路320的一种范例，在此仅作为说明之用，并非用以限制本发明的范畴。
在正常的操作模式下，ESD检测电路320在偏压状态下工作，使得SOI-SCR元件323关闭。当有ESD脉冲产生时，ESD检测电路320便会在另一偏压状态下工作，以触发SOI-SCR元件323动作，以将ESD电流放电。ESD检测电路320的目的为减少SOI-SCR元件323的导通时间。二极管串324是在SOI-SCR元件323导通时，用来提升保持电压(holding voltage)。保持电压必须高于跨过第一电压源VDD与第二电压源VSS的压降，以避免闩锁问题产生。亦即，它可以避免在一般操作状态时，由噪声脉冲(noise pulse)所触发而造成闩锁。
如图10C所示，静电放电检测电路320包括第一第二型MOS晶体管P1，其源极耦接至第一电压源VDD，且衬底与源极彼此连接。第一第一型MOS晶体管N1，其漏极耦接至第一第二型MOS晶体管P1的漏极，源极耦接至第二电压源VSS，栅极耦接至该第一第二型MOS晶体管P1的栅极，且衬底与源极彼此连接。第二第二型MOS晶体管P2，其源极耦接至第一电压源VDD，且衬底与源极彼此连接。第二第一型MOS晶体管N2，其漏极耦接至第二第二型MOS晶体管P2的漏极，源极耦接至第二电压源VSS，栅极耦接至第二第二型MOS晶体管P2的栅极，且衬底与源极彼此连接。第二第一型晶体管N2与第二第二型晶体管P2的栅极均耦接到第一第二型MOS晶体管P1(以及第一第一型MOS晶体管N1)的漏极。第二第二型MOS晶体管P2与第二第一型MOS晶体管N2的漏极均耦接到P型绝缘层有硅的硅控整流器323的第一栅极G1与第二栅极G2。电阻R耦接于第一电压源VDD与第一第二型MOS晶体管P1的栅极。电容器C耦接于第一第二型MOS晶体管P1栅极与第二电压源VSS之间。
在正常操作模式时，电阻R与电容C间的节点会保持在高电位，经过反相器(P1+N1)与(P2+N2)，晶体管P2、N2的漏极端会变成高电位。此高电位讯号输入到P型SOI-SCR元件323的第一栅极G1与第二栅极G2，而使P型SOI-SCR元件323关闭。
当有ESD电压产生时，若是一正ESD电压，电阻R与电容C间的节点一开始会是低电位，经过反相器(P1+N1)与反相器(P2+N2)的作用，输入到第一栅极G1与第二栅极G2的讯号为低电位，使得P型SOI-SCR元件323导通。P型SOI-SCR元件323被导通后便可以将ESD电流旁通在经由二极管串324放电掉，而不会进入内部电路。
综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，本领域的技术人员，在不脱离本发明的精神和范围的前提下，可作各种的更动与润饰，因此本发明的保护范围视后所附的权利要求为准。

Claims (40)

1.一种绝缘层有硅的硅控整流器结构，包括：一衬底，一绝缘层，位于该衬底之上，一第一型阱区与一第二型阱区，该第一型与第二型阱区彼此相连，且位于一元件区中，一第一栅极结构，位于该第一型阱区之上，一第二栅极结构，位于该第二型阱区之上，其特征是还包括：
多个隔离结构，位于该绝缘层上，以在各隔离结构之间至少定义出该元件区；
一第一第二型离子植入区，位于该第一型阱区中；
一第一第一型离子植入区，位于该第一型阱区中且位于该第一第二型离子植入区与该隔离结构之间，且紧邻该第一第二型离子植入区，其中该第一第二型离子植入区与该第一第一型离子植入区是电性连接以构成该绝缘层有硅的硅控整流器结构的阳极；
一第二第一型离子植入区，位于该第一型阱区中，且位于该第一第二型离子植入区与该第一栅极结构之间，且紧邻该第一第二型离子植入区；
一第三第一型离子植入区，位于该第一型与该第二型阱区之中，且位于该第一型与该第二型阱区的接合面位置，并位于该第一与该第二栅极结构之间；
一第二第二型离子植入区，位于该第二型阱区中；以及
一第四第一型离子植入区，位于该第二型阱区中且位于该第二第二型离子植入区与该第二栅极结构之间，且紧邻该第二第二型离子植入区，其中该第二第二型离子植入区与该第四第一型离子植入区是电性连接以构成该绝缘层有硅的硅控整流器结构的阴极。
2.如权利要求1所述的绝缘层有硅的硅控整流器结构，其中该衬底为P型衬底。
3.如权利要求1所述的绝缘层有硅的硅控整流器结构，其中该第一型阱区为N型浅掺杂，而该第二型阱区为P型浅掺杂。
4.如权利要求3所述的绝缘层有硅的硅控整流器结构，其中该第一与该第二第二型离子植入区为P型重掺杂，而该第一、该第二、该第三与该第四第一型离子植入区为N型重掺杂。
5.如权利要求4所述的绝缘层有硅的硅控整流器结构，还包括两第一浅掺杂区域，位于该第一栅极结构下，且分别与该第三第一型离子植入区与该第二第一型离子植入区相邻。
6.如权利要求5所述的绝缘层有硅的硅控整流器结构，其中该两第一浅掺杂区域为N型。
7.如权利要求5所述的绝缘层有硅的硅控整流器结构，还包括两第二浅掺杂区域，位于该第二栅极结构下，且分别与该第三第一型离子植入区与该第四第一型离子植入区相邻。
8.如权利要求7所述的绝缘层有硅的硅控整流器结构，其中该两第二浅掺杂区域为N型。
9.如权利要求1所述的绝缘层有硅的硅控整流器结构，其中该隔离结构为浅沟渠隔离结构。
10.如权利要求1所述的绝缘层有硅的硅控整流器结构，其中该绝缘层为埋入式氧化层。
11.一种绝缘层有硅的硅控整流器结构，包括：一衬底，一绝缘层，位于该衬底之上，一第一型阱区与一第二型阱区，该第一型与第二型阱区彼此相连，且位于一元件区中，一第一栅极结构，位于该第一型阱区之上，一第二栅极结构，位于该第二型阱区之上，其特征是还包括：
多个隔离结构，位于该绝缘层上，以在各该隔离结构之间至少定义出该元件区；
一第一第二型离子植入区，位于该第一型阱区中，并邻接于该第一栅极结构；
一第一第一型离子植入区，位于该第一型阱区中且位于该第一第二型离子植入区与该隔离结构之间，且紧邻该第一第二型离子植入区，其中该第一第二型离子植入区与该第一第一型离子植入区是电性连接以构成该绝缘层有硅的硅控整流器结构的阳极；
一第二第二型离子植入区，位于该第一型与该第二型阱区之中，且位于该第一型与该第二型阱区的接合面位置，并位于该第一与该第二栅极结构之间；
一第二第一型离子植入区，位于该第二型阱区中；
一第三第二型离子植入区，位于该第二型阱区中且位于该第二第一型离子植入区与该隔离结构之间，且紧邻该第二第一型离子植入区，其中该第二第一型离子植入区与该第三第二型离子植入区是电性连接以构成该绝缘层有硅的硅控整流器结构的阴极；以及
一第四第二型离子植入区，位于该第二型阱区中，且位于该第二第一型离子植入区与该第二栅极结构之间，且紧邻该第二第一型离子植入区。
12.如权利要求11所述的绝缘层有硅的硅控整流器结构，其中该衬底为P型衬底。
13.如权利要求11所述的绝缘层有硅的硅控整流器结构，其中该第一型阱区为N型浅掺杂，而该第二型阱区为P型浅掺杂。
14.如权利要求13所述的绝缘层有硅的硅控整流器结构，其中该第一与该第二第一型离子植入区为N型重掺杂，而该第一、该第二、该第三与该第四第二型离子植入区为P型重掺杂。
15.如权利要求14所述的绝缘层有硅的硅控整流器结构，还包括两第一浅掺杂区域，位于该第一栅极结构下，且分别与该第一第二型离子植入区与该第二第二型离子植入区相邻。
16.如权利要求15所述的绝缘层有硅的硅控整流器结构，其中该两第一浅掺杂区域为P型。
17.如权利要求15所述的绝缘层有硅的硅控整流器结构，还包括两第二浅掺杂区域，位于该第二栅极结构下，且分别与该第二第二型离子植入区与该第四第二型离子植入区相邻。
18.如权利要求17所述的绝缘层有硅的硅控整流器结构，其中该两第二浅掺杂区域为P型。
19.如权利要求11所述的绝缘层有硅的硅控整流器结构，其中该隔离结构为浅沟渠隔离结构。
20.如权利要求11所述的绝缘层有硅的硅控整流器结构，其中该绝缘层为埋入式氧化层。
21.一种绝缘层有硅的硅控整流器结构，包括：一衬底，一绝缘层，位于该衬底之上，一第一型阱区与一第二型阱区，该第一型与第二型阱区彼此相连，且位于一元件区中，一第一栅极结构，位于该第一型阱区之上，一第二栅极结构，位于该第二型阱区之上，其特征是还包括：
多个隔离结构，位于该绝缘层上，以在各该隔离结构之间至少定义出该元件区；
一第一第一型离子植入区，位于该第一型阱区中，且仅紧邻部分该第一栅极结构的侧壁；
一第一第二型离子植入区，位于该第一型阱区中，且紧邻于该第一第一型离子植入区；
一第二第一型离子植入区，位于该元件区中，且位于该第一第二型离子植入区与该隔离结构之间，且与该第一型阱区相邻，其中该第一第二型离子植入区与该第二第一型离子植入区是电性连接以构成该绝缘层有硅的硅控整流器结构的阳极；
一第三第一型离子植入区，位于该第一型与该第二型阱区之中，且位于该第一型与该第二型阱区的接合面位置，并位于部分该第一与该第二栅极结构的侧壁之间；
一第二第二型离子植入区，位于该元件区中且紧邻该第二型阱区；以及
一第四第一型离子植入区，位于该第二型阱区中且位于该第二第二型离子植入区与部分该第二栅极结构的侧壁之间，其中该第二第二型离子植入区与该第四第一型离子植入区是电性连接以构成该绝缘层有硅的硅控整流器结构的阴极。
22.如权利要求21所述的绝缘层有硅的硅控整流器结构，其中该衬底为P型衬底。
23.如权利要求21所述的绝缘层有硅的硅控整流器结构，其中该第一型阱区为N型浅掺杂，而该第二型阱区为P型浅掺杂。
24.如权利要求23所述的绝缘层有硅的硅控整流器结构，其中该第一与该第二第二型离子植入区为P型重掺杂，而该第一、该第二、该第三与该第四第一型离子植入区为N型重掺杂。
25.如权利要求21所述的绝缘层有硅的硅控整流器结构，其中该隔离结构为浅沟渠隔离结构。
26.如权利要求21所述的绝缘层有硅的硅控整流器结构，其中该绝缘层为埋入式氧化层。
27.一种绝缘层有硅的硅控整流器结构，包括：一衬底，一绝缘层，位于该衬底之上，一第一型阱区与一第二型阱区，该第一型与第二型阱区彼此相连，且位于一元件区中，一第一栅极结构，位于该第一型阱区之上，一第二栅极结构，位于该第二型阱区之上，其特征是还包括：
多个隔离结构，位于该绝缘层上，以在各该隔离结构之间至少定义出该元件区；
一第一第二型离子植入区，位于该第一型阱区中，并邻接于部分该第一栅极结构的侧壁；
一第一第一型离子植入区，位于该元件区中且位于该第一第二型离子植入区与该隔离结构之间，且与该第一第二型离子植入区相邻，其中该第一第二型离子植入区与该第一第一型离子植入区是电性连接以构成该绝缘层有硅的硅控整流器结构的阳极；
一第二第二型离子植入区，位于该第一型与该第二型阱区之中，且位于该第一型与该第二型阱区的接合面位置，并位于部分该第一与该第二栅极结构的侧壁之间；
一第三第二型离子植入区，位于该第二型阱区中，且仅邻接部分该第二栅极结构的侧壁；
一第二第一型离子植入区，位于该第二型阱区中，且与该第三第二型离子植入区紧邻；以及
一第四第二型离子植入区，位于该元件区中且位于该第二第一型离子植入区与另一该隔离结构之间，并且与该第二型阱区相邻，其中该第二第一型离子植入区与该第四第二型离子植入区是电性连接以构成该绝缘层有硅的硅控整流器结构的阴极。
28.如权利要求27所述的绝缘层有硅的硅控整流器结构，其中该衬底为P型衬底。
29.如权利要求28所述的绝缘层有硅的硅控整流器结构，其中该第一型阱区为N型浅掺杂，而该第二型阱区为P型浅掺杂。
30.如权利要求29所述的绝缘层有硅的硅控整流器结构，其中该第一与该第二第一型离子植入区为N型重掺杂，而该第一、该第二、该第三与该第四第一型离子植入区为P型重掺杂。
31.如权利要求27所述的绝缘层有硅的硅控整流器结构，其中该隔离结构为浅沟渠隔离结构。
32.如权利要求27所述的绝缘层有硅的硅控整流器结构，其中该绝缘层为埋入式氧化层。
33.一种具有如权利要求1所述的绝缘层有硅的硅控整流器的静电放电防护电路，耦接于一输出入焊垫与一内部电路之间，该电路包括：
该具有绝缘层有硅的硅控整流器，具有一阳极、一阴极、一第一栅极与一第二栅极，其中该阳极耦接至该输出入焊垫，而该阴极耦接至一接地端；以及
一静电放电检测电路，耦接于该输出入焊垫与该接地端之间，该静电放电检测电路还至少包括两个输出端分别与该具有绝缘层有硅的硅控整流器的该第一栅极与该第二栅极耦接。
34.如权利要求33所述的具有如权利要求1所述的绝缘层有硅的硅控整流器的静电放电防护电路，其中该具有绝缘层有硅的硅控整流器为一N型绝缘层有硅的硅控整流器，且该第一栅极与该第二栅极为N型掺杂。
35.如权利要求33所述的具有如权利要求1所述的绝缘层有硅的硅控整流器的静电放电防护电路，其中该具有绝缘层有硅的硅控整流器为一P型绝缘层有硅的硅控整流器，且该第一栅极与该第二栅极为P型掺杂。
36.如权利要求34所述的具有如权利要求1所述的绝缘层有硅的硅控整流器的静电放电防护电路，其中该静电放电检测电路还包括：
一第二型MOS晶体管，其源极耦接至该输出入焊垫，且衬底与源极彼此连接；
一第一型MOS晶体管，其漏极耦接至该第二型MOS晶体管的漏极，源极耦接至一接地端，栅极耦接至该第二型MOS晶体管的栅极，且衬底与源极彼此连接，其中该第一型MOS晶体管与该第二型MOS晶体管的漏极均耦接到该N型绝缘层有硅的硅控整流器的该第一栅极与该第二栅极；
一电阻，耦接于该输出入焊垫与该第二型MOS晶体管的栅极；以及
一电容器，耦接于该第二型MOS晶体管的栅极与该接地端之间。
37.一种具有如权利要求1所述的绝缘层有硅的硅控整流器的静电放电防护电路，耦接于一第一电压源与一第二电压源之间，该电路包括：
该具有绝缘层有硅的硅控整流器，具有一阳极、一阴极、一第一栅极与一第二栅极，其中该阳极耦接至该第一电压源；
一静电放电检测电路，耦接于该第一电压源与该第二电压源之间，该静电放电检测电路还至少包括两个输出端分别与该具有绝缘层有硅的硅控整流器的该第一栅极与该第二栅极耦接；以及
一二极管串，由多个二极管所构成，该二极管串的阳极耦接至该具有绝缘层有硅的硅控整流器的阴极，而该二极管串的阴极耦接至该第二电压源。
38.如权利要求37所述的具有绝缘层有硅的硅控整流器的静电放电防护电路，其中该具有绝缘层有硅的硅控整流器为一N型绝缘层有硅的硅控整流器，且该第一栅极与该第二栅极为N型掺杂。
39.如权利要求37所述的具有绝缘层有硅的硅控整流器的静电放电防护电路，其中该具有绝缘层有硅的硅控整流器为一P型绝缘层有硅的硅控整流器，且该第一栅极与该第二栅极为P型掺杂。
40.如权利要求39所述的具有绝缘层有硅的硅控整流器的静电放电防护电路，其中该静电放电检测电路还包括：
一第一第二型MOS晶体管，其源极耦接至该第一电压源，且衬底与源极彼此连接；
一第一第一型MOS晶体管，其漏极耦接至该第一第二型MOS晶体管的漏极，源极耦接至该第二电压源，栅极耦接至该第一第二型MOS晶体管的栅极，且衬底与源极彼此连接；
一第二第二型MOS晶体管，其源极耦接至该第一电压源，且衬底与源极彼此连接；
一第二第一型MOS晶体管，其漏极耦接至该第二第二型MOS晶体管的漏极，源极耦接至该第二电压源，栅极耦接至该第二第二型MOS晶体管的栅极与该第一第二型MOS晶体管及第一第一型MOS晶体管的漏极，且衬底与源极彼此连接，该第二第一型MOS晶体管与该第二第二型MOS晶体管的漏极均耦接到该P型绝缘层有硅的硅控整流器的该第一栅极与该第二栅极；
一电阻，耦接于该第一电压源与该第一第二型MOS晶体管的栅极；以及
一电容器，耦接于该第一第二型MOS晶体管的栅极与该第二电压源之间。
CN02123177.XA 2001-07-09 2002-06-26 绝缘层有硅的低电压触发硅控整流器及静电放电防护电路 Expired - Lifetime CN1203553C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/903,072 US6573566B2 (en) 2001-07-09 2001-07-09 Low-voltage-triggered SOI-SCR device and associated ESD protection circuit
US09/903,072 2001-07-09

Publications (2)

Publication Number Publication Date
CN1396662A CN1396662A (zh) 2003-02-12
CN1203553C true CN1203553C (zh) 2005-05-25

Family

ID=25416894

Family Applications (1)

Application Number Title Priority Date Filing Date
CN02123177.XA Expired - Lifetime CN1203553C (zh) 2001-07-09 2002-06-26 绝缘层有硅的低电压触发硅控整流器及静电放电防护电路

Country Status (2)

Country Link
US (2) US6573566B2 (zh)
CN (1) CN1203553C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101584045B (zh) * 2006-10-16 2011-07-06 先进微装置公司 静电放电保护器件以及用于保护半导体器件不受静电放电事件损害的方法

Families Citing this family (121)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6573566B2 (en) * 2001-07-09 2003-06-03 United Microelectronics Corp. Low-voltage-triggered SOI-SCR device and associated ESD protection circuit
JP2003031669A (ja) * 2001-07-13 2003-01-31 Ricoh Co Ltd 半導体装置
US7943958B1 (en) * 2001-08-30 2011-05-17 National Semiconductor Corporation High holding voltage LVTSCR-like structure
TW518738B (en) * 2001-09-24 2003-01-21 Faraday Tech Corp Chip with built-in CMOS having whole-chip ESD protection circuit with low capacitance
EP1302984A1 (en) * 2001-10-09 2003-04-16 STMicroelectronics S.r.l. Protection structure against electrostatic discharges (ESD) for an electronic device integrated on a SOI substrate and corresponding integration process
CN1244152C (zh) * 2001-11-16 2006-03-01 松下电器产业株式会社 半导体装置
TW519749B (en) * 2002-01-23 2003-02-01 United Microelectronics Corp Gateless diode device of ESD protection circuit and its manufacturing method
US6750515B2 (en) * 2002-02-05 2004-06-15 Industrial Technology Research Institute SCR devices in silicon-on-insulator CMOS process for on-chip ESD protection
US6642088B1 (en) * 2002-04-10 2003-11-04 Taiwan Semiconductor Manufacturing Company Silicon-controlled rectifier structures on silicon-on insulator with shallow trench isolation
US20050098798A1 (en) * 2002-07-26 2005-05-12 Makoto Miyazawa Semiconductor integrated circuit device in which terminal capacitance is adjustable
US6737682B1 (en) * 2002-07-30 2004-05-18 Taiwan Semiconductor Manufacturing Company High voltage tolerant and low voltage triggering floating-well silicon controlled rectifier on silicon-on-insulator for input or output
JP4127007B2 (ja) * 2002-09-30 2008-07-30 ミツミ電機株式会社 半導体装置
US7342282B2 (en) * 2004-09-10 2008-03-11 Altera Corporation Compact SCR device and method for integrated circuits
US6909149B2 (en) * 2003-04-16 2005-06-21 Sarnoff Corporation Low voltage silicon controlled rectifier (SCR) for electrostatic discharge (ESD) protection of silicon-on-insulator technologies
US7244992B2 (en) 2003-07-17 2007-07-17 Ming-Dou Ker Turn-on-efficient bipolar structures with deep N-well for on-chip ESD protection
CN100372115C (zh) * 2003-09-01 2008-02-27 上海宏力半导体制造有限公司 作为静电放电保护的硅控整流器的制造方法
US6937457B2 (en) * 2003-10-27 2005-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Decoupling capacitor
US20050180071A1 (en) * 2004-02-13 2005-08-18 Yi-Hsun Wu Circuit and method for ESD protection
US7154724B2 (en) * 2004-03-29 2006-12-26 Taiwan Semiconductor Manufacturing Co., Ltd Output buffer ESD protection using parasitic SCR protection circuit for CMOS VLSI integrated circuits
US7102864B2 (en) * 2004-06-14 2006-09-05 King Billion Electronics Co., Ltd. Latch-up-free ESD protection circuit using SCR
US7427787B2 (en) * 2005-07-08 2008-09-23 Texas Instruments Incorporated Guardringed SCR ESD protection
US7345861B2 (en) * 2005-08-23 2008-03-18 Gm Global Technology Operations, Inc. Capacitor circuit with surge protection
US7606066B2 (en) 2005-09-07 2009-10-20 Innovative Silicon Isi Sa Memory cell and memory cell array having an electrically floating body transistor, and methods of operating same
US7298008B2 (en) * 2006-01-20 2007-11-20 International Business Machines Corporation Electrostatic discharge protection device and method of fabricating same
US7492632B2 (en) 2006-04-07 2009-02-17 Innovative Silicon Isi Sa Memory array having a programmable word length, and method of operating same
US7933142B2 (en) 2006-05-02 2011-04-26 Micron Technology, Inc. Semiconductor memory cell and array using punch-through to program and read same
DE102006022105B4 (de) * 2006-05-11 2012-03-08 Infineon Technologies Ag ESD-Schutz-Element und ESD-Schutz-Einrichtung zur Verwendung in einem elektrischen Schaltkreis
US8069377B2 (en) 2006-06-26 2011-11-29 Micron Technology, Inc. Integrated circuit having memory array including ECC and column redundancy and method of operating the same
US7542340B2 (en) 2006-07-11 2009-06-02 Innovative Silicon Isi Sa Integrated circuit including memory array having a segmented bit line architecture and method of controlling and/or operating same
US8264041B2 (en) * 2007-01-26 2012-09-11 Micron Technology, Inc. Semiconductor device with electrically floating body
WO2009031052A2 (en) 2007-03-29 2009-03-12 Innovative Silicon S.A. Zero-capacitor (floating body) random access memory circuits with polycide word lines and manufacturing methods therefor
US8064274B2 (en) 2007-05-30 2011-11-22 Micron Technology, Inc. Integrated circuit having voltage generation circuitry for memory cell array, and method of operating and/or controlling same
US8085594B2 (en) 2007-06-01 2011-12-27 Micron Technology, Inc. Reading technique for memory cell with electrically floating body transistor
US8815654B2 (en) * 2007-06-14 2014-08-26 International Business Machines Corporation Vertical current controlled silicon on insulator (SOI) device such as a silicon controlled rectifier and method of forming vertical SOI current controlled devices
US8013393B2 (en) * 2007-06-29 2011-09-06 Advanced Micro Devices, Inc. Electrostatic discharge protection devices
WO2009039169A1 (en) 2007-09-17 2009-03-26 Innovative Silicon S.A. Refreshing data of memory cells with electrically floating body transistors
US8536628B2 (en) 2007-11-29 2013-09-17 Micron Technology, Inc. Integrated circuit having memory cell array including barriers, and method of manufacturing same
US8349662B2 (en) 2007-12-11 2013-01-08 Micron Technology, Inc. Integrated circuit having memory cell array, and method of manufacturing same
US8773933B2 (en) 2012-03-16 2014-07-08 Micron Technology, Inc. Techniques for accessing memory cells
TWI349368B (en) * 2008-01-24 2011-09-21 Raydium Semiconductor Corp Dual triggered silicon controlled rectifier
US8014195B2 (en) 2008-02-06 2011-09-06 Micron Technology, Inc. Single transistor memory cell
US8189376B2 (en) 2008-02-08 2012-05-29 Micron Technology, Inc. Integrated circuit having memory cells including gate material having high work function, and method of manufacturing same
US7943438B2 (en) * 2008-02-14 2011-05-17 International Business Machines Corporation Structure and method for a silicon controlled rectifier (SCR) structure for SOI technology
US7842971B2 (en) * 2008-02-22 2010-11-30 Intersil Americas Inc. Silicon-controlled rectifier (SCR) device for high-voltage electrostatic discharge (ESD) applications
CN101236967B (zh) * 2008-03-05 2012-04-11 浙江大学 一种反相器内嵌的可控硅
US7957206B2 (en) 2008-04-04 2011-06-07 Micron Technology, Inc. Read circuitry for an integrated circuit having memory cells and/or a memory cell array, and method of operating same
US20100033164A1 (en) * 2008-08-07 2010-02-11 Transient Noise Detection Circuit Transient noise detection circuit
US7947543B2 (en) 2008-09-25 2011-05-24 Micron Technology, Inc. Recessed gate silicon-on-insulator floating body device with self-aligned lateral isolation
US7933140B2 (en) 2008-10-02 2011-04-26 Micron Technology, Inc. Techniques for reducing a voltage swing
US7924630B2 (en) 2008-10-15 2011-04-12 Micron Technology, Inc. Techniques for simultaneously driving a plurality of source lines
US8223574B2 (en) 2008-11-05 2012-07-17 Micron Technology, Inc. Techniques for block refreshing a semiconductor memory device
US8213226B2 (en) 2008-12-05 2012-07-03 Micron Technology, Inc. Vertical transistor memory cell and array
US20110068365A1 (en) * 2009-09-22 2011-03-24 Richtek Technology Corporation Isolated SCR ESD device
US8455947B2 (en) * 2009-02-18 2013-06-04 Infineon Technologies Ag Device and method for coupling first and second device portions
US8319294B2 (en) 2009-02-18 2012-11-27 Micron Technology, Inc. Techniques for providing a source line plane
WO2010102106A2 (en) 2009-03-04 2010-09-10 Innovative Silicon Isi Sa Techniques for forming a contact to a buried diffusion layer in a semiconductor memory device
WO2010114890A1 (en) 2009-03-31 2010-10-07 Innovative Silicon Isi Sa Techniques for providing a semiconductor memory device
EP2246885A1 (fr) * 2009-04-27 2010-11-03 STmicroelectronics SA Structure de protection d'un circuit intégré contre des décharges électrostatiques
US8139418B2 (en) 2009-04-27 2012-03-20 Micron Technology, Inc. Techniques for controlling a direct injection semiconductor memory device
US8508994B2 (en) 2009-04-30 2013-08-13 Micron Technology, Inc. Semiconductor device with floating gate and electrically floating body
US8498157B2 (en) 2009-05-22 2013-07-30 Micron Technology, Inc. Techniques for providing a direct injection semiconductor memory device
US8537610B2 (en) 2009-07-10 2013-09-17 Micron Technology, Inc. Techniques for providing a semiconductor memory device
US9076543B2 (en) 2009-07-27 2015-07-07 Micron Technology, Inc. Techniques for providing a direct injection semiconductor memory device
US8199595B2 (en) 2009-09-04 2012-06-12 Micron Technology, Inc. Techniques for sensing a semiconductor memory device
TWI462289B (zh) * 2009-09-21 2014-11-21 United Microelectronics Corp 射頻元件及其製造方法
US8507987B2 (en) * 2009-09-21 2013-08-13 United Microelectronics Corp. Radio frequency device and method for fabricating the same
US8174881B2 (en) 2009-11-24 2012-05-08 Micron Technology, Inc. Techniques for reducing disturbance in a semiconductor device
US8310893B2 (en) 2009-12-16 2012-11-13 Micron Technology, Inc. Techniques for reducing impact of array disturbs in a semiconductor memory device
US8416636B2 (en) 2010-02-12 2013-04-09 Micron Technology, Inc. Techniques for controlling a semiconductor memory device
US8411513B2 (en) 2010-03-04 2013-04-02 Micron Technology, Inc. Techniques for providing a semiconductor memory device having hierarchical bit lines
US8576631B2 (en) 2010-03-04 2013-11-05 Micron Technology, Inc. Techniques for sensing a semiconductor memory device
US8369177B2 (en) 2010-03-05 2013-02-05 Micron Technology, Inc. Techniques for reading from and/or writing to a semiconductor memory device
KR20130007609A (ko) 2010-03-15 2013-01-18 마이크론 테크놀로지, 인크. 반도체 메모리 장치를 제공하기 위한 기술들
CN102208408B (zh) * 2010-03-31 2014-12-17 上海华虹宏力半导体制造有限公司 栅驱动晶闸管以及静电保护电路
US8411524B2 (en) 2010-05-06 2013-04-02 Micron Technology, Inc. Techniques for refreshing a semiconductor memory device
US8377759B2 (en) * 2010-08-17 2013-02-19 International Business Machines Corporation Controlled fin-merging for fin type FET devices
US8642452B2 (en) * 2011-01-24 2014-02-04 International Business Machines Corporation Semiconductor-on-insulator device with asymmetric structure
US8278715B2 (en) * 2011-02-02 2012-10-02 Vanguard International Semiconductor Corporation Electrostatic discharge protection device
TWI469306B (zh) * 2011-04-29 2015-01-11 Faraday Tech Corp 靜電放電保護電路
US8531878B2 (en) 2011-05-17 2013-09-10 Micron Technology, Inc. Techniques for providing a semiconductor memory device
US8354722B2 (en) * 2011-05-31 2013-01-15 International Business Machines Corporation SCR/MOS clamp for ESD protection of integrated circuits
US9559216B2 (en) 2011-06-06 2017-01-31 Micron Technology, Inc. Semiconductor memory device and method for biasing same
US8377754B1 (en) 2011-10-10 2013-02-19 International Business Machines Corporation Stress enhanced junction engineering for latchup SCR
CN102332467B (zh) * 2011-10-27 2013-04-24 中国科学院微电子研究所 一种维持电压可调节的可控硅结构
CN102543999B (zh) * 2012-02-28 2014-12-03 中国科学院微电子研究所 一种提高维持电压的方法
CN102569294B (zh) * 2012-02-28 2016-01-13 北京燕东微电子有限公司 提高静电保护器件维持电压的方法
CN102623452B (zh) * 2012-04-09 2014-12-03 中国科学院微电子研究所 静电防护器件及其制造工艺
US8680573B2 (en) 2012-04-25 2014-03-25 International Business Machines Corporation Diode-triggered silicon controlled rectifier with an integrated diode
CN103515414B (zh) * 2012-06-21 2017-04-12 联华电子股份有限公司 晶体管装置及其制造方法
US9629294B2 (en) * 2012-12-28 2017-04-18 Texas Instruments Incorporated Packaged device for detecting factory ESD events
KR101392587B1 (ko) * 2013-02-19 2014-05-27 주식회사 동부하이텍 고전압 정전기 방전 보호 소자
US8946766B2 (en) 2013-02-27 2015-02-03 International Business Machines Corporation Bi-directional silicon controlled rectifier structure
CN103258814B (zh) * 2013-05-15 2015-07-29 电子科技大学 一种集成电路芯片esd防护用ldmos scr器件
US9373612B1 (en) 2013-05-31 2016-06-21 Altera Corporation Electrostatic discharge protection circuits and methods
FR3009432B1 (fr) 2013-08-05 2016-12-23 Commissariat Energie Atomique Circuit integre sur soi muni d'un dispositif de protection contre les decharges electrostatiques
JP2015046507A (ja) * 2013-08-28 2015-03-12 株式会社東芝 Ｅｓｄ保護回路
WO2015056040A1 (en) 2013-10-18 2015-04-23 Freescale Semiconductor, Inc. Electrostatic discharge protection device structures and methods of manufacture
US9401361B2 (en) * 2014-02-12 2016-07-26 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement having first semiconductor device over first shallow well having first conductivity type and second semiconductor device over second shallow well having second conductivity type and formation thereof
TWI529903B (zh) * 2014-03-14 2016-04-11 微晶片科技公司 一種靜電放電保護電路
US10283959B2 (en) 2014-08-01 2019-05-07 International Business Machines Corporation ESD state-controlled semiconductor-controlled rectifier
CN104392982A (zh) * 2014-09-30 2015-03-04 中航（重庆）微电子有限公司 一种mos静电保护结构及保护方法
CN104465666B (zh) * 2014-11-28 2017-10-24 上海华虹宏力半导体制造有限公司 Soi工艺的静电保护结构及其构成的静电保护电路
CN106206564B (zh) * 2015-05-08 2019-04-23 创意电子股份有限公司 硅控整流器
EP3116027A1 (en) 2015-07-10 2017-01-11 Nxp B.V. An electrostatic discharge protection device comprising a silicon controlled rectifier
CN105185777B (zh) * 2015-07-30 2018-02-06 上海华虹宏力半导体制造有限公司 用于soi工艺静电保护的lvtscr及其制造方法
CN105609488B (zh) * 2015-12-23 2018-07-27 电子科技大学 一种用于esd保护的低触发电压scr器件
US9633992B1 (en) * 2016-02-23 2017-04-25 Vanguard International Semiconductor Corporation Electrostatic discharge protection device
US9748219B1 (en) * 2016-08-19 2017-08-29 Amazing Microelectronic Corp. Self-balanced silicon-controlled rectification device
US9679888B1 (en) * 2016-08-30 2017-06-13 Globalfoundries Inc. ESD device for a semiconductor structure
JP6623139B2 (ja) 2016-10-24 2019-12-18 株式会社東芝 Ｅｓｄ保護回路
CN106449604B (zh) * 2016-11-23 2018-08-31 电子科技大学 一种用于esd防护的具有高维持电压的scr
US10366992B2 (en) 2017-08-30 2019-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including transistors sharing gates
CN108389891B (zh) * 2018-01-19 2019-03-01 湖南师范大学 一种双栅栅控可控硅整流器静电释放器件及其制作方法
CN108493186B (zh) * 2018-02-28 2020-08-04 南京邮电大学 一种pmos触发并箝拉内部电压的scr型esd防护器件
CN108807376B (zh) * 2018-07-03 2021-05-14 江南大学 一种低压mos辅助触发scr的双向瞬态电压抑制器
US10643989B2 (en) * 2018-08-08 2020-05-05 Macronix International Co., Ltd. Electrostatic discharge protection apparatus having at least one junction and method for operating the same
CN108987393B (zh) * 2018-09-13 2024-03-15 扬州江新电子有限公司 用于功率集成电路输出ldmos器件保护的双向esd结构
CN108987334A (zh) * 2018-09-25 2018-12-11 长江存储科技有限责任公司 一种半导体器件
CN111785717B (zh) * 2019-04-04 2023-05-26 中芯国际集成电路制造(上海)有限公司 Scr静电保护结构及其形成方法
CN110534512B (zh) * 2019-09-07 2023-02-07 电子科技大学 一种抗闩锁版图结构
CN111199971A (zh) * 2020-01-09 2020-05-26 中国科学院微电子研究所 一种双向触发的esd保护器件

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5629544A (en) * 1995-04-25 1997-05-13 International Business Machines Corporation Semiconductor diode with silicide films and trench isolation
US5781388A (en) * 1996-09-03 1998-07-14 Motorola, Inc. Non-breakdown triggered electrostatic discharge protection circuit for an integrated circuit and method therefor
US6015992A (en) * 1997-01-03 2000-01-18 Texas Instruments Incorporated Bistable SCR-like switch for ESD protection of silicon-on-insulator integrated circuits
US5965917A (en) * 1999-01-04 1999-10-12 Advanced Micro Devices, Inc. Structure and method of formation of body contacts in SOI MOSFETS to elimate floating body effects
US6242763B1 (en) * 1999-09-14 2001-06-05 United Microelectronics Corp. Low triggering voltage SOI silicon-control-rectifier (SCR) structure
US6191453B1 (en) * 1999-12-13 2001-02-20 Philips Electronics North America Corporation Lateral insulated-gate bipolar transistor (LIGBT) device in silicon-on-insulator (SOI) technology
JP4573963B2 (ja) * 2000-08-08 2010-11-04 ルネサスエレクトロニクス株式会社 半導体装置
US6671153B1 (en) * 2000-09-11 2003-12-30 Taiwan Semiconductor Manufacturing Company Low-leakage diode string for use in the power-rail ESD clamp circuits
TW473977B (en) * 2000-10-27 2002-01-21 Vanguard Int Semiconduct Corp Low-voltage triggering electrostatic discharge protection device and the associated circuit
US6323073B1 (en) * 2001-01-19 2001-11-27 United Microelectronics Corp. Method for forming doped regions on an SOI device
US6573566B2 (en) * 2001-07-09 2003-06-03 United Microelectronics Corp. Low-voltage-triggered SOI-SCR device and associated ESD protection circuit
US6521952B1 (en) * 2001-10-22 2003-02-18 United Microelectronics Corp. Method of forming a silicon controlled rectifier devices in SOI CMOS process for on-chip ESD protection

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101584045B (zh) * 2006-10-16 2011-07-06 先进微装置公司 静电放电保护器件以及用于保护半导体器件不受静电放电事件损害的方法

Also Published As

Publication number Publication date
US20030007301A1 (en) 2003-01-09
CN1396662A (zh) 2003-02-12
US6768619B2 (en) 2004-07-27
US20030122192A1 (en) 2003-07-03
US6573566B2 (en) 2003-06-03

Similar Documents

Publication Publication Date Title
CN1203553C (zh) 绝缘层有硅的低电压触发硅控整流器及静电放电防护电路
US5903420A (en) Electrostatic discharge protecting circuit having a plurality of current paths in both directions
US7294542B2 (en) Method of fabricating a semiconductor device having CMOS transistors and a bipolar transistor
CN100342535C (zh) 用于芯片上静电放电保护的具有深n型阱的有效开启双极结构
US8178948B2 (en) Electrostatic discharge protection circuit
CN1414639A (zh) 设于硅覆绝缘中的硅控整流器及其应用电路
JP4387119B2 (ja) 半導体装置
US7385253B2 (en) Device for electrostatic discharge protection and circuit thereof
CN1402358A (zh) 高基底触发效应的静电放电保护元件结构及其应用电路
CN1404159A (zh) 具有基体触发效应的硅控整流器
US20080023767A1 (en) High voltage electrostatic discharge protection devices and electrostatic discharge protection circuits
CN1581505A (zh) 减少漏损的半导体二极管
CN1132936A (zh) 静电放电防护电路
CN1855494A (zh) 用于半导体装置的具有scr结构的esd保护电路
JPH0715006A (ja) 集積化構体保護装置
CN1209816C (zh) 一种静电放电防护组件及静电放电防护电路
CN1050226C (zh) 半导体器件
CN1476090A (zh) 用于芯片上静电放电保护的双极结晶体管及其方法
CN1774805A (zh) 用于硅绝缘体技术上的静电放电(esd)保护的低电压可控硅整流器(scr)
CN1538519A (zh) 具有保护内部电路的保护电路的半导体器件
KR100504203B1 (ko) 반도체장치의 보호소자
CN1054703C (zh) 静电感应器件
TW200534460A (en) Silicon controlled rectifier
KR20010030290A (ko) 반도체 보호 장치 및 그 제조 방법
CN1435883A (zh) 非门控二极管元件的静电放电防护电路及其制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20050525

CX01 Expiry of patent term