CN1207583A - 半导体装置和用于半导体装置的布线带 - Google Patents

半导体装置和用于半导体装置的布线带 Download PDF

Info

Publication number
CN1207583A
CN1207583A CN98102973A CN98102973A CN1207583A CN 1207583 A CN1207583 A CN 1207583A CN 98102973 A CN98102973 A CN 98102973A CN 98102973 A CN98102973 A CN 98102973A CN 1207583 A CN1207583 A CN 1207583A
Authority
CN
China
Prior art keywords
mentioned
semiconductor chip
semiconductor device
wiring layer
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98102973A
Other languages
English (en)
Other versions
CN1146985C (zh
Inventor
荻野雅彦
上野巧
江口州志
濑川正则
永井晃
小角博义
石井利昭
安生一郎
西村朝雄
宫崎忠一
御田护
冈部则夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Renesas Electronics Corp
Shindo Co Ltd
Original Assignee
Hitachi Cable Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd, Hitachi Ltd filed Critical Hitachi Cable Ltd
Publication of CN1207583A publication Critical patent/CN1207583A/zh
Application granted granted Critical
Publication of CN1146985C publication Critical patent/CN1146985C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

为了缓和半导体装置与封装基板之间的热应力,在使用由具有3维网孔结构方式连续气泡的中心层1和粘接层2的三层结构构成粘接薄片的半导体装置中,作为配置在半导体芯片5与形成布线4的布线层之间的应力缓冲层,设定中心层1的厚度比率为整个应力缓冲层厚度的0.2以上,由于采用粘接薄片可简化制造工序,所以能够大量生产并提高封装可靠性。

Description

半导体装置和用于半导体装置的布线带
本发明涉及一种用于高密度封装组件、多芯片组件等的半导体装置及在制作该半导体装置时所用的布线带。
近年来，随着电子器件的小型化和高性能化，用于其中的半导体装置也要求具有高集成、高密度、处理速度的高速化的特点。为与之相适应以提高封装密度，半导体装置的封装方法已从引线脚插入型转向表面封装型，并且为了与多引线脚对应开发出了从DIP(双列式组件)到QFP(扁平式组件)、PGA(pingrid array脚栅阵列式)等组件。
然而，在QFP中由于仅仅将与封装基板连接的引线在组件的周边部分进行集中，引线本身细小易变形，故随着多引线脚的进展而使封装变得困难起来。另外，在PGA中用于与封装基板连接的端子细长且非常密集，难以高速化，并且由于是引线脚插入型，不能进行表面封装，对高密度封装来说是不利的。
最近，为了解决这个问题，实现与高速化对应的半导体装置，还开发出了在半导体芯片与布线层之间具有应力缓冲层，在布线层的封装基板面一侧有球状连接端子的BGA(球栅阵列式)组件(美国专利第5148265号)。具有这种结构的组件，由于用于与组件基板连接的端子是球状焊料，因而不会象QFP引线一样发生变形，由于端子分散到整个表面封装上，端子间的间距也可以做大些，故容易进行表面封装。与PGA相比由于连接端子的长度短了，使电感成分减小，信号速度加快，所以能够与高速要求对应。
就上述BGA组件的应力缓冲层来说，采用弹性体。具体地说，在把布线形成到聚酰乙胺等绝缘物构成的支承体上而构成的布线层上，形成硅酮等的低弹性的弹性体，进而作成搭载半导体芯片、用于散热和支承半导体装置的基板的结构。作为缓冲层的弹性体本身的形成方法，有借助于金属掩模的印制法和薄片状弹性体的粘附法。用印制法形成缓冲层时，需要印刷、加热固化、涂布粘接材料、粘附芯片等四个工序。在固化时，如果使用热固化型硅酮弹性材料，则因挥发成分等而造成布线层、组装装置等的污染就成了问题。结果，在半导体芯片与引线进行连接的时候，损害两者间电连接的可靠性。用薄片状弹性体粘附法，在封装软溶时，因已吸入湿气的水蒸气发生水蒸气爆发，就有组件膨胀和布线层剥离问题。
本发明的目的是提供一种在上述半导体组件结构的半导体装置中，在封装软溶时不发生问题的高可靠性的半导体装置和使用于该半导体装置的布线带。
本发明提供一种半导体装置，其特征为具备：
具有形成电路表面且在该表面上具有端子群的半导体芯片；
设于已形成该半导体芯片的电路面一侧，在绝缘层表面上具有用于使上述端子群与外部端子群连接的布线的布线层；
设于已形成该半导体芯片的电路面与该布线层之间，具有在有连续气泡的结构体的一方表面上具有用于与该半导体芯片粘接的粘接层而在另一方表面上具有用于粘接该布线层的粘接层的三层结构的缓冲层；
密封设于该半导体芯片上的上述端子群与该布线层之间的连接部的密封材料；以及
已与该布线层连接的上述外部端子群。
本发明还提供一种半导体装置用布线带，其特征在于：该带由具有布线层，在绝缘层上布线，其布线一端与半导体芯片上的端子连接且另一端与用于与封装基板连接的外部端子连接，和粘接到设于该布线层的上述布线的表面上的缓冲层；以及在该缓冲层具有连续气泡的结构体上的一表面上具有用于与半导体芯片粘接的粘接层，和在另一表面上具有用于与该布线层粘接的粘接层的三层结构构成。
图1表示整个中心层的粘接薄片所占厚度比率与封装软溶时的不合格率之间的关系曲线图。
图2A、2B表示本发明半导体装置的一例，2A是典型剖面图，2B是底面图。
图3是本发明半导体装置的另一例典型剖面图。
图4A、4B表示本发明半导体装置内的另一例，4A是典型剖面图，4B是底面图。
图5是本发明半导体装置的又一例典型剖面图。
图6A~6F表示本发明的布线带制作工序的略图。
本发明的半导体装置具备由在有连续气泡结构体构成的中心层的两侧配置了粘接层的3层结构构成的缓冲层，用作缓和半导体芯片与封装基板之间热应力的缓冲层。用印制法形成应力缓冲层的现有方法，对于从形成弹性体到芯片粘附需要4个工序，若采用本发明，由于采用3层结构的缓冲层故可以缩短到2个工序。并且，作为中心层，由于采用具有通气性的连续气泡结构体，所以在封装软溶时，因所发生的水蒸气通过该中心层释放到外部，故可以防止布线层的膨胀和剥离。
本发明的半导体装置，其特征在于有：已形成电路的表面且在该表面上具有端子群的半导体芯片；设于该半导体芯片已形成电路的表面一侧，并在绝缘层表面上具有用于使上述端子群与外部端子群连接的布线的布线层；设于该半导体芯片已形成电路的表面与该布线层之间，并具有在有连续气泡的结构体，其一个表面上用于与该半导体芯片粘接的粘接层而在另一个表面上具有用于与该布线层粘接的粘接层的三层结构的缓冲层；密封设于该半导体芯片的上述端子群与该布线层之间的连接部的密封材料；以及与该布线层连接的上述外部端子群。
上述缓冲层，为在由连续气泡结构构成的中心层的两面上配备粘接层，理想的是在全部缓冲层中所占中心层的厚度比率为0.2以上。连续气泡结构体，意味着是多孔或多孔质体，包含三维网孔结构。连续气泡结构体可以制作成三维络合形成纤维状化合物的无纺布。
半导体芯片，可以制作成具有逻辑、存储器、门阵列等，在硅晶片上用规定的工艺形成的半导体电路的硅芯片。本发明的半导体装置，可以在半导体芯片已形成电路的面的相反一侧配备用于放热和支承的基板。该支承基板可以由铜、铝、铁、镍、钨等的金属，或2种以上这些金属组合的合金，或氧化铝等的陶瓷材料构成。另一方面，还可以把表面面积作成最大，进行为提高散热性的散热片状加工。
本发明的半导体装置可以具有以下形态。A)一种半导体装置，其特征在于具有：
形成电路表面且在该表面上具有端子群的半导体芯片；
在该半导体芯片已形成电路的表面的反面侧形成并盖住该半导体芯片的侧面的支承基板；
在绝缘层表面上，具有在形成半导体芯片已形成电路的表面一侧直到到上述支承基板上都设有的，用于使上述端子群与外部端子群连接的布线的布线层；
设于该半导体芯片已形成电路面与该布线层之间，具有在连续气泡结构体的一个表面上用于与该半导体芯片粘接的粘接层及在另一个表面上具有用于与该布线层粘接的粘接层的三层结构缓冲层；
密封设于该半导体芯片的上述端子群与该布线层之间的连接部的密封材料；以及
与位于上述支承基板上的上述布线层连接的上述外部端子群为特征。B)一种半导体装置，其特征在于具有：
形成电路表面且在该表面上具有端子群的半导体芯片；
在该半导体芯片已形成电路的表面的反面侧形成并盖住该半导体芯片的侧面的支承基板；
在绝缘层表面上，具有在形成半导体芯片已形成电路的表面一侧直到到上述支承基板上都设有的，用于使上述端子群与外部端子群连接的布线的布线层；
设于该半导体芯片已形成电路面与该布线层之间，具有在有连续气泡的结构体的一个表面上用于与该半导体芯片粘接的粘接层而在另一个表面上具有用于与该布线层粘接的粘接层的三层结构缓冲层；
密封设于该半导体芯片的上述端子群与该布线层之间的连接部的密封材料；以及
配置于上述半导体芯片的面内和上述支承基板上的上述外部端子群为特征。
还有在上述各种半导体装置中，设于半导体芯片表面的上述端子群，也可以配置在半导体芯片形成电路的表面的中央部分的一个方向上，也可以配置在其表面的周边部分上。或者，也可以把上述外部端子群配置在半导体芯片的面内。
也可以在上述布线层上，在与上述半导体芯片上的上述端子群连接的所在位置上设置窗口。
或者，也可以在上述布线层中的延长布线上与设于上述半导体芯片上的上书端子群连接。
本发明还提供一种半导体装置用布线带，其特征在于具有：在绝缘层上有一端与半导体芯片上的端子连接且另一端与用于与封装基板连接的外部端子进行连接的布线的布线层，和粘接到设于该布线层的上述布线的表面上的缓冲层；在该缓冲层有连续气泡的结构体一个表面上具有用于与半导体芯片粘接的粘接层；以及在另一个表面上具有用于与该布线层粘接的粘接层的三层结构构成。
本发明的布线带，具有导体层即布线层、绝缘层和应力缓冲层，应力缓冲层具备由连续气泡结构体构成的中心层和设于中心层两面上的粘接层，整个应力缓冲层所占的中心厚度比率为0.2以上是理想的。
上述布线带中的连续气泡结构体可以作成为3维络合形成纤维状化合物的无纺布。
作为布线带的绝缘层，理想的是聚酰亚胺等的耐热性高，机械特性优良的工程塑料，导体层即布线是在金、铜、铝或这些金属的最外表面上施行镀金作成图形而形成。考虑到电气上的特性，该布线带除布线外，也可以形成接地层和电源层。
用于把封装基板和与之粘接的半导体装置电连接起来的外部端子是用加热法熔融，使之电连接的导电体。外部端子，在使用含有例如锡、铋、铅的焊料合金、银、铜或金，或者用除金以外的材料时使之以金被覆并形成球状，可以在加热熔融或不加热地接触，使其振动下，将半导体装置与封装基板电连接起来。除上述以外，也可以是作成钼、镍、铜、白金、钛的一种或其2种以上组合的合金，或者2种以上的多层膜结构的球状端子。
用于布线带和半导体装置的上述缓冲层上的粘接层既可以是热固化性树脂，也可以是热可塑性树脂。具体地说，可以由环氧、马来胺(maleimide)、苯酚、氰酸盐、酚醛、聚酰胺、聚酰亚胺、聚酰胺-亚胺、聚酯、聚烯烃、聚氨基甲酸脂等树脂或其混合物组成。除上述以外，还可以采用借助于加热、干燥、加压、光照射等法呈现粘接力的材料。并且，粘接层除上述化合物单体外，也可以浸含到布料状芯材之中，形成薄片状。
就具有上述半导体装置中连续气泡结构体和布线带中的中心层材料来说，虽然可以采用聚碳酸酯、聚酯、聚四氟乙烯、聚乙烯、聚丙烯、聚偏氟乙烯(polyvinylidene fluoride)、纤维素醋酸脂、聚砜、聚偏腈、聚酰胺、聚酰亚胺等化合物，但理想的是用含氟树脂。可以借助于照射采用这些材料的中子，用药物使之蚀刻的径迹蚀刻法、对结晶性聚合物边加热，边在可塑材料可塑之后延伸的延伸法、用随温度而溶解度不同的溶剂的熔融层分离法、在聚合物中混合无机盐、二氧化硅等使其成膜之后，只抽出无机盐、二氧化硅等的抽出法、在将聚合物、良溶剂、贫溶剂等混合成膜之后，只使良溶剂干燥的层转移法等的方法进行处理，作成形成了细孔的3维网孔结构体。无纺布就是滤过在溶剂中使上述化合物聚合成纤维状物并制作成片状。除上述以外就是若有通气性连续气泡体，也可以用作中心层。
通过在中心层的两侧涂布粘接层或粘附作成薄片状的粘接层，可以得到具有应力缓和机构的缓冲层或者三层的缓冲层。或者，在具有连续气泡结构体的两面上具有的张开的连续气泡结构体的孔中填充了粘接剂的粘接层作为层叠体也是可以的。已研究了中心层厚度比率与半导体装置封装时的可靠性之间的关系的结果，已经清楚，整个缓冲层厚度中，中心层厚度所占的比率在0.2以上是所希望的。
图1表示在整个缓冲层厚度中所占的中心层厚度比率与封装软溶时的不合格率之间的关系曲线图。横轴表示在将中心层1与粘接层2的厚度加在一起的缓冲层总厚度b中所占的中心层厚度a的比率(a/b)，纵轴表示封装软溶时不合格的发生率。准备多个将中心层与粘接层加在一起的整个厚度b采用各种缓冲层薄片为100μm、150μm、200μm的半导体装置封装试验体，并进行软溶试验。软溶试验是在温度85℃、相对湿度85％的环境中放置168小时使之不断吸入湿气的各个试验体，以升温速度5℃/秒升温到160℃，在160℃下保持60秒时间后，再以升温速度5℃/秒升温到240℃，在240℃下保持5秒时间之后，降温的试验。
从图1可以知道，中心层厚度比率在不足0.2前急剧增加不合格发生率。因此，本发明的半导体装置，使具有应力缓冲机构的缓冲层的中心层厚度大于0.2，可以飞跃性地提高半导体装置的封装可靠性。在封装软溶时即使加热已吸进湿气的半导体装置，由于存在该中心层释放了水蒸气压力，故防止了半导体装置的破坏，提高了封装可靠性。中心层的厚度为80~200μm是理想的。通过设定中心层厚度为80μm以上，就可以使与半导体芯片的端子连接的引线松弛，而不会断线。中心层厚度如果超过200μm，则缓冲效果下降。粘接层厚度在1-30μm范围是理想的。
如上述的那样，本发明的半导体装置中，在半导体芯片与布线层之间，设置具有在由连续气泡结构体构成的中心层(就是可以释放水蒸气压力的中心层)的两面上设有粘接层的3层结构构成的缓冲机构的缓冲层。进而，设定在整个缓冲层厚度中所占的中心层厚度比率为0.2以上。
根据本发明，借助于在半导体芯片与布线层之间设有缓冲层，因而缓和了半导体装置与封装基板之间的热应力。还有，由于采取用由连续气泡结构体构成的中心层和由粘接层的3层构成的缓冲层的办法，可以简化制造工序，故提高了大量生产率。由于在中心层中也可以不用热固化型的硅酮材料，所以在加热固化时可以防止半导体芯片受污染。另外，借助于由3维网孔结构等的多孔质构成的中心层，释放了封装软溶时的水蒸气压力，而不会发生布线层膨胀和剥离并可实现封装可靠性高的半导体装置。
还有，虽然也有与本发明的应力缓冲层类似的结构，已记述于如特开平2-49544号(EP 160439)公报和特开平4-363032号公报(EP 504669)，但特开平2-49544号的缓冲层是印制基板，而特开平4-363032号公报中所记述的缓冲层则与本发明半导体装置的结构完全不同。
下面，参照附图说明本发明的实施例。
[实施例1]
图2A、2B表示本发明一实施例的半导体装置，图2A是典型剖面图，图2B是底面图。按照以下工序制成这一半导体装置。对已带有环氧系粘接剂的宽38mm、厚度50μm的长条状聚酰胺薄膜3(宇部兴产制造)施行穿孔加工，形成用于与芯片连接的窗口(1.5mm×8mm)。接着，用150℃滚筒把厚度18μm的电解铜箔热压粘接在上述聚酰胺薄膜上。其次，在向上述压制延伸的铜箔上涂覆光敏抗蚀剂(东京应化制造：P-RS300S)后，在90℃下进行30分钟烘焙，对图形进行曝光显影形成了蚀刻掩模。其次，在40℃的氯化铁中对铜进行蚀刻，剥离抗蚀剂层，于是形成了铜布线。给该布线部分电镀金，就得到形成了镀金布线4的布线电路板。
另一方面，涂覆热可塑的聚醚酰胺亚胺清漆(日立化学公司制造：MH-1)，使之干燥，制作成形成了粘接层2的粘接薄片(缓冲层)，使得在用延伸法制作的厚度150μm具有3维网孔构造。该粘接薄片，在中心层上已沾附有大约10μm粘接剂。在用模具把该粘接薄片穿孔成规定形状后，在上述布线基板上在250℃下进行2秒钟热压而形成了布线带。
在该布线带上进行定位贴合，在250℃下用2秒钟把有铝制端子群的半导体芯片5粘附到电路形成面中央的一个方向上。其次，加上超声波把从布线层凸出的引线6连接到本身为半导体芯片端子的铝焊盘18上。用硅酮系密封材料7(东芝硅酮公司制：TSJ3150)密封连接端子部分，使其在150℃、4小时下加热固化。给布线层的外部端子连接部分涂上焊剂，安置直径0.6mm的易熔质焊球(Pb63∶Sn37)采用240℃、5秒钟的IR软溶加热法，形成焊球连接端子8。这样以来，制成的半导体装置，由于可从多孔质的缓冲层侧面释放出水蒸气，因此能抑制布线层起泡和剥离。另外，由于是热可塑性树脂的粘接层，故有短时间即能粘接的优点。另外，由于在布线层和缓冲层上设有窗口，可通过该窗口填充密封材料进行密封，故确实容易进行密封。进而，由于把从布线层凸出的引线直接连接到半导体芯片的端子上，故不需要使用新的连接件。另外，由于使用粘接薄片，故可随着简化制造工序，大量生产方面也优越。
在对用上述工艺制作的半导体芯片的表面内有焊球连接端子的半导体装置，在温度85℃、相对湿度85％的气氛中，进行48小时吸湿后，施行与取得图1数据时相同条件的软溶试验。并且，测定从形成缓冲层到粘附芯片所需的时间。进而，还评价了将引线连接到半导体芯片上时的焊接不合格率。将结果示于表1。而且未发生焊接不合格。
[实施例2]
图3是本发明一实施例的半导体装置的典型剖面图。按照以下工序，制成了该半导体装置。
对已带有环氧系粘接剂的宽38mm、厚度50μm的长条状聚酰亚胺薄膜3(宇部兴产制造)施行穿孔加工，形成用于与芯片连接的窗口(1.5mm×8mm)。接着，用150℃的滚筒把厚度18μm的电解铜箔加热压接在上述聚酰亚胺薄膜上。其次，在向上述压制延伸的铜箔上涂覆光敏抗蚀剂(东京应化公司制造：P-RS300S)后，在90℃下进行30分钟烘焙，对图形进行曝光显影形成了蚀刻掩模。其次，在40℃的氯化铁中对铜进行蚀刻，剥离抗蚀剂层，于是形成了铜布线。给该布线部分电镀金，就形成了镀金布线4。
在已形成了这种图形的布线基板上，在用层转移法制作的有3维网孔结构的聚酰亚胺的中心层(厚度120μm)1的两个面上各涂覆30μm在丁酮溶剂中溶解热固化性的环氧树脂(油化制品公司制造：YX-4000)并加入正甲酚酚醛树脂制造的固化剂(明和化成公司制造：H-1)，配合由二氧化硅制造的微小填料(日本Aerosil公司制造：R974)、丁腈丁二烯橡胶(日本合成橡胶公司：XER-91)和三苯基磷化氢组成的环氧固化催化剂(和光纯药公司：TPP)的漆并使其干燥，制作成30μm的薄片后，用滚筒层叠机与中心层粘合并用模具把形成了粘接层2的粘接薄片穿孔成规定形状后，在120℃经2秒钟加热压接形成缓冲层。
在120℃经2秒钟，把在电路形成面周边部分有端子群的半导体芯片5粘附到该粘接薄片上，进行定位贴合。其次，加超声波，将从布线层凸出的引线6连接到半导体芯片的铝焊盘上。用环氧系的密封材料7(日立化学公司制造：RC021C)密封连接端子部分，并使其在80℃经30分钟、150℃经4小时加热固化。给布线层的焊球连接部涂上焊剂，安置直径0.6mm的易熔质焊球(Pb63∶Sn37)，采用240℃、5秒钟的IR软溶加热法，形成焊球连接端子8。这样的半导体装置，除已在实施例1中说过的效果外，由于在缓冲层的粘接剂中用了热固化型树脂，故具有可在比较低的温度下粘接于半导体芯片上的效果。
在对用上述工艺制成的半导体装置，在温度85℃、相对湿度85％的气氛中，进行48小时吸湿后，施行与取得图1数据时相同条件的软溶试验。并且，测定从形成缓冲层到粘附芯片所需的时间。进而，还评价了将引线连接到半导体芯片上时的焊接不合格率。将结果示于下述表1。
[实施例3]
图4A、4B表示本发明一实施例的半导体装置，图4A是典型剖面图，图4B是其底面图。用以下工序来制作这种半导体装置。
对已带有环氧系粘接剂的宽38mm、厚度50μm的长条状聚酰亚胺薄膜3(宇部兴产制造)施行穿孔加工，形成4个用于与芯片连接的窗口(1.5mm×8mm)。接着，用150℃的滚筒把厚度18μm的电解铜箔加热压接在上述聚酰亚胺薄膜上。其次，在向上述压制延伸的铜箔上涂覆光敏抗蚀剂(东京应化公司制造：P-RS300S)后，在90℃下进行30分钟烘焙，对图形进行曝光显影并形成了蚀刻掩模。其次，在40℃的氯化铁中对铜进行蚀刻，剥离抗蚀剂层，于是形成了铜布线。给该布线部分电镀金，就形成了镀金布线4。
在已形成了这种图形的布线基板上，在用湿式方法制作的聚酰亚胺无纺布的中心层(厚度120μm)1的两个面上各涂覆30μm在丁酮溶剂中溶解热固化性的环氧树脂(油化制品公司制造，YX-4000)并加入固化剂(明和化成公司制造：H-1)，配合由二氧化硅制造的微小填料(日本Aerosil公司制造，R974)、丁腈丁二烯橡胶(日本合成橡胶公司，XER-91)和催化剂(和光纯药公司：TPP)的漆并使其干燥，并把形成了粘接层2的粘接薄片，用模具穿孔成规定形状后，在120℃经2秒钟加热压接，形成布线带。
在120℃经2秒钟，把在电路形成面周边部分有端子群的半导体芯片5粘附到该布线带上，进行定位贴合。进而，半导体支承基板9也以同样的条件进行粘附。其次，加超声波，将从布线层凸出的引线6连接到半导体芯片的铝焊盘上。用环氧系的密封材料7(东芝公司制造：TSJ3150)密封连接端子部分，并使其在150℃经4小时加热固化。给布线层的焊球连接部涂上焊剂，安置直径0.6mm的易熔质焊球(Pb63∶Sn37)，采用240℃经5秒钟的IR软溶加热法而形成焊球连接端子8。
在对在用上述工艺制成的半导体芯片的表面外具有焊球连接端子的半导体装置，在温度85℃、相对湿度85％的气氛中，进行48小时吸湿后，施行与取得图1数据时相同条件的软溶试验。并且，测定从形成缓冲层到粘附芯片所需的时间。进而，还评价了将引线连接到半导体芯片上时的焊接不合格率。将结果示于下述表1。
[实施例4]
图5是本发明一实施例的半导体装置的典型剖面图。用以下工序来制作这种半导体装置。
对已带有环氧系粘接剂的宽38mm、厚度50μm的长条状聚酰亚胺薄膜3(宇部兴产制造)施行穿孔加工，形成4个用于与芯片连接的窗口(1.5mm×8mm)。接着，用150℃的滚筒把厚度18μm的电解铜箔加热压接在上述聚酰亚胺薄膜上。其次，在向上述压制延伸的铜箔上涂覆光敏抗蚀剂(东京应化公司制造：P-RS300S)后，进行90℃/30分钟烘焙，对图形进行曝光显影并形成了蚀刻掩模。其次，在40℃的氯化铁中对铜进行蚀刻，剥离抗蚀剂层，于是形成了铜布线。给该布线部分电镀金，就形成了镀金布线4。
在已形成了这种图形的布线基板上，在用延伸法制成的具有3维结构的聚四氟乙烯的中心层(厚度120μm)1的两个面上用与中心层同样的方法制成的具有3维结构的30μm聚四氟乙烯上，浸含有在丁酮溶剂中溶解环氧树脂(油化制品公司制造，YX-4000)，并加入固化剂(明和化成公司制造：H-1)，配合催化剂(和光纯药公司：TPP)的漆并使其干燥，借助于滚筒层叠机把作成的粘接层粘合于中心材料上，将已形成粘接层2的粘接薄片，用模具穿孔成规定形状后，在120℃经2秒钟加热压接，形成布线带。
在120℃经2秒钟，把在电路形成面周边部分有端子群的半导体芯片5粘附到该布线带上，进行定位贴合。进而，半导体支承基板9也以同样的条件进行粘附。其次，加超声波，将从布线层凸出的引线6连接到半导体芯片的铝焊盘上。用环氧系的密封材料7(日立化学公司制造：RC0251C)密封连接端子部分，并使其在150℃经4小时加热固化。给布线层的焊球连接部涂上焊剂，安置直径0.6mm的易熔质焊球(Pb63∶Sn37)，采用240℃经5秒钟的IR软溶加热法而形成焊球连接端子8。
在对在用上述工艺制成的半导体芯片的表面外具有焊球连接端子的半导体装置，在温度85℃、相对湿度85％的气氛中，进行48小时吸湿后，施行与取得图1数据时相同条件的软溶试验。并且，测定从形成缓冲层到粘附芯片所需的时间。进而，还评价了将引线连接到半导体芯片上时的焊接不合格率。将结果示于下述表1。
[实施例5]
通过以下的工序作成本发明的布线带。在图6A~6F中，示出其工序略图。
a、在带有环氧系粘接剂的宽38mm、厚度50μm的长条状聚酰亚胺薄膜3(宇部兴产制造)施行穿孔加工，形成用于与芯片连接的窗口(图6A)。
b、在上述聚酰乙胺薄膜3上，用150℃的滚筒加热压接厚度18μm的电解铜箔10(图6B)。
c、在上述延压铜箔上涂覆光敏抗蚀剂11(东京应化公司制造：P＝RS300S)之后，进行90℃经30分钟烘焙(图6C)。
d、曝光显影图形，形成了蚀刻掩模(图6D)。
e、在40℃的氯化铁中对铜进行蚀刻，剥离抗蚀剂层，形成铜布线，给该布线最上表面上电镀金，形成了镀金布线4(图6E)。
f、在使已形成这种图形的布线带12定位层叠后，固定于加热到250℃的工作台17上，用模具14~15，把在用延伸法制成的150μm厚聚四氟乙烯树脂纤维状布中浸含聚醚酰胺亚胺并干燥而形成的长条应力缓冲粘接薄膜13，穿孔成规定形状，进行1秒钟加热压接，形成了应力缓冲层16(图6F)。
[比较例1]
在厚度150μm的聚酰亚胺薄膜的中心层的两个面上，采用具有与实施例1同样的粘接层(厚度30μm)的应力缓冲层，并用与实施例1相同的方法制成半导体装置。在温度85℃、相对湿度85％的气氛中，使该半导体装置进行48小时吸湿后，施行与取得图1数据时相同条件的软溶试验。并且，测定从形成缓冲层到粘附芯片所需的时间。进而，还评价了将引线连接到半导体芯片上时的焊接不合格率。将结果示于下述表1。
[比较例2]
采用用实施例2的粘接层作为缓冲层，制作150μm的薄片，并用与实施例2相同的方法制成半导体装置。在温度85℃、相对湿度85％的气氛中，进行48小时吸湿后，施行与取得图1数据时相同条件的软溶试验。并且，测定从形成缓冲层到粘附芯片所需的时间。进而，还评价了将引线连接到半导体芯片上时的焊接不合格率。将结果示于下述表1。
[比较例3]
在与实施例1同样的布线层上叠加金属掩模，使用聚氯脂橡胶滚子印刷粘度900Pa.s的液状附加型硅酮弹性体(东芝硅酮公司制造：TSE322)，并在150℃固化1小时，形成了厚度150μm的缓冲层。在该缓冲层上用丝网印刷法，在以30μm的厚度涂覆硅酮系粘接材料后，进行定位叠合，并以180°经C1分钟粘附上半导体芯片。加上超声波，将从布线层凸出的引线连接到半导体芯片的铝焊盘上。用环氧系的密封材料7(东芝硅酮公司制造：TSJ3150)密封连接端子部分，并使其在150℃经4小时加热固化。给布线层的焊球连接部涂上焊剂，安置直径0.6mm的易熔质焊球(Pb63∶Sn37)，采用240℃经5秒钟的IR软溶加热法而形成了焊球连接端子。
在对用以上工艺制成的半导体装置，在温度85℃、相对湿度85％的气氛中，进行48小时吸湿后，施行与取得图1数据时相同条件的软溶试验。并且，测定从形成缓冲层到粘附芯片所需的时间。进而，还评价了将引线连接到半导体芯片上时的焊接不合格率。将结果示于下述表1。
[表1]
  封装软溶时不合格发生率(不合格/实施数)   从形成缓冲层到粘附芯片所需时间   引线与焊盘的焊接不合格率(不合格率/实施数)
  实施例1     0/30     10     0/100
  实施例2     0/30     10     0/100
  实施例3     0/30     10     0/100
  比较例1     28/30     10     0/100
  比较例2     29/30     10     0/100
  比较例3     0/30  80+固化时间(1h)     65/100
上述各实施例所示的本发明的半导体装置，与比较例3的半导体装置相比，由于没有造成引线污染，故焊接不合格率低。并且，工艺处理时间也短。另外，与比较例1、2的举导体装置一样通过软溶试验没有不良情况发生。
具有本发明的应力缓冲弹性体层的半导体装置，由于缓冲层的中心层具有连续气泡结构或3维网孔结构，所以封装软溶时发生的水蒸气压力通过该中心层得以释放，而且在封装时不会发生布线部分的膨胀和破裂。

Claims (23)

1、一种半导体装置，其特征在于具有：
形成电路表面的该表面上具有端子群的半导体芯片；
设于已形成该半导体芯片的电路面一侧，在绝缘层表面上的具有用于使上述端子群与外部端子群连接的布线的布线层；
设于已形成该半导体芯片的电路面与该布线层之间，设有在具有连续气泡的结构体的一表面上具有用于与该半导体芯片粘接的粘接层和在另一表面上具有用于与该布线层粘接的粘接层的三层结构的缓冲层；
密封设于该半导体芯片上的上述端子群与该布线层之间的连接部的密封材料；以及
已与该布线层连接的上述外部端子群。
2、根据权利要求1所述的半导体装置，其特征是，上述缓冲层由在具有上述连续气泡结构体的表面上粘合上述两层粘接层的叠层体构成。
3、根据权利要求1所述的半导体装置，其特征是，上述缓冲层由在具有连续气泡结构体的两面上，粘合已在具有连续气泡结构体的孔中填充了粘接剂的粘接层的叠层构成。
4、根据权利要求1所述的半导体装置，其特征是，上述缓冲层中的具有上述连续气泡的结构体是具有3维网孔构成的多孔质体。
5、根据权利要求1所述的半导体装置，其特征是，上述缓冲层中的具有上述连续气泡的结构体是纤维3维络合而成的无纺布。
6、根据权利要求1所述的半导体装置，其特征是，上述缓冲层中的具有上述连续气泡的结构体由含氟树脂构成。
7、根据权利要求1所述的半导体装置，其特征是，上述缓冲层中的粘接层用热固化树脂而构成。
8、根据权利要求1所述的半导体装置，其特征是，上述缓冲层中的粘接层用热可塑树脂而构成。
9、根据权利要求1所述的半导体装置，其特征是，设于上述半导体芯片表面的上述端子群配置在形成该半导体芯片的电路表面的中央部分的一个方向上。
10、根据权利要求1所述的半导体装置，其特征是，设于上述半导体芯片表面的上述端子群配置在形成该半导体芯片的电路表面的周边部分上。
11、根据权利要求1所述的半导体装置，其特征是，在上述布线层上，在与上述半导体芯片上的上述端子群连接处设有窗口。
12、根据权利要求1所述的半导体装置，其特征是，在上述布线层中的布线延长出来与设于上述半导体芯片的上述端子群连接。
13、根据权利要求1所述的半导体装置，其特征是，在与形成上述半导体芯片电路的表面相反一侧上具有半导体支承基板。
14、根据权利要求1所述的半导体装置，其特征是，在整个上述缓冲层的厚度中所占有的上述连续气泡结构体厚度的比率是0.2以上。
15、根据权利要求1所述的半导体装置，其特征是，在上述半导体芯片的表面内配置有上述外部端子群。
16、一种半导体装置，其特征在于具有：
形成电路表面的该表面上具有端子群的半导体芯片；
在已形成该半导体芯片的电路面的相反一侧表面上形成并盖住该半导体芯片侧面的支承基板；
在绝缘层表面上，具有在形成该半导体芯片电路的表面一侧直到上述支承基板都设有的，用于使上述端子群与外部端子群连接的布线的布线层；
设于已形成该半导体芯片的电路表面、上述支承基板和该布线层之间，具有在有连续气泡的结构体的一表面上具有用于与该半导体芯片粘接的粘接层和在另一表面上具有用于粘接该布线层的粘接层的三层结构的缓冲层；
密封设于该半导体芯片上的上述端子群与该布线层之间的连接部的密封材料；以及
已与位于上述支承基板的上述布线层连接的上述外部端子群。
17、一种半导体装置，其特征是，具备：
在具有形成电路表面的该表面上具有端子群的半导体芯片；
覆盖已形成该半导体芯片的电路面的相反一侧表面和该半导体芯片侧面的支承基板；
在绝缘层表面上，具有在形成该半导体芯片电路的表面一侧直到上述支承基板都设有的，用于使上述端子群与外部端子群连接的布线的布线层；
设于已形成该半导体芯片的电路表面、上述支承基板和该布线层之间，具有在有连续气泡的结构体的一表面上具有用于与该半导体芯片粘接的粘接层和在另一表面上具有用于粘接该布线层的粘接层的三层结构的缓冲层；
密封设于该半导体芯片上的上述端子群与该布线层之间的连接部的密封材料；以及
在上述半导体的芯片的表面内和上述支承基板上配置有上述外部端子群。
18、根据权利要求16所述的半导体装置，其特征是，上述半导体芯片上的上述端子群，配置在形成该半导体芯片电路表面的周边部分。
19、根据权利要求17所述的半导体装置，其特征是，上述半导体芯片上的上述端子群，配置在形成该半导体芯片电路表面的周边部分。
20、一种半导体装置用布线带，其特征是，具有在绝缘层上具有一端与半导体芯片上的端子连接且另一端与用于与封装基板连接的外部端子进行连接的布线的布线层，和粘接到设于该布线层的上述布线的表面上的缓冲层；以及在该缓冲层具有连续气泡的结构体的一表面上具有用于与半导体芯片粘接的粘接层，和在另一表面上具有用于与该布线层粘接的粘接层的三层结构构成。
21、根据权利要求20所述的布线带，其特征是，在整个上述缓冲层的厚度中所占有的上述连续气泡结构体的比率是0.2以上。
22、根据权利要求20所述的布线带，其特征是，上述缓冲层由在具有上述连续气泡结构体的表面上粘合上述两层粘接层的叠层体构成。
23、根据权利要求20所述的布线带，其特征是，上述缓冲层由在具有连续气泡结构体的两面上，粘合已向具有连续气泡结构体的孔中填充了粘接剂的粘接层的叠层构成。
CNB981029736A 1997-06-06 1998-06-06 半导体装置和用于半导体装置的布线带 Expired - Fee Related CN1146985C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP14910697A JP3639088B2 (ja) 1997-06-06 1997-06-06 半導体装置及び配線テープ
JP149106/1997 1997-06-06
JP149106/97 1997-06-06

Publications (2)

Publication Number Publication Date
CN1207583A true CN1207583A (zh) 1999-02-10
CN1146985C CN1146985C (zh) 2004-04-21

Family

ID=15467836

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB981029736A Expired - Fee Related CN1146985C (zh) 1997-06-06 1998-06-06 半导体装置和用于半导体装置的布线带

Country Status (8)

Country Link
US (3) US6433440B1 (zh)
EP (1) EP0883180B1 (zh)
JP (1) JP3639088B2 (zh)
CN (1) CN1146985C (zh)
DE (1) DE69838696T2 (zh)
MY (1) MY119817A (zh)
SG (1) SG75846A1 (zh)
TW (1) TW421861B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101099382B (zh) * 2004-11-12 2011-08-17 松下电器产业株式会社 数字电视接收机用电路模块
CN113437026A (zh) * 2020-03-23 2021-09-24 株式会社东芝 半导体装置

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3639088B2 (ja) * 1997-06-06 2005-04-13 株式会社ルネサステクノロジ 半導体装置及び配線テープ
US6890796B1 (en) * 1997-07-16 2005-05-10 Oki Electric Industry Co., Ltd. Method of manufacturing a semiconductor package having semiconductor decice mounted thereon and elongate opening through which electodes and patterns are connected
JPH1140694A (ja) * 1997-07-16 1999-02-12 Oki Electric Ind Co Ltd 半導体パッケージおよび半導体装置とその製造方法
DE19923467B4 (de) 1999-05-21 2004-11-11 Infineon Technologies Ag Halbleitermodul mit mehreren Halbleiterchips und leitender Verbindung mittels flexibler Bänder zwischen den Halbleiterchips
JP2001085565A (ja) * 1999-09-17 2001-03-30 Hitachi Ltd 半導体装置およびその製造方法
DE10003670A1 (de) * 2000-01-28 2001-08-09 Wichmann Workx Ag Information Halbleiterbauelement
DE10014304B4 (de) * 2000-03-23 2007-08-02 Infineon Technologies Ag Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10014305C2 (de) 2000-03-23 2002-02-07 Infineon Technologies Ag Elektronisches Bauteil mit einer Vielzahl von Kontakthöckern
US6617674B2 (en) * 2001-02-20 2003-09-09 Dow Corning Corporation Semiconductor package and method of preparing same
JP2002252304A (ja) * 2001-02-23 2002-09-06 Toshiba Corp 半導体装置およびこれに用いられる支持基板
JP2003003134A (ja) 2001-06-20 2003-01-08 Japan Gore Tex Inc Ｉｃチップ接着用シートおよびｉｃパッケージ
TW582100B (en) * 2002-05-30 2004-04-01 Fujitsu Ltd Semiconductor device having a heat spreader exposed from a seal resin
DE10250778B3 (de) * 2002-10-30 2004-03-04 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zum Bestücken eines Schaltungsträgers beim Herstellen des elektronischen Bauteils
KR100630684B1 (ko) * 2004-06-08 2006-10-02 삼성전자주식회사 솔더 접합 신뢰도(ｓｊｒ)를 높일 수 있는 인쇄회로기판및 이를 이용한 반도체 패키지 모듈
US7786591B2 (en) 2004-09-29 2010-08-31 Broadcom Corporation Die down ball grid array package
KR100666919B1 (ko) * 2005-12-20 2007-01-10 삼성전자주식회사 반도체 패키지용 접착 시트, 이를 포함하는 반도체 소자,이를 포함하는 멀티 스택 패키지, 반도체 소자의 제조 방법및 멀티 스택 패키지의 제조 방법
US20070287022A1 (en) * 2006-06-07 2007-12-13 Honeywell International, Inc. Intumescent paint coatings for inhibiting tin whisker growth and methods of making and using the same
JP5028968B2 (ja) * 2006-11-17 2012-09-19 日立電線株式会社 半導体装置、積層型半導体装置およびインターポーザ基板
US20090001599A1 (en) * 2007-06-28 2009-01-01 Spansion Llc Die attachment, die stacking, and wire embedding using film
KR20090042574A (ko) * 2007-10-26 2009-04-30 삼성전자주식회사 반도체 모듈 및 이를 구비하는 전자 장치
US8004072B2 (en) * 2008-10-15 2011-08-23 Qimonda Ag Packaging systems and methods
JP2010272680A (ja) * 2009-05-21 2010-12-02 Elpida Memory Inc 半導体装置
TWI406376B (zh) * 2010-06-15 2013-08-21 Powertech Technology Inc 晶片封裝構造
CN102790034A (zh) * 2011-05-17 2012-11-21 飞思卡尔半导体公司 具有散热器的半导体器件
US8476111B2 (en) * 2011-06-16 2013-07-02 Stats Chippac Ltd. Integrated circuit packaging system with intra substrate die and method of manufacture thereof

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0249544A (ja) 1988-08-11 1990-02-19 Nonogawa Shoji:Kk イチョウ成分含有飲食物
JP3061059B2 (ja) * 1989-08-07 2000-07-10 ジャパンゴアテックス株式会社 Ｉｃパッケージ
US5237205A (en) * 1989-10-02 1993-08-17 Advanced Micro Devices, Inc. Ground plane for plastic encapsulated integrated circuit die packages
JPH03177376A (ja) * 1989-12-04 1991-08-01 Japan Gore Tex Inc セラミック基板
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
EP0504634A3 (en) * 1991-03-08 1994-06-01 Japan Gore Tex Inc Resin-sealed semiconductor device containing porous fluorocarbon resin
JP2927982B2 (ja) 1991-03-18 1999-07-28 ジャパンゴアテックス株式会社 半導体装置
JP3218542B2 (ja) * 1991-07-02 2001-10-15 ジャパンゴアテックス株式会社 電子回路基板及び半導体チップキャリヤー用シート
JPH0584861A (ja) * 1991-09-30 1993-04-06 Japan Gore Tex Inc シリコーン樹脂を使用した複合材料
TW258829B (zh) 1994-01-28 1995-10-01 Ibm
JPH07245471A (ja) 1994-03-06 1995-09-19 Yokogawa Hewlett Packard Ltd プリント回路基材および電気接続構造
TW294702B (zh) * 1994-03-08 1997-01-01 Sumitomo Bakelite Co
CN1516251A (zh) * 1994-03-18 2004-07-28 �������ɹ�ҵ��ʽ���� 半导体组件的制造方法及半导体组件
JP2595909B2 (ja) 1994-09-14 1997-04-02 日本電気株式会社 半導体装置
JPH09115963A (ja) 1995-10-18 1997-05-02 Hitachi Ltd 配線テープおよび半導体装置
KR0179802B1 (ko) * 1995-12-29 1999-03-20 문정환 반도체 패키지
JP2891665B2 (ja) 1996-03-22 1999-05-17 株式会社日立製作所 半導体集積回路装置およびその製造方法
KR100196285B1 (ko) * 1996-04-18 1999-06-15 윤종용 폴리이미드의 불완전 경화 상태를 이용한 리드 온 칩형 반도체 칩 패키지의 리드와 반도체 칩 부착 방법
JP3703568B2 (ja) 1996-06-28 2005-10-05 ジャパンゴアテックス株式会社 Ｉｃチップ接着用シートおよびｉｃパッケージ
JPH1081857A (ja) 1996-09-05 1998-03-31 Hitachi Cable Ltd 両面接着テープ、リードフレーム及び集積回路装置
JPH1098072A (ja) 1996-09-20 1998-04-14 Hitachi Ltd 半導体装置及びその製造方法
JPH10110057A (ja) * 1996-10-08 1998-04-28 Bridgestone Corp ミクロ多孔体の製造方法
US5866949A (en) 1996-12-02 1999-02-02 Minnesota Mining And Manufacturing Company Chip scale ball grid array for integrated circuit packaging
US5973389A (en) * 1997-04-22 1999-10-26 International Business Machines Corporation Semiconductor chip carrier assembly
JP3639088B2 (ja) * 1997-06-06 2005-04-13 株式会社ルネサステクノロジ 半導体装置及び配線テープ
KR100211421B1 (ko) * 1997-06-18 1999-08-02 윤종용 중앙부가 관통된 플렉서블 회로기판을 사용한 반도체 칩 패키지
US5800758A (en) 1997-09-16 1998-09-01 Kimberly-Clark Worldwide, Inc. Process for making microporous films with improved properties

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101099382B (zh) * 2004-11-12 2011-08-17 松下电器产业株式会社 数字电视接收机用电路模块
CN113437026A (zh) * 2020-03-23 2021-09-24 株式会社东芝 半导体装置

Also Published As

Publication number Publication date
TW421861B (en) 2001-02-11
DE69838696D1 (de) 2007-12-27
MY119817A (en) 2005-07-29
US7038325B2 (en) 2006-05-02
CN1146985C (zh) 2004-04-21
EP0883180A2 (en) 1998-12-09
SG75846A1 (en) 2000-10-24
EP0883180B1 (en) 2007-11-14
JP3639088B2 (ja) 2005-04-13
US20020158343A1 (en) 2002-10-31
DE69838696T2 (de) 2008-03-06
US6433440B1 (en) 2002-08-13
US20040195702A1 (en) 2004-10-07
EP0883180A3 (en) 1999-10-27
JPH10340968A (ja) 1998-12-22

Similar Documents

Publication Publication Date Title
CN1146985C (zh) 半导体装置和用于半导体装置的布线带
KR100670751B1 (ko) 반도체장치, 반도체 웨이퍼, 반도체 모듈 및 반도체장치의 제조방법
USRE37840E1 (en) Method of preparing a printed circuit board
CN1255867C (zh) 用于微电子封装制造的方法
US8188585B2 (en) Electronic device and method for producing a device
US20060087020A1 (en) Semiconductor device and method for producing the same
CN1274474A (zh) 集成电路封装用的芯片级球形格栅阵列
CN1235275C (zh) 半导体模块及制造半导体模块的方法
US7791120B2 (en) Circuit device and manufacturing method thereof
CN1352804A (zh) 高密度电子封装及其制造方法
CN1239589A (zh) 集成电路封装用的芯片级球形格栅阵列
JP2004363434A (ja) 電子回路装置およびその製造方法
WO2014063281A1 (en) Semiconductor device including stacked bumps for emi/rfi shielding
JPH088354A (ja) 半導体装置およびその製法
CN1146984C (zh) 半导体封装用芯片支持基片、半导体装置及其制造方法
US6812125B1 (en) Substrate for semiconductor packaging
US20020139570A1 (en) Compliant multi-layered circuit board for pbga applications
JP3314142B2 (ja) 半導体パッケージの製造方法
JP4452964B2 (ja) 半導体搭載用基板の製造法並びに半導体パッケージの製造法
JP3247638B2 (ja) 半導体パッケ−ジ用チップ支持基板、半導体装置及び半導体装置の製造法
KR100567677B1 (ko) 반도체장치및반도체장치용배선테이프
JP3826458B2 (ja) ダイボンディング材を接着する方法
JPH10163256A (ja) 半導体装置用チップ支持基板
JP4473668B2 (ja) 半導体装置およびその製造方法
JPH10178127A (ja) 電子部品及びその製造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER OWNER: HITACHI,LTD.

Effective date: 20131231

Owner name: SHINDO COMPANY LTD.

Free format text: FORMER OWNER: HITACHI CABLE CO., LTD.

Effective date: 20131231

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20131231

Address after: Kawasaki, Kanagawa, Japan

Patentee after: Renesas Electronics Corp.

Patentee after: SHINDO Co.,Ltd.

Address before: Kawasaki, Kanagawa, Japan

Patentee before: Renesas Electronics Corp.

Patentee before: Hitachi Cable Co.,Ltd.

Effective date of registration: 20131231

Address after: Kawasaki, Kanagawa, Japan

Patentee after: Renesas Electronics Corp.

Patentee after: Hitachi Cable Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Hitachi, Ltd.

Patentee before: Hitachi Cable Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040421

Termination date: 20160606

CF01 Termination of patent right due to non-payment of annual fee