CN1207792C - 利用金属诱导横向结晶的多栅薄膜晶体管及其制造方法 - Google Patents

利用金属诱导横向结晶的多栅薄膜晶体管及其制造方法 Download PDF

Info

Publication number
CN1207792C
CN1207792C CNB021578117A CN02157811A CN1207792C CN 1207792 C CN1207792 C CN 1207792C CN B021578117 A CNB021578117 A CN B021578117A CN 02157811 A CN02157811 A CN 02157811A CN 1207792 C CN1207792 C CN 1207792C
Authority
CN
China
Prior art keywords
semiconductor layer
film
film transistor
thin
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB021578117A
Other languages
English (en)
Other versions
CN1431718A (zh
Inventor
苏宇永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of CN1431718A publication Critical patent/CN1431718A/zh
Application granted granted Critical
Publication of CN1207792C publication Critical patent/CN1207792C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明公开了一种利用金属诱导横向结晶的多栅薄膜晶体管及其制造方法。该多栅薄膜晶体管能够不增大尺寸地使多栅金属化。该薄膜晶体管具有ㄈ形、E形、已形或它们的组合的形状形成在绝缘衬底上的半导体层；和配备有一个或多个与半导体层相交的栅电极，半导体层包括：与栅电极相交的两个或多个主体部分；和与每个相邻的主体部分连结的一个或多个连结部分，其中在栅电极中覆盖半导体层的部分充当多栅，并且MILC表面形成在半导体层中不与栅电极相交的部分上。

Description

利用金属诱导横向结晶的 多栅薄膜晶体管及其制造方法
相关申请
本申请要求享有2001年12月19日提交的韩国申请第2001-81446号的优先权，该申请在此引为参考。
技术领域
本发明涉及一种利用金属诱导横向结晶(以下称作“MILC”)的薄膜晶体管及其制造方法，并尤其涉及一种多栅TFT及其制造方法，通过去除沟道区中的MILC表面而防止缺陷，并通过不增大面积地使多栅金属化而减少漏电流。
背景技术
用作TFT的半导体层的多晶硅膜是通过在衬底上沉积非晶硅膜之后对沉积的非晶硅膜结晶而形成的。将非晶硅膜结晶成多晶硅膜的方法包括固相结晶(SPC)、准分子激光器退火(ELA)、金属诱导横向结晶(MILC)等。SPC工艺的问题在于高结晶温度和长处理时间，而ELA工艺的问题在于由于激光不稳定性所致的时间和空间不均匀性。虽然MILC工艺使用普通的热处理设备而具有较低的处理温度和较短的处理时间等优点，但它的问题在于由MILC工艺制备的器件的漏电流大于由其它结晶法制备的器件的漏电流。
美国专利US5,773,327公开了一种利用MILC工艺制备TFT的方法。在US5,773,327中公开的制备TFT的方法需要额外的掩模工艺以形成MILC区域，并且沟道区中MILC表面的存在成为TFT的缺陷。MILC表面是指通过MILC技术在相反方向生长的两个多晶硅表面遇合的部分。
另一方面，还有一个问题在于因为多栅的尺寸增大，所以结晶的时间延长，并且在把多栅用于控制漏电流的情况下，MILC的金属层之间的间隔尺寸增大。
发明内容
因此，本发明的一个目的在于提供一种能够实现多栅而不增大其尺寸的TFT及其制造方法。
本发明的另一目的在于提供一种能够减少漏电流的多栅TFT及其制造方法。
本发明的另一目的在于提供一种利用每个单独的多沟道层的多栅TFT及其制造方法。
本发明的另一目的在于提供一种利用MILC工艺的多栅TFT及其制造方法，其中MILC表面存在于沟道层的外部。
本发明的另一目的在于提供一种利用能够减少掩模工艺的MILC工艺制造多栅TFT的方法。
通过下面的描述或对本发明的实施，本发明的其它目的和优点将变得更加清晰或显而易见。
本发明的前述及其它目的可以通过提供一种利用MILC工艺的薄膜晶体管而实现，其中该薄膜晶体管包括：一个以ㄈ形、E形、己形或它们的组合的形状形成在绝缘衬底上的半导体层；和一个与半导体层相交的栅电极，其中半导体层在不与栅电极相交部位有一个MILC表面。
半导体层包括：与栅电极相交的两个或多个主体部分；和与每个相邻的主体部分连结的两个或多个连结部分，其中半导体层中与栅电极相交的部位充当沟道区。
栅电极配备有一个或多个与半导体层相交的狭槽，其中与半导体层的沟道区重叠的部位充当多栅。
本发明的前述及其它目的还可以通过提供一种利用MILC工艺的薄膜晶体管实现，该薄膜晶体管包括：多个半导体层，彼此相邻地形成在一个绝缘衬底上；和一个栅电极，配备有一个或多个与多个半导体层相交的狭槽，其中MILC表面不存在于多个半导体层中。
本发明的前述及其它目的还可以通过提供一种利用MILC工艺制造多栅薄膜晶体管的方法，方法包括：在绝缘衬底上形成一个ㄈ形、E形、己形或它们的组合的形状的非晶硅膜；在衬底的前表面上形成一个栅极绝缘膜；在栅极绝缘膜上形成一个栅电极，使得栅电极与非晶硅膜相交；在衬底的前表面上形成一个层间绝缘膜，层间绝缘膜上配置有暴露非晶硅膜两侧边缘的接触孔；形成一个金属层，该金属层通过接触孔接触非晶硅膜的暴露部位；形成一个半导体层，该半导体层包括一个通过利用MILC工艺使非晶硅膜结晶的多晶硅膜；和形成经接触孔接触半导体层的源和漏电极。
本发明的前述及其它目的也可以通过提供一种利用MILC工艺制造多栅薄膜晶体管的方法而实现，方法包括：利用MILC工艺在绝缘衬底上形成具有相邻的多晶硅膜的多个半导体层；形成一个配备有与多个半导体层相交的一个或多个狭槽的栅电极；形成接触孔，使得多个半导体层的两个边缘的每一个被暴露；同时形成接触多个半导体层的一个暴露的侧边缘的源和漏电极；和形成一条线路，用于连结多个半导体层的其它暴露的侧边缘与待接触的多个半导体层。
附图说明
通过下面参照附图对优选实施例的详细描述，本发明的各个目的将变得更佳清晰，其中：
图1A～1D是根据本发明的实施例利用MILC工艺制造多栅TFT的方法截面图；
图2A～2D是根据图1A～1D的实施例利用MILC工艺制造多栅TFT的方法平面图；
图3A～3F是根据本发明的另一实施例利用MILC工艺制造多栅TFT的方法截面图；
图4A～4F是根据图3A～3D的实施例利用MILC工艺制造多栅TFT的方法平面图；
图5A～5D是根据本发明的又一实施例利用MILC工艺制造四重栅极TFT的方法截面图；
图6A～6D是根据图5A～5D所示的实施例利用MILC工艺制造四重栅极TFT的方法平面图；
图7是根据本发明的另一实施例利用MILC工艺的多栅TFT中多栅的结构示图；
图8A～8C是根据本发明的另一实施例利用MILC工艺制造多栅TFT的方法平面图；
图9A～9C是根据本发明的另一实施例利用MILC工艺制造多栅TFT的方法平面图；
图10是根据本发明实施例的多栅TFT中漏电流特性示图。
具体实施方式
下面参考附图对本发明的实施例做详细的描述，其中对所有相同的元件采用相同的附图标记。下面描述实施例以对本发明进行解释。
图1A～1D是根据本发明的实施例利用MILC工艺制造多栅TFT的方法截面图，图2A～2D是根据图1A～1D的实施例利用MILC工艺制造多栅TFT的方法平面图，而图1A～1D是表示沿图2D中1A-1A’制造方法的截面结构。
参见图1A和图2A，在绝缘衬底10如玻璃衬底上形成一个缓冲层11，并且在非晶硅膜沉积到缓冲层11上之后利用第一掩模(图中未示出)对非晶硅膜形成图案，从而形成一个具有非晶硅膜的半导体层12a，其中包括非晶硅膜的半导体层12a有一种“ㄈ”形结构，配备有主体部分12L1和12L2以及一个连结主体部分12L1和12L2的连结部分12B。
虽然本发明的几个实施例都以半导体层12a具有配备有一对主体部分12L1和12L2以及一个连结主体部分12L1和12L2的连结部分12B的“ㄈ”形结构为例进行说明，但半导体层12a不必局限于此种结构，可以有“E”或“己”形结构，或是它们的组合带有多个主体部分12L，其中多个主体部分12L的每一个通过多个连结部分12B连结，使得半导体层12a有一种Z字形结构。
参见图1B和2B，在包括半导体层12a的缓冲层11上形成栅极绝缘膜14之后把栅电极材料沉积到栅极绝缘膜14上。通过利用第二掩模(图中未示出)在栅电极材料上产生图案而形成栅电极16。
形成的栅电极16与半导体层12a的主体部分12L1和12L2相交，其中栅电极16与第一主体部分12L1重叠的部分16-1充当第一栅极，而与第二主体12L2重叠的部分16-2充当第二栅极，由此获得一个多栅结构。
另一方面，栅电极16有一个多栅结构，因为与每个主体部分12L重叠的部分都充当一个栅极，在该处半导体层12a可以不形成“ㄈ”形，而是形成一种配备有多个主体部分12L的Z字形。
形成栅电极16之后，通过例如把N型或P型杂质离子注入包括一个非晶硅膜的半导体层12a来形成用于源和漏区的杂质区12-11至12-13。
半导体层12a的第一栅极16-1的部分下半部包括一个非晶硅膜，即用于源和漏区的杂质区12-11和12-12之间的部分充当第一沟道区12-21，还包括第二栅极16-2的部分下半部，即用于源和漏区的杂质区12-12和12-13之间的部分充当第二沟道区12-22。
参见图1C和2C，在包括栅电极16的栅极绝缘膜14上形成一个层间绝缘膜18，并且通过利用第三掩模(图中未示出)蚀刻层间绝缘膜18和栅极绝缘膜14而在用于源和漏区的杂质区12-11和12-13中形成接触孔19-1和19-2。接触孔19-1和19-2形成在Z字形半导体层12a的两侧边缘部分，使得接触孔19-1和19-2形成在分布于多个主体部分12L1和12L2中最外壁部分处的主体部分的一个侧边缘，即主体部分没有被连结部分12B连结的一个侧边缘。
随后，形成一几埃到几百埃的金属膜20，该膜能够在衬底的前表面上形成金属硅化物，如Ni和Pd，其中形成的金属膜20通过接触孔19-1和19-2直接与包括非晶硅膜的半导体层12a中的暴露的杂质区12-11和12-13接触。金属膜20充当在随后的MILC工艺中的催化剂层，并且在本实施例中不包括利用单独的掩模对金属膜20构图的工艺，因为金属膜20形成在层间绝缘膜18上，使得金属膜20只通过接触孔19-1和19-2接触半导体层12a的非晶硅膜。
参见图1D和图2D，半导体层12包括一个利用MILC工艺使非晶硅膜12a结晶而形成的多晶硅膜，其中在半导体层12的第一和第二沟道区12-21和12-22中不存在MILC表面12-3，但在用于源和漏区的杂质区12-12中存在MILC表面12-3。MILC表面是通过MILC技术在相反方向生长的晶化多晶硅的两个表面遇合的部分。
随后，在把用于源和漏电极21的金属沉积到金属膜20上之后，通过利用第四掩模(图中未示出)对用于源和漏电极21的金属和在其下部的金属膜20构图而形成源和漏电极22-1和22-2。
在本实施例中，不除去用于MILC工艺的金属膜20，而是把该金属膜20用作源和漏电极22-1和22-2。但是，可以在进行了MILC工艺之后除去用于MILC的金属膜20。
图3A～3F是根据本发明的另一实施例利用MILC工艺制造具有多个半导体层的多栅TFT的方法截面图。图4A～4F是根据图3A～3F的实施例利用MILC工艺制造带有多个半导体层的多栅TFT的方法平面图，其中图3A～3F表示图4F中沿3A-3A′线的截面结构，限于多个半导体层的第一半导体层，第二半导体层具有与第一半导体层相同的结构。
根据图3A-3F所示实施例利用MILC工艺制造薄膜晶体管的方法采用韩国申请第2001-18010号中公开的制造方法。
参见图3A和4A，在绝缘衬底30如玻璃衬底上形成包括氧化膜的缓冲层31，并且随后在缓冲层31上形成非晶硅膜32和用作阻挡层33的氧化膜。
利用第一掩模(图中未示出)在阻挡层33上形成一个具有与掩模相同图案的第一光敏膜34，以便在后续工艺中形成多个半导体层，其中光敏膜34具有用于第一半导体层的第一图案34-1和用于第二半导体层的第二图案34-2，这两层彼此分开预定的距离。
通过利用光敏膜34在光敏膜34的下部构图阻挡层33而形成用作第一半导体层的阻挡层的第一图案33-1和用作第二半导体层的阻挡层的第二图案33-2。
参见图3B和图4B，当使用光敏膜34以便完全覆盖图案化的阻挡层33时，光敏膜34a的第一图案34-1a和第二图案34-2a彼此接触，并且第一图案34-1a和第二图案34-2a之间的阻挡层33和非晶硅膜32被光敏膜34a完全覆盖。随后，在衬底的前表面上形成一个能够形成金属硅化物如Ni或Pd的厚度在几埃～几百埃的金属膜35。
参见图3C和4C，通过除去光敏膜34a而暴露阻挡层33，其中非晶硅膜32中除去光敏膜34a时暴露的部分作为MILC偏置区。
参见图3D和4D，通过利用MILC工艺使非晶硅膜32结晶而形成多晶硅膜32a，并且然后除去剩余的金属膜35，其中多晶硅膜32a被分成由MILC部分32a-2结晶的部分和由MILC部分32a-1结晶的部分，并且MILC32-5也由于存在于相邻阻挡层33的第一图案33-1和第二图案33-2之间而被曝光。
参见图3E和4E，通过利用阻挡层33的第一图案33-1和第二图案33-2作为掩模来蚀刻阻挡层33下部的多晶硅膜32a而形成一个多个半导体层，其中多个半导体层包括第一半导体层40a和第二半导体层40b，第二半导体层40b只包括被MILC工艺晶化的一部分，其中当利用阻挡层33作为掩模而形成第一半导体层40a和第二半导体层40b时，暴露的MILC表面32-5被除去并且不存在于第一和第二半导体层40a和40b中。
随后，除去阻挡层33之后在衬底的前表面上形成一个栅极绝缘膜36，并且利用第二掩模(图中未示出)在栅极绝缘膜36上形成一个栅电极37以形成栅极，其中被第一半导体层40a重叠的部分当作第一栅极37-1，并且被第二半导体层40b重叠的部分当作栅电极37中的第二栅极37-2。
源和漏区的每个杂质区39a～39d通过利用栅电极37作为掩模把P型或N型高浓度杂质离子注入第一半导体层40a和第二半导体层40b中而形成，其中被第一半导体层40a中的第一栅极37-1重叠的部分当作第一沟道区，而被第二半导体层40b中的第二栅极37-2重叠的部分当作第二沟道区。
参见图3F和4F，在衬底的前表面上形成一个层间绝缘膜41，并且通过蚀刻层间绝缘膜41和栅极绝缘膜36形成用于源和漏电极42a和42b的连结端子41a和41b和连结第一和第二半导体层40a和40b的连结端子41c和41d，即用于源和漏区的杂质区39b和39d，使得利用第三掩模(图中未示出)暴露杂质区39a～39d以形成连结端子。
通过利用第四掩模(图中未示出)对沉积的电极材料构图而形成源和漏电极42a和42b、连线42c和数据线42d，从而在源和漏电极材料沉积到层间绝缘膜41上之后形成源和漏电极，其中源和漏电极42a和42b通过连结端子41a和41b与用于源和漏区的杂质区39a和39c相连，并且连线42c经连线端子41c和41d连结到用于源和漏区的杂质区39b和39d。
根据本实施例的制造薄膜晶体管的方法能够在不需要额外掩模工艺的情况下利用MILC技术制造多栅薄膜晶体管，由此不仅简化了所用的工艺，而且如图10所示通过在蚀刻工艺中除去含有大量金属的MILC表面以形成多个半导体层而抑制了漏电流，由此消除了缺陷产生的原因。
另外，虽然在本实施例中示出了栅极有一种“I”形结构，但也可以把栅极做成具有多个狭槽的结构，与下列示例中所述的一样。在此情况下，用不具有多个半导体层的多栅结构而具有2×N(栅电极的狭槽数+1)多沟道层或多栅结构的薄膜晶体管代替使用。
图5A～5D是根据本发明的另一实施例利用MILC工艺制造四重栅极TFT的方法截面图，图6A～6D是根据图5A～5D所示的实施例利用MILC工艺制造四重栅极TFT的方法平面图，其中图5A～5D的方法截面图表示沿图6D中5A-5A′线的横截面结构。
参见图5A和6A，在绝缘衬底50如玻璃衬底上形成一个缓冲层51，并且把非晶硅膜沉积到缓冲层51上。利用第一掩模(图中未示出)对非晶硅膜构图而形成包括非晶硅膜的半导体层52a。包括非晶硅膜的半导体层52a具有“ㄈ”形状结构，配备有主体部分52L1和52L2以及一个连结主体部分52L1和52L2的连结部分52B。
虽然在图中示出的是“ㄈ”形状，其中半导体层52a配置有一对主体部分52L1和52L2以及一个连结主体部分52L1和52L2的连结部分52B，但半导体层52a不限于主体部分52L1和52L2和连结部分52B，而是可以配置有多个主体部分52L，其中多个主体部分52L分别由多个连结部分52B连结，使得半导体层52a具有Z字形结构。
参见图5B和6B，在包括半导体层52a的缓冲层51上形成栅极绝缘膜54之后把栅电极材料沉积到栅极绝缘膜54上，其中半导体层52a包括一个非晶硅膜。通过利用第二掩模(图中为示出)对栅电极材料构图而形成栅电极56。
形成栅电极56，使得其与半导体层52a的主体部分52L1和52L2交叉，其中栅电极56配置有一个穿过主体部分52L1和52L2的狭槽56S，由此配置四重栅极。即，在栅电极56中，覆盖主体部分52L1和52L2的第一主体部分52L1的部分56-1和56-2当作第一和第二栅极，覆盖主体部分52L1和52L2的第二主体部分52L2的部分56-3和56-4当作第三和第四栅极。
形成栅电极56之后，通过把杂质，如N型或P型杂质离子注入到包括非晶硅膜的半导体层52a中而形成用于源和漏区的杂质区52-11～52-15。
在包括非晶硅膜的半导体层52a中，第一栅极56-1的部分下半部、即用于源和漏区的杂质区52-11和52-12之间的部分当作第一沟道区52-21，并且第二栅极56-2的部分下半部、即用于源和漏区的杂质区52-12和52-13之间的部分当作第二沟道区52-22。
另外，在包括非晶硅膜的半导体层52a中，第三栅极56-3的部分下半部、即用于源和漏区的杂质区52-13和52-14之间的部分当作第三沟道区52-23，并且第四栅极56-4的部分下半部、即用于源和漏区的杂质区52-14和52-15之间的部分当作第四沟道区52-24。
另一方面，栅电极16可以用作多栅结构，当半导体层52a具有配置有多个主体部分52L的Z字形结构时，覆盖每个主体部分52L的部分用作栅极。
参见图5C和图6C，在包括栅电极56的栅极绝缘膜54上形成一个层间绝缘膜58，并且形成接触孔59-1至59-3，使得通过利用第三掩模(图中未示出)蚀刻层间绝缘膜58和栅极绝缘膜54而暴露用于源和漏区的杂质区52-11、52-13和52-15。
随后，在衬底的前表面上形成一个能够形成金属硅化物如Ni或Pd的厚度在几埃～几百埃的金属膜60。形成的金属膜60经第一和第二接触孔59-1和59-2直接接触暴露的杂质区52-11和52-12，并经第三接触孔59-3直接接触暴露的杂质区52-13，其中，不象常规的方法那样，不需要额外的掩模工艺来构图用于MILC催化剂层的金属膜，因为在后续的MILC工艺中金属膜60用作催化剂层，并且金属膜60形成在层间绝缘膜58上，使得金属膜60只通过接触孔59-1至59-3接触非晶硅膜52a。
参见图5D和6D，通过利用MILC工艺使非晶硅膜52a结晶而形成包括多晶硅膜的半导体层52。因为结晶过程在主体部分的两侧同时进行，所以晶化时间比图1A～1D所示的利用MILC工艺结晶的实施例中进一步缩短。因此，MILC表面不存在于第一至第四沟道区52-21至52-24中，但存在于栅电极56的狭槽56S中，即存在于用于源和漏区的杂质区52-12和52-14中。
不在沟道区中的MILC表面存在于杂质区52-13中，在该区中晶化工艺与图1A～1D实施例中的方法相同。
随后，形成源和漏电极62-1和62-2，并且在把用于源和漏电极的金属沉积到金属膜60上之后，通过利用第四掩模(图中未示出)对用于源和漏电极的金属材料61以及用于源和漏电极的金属61下半部的金属膜60构图而形成经第三接触孔59-3接触杂质区52-13的导体图案62-3。
在本实施例中，不除去用于MILC的金属膜60，取而代之地用作源和漏电极62-1和62-2。但是，也可以在进行MILC工艺之后除去用于MILC工艺的金属膜60。
图7是根据本发明的另一实施例的多栅薄膜晶体管的平面结构。
参见图7，半导体层72为Z字形形状，配置有多个连结部分，把多个主体部分与每个相邻的主体部分相连，并且栅电极76配置有多个狭槽，例如76S1至76S3，形成的狭槽与半导体层72相交。
可以按照与前述实施例相同的方法制备本实施例的薄膜晶体管，其中如图1A至1D的只在一个方向上进行MILC工艺的情形不受狭槽数影响，因为MILC表面形成在连结部分。
但是，最好在主体的中心部分形成狭槽，其中存在一个MILC表面，因为MILC表面存在于主体部分中，在此，MILC工艺在图5A～5D所示的两个方向进行，并且尤其优选狭槽数为奇数，使得MILC表面不存在于沟道区中，而是以狭槽形式存在于半导体层中。MILC表面不存在于沟道区中，而是以位于中心的狭槽的形式存在于半导体层中的原因在于狭槽数是奇数，而在狭槽数为偶数的情况下，MILC表面存在于半导体层中的沟道区中。
不包括形成用于MILC工艺的金属膜的单独掩模工艺和在MILC工艺之后除去剩余的金属膜的工艺，从而形成多栅TFT的工艺被简化，并且MILC表面不存在于沟道区中，从而在根据图1A～1D、5A～5D和图7所示实施例的制备多栅TFT的方法中，防止了缺陷的产生，并减少了漏电流。另外，通过形成半导体层和栅电极制备多栅薄膜晶体管，使得Z字形半导体层与栅电极相交，由此减少了漏电流但不增大尺寸，如图10所示。
另外，在根据本发明图1A～1D、5A～5D和图7所示实施例的制造多栅薄膜晶体管的方法中，通过形成Z字形半导体层和形成配置有一个或多个穿过半导体层的狭槽的栅电极实现具有M(半导体层的主体部分数)×N(栅电极的狭槽数+1)数量的多栅。
另外，当利用传统MILC工艺制造多栅薄膜晶体管的尺寸增大时，加工时间成比例增长；而与利用传统MILC工艺制造多栅薄膜晶体管的方法相比，图5A～5D所示实施例中制造多栅薄膜晶体管的方法缩短加工时间长达大约60％，并且显著减少了由多栅所致的漏电流。
图10是根据本发明实施例的薄膜晶体管的漏电流特性示图，从图中可以看到一个多栅或四重栅极结构而非单栅结构，减少了漏电流，并且尤其在漏电流(Vd)为5V或更大的区域中，本发明的多栅或四重栅极结构能够比单栅结构减少漏电流达10倍或更多。
图8A～8C是根据本发明的另一实施例利用MILC工艺制造多栅TFT的方法平面图。
在根据图8A～8C所示实施例的多栅薄膜晶体管制造方法中，利用MILC工艺把非晶硅膜结晶成多晶硅膜之后，通过对多晶硅膜构图而形成半导体层。
即，通过把非晶硅膜82a沉积到包括缓冲层(图中未示出)的绝缘衬底80上、在图8A所示的两个边缘部分形成用于MILC的催化剂层的金属膜、并进行图8B所示的MILC工艺而将非晶硅膜82a结晶成多晶硅膜82b。
随后，在去除金属膜83之后，通过利用用于半导体层的掩模对多晶硅膜82b产生图案形成“ㄈ”字形的半导体层82，如图8C所示。此实施例可以应用到具有与图1A～1D所示实施例相同结构的薄膜晶体管，使得MILC表面82c存在于沟道区的外侧。之后，通过与图1A～1D所示实施例中相同的方法制备多栅薄膜晶体管。
图9A～9C是根据本发明的另一实施例利用MILC工艺制造多栅TFT的方法平面图。
本实施例中，在利用与图8A～8C所示实施例中相同的MILC工艺把非晶硅膜结晶成多晶硅膜之后，通过对多晶硅膜构图而形成一个半导体层。
即，通过把非晶硅膜92a沉积到绝缘衬底90上、在如图9A所示的两个边缘部分处形成用于MILC催化剂层的金属膜93、并如图9B所示地进行MILC工艺而将非晶硅膜92a结晶成多晶硅膜92b。
随后，在除去金属膜93之后通过利用用于半导体层的掩模对多晶硅膜92b构图而形成“ㄈ”字形半导体层92，如图9C所示。此实施例可以应用到具有与图7实施例相同结构的薄膜晶体管，使得在形成多栅过程中MILC表面92c存在于沟道区的外侧。之后，按照与前述实施例相同的方法制造多栅薄膜晶体管。
如上所述，利用MILC工艺制造多栅薄膜晶体管的方法的优点在于：消除了形成用于MILC的金属膜的单独掩模工艺和MILC之后去除金属膜的工艺，从而简化了工艺，并且MILC表面不存在于沟道区中，从而减少了漏电流。
根据本发明实施例的薄膜晶体管的优点在于：通过形成Z字形半导体层和形成带有一个或多个与半导体层相交的狭槽的栅电极而不增大尺寸地实现具有M(半导体层的主体部分数)×N(栅电极狭槽数+1)个的多栅。
另外，本发明不仅减少了漏电流和制造成本，而且还通过利用MILC工艺不需要额外掩模工艺地形成多栅薄膜晶体管而缩短工艺时间。
另外，因为通过形成Z字形半导体层和在栅电极上形成多个狭槽而不增大尺寸，使得狭槽与半导体层相交，由此形成多栅薄膜晶体管，所以本发明能够有精巧的设计。因此，本发明的优点在于漏电流得到抑制，并且可靠性提高，开口率不会被影响到很大的程度。
虽然以上已经展示和描述了本发明的几个实施例，但本领域的技术人员应该理解，在不脱离本发明原理和实质的前提下可以做各种改型，本发明的范围由权利要求书限定。

Claims (16)

1.一种薄膜晶体管，该薄膜晶体管包括：
以ㄈ形、E形、己形或它们的组合的形状形成在绝缘衬底上的半导体层；和
与半导体层相交的栅电极，其中半导体层在不与栅电极相交的部位有金属诱导横向结晶表面，并且金属诱导横向结晶表面是通过金属诱导横向结晶工艺在相反方向上生长的晶化多晶硅的两个表面遇合的部分。
2.如权利要求1所述的薄膜晶体管，其中，半导体层包括：
与栅电极相交的两个或多个主体部分；和
与每个相邻的主体部分连结的一个或多个连结部分，其中半导体层中与栅电极相交的部分充当沟道区，并且栅电极与被半导体层的沟道区重叠的部分充当多栅。
3.如权利要求2所述的薄膜晶体管，其中，半导体层在连结部分有金属诱导横向结晶表面。
4.如权利要求1所述的薄膜晶体管，其中，栅电极配备有一个或多个与半导体层相交的狭槽。
5.如权利要求4所述的薄膜晶体管，其中，半导体层在对应于栅电极狭槽的部分有金属诱导横向结晶表面。
6.如权利要求1所述的薄膜晶体管，其中，所述半导体层的形状为ㄈ形。
7.如权利要求1所述的薄膜晶体管，其中，所述半导体层的形状为E形。
8.一种薄膜晶体管，该薄膜晶体管包括：
多个半导体层，彼此相邻地形成在绝缘衬底上；和
与半导体层相交的栅电极，其中通过金属诱导横向结晶工艺在相反方向上生长的晶化多晶硅的两个表面遇合的部分而形成的金属诱导横向结晶表面被除去。
9.如权利要求8所述的薄膜晶体管，其中，所述多个半导体层包括两个或多个与栅电极相交的主体部分；和一个或多个与每个相邻的主体部分连结的连结部分，并且其中在半导体层中与栅电极相交的部分充当沟道区，栅电极与半导体层的沟道区重叠的部分充当多栅。
10.如权利要求8所述的薄膜晶体管，其中，栅电极配备有一个或多个与半导体层相交的狭槽。
11.一种利用金属诱导横向结晶工艺制造多栅薄膜晶体管的方法，该方法包括：
在绝缘衬底的前表面上形成非晶硅膜，该非晶硅膜包括至少两个主体部分和至少一个连结部分；
在绝缘衬底的前表面上形成栅极绝缘膜；
在栅极绝缘膜上形成栅电极，使得栅电极与非晶硅膜的主体部分相交；
在绝缘衬底的前表面上形成层间绝缘膜，层间绝缘膜上配置有暴露非晶硅膜两侧边缘的接触孔；
形成金属层，该金属层通过接触孔接触非晶硅膜的暴露部位；
形成半导体层，该半导体层包括通过利用金属诱导横向结晶工艺使非晶硅膜结晶的多晶硅膜，并且金属诱导横向结晶表面不在沟道区中；和
形成经接触孔接触半导体层的源和漏电极。
12.如权利要求11所述的方法，其中，通过在去除金属膜并沉积源和漏电极材料之后对沉积的源/漏电极材料构图而形成源/漏电极。
13.如权利要求11所述的方法，其中，通过在金属膜上沉积源和漏电极材料之后依次对源和漏电极材料和金属膜构图而在所形成的一第二层结构中形成源和漏电极。
14.一种利用金属诱导横向结晶工艺制造多栅薄膜晶体管的方法，该方法包括：
利用金属诱导横向结晶工艺在绝缘衬底上形成多个半导体层，该多个半导体层包括相邻的多晶硅膜；
形成配备有与多个半导体层相交的一个或多个狭槽的栅电极；
形成接触孔，使得各个半导体层的两个侧边缘中的每一个被暴露；
同时形成接触多个半导体层的一个暴露的侧边缘的源和漏电极；和
形成一条线路，用于连结多个半导体层的其它暴露的侧边缘与待接触的多个半导体层，其中金属诱导横向结晶表面不在沟道区中。
15.如权利要求14所述的方法，其中，金属层在多晶硅膜的前表面上形成厚度为几百埃的金属硅化物。
16.如权利要求14所述的方法，还包括：
在绝缘衬底上形成缓冲层；
在缓冲层上形成非晶硅层；
在非晶硅层上形成阻挡层；
在阻挡层上形成光敏膜，其构图为与有待形成的阻挡层图案相对应；
利用光敏膜作为掩模形成阻挡层的第一图案层；
回流光敏膜，从而完全覆盖图案化的阻挡层；
沉积金属层；
除去光敏膜；和
利用金属诱导横向结晶工艺使非晶硅膜结晶。
CNB021578117A 2001-12-19 2002-12-19 利用金属诱导横向结晶的多栅薄膜晶体管及其制造方法 Expired - Lifetime CN1207792C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR81446/2001 2001-12-19
KR10-2001-0081446A KR100477103B1 (ko) 2001-12-19 2001-12-19 금속유도화 측면결정화방법을 이용한 멀티플 게이트 박막트랜지스터 및 그의 제조방법

Publications (2)

Publication Number Publication Date
CN1431718A CN1431718A (zh) 2003-07-23
CN1207792C true CN1207792C (zh) 2005-06-22

Family

ID=19717268

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021578117A Expired - Lifetime CN1207792C (zh) 2001-12-19 2002-12-19 利用金属诱导横向结晶的多栅薄膜晶体管及其制造方法

Country Status (5)

Country Link
US (8) US6815267B2 (zh)
EP (1) EP1326282A3 (zh)
JP (1) JP2003203928A (zh)
KR (1) KR100477103B1 (zh)
CN (1) CN1207792C (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7288444B2 (en) * 2001-04-04 2007-10-30 Samsung Sdi Co., Ltd. Thin film transistor and method of manufacturing the same
KR100477102B1 (ko) * 2001-12-19 2005-03-17 삼성에스디아이 주식회사 금속유도화 측면결정화방법을 이용한 멀티플 게이트씨모스 박막 트랜지스터 및 그의 제조방법
KR100477103B1 (ko) * 2001-12-19 2005-03-18 삼성에스디아이 주식회사 금속유도화 측면결정화방법을 이용한 멀티플 게이트 박막트랜지스터 및 그의 제조방법
KR100611225B1 (ko) * 2003-11-22 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조방법
KR100611744B1 (ko) 2003-11-22 2006-08-10 삼성에스디아이 주식회사 금속 유도 측면 결정화 방법을 이용한 박막 트랜지스터 및그의 제조 방법
DK1757312T3 (da) * 2004-06-14 2011-04-11 Ishihara Sangyo Kaisha Frysetørret sammensætning af inaktiveret viruskappe med membranfusionsaktivitet
KR100712101B1 (ko) * 2004-06-30 2007-05-02 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
KR100721555B1 (ko) * 2004-08-13 2007-05-23 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
KR100682892B1 (ko) * 2004-09-25 2007-02-15 삼성전자주식회사 박막 트랜지스터의 제조방법
KR100700494B1 (ko) * 2005-08-25 2007-03-28 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
KR100741975B1 (ko) * 2005-08-25 2007-07-23 삼성에스디아이 주식회사 열처리 장치 및 이를 이용한 열처리 방법
KR100731752B1 (ko) * 2005-09-07 2007-06-22 삼성에스디아이 주식회사 박막트랜지스터
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
TWI277216B (en) * 2006-02-16 2007-03-21 Au Optronics Corp Pixel structure and thin film transistor and fabrication methods thereof
ES2495423T3 (es) * 2006-06-20 2014-09-17 Huawei Technologies Co. Ltd. Método para reducir el gasto general de información de realimentación en sistemas MIMO OFDM precodificados
WO2008088199A1 (en) * 2007-01-18 2008-07-24 Terasemicon Corporation. Method for fabricating semiconductor device
KR101293570B1 (ko) 2007-03-21 2013-08-06 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치
US20110074803A1 (en) * 2009-09-29 2011-03-31 Louis Joseph Kerofsky Methods and Systems for Ambient-Illumination-Selective Display Backlight Modification and Image Enhancement
CA2832823C (en) 2011-04-12 2020-06-02 Ticona Llc Composite core for electrical transmission cables
CN102751200B (zh) 2012-06-29 2015-06-10 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法
KR101916670B1 (ko) * 2012-08-29 2018-11-08 엘지디스플레이 주식회사 유기발광다이오드 표시소자 및 그 제조방법
CN105990138B (zh) * 2015-01-30 2019-08-27 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
KR101695548B1 (ko) 2015-06-10 2017-01-11 최재화 곤충용 선별장치
KR101683382B1 (ko) 2015-06-10 2016-12-06 최재화 귀뚜라미용 선별기구
KR101688733B1 (ko) 2015-06-10 2016-12-21 최재화 밀웜용 선별기구
CN108735762B (zh) * 2017-04-24 2021-06-15 瀚宇彩晶股份有限公司 画素结构
CN107482066B (zh) * 2017-09-20 2021-01-15 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
KR20190034764A (ko) 2017-09-25 2019-04-03 양승선 귀뚜라미 사육기
KR20190113236A (ko) 2018-03-28 2019-10-08 양승선 귀뚜라미 사육기
CN110972508B (zh) * 2019-03-04 2022-05-03 京东方科技集团股份有限公司 薄膜晶体管及薄膜晶体管的制造方法

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US573327A (en) * 1896-12-15 Needle-throat for sewing-machines
US656573A (en) * 1900-02-27 1900-08-21 Albert L Shantz Necktie-fastener.
US5604360A (en) 1992-12-04 1997-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
JPH0738118A (ja) 1992-12-22 1995-02-07 Korea Electron Telecommun 薄膜トランジスタの製造方法
US5985741A (en) * 1993-02-15 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP3662263B2 (ja) 1993-02-15 2005-06-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6875628B1 (en) * 1993-05-26 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method of the same
KR100355938B1 (ko) 1993-05-26 2002-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
JP2860877B2 (ja) 1993-06-22 1999-02-24 株式会社半導体エネルギー研究所 半導体およびその作製方法
US5488000A (en) * 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
JP2814049B2 (ja) 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5656575A (en) 1995-02-13 1997-08-12 Superconducting Core Technologies, Inc. Method and apparatus for fabricating weak link junctions on vicinally cut substrates
JPH08264802A (ja) 1995-03-28 1996-10-11 Semiconductor Energy Lab Co Ltd 半導体作製方法、薄膜トランジスタ作製方法および薄膜トランジスタ
JPH08330595A (ja) 1995-05-31 1996-12-13 A G Technol Kk 薄膜トランジスタ及びその製造方法
US5814834A (en) * 1995-12-04 1998-09-29 Semiconductor Energy Laboratory Co. Thin film semiconductor device
GB9606083D0 (en) * 1996-03-22 1996-05-22 Philips Electronics Nv Electronic device manufacture
JP3593212B2 (ja) * 1996-04-27 2004-11-24 株式会社半導体エネルギー研究所 表示装置
JP4257482B2 (ja) * 1996-06-28 2009-04-22 セイコーエプソン株式会社 薄膜トランジスタ及びその製造方法並びにこれを用いた回路及び液晶表示装置
EP0822415B1 (en) 1996-07-31 2003-03-26 STMicroelectronics S.r.l. Semiconductor integrated capacitive acceleration sensor and relative fabrication method
KR100286828B1 (ko) 1996-09-18 2001-04-16 니시무로 타이죠 플랫패널표시장치
JPH10135137A (ja) 1996-10-31 1998-05-22 Semiconductor Energy Lab Co Ltd 結晶性半導体作製方法
JPH10154816A (ja) * 1996-11-21 1998-06-09 Semiconductor Energy Lab Co Ltd 半導体装置
US6028635A (en) * 1996-12-03 2000-02-22 Stmicroelectronics, Inc. Reducing the memory required for decompression by storing compressed information using DCT based techniques
JP3784491B2 (ja) * 1997-03-28 2006-06-14 株式会社半導体エネルギー研究所 アクティブマトリクス型の表示装置
JP3274081B2 (ja) 1997-04-08 2002-04-15 松下電器産業株式会社 薄膜トランジスタの製造方法および液晶表示装置の製造方法
US5940693A (en) * 1997-07-15 1999-08-17 Sharp Laboratories Of America, Inc. Selective silicide thin-film transistor and method for same
KR100340124B1 (ko) * 1998-02-10 2003-01-29 주승기 박막트랜지스터 제조방법
JP4366732B2 (ja) * 1998-09-30 2009-11-18 ソニー株式会社 電気光学装置の製造方法及び電気光学装置用の駆動基板の製造方法
DE19855653A1 (de) * 1998-12-03 2000-06-08 Edscha Lkw Schiebeverdeck Gmbh Spiegelausbildung für zusammenschiebbare Verdecke an Fahrzeugaufbauten oder Containern
KR100317622B1 (ko) * 1999-03-24 2001-12-22 구본준, 론 위라하디락사 박막트랜지스터 및 그의 제조방법
US6680487B1 (en) * 1999-05-14 2004-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor comprising a TFT provided on a substrate having an insulating surface and method of fabricating the same
TW517260B (en) * 1999-05-15 2003-01-11 Semiconductor Energy Lab Semiconductor device and method for its fabrication
US8853696B1 (en) * 1999-06-04 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device
JP4307635B2 (ja) * 1999-06-22 2009-08-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3897965B2 (ja) * 1999-08-13 2007-03-28 株式会社半導体エネルギー研究所 レーザー装置及びレーザーアニール方法
TW473800B (en) * 1999-12-28 2002-01-21 Semiconductor Energy Lab Method of manufacturing a semiconductor device
KR100439345B1 (ko) * 2000-10-31 2004-07-07 피티플러스(주) 폴리실리콘 활성층을 포함하는 박막트랜지스터 및 제조 방법
US6614054B1 (en) 2000-11-27 2003-09-02 Lg.Philips Lcd Co., Ltd. Polysilicon thin film transistor used in a liquid crystal display and the fabricating method
KR100390523B1 (ko) * 2001-01-20 2003-07-04 주승기 실리콘 박막 결정화 방법
US6399959B1 (en) * 2001-03-06 2002-06-04 United Microelectronics Corp. Thin film transistor with reduced metal impurities
JP2002270507A (ja) 2001-03-14 2002-09-20 Hitachi Cable Ltd 結晶シリコン層の形成方法および結晶シリコン半導体装置
KR100437474B1 (ko) * 2001-04-04 2004-06-23 삼성에스디아이 주식회사 듀얼채널층을 갖는 박막 트랜지스터 및 그의 제조방법
KR20030038835A (ko) * 2001-11-06 2003-05-17 피티플러스(주) Ｌｃｄ용 결정질 실리콘 박막트랜지스터 패널 및 제작 방법
KR100477103B1 (ko) 2001-12-19 2005-03-18 삼성에스디아이 주식회사 금속유도화 측면결정화방법을 이용한 멀티플 게이트 박막트랜지스터 및 그의 제조방법
KR100477102B1 (ko) * 2001-12-19 2005-03-17 삼성에스디아이 주식회사 금속유도화 측면결정화방법을 이용한 멀티플 게이트씨모스 박막 트랜지스터 및 그의 제조방법
US6475835B1 (en) * 2002-02-28 2002-11-05 Industrial Technology Research Institute Method for forming thin film transistor
US6660576B2 (en) 2002-03-11 2003-12-09 Sharp Laboratories Of America, Inc. Substrate and method for producing variable quality substrate material
KR100712101B1 (ko) 2004-06-30 2007-05-02 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
KR100611659B1 (ko) 2004-07-07 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
KR100611766B1 (ko) 2004-08-24 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터 제조 방법

Also Published As

Publication number Publication date
US20050095753A1 (en) 2005-05-05
KR20030050906A (ko) 2003-06-25
US20040253772A1 (en) 2004-12-16
US7235435B2 (en) 2007-06-26
JP2003203928A (ja) 2003-07-18
EP1326282A3 (en) 2004-12-15
US7381990B2 (en) 2008-06-03
US7001802B2 (en) 2006-02-21
CN1431718A (zh) 2003-07-23
US7294537B2 (en) 2007-11-13
US7112475B2 (en) 2006-09-26
US6815267B2 (en) 2004-11-09
US20050191799A1 (en) 2005-09-01
US20030113957A1 (en) 2003-06-19
US20050093065A1 (en) 2005-05-05
EP1326282A2 (en) 2003-07-09
US20050158928A1 (en) 2005-07-21
US20050191798A1 (en) 2005-09-01
US20050158920A1 (en) 2005-07-21
US7208352B2 (en) 2007-04-24
US7235434B2 (en) 2007-06-26
KR100477103B1 (ko) 2005-03-18

Similar Documents

Publication Publication Date Title
CN1207792C (zh) 利用金属诱导横向结晶的多栅薄膜晶体管及其制造方法
CN1187791C (zh) 一种用于结晶硅层的方法
CN1719615A (zh) 薄膜晶体管及其制造方法
CN101079429A (zh) 薄膜晶体管阵列基板及其制造方法
US8384087B2 (en) Thin film transistor, organic light emitting diode display device having the same, and method of fabricating the same
CN1761050A (zh) 薄膜晶体管阵列面板及其制造方法
JP2003092262A (ja) 多結晶化用マスク及びこれを利用した多結晶薄膜トランジスタの製造方法
CN1655056A (zh) 光学掩模及利用该掩模的薄膜晶体管阵列面板的制造方法
CN1501437A (zh) 用于多晶化的掩模和用其制造薄膜晶体管的方法
CN100343954C (zh) 晶体硅的制作方法和使用晶体硅的开关器件
CN1623236A (zh) 金属图案的形成方法及利用该金属图案形成方法的薄膜晶体管阵列面板制造方法
JPWO2009063648A1 (ja) 薄膜トランジスタ、その製造方法および薄膜トランジスタを用いた電子機器
CN1716532A (zh) 制备显示装置的方法
US20110159647A1 (en) Mask Pattern, Method of Fabricating Thin Film Transistor, and Method of Fabricating Organic Light Emitting Display Device Using the Same
JPWO2009144918A1 (ja) 薄膜トランジスタと、その製造方法と、薄膜トランジスタを用いた電子機器
CN1670930A (zh) 具有轻掺杂漏极的金属氧化物半导体的制作方法
CN1897223A (zh) 多晶薄膜的制造方法和掩模图案及显示装置的制造方法
JP6081689B2 (ja) 多結晶シリコン層、薄膜トランジスタ、及び有機電界発光表示装置の製造方法
CN1835194A (zh) 半导体装置的制造方法及半导体装置
US7714391B2 (en) Thin film transistor and method for fabricating the same
US7442594B2 (en) Method for manufacturing a flat panel display with improved white balance
CN1630099A (zh) 薄膜晶体管及其制造方法
US8884304B2 (en) Thin film transistor array substrate having polysilicon
KR100700008B1 (ko) 박막트랜지스터 및 그 제조 방법
CN1905198A (zh) 阵列基底、制造该阵列基底的方法和使硅结晶的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20090109

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Mobile Display Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung SDI Co.,Ltd.

ASS Succession or assignment of patent right

Owner name: SAMSUNG MOBILE DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG SDI CO., LTD.

Effective date: 20090109

ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD.

Effective date: 20121018

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121018

Address after: Gyeonggi Do, South Korea

Patentee after: SAMSUNG DISPLAY Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Mobile Display Co.,Ltd.

CX01 Expiry of patent term

Granted publication date: 20050622

CX01 Expiry of patent term