CN1215554C - 互补型金属氧化物半导体器件及其制造方法 - Google Patents

互补型金属氧化物半导体器件及其制造方法 Download PDF

Info

Publication number
CN1215554C
CN1215554C CNB021479496A CN02147949A CN1215554C CN 1215554 C CN1215554 C CN 1215554C CN B021479496 A CNB021479496 A CN B021479496A CN 02147949 A CN02147949 A CN 02147949A CN 1215554 C CN1215554 C CN 1215554C
Authority
CN
China
Prior art keywords
trap
grid
oxidation film
gate electrode
nmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB021479496A
Other languages
English (en)
Other versions
CN1417853A (zh
Inventor
林宽容
赵兴在
朴大奎
吕寅硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1417853A publication Critical patent/CN1417853A/zh
Application granted granted Critical
Publication of CN1215554C publication Critical patent/CN1215554C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Abstract

本发明公开了一种互补型金属氧化物半导体器件及其制造方法。该方法在单元NMOS与周围PMOS的栅极氧化物膜上分别进行退耦等离子体氮化处理，从而在栅极氧化物膜表面上形成氮化硅。此外，具有表面沟道的单栅极CMOS可通过总体上简单的工艺更轻易地形成，而无需单独的瞬时离子注入处理，即或是使用n+多晶硅层时也这样。该CMOS的单元NMOS的临限电压约为+0.9V，周围PMOS的临界电压约为-0.5V及以上，周围NMOS的临界电压约为+0.5V或以下。此外，因单元NMOS已具+0.9V的临界电压，故不须另提供反向偏压来获得+0.9V的临界电压，且顺利地形成具低功耗的器件。本发明的制造方法对于提高器件特性、产量和可靠性非常有利。

Description

互补型金属氧化物半导体器件及其制造方法
技术领域
本发明涉及一种半导体器件及其制造方法，尤其涉及一种互补型金属氧化物半导体(以下简称CMOS场效晶体管)器件及其制造方法
背景技术
一般而言，CMOS器件包括低功耗PMOS晶体管和对称形成的可高速运行的NMOS晶体管。虽然其集成度低，且制造过程繁复，但是CMOS通常仍具有低功耗特性。
图1是示出一半导体器件的单元区及周围电路区的平面图。
如图1所示，于CMOS器件中，单元区100内的NMOS临界电压(threshold voltage)约为+1V，以减少器件运行期间的漏电流(off current)，且周围电路区200内的PMOS与NMOS的临界电压应当高于-0.5V并低于+0.5V，以增加操作速度。为达成该种结果，需要单独的掩模(mask)及额外的离子注入，这使得制造过程极为复杂。
CMOS栅极电极传统上由具高熔点的多晶硅层所形成，可使薄膜易于沉积，并易于作线路图，对氧化气氛具稳定性，且易于平坦化。
传统栅极电极利用n+多晶硅作为NMOS与PMOS区。但是，因PMOS区中的反掺杂(counter doping)，故将形成掩埋沟道(burried channel)，导致短沟道效应(short channel effect)因而增加泄漏电流。
为了克服上述缺点，在NMOS区中的栅极电极使用n+多晶硅，而在PMOS区中的栅极电极则使用p+多晶硅，因而作为双栅极电极，可在NMOS区与PMOS区上形成一表面沟道(surface channel)。
图2a至2e是剖视图，说明现有CMOS的制造方法，其中，″A″表示其上可形成单元区NMOS的区间，″B″表示其上可形成周围电路区PMOS的区间，而″C″表示其上可形成周围电路区NMOS的区间。
如图2a所示，界定一有源区域的一场氧化物13形成在一半导体衬底11上。
之后，利用一离子注入掩模，选择性地将p型和n型杂质注入半导体衬底11，并进行一驱入(drive-in)处理，形成p阱15及n阱17。
如图2b所示，藉一热氧化物处理，使第一氧化物膜19生成于半导体衬底11上，且可供调整临界电压的杂质离子则注入于所得的结构中。此处，第一氧化物膜19的作用是在杂质离子的注入而须调整临界电压的期间，可防止半导体衬底产生表面缺陷。
如图2c所示，第一氧化物膜19已被移除，且在所得的衬底上形成一第二氧化物膜21与一未掺杂多晶硅层23。
接着，借着利用n阱掩模(未示)而实行离子注入，p阱15上的多晶硅层23掺杂以诸如含磷(P)或砷(As)离子的n型杂质。
其次，借着利用p阱掩模而实行离子注入，n阱17上的多晶硅层23乃掺杂以诸如硼(B)或BF2离子的p型杂质。
如图2d所示，多晶硅层23上形成一金属层29。
利用一栅极电极掩模而实行一照像处理，可选择性地蚀刻金属层29，多晶硅层23及第二氧化物膜21，因而可分别在p阱15及n阱17的顶侧形成第二氧化物膜21的一栅极氧化物及一栅极电极31。此处，栅极电极31包括多晶硅层23与金属层29的叠层构造。
如图2e所示，在作驱入处理后，接着利用n阱掩模(未示)进行n型杂质离子的离子注入，则p阱15中的栅极电极31两侧，即形成一低浓度的n型杂质区33。
之后，在作驱入处理后，接着利用p阱掩模(未示)进行p型杂质离子的离子注入，则n阱17中的栅极电极31两侧，即形成一低浓度的p型杂质区35。
之后，于栅极电极的一侧壁上形成一氮化物间隔物37。
此后，在作驱入处理后，接着利用n阱掩模(未示)进行n型杂质离子高浓度的离子注入；则p阱15中的栅极电极15包括间隔物37的两侧上，乃形成一高浓度的n型杂质区39。
其后，在作驱入处理后，接着利用p阱掩模(未示)进行p型杂质离子高浓度的离子注入，则n阱17中的栅极电极31包括间隔物37的两侧上，形成一高浓度的p型杂质区41。
如上述，因现有CMOS器件及其制造方法包含双多硅栅极电极的形成，故现有CMOS器件的特性即因下述效应而降低。
第一，当PMOS区中的p+多晶硅栅极电极的栅极氧化物膜区内的硼未活化时，CMOS多晶硅栅极电极处将产生栅极电极的栅极耗尽效应(gate depletioneffect)，因而减低了反向电容(reverse capacitance)，并增加了临界电压。
第二，在多晶硅栅极电极中残存有硼离子的现象，将贯穿栅极氧化物膜而扩散至半导体衬底的沟道区内，亦即，将发生硼贯穿现象。结果，平带电压(flat band voltage)与临界电压均将变化，栅极氧化物的完整性(GOI)特性劣化。
发明内容
因此本发明的目的是提供一种CMOS器件及其制造方法，其中，通过在一单元区NMOS及一周围电路PMOS的栅极氧化物膜上进行DPN(退耦等离子体氮化，Decoupled Plasma Nitridation)处理，并且在栅极氧化物膜表面上形成氮化硅膜，形成一种具有表面沟道(surface channel)的单栅极CMOS，从而毋须任何多余的离子注入处理，即可非常容易地形成具有表面沟道的单栅极CMOS，即便使用n+多晶硅层的栅极电极时也这样。该单栅极CMOS的单元区NMOS的临界电压可约为+0.9V，周围电路PMOS的临界电压可约在-0.5V及以下，而周围电路NMOS的临界电压约可在+0.5V及以下。
为实现上述目的，提供一种半导体器件的CMOS，包括：一半导体衬底，具有位于周围电路区内的一n阱及一p阱，及位于单元区中的一p阱；一栅极氧化物膜，其形成在该半导体衬底上并具有一氮化表面，该氮化表面形成在周围电路区的n阱与单元区的p阱的半导体衬底上；及一栅极电极，其形成于栅极氧化物膜上。
本发明的另一目的是提供一种半导体器件的CMOS的制造方法，包括下述步骤：于周围电路区中含有n阱与p阱以及在单元区中含有p阱的半导体衬底上形成一栅极氧化物膜；氮化周围电路区的n阱与单元区的p阱上的该栅极氧化物膜的表面；以及在该栅极氧化物膜上形成一栅极电极。
本发明的原理为，单元NMOS与周围电路PMOS的栅极氧化物膜经过DPN(退耦等离子体氮化)处理以在栅极氧化物膜的表面上形成一氮化硅，从而形成一个具有表面沟道的单栅极CMOS。因此，即便使用n+多晶硅层的栅极电极，单元区NMOS的临界电压仍可约为+0.9V，周围PMOS的临界电压亦可约为-0.5V及以下，且周围NMOS的临界电压可为+0.5V及以下，而无需另外进行瞬时离子注入处理。
附图说明
结合附图，通过以下的说明和所附权利要求，本发明的上述及其它目的和特点将变得更加清晰。这些附图仅示出了本发明的优选实施例，而不应视作对其范围的限制，本发明将配合以下附图说明其特点及细节，其中：
图1为表示单元区及周围电路的平面图；
图2a至2e为表示传统器件的CMOS制造方法的剖视图；
图3a至3e为表示本发明第一实施例的CMOS制造方法的剖视图；
图4a至4e为表示本发明第二实施例的CMOS制造方法的剖视图；
图5为曲线图，表示在一栅极氧化物膜上进行退耦等离子体氮化(DPN)处理后，MOS的电容-电压(C-V)曲线；
图6为一特性图，表示栅极氧化物膜未经DPN处理的Dit(界面陷阱密度，Interface trap density)特性。
图7为一特性图，表示栅极氧化物膜经DPN处理后的Dit(界面陷阱密度)特性。
附图中的附图标记说明如下：
100    单元区                  200    周围电路区
11     半导体衬底              13     场氧化物
15     p阱                     17     n阱
19     第一氧化物膜            21     第二氧化物膜
23     未掺杂多晶硅层          29     金属层
31     栅极电极                33     低浓度n型杂质区
35     低浓度p型杂质区         37     氮化物间隔物
39     高浓度n型杂质区         51     半导体衬底
53     器件隔离膜              55     p阱
57     n阱                     59     第一氧化物膜
61     第一光致抗蚀剂膜图形    63     氮化硅
65    多晶硅层           67    金属层
69    栅极电极           71    低浓度n型杂质区
73    低浓度p型杂质区    75    氮化硅间隔物
77    高浓度n型杂质区    79    高浓度杂质区
具体实施方式
现将参照附图说明本发明的优选实施例。在以下描述中，各附图中均以相同标号表示相同构件。而说明中所界定的特殊结构，诸如一电路中的详细结构及元件等，仅提供来帮助全面理解本发明。因此，本领域技术人员知晓，本发明可通过不同的结构来实现。同时，现有的功能与结构在说明书中未详细描述，因为其将使本发明在不须要的细节上造成模糊不清。
图3a至3e为制造根据本发明第一实施例的CMOS器件的方法的剖视图。图中，″A″表示其上拟形成NMOS区的区域，″B″表示其上拟形成周围电路PMOS的区域，而″C″表示其上拟形成周围电路NMOS的区域。
参考图3a所示，在一半导体衬底51上，形成一界定一有源区的一器件隔离膜53。
之后，利用一离子注入掩模，将p型或n型杂质选择性地离子注入到半导体衬底51中，并进行一驱入处理(drive-in process)，以形成一p阱55及一n阱57。
其次，其为一栅极氧化物膜的第一氧化物膜59，藉热氧化物半导体衬底51的方式而生成为5至100的厚度。一种诸如Al2O3、HfO2、Hf·SiO2或Zr·SiO2膜的不与多晶硅发生反应的高介电膜亦可用以取代热氧化物膜。
如图3b所示，第一氧化物膜59上被覆有一第一光致抗蚀剂膜。之后，将该第一光致抗蚀剂膜曝光并使其显影，以形成一第一光致抗蚀剂图形61，此一图形可覆盖拟形成周围电路NMOS的区域B。
其后，利用光致抗蚀剂膜图形作为掩模进行DPN处理，将位于拟形成单元区NMOS的区域B中与拟形成周围电路PMOS的区域C中的栅极氧化物膜59的表面予以氮化，从而形成一氮化硅63。
此处，DPN处理在温度为0～400℃、反应室真空度为5～20mT、RF等离子体功率为100～700W的条件下，且在氮的流量为10～500sccm的氮气氛中进行50～100秒。
此外，DPN处理除使用氮气(N2)外，亦可使用选自NH3、N2O、NF3及NO组成的组的一种气体、或其混合物。
作完栅极氧化物膜59的DPN处理后，在N2、Ar或真空中，或其联合环境中，施行温度为100～800℃，时间为1～30分钟的热处理。
如图3c所示，去除第一光致抗蚀剂膜图形61，并在含有厚度为100至1000的栅极氧化物膜59的所得结构上，分别形成一多晶硅层65及一金属层67。此处，多晶硅层65由掺杂有其功函数(work function)为4.1～4.3eV的n型杂质的多晶硅层所形成。此外，金属层67由W/WN层所形成，以降低栅极电阻(gate resistance)。可形成一硅化物以取代金属层67。
如图3d所示，金属层67与多晶硅层65通过利用一栅极电极掩模进行一光刻工序而蚀刻。此处，包括多晶硅层65与金属层67的叠层结构的栅极电极69分别形成在拟形式单元区NMOS的区域A、拟形成周围电路NMOS的区域B、以及拟形成周围电路PMOS的区域C的半导体衬底51上。
如图3e所示，在拟形成单元区NMOS的区域A与在拟形成周围电路NMOS的区域B内的栅极电极69的两侧的p阱55的表面上，藉离子注入低浓度n型杂质，形成低浓度n型杂质区。
类似的，在拟形成周围电路PMOS的区域C内的栅极电极两侧的n阱57的表面上，藉离子注入低浓度p型杂质，形成低浓度p型杂质区73。
之后，在栅极电极69的侧壁上形成氮化硅间隔物75。
其次，在拟形成单元区NMOS的区域与在拟形成周围电路NMOS的区域B内的氮化硅间隔物75的两侧的p阱55的表面上，藉离子注入高浓度n型杂质，形成高浓度n型杂质区77，从而形成一具有LDD(轻微掺杂漏极，lightly doped drain)结构的n型源极/漏极杂质区。
其后，在拟形成周围电路PMOS的区域C内的氮化硅隔离物75两侧的n阱57的表面上，藉离子注入高浓度p型杂质，形成高浓度杂质区79，从而形成具有LDD结构的p型源极/漏极杂质区。
图4a至4e为剖视图，示出了根据本发明第二实施例的半导体CMOS的制造方法。图中，″A″表示其上拟形成单元区NMOS的区域，″B″表示其上拟形成周围电路PMOS的区域，而″C″表示其上拟形成周围电路NMOS的区域。
如图4a所示，界定一有源区的器件隔离膜53形成于半导体衬底51上。
之后，利用一离子注入掩模，选择性地将p型或n型杂质离子注入到半导体衬底51中，并施行驱入处理，以形成p阱55及n阱57。
其次，其为栅极氧化物膜的第一氧化物膜59通过热氧化该半导体衬底51生长至厚度为5至100。此处，该第一氧化物膜59，亦可使用诸如Al2O3、HfO2、Hf·SiO2或Zr·SiO2膜的不与多晶硅发生反应的高介电膜，以取代热氧化物膜。
如图4b所示，第一光致抗蚀剂膜被覆于栅极氧化物膜59上，且第一光致抗蚀剂膜得以曝光并显影，以形成仅覆盖其处拟形成周围电路NMOS的区域C的第一光致抗蚀剂膜。
其后，利光第一光致抗蚀剂膜图形61作为掩模，进行DPN处理，以氮化拟形成单元区NMOS的区域A与拟形成周围电路PMOS的区域C内的栅极氧化物膜59的表面，从而形成氮化硅63。
此处，DPN处理在温度为0～400℃、反应室真空度为5～20mT、RF等离子体功率为100～700W的条件下，在氮气流量为10～500sccm的氮气氛中，进行50～100秒。
此外，选自NH3、N2O、NF3和NO组成的组的一种含氮气体，或其混合物亦可取代DPN处理用的氮气。
栅极氧化物膜59作完DPN处理后，即在温度为100～800℃，在N2、Ar或其混合物的气氛中，或在真空中，进行1～30分钟的热处理。
如图4c所示，去除第一光致抗蚀剂膜图形61，且在包括厚度为100至1000的栅极氧化物膜59的所得结构上，分别形成一第一金属层64及一第二金属层66。
此处，第一金属层由功函数为4.1至4.3eV的诸如TaNx、TaSixNy或Ta层的一种层所形成。
此外，第二金属层66由一W/WN层所形成，以减少栅极电阻。亦可形成硅化物以取代第二金属层67。
如图4d所示，第二金属层67与第一金属层65通过利用一栅极电极掩模进行光刻处理而得以蚀刻。此处，包括第一金属层65与第二金属层67的叠层结构的栅极电极69分别形成于拟形成单元区NMOS的区域A、拟形成周围电路NMOS的区域B、以及拟形成周围电路PMOS的区域C内的半导体衬底51上。
如图4e所示，在拟形成单元区NMOS的区域A和拟形成周围电路NMOS的区域B内的栅极电极69的两侧的p阱55的表面上，藉离子注入低浓度n型杂质，形成低浓度n型杂质区71。
类似的，藉离子注入低浓度p型杂质，在拟形成周围电路PMOS的区域C内的栅极电极69两侧的n阱57的表面上，形成一低浓度p型杂质区73。
之后，通过在包括栅极电极69的前侧上形成氮化硅，并通过蚀刻该附属膜(subject film)，在栅极电极69的侧壁上形成氮化硅间隔物75。
其次，在拟形成单元区NMOS的区域A、和拟形成周围电路NMOS的区域B内的氮化硅间隔物75两侧的p阱55的表面上，藉注入高浓度n型杂质，形成高浓度n型杂质区77，从而形成一具有LDD结构的n型源极/漏极杂质区。
其后，在拟形成周围电路PMOS的区域C内的氮化硅间隔离物75两侧的n阱57的表面上，藉注入高浓度p型杂质离子的方式，形成一高浓度杂质区79，从而形成一种具有LDD结构的p型源极/漏极杂质区。
图5是一曲线图，示出了具有和不具有退耦等离子体氮化(DPN)处理过的栅极氧化物膜的MOS的电容-电压(C-V)曲线。图6是一曲线图，示出了具有未经DPN处理的栅极氧化物膜的NMOS的Dit(Interface trap density，界面陷阱密度)特性，以及图7是一曲线图，示出了具有经DPN处理的栅极氧化物膜的NMOS的Dit特性。
参考图5，具有DPN处理过的栅极氧化物膜的NMOS，其临界电压较具有未经DPN处理的栅极氧化物膜的NMOS的高出+0.4V至+0.5V。
如图6及图7所示，具有经DPN处理(1×1011/eV-cm2)的栅极氧化物膜的NMOS，其Dit特性优于具有未经DPN处理(1×1010/eV-cm2)的栅极氧化物膜的NMOS的Dit(界面陷阱密度(Interface trap density))特性。
具有一表面沟道的单栅极CMOS因下述理由而具有驱动电压低、性能良好、器件产量高且可靠性好等优点，该表面沟道包括通过在单元区NMOS与周围电路PMOS的栅极氧化物膜上施行DPN处理而形成于栅极氧化物膜表面上的氮化物。
第一，在使用包括n+多晶硅层的栅极电极的情况下，不须额外的离子注入处理，即可形成具表面沟道的CMOS，其单元区NMOS的临界电压为+0.9V，周围电路PMOS的临界电压为-0.5V及以上，且周围电路NMOS的临界电压为+0.5V及以下。
第二，由于栅极氧化物膜的DPN处理而使单元区NMOS具有+0.9V的临界电压，所以不需要+0.9V的临界电压的另外的反向偏压(back bias)，因而实现了更低的功耗。
第三，因为在形成单元区NMOS期间，不需要用以调整临界电压所需的单独的离子注入处理，故可简化处理过程。
最后，因为在形成栅极电极期间，并不使用掺杂处理，故栅极电极的耗尽效应或传统双多晶硅栅极电极中所见的硼贯穿现象可加以防止。
虽然本发明已经参照优选实施例详述如上，但是对本领域技术人员明显的是，本发明的范围不限于这些实施例。相反，本发明涵盖所附权利要求的精髓和范围所包含的所有装置和方法。

Claims (14)

1.一种制造互补型金属氧化物半导体器件的方法，该方法包括步骤：
在一半导体衬底上形成一栅极氧化物膜，该半导体衬底包括位于一周围电路区内的n阱与p阱、以及位于一单元区内的一p阱；
氮化周围电路区的n阱与单元区的p阱上的所述栅极氧化物膜的表面；以及
在该栅极氧化物膜上形成一栅极电极。
2.如权利要求1所述的方法，其中该栅极氧化物膜的厚度为5至100。
3.如权利要求1所述的方法，其中该氮化的步骤包括：
在温度为0至400℃，反应室真空度为5至20mT，且RF等离子体功率为100至700W条件下，将退耦等离子体氮化处理进行50至100秒，以及
进行一热处理。
4.如权利要求3所述的方法，其中该退耦等离子体氮化处理使用选自N2、NH3、N2O、NF3和NO构成的组的至少一种气体，且其流量为10至500sccm。
5.如权利要求3所述的方法，其中该热处理在一N2、Ar或其混合物的气氛中，或在真空中，在100至800℃的温度下，进行1至30分钟。
6.如权利要求1所述的方法，其中栅极氧化物膜包括一高介电膜。
7.如权利要求6所述的方法，其中该高介电膜包括选自Al2O3、HfO2、Hf·SiO2和Zr·SiO2构成的组的一种材料。
8.如权利要求1所述的方法，其中该栅极电极包括一多晶硅层与一金属层的叠层结构。
9.如权利要求8所述的方法，其中，该多晶硅层包括一掺杂有其功函数为4.1至4.3eV的n型杂质的多晶硅层。
10.如权利要求8所述的方法，其中该金属层包括一W/WN层。
11.如权利要求1所述的方法，其中该栅极电极包括一第一金属层与一第二金属层的叠层结构。
12.如权利要求11所述的方法，其中该第一金属层包括选自功函数为4.1至4.3eV的TaNx、TaSixNy和Ta构成的组的一种材料。
13.如权利要求11所述的方法，其中该第二金属层包括一W/WN层。
14.一种互补型金属氧化物半导体器件，包括：
一半导体衬底，其在一周围电路区中含有n阱与p阱，而在单元区中含有p阱；
一栅极氧化物膜，其形成在该半导体衬底上并具有一氮化表面，该氮化表面形成在周围电路区中的n阱与单元区中的p阱的半导体衬底上；以及
一栅极电极，其形成在栅极氧化物膜上。
CNB021479496A 2001-11-01 2002-10-31 互补型金属氧化物半导体器件及其制造方法 Expired - Lifetime CN1215554C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR67849/2001 2001-11-01
KR10-2001-0067849A KR100400323B1 (ko) 2001-11-01 2001-11-01 반도체 소자의 시모스(ｃｍｏｓ) 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
CN1417853A CN1417853A (zh) 2003-05-14
CN1215554C true CN1215554C (zh) 2005-08-17

Family

ID=19715604

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021479496A Expired - Lifetime CN1215554C (zh) 2001-11-01 2002-10-31 互补型金属氧化物半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US6828185B2 (zh)
JP (1) JP4271920B2 (zh)
KR (1) KR100400323B1 (zh)
CN (1) CN1215554C (zh)
TW (1) TW578270B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030044394A (ko) * 2001-11-29 2003-06-09 주식회사 하이닉스반도체 듀얼 게이트절연막을 구비한 반도체소자의 제조 방법
US7155397B2 (en) * 2002-01-22 2006-12-26 Medco Health Solutions, Inc. Apparatus and method for managing prescription benefits
JP4004040B2 (ja) * 2002-09-05 2007-11-07 株式会社東芝 半導体装置
US6803611B2 (en) * 2003-01-03 2004-10-12 Texas Instruments Incorporated Use of indium to define work function of p-type doped polysilicon
TW589706B (en) * 2003-07-11 2004-06-01 Nanya Technology Corp Method for forming a bottle trench
US6821833B1 (en) * 2003-09-09 2004-11-23 International Business Machines Corporation Method for separately optimizing thin gate dielectric of PMOS and NMOS transistors within the same semiconductor chip and device manufactured thereby
JP2005183783A (ja) * 2003-12-22 2005-07-07 Seiko Epson Corp 半導体装置の製造方法
US7138691B2 (en) * 2004-01-22 2006-11-21 International Business Machines Corporation Selective nitridation of gate oxides
KR100540478B1 (ko) * 2004-03-22 2006-01-11 주식회사 하이닉스반도체 전하 트랩을 갖는 게이트유전체를 포함한 휘발성 메모리셀 트랜지스터 및 그 제조 방법
US7381619B2 (en) * 2004-04-27 2008-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Dual work-function metal gates
TWI367560B (en) * 2004-07-05 2012-07-01 Samsung Electronics Co Ltd Integrated circuit devices including a dual gate stack structure and methods of forming the same
KR101128689B1 (ko) * 2004-07-29 2012-03-26 매그나칩 반도체 유한회사 선택적 플라즈마 질화처리를 이용한 이미지센서
KR100611784B1 (ko) * 2004-12-29 2006-08-10 주식회사 하이닉스반도체 다중 게이트절연막을 갖는 반도체장치 및 그의 제조 방법
US7265065B2 (en) 2005-04-29 2007-09-04 United Microelectronics Corp. Method for fabricating dielectric layer doped with nitrogen
JP4718894B2 (ja) * 2005-05-19 2011-07-06 株式会社東芝 半導体装置の製造方法
US7282401B2 (en) 2005-07-08 2007-10-16 Micron Technology, Inc. Method and apparatus for a self-aligned recessed access device (RAD) transistor gate
US7700441B2 (en) * 2006-02-02 2010-04-20 Micron Technology, Inc. Methods of forming field effect transistors, methods of forming field effect transistor gates, methods of forming integrated circuitry comprising a transistor gate array and circuitry peripheral to the gate array, and methods of forming integrated circuitry comprising a transistor gate array including first gates and second grounded isolation gates
US7602001B2 (en) 2006-07-17 2009-10-13 Micron Technology, Inc. Capacitorless one transistor DRAM cell, integrated circuitry comprising an array of capacitorless one transistor DRAM cells, and method of forming lines of capacitorless one transistor DRAM cells
US7638443B2 (en) 2006-11-14 2009-12-29 Asm Japan K.K. Method of forming ultra-thin SiN film by plasma CVD
KR100906058B1 (ko) * 2007-11-05 2009-07-03 주식회사 동부하이텍 반도체 소자의 다중 게이트 절연막 형성 방법
TWI385762B (zh) * 2008-09-22 2013-02-11 Nyquest Technology Corp 半導體之製造方法（二）
KR101486425B1 (ko) 2008-11-19 2015-01-27 삼성전자주식회사 듀얼 게이트 반도체 장치의 제조방법
US7977180B2 (en) * 2008-12-08 2011-07-12 GlobalFoundries, Inc. Methods for fabricating stressed MOS devices
JP5442332B2 (ja) * 2009-06-26 2014-03-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8329525B2 (en) 2010-10-04 2012-12-11 Stmicroelectronics, Inc. Method for fabricating at least three metal-oxide semiconductor transistors having different threshold voltages
FR2965660A1 (fr) * 2010-10-04 2012-04-06 St Microelectronics Crolles 2 Procédé de fabrication d'au moins trois transistors présentant trois tensions de seuil différentes
US8551876B2 (en) * 2011-08-18 2013-10-08 United Microelectronics Corp. Manufacturing method for semiconductor device having metal gate
US9177868B2 (en) 2014-03-28 2015-11-03 International Business Machines Corporation Annealing oxide gate dielectric layers for replacement metal gate field effect transistors

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5981324A (en) * 1996-10-23 1999-11-09 Samsung Electronics Co., Ltd. Methods of forming integrated circuits having memory cell arrays and peripheral circuits therein
US6048769A (en) * 1997-02-28 2000-04-11 Intel Corporation CMOS integrated circuit having PMOS and NMOS devices with different gate dielectric layers
FR2775120B1 (fr) * 1998-02-18 2000-04-07 France Telecom Procede de nitruration de la couche d'oxyde de grille d'un dispositif semiconducteur et dispositif obtenu
US6027961A (en) * 1998-06-30 2000-02-22 Motorola, Inc. CMOS semiconductor devices and method of formation
KR100281135B1 (ko) * 1999-02-22 2001-02-01 김영환 반도체 소자의 게이트 산화막 형성 방법
KR100343137B1 (ko) * 1999-04-07 2002-07-05 윤종용 불휘발성 메모리 장치 및 그 제조방법
JP3746669B2 (ja) * 2000-10-17 2006-02-15 株式会社ルネサステクノロジ 半導体装置の製造方法

Also Published As

Publication number Publication date
KR100400323B1 (ko) 2003-10-01
CN1417853A (zh) 2003-05-14
JP4271920B2 (ja) 2009-06-03
TW578270B (en) 2004-03-01
US20030082863A1 (en) 2003-05-01
KR20030037347A (ko) 2003-05-14
JP2003188276A (ja) 2003-07-04
US6828185B2 (en) 2004-12-07

Similar Documents

Publication Publication Date Title
CN1215554C (zh) 互补型金属氧化物半导体器件及其制造方法
CN1293637C (zh) 具有应变沟道的互补式金属氧化物半导体及其制作方法
CN1317772C (zh) 半导体器件及其制造方法
CN1282253C (zh) 具有小袋的半导体器件及其制造
CN1280918C (zh) 参考电压半导体
CN1670965A (zh) 源极及漏极中聚含掺质金属的晶体管
CN1674300A (zh) 沟道中具浅锗注入区的晶体管
CN1619817A (zh) 具有不同栅极介质的半导体器件及其制造方法
CN1396660A (zh) 半导体集成电路器件及其制造方法
CN1841772A (zh) 半导体器件及其制造方法
CN1819200A (zh) 半导体器件和用于制造半导体器件的方法
CN1285127C (zh) 薄膜半导体器件及其制造该器件的方法
CN1941380A (zh) 具有铟掺杂子区域的栅隔离区的半导体结构
CN1505155A (zh) 半导体器件及其制造方法
CN1905160A (zh) 集成半导体结构的制造方法及相应的集成半导体结构
CN1849705A (zh) 用于分别优化在同一半导体芯片内的pmos和nmos晶体管的薄栅极电介质的方法以及由此制造的器件
CN1744318A (zh) 半导体装置及其制造方法
CN1858913A (zh) 半导体器件及其制造方法
CN101030541A (zh) 半导体晶体管元件及其制作方法
CN1467824A (zh) 半导体器件及其制造方法
CN1702866A (zh) 半导体器件
CN1226776C (zh) 具有双栅极氧化物层的半导体器件的制造方法
US20080142910A1 (en) Semiconductor device
CN1499577A (zh) 制造半导体器件的方法
CN1812060A (zh) 半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20050817

CX01 Expiry of patent term