CN1216514C - 备有多层陶瓷基板和内埋被动元件的多层电路模组 - Google Patents

备有多层陶瓷基板和内埋被动元件的多层电路模组 Download PDF

Info

Publication number
CN1216514C
CN1216514C CN011200405A CN01120040A CN1216514C CN 1216514 C CN1216514 C CN 1216514C CN 011200405 A CN011200405 A CN 011200405A CN 01120040 A CN01120040 A CN 01120040A CN 1216514 C CN1216514 C CN 1216514C
Authority
CN
China
Prior art keywords
passive device
zone
integrated
circuit module
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN011200405A
Other languages
English (en)
Other versions
CN1356861A (zh
Inventor
周詠晃
沈志文
曾文仁
王锦荔
陈建宏
汤敬文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Publication of CN1356861A publication Critical patent/CN1356861A/zh
Application granted granted Critical
Publication of CN1216514C publication Critical patent/CN1216514C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Abstract

本发明提供备有多层陶瓷基板和内埋被动元件的多层电路模组。集成电路元件安装在电路模组的一或两层的表层，其多层结构分成三种整合区域，包含内部接线整合区域、基本被动元件整合区域之内以连接集成电路。基本被动元件整合区域包含电容、电阻和电感层。滤波器、耦合器和平衡非平衡阻抗转换器是制造在高频被动元件整合区域内。隔离接地面来将元件隔离以避免电磁的干扰。标准的输入和输出接点形成在底层表面使得电路模组能作为模组化元件。

Description

备有多层陶瓷基板和内埋被动元件的多层电路模组
技术领域
本发明是关于多层电路模组(multi-layer circuit module)，特别是，关于一种高整合多层电路模组及此电路模组的设计和整合方法，此电路模组备有多层陶瓷基板和内埋的被动元件。
背景技术
图1说明一种现今无线通信系统(wireless communication system)的基本电路架构。此系统里的基本元件包括一射频前端电路(RF front end circuit)101、一调变解调模组(modulation and demodulation module)102、一基频控制电路(base band contml circuit)103和一快闪存储模组(flash memorymodule)104。每一基本元件都有专用的集成电路(integrated circuit)配合周边元件(peripheral device)组合出所需的功能，以满足系统所需的规格。此系统也包含了一高频滤波器(filter)108、一平衡非平衡阻抗转换器(balun)105、一切换二极管(switching diode)106、一电源放大器(power ampliger)107，和一天线(antenna)109。
传统的设计方法通常是把系统划分成为数个次模组(sub-module)的组合，然后针对各次模组先单独设计与测试，再整合起来完成整个系统的设计，如图2所示。图2的无线通信系统包含一天线201、一滤波器202、平衡非平衡阻抗转换器203、一高频开关(high frequency switch)204、一晶体管(transistor)205、一快闪存储模组206、周边被动(passive)元件207、一基频集成电路元件208，和一射频(radio frequency)集成电路元件209。周边被动元件包括电容(capacitor)、电阻(resistor)和电感(inductor)。
因为现今无线通信系统的复杂性，此种传统的设计与开发方式是相当繁杂与困难。尤其是在相互整合时，为符合产品特性及机构上的需求，各次模组常常需要作部分的修改，以达到系统最佳整合结果。所以，在整合时将增加研发成本及时间。
此外，在现今产品轻薄短小多功能的趋势下，这样的整合方式将渐渐无法满足最后产品的需求。时下电路整合技术，是利用FR4基板叠压制作出多层的架构，如图3所示。
从图3的剖面图可看出，顶整合层(top integadon layer)302包括一顶层集成电路306、顶层被动元件307，和一顶层主动元件308。底层(bottomintegadon layer)305包括底层被动元件309和311、一底层集成电路310，和一底层主动元件312。内部接线层(inter-connection layer)303在各元件之间提供信号接线路径(signal connection path)，并且隔离接地面(shieldingsound plme)304将元件和信号接线路径隔离，以避免电磁的干扰(electronlagmtic interfermce)。一天线301也装设在顶层表面上。
如图3所说明的，这些集成电路元件及其周边元件是置放在此多层架构的顶层和底层上。用来连接电路和元件的信号走线则大都穿梭在此多层架构的中间层，以增加系统设计的弹性。然而，当必要将电路模组缩小化时，这种整合方式变得较少弹性。除非晶片设计者由改善电路设计，以减少周边被动元件的使用数目，不然由此种整合方式是不可能减小产品的大小。
目前的通信系统的电路结构中，所用到的元件中最占面积且数量最多的是被动元件。这些被动元件包括电容、电阻、电感、滤波器、平衡非平衡阻抗转换器、耦合器(coupler)，和天线(antenna)等等。以整体的元件数量来估计，这些被动元件约占整体元件数量的95％左右，而其体积约占整个系统的80％左右。加上电路各次模组间的整合匹配网路，其所占据的空间及面积是相当可观的。
所以，利用上述传统多层技术，只能利用内埋的(embedded)信号走线来提高电路模组整合度(compactness)，并不能因此而明显有效地节省产品中被动元件所占的面积或体积。且在一个无线通信系统里，外加天线元件基于特性考量，需考虑到整合时相对位置的摆设，这又浪费了许多模组的整合面积。
发明内容
本发明克服上述传统整合多层电路结构的缺点。其主要目的之一是，提供一种多层电路模组的改良结构。另一目的是，提供一种计划和设计此结构的方法，以及在多层电路模组里的主动元件、基本被动元件、高频被动元件、和接地面的安排。本发明又一目的是，提供一种对此多层电路模组将各种元件整合的方法。
本发明一种备有多层陶瓷基板和内埋被动元件的多层电路模组，其特征在于，包含有：多个基板层与形成于基板上的金属层，所述金属层包括内部接线层、基本被动元件层和高频被动元件层，所述多个基板层和形成于基板上的金属层区分成多个整合区域，包含至少一内部接线整合区域，至少一基本被动元件整合区域与至少一高频被动元件整合区域；以及多个电路元件，安装在该电路模组的顶层和底层表面中的至少一层；其中该内部接线整合区域包含至少一接线层，以作为该多个电路元件间的电路走线；该基本被动元件整合区域包含至少一基本被动元件层，且该高频被动元件整合区域包含高频被动元件层，其中所述高频被动元件整合区域位于所述内部接线整合区域和所述基本被动元件整合区域之间。
其中该基本被动元件整合区域包含至少一电容层。
其中该基本被动元件整合区域包含至少一制造在该至少一电容层上的堆叠式电容。
其中该基本被动元件整合区域包含至少一制造在该至少一电容层上的印刷式电容。
其中该基本被动元件整合区域包含至少一制造在该一电容层上的至少一电阻或电感。
其中该基本被动元件整合区域包含至少一电阻层。
其中该基本被动元件整合区域包含一制造在该至少一电阻层上的至少一电容或电感。
其中该基本被动元件整合区域包含至少一电感层。
其中该基本被动元件整合区域包含一制造在该至少一电感层上的螺旋线以形成一电感。
其中该基本被动元件整合区域包含一制造在该至少一电感层上的传输线以形成一高频短路传输线或高频阻隔传输线。
其中该基本被动元件整合区域包含一制造在该至少一电感层上的至少一电容或电阻。
其中该高频被动元件整合区域包含一高频滤波器。
其中该高频被动元件整合区域包含一高频耦合器。
其中该高频被动元件整合区域包含一高频平衡非平衡阻抗转换器。
其中该高频被动元件整合区域包含一天线。
其中该多个整合区域中的每一区域至少有一隔离接地面以将形成在其上的元件隔离。
其中该接线层至少有一隔离接地面以将形成在其上的电路接线路径隔离。
其中该基本被动元件层至少有一隔离接地面以将形成在其上的基本被动元件隔离。
其中在不同整合区域内或不同层的元件以灌孔连接。
其中该多个基板层包含陶瓷基板。
其中该内部接线整合区域紧邻安装电路元件的该顶层或底层表面。
其中该基本被动元件整合区域与该内部接线整合区域紧邻，该基本被动元件整合区域含电容层与该内部接线整合区域相邻且含电阻层与该电容层相邻。
其中该基本被动元件整合区域在该电阻层后还包含电感层。
其中电路元件只安装在该电路模组的该顶层表面，该高频被动元件整合区域形成在该电阻层之后，且该电感层形成在该高频被动元件整合区域之后。
其中该内部接线整合区域紧邻隔离接地面而该隔离接地面紧邻安装电路元件的该顶层或底层表面。
其中电路元件安装在该电路模组的顶层和底层表面，且该高频被动元件整合区域位于所述内部接线整合区域和所述基本被动元件整合区域之间，且其上面是内人接线整合区域，下面是基本被动元件整合区域。
其中基本被动元件整合区域形成在该高频被动元件整合区域的上下两边。
其中该顶层和底层表面皆与一内部接线整合区域相邻，该内部接线整合区域位于该高频被动元件整合区域的上下两边。
本发明一种多层电路模组的制造方法，其特征在于，包含下列步骤：
a.将该电路模组分成多个整合区域，包含至少一内部接线整合区域，至少一基本被动元件整合区域和至少一高频被动元件整合区域；
b.在该内部接线整合区域内，形成至少一接线层以作为多个电路元件间的电路连接；
c.在该基本被动元件整合区域内，形成至少一基本被动元件层；
d.在该高频被动元件整合区域内，形成多个高频被动元件；以及
e.在该电路模组的顶层和底层表面的至少一层上装置多个电路元件；
其中，所述高频被动元件整合区域位于所述内部接线整合区域和所述基本被动元件整合区域之间。
其中至少一电容层是形成在该基本被动元件整合区域内。
其中在该至少一电容层上制作一堆叠式电容。
其中在该至少一电容层上制作一印刷式电容。
其中在该至少一电容层上制作一电阻或电感。
其中至少一电阻层是形成在该基本被动元件整合区域内。
其中在该至少一电阻层上制作一电容或电感。
其中至少一电感层是形成在该基本被动元件整合区域内。
其中一螺旋线制造在该至少一电感层上以形成一电感。
其中一传输线制造在该至少一电感层上以形成一高频短路传输或离频阻隔传输线。
其中在该至少一电感层上制作一电容或电阻。
其中一高频滤波器是形成在该高频被动元件整合区域内。
其中一高频耦合器是形成在该高频被动元件整合区域内。
其中平衡非平衡阻抗转换器是形成在该高频被动元件整合区域内。
其中一天线是形成在该高频被动元件整合区域内。
其中该多个整合区域中的每一区域至少有一隔离接地面以将形成在其上的元件隔离。
其中该接线层至少有一隔离接地面以将形成在其上的电路接线路径隔离。
其中该基本被动元件层至少有一隔离接地面以将形成在其上的基本被动元件隔离。
其中在不同整合区域内或不同层的元件以灌孔连接。
其中该电路模组包含多个陶瓷基板层和形成于陶瓷基本上的金属层，所述金属层区分成多个所述整合区域。
其中该内部接线整合区域形成于紧邻安装电路元件的该顶层或底层表面。
其中该基本被动元件整合区域形成于紧邻该内部接线整合区域，该基本被动元件整合区域含电容层与该内部接线整合区域相邻且含电阻与该电容层相邻。
其中该基本被动元件整合区域在该电阻层后还包含电感层。
其中电路元件只安装在该电路模组的该顶层表面，该高频被动元件整合区域形成在该电阻层之后，且该电感层形成在该高频被动元件整合区域之后。
其中该内部接线整合区域形成于紧邻隔离接地面而该隔离接地面紧邻安装电路元件的该顶层或底层表面。
其中多个电路元件安装在该电路模组的顶层和底层表面，且该高频被动元件整合区域位于所述内部接线整合区域和所述基本被动元件整合区域中间，且其上面是内部接线整合区域，下面是基本被动元件整合区域。
其中基本被动元件整合区域形成在该高频被动元件整合区域的两边。
其中该顶层和底层表面皆与一内部接线整合区域相邻，该内部接线整合区域位于该高频被动元件整合区域的上下两边。
本发明的多层电路模组包含多个陶瓷基板。主动集成电路元件是装设在此电路模组的顶层和底层表面的至少一层表面上。由于本发明的陶瓷基板具有目前无线通信产品使用频宽上够高的品质因素(Q-factor)。此种基板的高频响应相当好，使得被动元件能够被直接且内埋制作于多层基板中，以减少顶层及底层的表面上的被动元件的使用数目。所以大幅缩小了此多层电路模组的大小。
依据使用在电路模组里的被动元件，在本发明，多层电路模组被分成多个整合区域(integration region)。这些整合区域包括中间接线(inter-connection)整合区域、基本被动元件(basic passke device)整合区域，和高频被动元件(high iteqllency pasdve device)整合区域。在中间接线整合区域里的接线层(connection layers)提供摆设在此电路模组的表面上的集成电路元件之间的接线。电容、电阻和电感是分别制作在包含在基本被动元件整合区域里的各个层里。高频被动元件，如滤波器、平衡非平衡阻抗转换器、耦合器和天线，是形成在高频被动元件整合区域内。
表面上的集成电路元件和接线层之间可利用灌孔(filled via)来作信号连接。接线层紧临顶层或底层表面以避免被动元件于数量众多的灌孔中难以插件。基本被动元件整合区域则置于接线层之旁。基本被动元件整合区域包含电容层、电阻层和电感层。由于集成电路元件通常须要大量的电容，电容层则置于紧临接线层。基本被动元件整合区域之后则为高频被动元件整合区域。
为了避免电磁的干扰，用接地面层或接线层间有效的隔离。电容层内埋在两隔离接地面之间以将电容与其他整合层隔离。接地灌孔也用来将电容做有效的隔离以避免相互间的精告而造成电容特性的偏差。高频被动元件的输入输出接脚较少但需要较大的连续空间来设计主体线路。高频被动元件整合区域被小心地安排在多层电路模组的中间层以保持每一被动元件的特性且利用接地面及接地灌孔来做隔离，以避免相互间的偶合造成特性的偏差。
在本发明的一实施例中，主动集成电路元件置放在多层电路模组的顶层和底层表面上。如上所述，高频被动元件被设计和安排在中间层，且在基本被动元件层之后和介于接线层之间。输入和输出接点设计在底层表面上。本发明使用符合模组化元件的标准输出入规格的球形间隔阵列(ball gid array，BGA)形态的接点。
在本发明的另一实施例中，主动集成电路元件只置放在多层电路模组的顶层表面上。由于底层表面被用来设计输入和输出接点，隔离接地面完整的接地就被破坏。在本实施例中，基本被动元件层分成两部份。电容和电阻层被安排在高频被动元件层的一边而电感层被安排在另一边。
附图说明
以下配合附图及实施例的详细说明及专利申请范围，将上述及本发明的其他目的与优点详述于后，其中：
图1说明一种现今无线通信系统的基本电路架构。
图2说明一种以传统的技术整合的无线通信系统的多层电路结构。
图3说明一种以传统的技术整合的多层电路模组的剖面图其主动和被动元件是置放在此多层电路模组的顶层和底层上。
图4说明本发明的系统化多层电路模组整合设计方法的一实施例的剖面图，其主动元件摆设在多层电路模组的顶层和底层表面上。
图5a～图5c说明根据本发明的摆设在顶层表面上的元件、内部接线整合区域、基本被动元件整合区域和隔离接地面之间的连接。
图6a～图6b说明根据本发明在多层电路模组的顶层表面上的元件的接线层和在内部接线整合区域内的隔离接地面。
图7说明根据本发明以螺旋线形成电感的电感整合层和以传输线形成的高频短路电路和高频阻隔电路。
图8说明根据本发明的多层电路模组的另一实施例的剖面图，其电路元件只摆设在多层电路模组的一层表面上。
图9a～图9c说明根据本发明的设计和整合的一多层蓝牙通信模组。
具体实施方式
首先请参阅图4，图4说明本发明的系统化多层电路模组整合设计方法的一实施例，其电路模组的架构包含由低温共烧陶瓷技术(Low TemperatureCo-Bred Ceramic)所构建的多层陶瓷基板(Multi-Layer Ceramic)。这些多层的架构，可根据实际电路所使用到的被动元件，划分成数个整合区域。
这些整合区域包含内部接线整合区域、基本被动元件整合区域及高频被动元件整合区域，其中接线整合区域包含接线层(connection layers)，基本被动元件整合区域又可细分为电容层、电阻层和电感层。高频被动元件整合区域保留给高频被动元件，包括滤波器、耦合器、平衡非平衡阻抗转换器及天线等。
各层间信号的连接都是利用埋孔的方式来实现，并利用接地面来互相间隔以避免干扰的发生。主动元件及无法内埋的元件则置于顶层或底层，输入输出则是以锡球接点的方式置于模组的底部以符合模组元件化的标准。
如图4所示，多层电路模组的结构包含数个堆叠式陶瓷基板403。电路元件摆设在多层电路模组的顶层和底层表面上。表层屏蔽金属401覆盖摆设在顶层表面上的元件402。接近顶层表面为含接线层404的上半部接线整合区域。数个基本被动元件层405构成上半部基本被动元件整合区域。中间为包含高频被动元件层406的高频被动元件整合区域。在高频被动元件整合区域底下为由数个基本被动元件层407所形成的下半部基本被动元件整合区域。由接线层408所形成的下半部接线整合区域置于下半部基本被动元件整合区域底下。电路元件409摆设在底层表面。球形间隔阵列形态的接点410作为输入和输出接点。基本的整合区规划及设计方式如下：
1、上下表层元件的安置：
上下表层元件尽量安置整齐而不考虑信号线的连接，如此将可避免空间浪费，除了高频信号线直接边走于元件之间外，其他数字控制线及直流电源供应线是利用灌孔的方式直接打入下层的接线层来实现，接线层层数的决定在于电路的复杂度，而接线层直接安排于表层元件之下的目的在于减少电路整合时的困难。往上可与表层元件相连接，往下可与被动元件整合层的元件相连接如图5所示。
参阅图5的例子所示，电路模组的顶层表面上摆设集成电路元件501和502，外接被动元件503和主动元件504。接线层含连接线505作为元件的连接。灌孔506、507和508往下形成以连接基本被动元件整合区域内的被动元件至接线层。隔离接地面509和510提供元件的接地以避免电磁的干扰，如图5a所示。隔离接地面511和512将内埋印刷式电容516和内埋堆叠式电容517隔离，如图5b所示。灌孔513、514和515往上形成以连接被动元件至接线层。连接线522和灌孔523、524、525、和526连接内埋的电阻521至接线层，如图5c所示。隔离接地面527和528将内埋的电阻521隔离。
一般来说表层集成电路接脚相当多，加上其他表层周边附属元件，需大量的灌孔来导入下层以便接线，因此其他的被动元件整合层并不适合安置于表层与接线层之间，以避免在设计其他的被动元件时受到这些灌孔的影响而增加设计的困难及复杂。此外为不影响内部整合的被动元件设计与实现，在这有关输入输出需接至底层的信号线必需安排至模组的周边以便直接连接至底部的输入输出接点。
为避免电磁的干扰问题，在接线层或表层元件之后都会利用接地面将内部整合区域相互隔离，其做法如图6a所示。屏蔽金属601覆盖摆设在表层上的表层元件602。隔离接地面604将内部接线整合区域603隔离。某些情况下，将表层隔离的隔离接地面可以是不需要的。如图6b所示，内部接线整合区域613紧邻表层且以隔离接地面614隔离。元件612摆置在表层上且以屏蔽金属611覆盖。在表层和内部接线整合区域613之间无隔离接地面。射频电路隔离接地面的位置需根据表层高频50欧姆线宽来决定适当的位置以符合制程上的准则。
2、基本被动元件整合区域：
基本被动元件整合区域的整合元件为电容、电感及电阻，分别规划成各自的整合层来实现。这些整合区的先后顺序可根据各元件使用数目的多寡及接线状况来排列。基本上电容在线路中用到的数量是最多的，而且大部分接线层的走线都有电容整合于其中，因此在接线层之后安排电容层是非常有助于两者间的整合工作。
根据制程，电容的制作方式可分为：1、堆叠式，2、印刷式，如图5b所示。前者适用于较低电容值的制作，较为精准，但需使用层数较多。后者适用于高电容值的制作，使用层数较少，但是误差较大，以成熟制程来看误差约可控制在20％以内。
堆叠式的电容基于模组厚度考量，不可使用过多层数来设计。使用的层数少，对相同的电容值来说所占的面积就比较大，此与缩小化的本意相违背，因此要利用此种方式实现的最大容值，在目前一般陶瓷材料中，使用三层金属层来设计10pf以下的电容在大小上是较为合适的。
此外，为了与上下其他整合层相隔离，此电容层是包在上下两个隔离接地面中，如图5b所示。由于接地杂散电容的影响，所以电容层较为适合于接地电容的实现。基本上以现有的电路架构当中，接地电容所占的比例较高，因此并不会提高设计的困难度，而所安置的各个电容间可利用接地灌孔来做有效的隔离以避免彼此间偶合效应而影响特性。
由于电阻的使用数目是仅次于电容，因此必须安排于电容整合区之后，制作方式是在基板上两电极间印上损耗性材质，来产生电阻的特性，如图5c所示。最后安排电感整合层，因为电感的使用量是最少的所以安排于此。制作方式是以传输线的方式在所定义的各层中绕线，以设计出符合所要的等效电感值，如图7中绕线702所示。电感层有两个隔离接地面703和704所隔离。
在这个整合层中除了电感外，其他的所需的传输线线路，如高频阻隔线路或是高频短路线路亦是设计在此，如电感层的传输线701。电感大小决定了绕线长度，频率高低亦是设计高频阻隔线路或是高频短路线路长度的重要依据，这两个因素决定了绕线所需的层数。
电感层的层数应该小心地控制，须与模组大小和厚度相互配合，以达最佳的整合结果。而各个绕线模组亦可利用接地灌孔来做有效的隔离。此外，假如电路中所使用的电感数量少，且感值较低，在表面线路空间允许下，可直接利用微带线设计于其中，以节省电感层的使用。
3、高频被动元件整合区域：
高频被动元件包括滤波器(filter)、耦合器(coupler)、平衡非平衡阻抗转换器(balun)及天线(antenna)等等，这些元件在线路中的输入输出接脚是最少的，但却需要较大的连续空间来设计主体线路。因此最适合安排在整个结构的中间层。每个元件的设计并非各层都使用，而各个元件设计时所使用到的空间则利用接地面及接地灌孔来做隔离，以避免相互间的偶合造成特性的偏差。
元件的设计方式除了基本理论外，必须根据模组整体大小及整合层的层数来做适当的规划。而各元件间必须在保持元件特性的前提下仔细考虑相对摆设的位置，以达到最佳的空间使用率及最小的干扰效应。
各整合层内部元件相对的位置并不是绝对的。每个设计者可根据不同电路系统，来做最合适的安排。对于双面元件架构的模组而言，实现的方式是利用上述的结果以高频被动元件整合区域为中心，上下各自有独立的接线整合层、基本被动元件整合层，以便与顶层及底层的元件相整合，基本被动元件整合层中电容整合层必须与接线层相邻，而电阻整合层及电感整合层的顺序则可根据线路而有弹性变化。
根据本发明，在基本被动元件整合区域内的电容层必须与接线层相邻。电阻层及电感层的顺序，则可根据选定电路的需求而有弹性变化。必须注意的是，上述三个主要整合层安排的位置是不变的，否则将会增加整合的困难及复杂度。
在本发明的另一实施例中，电路模组有一表层摆设电路元件而底层表面被用来设计输入和输出接点。对于单面架构的模组而言，由于底部需设计输入和输出接点，会破坏原本完整的隔离接地面，所以高频被动元件整合层不可置于此，必须安排于上下隔离接地面是完整的位置，为此可把基本被动元件整合层拆成两部份，电容整合层及电阻整合层的位置保持不变，把电感整合层及电阻整合层的位置保持不变，把电感整合层移至高频被动元件整合层之后(如图8所示)，以符合上述需求。
如图8所示的多层电路模组结构包含数个堆叠式陶瓷基板803。电路元件摆设在多层电路模组的顶层表面上。表层屏蔽金属801覆盖摆设在顶层表面上的元件802。接近顶层表面为含接线层804的内部接线整合区域。上半部基本被动元件整合区域805包含电容层和电阻层。高频被动元件整合区域806安排于电容层和电阻层之下，而其下则为含电感层的下半部基本被动元件整合区域807。形成在底层表面上的球形间隔阵列形态的接点808作为输入和输出接点用。底层表面上亦形一接地面809。
图9所示为目前利用此技术所开发出的元件化微小型蓝牙通信模组的各层整合的状况。此模组为双面元件结构，并利用16层基板来整合线路。顶层及底层IC是利用Flip-Chip封装技术，把集成电路直接接合在陶瓷基板上以节省传统IC封装的空间。
如图9a所示，顶层表面元件区域901含一利用Flip-Chip技术安装的射频集成电路元件905，一切换二极管元件906，一石英晶体震荡器907和一晶体管908。内部含十五层金属层。前两金属层902为接线层，作为信号接线路径和直流电源供应线。顶层表面上的元件与接线层底下的被动元件以灌孔连接。第三金属层903作为隔离接地面。第四、第五金属层904用来整合高频隔离或电路短路。第六金属层为另一隔离接地面，如图9b所示。
第七至第十一金属层和对应陶瓷基板911为高频被动元件整合层，包含两内埋的平衡非平衡阻抗转换器913和915，一内埋的高频滤波器914和一内埋的天线912。第六和第十二层分别为两隔离接地面916和917。每一元件以灌孔连接至接地面来做隔离。图9c中的第十三和第十四层921整合基频信号接线。第十五层922作为基频电路接地和部份的直流电源供应线。除了一些连接线和基频集成电路元件924以及快闪存储模组925利用Flip-Chip技术安装之外，球形间隔阵列(BGA)形态的输出入接点926是形成在底层表面上923上且环绕电路模组的周边使得电路模组可作为标准的模组化元件用。
上述所提出的系统化多层电路模组整合设计方法，整合了无线通信电路中IC主动元件及周边所需的被动元件于多层电路架构当中，创造出了具有微小化高整合特性的无线通信模组。在现今通信系统电路中都可利用这里所提出的技术开发设计小型元件化的个别次模组，然后在无须外加复杂的周边线路的基础下，相互整合，以完成整个微小化系统的设计。
对于较于简单的通信系统而言，利用此项技术将可在微小的空间中整合所有主要的线路，并利用所设计出标准的元件输入输出接点，直接整合到所要应用的产品中使用，以提高产品附加功能，如此将可降低研发成本及时间，对现今轻薄短小多功能的通信产品的开发惟有相当高的应用价值。
根据本发明，多层电路模组包含多个陶瓷基板。主动集成电路元件是装设在此电路模组的顶层和底层表面的至少一层表面上。由于本发明的陶瓷基板具有目前无线通信产品使用频宽上够高的品质因素。被动元件能够被直接且内埋制作于多层基板中，以减少顶层及底层的表面上的被动元件的使用数目。所以大幅缩小了此多层电路模组的大小。
利用本发明的设计方法，在定义好各整合区域的使用方式后，在容许层数范围内可以设计出相关的被动元件，而各层间可利用灌孔来作信号连接，并用隔离接地面来将元件做有效的隔离。此外，陶瓷基板具有较佳的热膨胀系数，因此非常适合于其他非包装的集成电路元件整合。
以上的描述是关于本发明的最佳实施例，其中基本被动元件整合区域包含个别的电容层，电阻层和电感层。然而若该电路模组不需用到太多基本被动元件，不同种类的被动元件也可安排在同一层中以减少层数与电路模组的大小。例如，电容层中亦可插入电阻层或电感。电阻层中亦可插入电容或电感，且电感层中亦可插入电阻或电容。同样地，在基本被动元件整合区域中的基本被动元件层的顺序亦可变更以吻合电路模组的需求。在这些情况下，其成效是可折衷的。
唯，以上所述，仅为本发明的较佳实施例而已，当不能以此限定本发明实施的范围。即大凡依本发明申请专利范围所作的均等变化与修饰，皆应仍属本发明专利涵盖的范围内。

Claims (55)

1、一种备有多层陶瓷基板和内埋被动元件的多层电路模组，其特征在于，包含有：
多个基板层与形成于基板上的金属层，所述多个基板层包含陶瓷基板，所述金属层包括内部接线层、基本被动元件层和高频被动元件层，所述多个基板层和形成于基板上的金属层区分成多个整合区域，包含至少一内部接线整合区域，至少一基本被动元件整合区域与至少一高频被动元件整合区域；以及
多个电路元件，安装在该电路模组的顶层和底层表面中的至少一层；
其中该内部接线整合区域包含至少一接线层，以作为该多个电路元件间的电路走线；该基本被动元件整合区域包含至少一基本被动元件层，且该高频被动元件整合区域包含高频被动元件层，其中所述高频被动元件整合区域位于所述内部接线整合区域和所述基本被动元件整合区域之间。
2、根据权利要求1所述的备有多层陶瓷基板和内埋被动元件的多层电路模组，其特征在于，其中该基本被动元件整合区域包含至少一电容层。
3、根据权利要求2所述的备有多层陶瓷基板和内埋被动元件的多层电路模组，其特征在于，其中该基本被动元件整合区域包含至少一制造在该至少一电容层上的堆叠式电容。
4、根据权利要求2所述的各有多层陶瓷基板和内埋被动元件的多层电路模组，其特征在于，其中该基本被动元件整合区域包含至少一制造在该至少一电容层上的印刷式电容。
5、根据权利要求2所述的备有多层陶瓷基板和内埋被动元件的多层电路模组，其特征在于，其中该基本被动元件整合区域包含至少一制造在该一电容层上的至少一电阻或电感。
6、根据权利要求1所述的备有多层陶瓷基板和内埋被动元件的多层电路模组，其特征在于，其中该基本被动元件整合区域包含至少一电阻层。
7、根据权利要求6所述的备有多层陶瓷基板和内埋被动元件的多层电路模组，其特征在于，其中该基本被动元件整合区域包含一制造在该至少一电阻层上的至少一电容或电感。
8、根据权利要求1所述的备有多层陶瓷基板和内埋被动元件的多层电路模组，其特征在于，其中该基本被动元件整合区域包含至少一电感层。
9、根据权利要求8所述的备有多层陶瓷基板和内埋被动元件的多层电路模组，其特征在于，其中该基本被动元件整合区域包含一制造在该至少一电感层上的螺旋线以形成一电感。
10、根据权利要求8所述的备有多层陶瓷基板和内埋被动元件的多层电路模组，其特征在于，其中该基本被动元件整合区域包含一制造在该至少一电感层上的传输线以形成一高频短路传输线或高频阻隔传输线。
11、根据权利要求8所述的备有多层陶瓷基板和内埋被动元件的多层电路模组，其特征在于，其中该基本被动元件整合区域包含一制造在该至少一电感层上的至少一电容或电阻。
12、根据权利要求1所述的备有多层陶瓷基板和内埋被动元件的多层电路模组，其特征在于，其中该高频被动元件整合区域包含一高频滤波器。
13、根据权利要求1所述的备有多层陶瓷基板和内埋被动元件的多层电路模组，其特征在于，其中该高频被动元件整合区域包含一高频耦合器。
14、根据权利要求1所述的备有多层陶瓷基板和内埋被动元件的多层电路模组，其特征在于，其中该高频被动元件整合区域包含一高频平衡非平衡阻抗转换器。
15、根据权利要求1所述的各有多层陶瓷基板和内埋被动元件的多层电路模组，其特征在于，其中该高频被动元件整合区域包含一天线。
16、根据权利要求1所述的备有多层陶瓷基板和内埋被动元件的多层电路模组，其特征在于，其中该多个整合区域中的每一区域至少有一隔离接地面以将形成在其上的元件隔离。
17、根据权利要求1所述的各有多层陶瓷基板和内埋被动元件的多层电路模组，其特征在于，其中该接线层至少有一隔离接地面以将形成在其上的电路接线路径隔离。
18、根据权利要求1所述的备有多层陶瓷基板和内埋被动元件的多层电路模组，其特征在于，其中该基本被动元件层至少有一隔离接地面以将形成在其上的基本被动元件隔离。
19、根据权利要求1所述的备有多层陶瓷基板和内埋被动元件的多层电路模组，其特征在于，其中在不同整合区域内或不同层的元件以灌孔连接。
20、根据权利要求1所述的备有多层陶瓷基板和内埋被动元件的多层电路模组，其特征在于，其中该内部接线整合区域紧邻安装电路元件的该顶层或底层表面。
21、根据权利要求20所述的各有多层陶瓷基板和内埋被动元件的多层电路模组，其特征在于，其中该基本被动元件整合区域与该内部接线整合区域紧邻，该基本被动元件整合区域含电容层与该内部接线整合区域相邻且含电阻层与该电容层相邻。
22、根据权利要求21所述的备有多层陶瓷基板和内埋被动元件的多层电路模组，其特征在于，其中该基本被动元件整合区域在该电阻层后还包含电感层。
23、根据权利要求21所述的备有多层陶瓷基板和内埋被动元件的多层电路模组，其特征在于，其中电路元件只安装在该电路模组的该顶层表面，该高频被动元件整合区域形成在该电阻层之后，且该电感层形成在该高频被动元件整合区域之后。
24、根据权利要求1所述的备有多层陶瓷基板和内埋被动元件的多层电路模组，其特征在于，其中该内部接线整合区域紧邻隔离接地面而该隔离接地面紧邻安装电路元件的该顶层或底层表面。
25、根据权利要求1所述的备有多层陶瓷基板和内埋被动元件的多层电路模组，其特征在于，其中电路元件安装在该电路模组的顶层和底层表面，且该高频被动元件整合区域位于所述内部接线整合区域和所述基本被动元件整合区域中间，且其上面是内部接线整合区域，下面是基本被动元件整合区域。
26、根据权利要求1所述的备有多层陶瓷基板和内埋被动元件的多层电路模组，其特征在于，其中基本被动元件整合区域形成在该高频被动元件整合区域的上下两边。
27、根据权利要求1所述的备有多层陶瓷基板和内埋被动元件的多层电路模组，其特征在于，其中电路元件安装在该电路模组的顶层和底层表面，且该顶层和底层表面皆与一内部接线整合区域相邻，该内部接线整合区域位于该高频被动元件整合区域的上下两边。
28、一种多层电路模组的制造方法，其特征在于，包含下列步骤：
a.将该电路模组分成多个整合区域，包含至少一内部接线整合区域，至少一基本被动元件整合区域和至少一高频被动元件整合区域；
b.在该内部接线整合区域内，形成至少一接线层以作为多个电路元件间的电路连接；
c.在该基本被动元件整合区域内，形成至少一基本被动元件层；
d.在该高频被动元件整合区域内，形成多个高频被动元件；以及
e.在该电路模组的顶层和底层表面的至少一层上装置多个电路元件；
其中，所述高频被动元件整合区域位于所述内部接线整合区域和所述基本被动元件整合区域之间。
29、根据权利要求28所述的多层电路模组的制造方法，其特征在于，其中至少一电容层是形成在该基本被动元件整合区域内。
30、根据权利要求29所述的多层电路模组的制造方法，其特征在于，其中在该至少一电容层上制作一堆叠式电容。
31、根据权利要求29所述的多层电路模组的制造方法，其特征在于，其中在该至少一电容层上制作一印刷式电容。
32、根据权利要求29所述的多层电路模组的制造方法，其特征在于，其中在该至少一电容层上制作一电阻或电感。
33、根据权利要求28所述的多层电路模组的制造方法，其特征在于，其中至少一电阻层是形成在该基本被动元件整合区域内。
34、根据权利要求33所述的多层电路模组的制造方法，其特征在于，其中在该至少一电阻层上制作一电容或电感。
35、根据权利要求28所述的多层电路模组的制造方法，其特征在于，其中至少一电感层是形成在该基本被动元件整合区域内。
36、根据权利要求35所述的多层电路模组的制造方法，其特征在于，其中一螺旋线制造在该至少一电感层上以形成一电感。
37、根据权利要求35所述的多层电路模组的制造方法，其特征在于，其中一传输线制造在该至少一电感层上以形成一高频短路传输或高频阻隔传输线。
38、根据权利要求35所述的多层电路模组的制造方法，其特征在于，其中在该至少一电感层上制作一电容或电阻。
39、根据权利要求28所述的多层电路模组的制造方法，其特征在于，其中一高频滤波器是形成在该高频被动元件整合区域内。
40、根据权利要求28所述的多层电路模组的制造方法，其特征在于，其中一高频耦合器是形成在该高频被动元件整合区域内。
41、根据权利要求28所述的多层电路模组的制造方法，其特征在于，其中平衡非平衡阻抗转换器是形成在该高频被动元件整合区域内。
42、根据权利要求28所述的多层电路模组的制造方法，其特征在于，其中一天线是形成在该高频被动元件整合区域内。
43、根据权利要求28所述的多层电路模组的制造方法，其特征在于，其中该多个整合区域中的每一区域至少有一隔离接地面以将形成在其上的元件隔离。
44、根据权利要求28所述的多层电路模组的制造方法，其特征在于，其中该接线层至少有一隔离接地面以将形成在其上的电路接线路径隔离。
45、根据权利要求28所述的多层电路模组的制造方法，其特征在于，其中该基本被动元件层至少有一隔离接地面以将形成在其上的基本被动元件隔离。
46、根据权利要求28所述的多层电路模组的制造方法，其特征在于，其中在不同整合区域内或不同层的元件以灌孔连接。
47、根据权利要求28所述的多层电路模组的制造方法，其特征在于，其中该电路模组包含多个陶瓷基板层和形成于陶瓷基板上的金属层，所述金属层区分成多个所述整合区域。
48、根据权利要求28所述的多层电路模组的制造方法，其特征在于，其中该内部接线整合区域形成于紧邻安装电路元件的该顶层或底层表面。
49、根据权利要求48所述的多层电路模组的制造方法，其特征在于，其中该基本被动元件整合区域形成于紧邻该内部接线整合区域，该基本被动元件整合区域含电容层与该内部接线整合区域相邻且含电阻与该电容层相邻。
50、根据权利要求49所述的多层电路模组的制造方法，其特征在于，其中该基本被动元件整合区域在该电阻层后还包含电感层。
51、根据权利要求49所述的多层电路模组的制造方法，其特征在于，其中电路元件只安装在该电路模组的该顶层表面，该高频被动元件整合区域形成在该电阻层之后，且该电感层形成在该高频被动元件整合区域之后。
52、根据权利要求28所述的多层电路模组的制造方法，其特征在于，其中该内部接线整合区域形成子紧邻隔离接地面而该隔离接地面紧邻安装电路元件的该顶层或底层表面。
53、根据权利要求28所述的多层电路模组的制造方法，其特征在于，其中多个电路元件安装在该电路模组的顶层和底层表面，且该高频被动元件整合区域位于所述内部接线整合区域和所述基本被动元件整合区域中间，且其上面是内部接线整合区域，下面是基本被动元件整合区域。
54、根据权利要求28所述的多层电路模组的制造方法，其特征在于，其中基本被动元件整合区域形成在该高频被动元件整合区域的上下两边。
55、根据权利要求28所述的多层电路模组的制造方法，其特征在于，其中多个电路元件安装在该电路模组的顶层和底层表面，且该顶层和底层表面皆与一内部接线整合区域相邻，该内部接线整合区域位于该高频被动元件整合区域的上下两边。
CN011200405A 2000-12-07 2001-07-10 备有多层陶瓷基板和内埋被动元件的多层电路模组 Expired - Lifetime CN1216514C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US25421900P 2000-12-07 2000-12-07
US60/254,219 2000-12-07
US09/823,844 2001-03-30
US09/823,844 US20020140081A1 (en) 2000-12-07 2001-03-30 Highly integrated multi-layer circuit module having ceramic substrates with embedded passive devices

Publications (2)

Publication Number Publication Date
CN1356861A CN1356861A (zh) 2002-07-03
CN1216514C true CN1216514C (zh) 2005-08-24

Family

ID=26943913

Family Applications (1)

Application Number Title Priority Date Filing Date
CN011200405A Expired - Lifetime CN1216514C (zh) 2000-12-07 2001-07-10 备有多层陶瓷基板和内埋被动元件的多层电路模组

Country Status (5)

Country Link
US (1) US20020140081A1 (zh)
JP (1) JP2002198655A (zh)
CN (1) CN1216514C (zh)
DE (1) DE10133660A1 (zh)
TW (1) TW512654B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI797482B (zh) * 2020-06-29 2023-04-01 大陸商珠海越亞半導體股份有限公司 積體被動裝置封裝結構製作方法

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US20070176287A1 (en) * 1999-11-05 2007-08-02 Crowley Sean T Thin integrated circuit device packages for improved radio frequency performance
US7218938B1 (en) 2002-04-24 2007-05-15 Chung Lau Methods and apparatus to analyze and present location information
US6975941B1 (en) 2002-04-24 2005-12-13 Chung Lau Method and apparatus for intelligent acquisition of position information
US7366522B2 (en) 2000-02-28 2008-04-29 Thomas C Douglass Method and system for location tracking
US7212829B1 (en) 2000-02-28 2007-05-01 Chung Lau Method and system for providing shipment tracking and notifications
US7321774B1 (en) * 2002-04-24 2008-01-22 Ipventure, Inc. Inexpensive position sensing device
US7403972B1 (en) 2002-04-24 2008-07-22 Ip Venture, Inc. Method and system for enhanced messaging
KR100369393B1 (ko) 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
US7310039B1 (en) 2001-11-30 2007-12-18 Silicon Laboratories Inc. Surface inductor
JP3836367B2 (ja) * 2001-12-21 2006-10-25 アルプス電気株式会社 高周波モジュール
US9182238B2 (en) 2002-04-24 2015-11-10 Ipventure, Inc. Method and apparatus for intelligent acquisition of position information
US9049571B2 (en) 2002-04-24 2015-06-02 Ipventure, Inc. Method and system for enhanced messaging
US7141883B2 (en) * 2002-10-15 2006-11-28 Silicon Laboratories Inc. Integrated circuit package configuration incorporating shielded circuit element structure
US20040222511A1 (en) * 2002-10-15 2004-11-11 Silicon Laboratories, Inc. Method and apparatus for electromagnetic shielding of a circuit element
DE10261410B4 (de) * 2002-12-30 2008-09-04 Qimonda Ag Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
JP3831353B2 (ja) * 2003-03-27 2006-10-11 株式会社東芝 磁気ランダムアクセスメモリ
EP1553812A3 (fr) * 2003-12-11 2013-04-03 STMicroelectronics S.A. Puce à semiconducteur et circuit comprenant une inductance blindée
KR100745359B1 (ko) * 2003-12-26 2007-08-02 가부시키가이샤 무라타 세이사쿠쇼 세라믹 다층기판
US7657185B2 (en) * 2004-01-26 2010-02-02 Opnext, Inc. Electronic interface for long reach optical transceiver
US7375411B2 (en) * 2004-06-03 2008-05-20 Silicon Laboratories Inc. Method and structure for forming relatively dense conductive layers
WO2006000168A1 (de) 2004-06-25 2006-01-05 Technische Universität Braunschweig Carolo-Wilhelmina Mehrschichtkondensator und integriertes schaltungsmodul
JP2006135447A (ja) * 2004-11-02 2006-05-25 Fujitsu Media Device Kk 分波器
EP1764866A1 (en) * 2005-09-15 2007-03-21 Infineon Tehnologies AG Miniaturized integrated monopole antenna
US7501924B2 (en) * 2005-09-30 2009-03-10 Silicon Laboratories Inc. Self-shielding inductor
WO2007049375A1 (ja) * 2005-10-27 2007-05-03 Murata Manufacturing Co., Ltd. 複合回路モジュール及び高周波モジュール装置
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
JP2007243559A (ja) * 2006-03-08 2007-09-20 Mitsumi Electric Co Ltd アンテナモジュール及びアンテナ装置
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
TWI330951B (en) * 2006-10-04 2010-09-21 Via Tech Inc Electronic apparatus
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
JP2012095282A (ja) * 2010-10-01 2012-05-17 Mitsumi Electric Co Ltd 無線通信装置
US8674485B1 (en) 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
CN102686011A (zh) * 2011-03-15 2012-09-19 鸿富锦精密工业（深圳）有限公司 印刷电路板
US20120286391A1 (en) * 2011-05-09 2012-11-15 Mediatek Inc. Semiconductor circuit
TW201312849A (zh) * 2011-09-15 2013-03-16 Max Echo Technology Corp 積層式平衡非平衡轉換器製程
US8648664B2 (en) 2011-09-30 2014-02-11 Silicon Laboratories Inc. Mutual inductance circuits
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
CN103945638A (zh) * 2014-04-15 2014-07-23 电子科技大学 系统级封装中的多层复合媒质基板
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
CN104201452A (zh) * 2014-08-29 2014-12-10 上海斐讯数据通信技术有限公司 一种射频滤波装置结构及形成方法以及移动终端
TW201616809A (zh) * 2014-10-16 2016-05-01 晶越微波積體電路製造股份有限公司 雙模低耗能石英振盪器
CN106207383A (zh) * 2015-05-06 2016-12-07 佳邦科技股份有限公司 通信模组
JP6920184B2 (ja) * 2017-12-19 2021-08-18 新光電気工業株式会社 電子装置及び電子モジュール
CN108174534B (zh) * 2018-01-09 2021-06-01 广州添利电子科技有限公司 嵌入天线式的ku波段转换器电路板空气腔制造工艺
CN110087391B (zh) * 2019-04-02 2022-05-06 成都兴仁科技有限公司 一种ltcc本振源模块及其制备方法
US11502652B2 (en) * 2020-05-08 2022-11-15 Qualcomm Incorporated Substrate comprising capacitor configured for power amplifier output match

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI797482B (zh) * 2020-06-29 2023-04-01 大陸商珠海越亞半導體股份有限公司 積體被動裝置封裝結構製作方法

Also Published As

Publication number Publication date
JP2002198655A (ja) 2002-07-12
US20020140081A1 (en) 2002-10-03
TW512654B (en) 2002-12-01
CN1356861A (zh) 2002-07-03
DE10133660A1 (de) 2002-06-20

Similar Documents

Publication Publication Date Title
CN1216514C (zh) 备有多层陶瓷基板和内埋被动元件的多层电路模组
CN1251350C (zh) 滤波电路装置及其制造方法
CN1115739C (zh) 压控可变通带滤波器及采用该滤波器的高频电路模块
US7474189B1 (en) Circuit board embedded inductor
CN1172372C (zh) 用于集成电路的电感器
CN1224301C (zh) 高频模块
US20080297299A1 (en) Vertically formed inductor and electronic device having the same
CN100437986C (zh) 复合电子部件
CN1623229A (zh) 高频组件及其制造方法
CN1484840A (zh) 多层阵列电容及其制作方法
CN1476633A (zh) 高频模件板装置
CN1666342A (zh) 半导体装置
CN1499667A (zh) 高频组件、模式变换结构及方法
CN1324503A (zh) 多层介电消散模式波导滤波器
CN1516927A (zh) 高频复合开关模块和使用该模块的移动通信设备
CN1723587A (zh) 含微型天线的集成电路封装
CN103500739A (zh) 小形状因数系统级封装中嵌入组件的设备和方法
CN1498421A (zh) 用于高频模块的电路板以及高频模块
CN1507671A (zh) 高频模块
US7638419B2 (en) Method of fabricating a via attached to a bond pad utilizing a tapered interconnect
CN1292625C (zh) 印刷电路板、组合衬底、印刷电路板制造方法和电子装置
CN1864259A (zh) 电子器件及其承载衬底
CN1768444A (zh) 无源元件
JP2001244402A (ja) 多層マルチチップモジュール
CN1372378A (zh) 滤波器

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20050824