CN1217818A - 通过采用光滑底电极结构具有改进的存储保持的薄膜铁电电容器 - Google Patents

通过采用光滑底电极结构具有改进的存储保持的薄膜铁电电容器 Download PDF

Info

Publication number
CN1217818A
CN1217818A CN98800229.9A CN98800229A CN1217818A CN 1217818 A CN1217818 A CN 1217818A CN 98800229 A CN98800229 A CN 98800229A CN 1217818 A CN1217818 A CN 1217818A
Authority
CN
China
Prior art keywords
ferroelectric
thin film
angstroms
layered superlattice
superlattice material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98800229.9A
Other languages
English (en)
Other versions
CN1132234C (zh
Inventor
林慎一郎
大槻逹男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Symetrix Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Symetrix Corp filed Critical Matsushita Electronics Corp
Publication of CN1217818A publication Critical patent/CN1217818A/zh
Application granted granted Critical
Publication of CN1132234C publication Critical patent/CN1132234C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics

Abstract

一种铁电薄膜电容器(400)具有光滑的电极(412、420),随着铁电电容器老化允许相对较强的极化、较少疲劳及较少印记。光滑电极表面(414、428)是用小心地控制的干燥、轻烘烤及退火条件生成的。

Description

通过采用光滑底电极结构 具有改进的存储保持的薄膜铁电电容器
                      本发明背景
1．本发明领域
本发明涉及包含供在集成电路中使用的薄膜铁电体的方法与装置。更具体地，邻接铁电薄膜分层的超晶格材料的光滑底电极结构通过较少的印记与较长的存储保持时间而改进铁电电容器的存储保持特征。
2．对问题的概述
薄膜铁电材料用在各种非易失性随机存取存储器中。例如，颁布给Koike的美国专利No.5,600,587讨论了采用由铁电电容器与开关晶体管构成的存储单元的铁电非易失性随机存取存储器。颁布给Omura的美国专利No.5,495,438讨论了由并联的铁电电容器构成的铁电存储器。这些电容器具有不同矫顽磁场值的铁电材料，从而能使用或存储多值数据。颁布给Nishimura等人的美国专利NO.5,592,409讨论了包含由两个门之间的外加电压极化的铁电层的非易失性存储器。极化或存储器存储状态是作为跨越铁电层流过的高或低电流读取的，它允许非破坏性读出。颁布给Takeuchi等人的美国专利No.5,539,279讨论了在包含动态随机存取存储器(“DRAM”)模式与铁电随机存取存储器(“FERAM”)模式这两种操作模式之间切换的高速一个晶体管-一个电容器铁电存储器。
图1描绘了铁电薄膜的理想极化滞后曲线100。曲线100的边102是通过测定将作用场E从正值改变到负值时铁电电容器上的电荷而生成的。曲线100的边104是通过测定将作用场E从负值改变到正值时铁电电容器上的电荷而生成的。点-Ec与Ec为将极化P归零所需的磁场，传统上称作矫顽磁场。类似地，剩余极化Pr或-Pr为在零磁场值上铁电材料中的极化。理想上Pr与-Pr具有相同的幅值，但实际上在多数情况下这两个值通常是不同的。从而，即使这两个值的幅值不同，作为2Pr测定的极化是将实际的Pr与-Pr值的绝对值相加而计算的。自发极化值Ps与-Ps是通过外插磁滞环路的线性远端(例如端106)与极化轴相交来测定的。在理想铁电体中，Ps等于Pr，但由于线性电介质与非线性铁电现象而在实际铁电体中这两个值是不同的。大的四方的基本上矩形的中心区108示出由于其相对于矫顽磁场与极化强度两者的曲线102与104之间的宽的分隔而适合于用作存储器。
当前可得到的铁电材料与图1中所示的理想磁滞有所不同。从70年代起研究人员已研究了用在集成铁电器件中的材料，但由于偏离理想磁滞的材料的开发而使这些研究尚未在商业上获得成功。例如，颁布给Rohrer的美国专利No.3,939,292报告用在铁电体存储器中的铁电材料的早期研究是在相Ⅲ硝酸钾上进行的。实践中，硝酸钾材料具有如此低的极化性及如此经不起疲劳与印记，使得这些材料实际上在微电子存储器中是无用的。几乎不可能找到符合商业要求的铁电体。集成铁电体器件的最佳材料是利用能从传统的集成电路工作电压(即3至5伏)得到的矫顽磁场开关的。这些材料应具有非常高的极化性，例如作为2Pr确定的超过12至15微库仑每平方厘米(“μC/cm2”)，以便允许构成具有足够密度的存储器。极化疲劳应非常低或不存在。此外，铁电材料不应印记，即磁滞曲线不应偏移以有利于正或负矫顽磁场。
图2描绘了环境应力在磁滞曲线100上的影响。曲线200示出疲劳在曲线100上的影响。疲劳缩小限定中心区108的曲线102与104之间的间隔。随着疲劳的增加，中心区108逐渐变小。间隔的这一改变是由于作为极性转换连同作用场上的电荷缺陷的相关屏蔽效应的后果在铁电材料中产生的点电荷缺陷的建立引起的。从而疲劳导致铁电材料由反复的极性转换引起的随时间的损耗。
颁布给Araujo等人的美国专利No.5,519,234讨论了利用诸如在Smolenskii等人的“铁电体与相关材料”，Gordon与Breach(1984)中所描述的“分层钙钛状”材料等分层超晶格材料基本上克服了曲线200的疲劳问题。分层超晶格材料能提供薄膜铁电材料，其中在30％的疲劳下极化状态可转换到多达109次。这一耐疲劳强度提供了技术上的明显进步，因为它至少高出诸如锆钛酸铅(“PZT”)或镧锆钛酸铅(“PLZT”)等其它铁电体的耐疲劳强度三个数量级。现有分层超晶格材料加工主要是用Pt/Ti底电极及厚度为1800埃的数量级的分层超晶格材料膜完成的。钛用作防止电极从基板上剥落的粘合层。
按照Smolenskii的书的第15.3节，分层的钙钛状材料或分层的超晶格材料可分成下述三大类：
(A)具有分子式Am-1Bi2MmO3m+3的化合物，其中A=Bi3+、Ba2+、Sr2+、Ca2+、Pb2+、K+、Na+及可比数量的其它离子，而M=Ti4+、Nb5+、Ta5+、Mo6+、W6+、Fe3+及占据氧八面体的其它离子；
(B)具有分子式Am+1MmO3m+1的化合物，其中包含诸如钛酸锶Sr2TiO4、Sr3Ti2O7及Sr4Ti3O10等化合物；以及
(C)具有分子式AmMmO3m+2的化合物，其中包含诸如Sr2Nb2O7、La2Ti2O7、Sr5TiNb4O17及Sr6Ti2Nb4O20等化合物。
Smolenskii指出钙钛状层可具有不同厚度，这取决于m的值，而钙钛AMO3主要是m=无穷大的任何类型的分层钙钛状结构的极限示例。Smolenskii还指出如果用P表示最小厚度(m=1)的层，并用B表示铋氧层，则类型1化合物可描述为…BPmBPm……。Smolenskii进一步指出如果m为小数，则晶格包含各种厚度的钙钛状层，并且所有已知的类型1化合物是铁电体。
尽管低疲劳铁电体中的巨大进步对分层超晶格材料能作出贡献，仍存在着用图2的曲线202典型化的印记问题。曲线202示出环境应力能通过将其向右或左移位而在曲线100上加印记。当铁电材料重复遭受单方向电压脉冲时出现这一印记。某些印记也作为正常的磁滞转换的后果。铁电材料保留残余的极化或偏压，后者相对于作用场在正或负方向上移位边102与104。从而铁电电容器的反复负脉冲在正方向204上移位曲线202。而由反向电压的重复脉冲引起产生反方向上的移位。这种脉冲表示重复的单方向电压周期对铁电材料产生的后果，诸如在FERAM中的感测操作。印记能严重到使铁电材料不再保持对应于逻辑1或0的极化状态的程度。
颁布给Verhaeghe的美国专利No.5,592,410将铁电体印记现象称作‘补偿’。‘410专利认为能用写周期中的脉冲电压逆转印记问题，将磁滞回线向曲线100的无印记位置返回，如与曲线202相比。从而，脉冲电压与转换电压相反的特殊写操作逆转印记问题，然而，推荐的电压脉冲并不解决整个问题，因为印记现象是部分不可逆的。观察到的印记反映了铁电晶体的微结构中的对应改变，例如带有关联的极化晶体域的截获的点电荷缺陷的产生。微结构中的这些改变不是完全可逆的。
图3描绘了铁电存储器读/写控制操作上的疲劳与印记的有害效应。存储器控制逻辑电路要求最小的极化分离窗，它是用阴影区300表示的。区300必须大到足以为存储器操作，例如为存储器感测放大器电路的操作产生足够的读出电荷。初始2Pr分离窗302在铁电存储器器件的使用期上沿迹线304与306减小，直到大约十年的经常正常使用之后，迹线304与306之间的分离小到不能进行存储器操作。这一正常使用寿命跟随应力时间线308。曲线310是来自产生曲线100的同一材料的极化磁滞曲线，但是是在沿迹线304与306的时间点上的倾斜上测定的。残留的极化值Rms与Rmn对应于疲劳的与加印记的材料的+Pr与-Pr。将Rms与Rmn定义为疲劳的磁滞曲线310中零磁场上的残留极化强度。箭头312示出正极化保持损失量，它主要是由于疲劳。箭头314示出负极化印记损失量，它主要是由曲线312相对于曲线100的印记移位导致的。箭头316示出曲线312相对于曲线100的电压中心移位量。这一电压中心移位表示铁电材料的印记。
仍存在着对抗疲劳生强、具有长的存储保持时间及基本上没有印记问题的铁电薄膜电容器的需求。
                         解决方法
已经发现表示为图2中的曲线202的印记现象是受铁电膜上的表面不规则性影响的，例如对应于薄膜铁电电容器器件中的底电极上的小丘或铁电薄膜顶上的类似表面不规则性。尤其是，先有技术Pt/Ti底电极形成的尖锐小丘特别容易增加印记量。从而，具有带尖锐的不规则性的电极的铁电电容器在集成存储器中产生低劣的电子性能。
本发明通过提供基本上光滑的或无小丘的底电极供与分层的超晶格材料结合作用而克服上述问题。铁电材料在淀积中经过特殊处理而呈现类似光滑的表面用于接纳顶电极。分层超晶格材料抗疲劳性强并且它们对平滑的底电极的符合改进了它们在诸如FERAM等集成铁电存储器中的印记性能。
光滑的电极还能使用更薄的分层超晶格材料膜而不会短路铁电电容器。这种薄膜在它们的存储保持窗中显示出惊人的改进，因为更薄的材料中的存储保持窗比在可比的较厚材料中的具有更大的幅度。人们只能期望反效应，因为在较厚的材料中的较大数目的定向铁电域应提供较大的累积极化效应，但在实践中并未观察到这一较大的累积极化效应。从而，采用光滑的电极与薄膜能构成好得多的铁电存储器。
按照本发明的薄膜铁电电容器包括具有第一光滑表面的底电极、铁电薄膜分层超晶格材料、及具有第二光滑表面的顶电极。最佳分层超晶格材料为钽酸锶铋与钽酸锶铋铌。铁电薄膜分层超晶格材料与电极的光滑表面接触并具有500埃至2300埃范围内的厚度。在这里将电极之一上的光滑表面定义为其中所有向薄膜铁电分层超晶格材料突出的表面不规则特征突出的距离小于20％铁电薄膜分层超晶格材料厚度。最好光滑电极上的基本上所有表面不规则物都磨圆并且基本上没有锐角。定义光滑表面的另一种方式为该表面更光滑，即具有比淀积在硅上的经过退火的同时在500℃至800℃上暴露在氧中一个小时的可比的2000埃/200埃厚的Px/Ti电极的表面不规则物更不尖锐、更低、及更少的表面不规则物。
本发明中使用的铁电薄膜分层超晶格材料通常具有从500埃到2300埃范围内的厚度。但这一范围以上的厚度也是有用的，虽然它们很少需要。更好的分层超晶格材料厚度范围是从500埃到1100埃。这一范围从500埃到1000埃更好，而从500埃到800埃最好。现有技术并未示出小于大约1300埃的这样的厚度的分层超晶格材料。
本发明的铁电电容器显示超级电子性能。例如，经过在125℃上6伏方波转换1010个周期的疲劳之后，该铁电薄膜分层超晶格材料仍能提供3伏极化或至少7μC/cm2的电荷分离。这些6V转换脉冲与正常的集成电路工作电压相比是非常高的，因此趋向于加速疲劳。7μC/cm2分离窗对于与传统的集成存储器控制逻辑电路的正常交互作用是足够的。分离窗随膜厚度降至大约500埃而增加。比大约500埃更薄的分层超晶格材料膜晶化不同并且沿颗粒或域边界显示多孔性，从而使它们不适合用在铁电电容器中。
按照本发明的铁电薄膜分层超晶格材料中的优越电子性能的另一方面是优越的耐印记。该铁电薄膜分层超晶格材料在经过上述6V方波转换的1010个周期之后，对应于3V极化分离窗还能表现小于0.11V的磁滞位移。
优越电子性能的又另一方面是开发基本上无疲劳的超薄型铁电分层超晶格材料膜。采用光滑电极允许使用在用10,000Hz上的1.5V三角波转换1010个周期之后具有小于大约2％的2Pr降低的铁电薄膜。这一优异的铁电性能来自超薄膜，例如厚度在500埃至800埃范围中的超薄膜。
在较佳实施例中，底电极包含淀积在二氧化钛层上的铂层。
在另一较佳实施例中，底电极包括淀积在钛粘合层上的例如TiN等金属氮化物扩散阻挡层上的铂层。
在不是最佳的实施例中，底电极包括钛粘合层上的铂层。这些实施例不是最佳的，因为需要附加处理来提供基本上没有尖锐的小丘的底电极。光滑的电极具有Pt/Ti金属间阻挡区。金属是在金属氧化物的临时保护层下在600℃至800℃上退火30分钟至2小时，随后用HF浸蚀剂清除保护层并用第二铂层来替代。作为替代，分层超晶格材料可用作插入Pt/Ti层叠底电极与诸如硅片等基板之间的热应力缓冲层。顶电极最好是铂。
制造铁电电容器的工艺包括小心地控制热处理条件。构成了光滑的底电极，其中底电极上的基本上所有表面不规则特征都磨圆了并基本上没有锐角。这一光滑度是从适当的选择材料与退火温度取得的。例如，光滑度的取得要求二氧化钛电极上的铂在不高于几乎精确的450℃的温度上在氧下退火。
将液态前体涂覆在底电极上以提供前体膜。该前体膜能在其干燥与退火中产生铁电分层超晶格材料。前体膜的干燥是在低于400℃的温度上进行的以提供干燥的前体残留物。干燥的前体残留物在525℃至725℃的RTP温度范围内快速热处理(“RTP”)30秒到5分钟的时段加以轻烘烤。RPT温度从625℃至650℃更好，而最好是650℃，这是持久地在得出的轻烘烤的前体残留物上产生平滑的上表面的最高温度。将轻烘烤后的前体残留物在500℃至650℃的退火温度上在氧下在扩散炉中退火。退火温度从520℃至560℃更好，而最好是550℃，这刚好足以从轻烘烤的前体残留物中结晶出铁电分层超晶格材料。
在读过下面结合附图的详细说明之后，本技术中的普通技术人员将清楚其它特征、目的与优点。
对附图的简要说明
图1描绘了参照用于描述曲线的各方面的传统术语的理想化的传统铁电极化磁滞曲线；
图2描绘了靠近其它说明极化疲劳及极化印记问题的曲线的理想化的图1曲线；
图3描绘了在铁电存储器中的铁电材料由于疲劳与印记问题而降级时存储器控制电路面临的问题的示意性图；
图4描绘了按照本发明的具有基本上光滑的电极的铁电电容器；
图5描绘了作为图4的铁电电容器的较佳用途的集成电路存储器的电路图；
图6描绘了诸如可用在图5的存储器并利用图4的铁电电容器的单个集成电路非易性存储器单元的电路图；
图7描绘了说明单个存储器单元如何实现在对应于图5与6的集成电路存储器中的分层结构；
图8描绘了供在制造对应于图7的分层结构的存储器单元中使用的示意性工艺图；
图9描绘了用于测试相对于时间的铁电疲劳与印记连同存储保持的工艺；
图10描绘了在按照不同的工艺条件制备的若干铁电电容器中的印记指标的比较；
图11描绘了从按照本发明制造的超薄铁电电容器得出的极化磁滞曲线；
图12描绘了从用在图11的磁滞测定中的样品中得出的极化疲劳耐受力曲线；
图13描绘了在本发明中使用不理想的粗糙底电极的扫描电子显微镜照片；以及
图14描绘了按照本发明使用的光滑底电极上的薄膜铁电分层超晶格材料的透射电子显微镜照片。
优选实施例的详细描述
图4描绘了按照本发明的较佳铁电电容器400。传统的晶片402支承铁电电容器400，并且最好是硅晶片，但也可以是至少包括锑化铟、氧化镁、钛酸锶、兰宝石、石英红宝石、砷化镓及这些材料的组合的任何其它传统材料。在硅晶片402顶上最好形成例如至少大约2000埃厚的二氧化硅的第一绝缘层404。粘合层406由二氧化钛制成，它也最好大约1000埃厚，上面是3000埃厚的铂层410。在粘合层406上面可选择地构成大约1500埃厚的氮化钛扩散阻挡层408。当采用扩散阻挡层408时，粘合层406可包含200埃厚度的阴极真空喷镀的钛，并且铂层410可以是1500埃厚。
层406、408与410包括底电极412，它提供带有例如不规则物416与418的多个表面不规则物的第一光滑的上表面414。这里将表面不规则性定义为电极表面上的结构特征，它破坏否则是按照设计外形的电极的光滑与不间断的流道。表面特征的实例包含尖锐的小丘、小的磨圆的丘、及小的磨圆的坑，它们是在设计成基本上平的电极表面上的。薄膜表面特征或不规则性在高倍扫描电子显微镜观察下是可见的。表面不规则物416与418都是磨圆的并且基本上没有锐角之类可以在传统Pt/Ti电极上的小丘中观察到的。
其它光滑电极结构可替代图4中所示的底电极412。这些替代光滑电极结构中包含Pt/Ni与Pt/SiO2层叠电极。Pt/Ni电极通常是不理想的，因为它们太粗糙，除非它们是用共同未决申请序号08/427,897与08/473,432中所描述的特殊工艺制造的。任何光滑的电极都可用作底电极412，并且可以理解可根据需要及只要保持底电极基本上光滑的任何原因在图4中所示的示例结构上加上附加层或使之包含较少的层。为了防止在底电极412上的尖峰导致穿过铁电电容器400的短路，尤其需要光滑性。电极光滑性还防止表面不规则物在薄膜铁电分层超晶格材料层420中导致点电荷或线缺陷。
薄膜铁电分层超晶格材料层420与第一光滑表面414接触。基本上没有一个第一光滑表面414上的表面不规则物416与418垂直地向铁电层420突出大于层414中的垂直厚度的20％的距离。最好这些表面不规则物突出小于14％。
2000埃厚的铂顶电极422提供具有例如不规则物426等多个相关的表面不规则物的第二光滑表面424。表面不规则物426是完全磨圆的并且基本上没有可以在传统的Pt/Ti层叠电极的小丘中观察到的那种锐角。第一光滑表面414上基本上没有表面特征416与418垂直向铁电层420突出大于层414中的垂直厚度的20％的距离。铁电层420在铁电层420、铂层410与顶电极422之间的对应接触交界面上与第一表面414及第二表面428符合。
表面不规则物416、418及426不突出到铁电层420中大于20％铁电层420中的厚度的距离有两个主要原因。第一原因涉及击穿电压。迄今已研究过的分层超晶格材料具有大于1MV/cm，即从0.9MV至1.1MV的击穿电压。从而，需要大约100埃的分层超晶格材料来抵抗1V而不击穿。两个不规则物有可能在电极之间互相重叠，例如表面不规则物426基本上与表面不规则物416对准。如果出现击穿，便不能产生铁电层420的完全极化。因此，至少需要150埃的分层超晶格材料才能对抗电极412与422之间的1.5V电位。设计成在3V上操作的500埃厚的铁电层420需要300埃的厚度。从而，小丘只能突出到铁电层420中200埃。200埃等于层420中的500埃厚度的40％(200/500=40％)。由于表面不规则物可能跨越各自的电极垂直对准，各电极要求这一值的大约一半，即20％。
第二个原因涉及防止印记铁电层420的需要。从定性扫描电子显微镜数据中已确定较大高度的表面不规则性在印记与具有这些大的表面不规则性的电极接触的诸如铁电层420等铁电层中具有较大的效应。从而，各电极上的表面不规则物突出到铁电层420中小于20％的要求最好小于14％，甚至小于7％更好，虽然难于制造7％的电极供与500埃和600埃厚的铁电层420一起使用。
铁电电容器器件400构成在设计使用环境中的集成存储器电路的一部分。熟悉本技术的人员理解铁电电容器器件具有附加的用途，其中包括用作铁电晶体管栅极及逻辑电路。
图5为示出示范性集成电路存储器500的方框图，其中采用了用本发明的材料制成的铁电开关电容器或高介电常数电容器。为了简单起见，所示的实施例是用于16千位(“16K”)DRAM的；然而这一材料可用在各种规模与类型的存储器中，易失性与非易失性均可。在所示的16K实施例中，有7条地址输入线502连接在行地址寄存器504及列地址寄存器506上。行地址寄存器504通过7条线510连接在行解码器508上，而列地址寄存器506通过7条线514连接在列解码器/数据输入输出多路复用器512上。行解码器508通过128条线518连接在一个128×128存储器单元阵列516上，而列解码器/数据输入输出多路复用器512通过128条线522连接在感测放大器520及存储器单元阵列516上。RAS*信号线524连接在行地址存储器504、行解码器508及列解码器/数据输入/输出多路复用器512上，而CAS*信号线526连接在列地址寄存器506及列解码器/数据输入输出多路复用器512上。(在这里的讨论中，*表示信号的反。)输入/输出数据线528连接在列解码器/数据输入输出多路复用器512上。存储器单元阵列包含128×128=16,384个存储单元，它是传统地指定为16K的。这些单元是按照本发明的基于铁电开关电容器的单元。
图6描绘了基于铁电电容器的开关单元600。单元600包含两个电互连的电器件，即晶体管602与铁电开关电容器400。晶体管602的栅极606连接在线518A上，它是总称“字线”的线518(见图5)之一。晶体管602的源极/漏极608连接在线522A上，它是总称“位线”的线522之一。晶体管602的另一源极/漏极610连接在开关电容器400的底电极412上。开关电容器400的顶电极422连接在线616上，后者连接在基准电压Vref上。
可将单元600制成集成电路FERAM，如图7所示。刚结合图6描述的单个元件用图6中相同的数字标记。如图7中所示，存储单元600包含薄膜铁电层420。掺杂晶片402以提供源极/漏极区608与610。层706为附加绝缘层，它最好用旋转涂覆玻璃或其它掺杂磷或不掺杂的二氧化硅制成。底电极412的构造如图4的讨论中所述。位线522A最好用铂或铝制成。
图5至7中的存储器操作如下。地址寄存器524与526利用RAS*与CAS*信号将放置在线路502上的行地址信号A0至A6(见图5)与列地址信号A7至A13多路复用并分别传输给行解码器508与列解码器/数据输入/输出多路复用器512。行解码器508将高信号放置在字线518中寻址的一条上。列解码器/数据输入输出多路复用器518根据功能，是写还是读功能，或者将在线528上输入的数据信号放置在位线522中对应于列地址的一条上，或者在数据线528上输出位线522中对应于列地址的一条上的信号。如本技术中已知的，当RAS*信号在CAS*信号之前时触发读功能，而在CAS*信号在RAS*信号之前到达时则触发写功能。连接在高字线上的各单元600中的晶体管602接通，取决于所实现的是读还是写功能，允许位线522A上的数据信号被读入电容器400中或者在位线522A上输出电容器400上的信号。如本技术中众所周知的，感测放大器520沿线522定位以放大这些线上的信号。执行上述功能以及其它已知的存储器功能所需或有用的其它逻辑也包含在存储器500中，但由于它并不直接应用在本发明中所以未示出或讨论。
如上所述，RAS*与CAS*线524与526；寄存器504与506；解码器508与510；以及晶体管602构成信息写装置618(见图6)，用于根据输入到数据线528上的存储器中的信息将存储器单元600置于第一存储器状态或第二存储器状态。第一存储器单元状态对应于铁电材料层420在第一极化状态中，而第二存储器单元状态对应于层420在第二极化状态中。这些部件加上感测放大器520构成信息读装置620，用于感测存储器单元600的状态并提供与该状态对应的电信号。感测薄膜铁电层420的极化状态的必要性导致信息读装置使薄膜铁电层420遭受到重复的单方向电压脉冲。
薄膜铁电层420最好用液体沉积工艺构成，例如美国专利No.5,423,285中所描述的工艺。在这一工艺中，以设计的相对比例混合金属烷氧基羰化物(alkoxycarboxylate)以生成要求的化学计量的对应金属氧化物。干燥前体溶液的液体膜并加以退火以生成要求的金属氧化物。
图8描绘了用于制造本发明的存储器单元600的工艺P800的示意性工艺图。在步骤P802用传统方法准备好晶片402来接受薄膜铁电层420。从而，可在氧扩散炉中加热硅晶片402以生长氧化物层404。可用离子蚀刻或其它技术形成通过氧化物层404的接触孔707以暴露晶片402，然后用传统方法掺杂n或p以提供源极/漏极区608与610。晶体管栅极606是用传统方法形成的。绝缘层706可作为旋转涂覆玻璃或用传统的化学汽相淀积的其它掺杂磷或不掺杂的二氧化硅淀积。
在步骤P804中形成底电极412。二氧化钛的形成方法是首先阴极真空喷镀钛到500埃至1500埃范围内的厚度，接着在500℃至700℃上在扩散炉中用氧退火至少两个小时，包括22分钟斜坡进入扩散炉及22分钟斜坡退出扩散炉。然后阴极真空喷镀铂到3000埃的厚度。作为替代，可将铂直接喷镀在晶片上，但当电容器区域大时在以后的工艺步骤中以这一方式喷镀的铂电极有时会剥落。又另一种较佳的替代方法是阴极真空喷镀相应的钛(200埃)、氮化钛(500-1500埃)，同时在400℃至450℃上在氮环境中的扩散炉中退火喷镀淀积的层至少两小时，包括22分钟斜坡进入扩散炉及22分钟斜坡退出扩散炉。然后喷镀铂(1000至2000埃)并以基本上相同的方式退火以完成底电极。步骤P806包括制备液态前体。最好使用按下述反应制备的金属烷氧基羰化物前体：
(2) ；
(3) ；及
(4)
；
(5)
     ，及
(6)
     ，
其中M为具有电荷n的金属阳离子；b为从0至n范围内的羧酸的克分子数；R’最好是具有4至15个碳原子的烷基；R为具有3至9个碳原子的烷基；R”为最好具有大约从0至16个碳的烷基；以及a、b与x为表示满足M与M’各自的化合价状态的对应取代基的相对量的整数。M与M’最好选自由锶、铋、铌与钽构成的族。上面给出的反应过程的示范性讨论是广义的，因此不是限制性的。发生的特定反应取决于所用的金属、醇以及羟酸以及作用的热量。下面作为例1提供步骤P806的详细示例。
为了促进反应，将包含醇、羟酸与金属的反应混合物在大约70℃至200℃的温度范围内回流加热一至两天。然后在100℃以上的温度上蒸馏以便从溶液中除去水与短链酯类。醇最好是2甲基乙醇或2甲基丙醇。羧酸最好是2乙基己醇酸。反应最好在二甲苯或n辛烷溶剂中进行。将反应生成物稀释到每升溶液产生0.1至0.3克分子所需要的分层超晶格材料的克分子浓度。最佳溶液具有0.10至0.13范围内的克分子浓度。
如果液态前体溶液混合成包含至少5％至10％的超量铋，则从步骤P806得到的分层超晶格材料在它们的设计使用环境中工作得最好。在退火步骤P816与P820中会出现一些铋挥发损失。超量铋的其它优点包括补偿晶格缺陷。已将供在铁电层420中使用的薄膜铁电分层超晶格材料制备成包含100％及更多的化学计量的超量铋。这些材料是铁电体，但除非将超量的铋保持在满足上述Smolenskii类A化学式所需的铋量的5％-10％的范围内，它会显示降低极化。溶液产生具有与前体溶液中在退火中较少挥发损失的金属成比化的金属的分层超晶格材料，从而，按照Smolenskii化学式可以用比化学计量或多或少的A位置与B位置材料混合物来制备前体溶液。例如，可用超量铋与超量B位置钽金属来制备溶液。这些溶液也可包含多份A位置与多份B位置金属的混合物，例如在锶、铋、铌、钽中。
在步骤P808中，将从步骤P806得到的前体溶液施加在来自步骤P804的基板上，后者提供底电极412的最上面的表面414来接受薄膜铁电层420。液态前体的施加最好这样进行，在环境温度与压力下滴三至五ml液态前体溶液在电极412的上表面上，然后旋转晶片402以清除任何过量的溶液而留下薄膜液体残留物。对于旋转涂覆，有可能改变旋转速率及溶液的克分子浓度来调节留在底电极402上的液态前体溶液薄膜的厚度。作为替代，可用雾化涂覆技术或带金属有机源材料的化学汽相淀积来施加液态前体。
在步骤P810中，将来自步骤P808的前体膜干燥以清除溶剂及其它挥发性有机物。在干燥空气环境及在大约150℃至400℃的温度上在热板上干燥前体足够长的持续时间以便从液体薄膜上基本上清除所有的有机材料并留下干燥的金属氧化物残留物。时间段最好从大约一分钟至大约30分钟。最佳干燥条件提供首先在150℃上执行2分钟然后在260℃上4分钟的两阶段干燥。
步骤P812包括在比步骤P808中使用的更高的温度上轻烘烤来自步骤P808的干燥的前体残留物。轻烘烤最好包括将晶片放置在525℃至675℃上的传统RTP灯下从30秒到5分钟的持续时间。最佳RTP条件为650℃60秒。这些RTP条件保证轻烘烤的前体残留物在涂覆顶电极422之前具有光滑的顶部表面。反之，在725℃上轻烘烤的前体残留物的显微照片显示具有大比例的小丘结构及高度大于400埃的大尺寸表面不规则物的不能接受的粗糙顶表面。作为650℃RTP的替代，晶片可在650℃上在扩散炉中轻烘烤大约十分钟，其中包含4分钟斜坡进入及退出扩散炉，但这一方法有时产生不满意的或粗糙的轻烘烤残留物。轻烘烤步骤P812主要在于在要从工艺P800中得出的结晶合成物中获得可预测的或可重复的电子性质。
下面的工作示例示出用来为旋转涂覆产生理想条件的参数。已经确定对于涂覆由金属2乙基己酸盐及二甲苯制成0.12M前体溶液，1300rpm是理想的转速。
                          示例1·
              从旋转涂覆工艺得出的材料厚度
根据来自Hughes技术服务公司，Vienna,Virginia的商业定单制备了0.2M溶液以产生SrBi2.61(Nb0.66Ta1.63)O10.64并在二甲苯中包含锶、铋、铌及钽2乙基酸盐。用滴眼器将2ml等分这一溶液滴在以1300rpm旋转的晶片上以提供前体溶液的膜。首先在150℃热板上干燥得出的膜两分钟，然后在260℃热板上干燥四分钟，留下2399埃厚的残留物，在650℃上的RTP下轻烘烤60秒时收缩到1600埃。用椭圆计测定厚度。用n醋酸丁酯将溶液稀释到0.12M并试验其它旋转涂覆速度。下面的表1包含其它膜的旋转涂覆条件的概要及在暴露在650℃RTP下60秒时这些膜是否裂开的表示。
                                  表1
样品 RPM 溶液克分子浓度   干燥后厚度埃    RTP后厚度埃    裂开？(是/否)
    A     1300     0.2     2399     1600     是
    B     1000     0.2     2527     1773     是
    C     800     0.2     2590     1969     是
    D     700     0.2     2592     2013     是
    E     1300     0.16     1633     未测     否
    F     1300     0.14     1452     未测     否
    G     1300     0.12     1314     未测     否
在步骤P814中，如果从步骤P812得出的轻烘烤前体残留物不具有要求的厚度，则重复步骤P808、P810及P812直到得到要求的厚度为止。大约1500埃到1800埃的厚度在这里所公开的参数下通常需要两层0.12M溶液涂覆。
在步骤P816中，将干燥的前体残留物退火以形成铁电薄膜层420(见图4)。将这一退火步骤称作第一次退火以区别于以后的退火步骤。第一次退火最好在500℃至650℃的温度上在氧中进行从30分钟到两小时的时间。步骤P816在520℃至560℃上进行120分钟更好，最好的退火温度为大约550℃。这一低温退火现在是可能的，因为当在520℃到540℃范围内的最低温度上在氧中退火干燥的残留物时，Smolenskii A类型的薄膜分层超晶格材料的X射线衍射分析从较佳的液体金属2乙基己酸盐前体溶液的干燥残留物中结晶，低温退火减少了薄膜铁电分层超晶格材料层420中来自热感应应力的粗糙性量。步骤P816的第一次退火最好用120分钟推/拉工艺(至少包含22分钟用于“推”进炉中及相等时间的“拉”出炉子)在氧气中进行。所有这些指示的退火时间都包含用于产生进入与退出炉子的热斜坡的时间。
在步骤P818中，用阴极真空喷镀淀积第二电极422。然后用包含施加光刻胶跟着用离子蚀刻的传统反应离子蚀刻工艺将器件形成图案，如熟悉本技术的人员所能理解的。这一图案形成最好在第二退火步骤P820之前进行，以便第二次退火能起到从存储器单元400消除图案形成应力的作用并校正图案形成过程产生的任何缺陷。
第二退火步骤P820最好在650℃至850℃上进行120分钟，最佳退火温度为大约800℃。步骤P820的第二次退火最好用120分钟推/拉工艺(至少包含22分钟用于“推”入炉中及相等的时间用于“拉”出炉子)在氧气中进行。第二退火的时间最好与第一次退火P816的时间相同。
最后，在步骤P822中，完成该器件并加以评定。完成必然需要淀积附加层、离子蚀刻接触孔及其它传统过程，如熟悉本技术的人员所理解的。可将晶片402锯成独立的单元以分成多个已同时在它们上面生成的集成电路器件。
下面的非限制性示例陈述实施本发明的较佳材料及方法。
                           示例2
                  铁电电容器器件的制备
用向Hughes技术服务公司，Vienna,Virginia以商业订单购买的0.2M分层超晶格材料前体溶液在单片晶片402上制备多个铁电电容器器件400。溶液的化学分析确认它在二甲苯中包含金属己酸盐，金属的比例对应于经验化学式SrBi2.61(Nb0.66Ta1.63)O10.27中的金属。从而，与其中m=2的类A Smolenskii化学式(见上面)相比，该溶液含有化学计量的过量铋与化学计量的过量Nb及B位金属。参照图8进行下述讨论。
工艺步骤P802是从将市场上购得的硅晶片放置在扩散炉中生成氧化物层404(见图4)开始的。通过首先阴极真空喷镀钛到大约1000埃的厚度，随后在650℃上在氧气下在扩散炉中氧化两个小时(包含22分钟斜坡进入及22分钟斜坡退出扩散炉)而形成二氧化钛。然后阴极真空喷镀铂到厚度3000埃以完成步骤P804。
步骤P808通过将晶片置在传统的旋转涂覆机中并且在1300rpm上转动晶片，同时用滴眼器放置4ml溶液在旋转中的晶片上而完成。
在步骤810中，在空气中将晶片放置在150℃热板上两分钟然后拿掉并立即放置在260℃的第二块热板上四分钟来干燥液态前体。在步骤P812中，在空气中将干燥的液态前体残留暴露在传统的650℃上的快速热处理灯下60秒钟以轻烘烤干燥的前体残留物。
作为步骤P814的结果，第二次重复施加液态前体溶液、干燥及轻烘烤的步骤以生成厚度达大约2000埃的轻烘烤材料层。
轻烘烤的前体残留物的第一次退火P816是在550℃上在氧流下在扩散炉中进行二个小时(包含22分钟斜坡进入及22分钟斜坡退出扩散炉)。将2000埃厚的铂顶电极喷镀就位来开始步骤P818。用传统的旋转涂覆负光刻胶涂覆顶电极。在空气中在100℃的热板上烘烤包括光刻胶的晶片5分钟，然后在掩膜下将晶片暴露在紫外辐射下以构成光刻胶图案。在氮气中在n丁醋酸中漂洗1.5分钟显影光刻胶。在140℃的热板上强烘烤显影的图案5分钟。接着使晶片经受离子切削蚀刻。用传统的等离子剥离清除光刻胶。
步骤P820包括在800℃上在氧扩散炉中退火顶电极二个小时，其中包含22分钟斜坡进入及22分钟斜坡退出扩散炉。
作为这一工艺的结果，最终的晶片上具有表面积为6940μm2的许多正方形铁电电容器400。
                           示例3
                   铁电电容器器件的制备
使用从日本Kojundo化学公司用商业订单购买的0.2M分层超晶格材料前体溶液在单片晶片402上制备多个铁电电容器器件400。溶液的化学分析确认它在辛烷中包含金属己酸盐，其中这些金属与设计成在氧退火条件下产生SrBi2.6(Nb0.4Ta1.8)O10.4的成比例。从而，与其中m=2的类ASmolenskii分子式(见上面)相比，该溶液具有化学计量超量的铋以及化学计量超量的Nb与TaB位金属。下面参照图8进行讨论。
工艺步骤P802从将市场上购得的硅晶片置于扩散炉中以生长氧化物层开始。首先喷镀钛到1000埃厚度，接着在650℃的氧气中在扩散炉中氧化至少两个小时(包含22分钟斜坡进入及22分钟斜坡退出扩散炉)以形成二氧化钛。喷镀铂到3000埃厚度而完成步骤P804。步骤P808的执行是通过将晶片放入Pennsylvania,Allentown的亚微米系统公司制造的液源雾化化学淀积机(型号Primaxx 2F)中，并在大约595乇上淀积晶片10分钟，同时用雾化器雾化前体溶液然后用氮作为运载气体将其引入淀积室中在5rpm上转动的晶片上，虽然调节成10分钟的淀积时间来形成要求厚度的膜，可以减少它来产生小于1000埃的超薄膜。
在步骤P810中，在空气中将晶片放置在150℃的热板上两分钟然后取下并立即放置在260℃的第二块热板上四分钟以干燥液态前体。在步骤P812中，在空气中将干燥的液态前体残留物暴露在650℃的快速热处理灯下60秒以轻烘烤前体残留物。作为步骤P814的结果，第二次重复施加液态前体溶液、干燥及轻烘烤步骤以产生大约2000埃的轻烘烤材料层厚度。轻烘烤前体残留物的第一次退火P816是在550℃的氧气流下在扩散炉中进行两个小时，其中包含22分钟斜坡进入及22分钟斜坡退出扩散炉。将2000埃厚的铂顶电极阴极真空喷镀到位以开始步骤P818。用传统的旋转涂覆负光刻胶覆盖顶电极。在空气中将包含光刻胶的晶片在100℃的热板上烘烤5分钟，然后在掩膜下将晶片暴露在紫外辐射下来制成光刻胶图案。在氮气下在n醋酸丁酯中漂洗1.5分钟来显影光刻胶。将显影的图案在140℃的热板上强烘烤5分钟。接着使晶片经受离子切削蚀刻。用传统的等离子蚀刻剥离光刻胶。
步骤P820包括在800℃的氧扩散炉中退火顶电极两个小时，包含22分钟斜坡进入及22分钟斜坡退出扩散炉。作为这一工艺的结果，最终的晶片上持有各具有6940μm2表面积的许多正方形铁电电容器400。
                         示例4
                       测试测定值
从示例2中生产的晶片中选择一对代表性测试电容器。将HewlettPackard 8115A函数发生器及Hewlett Packard 54502A数字化示波器可操作地连接在9.91nF负荷电容器上，用于在具有保持在75℃恒温下的样品上进行耐转换疲劳测定。用探针接触电容器，按照图9中所示的工艺P900开始耐力测定。用3伏脉冲初始充电未用过的铁电电容器来定向域。步骤P902包含完全转换电容器以提供图1中所示的完全的磁滞回路。来自这一周期的2Pr值为21.0μC/cm2。通过将矫顽电压±Vc加在一起计算出ΔVcenter值以得出从零理想标准的偏移。-Vc与Vc值是作为对应于磁滞周期的矫顽场-Ec与Ec的电压测定的。这一ΔVcenter值大约为-0.12V。
在步骤P904中，将双脉冲发生器配置成用在5MHZ周期上的±6伏幅度的交变方波作为电应力作用1010个疲劳周期在电容器上。以与步骤P902相同的极性出现转换。
在步骤P904结束时，通过写到与步骤P902第一次写到的相同状态进行‘写’操作P906。步骤P908包括读疲劳后分离窗接着写操作，后者将极化带回到原来的极化状态。将包含这一原始状态中的电容器的晶片放置在炉中并贮存在125℃的热应力下两个小时。在贮存结束时，执行读操作P912从贮存的极化状态中读取分离窗R(“Rwindow”；在1010印记材料中的2Pr)，并执行写操作P914到相反的极化状态，即与步骤P902中第一次写入不同的极化状态。RWindow等于存储Rms-Rmn后的值，如图3中所示，并具有4.2μC/cm2的值。
步骤P916包括在热应力下将晶片与电容器贮存在125℃的炉中两个小时。最后，从贮存的电容器中读取逆分离窗Ⅰ。Ⅰ窗具有大约等于RWindow的值或幅度。
                         示例5
      印记参数Vcenter及Rwindow对轻烘烤条件的敏感度
以与示例2相同的方式制备多块晶片，但除外在轻烘烤步骤P812及第一次退火步骤P816中作出的一些偏离。下面的表3概括了这些偏离。在表3的步骤P812列中，“R”表示工艺步骤是用RTP执行的，“F”表示工艺步骤是在扩散炉中进行的。为各淀积周期示出的厚度，例如P812第一及P812第二，对应于在该周期结束时的轻烘烤前体残留物的厚度。调节步骤P808中的旋转涂覆rpm条件来改变试图在各样品中组合总厚度大约2000埃的铁电分层超晶格材料的厚度。“2Vc”表示对应于尚未经受1010个磁滞周期的未用过的材料的图1中的+Ec与-Ec之间的距离的电压。“VBD”表示击穿电压，它是作为场值表示的。“2Pr”与“RWindow”分别指从-Pr至Pr及Rms至Rmn的各极化窗，如图3中所示。
表3为样品1示出第一部分薄膜铁电分层超晶格材料层420是在步骤P812第一中用1300rpm的旋转涂覆机淀积，并用得出的干燥残留物在氧中在725℃经RTP干燥30秒钟以获得厚度为1000埃的干燥的前体残留物。步骤P812第二用3500rpm及在氧中在725℃上RTP 30秒以获得附加的500埃厚度。步骤P812第三使用6000rpm并在725℃上RTP以获得附加的500埃厚度。步骤P816包括在氧中650℃炉子退火获得2080埃的累积厚度。
                              表3
样品号  P812第一  P812第二  P812第三 P816  测定值
4  R725℃/30sec.O21300rpm1000埃  R725℃/30sec.O23500rpm500埃  R725℃/30sec.O26000rpm500埃 F650℃/60min.O22080埃  2Pr@3V:21.0μC/cm22Vc@3V:2.34VVBD@125℃:1.01MV/cmRWindow:4.2μC/cm2 ΔVcenter:-0.12V
 6  F800℃/10min.O21300rpm1000埃  F800℃/60min.O23500rpm500埃  F650℃/30min.O26000rpm500埃 F650℃/60min.O22010埃  2Pr@3V:19.2μC/cm22Vc@3V:2.33VVBD@125℃:1.07MV/cmRWindow:3.4μC/cm2 ΔVcenter:-0.12V
 7  R725℃/30sec.O21100rpm1000埃  R725℃/30sec.O21100rpm1000埃  未进行 F800℃/60min.O22010埃  2Pr@3V:24.4μC/cm22Vc@3V:2.16VVBD@125℃:0.99MV/cmRWindow:6.4μC/cm2 ΔVcenter:-0.12V
 8  R650℃/30sec.O21250rpm1000埃  R725℃/30sec.O21100rpm1000埃  未进行 F800℃/60min.O21930埃  电容器短路
 9  R725℃/30sec.O21100rpm1000埃  R650℃/30sec.O21250rpm1000埃  未进行 F650℃/60min.O22030埃  2Pr@3V:21.8μC/cm22Vc@3V:2.23VRVBD@125℃:1.01MV/cmRWindow:6.0μC/cm2 ΔVcenter:-0.105V
样品号  P812第一  P812第二 P812第三  P816 测定值
10  R650℃/30Sec.O21250rpm1000埃  R650℃/30sec.O21250rpm1000埃 未进行  F650℃/60min.O21950埃 2Pr@3V:21.2μC/cm22Vc@3V:2.11VVBD@125℃:1.01MV/cmRWindow:7.4μC/cm2 ΔVcenter:-0.10V
 11  R725℃/30sec.O2700rpm2000埃  未进行 未进行  F800℃/60min.O21930埃 电容器短路
 12  R650℃/30sec.O2800rpm2000埃  未进行 未进行  F650℃/60min.O21890埃 2Pr@3V:21.3μC/cm22Vc@3V:2.08VRVBD@125℃:0.90MV/cmRWindow:4.2μC/cm2 ΔVcenter:-0.07V
 13  F800℃/10min.O21300rpm1000埃  F800℃/60min.O23500rpm510埃 F650℃/60min.O26000rpm500埃  未进行2010埃 2Pr@3V:18.7μC/cm22Vc@3V:2.25VRVBD@125℃:1.09MV/cmRWindow:3.0μC/cm2
 14  F800℃/10min.O21300rpm1000埃  F800℃/10min.O23500rpm520埃 F800℃/60min.O26000rpm500埃  未进行2010埃 2Pr@3V:19.5μC/cm22Vc@3V:2.25VVBD@125℃:1.04MV/cmRWindow:2.7μC/cm2
样品号  P812第一  P812第二  P812第三 P816  测定值
15  F650℃/10min.O21300rpm1000埃  F650℃/60min.O23500rpm500埃  F650℃/60min.O26000rpm500埃 未进行2010埃  2Pr@3V:14.9μC/cm22Vc@3V:2.34VVBD@125℃:1.28WV/cmRWindow:3.5μC/cm2
16  R650℃/30sec.O21300rpm1000埃  R650℃/30sec.O23500rpm500埃  R650℃/30min.O26000rpm500埃 F650℃/60min.O22120埃  2Pr@3V:15.5μC/cm22Vc@3V:2.15VVBD@125℃:1.10MV/cmRWindow.4.9μC/cm2
17  R650℃/60sec.O21300rpm1000埃  R650℃/60sec.O23500rpm500埃  R650℃/60sec.O26000rpm500埃 F650℃/60Min.O22010埃  2Pr@3V:18.8μC/cm22Vc@3V:2.24VVBD@125℃:1.16MV/cmRWindow:6.0μC/cm2
 18  R650℃/5min.O21300rpm1000埃  R650℃/5min.O23500rpm500埃  R650℃/5min.O26000rpm500埃 F650℃/60Min.O22110埃  2Pr@3V:18.1μC/cm22Vc@3V:2.13VVBD@125℃:1.17MV/cmRWindow:4.6μC/cm2
 21  R650℃/30sec.O21300rpm1000埃  R650℃/30sec.O23500rpm500埃  R650℃/30sec.O26000rpm500埃 F650℃/60Min.2hrO22010埃  2Pr@3V:19.2μC/cm22Vc@3V:2.19VVBD@125℃:0.86MV/cmRWindow:3.8μC/cm2
样品号  P812第一  P812第二 P812第三  P816  测定值
22  R650℃/30sec.O21300rpm1000埃  R650℃/30sec.O23500rpm500埃 R650℃/30sec.O26000rpm500埃  F650℃/5hr.O22010埃  2Pr@3V:20.2μC/cm22Vc@3V:2.17VVBD@125℃:O.83MV/cmRWindow:3.8μC/cm2
53*  不用RTP干燥1300rpm1000埃  F350℃/30min.10％H2+R650/60sec.O21000rpm900埃 未进行  F650℃/60min.O21880埃  2Pr@3V:14.7μC/cm22Vc@3V:1.99VVBD@125℃:1.16MV/cmRWindow:7.1μC/cm2
54*  不用RTP干燥1300rpm1000埃  F400℃/30min.10％H2+R650/60sec.O21000rpm900埃 未进行  F650℃/60min.O21890埃  2Pr@3V:13.7μC/cm22Vc@3V:2.17VVBD@125℃:1.07MV/cmRWindow:7.1μC/cm2
55*  无RTP1300rpm1000埃  F450℃/30min10％H2+R650/60secO21000rpm1000埃 未进行  F650℃/60Min.O22010埃  2Pr@3V:13.1μC/cm22Vc@3V:2.38VVBD@125℃:1.03MV/cmRWindow:5.7μC/cm2
58*  无RTP1300rpm1000埃  R650℃/60sceO21000rpm1000埃 未进行  F650℃/60min.O21870埃  2Pr@3V:18.0μC/cm22Vc@3V:1.99VVBD@125℃:1.00MV/cmRWindow:9.7μC/cm2
样品号 P812第一 P812第二 P812第三  P816  测定值
 59* R650℃/60sceO21300rpm1000埃 R650℃/60sceO21000rpm1000埃 未进行  F650℃/60min.O21870埃  2Pr@3V:18.0μC/cm22Vc@3V:1.99VVBD@125℃:1.00MV/cmRWindow:9.7μC/cm2
 60* R650℃/60sceO21300rpm1000埃 R650℃/60sceO21000rpm1000埃 未进行  F650℃/60min.O21930埃  2Pr@3V:20.9μC/cm22Vc@3V:2.71VVBD@125℃:1.10MV/cmRWindow:12μC/cm2
 61* R725℃/60sceO21300rpm1000埃 R725℃/60sceO21000rpm1000埃 未进行  F800℃/60min.O21940埃  2Pr@3V:22.0μC/cm22Vc@3V:2.74VVBD@125℃:1.05MV/cmRWindow:10μC/cm2
*在步骤P904中用1MHZ周期上的6V的109个周期，样品53-61疲劳。
上述结果显示，当不使用RTP轻烘烤及在725℃执行RTP轻烘烤时，2Pr值及RWindow分离通常是较低的。扫描电子显微镜研究显示在650℃上RTP轻烘烤干燥的前体残留物30秒至5分钟在铁电层420顶上留下基本上光滑的表面。另一方面，显微照片确认725℃上的RTP并不在薄膜铁电分层超晶格材料层420顶上留下基本上光滑的表面。从而，从平坦与光滑的电极结构导出与650℃的RTP关联的RWindow值中改进是显而易见的。此外，较低的工艺RTP及退火温度可产生较低的2Pr，但也产生疲劳后较大的RWindow。
样品7是对650℃RTP与650℃炉内退火导致改进的RWindow的通用规则的例外。样品7在样品4-12中测定的RWindow中具有次最高的RWindow，而这是从725℃RTP与炉内退火中获得的。后面的实验并未重复这些结果。样品7的改进的RWindow来自VBD中几个百分点的代价。此外，样品7具有最高的初始2Pr，但在1010个转换周期之后也构成最明显的在百分比方向上倾斜出疲劳RWindow。从而，认为样品7代表优化的工艺结果是有些误导的。
图10提供了来自表3的样品的比较，显示增加RTP步骤P812及退火步骤P816中的热存积导致印记量的对应增加。这是用在作用作为1010个磁滞周期的应力之前的原始薄膜铁电分层超晶格材料中测定的ΔVcenter表示的。
                        示例6
                    超薄膜的电性能
在工艺P800的步骤P808中将0.12M前体液体施加在以大约6000rpm旋转的基板上提供具有大约500埃厚度的薄膜铁电层420。所生成的厚度小于500埃的全部铁电分层超晶格材料膜都短路。另一方面，以示例2的方式生成且具有厚度647埃的膜显示20.93μC/cm2的2Pr及-0.01V的ΔVcenter。类似地，以示例3的方式生成的且具有厚度708埃的膜显示21.49μC/cm2的2Pr。从而，具有表3中所示的膜50％或更少厚度的超薄铁电分层超晶格材料膜显示相等或更好的2Pr值及更低的电压饱和。这些特征允许它们在新的高密度FERAM存储器单元中使用带有明显的优点，例如在图7中所示的类型中。表3中报告的类型的其它电子测定值确认超薄铁电分层超晶格材料膜也具有相等或更好的耐印记性。
图11描绘了在26℃上从具有示例3中所使用的SrBi2.6(Nb0.4Ta1.8)O10.4分层超晶格材料的707埃厚度的铁电电容器得出的多条磁滞曲线。这些曲线中包含通过在0.25、0.5、0.75、1、1.5、2、2.5及3V上转换这些材料得出的曲线。3V上的2Pr值为21.32μC/cm2。ΔVcenter为0.1。
图12描绘在图11的样品上进行耐疲劳测试的结果。样品显示在使用10,000Hz的1.5V三角形波转换1010个周期之后小于大约1.5％的2Pr降低。用2Ec表示了类似的强大耐疲劳性，它也向下倾斜小于大约1.5％。
                        示例7
                    电子显微镜分析
图13描绘了以美国专利NO.5,423,285中所描述的方式制备的Pt/Ti层叠底电极结构的扫描电子显微镜照片。这便是，将作为各自2000埃/2000埃厚度的Pt/Ti的底电极喷镀到覆盖硅晶片的二氧化硅层上，并在650℃上氧化30分钟，包括10分钟斜坡进入与退出扩散炉。图13示出3微米或30,000埃宽度的底电极，在互相9平方微米内它具有30个或更多的实质性小丘，诸如小丘1300，全都升高到大约300埃到500埃的高度上。这一电极具有非常粗糙的表面，如用小丘计数确定的。
按照示例3在晶片上制造多个铁电电容器。利用并不明显地干扰顶电极下面的铁电材料的传统蚀刻工艺去掉铂制顶电极。图14描绘了得到的晶片的3微米或3000埃宽段的透射电子显微镜照片。图14示出光滑的Pt/TiO2底电极412上的薄膜铁电分层超晶格材料420的基本上光滑的上表面1400。基本上没有表面不规则物，例如不规则物1402，升高到表面1400以上大约100埃到200埃。底电极412基本上没有表面不规则物。图14示出按照本发明的光滑底电极及铁电层420的光滑上表面。

Claims (11)

1、一种用于集成存储器的薄膜铁电电容器(400)，所述薄膜铁电电容器的特征在于：
具有第一光滑表面(414)的底电极(412)；
与所述基本上光滑的表面接触并具有500埃到2300埃的厚度的铁电薄膜分层超晶格材料(420)；以及
在所述铁电薄膜分层超晶格材料上方的项电极(422)，
所述顶电极具有与所述第一光滑表面对面的所述铁电薄膜分层超晶格材料接触的第二光滑表面(428)，
所述第一与第二光滑表面分别基本上没有向所述薄膜铁电分层超晶格材料突出大于所述铁电薄膜分层超晶格材料的厚度的20％的表面不规则性特征(416、418、426)。
2、权利要求1的薄膜铁电电容器，其中所述铁电薄膜分层超晶格材料在经过1010个周期的6V方波转换的疲劳之后能提供至少7μC/cm2的3V极化分离窗。
3、权利要求1的薄膜铁电电容器，其中所述铁电薄膜分层超晶格材料对应于所述3V极化分离窗能显示小于0.11V的Vcenter磁滞移位。
4、权利要求1的薄膜铁电电容器，其中所述铁电薄膜分层超晶格材料在经过用10,000Hz的1.5V三角形波转换1010个周期之后能显示小于大约2％的2Pr降低。
5、权利要求1的薄膜铁电电容器，其中所述薄膜铁电分层超晶格材料为钽酸锶铋铌。
6、权利要求1的薄膜铁电电容器，其中所述薄膜铁电分层超晶格材料具有500埃到1100埃的厚度。
7、一种包含铁电电容器(400)的铁电集成电路存储器单元，其特征在于：
具有光滑表面(414)的底电极(412)；
与所述基本上光滑表面接触并具有500埃至2300埃的厚度的铁电薄膜分层超晶格材料(420)；以及
所述铁电薄膜分层超晶格材料上方的顶电极(422)，
所述光滑表面中向所述薄膜铁电分层超晶格材料突出的所有表面不规则性特征(416、418)都突出小于27％所述铁电薄膜分层超晶格材料的厚度的距离；
存储器读/写装置(618、620)；以及
用于可操作地耦合所述存储器读/写与所述铁电电容器的装置(518A、522A)。
8、权利要求7的薄膜铁电电容器，其中所述薄膜铁电分层超晶格材料具有500埃到1100埃的厚度。
9、一种制造铁电电容器(400)的方法(P800)，所述方法的特征在于下述步骤：
形成(P804)基本上光滑的底电极(412)；
在所述底电极上淀积(P808)液态前体以提供前体膜，在干燥及退火所述前体膜时，所述前体膜能产生铁电分层超晶格材料；
在低于400℃的温度上干燥(P810)所述前体膜以提供干燥的前体残留物；
用RTP在625℃至725℃的RTP温度上轻烘烤(P812)所述干燥的前体残留物30秒至5分钟在以提供轻烘烤的前体残留物；以及
在520℃至650℃的退火温度上在氧中在扩散炉中退火(P816)所述轻烘烤前体残留物。
10、权利要求9的方法，其中所述淀积所述液态前体的步骤包括旋转晶片同时在允许所述干燥、轻烘烤及退火步骤的条件下将所述晶片与所述液态前体接触以生成对应于所述前体膜的固体铁电分层超晶格材料，所述固体分层超晶格材料具有500埃至1100埃的厚度。
11、权利要求9的方法，其中所述轻烘烤步骤包括从625℃至650℃的所述RTP温度。
CN98800229.9A 1997-03-03 1998-03-03 通过采用光滑底电极结构具有改进的存储保持的薄膜铁电电容器 Expired - Fee Related CN1132234C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/810,538 1997-03-03
US08/810,538 US6265738B1 (en) 1997-03-03 1997-03-03 Thin film ferroelectric capacitors having improved memory retention through the use of essentially smooth bottom electrode structures

Publications (2)

Publication Number Publication Date
CN1217818A true CN1217818A (zh) 1999-05-26
CN1132234C CN1132234C (zh) 2003-12-24

Family

ID=25204078

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98800229.9A Expired - Fee Related CN1132234C (zh) 1997-03-03 1998-03-03 通过采用光滑底电极结构具有改进的存储保持的薄膜铁电电容器

Country Status (9)

Country Link
US (2) US6265738B1 (zh)
EP (1) EP0916157B1 (zh)
JP (3) JP2000509918A (zh)
CN (1) CN1132234C (zh)
AU (1) AU723569B2 (zh)
CA (1) CA2251219A1 (zh)
DE (1) DE69840530D1 (zh)
TW (1) TW416137B (zh)
WO (1) WO1998039801A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6750110B1 (en) * 1998-07-23 2004-06-15 Micron Technology, Inc. Continuous good step coverage CVD platinum metal deposition
DE10041699A1 (de) 2000-08-24 2002-03-21 Infineon Technologies Ag Niedertemperatur-Prozessierung ferroelektrischer Strontium-Wismuth-Tantalat-Schichten und Herstellung ferroelektrischer Bauelemente daraus
US6489645B1 (en) * 2001-07-03 2002-12-03 Matsushita Electric Industrial Co., Ltd. Integrated circuit device including a layered superlattice material with an interface buffer layer
ITTO20020118A1 (it) * 2002-02-08 2003-08-08 St Microelectronics Srl Dispositivo integrante una matrice di memoria non volatile e una matrice di memoria volatile.
WO2003100824A2 (en) * 2002-05-28 2003-12-04 Kabushiki Kaisha Toshiba Ferroelectric capacitor and method of manufacturing the same
KR100470166B1 (ko) 2002-07-19 2005-02-07 주식회사 하이닉스반도체 강유전체 메모리 소자의 제조 방법
FR2849267B1 (fr) * 2002-12-20 2005-03-25 St Microelectronics Sa Fabrication d'un condensateur a capacite elevee
KR100533974B1 (ko) * 2003-06-30 2005-12-07 주식회사 하이닉스반도체 하부전극과 강유전체막의 접착력을 향상시킬 수 있는강유전체캐패시터 형성 방법
US7239194B2 (en) * 2004-03-25 2007-07-03 Integral Wave Technologies, Inc. Trench capacitor power supply system and method
US7190210B2 (en) * 2004-03-25 2007-03-13 Integral Wave Technologies, Inc. Switched-capacitor power supply system and method
US20110081137A1 (en) * 2009-10-06 2011-04-07 Advantest Corporation Manufacturing equipment and manufacturing method
ITBO20110676A1 (it) 2011-11-28 2013-05-29 Valter Lolli Piastrina di chiusura per elementi tubolari e metodo per realizzarla
US20190245056A1 (en) * 2018-02-02 2019-08-08 International Business Machines Corporation Ferroelectric devices free of extended grain boundaries
CN113834856B (zh) * 2020-06-24 2023-07-21 中国科学院福建物质结构研究所 一种大尺寸超晶格薄膜及其制备方法和用途

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3939292A (en) 1970-09-28 1976-02-17 Technovation, Inc. Process for stable phase III potassium nitrate and articles prepared therefrom
US5519234A (en) 1991-02-25 1996-05-21 Symetrix Corporation Ferroelectric dielectric memory cell can switch at least giga cycles and has low fatigue - has high dielectric constant and low leakage current
US5005102A (en) * 1989-06-20 1991-04-02 Ramtron Corporation Multilayer electrodes for integrated circuit capacitors
US4931897A (en) 1989-08-07 1990-06-05 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor capacitive element
NL9000602A (nl) 1990-03-16 1991-10-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met geheugenelementen vormende condensatoren met een ferroelectrisch dielectricum.
US5423285A (en) * 1991-02-25 1995-06-13 Olympus Optical Co., Ltd. Process for fabricating materials for ferroelectric, high dielectric constant, and integrated circuit applications
JP3125425B2 (ja) 1992-03-05 2001-01-15 日本電気株式会社 薄膜コンデンサとその製造方法
US5955754A (en) 1992-10-23 1999-09-21 Symetrix Corporation Integrated circuits having mixed layered superlattice materials and precursor solutions for use in a process of making the same
JPH07122661A (ja) 1993-10-27 1995-05-12 Olympus Optical Co Ltd 強誘電体メモリ装置
US5539279A (en) 1993-06-23 1996-07-23 Hitachi, Ltd. Ferroelectric memory
JP3570692B2 (ja) 1994-01-18 2004-09-29 ローム株式会社 不揮発性メモリ
JPH08203266A (ja) 1995-01-27 1996-08-09 Nec Corp 強誘電体メモリ装置
US5592410A (en) 1995-04-10 1997-01-07 Ramtron International Corporation Circuit and method for reducing a compensation of a ferroelectric capacitor by multiple pulsing of the plate line following a write operation
US5612560A (en) * 1995-10-31 1997-03-18 Northern Telecom Limited Electrode structure for ferroelectric capacitors for integrated circuits
WO1998002378A1 (fr) * 1996-07-17 1998-01-22 Citizen Watch Co., Ltd. Element ferroelectrique et son procede de production

Also Published As

Publication number Publication date
JP2007067437A (ja) 2007-03-15
DE69840530D1 (de) 2009-03-19
TW416137B (en) 2000-12-21
JP2005354108A (ja) 2005-12-22
AU6513198A (en) 1998-09-22
JP3974640B2 (ja) 2007-09-12
JP3974626B2 (ja) 2007-09-12
AU723569B2 (en) 2000-08-31
EP0916157A1 (en) 1999-05-19
US20010041373A1 (en) 2001-11-15
JP2000509918A (ja) 2000-08-02
US6440754B2 (en) 2002-08-27
EP0916157B1 (en) 2009-02-04
US6265738B1 (en) 2001-07-24
WO1998039801A1 (en) 1998-09-11
CN1132234C (zh) 2003-12-24
CA2251219A1 (en) 1998-09-11

Similar Documents

Publication Publication Date Title
KR100419683B1 (ko) 평활 전극 및 향상된 메모리 유지 특성을 가지는 박막 강유전성 커패시터를 제작하는 ｄｃ 스퍼터링 공정
JP3974626B2 (ja) 実質的に平滑な下部電極構造の使用により改良された記憶保持を有する薄膜強誘電体コンデンサ
KR100329533B1 (ko) 페로브스카이트형산화물막을포함한전자장치와그제조방법및강유전체커패시터
KR100570860B1 (ko) 처리중에 손상된 강유전체막의 전압사이클링회복
US6358758B2 (en) Low imprint ferroelectric material for long retention memory and method of making the same
CN1249849A (zh) 钽酸锶铋铌铁电薄膜
KR19980702980A (ko) 층형성 초격자 재료 및 이를 포함하는 전자 소자 제조 방법
US6437380B1 (en) Ferroelectric device with bismuth tantalate capping layer and method of making same
US20040227278A1 (en) Ceramic film manufacturing method, ferroelectric capacitor manufacturing method, ceramic film, ferroelectric capacitor, and semiconductor device
JP3292795B2 (ja) 半導体メモリ素子の製造方法
JPH0969614A (ja) 強誘電体薄膜、誘電体薄膜及び強誘電体薄膜を含む集積回路の製造方法
JPH08340084A (ja) 誘電体薄膜の製造方法および該製造方法によって作製された誘電体薄膜
USRE38565E1 (en) Thin film ferroelectric capacitors having improved memory retention through the use of essentially smooth bottom electrode structures
JP2000031411A (ja) 強誘電体薄膜の製造方法
US6440751B1 (en) Method of manufacturing thin film and thin film capacitor
JPH11195765A (ja) 強誘電体薄膜およびその製造方法
JP2002016235A (ja) 強誘電体キャパシタとその製造方法およびその強誘電体キャパシタを備えた半導体装置
JP2001332549A (ja) 結晶性酸化物膜の形成方法および半導体装置
JPH082919A (ja) 強誘電体結晶薄膜及び該強誘電体結晶薄膜を有する強誘電体薄膜素子及び該強誘電体結晶薄膜の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: MATSUSHITA ELECTRONICS CORP.

Free format text: FORMER OWNER: SYMETRIX CORPORATION; MATSUSHITA ELECTRONICS CORP.

Effective date: 20011127

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20011127

Applicant after: Matsushita Electronics Corp.

Applicant before: Symetrix Corp.

Applicant before: Matsushita Electronics Corp.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20031224

Termination date: 20160303