CN1220773A - 膜载带、半导体组装体、半导体装置及其制造方法、安装基板和电子装置 - Google Patents

膜载带、半导体组装体、半导体装置及其制造方法、安装基板和电子装置 Download PDF

Info

Publication number
CN1220773A
CN1220773A CN199898800296A CN98800296A CN1220773A CN 1220773 A CN1220773 A CN 1220773A CN 199898800296 A CN199898800296 A CN 199898800296A CN 98800296 A CN98800296 A CN 98800296A CN 1220773 A CN1220773 A CN 1220773A
Authority
CN
China
Prior art keywords
mentioned
wiring
basis material
semiconductor element
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN199898800296A
Other languages
English (en)
Other versions
CN1145206C (zh
Inventor
桥元伸晃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1220773A publication Critical patent/CN1220773A/zh
Application granted granted Critical
Publication of CN1145206C publication Critical patent/CN1145206C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers

Abstract

本发明是不需要在表面上涂敷焊料抗蚀剂的半导体装置。在聚酰亚胺膜10的一个面上形成引线54,通过通孔30在引线54上形成外部连接用的端子11,使其从聚酰亚胺膜10的另一个面上突出,由于将IC芯片15粘接在一个面的一侧,故用IC芯片15覆盖引线54,可省略焊料抗蚀剂的涂敷。

Description

膜载带、半导体组装体、半导体装置及其制造方法、 安装基板和电子装置
技术领域
本发明涉及膜载带、半导体组装体、半导体装置及其制造方法、安装基板和电子装置，特别是涉及芯片尺寸封装(Chip SizePackage)的制造技术和CSP的安装技术。
背景技术
关于芯片尺寸/比例封装(Chip Size/Scale Package；以下称为CSP)没有正式的定义，但一般理解为封装尺寸与芯片相同或稍大的IC封装。为了推进高密度安装，CSP技术的开发是重要的。
CSP与只在封装的周边部分有外引线的QFP(Quad Flat Package四方扁平封装)不同，它能在平面上排列外部连接端子进行表面安装。具体地说，现有的CSP具有：形成了布线的聚酰亚胺基板、在该布线上设置的外部连接端子和在聚酰亚胺基板的与外部连接端子相对的侧面上安装的半导体芯片，将布线连接到半导体芯片的电极上。此外，在布线的表面上涂敷焊料抗蚀剂(solder resist)，防止布线的氧化。
在此，如果焊料抗蚀剂在附着于布线上的同时也附着于外部连接端子上，则在安装时产生导电性方面的连接不良。因此，或是除去附着于外部连接端子上的焊料抗蚀剂，或是必须避开外部连接端子来涂敷焊料抗蚀剂，工序变得复杂。
本发明是为了解决上述课题而进行的，其目的在于提供在应用了CSP技术的膜载带、半导体组装体、半导体装置及其制造方法、安装基板和电子装置中不需要在表面上涂敷焊料抗蚀剂的技术。
发明的公开
与本发明有关的膜载带包括：具有柔性和绝缘性的基体材料；以及在该基体材料的任一个面上形成的布线图形，
上述布线图形包括：与半导体元件连接的多条引线；以及与各引线一体地形成并设置外部连接端子的焊区(pad)，
上述各引线的在上述基体材料一侧的整个面与上述基体材料紧密接触，
在对应于上述基体材料中的上述各焊区的位置上形成用于形成上述外部连接端子的开口部。
按照本发明，由于预先制备了开口部，故能通过该开口部在与布线图形形成面相反的一侧设置与该布线图形连接的外部连接端子。因而，不仅没有必要一边避开外部连接端子一边在布线图形上涂敷焊料抗蚀剂，而且如果在布线图形的形成面上配置半导体元件，则由于不露出布线图形，故还可省略焊料抗蚀剂的涂敷。
这样，在基体材料的布线图形的形成面一侧配置半导体元件，采取在其相反的面一侧与安装基板的连接结构，可得到超小型的半导体装置。
此外，由于开口部对应于焊区而形成，故焊区成为与基体材料独立的状态。因而，成为在焊区与基体材料之间难以产生应力的结构。
此外，在本发明中，最重要的引线中的与半导体元件的连接部与基体材料进行紧密接触。因而，从膜载带的制造时起直到其后的工序(半导体组装体制造、半导体装置制造)为止，即，在图形形成时以后，即使如果外部的负载加到引线上，则也由基体材料进行支撑，可防止引线的弯曲。因而，可得到能正确地进行引线与半导体元件的键合焊区的位置重合的效果。特别是在CSP那样的需要微细加工技术的形态中，引线的松弛区域越多，越容易发生弯曲，但如本发明那样，如果使引线的连接部与基体材料紧密接触，则其操作变得容易。
再者，在本发明中，在基体材料的表面上形成了包含引线的布线图形，引线的一部分成为与半导体元件的连接部。因而，由于引线中的除连接部以外的区域也在基体材料的表面上形成，故与只用其它部件的接合来构成连接部的情况相比，可恒定地施加热应力等，可谋求连接部的可靠性的提高。
此外，在本发明中，由于将半导体元件连接到在基体材料的表面上形成的布线图形的一部分上，故与用其它部件来连接半导体元件与布线图形并充填树脂的情况相比，可防止水分的侵入。特别是在CSP中，由于封装与电极接近，故本发明是有效的。
在本发明中，也可在上述基体材料上的上述布线图形上具有用与上述布线图形相同的材料形成的、在与上述半导体元件的连接中使用的凸起。
按照这一点，可通过在基体材料上的布线图形上形成的凸起来得到在半导体元件上形成的电极与布线图形的导电性连接，能尽可能利用现有的TAB(带自动键合)的生产线及现有的技术，能减轻设备的负担和特殊技术的开发负担。
此外，由于用同一材料来形成凸起和布线图形，故其热膨胀系数相等，在施加热应激(stress)的情况下，由于在它们之间不发生热应力，故可提高膜载带和利用膜载带形成的半导体组装体、半导体装置的热的可靠性。此外，由于氧化还原电位也相等，故即使施加湿度应激也不形成局部电池，可得到也能使其湿度的可靠性提高的效果。
与本发明的有关的膜载带包括：基体材料；在该基体材料的一个面上形成的布线图形；以及在上述基体材料的上述一个面上避开上述布线图形中的与半导体元件的连接部而且至少在对应于外部连接端子的被形成的位置的区域中设置的应力缓和部。
使用该膜载带，可制造上述的半导体装置。
在该膜载带中，也可至少在上述连接部上设置导电性树脂。可利用该导电性树脂谋求与半导体元件的导电性连接。
特别是，上述连接部最好是成为凸状的膜载带。
与本发明有关的半导体组装体包括：具有柔性和绝缘性的基体材料；在该基体材料的任一个面上以紧密接触的方式形成的布线图形；在上述基体材料的上述布线图形形成面一侧配置的多个半导体元件；在形成上述布线图形的一部分并与上述各半导体元件进行导电性连接的同时与上述基体材料紧密接触的连接部；形成上述布线图形的一部分的外部连接端子形成用的多个焊区；以及对应于上述各焊区在上述基体材料中形成的开口部。
按照该结构，可得到下述效果：可得到能尽可能利用现有的TAB(带自动键合)的生产线及现有的技术、能减轻设备的负担和特殊技术的开发负担的半导体组装体。
再者，由于能够不在孔中而是在基体材料上形成与最重要的半导体元件的连接部，故可得到下述效果：可得到在半导体组装体制造时即使对布线图形加上外部负载也可防止其弯曲的半导体组装体。因而，可得到下述效果：可得到能正确地进行布线图形与半导体元件的位置重合的半导体组装体。
在本发明中，也可在上述半导体元件的电极和上述布线图形的至少任一方上形成与另一方相对的凸起。
上述凸起也可在上述布线图形上形成。
按照该结构，由于没有必要在半导体元件一侧有凸点(bump)，故可使用具有普通的Al电极的半导体元件，故可采用任何厂家的任何半导体元件，具有可增加能适用的半导体元件的种类的效果。
上述凸起也可在上述半导体元件的上述电极上形成。
按照该结构，在能够选择在电极上形成了焊锡或金的凸点(凸起)的半导体元件的情况下，在所使用的膜载带上不用形成凸起。因而，由于能够使用迄今为止使用的通常的TAB膜载带(只有指(finger)引线，没有形成凸起的膜载带)，故具有可增加能适用的膜载带的种类的效果。
在本发明中，也可在上述半导体元件和与该半导体元件相对的上述基体材料之间具有绝缘性树脂。
按照该结构，由于半导体元件的有源元件的形成面被绝缘性树脂覆盖，故水分不聚集在有源元件形成面上，具有可提高湿度系列的半导体装置的可靠性的效果。
再者，在基体材料上形成布线图形时，由于在半导体元件与基体材料之间的绝缘性树脂的缘故，该布线也被绝缘性树脂覆盖，因为水分不聚集，故也具有可提高湿度系列的半导体装置的可靠性的效果。
也可在上述半导体元件的电极和上述布线图形的至少任一方上形成与另一方相对的凸起，也可在上述绝缘性树脂的至少上述半导体元件的电极与上述连接部之间存在导电粒子。
按照该结构，由于在需要导电性的半导体元件的电极与布线图形之间存在导电粒子，故例如即使存在各自的表面凹凸，导电粒子也吸收该凹凸并使导电性稳定地显现出来，故具有可提高电极与布线图形的导电的连接可靠性的效果。
上述绝缘性树脂也可以是各向异性导电膜或各向异性导电粘接剂。
按照该结构，在必须赋予导电性的半导体元件的电极与上述布线图形之间由电极和上述布线图形来挤压分散在各向异性导电膜或各向异性导电粘接剂中的导电粒子。然后，只在该部分使导电性稳定地显现出来，在除此以外的部分，各向异性导电膜或各向异性导电粘接剂不挤压导电粒子。因而，各向异性导电膜或各向异性导电粘接剂作为稳定的绝缘粘接剂而起作用，与由绝缘性树脂来覆盖半导体元件的有源元件形成面是等效的。此外，因为在有源元件形成面上不聚集水分，故可提高湿度系列的半导体装置的可靠性。
再者，因为利用与半导体元件与基体材料之间的绝缘性树脂等效的各向异性导电膜或各向异性导电粘接剂，在布线图形上不聚集水分，故也具有可提高半导体装置的湿度系列的可靠性的效果。
按照该结构，可同时地并简单地得到上述效果这一点是优良的效果。
与本发明有关的半导体装置包括：具有柔性和绝缘性的基体材料；在该基体材料的任一个面上以紧密接触的方式形成的布线图形；在上述基体材料的上述布线图形形成面一侧配置的半导体元件；在形成上述布线图形的一部分并与上述半导体元件进行导电性连接的同时与上述基体材料紧密接触的连接部；构成上述布线图形的一部分的多个焊区；对应于上述各焊区在上述基体材料中形成的开口部；以及通过上述开口部与上述焊区连接并在上述基体材料的与上述半导体元件配置面相对的面上突出的外部连接端子。
按照该结构，使用上述的半导体组装体，在布线图形下在基体材料中形成开口部，通过该开口部将外部连接端子连接到布线图形上。外部连接端子在基体材料的与半导体元件配置面相反的面上突出。通过这样做，可得到在半导体元件的有源面的正下方而且外形与半导体元件大致相同的半导体装置。
也可在上述布线图形和上述电极的至少一方上，形成与另一方相对的凸起。
按照该结构，可利用凸起谋求布线图形与电极的导电性连接。
此外，如果用焊锡形成外部连接端子，则可与本发明以外的SMD(表面安装部件)一起，一并利用SMT(表面安装技术)安装到被称为母板(mother board)的主安装基板上，在安装该半导体装置时，具有不需要特别的安装用的机械投资的优良的效果。
与本发明有关的半导体装置包括：在一个面上形成布线图形并在另一个面上形成外部连接端子的基体材料；以及在一个面上具有电极的半导体元件，
上述基体材料的上述一个面与上述半导体元件的上述一个面隔开预定间隔而相对，
上述布线图形与上述电极用导电性树脂进行导通，
在避开上述电极的区域中，在上述基体材料与上述半导体元件之间设置应力缓和部。
按照本发明，由于布线图形与电极由导电性树脂连接，故不需要特殊的夹具及机械设备。此外，由于在基体材料与半导体元件之间设置应力缓和部，故可缓和加到外部连接端子上的应力。即，如果将该半导体装置安装到例如电路基板上，则在温度变化时，由于电路基板的热膨胀系数与基体材料的热膨胀系数之差，产生使外部连接端子倾斜的应力，但该应力被应力缓和部所缓和。这样，可使外部连接端子的耐裂性提高。
也可只在对应于上述外部连接端子的区域及其附近设置上述应力缓和部。
由于应力缓和部缓和了加到外部连接端子上的应力，故即使只在对应于该外部连接端子的区域及其附近形成也能起到其作用。
与本发明有关的半导体装置包括：在一个面上形成布线图形并在另一个面上形成外部连接端子的基体材料；与上述一个面相对并将电极连接到上述布线图形上的半导体元件；以及在上述基体材料与上述半导体元件之间的粘接层，
上述基体材料在上述外部连接端子的形成区中具有孔，上述布线图形具有进入到上述孔中的立体的弯曲部，在上述立体的弯曲部上形成上述外部连接端子。
按照本发明，成为立体的弯曲部在孔中能变形的结构，利用该结构可吸收加到外部连接端子上的应力。
与本发明有关的半导体装置包括：在一个面上形成布线图形并在另一个面上形成外部连接端子的基体材料；与上述一个面相对并将电极连接到上述布线图形上的半导体元件；以及在上述基体材料与上述半导体元件之间的粘接层，
上述布线图形具有沿基体材料的面弯曲的平面的弯曲部。
按照本发明，利用平面的弯曲部可吸收加到外部连接端子上的应力。
在对应于上述平面的弯曲部的区域中的基体材料也可具有孔。通过这样做，平面的弯曲部容易在孔的内侧变形，也可提高应力吸收能力。
上述布线图形也可具有凸部，该凸部和上述电极通过上述导电性树脂进行导通。
这样，通过将凸部连接到电极上，可在基体材料与半导体元件之间隔开预定间隔，形成应力缓和部。
此外，上述导电性树脂是各向异性导电膜，以面状粘贴在上述基体材料与上述半导体元件之间，
也可在上述凸部与上述电极之间挤压上述各向异性导电膜中含有的导电粒子来谋求导通。
在此，各向异性导电膜是使导电性填充剂分散在树脂中并成为薄片状的导电膜，可简单地通过挤压谋求导通。
也可将上述导电性树脂只设置在对应于上述凸部和上述电极的区域及其附近。
由于为了谋求凸部与电极的导通而使用该导电性树脂，故通过只在所需要的最低限度的部分处使用，可减少材料费。
与本发明有关的半导体装置包括：在一个面的一侧形成布线图形并且外部连接端子从另一个面的一侧突出的基体材料；在该基体材料的上述一个面上设置的应力缓和部；设置在用上述基体材料夹住该应力缓和部的位置上的半导体元件；以及对上述布线图形与上述半导体元件进行导电性连接的引线(wire)。
按照本发明，由于在与外部连接端子相反的一侧设置布线图形，故布线图形不向外部露出。此外，由应力缓和层谋求缓和应力。
上述基体材料在上述外部连接端子的形成区中具有孔，上述布线图形具有进入到上述孔中的立体的弯曲部，也可在上述立体的弯曲部上形成上述外部连接端子。
通过这样做，可利用立体的弯曲部进一步谋求缓和应力。
与本发明有关的膜载带的制造方法包括：在具有柔性和绝缘性的基体材料上设置构成布线图形的金属的工序；由上述金属形成上述布线图形以便包含多条引线的工序；以及在与上述基体材料中的各引线重叠的区域的至少一部分上形成各自独立的开口部的工序。
按照该方法，不是处理粘有未硬化的粘接剂的带那样的困难的工序，而是处理粘接剂的硬化已结束、已粘贴构成布线图形的金属的带。因而，由于进行某种程度的粗略的处理即可，对工序不作限定，故具有增加就开孔工序的工序自由度的效果。
这样，就可制造上述的膜载带。
在本发明中，形成上述布线图形的工序也可包含除了上述引线的至少一部分之外对上述布线图形进行半刻蚀的工序。
在此，如果除了基体材料上的布线图形上的一部分之外对其它布线图形的部分进行半刻蚀，则该被除去的部分作为凸起而遗留下来。这样，也可得到能在布线图形上一并地、容易地形成凸起的效果。
在本发明中，也可包含在上述半刻蚀工序后在上述凸起上镀金的工序。
按照该方法，在与半导体元件上形成的键合焊区(Al电极)接合时，即使不准备接合材料，在凸起上形成的镀金层也可作为接合材料的金-铝合金的金供给部件来利用。因而，具有能使后工序即接合工序变得非常简化的效果。
与本发明有关的半导体组装体的制造方法包括：
准备膜载带的工序，该膜载带具有基体材料和在该基体材料的任一个面上形成的布线图形，上述布线图形包含与半导体元件连接的多条引线和与各引线一体地形成并设置外部连接端子的焊区，各引线的与上述半导体元件的连接部与上述基体材料紧密接触并被其支撑，上述基体材料中在对应于各焊区的位置上形成用于形成上述外部连接端子的开口部；
把半导体元件的电极定位于上述基体材料的上述布线图形的形成面一侧的上述布线图形的安装区域中的工序；以及
将上述布线图形与上述电极导电性地连接起来的工序。
按照该方法，具有可得到下述方法的效果：得到能尽可能利用现有的TAB(带自动键合)的生产线及现有的技术、能减轻设备的负担和特殊技术的开发负担的半导体组装体。
再者，由于能够不在孔中而是在基体材料上形成最重要的引线中的与半导体元件的连接部，故可得到下述效果：可得到在半导体组装体制造时即使对布线图形加上外部负载也可防止其弯曲的半导体组装体。因而，具有可得到下述方法的效果：得到能正确地进行引线与半导体元件的键合焊区的位置重合的半导体组装体。
也可在上述布线图形和上述电极的至少一方上设置与另一方相对的凸起，也可相对于上述凸起从上述布线图形一侧或上述半导体元件一侧施加超声波来完成上述导电性连接工序。
例如，如果在布线图形与电极的接合中使用超声波，则可尽可能减少对于半导体元件或基体材料的热·压力的损伤。这样，可制造可靠性高的半导体组装体。
也可在上述导电性连接工序之前，在上述布线图形和与该布线图形相对的上述半导体元件之间设置绝缘性树脂，在上述导电性连接工序之后，使上述绝缘性树脂硬化。
按照该方法，由于预先可在膜载带或半导体元件的相对面上通过涂敷·印刷等方法设置绝缘性树脂，故可选择最合适的绝缘性树脂及其涂敷方法。而且，具有能预先选择与要达到的目的相适应的效果(例如，重视可靠性，还是重视成本)。
也可在上述导电性连接工序之后，在上述布线图形和与该布线图形相对的上述半导体元件之间注入绝缘性树脂并使其硬化。
按照该方法，可采取与现有的传统的倒装芯片安装同样的工序。因而，对于已具有倒装芯片安装的工序设备的人来说，不需要新的设备投资。
也可在上述布线图形与上述电极之间，从上述布线图形一侧或上述半导体元件一侧施加热和压力来完成上述导电性连接工序。
按照该方法，导电性连接工序成为与现有的TAB安装工序大致相同的工艺。因而，对于已具有TAB安装的工序设备的人来说，具有不需要新的设备投资的效果。
在上述的导电性连接工序之前，在上述布线图形和与该布线图形相对的上述半导体元件之间设置绝缘性树脂，利用上述的导电性连接工序，也可使在上述布线图形与上述半导体元件之间存在的上述绝缘性树脂与上述导电性连接同时硬化。
按照该方法，由于利用导电性连接工序同时使绝缘性树脂硬化，故不需要独立的绝缘性树脂的硬化工序。因而，可谋求因工序减少引起的制造性的提高及半导体组装体成本的降低。
与本发明有关的半导体装置的制造方法包括：
准备膜载带的工序，该膜载带具有基体材料和在该基体材料的任一个面上形成的布线图形，上述布线图形包含与半导体元件连接的多条引线和与各引线一体地形成并设置外部连接端子的焊区，各引线的与上述半导体元件的连接部与上述基体材料紧密接触并被其支撑，上述基体材料中在对应于各焊区的位置上形成用于形成上述外部连接端子的开口部；
把半导体元件的电极定位于上述基体材料的上述布线图形的形成面一侧的上述布线图形的安装区域中的工序；
将上述布线图形与上述电极导电性地连接起来的工序；
在上述开口部中设置导电部件的工序；以及
将上述膜载带冲切成各个片子的工序。
按照本发明，由于具有在布线图形下在基体材料中设置的开口部中配置导电部件的工序，故可得到在半导体元件的有源面的正下方而且外形与半导体元件大致相同的半导体装置的制造方法。
设置上述导电部件的工序也可以是在上述开口部中涂敷焊剂(flux)后装载焊锡球并进行加热的工序。
按照该方法，由于在开口部中涂敷焊剂后装载焊锡球并进行加热，故可形成具有稳定的直径的外部连接端子。这一点与半导体装置的外形的稳定性的提高有关，成为可靠性高的半导体装置的制造方法。
设置上述导电部件的工序也可以是在上述开口部中涂敷焊锡糊剂后进行加热的工序。
按照该方法，由于在开口部中涂敷焊锡糊剂后进行加热，故与焊锡球相比，可采用廉价的焊锡糊剂，成为廉价的半导体装置的制造方法。
在上述布线图形和上述电极的至少一方上设置与另一方相对的凸起，也可相对于上述凸起从上述布线图形一侧或上述半导体元件一侧施加超声波来完成施加上述能量的工序。
例如，如果在布线图形与电极的接合中使用超声波，则可尽可能降低对于半导体元件及基体材料的热·压力的损伤。这样可制造可靠性高的半导体组装体。
与本发明有关的安装基板安装上述的半导体装置来构成。
按照该结构，可得到安装了芯片尺寸封装(CSP)的半导体装置的高密度的安装基板，可谋求安装了电子部件的安装基板的进一步的小型化。
与本发明有关的电子装置中装入了上述的安装基板而构成。
按照该结构，由于装入了安装了芯片尺寸封装(CSP)的半导体装置的高密度的安装基板，故可谋求特别是携带用的电子装置等的超小型、轻量化。
与本发明有关的半导体装置的制造方法包括：
在形成了孔的基体材料上形成布线图形以便通过上述孔之上的工序；
使在上述基体材料上形成的上述布线图形和半导体元件的电极隔开预定间隔而相对，通过导电性树脂将上述布线图形与上述电极连接起来的工序；
在上述基体材料和上述半导体元件之间，在避开上述电极的区域中注入树脂，形成应力缓和部的工序；以及
在上述基体材料的与上述布线图形相反的一侧的面上，通过上述孔形成与上述布线图形导通的外部连接端子的工序。
按照本发明，利用导电性树脂来连接相对的布线图形与电极，注入树脂，形成应力缓和部。
与本发明有关的半导体装置的制造方法包括：
在形成了孔的基体材料上形成布线图形以便通过上述孔之上的工序；
只在对应于上述孔的区域及其附近，在上述布线图形之上设置形成应力缓和部的树脂的工序；
在上述布线图形的一部分上设置导电性树脂的工序；
在上述布线图形和半导体元件之间介入了上述应力缓和部的状态下，通过上述导电性树脂将上述布线图形与上述半导体元件的电极连接起来的工序；以及
在上述基体材料的与上述布线图形相反的一侧的面上，通过上述孔形成与上述布线图形导通的外部连接端子的工序。
按照本发明，由于只在形成外部连接端子的区域及其附近形成应力缓和部，故可将材料消耗抑制到最小限度。
也可只在上述布线图形和与上述电极的连接区域及其附近设置上述导电性树脂。
由于导电性树脂用于布线图形与电极的连接，故可只在必要的区域中设置，以消除材料的浪费。
与本发明有关的半导体装置的制造方法包括：
在形成了孔的基体材料上形成布线图形以便通过上述孔之上的工序；
对上述布线图形进行弯曲加工使其进入到上述孔中的工序；
使在上述基体材料上形成的上述布线图形和半导体元件的电极隔开预定间隔而相对，通过导电性树脂将上述布线图形与上述电极连接起来的工序；以及
在上述基体材料的与上述布线图形相反的一侧的面上，通过上述孔形成与上述布线图形导通的外部连接端子的工序。
按照本发明，由于对布线图形进行弯曲加工使其进入到孔中，在该弯曲部分上形成外部连接端子，故施加到外部连接端子上的应力可被该弯曲部分吸收。
在本发明中，也可包含在上述布线图形上形成用于与上述半导体元件的电极连接的凸部的工序。
通过使用该凸部与电极连接，可在基体材料与半导体元件之间形成空间，在该空间中形成应力缓和部。
上述导电性树脂也可是各向异性导电膜，使该各向异性导电膜中含有的导电粒子在上述凸部与上述电极之间受到挤压。
在此，各向异性导电膜是使导电性填充剂分散在树脂中并成为薄片状的导电膜，可简单地通过挤压谋求导通。
对膜载带进行冲切来形成上述基体材料，
上述各向异性导电膜为带状，
沿上述膜载带的纵向，粘贴上述各向异性导电膜，
也可沿上述膜载带的纵向来排列上述半导体元件并进行连接。
按照这一点，由于可沿基体材料的纵向粘贴各向异性导电膜，故可实现工序的自动化。此外，由于半导体装置也沿基体材料的纵向排列并进行连接，故可减少各向异性导电膜的浪费。
与本发明有关的电路基板具有上述半导体装置和形成了所希望的布线图形的基板，
将上述半导体装置的外部连接端子连接到上述布线图形上。
与本发明有关的电子装置具有上述电路基板。
附图的简单说明
图1是用于说明本发明的膜载带的制造方法(半导体装置的制造方法)的特征的图，图2A～图2C是用于说明本发明的膜载带的制造方法(半导体装置的制造方法)的其它特征的图，图3是示出本发明的半导体装置的制造方法的第1工序的膜载带的剖面图，图4是示出本发明的半导体装置的制造方法的第2工序的膜载带的剖面图，图5是示出本发明的半导体装置的制造方法的第3工序的膜载带的剖面图，图6是示出本发明的半导体装置的制造方法的第4工序的膜载带的剖面图，图7是示出本发明的半导体装置的制造方法的第5工序的膜载带的剖面图，图8是示出本发明的半导体装置的制造方法的第6工序的膜载带的剖面图，图9是示出本发明的半导体装置的制造方法的第7工序的膜载带的剖面图，图10是示出本发明的半导体装置的制造方法的第8工序的膜载带的剖面图，图11是示出本发明的半导体装置的制造方法的第9工序的膜载带的剖面图，图12是示出本发明的半导体装置的制造方法的第9工序的膜载带的剖面图，图13是示出本发明的半导体装置的制造方法的第10工序的膜载带和半导体芯片的剖面图，图14是示出本发明的半导体装置的制造方法的第11工序的膜载带和半导体芯片的剖面图，图15是图4的工序中的膜载带的平面图，图16是图8的工序中的膜载带的平面图，图17是图12的工序中的膜载带的平面图，图18是图13的工序中的膜载带的平面图(透视图)，图19被一个一个地分开了的本发明的半导体装置的平面图(透视图)，图20是示出本发明的半导体装置的变形例的器件的剖面图，图21是示出本发明的膜载带的制造方法(半导体装置的制造方法)的变形例的图，图22是本发明的安装基板的剖面图，图23是本发明的电子装置的平面图，图24是示出本发明的半导体装置的制造方法的第30工序的膜载带的剖面图，图25是示出本发明的半导体装置的制造方法的第31工序的膜载带和半导体芯片的剖面图，图26是示出本发明的半导体装置的制造方法的第32工序的膜载带和半导体芯片的剖面图，图27是示出与第7实施形态有关的半导体装置的图，图28A～图28C是示出与第8实施形态有关的半导体装置的制造工序的图，图29是示出与第8实施形态有关的半导体装置的制造工序的变形例的图，图30是示出与第9实施形态有关的半导体装置的制造工序的图；图31A和图31B是示出与第9实施形态有关的半导体装置的制造工序的图，图32是示出第9实施形态的变形例的图，图33是示出第9实施形态的变形例的图，图34是示出第9实施形态的变形例的图，图35是示出在与第10实施形态有关的半导体装置中使用的膜载带的图，图36是图35中示出的膜载带的局部放大图，图37是示出使用图35和图36中示出的膜载带制造的半导体装置的图，图38是示出图36中示出的平面的弯曲部的变形例的图，图39是示出安装了应用本发明的半导体装置的电路基板的图，图40是示出具备安装了应用本发明的半导体装置的电路基板的电子装置的图。
用于实施发明的最佳形态
以下参照附图说明本发明的实施形态。
(1)第1实施形态
在本实施形态中，利用TAB(带自动键合)技术，实现芯片尺寸的半导体装置的制造。按照本实施形态的方法，能尽可能利用现有的TAB的生产线及现有的技术、减轻设备的负担和特殊技术的开发负担，另一方面，在高可靠性的条件下制造芯片尺寸的封装，同时可使其成品率提高。
(本实施形态的主要特征)
在说明具体例之前，使用图1～图2C说明本实施形态的主要特征。
(a)如图1中所示，在作为设置了预定的开口部、例如树脂注入用的孔42(虽然不是必须的，但可根据需要来形成)、通孔(用于形成外部连接端子的开口部)等的基体材料的聚酰亚胺膜10上，形成了对铜箔进行刻蚀而形成的图形。(在图1中未示出通孔等)。
该图形包括：框体(frame)59a、59b、59c；引线(54a、54x、54y等)；例如与导电性凸起(外部连接端子)一体地形成或分别形成的焊区部55；用于相互连接各引线(和焊区)的多个连接部(57a、57x、57y等)；以及用于将框体与引线组导电性地连接起来的悬吊引线(TR1～TR3等)。
再有，导电性凸起(外部连接端子)不是必须在焊区部上，也可根据需要在安装侧、例如在母板侧设置凸起。
此外，例如在焊区部上设置导电性凸起(外部连接端子)的情况下，在带形成时预先设置、或是在其后的工序、例如在封装形成时和在此之后设置、这是自由的。
将引线(54a、54x、54y等)的前端部连接到IC芯片(半导体元件)上，有时也将其称为“指”(finger)。再有，由于在引线的前端与IC芯片连接这一点不是本发明的必须的结构，故也可在前端以外的部位进行连接。
在本实施形态中，各指的终端在聚酰亚胺膜10上，故成为自由端。即，各指从指形成工序以前开始到与IC芯片连接工序以后，一直在聚酰亚胺膜上，并被其所支撑。
即，引线(指)中的与IC芯片的电极连接的部分成为与聚酰亚胺膜紧密接触并被其支撑的状态。
因而，由于即使在引线与IC芯片的连接工序中也保持了预先设计的指的位置，故可实现引线与IC芯片的正确的位置重合。如下面所述那样，指不一定必须是自由端，也可从CSP端27(以此为边界从聚酰亚胺膜切开)向外侧伸出并分别直接连接到框体59b上。
但是，在本形态的情况下，为了一并地对在聚酰亚胺等的绝缘性膜上形成的多条引线(54a等)进行电镀，结果有必要将全部引线导电性地连接到框体59a、59b、59c上。因此，在本实施形态中，在半导体芯片的安装区内配置多个连接部(57a、57x、57y等)，在1个IC芯片的安装面的内侧连接多条引线(2条以上)，而且，成为通过该连接部(57a、57x、57y等)导电性地连接到框体59a、59b、59c的结构。由此，例如将电池29的一端连接到框体59a、59b、59c上，可进行对包含引线(54a等)的导体图形的一并的电镀。再有，「半导体芯片的安装区」和「1个IC芯片的安装面」都与用图1中的一点虚线示出的CSP端27大体一致。
然后，将不需要的连接部(57a、57x、57y等)与绝缘性膜一起通过冲模来除去，使各引线(54a、54x、54y等)在电气方面隔离开来。可一并地进行冲裁，不导致工序的复杂化。再有，即使不通过冲模除去绝缘膜，如果只是为了使各引线在电气方面隔离开来，则也可以只除去连接部。此外，由于将连接部(57a、57x、57y等)配置在1个IC芯片的安装面的内侧区域内，故与位于芯片安装面的边界处的引线的前端部(指)分离开。于是，连接部(57a、57x、57y等)的切断对引线的前端部(指)没有任何影响。
如下面所述，在进行无电解电镀的情况下，不需要连接部、框体、连接部。
通过这样做，不会使工序变得复杂，可提供能防止引线弯曲的实现可靠的键合的膜载带。此外，在进行电镀的情况下可一并地进行。
此外，图2A～图2C是与IC芯片的键合焊区对应的指部的放大图，但如这里所示出的那样，为了对应于IC芯片的键合焊区的位置，有时例如多条引线的前端(指)必须位于同一线上。例如，如图2A中所示，IC芯片(CP)的键合焊区21c、21d位于同一线上。
在这种情况下，有必要如图2B中所示，使引线54呈放射线形状、或如图2C中所示，呈弯曲形状。
在现有技术中，在除去了聚酰亚胺膜10的孔(开口部)的部分上形成指。在这些形状中，放射线形状的引线与直角坐标不一致，在膜载带的制造上存在问题。此外，如果引线的前端在开口部内弯曲，则由于重力的缘故，不需要的力矩起作用，容易产生引线的扭曲。在本发明中，由于完全在聚酰亚胺膜上形成指，故即使不进行特殊的设计，利用上述的那样的形态，也可形成能对应任何键合焊区的位置的指。
(半导体装置的制造方法的具体例)
其次，使用图3～图14(剖面图)和图15～图19(平面图)说明与本实施形态有关的半导体装置的制造方法的具体例。图15对应于图4，图16对应于图7，图17对应于图12，图18对应于图13。
工序1
如图3中所示，在聚酰亚胺膜10的背面涂敷粘接剂12。
工序2
例如，通过冲压器的冲切或激光加工或化学刻蚀等所希望的方法，如图4或图15中所示，有选择地对聚酰亚胺膜10进行开口，设置通孔30(30a、30x等)。此外，根据需要设置树脂注入用的孔(42)、树脂阻塞孔(44a、44b)。
工序3
如图5中所示，在聚酰亚胺膜10的一个面上粘贴铜箔50。该铜箔50以后作为布线图形、凸起等的金属材料来使用。
在此，在粘贴铜箔之前在工序2中设置开口部，但实际的工序不限于此，也可在粘贴铜箔之后具有使其开口的工序。
按照该方法，不是处理粘有未硬化的粘接剂的带那样的困难的工序，而是处理粘接剂的硬化已结束、已粘贴完布线图形金属的带，故进行某种程度的粗略的处理即可。此外，由于不限定工序，故具有开孔工序的工序自由度增加的效果。此时，因为在粘贴铜箔之后不在铜箔中开孔而在聚酰亚胺中开孔，故使用激光加工或化学刻蚀等对聚酰亚胺以外的材料不产生影响的方法。
工序4
如图6中所示，在铜箔50上形成光致抗蚀剂62。
工序5
如图7中所示，对铜箔50进行刻蚀以形成预定的图形，其后，除去光致抗蚀剂62。在刻蚀中使用已知的刻蚀剂(例如，三氯化铁、氯化铜等水溶液)。该状态的平面图是图16。
如图16中所示，由铜构成的图形包括：框体59a、59b、59c;引线(54a、54b等)；用于连接导电性凸起的焊区部(55a、55x等)；以及连接部(57a～57j)。在图16中，对与图1、图2A～图2C、图21相同的部分附以相同的参照号码。
工序6
为了使引线54a等的前端部分(与IC芯片连接的部分，即，“指”)突出以形成连接用的凸点(bump)(图10)，首先如图8中所示，形成光致抗蚀剂70、72。
工序7
如图9中所示，对铜图形在厚度方向上进行半刻蚀。与工序5相同，将时间缩短来进行刻蚀。
工序8
如图10中所示，除去光致抗蚀剂70、72。如图示那样，在引线54a等前端部分(与IC芯片连接的部分，即，“指”)上形成凸起56a。
再有，此时，即使在指以外的部分上也可适当地形成凸起(未图示)。该凸起起到确保铜图形与IC芯片之间的树脂充填用的间隙的作用。
在通常的TAB工序中，在TAB的引线与半导体芯片的连接中，在半导体芯片上形成金属的凸点(凸起)，但该凸点的形成是很麻烦的，而且，一般来说存在制造成本高的趋势。
因此，在本实施形态中，在TAB的引线一侧形成凸点(凸起)，以代替在半导体芯片上形成凸点。加工该引线前端的技术是在现有的在冲切了聚酰亚胺膜的孔部分上形成指的技术中，本申请人已开发完成的具有实效的技术，可利用现有的TAB生产线来实现。在本实施形态中，使加工该引线前端的技术得到发展，使该技术也能适用于聚酰亚胺膜上的引线上。此外，在这种情况下，在半导体芯片一侧露出用铝(Al)等形成的焊区即可，不需要金属凸点，可简化工序，进而是较大地有助于降低半导体装置整体的成本的技术。
工序9
如图11中所示，在铜图形的表面上形成了抗蚀剂80a、80b后，在铜图形的背面进行电镀，形成由Ni/Au构成的电镀层(90a～90b)。镍(Ni)起到阻挡金属的作用。在铜的表面扩散不成为问题的组装、安装工序、及要求可靠性的情况下，只进行金(Au)的电镀也没有关系。如图1中已说明的那样，通过在框体59a～59c上施加电压来进行该电镀。例如，将一个电极(一般是阴极)连接到框体上来进行电镀。
再有，不限定于电镀。例如，也可使用无电解电镀法来进行电镀。
工序10
首先，如图12中所示，除去前面的工序的抗蚀剂80，接着，如图17中所示，进行连接部57a～57j的一并的冲裁。由此，各引线54a等在电气方面隔离开。由此，完成CSP用的膜载带(图17)。虽然在图17中没有详细记载，但在本实施形态中的引线54上形成了凸起56a(参照图10)。
再有，由于在无电解电镀的情况下也可以使各引线在电气方面隔离开，故没有必要制成图16中的连接部57a～57j，也可不进行冲裁。
工序11
其次，如图13、图18中所示，将IC芯片15的Al电极(键合焊区)21(21a～21d等)连接到各引线的连接部上。该连接通过在用键合夹具53压住引线前端的凸起56a的同时施加超声波振动以形成Au/Al合金来进行(施加接合能量)。再有，在本实施形态中，使用了在膜载带的引线54上形成了凸起56的BTAB型带，但也可使用没有凸起56的带。在这种情况下，也可在IC芯片15的Al电极(键合焊区)21用金、焊锡等形成凸点。或者，也可设置引线54的凸起56和Al电极21上的凸起(凸点)两者。
在图18中，用粗的实线示出的是图13中示出的IC芯片15。也可从IC芯片的背面一侧来施加超声波振动。
再者，如果在Al电极(键合焊区)21(21a～21d等)上预先覆盖钎焊性良好的金属、例如焊锡、金等，则以由加压和加热产生的能量施加为主即可，或是不需要施加超声波，或是施加弱的超声波即可。如果在不发生变化的Al电极(键合焊区)21上施加非常短的时间(例如2秒以内)的高温加热(例如500℃以上)，则可实现与上述同样的连接。
工序12
如上所述，将IC芯片15的Al电极21与引线54的凸起56a以金属键合方式接合的部件作为对象，如图14中所示，从树脂注入用的孔(图18的参照号码42)注入例如环氧树脂等树脂。再有，在上述工序中，在Al电极21与凸起56a的金属键合中使用了超声波的情况也是同样的。此外，在没有树脂注入用的孔(不设置)的情况下，使用IC芯片与膜之间存在的间隙来注入树脂即可。
树脂完全地覆盖IC芯片15与引线(54a等)的连接部。另一方面，由于树脂阻塞孔44a、44b的存在，限制了向横方向的扩展。在图14中，参照号码23a、23b、23c表示树脂。在使用了环氧树脂的情况下，起到显示出高的电绝缘性的绝缘性树脂的功能，同时起到应力缓和层的功能。
再有，作为树脂，除环氧树脂以外，也可使用感光性聚酰亚胺树脂、硅酮变性聚酰亚胺树脂、硅酮变性环氧树脂等，也可使用在固化时的杨氏模量低(1×1010Pa以下)、能起到应力缓和的作用的材料。
其次，使注入的树脂热硬化。此时，在工序10中对连接部(57a～57j)进行了冲裁时在聚酰亚胺膜10中形成的孔，例如也起到封装的加热时产生的水蒸气等的气体的排出孔的作用，对封装的可靠性的提高是有用的。但是，在进行无电解电镀等不需要连接部的冲裁的情况下，这不是一种限制。
树脂的注入，也可如以上所述，在IC芯片与膜载带的接合后来进行，也可将IC芯片接合到预先涂敷了环氧树脂的膜载带上并在其后进行使其硬化。树脂的涂敷也可在IC芯片一侧进行。通过这样做，由于不用进行树脂注入，可选择不具有注入特性那样的特殊的性能的普通的材料，可降低半导体组装体、半导体装置的成本。此外，由于也不需要树脂注入用的孔(图18的参照号码42)及不需要聚酰亚胺膜的冲裁，故可廉价地形成半导体组装体、半导体装置。
作为树脂，也可使用应力缓和效果好的聚酰亚胺系列、硅系列的树脂。这种情况下的硬化利用各自的树脂的硬化机理即可，到该工序为止，IC芯片的有源面、Al电极等物理、化学方面的性能较弱的部分被树脂所覆盖，故可安心地进行工序间或工厂间的运送。将该形态称为半导体组装体。由于在该工序以后进行的外部连接端子的形成中，使IC芯片的有源面、Al电极等受到污染的可能性较高，故以半导体组装体的形态移动到其它工序中，可使其后完成的半导体装置整体的可靠性提高。利用以上的工序来制造使用了连接多个IC芯片膜载带的半导体组装体。当然也可以该状态出厂供给顾客。
接着，通过电镀、印刷法等在通孔30内充填金属(镍等)98，接着，形成外部连接用端子(焊锡球)11。再有，为了得到高精度，在通孔30内充填了镍等金属98，但从减少制造工序的观点来看，也可将焊锡充填到通孔30内，与外部连接用端子11的形成一起一并地来形成。此时，在通孔30内的铜图形上预先除去工序10的抗蚀剂之后进行工序9的电镀这一点，从改善焊锡涂敷性的方面来看是较为理想的。至于焊锡，在通孔30中涂敷了焊剂之后将焊锡球置于其上，通过加热成为外部连接用端子(焊锡球)11。或者，在通孔30中涂敷了焊锡糊剂之后，通过加热成为外部连接用端子(焊锡球)11。如果这样做，则没有必要购入高价的焊锡球，故有助于降低半导体装置的价格。
通过这样做，由于在用环氧树脂等树脂来覆盖IC芯片15和引线54与IC芯片15的连接部之后设置外部连接端子11，故具有在外部连接端子11的形成时不担心芯片区域的污染、因而可提高可靠性的优点。
再有，在以上的例子中，如图14中所示，在形成外部连接端子11之前经过图12、图13的工序来制造半导体装置，但不限定于此。
例如，也可在图14的树脂封装工序之前(工序10等)，形成外部连接用端子11。(形成方法与以上所述相同。)如果这样做，则也可作为带有外部连接用端子11的半导体组装体或半导体组装体用的柔性带出厂供给顾客。
工序13
沿着用图18的一点虚线包围示出的CSP端27对绝缘性膜10进行冲裁。由此，完成图19中示出的芯片尺寸的半导体装置(CSP)33。在图19中用斜线示出的区域是用树脂覆盖的区域。
如图中所示，只露出悬吊引线TR1、TR2的切断面，在耐湿性方面也是良好的。此外，由于采取封装的形态，故也可进行老化等的检查。
再有，在以上的例子中，说明了使用粘接剂12的膜载带的制造例，但使用未用已知的粘接剂的膜载带、所谓的2层TAB的技术来制成本形态的膜载带也没有关系。此外，也可使用将导电层作成2层的膜载带。此时，如果作为地(GND)平面层使用1层，则可提供对应于高频特性的封装。
此外，在上述实施形态中，在绝缘性膜10的背面上形成了铜图形，但不限定于此，即使在绝缘性膜10的表面上形成铜图形，也能应用同样的制造方法，此外，也可得到同样的效果。
此外，如下面所述，为了提高放热性、可靠性，使用罐容器也没有关系。
(2)第2实施形态
如图20中所示，不仅形成IC芯片15的内侧的外部连接端子11a、而且也可在外侧形成外部连接端子(焊锡球)11b。
在本实施形态中，将IC芯片15置于罐容器23内，使引线54延伸到该罐容器23上。如果使用热传导性良好的材料、例如铜系列的材料作为罐容器，则由于罐容器与IC芯片15的背面紧密接触，可将来自IC芯片15的发热传递到罐容器23上，再者以机械方式保护IC芯片15的背面，故可将其用于提高放热性、可靠性。
然后，在通孔30b内形成金属电极98b，将焊锡球11b连接到该金属电极98b上。当然，如前面所述，也可只用焊锡球一并地形成。
在图20中图示了将同一引线54连接到内侧、外侧的外部连接端子(焊锡球)11a、11b上的例子，但当然也可根据Al电极(键合焊区)21的连接要求，只连接到内侧、或只连接到外侧。此时，也可如图20那样，引线54横切与Al电极21的连接部，也可如第1实施形态那样，其终端在聚酰亚胺膜10上，成为自由端(在内外两侧、或单侧)。
按照本实施形态，不会受到因半导体芯片15的尺寸引起的限制，可自由地增加外部连接用端子(焊锡球)的数目。
为了降低成本，当然不使用罐容器也没有关系。关于半导体组装体的制造，大体可原封不动地应用第1实施形态。
(3)第3实施形态
在封装的尺寸的要求比较宽松的情况下，如图21中所示，在半导体芯片15与引线54的连接结束后，在与芯片连接的点的外侧进行冲裁(在图21中，在用二点虚线示出的CSP端31处进行冲裁)，可采用将引线54与框体59分开这样的制造方法。
按照本制造方法，由于将每一条引线54连接到框体59上，故在中途设置测定用的的焊区(未图示)，可在最终工序中在测定用的焊区的外侧将引线与框体分离后，采用已知的进行电检查的TAB的检查方法，在不对检查装置、例如专用插座进行投资的情况下就可出厂良好的半导体装置(CSP)。
关于半导体组装体的制造，大体可原封不动地应用第1实施形态。
(4)第4实施形态
图22示出将本发明的芯片尺寸的半导体装置(CSP)33安装到印刷布线基板37上的状态。能够与已知的其它SMD(表面安装部件)一起，例如利用已知的SMT(表面安装技术：回流法)进行安装。也是本发明的优点。
将芯片尺寸的半导体装置(CSP)33的外部连接用端子(焊锡球)11a、11b连接到印刷布线基板(安装基板)37上的导体图形39a、39b上。由于封装尺寸是芯片尺寸，故可实现极高密度的安装。再有，在图22中，参照号码17是在印刷布线基板37上安装的其它IC。
此时，由于外部连接用端子(焊锡球)11a、11b是使用高温焊锡来制造的，故保持原有的高度，由涂敷在基板一侧的焊锡糊剂41(共晶焊锡)来进行焊锡连接。
这样，如果外部连接用端子(焊锡球)11a、11b使用高温焊锡，则即使进行回流安装，外部连接用端子在共晶焊锡熔融温度下也不熔融而维持其高度，故可防止因外部连接用端子的塌陷而引起的它们之间的短路。该技术也适用于其它实施形态。
(5)第5实施形态
图23是示出装入了安装本发明的芯片尺寸的半导体装置(CSP)的安装基板的摄像机一体型VTR的内部的图。
在摄像机一体型VTR43中装入了2个安装基板37a、37b，在各安装基板上安装了本发明的CSP33、35。
在图23中，参照号码45表示镜头，参照号码47表示镜头单元，参照号码49表示电池盒，参照号码51表示电池。
这样，由于本发明的半导体装置(CSP)的尺寸是芯片尺寸，故可适用于以小型、重量轻为根本宗旨的摄像机一体型VTR等的可携带装置。此外，本发明的半导体装置(CSP)在耐湿性及耐热性方面的可靠性也提高了，其结果，可提高电子装置的可靠性。
(6)第6实施形态
图24～图26示出了本发明的另一芯片尺寸的半导体装置(CSP)、半导体组装体的制造方法。同时也示出了其结构。
工序A
如图24中所示，将导电粘接部件25暂时附着于用图11中示出的工序9制成的膜载带的整个面上。作为导电粘接部件25，最好使用用已知的技术制造的膜状(薄片状)的各向异性导电膜。各向异性导电膜是将具有导电性的粒子分散在未硬化的绝缘粘接剂(大多称为“B阶段stage”)而成膜的。因而，如果将导电粘接部件25定位于膜载带上而一般性地进行弱加热，则可由于粘接而暂时附着于其上。可将粒子分散在膜的整个面上(由于容易制造故成本低)，也可将粒子只集中于凸起56a的部分上。此时，由于可完全消除在凸起56a以外的粒子凝集而引起的短路，故可进一步提高制成的半导体组装体、半导体装置(CSP)的可靠性。
由于已经较多地在LCD的屏幕与TAB、屏幕与带有凸点的IC的安装中采用各向异性导电膜，故可将已使用的装置、技术用于工序中，因此可将投资、技术的风险降低到最小限度。
在使用各向异性导电膜作为导电粘接部件25的情况下，如图25中放大地示出的那样，导电粘接部件25原来的厚度、引线54的高度t和凸点(凸起56a+电镀层90b)的高度h的关系最好为：
导电粘接部件25原来的厚度≥t+h。
一般来说，因为
t≥5μm
h≥15μm
故
导电粘接部件25原来的厚度≥20μm是较为理想的。通过这样做，由于导电性粘接部件(各向异性导电膜)25比t+h厚，故在涂敷了粘接剂12的聚酰亚胺膜10或IC芯片15与导电性粘接部件25之间难以形成间隙。这样，由于气泡变少，故水分的混入变少，也难以产生腐蚀，可提高耐湿性和绝缘可靠性。此外，由于导电性粘接部件25也绕到IC芯片15的侧面15a上，故可保护IC芯片15的侧面，在这一点上也提高了可靠性。
再有，在本实施形态中，通过在引线54上形成凸起56a并形成电镀层90b来构成凸点，但也可在IC芯片15的Al电极21上用金，焊锡等形成凸点。关于此时的导电性粘接部件25的厚度，如果超过引线和凸点的高度的合计，则也可得到与上述同样的效果。
作为导电粘接部件25，也可使用液状或糊剂状的各向异性导电粘接剂或各向异性导电糊剂。虽然各向异性导电膜的使用较容易，但由于为了成膜对材料有限制，故难以兼顾高可靠性·低成本。在这一点上，由于各向异性导电粘接剂或各向异性导电糊剂是液状或糊剂状即可，故容易兼顾高可靠性·低成本。在使用的情况下，可通过散布，涂敷在膜载带的整个面上来代替暂时附着即可。
再者，作为导电粘接部件25，不限于具有各向异性的导电性的部件，也可使用具有各向同性的导电性的部件。但是，在使用具有各向同性的导电性的部件的情况下，必须局部地使用，以免使相邻的Al电极21之间发生短路。
工序B
其次，如图25中所示那样，将IC芯片15的Al电极(键合焊区)21连接到各引线54的前端部的凸起56a上。可一边用键合夹具53挤压引线前端的凸起56a，一边进行加热，使导电性粘接部件25的粘接力显现出来，从而进行该连接(施加接合能量)。特别是在使用各向异性导电膜时，除了粘接力以外使各向异性导电性显现出来，从而进行该连接。即，同时地进行由粘接剂的硬化收缩引起的聚酰亚胺膜10与IC芯片15的机械支撑，和由夹在凸起56a和Al电极(键合焊区)21之间的粒子(未图示)引起的只在凸起56a和Al电极21的方向上的导电性的显现。在各向异性导电粘接剂的情况下也为同一机理。
这样，如果在平面上观察，则可得到与图18相同的形态。在图18中，用粗的实线示出的是IC芯片15。再有，在作为导电粘接部件25使用具有各向异性导电性的粘接剂的情况下，由于在连接部以外显示出与树脂同样的绝缘性(成为绝缘性树脂)，故没有必要重新注入树脂。因而，在这种情况下可不预先形成树脂注入用的孔(图18的参照号码42)。通过这样做，可增加关于外部连接用端子(焊锡球)的配置的设计的自由度，可作成更小型的半导体装置。此外，特别是由于各向异性导电膜的因压接而产生的树脂部分的流动性较差，故也没有必要设置树脂阻塞孔(44a、44b)，因为双方都不需要聚酰亚胺带的冲模，故可廉价地形成半导体组装体、半导体装置。
此外，可从IC芯片的背面一侧进行加热、加压，也可从两侧进行加热、加压。
到该工序为止，与第1实施形态的工序12中所述的相同，由于IC芯片的有源面、Al电极等物理、化学方面的性能较弱的部分被与绝缘树脂同等的各向异性导电膜或各向异性导电粘接剂所覆盖，故可在该形态下作为半导体组装体来处理。
作为变形例，在图24中示出的工序中将具有各向异性导电性的导电粘接部件25转移或涂敷到凸起56a与Al电极21之间，使导电粒子只在该处存在，在图25中示出的工序中加热后，使得只在凸起56a与Al电极21的方向上显现出导电性，也可在除此以外的区域中注入树脂。
在这种情况下，可使用银、银钯糊剂等导电糊剂，或者，也可使用膜状或液状的各向异性导电粘接部件。在使用导电糊剂的情况下，由于在其加热后并在树脂注入硬化以前可进行电检查，故可作为不合格品的再生工序。即，由于导电糊剂的粘接力较弱，故可在机械方面只除去与不合格品的连接。通过这样做，由于可在使其带有附加价值之前进行不合格品的剔除，故可降低不良成本。再有，可将导电粘接部件25只设置在凸起56a与Al电极21之间，也可在其周围多少有些溢出。
工序C
其次，如图26中所示，通过电镀、印刷法等在通孔30内充填金属(镍等)98，接着，形成外部连接用端子(焊锡球)11。再有，为了得到高精度，在通孔30内充填了镍等金属，但从减少制造工序的方面看，也可将焊锡充填到通孔30内，与外部连接用端子11的形成一并地形成。
通过这样做，由于在用各向异性导电膜等覆盖IC芯片15和引线54与IC芯片15的连接部之后设置外部连接端子，故具有在外部连接端子11的形成时不担心芯片区域的污染、因而具有提高可靠性的优点。再有，如第1实施形态中所述的那样，也可在图24中示出的工序等中预先设置外部连接端子11。再者，经过第1实施形态的工序13以后，完成半导体装置(CSP)。
此外，在本实施形态中，位于IC芯片15和引线54之间的导电粘接部件25也成为应力缓和层。即，在将本实施形态的半导体装置安装在安装基板(未图示)上后，导电粘接部件25可吸收在外部连接端子11与安装基板之间产生的应力。通过在导电粘接部件25中掺入应力缓和成分(软扇部或橡胶等)或附加到构成导电粘接部件25的树脂中，可得到上述效果。导电粘接部件25不管是各向异性导电膜或各向异性导电粘接剂的哪一种，都可得到该效果。
再有，如果使用不包含导电粒子的绝缘粘接剂来代替导电粘接部件25，则由于可防止引线54的腐蚀并提高消除气泡的效果，故可提高耐湿可靠性和绝缘可靠性。所谓绝缘粘接剂，是从各向异性导电膜或各向异性导电粘接剂中除去了导电粒子的膜状或液状的粘接剂。
此时，为了维持IC芯片15的Al电极21与聚酰亚胺膜10上形成的引线54的凸起56a(以及电镀层90a)的接触状态，最好使用硬化性树脂。详细地说，最好使用即使在高温下也不变软的环氧树脂等。如果这样做，即使在Al电极21与凸起56a之间没有导电性的接合部件，也可实现两者的导电性连接。
此外，在这种情况下，由于在聚酰亚胺膜10上形成的引线54位于与IC芯片15的接合侧面上，故该引线54不向外部露出。因而，关于省略焊料抗蚀剂的涂敷的效果，与上述实施形态相同。
在上述第1至第6实施形态中，叙述了使用聚酰亚胺作为基体材料的例子，但使用已知的PET、玻璃环氧树脂等的基体材料也没有关系。此外，由于在凸起54a与Al电极21的接合中不需要很高的温度，故基体材料的选择的范围非常宽，也可选择适应于所要的目的的基体材料。再者，在膜载带的布线图形上形成了凸起56a，但即使如现有的TAB使用的那样，使用在IC芯片的Al电极一侧形成了凸点的结构也没有关系。由于布线图形的接合部分位于带上，故不改变可解决现有的TAB引起的引线弯曲等的问题的效果。此时，由于不是使用带有已说明的特殊的凸起的带、而是可使用一般的带，故可得到稳定的市场供应。
(第7实施形态)
图27是示出与第7实施形态有关的半导体装置的图。该半导体装置110包含半导体芯片112和绝缘膜114，在绝缘膜114上形成了外部连接端子116。半导体芯片112具有多个电极113。图27中示出的电极113只在相对的两边上形成，但如众所周知的那样，也可在四边上形成。
详细地说，绝缘膜114由聚酰亚胺树脂等构成，在一个面上形成了布线图形118。此外，在绝缘膜114上形成了多个孔114a，通过该孔114a在布线图形118上形成了外部连接端子116。因而，外部连接端子116在与布线图形118相对的一侧突出。再有，外部连接端子116由焊锡、铜或镍等构成，形成为球状。
在各个布线图形118上形成凸部118a。各凸部118a对应于半导体芯片112的各电极113而形成。因而，在电极113沿半导体芯片112的外周并排在四边上的情况下，凸部118a也在四边上并排地形成。将电极113导电性地连接到凸部118a上通过布线图形118与外部连接端子116导通。此外，通过形成凸部118a，可在绝缘膜114与半导体芯片112之间、或在布线图形118与半导体芯片112之间隔开较宽的间隔。
在此，由各向异性导电膜120来谋求电极113与凸部118a的导电性连接。各向异性导电膜120是使树脂中的金属微粒子(导电粒子)分散并形成为薄片状的膜。如果在电极113与凸部118a之间挤压各向异性导电膜，则也挤压金属微粒子(导电粒子)，使两者间导电性地导通。此外，如果使用各向异性导电膜120，则只在挤压金属微粒子(导电粒子)的方向上导通，在除此以外的方向上不导通。因而，即使在多个电极113上粘贴薄片状的各向异性导电膜120，在相邻的电极113之间也不会导电性地导通。
在本实施形态中，只在电极113与凸部118a之间及其附近形成了各向异性导电膜120，但也可只在电极113与凸部118a之间形成。而且，在绝缘膜114与半导体芯片112之间形成的间隙中形成应力缓和部122。应力缓和部122从在绝缘膜114中形成的凝胶注入孔124注入树脂而形成。
在此，作为构成应力缓和部122的树脂，使用了杨氏模量低并能起到应力缓和的作用的材料。例如可举出，聚酰亚胺树脂、硅酮树脂、硅酮变性聚酰亚胺树脂、环氧树脂、硅酮变性环氧树脂、丙烯酸树脂等。通过形成该应力缓和部122，可缓和从外部加到外部连接端子116上的应力。
其次，关于与本实施形态有关的半导体装置110的制造方法，说明主要的工序。首先，在绝缘膜114中形成用于设置外部连接端子116的孔114a和凝胶注入孔124。然后，在绝缘膜114上粘贴铜箔，通过刻蚀形成布线图形118，再者，把凸部118a的形成区域掩蔽起来，进行刻蚀使得除此以外的部分的厚度变薄。这样，如果除去掩模，就可形成凸部118a。
此外，在绝缘膜中，从凸部118a之上起粘贴各向异性导电膜120。详细地说，在多个凸部118a沿相对的两边并排的情况下，以平行的2条直线状粘贴各向异性导电膜120，在凸部118a在四边上并排的情况下，与此相对应，以描绘成矩形的方式来粘贴各向异性导电膜120。
这样，使凸部118a和电极113对应，将上述绝缘膜114压在半导体芯片112上，用凸部118a及电极113挤压各向异性导电膜120。这样，可谋求凸部118a与电极113的导电性连接。
其次，从凝胶注入孔124注入树脂，在绝缘膜114与半导体芯片112之间形成应力缓和部122。
然后，通过孔114a在布线图形118上设置焊锡，形成球状的外部连接端子116。
通过这些工序，可得到半导体装置110。再有，在本实施形态中，使用了各向异性导电膜120，但也可使用各向异性粘接剂来代替它。各向异性粘接剂除了没有作成为薄片状这一点以外，其结构与各向异性导电膜120相同。
(第8实施形态)
图28A～图28C是示出与第8实施形态有关的半导体装置的制造工序的图。在该图中，将重点放在只有一个单一封装上来描述实施形态，但通常以连续的方式(带状(整体地))来制造半导体装置。所完成的半导体装置130如图28C中所示，包含半导体芯片132和绝缘膜134，在绝缘膜134中形成了外部连接端子136。该半导体装置130如下述那样来制造。
首先，在绝缘膜134中预先形成用于形成外部连接端子136的孔134a，粘贴铜箔并对其进行刻蚀来形成布线图形138。此外，在布线图形138中，通过相对地将其它部分刻蚀得较薄来形成凸部138a。凸部138a与第7实施形态的凸部118a相同，在对应于半导体芯片132的电极133的位置上形成。
然后，如图28A中所示，在布线图形138之上形成应力缓和部142。详细地说，在绝缘膜134的布线图形138一侧的面上，只在对应于各孔134a的区域及其附近设置应力缓和部142。应力缓和部142由聚四氟乙烯、硅酮或聚酰亚胺等的树脂构成，通过利用涂敷或印刷或以带状粘贴来设置。此外，作为应力缓和部142的材料，也可使用在第7实施形态中使用的材料(聚酰亚胺树脂、硅酮树脂、硅酮变性聚酰亚胺树脂、环氧树脂或硅酮变性环氧树脂等)。
其次，如图28B中所示，从应力缓和部142和布线图形138之上起，在绝缘膜134的整个面上粘贴各向异性导电膜140。各向异性导电膜140与上述第1实施例的各向异性导电膜120相同。或者，也可使用各向异性粘接剂来代替各向异性导电膜140。再有，各向异性导电膜140与图27中示出的各向异性导电膜120相同，也可只设置在作为接合部的凸部138a的附近。
其次，如图28C中所示，将粘贴了各向异性导电膜140的绝缘膜134粘贴并压在半导体芯片132上。详细地说，将绝缘膜134压到半导体芯片132上，以便在凸部138a与电极133之间挤压各向异性导电膜140。通过这样做，凸部138a与电极133通过各向异性导电膜140而导通。再者，如图28C中所示，通过孔134a在布线图形138上设置焊锡，形成球状的外部连接端子136。
按照由以上的工序制造的半导体装置130，可利用应力缓和部142来缓和加到外部连接端子136上的应力。而且，由于只在需要应力缓和的区域中设置应力缓和部142，故可减少材料费。
本实施形态也可如图29中所示那样来变形。图29是示出对应于图28A的变形例的图。如果将图29与图28A进行比较，则绝缘膜134、布线图形138和凸部138a是相同的，但图29中示出的应力缓和部144与图28A中示出的应力缓和部142不同。
图28A中示出的应力缓和部142在对应于各个孔134a的区域及其附近分别地形成。与此不同，图29中示出的应力缓和部144以包含对应于多个或全部孔134a的区域的一个面状来形成。利用这样的变形例，也可谋求应力的缓和。
此外，按照图29中示出的变形例，由于不是使应力缓和部144的位置对应于用于形成外部连接端子的孔143a并严格地进行位置重合就可以，故不要求高的位置重合精度。而且，通过不是局部地而是整体地设置应力缓和部，可进一步谋求应力缓和。
在该变形例中，各向异性导电膜与图27中示出的各向异性导电膜120相同，也可只设置在作为接合部的凸部138a的附近。
(第9实施形态)
图30～图31B是示出与第9实施形态有关的半导体装置的制造工序的图。所完成的半导体装置150如图31B中所示，包含半导体芯片152和绝缘膜154，在绝缘膜154中形成了外部连接端子136。半导体装置150如下述那样来制造。
首先，在条状(切断成各个片之前的状态)的绝缘膜154中预先形成孔154a，然后粘贴铜箔并对其进行刻蚀，形成布线图形158，使其通过孔154a之上。通过刻蚀使其它部分相对地变薄，在布线图形158上形成凸部158a。凸部158a与第7实施形态的凸部118a相同，在对应于半导体芯片152的电极153的位置上形成。
然后，如图30中所示，对布线图形158进行弯曲加工以形成立体的弯曲部162，使其进入到孔154a中。由于将立体的弯曲部162弯曲成圆状，故变形的应力难以集中，裂纹难以进入。
在弯曲加工中，也可使用冲压器等逐一地形成立体的弯曲部162，但在本实施形态中，使用图30中示出的模具151。模具151具有多个凸部151a，可同时形成多个立体的弯曲部162。因而，与形成单一的立体的弯曲部162相比，操作时间缩短、操作效率提高，也可容易地将各立体的弯曲部162作成同一形状。通过使各立体的弯曲部162在孔154a中凹陷而成为立体的形状，可在沿绝缘膜154的面的方向上发生变形。
在形成立体的弯曲部162时，存在位于布线图形158中的孔154a的周边的端部158b多少被拉入到孔154a内的可能性。因而，最好这样来设计立体的弯曲部162的高度H和端部158b的原来的长度d，以免端部158b脱落到孔154a内。具体地说，
H≤d
是较为理想的。特别是，考虑到孔154a的穿孔误差和图形位置的误差的合计S，
H+S≤d
是更为理想的。
通过这样做，在立体的弯曲部162的形成时，可防止布线图形158的脱落。
再有，在如果这样来进行弯曲，使得立体的弯曲部162的最靠上(外)的面(在图30中是下侧)成为与图30中的绝缘膜154的下表面同等或其下的位置，则由于立体的弯曲部162不从绝缘膜154突出，故在绝缘膜154的带状状态下，运送变得容易。由于绝缘膜154一般来说具有约75μm的厚度，故即使将立体的弯曲部162作成该程度的大小，也可得到应力吸收的效果。另一方面，如果使立体的弯曲部162超过绝缘膜154的上表面来形成，可更有效地吸收应力。
在立体的弯曲部162的形成工序之前或之后，对布线图形158进行电镀。
其次，如图31A中所示，从布线图形158之上起，在绝缘膜154上粘贴粘接层160。由于粘接层160用于将绝缘膜154粘接到半导体芯片152上，故最好具有缓和应力的性质。或者，如果粘接层160为液状，则可利用印刷来设置。
此外，在本实施形态中，使用各向异性导电膜作为粘接层160，可谋求在必要部位的导电性导通。在各向异性导电膜中，也有具有缓和应力的性质的导电膜。再有，也可使用各向异性粘接剂来代替各向异性导电膜。
其次，如图31B中所示，将形成了粘接层160的绝缘膜154粘贴并压在半导体芯片152上。详细地说，将绝缘膜154压到半导体芯片152上，以便在凸部158a与电极153之间挤压作为粘接层160的各向异性导电膜。通过这样做，凸部158a与电极153通过作为粘接层160的各向异性导电膜而导通。
或者，也可使用绝缘性的材料作为粘接层160，在凸部158a与电极153之间设置导电性的材料来谋求两者间的导通。
再者，如图31B中所示，在立体的弯曲部162之上设置焊锡，形成球状的外部连接端子156。此外，在对应于需要的时刻进行检查。
按照由以上的工序制造的半导体装置150，即使粘接层160不缓和加在外部连接端子156上的应力，也可利用立体的弯曲部162来缓和加在外部连接端子156上的应力。再有，即使使立体的弯曲部162弯曲成角状，虽然在耐久性方面较差，但在缓和应力方面可得到相同的效果。
作为本实施形态的变形例，如图32中所示，如果在立体的弯曲部162的凹陷一侧，在预先设置了比各向异性导电膜或各向异性导电粘接剂柔软的树脂163之后再设置粘接层160，则可提高应力缓和功能。在此，作为柔软的树脂，可举出在第7实施形态中在应力缓和部122中使用的树脂。
树脂163通过使用掩模165进行的印刷来设置。在此，将掩模165的开口部165a形成得比立体的弯曲部162大。通过这样做，树脂163在与布线图形158接触后可进入立体的弯曲部162的凹陷一侧。因而，可进行稳定的印刷，可提高印刷工序的成品率。其后，将各向异性导电膜粘贴到半导体芯片的整个下表面或凸部上，用上述的安装工序进行安装。
在本实施形态中，用导电部件来连接半导体芯片152的电极153与布线图形158的凸部158a，但即使在用引线来连接两者的情况下，也能应用本发明。
例如，用引线206来连接图33中示出的半导体装置200的布线图形202与半导体芯片204。详细地说，在绝缘膜208的布线图形202的形成面上形成应力缓和层210，通过粘接剂212将与具有半导体芯片204的电极214的面相对的一侧的面粘接到该应力缓和层210上。在绝缘膜208中形成孔208a。通过该孔208a在布线图形202上形成凸点220。详细地说，在布线图形202上形成凸点220，使其向与绝缘膜208中的布线图形202相对的一侧的面突出。然后，用树脂216来密封半导体芯片204的外周和绝缘膜208的具有布线图形202的面。
或者，图34中示出的半导体装置300也是由引线306来连接布线图形302与半导体芯片304。详细地说，在绝缘膜308中形成孔308a，使布线图形302的一部分弯曲并进入到该孔308a中，形成立体的弯曲部309。将实现应力缓和的效果的树脂310充填到立体的弯曲部309的凹陷一侧。在该相对的一侧，在立体的弯曲部309上形成凸点320。详细地说，在立体的弯曲部309上形成凸点320，使其向与绝缘膜308中的布线图形302的形成面相对的一侧的面突出。然后，通过粘接剂312将与半导体芯片304的具有电极314的面相对的一侧的面粘接到绝缘膜308的布线图形302的形成面上。然后，由树脂316来密封半导体芯片304的外周和绝缘膜308的具有布线图形302的面。
由于在这些变形例中，在与绝缘膜208、308中的凸点220、320突出的面相对的一侧的面上也形成了布线图形202、302，故布线图形202、320不向外部露出。因而，可省略焊料抗蚀剂的涂敷。
此外，即使是使用这样的引线进行键合的半导体装置，也可将其构成为具有应力缓和功能。
(第10实施形态)
图35是示出在与第10实施形态有关的半导体装置中使用的膜载带的图，图33是其局部放大图。图35中示出的膜载带170是在众所周知的TAB(带自动键合)技术中使用的。例如，具有齿孔172，并连续地形成了多个对应于各个半导体装置的布线图形174。此外，为了进行电解电镀，将全部布线图形174连接起来等，这些与现有的结构相同。再有，图35和图36是从形成该布线图形174的面来观察的图。
在图37中示出了对应于图36的37-37剖面，使用该膜载带170制造的半导体装置。在该图中示出的半导体装置180具有半导体芯片182和从膜载带170冲切下来而形成的绝缘膜184，在半导体芯片182和绝缘膜184之间设有各向异性导电膜186。布线图形174的凸部174a与半导体芯片182的电极183通过各向异性导电膜186进行导电性导通这一点，与上述的实施形态相同。
各向异性导电膜186成为带状，如图35中用两点虚线所示，从布线图形174之上起沿其纵向粘贴到膜载带170上。在此，由于各自的布线图形174也沿膜载带170的纵向并排成一列，故通过将带状的各向异性导电膜186以直线来粘贴可覆盖全部布线图形174。再有，在本实施形态中，虽然布线图形174并排成一列，但也可并排成多列。此时，最好使用比本实施形态宽度宽的各向异性导电膜，以便能覆盖多列的布线图形。
本实施形态在布线图形174的形状方面有特征。如图36或图37中所示，布线图形174具有连接到电极183上的凸部174a、用于形成外部连接端子188的焊区部176和平面的弯曲部178。在此，这样来形成平面的弯曲部178，使其在平面方向上弯曲并连接凸部174a与焊区部176。通过设置该平面的弯曲部178，即使应力加到外部连接端子188上，也可缓和该应力。
再者，如图38中所示，如果预先在绝缘膜190中形成孔192，并形成平面的弯曲部194使其在孔192的内侧成为浮起的状态，则由于该平面的弯曲部194能自由地变形，可进一步强化对应力的缓和。再有，最好在孔192内设置柔软的树脂。在此，作为柔软的树脂，可举出在第7实施形态中在应力缓和部122中使用的树脂。
在图39中示出了安装了应用本发明的半导体装置1100的电路基板1000。在电路基板1000中，一般使用例如玻璃环氧基板等的有机系列的基板。在电路基板1000中形成了例如由铜构成的布线图形以便形成所希望的电路，通过将这些布线图形与半导体装置1100的外部连接端子的机械连接，谋求上述两者的导电性导通。此时，半导体装置1100具有吸收因与上述那样的外部的热膨胀的差产生的变形的结构，即使将本半导体装置1100安装在电路基板1000上，也可提高连接时和连接后的可靠性。此外，如果对于半导体装置1100的布线再想一些办法，则可提高连接时和连接后的可靠性。再有，可将安装面积减小到用裸芯片安装的面积。因此，如果在电子装置中使用该电路基板1000，则可谋求电子装置本身的小型化。此外，在同样的面积内可进一步确保安装空间，还可谋求高功能化。
而且，作为具备该电路基板1000的电子装置，在图40中示出了笔记本型个人计算机1200。
再有，上述实施形态是将本发明应用于半导体装置的例子，但是，如果是与半导体装置同样的需要多个外部连接端子的表面安装用的的电子部件，则不管它是有源部件还是无源部件，都可应用本发明。作为电子部件，例如有电阻器、电容器、线圈、振荡器、滤波器、温度传感器、热敏电阻、压敏电阻、变阻器或熔断器等。
关于第7～第10实施形态中叙述的各向异性导电膜，如第1实施形态中所述的那样，即使使用各向异性导电粘接剂、各向同性导电粘接剂或绝缘粘接剂也没有关系。
此外，在第7～第10实施形态中叙述了在绝缘膜一侧形成凸部的例子，但如第1实施形态中所述的那样，即使是在半导体芯片的电极上形成凸点的形态，也没有关系。
再者，在第1～第10实施形态中，相对地形成了半导体芯片和绝缘膜上的布线图形，但也可在绝缘膜的相反一侧形成布线图形，用通孔或凸点等连接到半导体芯片的电极上。
权利要求书
1．一种膜载带，包括具有柔性和绝缘性的基体材料以及在该基体材料的任一个面上形成的布线图形，其特征在于：
上述布线图形包括与半导体元件连接的多条引线以及与各引线一体地形成并设置外部连接端子的焊区(pad)，
上述各引线的在上述基体材料一侧的整个面与上述基体材料紧密接触，
在对应于上述基体材料中的上述各焊区的位置上形成用于形成上述外部连接端子的开口部。
2．如权利要求1所述的膜载带，其特征在于：在上述基体材料上的上述布线图形上具有用与上述布线图形相同的材料形成的、在与上述半导体元件的连接中使用的凸起。
3．一种膜载带，其特征在于，包括：基体材料；在该基体材料的一个面上形成的布线图形；以及在上述基体材料的上述一个面上避开上述布线图形中的与半导体元件的连接部而且至少在对应于外部连接端子的被形成的位置的区域中设置的应力缓和部。
4．如权利要求3所述的膜载带，其特征在于：至少在上述连接部上设置导电性树脂。
5．如权利要求3或权利要求4所述的膜载带，其特征在于：上述连接部成为凸状。
6．一种半导体组装体，其特征在于，包括：具有柔性和绝缘性的基体材料；在该基体材料的任一个面上以紧密接触的方式形成的布线图形；在上述基体材料的上述布线图形形成面一侧配置的多个半导体元件；在形成上述布线图形的一部分并与上述各半导体元件进行导电性连接的同时与上述基体材料紧密接触的连接部；形成上述布线图形的一部分的外部连接端子形成用的多个焊区；以及对应于上述各焊区在上述基体材料中形成的开口部。
7．如权利要求6所述的半导体组装体，其特征在于：在上述半导体元件和与该半导体元件相对的上述基体材料之间具有绝缘性树脂。
8．如权利要求7所述的半导体组装体，其特征在于：在上述半导体元件的电极和上述布线图形的至少任一方上形成与另一方相对的凸起，在上述绝缘性树脂的至少上述半导体元件的电极与上述连接部之间存在导电粒子。
9．如权利要求8所述的半导体组装体，其特征在于：上述绝缘性树脂是各向异性导电膜或各向异性导电粘接剂。
10．(补正后)一种半导体装置，其特征在于，包括：具有柔性和绝缘性的基体材料；在该基体材料的任一个面上以紧密接触的方式形成的布线图形；在上述基体材料的上述布线图形形成面一侧配置的半导体元件；在形成上述布线图形的一部分并与上述半导体元件进行导电性连接的同时与上述基体材料紧密接触的连接部；在构成上述布线图形的一部分的同时，设置在上述连接部的上述半导体元件中央区域一侧的多个焊区；对应于上述各焊区在上述基体材料中形成的开口部；以及通过上述开口部与上述焊区连接并在上述基体材料的与上述半导体元件配置面相反的面上突出的外部连接端子。
11．如权利要求10所述的半导体装置，其特征在于：在上述布线图形和上述电极的至少一方上形成与另一方相对的凸起。
12．一种半导体装置，包括在一个面上形成布线图形并在另一个面上形成外部连接端子的基体材料以及在一个面上具有电极的半导体元件，其特征在于：
上述基体材料的上述一个面与上述半导体元件的上述一个面隔开预定间隔而相对，
上述布线图形与上述电极用导电性树脂进行导通，
在避开上述电极的区域中，在上述基体材料与上述半导体元件之间设置应力缓和部。
13．如权利要求12所述的半导体装置，其特征在于：只在对应于上述外部连接端子的区域及其附近设置上述应力缓和部。
14．一种半导体装置，包括：在一个面上形成布线图形并在另一个面上形成外部连接端子的基体材料；与上述一个面相对并将电极连接到上述布线图形上的半导体元件；以及在上述基体材料与上述半导体元件之间的粘接层，其特征在于：
上述基体材料在上述外部连接端子的形成区中具有孔，上述布线图形具有进入到上述孔中的立体的弯曲部，在上述立体的弯曲部上形成上述外部连接端子。
15．一种半导体装置，包括：在一个面上形成布线图形并在另一个面上形成外部连接端子的基体材料；与上述一个面相对并将电极连接到上述布线图形上的半导体元件；以及在上述基体材料与上述半导体元件之间的粘接层，其特征在于：
上述布线图形具有沿基体材料的面弯曲的平面的弯曲部。
16．如权利要求15所述的半导体装置，其特征在于：在对应于上述平面的弯曲部的区域中的基体材料具有孔。
17．如权利要求12所述的半导体装置，其特征在于：上述布线图形具有凸部，该凸部和上述电极通过上述导电性树脂进行导通。
18．如权利要求17所述的半导体装置，其特征在于：上述导电性树脂是各向异性导电膜，以面状粘贴在上述基体材料与上述半导体元件之间，
在上述凸部与上述电极之间挤压上述各向异性导电膜中含有的导电粒子来谋求导通。
19．如权利要求17所述的半导体装置，其特征在于：将上述导电性树脂只设置在对应于上述凸部和上述电极的区域及其附近。
20．一种半导体装置，其特征在于，包括：在一个面的一侧形成布线图形并且外部连接端子从另一个面的一侧突出的基体材料；在该基体材料的上述一个面上设置的应力缓和部；设置在用上述基体材料夹住该应力缓和部的位置上的半导体元件；以及对上述布线图形与上述半导体元件进行导电性连接的引线。
21．如权利要求20所述的半导体装置，其特征在于：上述基体材料在上述外部连接端子的形成区中具有孔，上述布线图形具有进入到上述孔中的立体的弯曲部，在上述立体的弯曲部上形成上述外部连接端子。
22．一种膜载带的制造方法，其特征在于，包括：在具有柔性和绝缘性的基体材料上设置构成布线图形的金属的工序；由上述金属形成上述布线图形以便包含多条引线的工序；以及在与上述基体材料中的各引线重叠的区域的至少一部分上形成各自独立的开口部的工序。
23．如权利要求22所述的膜载带的制造方法，其特征在于：形成上述布线图形的工序包含除了上述引线的至少一部分之外对上述布线图形进行半刻蚀的工序。
24．如权利要求23所述的膜载带的制造方法，其特征在于：包含在上述半刻蚀工序后在上述凸起上镀金的工序。
25．一种半导体组装体的制造方法，其特征在于，包括：
准备膜载带的工序，该膜载带具有基体材料和在该基体材料的任一个面上形成的布线图形，上述布线图形包含与半导体元件连接的多条引线和与各引线一体地形成并设置外部连接端子的焊区，各引线的与上述半导体元件的连接部与上述基体材料紧密接触并被其支撑，上述基体材料中在对应于各焊区的位置上形成用于形成上述外部连接端子的开口部；
将半导体元件的电极定位于上述基体材料的上述布线图形的形成面一侧的上述布线图形的安装区域中的工序；以及
将上述布线图形与上述电极导电性地连接起来的工序。
26．如权利要求25所述的半导体组装体的制造方法，其特征在于：在上述布线图形和上述电极的至少一方上设置与另一方相对的凸起，相对于上述凸起从上述布线图形一侧或上述半导体元件一侧施加超声波来完成上述导电性连接工序。
27．如权利要求26所述的半导体组装体的制造方法，其特征在于：在上述导电性连接工序之前，在上述布线图形和与该布线图形相对的上述半导体元件之间设置绝缘性树脂，在上述导电性连接工序之后，使上述绝缘性树脂硬化。
28．如权利要求26所述的半导体组装体的制造方法，其特征在于：在上述导电性连接工序之后，在上述布线图形和与该布线图形相对的上述半导体元件之间注入绝缘性树脂并使其硬化。
29．如权利要求25所述的半导体组装体的制造方法，其特征在于：在上述布线图形与上述电极之间，从上述布线图形一侧或上述半导体元件一侧施加热和压力来完成上述导电性连接工序。
30．如权利要求25所述的半导体组装体的制造方法，其特征在于：在上述的导电性连接工序之前，在上述布线图形和与该布线图形相对的上述半导体元件之间设置绝缘性树脂，利用上述的导电性连接工序，使在上述布线图形与上述半导体元件之间存在的上述绝缘性树脂与上述导电性连接同时硬化。
31．(补正后)一种半导体装置的制造方法，其特征在于，包括：
准备膜载带的工序，该膜载带具有基体材料和在该基体材料的任一个面上形成的布线图形，上述布线图形包含与半导体元件连接的多条引线和与各引线一体地形成并设置外部连接端子的焊区，各引线的与上述半导体元件的连接部与上述基体材料紧密接触并被其支撑，上述基体材料中在对应于各焊区的位置上形成用于形成上述外部连接端子的开口部；
将半导体元件的电极定位于上述基体材料的上述布线图形的形成面一侧的上述布线图形的上述连接部中的工序；
通过上述基体材料对上述连接部加压力，将上述连接部与上述电极导电性地连接起来的工序；
在上述开口部中设置导电部件的工序；以及
将上述膜载带冲切成各个片子的工序。
32．如权利要求31所述的半导体装置的制造方法，其特征在于：设置上述导电部件的工序是在上述开口部中涂敷焊剂后装载焊锡球并进行加热的工序。
33．如权利要求31所述的半导体装置的制造方法，其特征在于：设置上述导电部件的工序是在上述开口部中涂敷焊锡糊剂后进行加热的工序。
34．如权利要求33所述的半导体装置的制造方法，其特征在于：在上述布线图形和上述电极的至少一方上设置与另一方相对的凸起，相对于上述凸起从上述布线图形一侧或上述半导体元件一侧施加超声波来完成上述导电性的连接工序。
35．一种半导体装置的制造方法，其特征在于，包括：
在形成了孔的基体材料上形成布线图形以便通过上述孔之上的工序；
使在上述基体材料上形成的上述布线图形和半导体元件的电极隔开预定间隔而相对，通过导电性树脂将上述布线图形与上述电极连接起来的工序；
在上述基体材料和上述半导体元件之间，在避开上述电极的区域中注入树脂以形成应力缓和部的工序；以及
在上述基体材料的与上述布线图形相反的一侧的面上，通过上述孔形成与上述布线图形导通的外部连接端子的工序。
36．一种半导体装置的制造方法，其特征在于，包括：
在形成了孔的基体材料上形成布线图形以便通过上述孔之上的工序；
只在对应于上述孔的区域及其附近，在上述布线图形之上设置形成应力缓和部的树脂的工序；
在上述布线图形的一部分上设置导电性树脂的工序；
在上述布线图形和半导体元件之间介入了上述应力缓和部的状态下，通过上述导电性树脂将上述布线图形与上述半导体元件的电极连接起来的工序；以及
在上述基体材料的与上述布线图形相反的一侧的面上，通过上述孔形成与上述布线图形导通的外部连接端子的工序。
37．如权利要求35所述的半导体装置的制造方法，其特征在于：只在上述布线图形和与上述电极的连接区域及其附近设置上述导电性树脂。
38．一种半导体装置的制造方法，其特征在于，包括：
在形成了孔的基体材料上形成布线图形以便通过上述孔之上的工序；
对上述布线图形进行弯曲加工使其进入到上述孔中的工序；
使在上述基体材料上形成的上述布线图形和半导体元件的电极隔开预定间隔而相对，通过导电性树脂将上述布线图形与上述电极连接起来的工序；以及
在上述基体材料的与上述布线图形相反的一侧的面上，通过上述孔形成与上述布线图形导通的外部连接端子的工序。
39．如权利要求35至权利要求38的任一项所述的半导体装置的制造方法，其特征在于：包含在上述布线图形上形成用于与上述半导体元件的电极连接的凸部的工序。
40．如权利要求39所述的半导体装置的制造方法，其特征在于：上述导电性树脂是各向异性导电膜，使该各向异性导电膜中含有的导电粒子在上述凸部与上述电极之间受到挤压。
41．如权利要求40所述的半导体装置的制造方法，其特征在于：对膜载带进行冲切来形成上述基体材料，
上述各向异性导电膜为带状，
沿上述膜载带的纵向，粘贴上述各向异性导电膜，
沿上述膜载带的纵向来排列上述半导体元件并进行连接。
42．一种电路基板，其特征在于：具有如权利要求10至权利要求21的任一项所述的半导体装置和形成了所希望的布线图形的基板，
将上述半导体装置的外部连接端子连接到上述布线图形上。
43．一种电子装置，其特征在于：具有如权利要求42所述的电路基板。
关于第19条修改的说明
对权利要求第10项作了修改，明确了将焊区设置在与半导体元件的连接部的半导体元件中央区域一侧。
在引用例中，在特开平6-120296号公报中记载的半导体装置中，将焊区设置在与半导体元件的连接部的外侧。
按照本发明，由于将焊区设置在半导体元件中央区域一侧，故可谋求半导体装置的小型化。
对权利要求第31项作了修改，明确了将半导体元件的电极定位于布线图形的连接部上，通过基体材料对连接部加压力，将连接部与电极导电性地连接起来。
在引用例中，在特开平7-321157号公报中记载的方法中，键合夹具直接与连接部接触。
按照本发明，由于键合夹具不与连接部接触，故可防止连接部质量的恶化。

Claims (43)

1．一种膜载带，包括具有柔性和绝缘性的基体材料以及在该基体材料的任一个面上形成的布线图形，其特征在于：
上述布线图形包括与半导体元件连接的多条引线以及与各引线一体地形成并设置外部连接端子的焊区(pad)，
上述各引线的在上述基体材料一侧的整个面与上述基体材料紧密接触，
在对应于上述基体材料中的上述各焊区的位置上形成用于形成上述外部连接端子的开口部。
2．如权利要求1所述的膜载带，其特征在于：在上述基体材料上的上述布线图形上具有用与上述布线图形相同的材料形成的、在与上述半导体元件的连接中使用的凸起。
3．一种膜载带，其特征在于，包括：基体材料；在该基体材料的一个面上形成的布线图形；以及在上述基体材料的上述一个面上避开上述布线图形中的与半导体元件的连接部而且至少在对应于外部连接端子的被形成的位置的区域中设置的应力缓和部。
4．如权利要求3所述的膜载带，其特征在于：至少在上述连接部上设置导电性树脂。
5．如权利要求3或权利要求4所述的膜载带，其特征在于：上述连接部成为凸状。
6．一种半导体组装体，其特征在于，包括：具有柔性和绝缘性的基体材料；在该基体材料的任一个面上以紧密接触的方式形成的布线图形；在上述基体材料的上述布线图形形成面一侧配置的多个半导体元件；在形成上述布线图形的一部分并与上述各半导体元件进行导电性连接的同时与上述基体材料紧密接触的连接部；形成上述布线图形的一部分的外部连接端子形成用的多个焊区；以及对应于上述各焊区在上述基体材料中形成的开口部。
7．如权利要求6所述的半导体组装体，其特征在于：在上述半导体元件和与该半导体元件相对的上述基体材料之间具有绝缘性树脂。
8．如权利要求7所述的半导体组装体，其特征在于：在上述半导体元件的电极和上述布线图形的至少任一方上形成与另一方相对的凸起，在上述绝缘性树脂的至少上述半导体元件的电极与上述连接部之间存在导电粒子。
9．如权利要求8所述的半导体组装体，其特征在于：上述绝缘性树脂是各向异性导电膜或各向异性导电粘接剂。
10．一种半导体装置，其特征在于，包括：具有柔性和绝缘性的基体材料；在该基体材料的任一个面上以紧密接触的方式形成的布线图形；在上述基体材料的上述布线图形形成面一侧配置的半导体元件；在形成上述布线图形的一部分并与上述半导体元件进行导电性连接的同时与上述基体材料紧密接触的连接部；构成上述布线图形的一部分的多个焊区；对应于上述各焊区在上述基体材料中形成的开口部；以及通过上述开口部与上述焊区连接并在上述基体材料的与上述半导体元件配置面相反的面上突出的外部连接端子。
11．如权利要求10所述的半导体装置，其特征在于：在上述布线图形和上述电极的至少一方上，形成与另一方相对的凸起。
12．一种半导体装置，包括在一个面上形成布线图形并在另一个面上形成外部连接端子的基体材料以及在一个面上具有电极的半导体元件，其特征在于：
上述基体材料的上述一个面与上述半导体元件的上述一个面隔开预定间隔而相对，
上述布线图形与上述电极用导电性树脂进行导通，
在避开上述电极的区域中，在上述基体材料与上述半导体元件之间设置应力缓和部。
13．如权利要求12所述的半导体装置，其特征在于：只在对应于上述外部连接端子的区域及其附近设置上述应力缓和部。
14．一种半导体装置，包括：在一个面上形成布线图形并在另一个面上形成外部连接端子的基体材料；与上述一个面相对并将电极连接到上述布线图形上的半导体元件；以及在上述基体材料与上述半导体元件之间的粘接层，其特征在于：
上述基体材料在上述外部连接端子的形成区中具有孔，上述布线图形具有进入到上述孔中的立体的弯曲部，在上述立体的弯曲部上形成上述外部连接端子。
15．一种半导体装置，包括：在一个面上形成布线图形并在另一个面上形成外部连接端子的基体材料；与上述一个面相对并将电极连接到上述布线图形上的半导体元件；以及在上述基体材料与上述半导体元件之间的粘接层，其特征在于：
上述布线图形具有沿基体材料的面弯曲的平面的弯曲部。
16．如权利要求15所述的半导体装置，其特征在于：在对应于上述平面的弯曲部的区域中的基体材料具有孔。
17．如权利要求12所述的半导体装置，其特征在于：上述布线图形具有凸部，该凸部和上述电极通过上述导电性树脂进行导通。
18．如权利要求17所述的半导体装置，其特征在于：上述导电性树脂是各向异性导电膜，以面状粘贴在上述基体材料与上述半导体元件之间，
在上述凸部与上述电极之间挤压上述各向异性导电膜中含有的导电粒子来谋求导通。
19．如权利要求17所述的半导体装置，其特征在于：将上述导电性树脂只设置在对应于上述凸部和上述电极的区域及其附近。
20．一种半导体装置，其特征在于，包括：在一个面的一侧形成布线图形并且外部连接端子从另一个面的一侧突出的基体材料；在该基体材料的上述一个面上设置的应力缓和部；设置在用上述基体材料夹住该应力缓和部的位置上的半导体元件；以及对上述布线图形与上述半导体元件进行导电性连接的引线。
21．如权利要求20所述的半导体装置，其特征在于：上述基体材料在上述外部连接端子的形成区中具有孔，上述布线图形具有进入到上述孔中的立体的弯曲部，在上述立体的弯曲部上形成上述外部连接端子。
22．一种膜载带的制造方法，其特征在于，包括：在具有柔性和绝缘性的基体材料上设置构成布线图形的金属的工序；由上述金属形成上述布线图形以便包含多条引线的工序；以及在与上述基体材料中的各引线重叠的区域的至少一部分上形成各自独立的开口部的工序。
23．如权利要求22所述的膜载带的制造方法，其特征在于：形成上述布线图形的工序包含除了上述引线的至少一部分之外对上述布线图形进行半刻蚀的工序。
24．如权利要求23所述的膜载带的制造方法，其特征在于：包含在上述半刻蚀工序后在上述凸起上镀金的工序。
25．一种半导体组装体的制造方法，其特征在于，包括：
准备膜载带的工序，该膜载带具有基体材料和在该基体材料的任一个面上形成的布线图形，上述布线图形包含与半导体元件连接的多条引线和与各引线一体地形成并设置外部连接端子的焊区，各引线的与上述半导体元件的连接部与上述基体材料紧密接触并被其支撑，上述基体材料中在对应于各焊区的位置上形成用于形成上述外部连接端子的开口部；
把半导体元件的电极定位于上述基体材料的上述布线图形的形成面一侧的上述布线图形的安装区域中的工序；以及
将上述布线图形与上述电极导电性地连接起来的工序。
26．如权利要求25所述的半导体组装体的制造方法，其特征在于：在上述布线图形和上述电极的至少一方上设置与另一方相对的凸起，相对于上述凸起从上述布线图形一侧或上述半导体元件一侧施加超声波来完成上述导电性连接工序。
27．如权利要求26所述的半导体组装体的制造方法，其特征在于：在上述导电性连接工序之前，在上述布线图形和与该布线图形相对的上述半导体元件之间设置绝缘性树脂，在上述导电性连接工序之后，使上述绝缘性树脂硬化。
28．如权利要求26所述的半导体组装体的制造方法，其特征在于：在上述导电性连接工序之后，在上述布线图形和与该布线图形相对的上述半导体元件之间注入绝缘性树脂并使其硬化。
29．如权利要求25所述的半导体组装体的制造方法，其特征在于：在上述布线图形与上述电极之间，从上述布线图形一侧或上述半导体元件一侧施加热和压力来完成上述导电性连接工序。
30．如权利要求25所述的半导体组装体的制造方法，其特征在于：在上述导电性连接工序之前，在上述布线图形和与该布线图形相对的上述半导体元件之间设置绝缘性树脂，利用上述导电性连接工序，使在上述布线图形与上述半导体元件之间存在的上述绝缘性树脂与上述导电性连接同时硬化。
31．一种半导体装置的制造方法，其特征在于，包括：
准备膜载带的工序，该膜载带具有基体材料和在该基体材料的任一个面上形成的布线图形，上述布线图形包含与半导体元件连接的多条引线和与各引线一体地形成并设置外部连接端子的焊区，各引线的与上述半导体元件的连接部与上述基体材料紧密接触并被其支撑，上述基体材料中在对应于各焊区的位置上形成用于形成上述外部连接端子的开口部；
把半导体元件的电极定位于上述基体材料的上述布线图形的形成面一侧的上述布线图形的安装区域中的工序；
将上述布线图形与上述电极导电性地连接起来的工序；
在上述开口部中设置导电部件的工序；以及
将上述膜载带冲切成各个片子的工序。
32．如权利要求31所述的半导体装置的制造方法，其特征在于：设置上述导电部件的工序是在上述开口部中涂敷焊剂后装载焊锡球并进行加热的工序。
33．如权利要求31所述的半导体装置的制造方法，其特征在于：设置上述导电部件的工序是在上述开口部中涂敷焊锡糊剂后进行加热的工序。
34．如权利要求33所述的半导体装置的制造方法，其特征在于：在上述布线图形和上述电极的至少一方上设置与另一方相对的凸起，相对于上述凸起从上述布线图形一侧或上述半导体元件一侧施加超声波来完成上述导电性的连接工序。
35．一种半导体装置的制造方法，其特征在于，包括：
在形成了孔的基体材料上形成布线图形以便通过上述孔之上的工序；
使在上述基体材料上形成的上述布线图形和半导体元件的电极隔开预定间隔而相对，通过导电性树脂将上述布线图形与上述电极连接起来的工序；
在上述基体材料和上述半导体元件之间，在避开上述电极的区域中注入树脂，形成应力缓和部的工序；以及
在上述基体材料的与上述布线图形相反的一侧的面上，通过上述孔形成与上述布线图形导通的外部连接端子的工序。
36．一种半导体装置的制造方法，其特征在于，包括：
在形成了孔的基体材料上形成布线图形以便通过上述孔之上的工序；
只在对应于上述孔的区域及其附近，在上述布线图形之上设置形成应力缓和部的树脂的工序；
在上述布线图形的一部分上设置导电性树脂的工序；
在上述布线图形和半导体元件之间介入了上述应力缓和部的状态下，通过上述导电性树脂将上述布线图形与上述半导体元件的电极连接起来的工序；以及
在上述基体材料的与上述布线图形相反的一侧的面上，通过上述孔形成与上述布线图形导通的外部连接端子的工序。
37．如权利要求35所述的半导体装置的制造方法，其特征在于：只在上述布线图形和与上述电极的连接区域及其附近设置上述导电性树脂。
38．一种半导体装置的制造方法，其特征在于，包括：
在形成了孔的基体材料上形成布线图形以便通过上述孔之上的工序；
对上述布线图形进行弯曲加工使其进入到上述孔中的工序；
使在上述基体材料上形成的上述布线图形和半导体元件的电极隔开预定间隔而相对，通过导电性树脂将上述布线图形与上述电极连接起来的工序；以及
在上述基体材料的与上述布线图形相反的一侧的面上，通过上述孔形成与上述布线图形导通的外部连接端子的工序。
39．如权利要求35至权利要求38的任一项所述的半导体装置的制造方法，其特征在于：包含在上述布线图形上形成用于与上述半导体元件的电极连接的凸部的工序。
40．如权利要求39所述的半导体装置的制造方法，其特征在于：上述导电性树脂是各向异性导电膜，使该各向异性导电膜中含有的导电粒子在上述凸部与上述电极之间受到挤压。
41．如权利要求40所述的半导体装置的制造方法，其特征在于：对膜载带进行冲切来形成上述基体材料，
上述各向异性导电膜为带状，
沿上述膜载带的纵向，粘贴上述各向异性导电膜，
沿上述膜载带的纵向来排列上述半导体元件并进行连接。
42．一种电路基板，其特征在于：具有如权利要求10至权利要求21的任一项所述的半导体装置和形成了所希望的布线图形的基板，
将上述半导体装置的外部连接端子连接到上述布线图形上。
43．一种电子装置，其特征在于：具有如权利要求42所述的电路基板。
CNB988002965A 1997-01-23 1998-01-16 膜载带、半导体组装体、半导体装置及其制造方法、安装基板 Expired - Fee Related CN1145206C (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP1072297 1997-01-23
JP10722/97 1997-01-23
JP10722/1997 1997-01-23
JP8744397 1997-03-21
JP87443/97 1997-03-21

Publications (2)

Publication Number Publication Date
CN1220773A true CN1220773A (zh) 1999-06-23
CN1145206C CN1145206C (zh) 2004-04-07

Family

ID=26346039

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB988002965A Expired - Fee Related CN1145206C (zh) 1997-01-23 1998-01-16 膜载带、半导体组装体、半导体装置及其制造方法、安装基板

Country Status (9)

Country Link
US (3) US6175151B1 (zh)
EP (2) EP1443555A3 (zh)
KR (1) KR100499306B1 (zh)
CN (1) CN1145206C (zh)
AU (1) AU5496098A (zh)
HK (1) HK1020393A1 (zh)
SG (2) SG89299A1 (zh)
TW (1) TW464998B (zh)
WO (1) WO1998033212A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7579679B2 (en) 2003-09-29 2009-08-25 Infineon Technologies Ag Chipcard with contact areas and method for producing contact areas
CN101373748B (zh) * 2007-08-20 2011-06-15 宏茂微电子(上海)有限公司 晶圆级封装结构及其制作方法

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6826827B1 (en) * 1994-12-29 2004-12-07 Tessera, Inc. Forming conductive posts by selective removal of conductive material
AU5496098A (en) * 1997-01-23 1998-08-18 Seiko Epson Corporation Film carrier tape, semiconductor assembly, semiconductor device, manufacturing method therefor, mounting board, and electronic equipment
JP3904058B2 (ja) * 1998-10-30 2007-04-11 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
DE19905055A1 (de) 1999-02-08 2000-08-17 Siemens Ag Halbleiterbauelement mit einem Chipträger mit Öffnungen zur Kontaktierung
CN1197150C (zh) 1999-02-18 2005-04-13 精工爱普生株式会社 半导体装置、安装基板及其制造方法、电路基板和电子装置
US20020014688A1 (en) * 1999-03-03 2002-02-07 Suresh Ramalingam Controlled collapse chip connection (c4) integrated circuit package which has two dissimilar underfill materials
JP4735856B2 (ja) * 1999-03-25 2011-07-27 セイコーエプソン株式会社 配線基板、半導体装置及びこれらの製造方法
JP4822018B2 (ja) * 1999-03-25 2011-11-24 セイコーエプソン株式会社 配線基板、半導体装置及びこれらの製造方法、回路基板並びに電子機器
JP4735855B2 (ja) * 1999-03-25 2011-07-27 セイコーエプソン株式会社 配線基板、半導体装置及びこれらの製造方法
US6507095B1 (en) * 1999-03-25 2003-01-14 Seiko Epson Corporation Wiring board, connected board and semiconductor device, method of manufacture thereof, circuit board, and electronic instrument
JP4822019B2 (ja) * 1999-03-25 2011-11-24 セイコーエプソン株式会社 配線基板、半導体装置及びこれらの製造方法、回路基板並びに電子機器
JP3494940B2 (ja) * 1999-12-20 2004-02-09 シャープ株式会社 テープキャリア型半導体装置、その製造方法及びそれを用いた液晶モジュール
DE19962175A1 (de) * 1999-12-22 2001-07-26 Infineon Technologies Ag Umdrahtungsfolie und Verfahren zum Herstellen einer derartigen Umdrahtungsfolie
US6949824B1 (en) * 2000-04-12 2005-09-27 Micron Technology, Inc. Internal package heat dissipator
JP2002050716A (ja) * 2000-08-02 2002-02-15 Dainippon Printing Co Ltd 半導体装置及びその作製方法
US6563299B1 (en) * 2000-08-30 2003-05-13 Micron Technology, Inc. Apparatus for measuring parasitic capacitance and inductance of I/O leads on an electrical component using a network analyzer
US6762502B1 (en) * 2000-08-31 2004-07-13 Micron Technology, Inc. Semiconductor device packages including a plurality of layers substantially encapsulating leads thereof
US6455878B1 (en) * 2001-05-15 2002-09-24 Lumileds Lighting U.S., Llc Semiconductor LED flip-chip having low refractive index underfill
JP3888210B2 (ja) * 2002-04-17 2007-02-28 凸版印刷株式会社 フィルムキャリアの製造方法
KR100481216B1 (ko) * 2002-06-07 2005-04-08 엘지전자 주식회사 볼 그리드 어레이 패키지 및 그의 제조 방법
JP3580803B2 (ja) * 2002-08-09 2004-10-27 沖電気工業株式会社 半導体装置
JP3625815B2 (ja) * 2002-11-12 2005-03-02 沖電気工業株式会社 半導体装置とその製造方法
US20040222271A1 (en) * 2003-05-06 2004-11-11 Visteon Global Technologies, Inc. Method and pallet assembly for reflow soldering of interconnections between printed circuits having low-temperature substrates
FR2856517B1 (fr) 2003-06-17 2005-09-23 St Microelectronics Sa Procede de fabrication de composant semi-conducteur et composant semi-conducteur
FR2856516A1 (fr) * 2003-06-17 2004-12-24 St Microelectronics Sa Procede de fabrication d'un composant semi-conducteur et composant semi-conducteur
KR100541649B1 (ko) * 2003-09-03 2006-01-11 삼성전자주식회사 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
KR100683153B1 (ko) * 2003-12-30 2007-02-15 비오이 하이디스 테크놀로지 주식회사 장력 방지 구조
US7453157B2 (en) 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
US7687925B2 (en) 2005-09-07 2010-03-30 Infineon Technologies Ag Alignment marks for polarized light lithography and method for use thereof
US8575746B2 (en) * 2006-07-20 2013-11-05 Samsung Electronics Co., Ltd. Chip on flexible printed circuit type semiconductor package
US7728420B2 (en) * 2006-12-07 2010-06-01 International Rectifier Corporation High current lead electrode for semiconductor device
US20080150101A1 (en) * 2006-12-20 2008-06-26 Tessera, Inc. Microelectronic packages having improved input/output connections and methods therefor
ITMC20070018A1 (it) * 2007-02-01 2008-08-02 Cisel Srl Procedimento per la realizzazione di circuiti stampati su cui devono essere saldati componenti elettronici privi di reoforo.
JP5437567B2 (ja) * 2007-07-10 2014-03-12 ゴールドチャームリミテッド 液晶モジュール
GB2453765A (en) 2007-10-18 2009-04-22 Novalia Ltd Product packaging with printed circuit and means for preventing a short circuit
JP2009105139A (ja) * 2007-10-22 2009-05-14 Shinko Electric Ind Co Ltd 配線基板及びその製造方法と半導体装置
US8035984B2 (en) * 2008-03-19 2011-10-11 Ratcliffe William R Substrate structures and methods for electronic circuits
JP5188289B2 (ja) * 2008-06-26 2013-04-24 ラピスセミコンダクタ株式会社 プリント基板の製造方法
US20100123258A1 (en) * 2008-11-14 2010-05-20 Myung Jin Yim Low Temperature Board Level Assembly Using Anisotropically Conductive Materials
CN102668726B (zh) * 2009-12-24 2015-07-01 古河电气工业株式会社 注塑成型基板与实装零件的安装结构
TWI406376B (zh) * 2010-06-15 2013-08-21 Powertech Technology Inc 晶片封裝構造
US9137903B2 (en) 2010-12-21 2015-09-15 Tessera, Inc. Semiconductor chip assembly and method for making same
US8850699B2 (en) 2011-08-04 2014-10-07 International Business Machines Corporation Method of forming a land grid array with discrete pads
JP6182928B2 (ja) * 2013-03-27 2017-08-23 セイコーエプソン株式会社 半導体装置
JP6331498B2 (ja) * 2014-03-07 2018-05-30 富士通オプティカルコンポーネンツ株式会社 光モジュール
JP6478902B2 (ja) 2015-12-01 2019-03-06 キヤノン株式会社 貫通配線基板の製造方法、及び電子デバイスの製造方法
KR101663532B1 (ko) * 2015-12-02 2016-10-10 세종전기공업 주식회사 전자회로 패턴이 내장된 발열감지 부스바를 이용한 배전반 발열 예측시스템
JP6548566B2 (ja) * 2015-12-15 2019-07-24 キヤノン株式会社 貫通配線基板の作製方法、及び電子デバイスの作製方法

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5146874A (en) 1974-10-18 1976-04-21 Mitsubishi Electric Corp Handotaisochino seizohoho
JPS61100940A (ja) 1984-10-22 1986-05-19 Mitsubishi Electric Corp 半導体装置
JPS61172361A (ja) 1985-01-28 1986-08-04 Shindo Denshi Kogyo Kk テ−プキヤリアの製造方法
DE3634235C1 (de) 1986-10-08 1988-03-31 Sueddeutsche Kuehler Behr Matrix fuer einen katalytischen Reaktor zur Abgasreinigung
JPS63102329A (ja) 1986-10-20 1988-05-07 Seiko Epson Corp 半導体集積回路素子実装方法
JPS63110506A (ja) 1986-10-27 1988-05-16 ダイセル化学工業株式会社 異方性導電シ−ト
JPS6397235U (zh) * 1986-12-15 1988-06-23
US4811081A (en) 1987-03-23 1989-03-07 Motorola, Inc. Semiconductor die bonding with conductive adhesive
JPH01270241A (ja) * 1988-04-21 1989-10-27 Fujitsu Ltd 半導体装置
JPH02166745A (ja) 1988-12-20 1990-06-27 Fujitsu Ltd 半導体装置およびその製造方法
US5127570A (en) 1990-06-28 1992-07-07 Cray Research, Inc. Flexible automated bonding method and apparatus
JPH04233749A (ja) 1990-08-06 1992-08-21 Motorola Inc 電気アセンブリ用たわみチップ・キャリア
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
EP0482940B1 (en) 1990-10-24 1996-03-27 Nec Corporation Method of forming an electrical connection for an integrated circuit
US5177039A (en) 1990-12-06 1993-01-05 Corning Incorporated Method for making ceramic matrix composites
JPH0513500A (ja) 1991-06-28 1993-01-22 Nec Corp テープキヤリアパツケージ
KR940008327B1 (ko) * 1991-10-10 1994-09-12 삼성전자 주식회사 반도체 패키지 및 그 실장방법
JPH0669277A (ja) 1992-08-18 1994-03-11 Ibiden Co Ltd 電子部品搭載装置
JPH06120296A (ja) * 1992-10-07 1994-04-28 Hitachi Ltd 半導体集積回路装置
JP3052615B2 (ja) 1992-11-04 2000-06-19 松下電器産業株式会社 半導体装置およびその製造方法
JPH06302647A (ja) * 1993-04-16 1994-10-28 Hitachi Ltd 半導体電子部品
JP3229068B2 (ja) 1993-05-20 2001-11-12 株式会社東芝 Ｔａｂフィルム及びそのｔａｂフィルムを用いた半導体装置
US5367435A (en) 1993-11-16 1994-11-22 International Business Machines Corporation Electronic package structure and method of making same
KR0153387B1 (ko) 1993-12-16 1998-12-01 가네꼬 히사시 칩 캐리어 반도체 디바이스 어셈블리 및 그 형성 방법
JP2674536B2 (ja) 1993-12-16 1997-11-12 日本電気株式会社 チップキャリア半導体装置及びその製造方法
JP3344049B2 (ja) 1993-12-24 2002-11-11 松下電器産業株式会社 電子部品
JP2823066B2 (ja) 1994-04-25 1998-11-11 日立電線株式会社 Ｂｇａ型半導体装置
JP3033662B2 (ja) 1994-04-25 2000-04-17 日本電気株式会社 半導体素子実装用フィルムと半導体素子実装構造
JP2833996B2 (ja) * 1994-05-25 1998-12-09 日本電気株式会社 フレキシブルフィルム及びこれを有する半導体装置
JP2647001B2 (ja) 1994-05-31 1997-08-27 日本電気株式会社 テープキャリアならびに半導体デバイスの実装構造およびその製造方法
JPH088243A (ja) 1994-06-16 1996-01-12 Toshiba Chem Corp 半導体装置
JPH088293A (ja) 1994-06-16 1996-01-12 Casio Comput Co Ltd 電子部品の接続構造およびその接続方法
JPH083818A (ja) 1994-06-17 1996-01-09 Unitika Ltd 強化ポリアミド樹脂フィラメント
JP2988286B2 (ja) 1994-07-21 1999-12-13 日立電線株式会社 Ｂｇａ型半導体装置及びその製造方法
JPH0878484A (ja) 1994-09-05 1996-03-22 Hitachi Cable Ltd Ｔａｂテープキャリア及び半導体装置
JP3230384B2 (ja) 1994-09-06 2001-11-19 日立電線株式会社 半導体装置
JP2616565B2 (ja) * 1994-09-12 1997-06-04 日本電気株式会社 電子部品組立体
JPH0888293A (ja) 1994-09-19 1996-04-02 Mitsui High Tec Inc 半導体実装装置およびこれを用いた半導体装置の実装方法
JP2748870B2 (ja) 1994-12-20 1998-05-13 日本電気株式会社 基板接続方法
JPH08274214A (ja) 1995-03-30 1996-10-18 Seiko Epson Corp 半導体装置
JPH08306745A (ja) * 1995-04-27 1996-11-22 Nitto Denko Corp 半導体装置及びその製造方法
JPH08335606A (ja) 1995-06-05 1996-12-17 Nitto Denko Corp 半導体装置
JP3140330B2 (ja) 1995-06-08 2001-03-05 松下電子工業株式会社 半導体装置の製造方法
US5821608A (en) * 1995-09-08 1998-10-13 Tessera, Inc. Laterally situated stress/strain relieving lead for a semiconductor chip package
JPH09321212A (ja) * 1996-05-30 1997-12-12 Nec Kyushu Ltd 半導体装置およびその製造方法
AU5496098A (en) * 1997-01-23 1998-08-18 Seiko Epson Corporation Film carrier tape, semiconductor assembly, semiconductor device, manufacturing method therefor, mounting board, and electronic equipment

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7579679B2 (en) 2003-09-29 2009-08-25 Infineon Technologies Ag Chipcard with contact areas and method for producing contact areas
CN101373748B (zh) * 2007-08-20 2011-06-15 宏茂微电子(上海)有限公司 晶圆级封装结构及其制作方法

Also Published As

Publication number Publication date
EP1443555A2 (en) 2004-08-04
HK1020393A1 (en) 2000-04-14
WO1998033212A1 (en) 1998-07-30
SG89299A1 (en) 2002-06-18
SG80657A1 (en) 2001-05-22
CN1145206C (zh) 2004-04-07
EP1443555A3 (en) 2005-02-23
US6175151B1 (en) 2001-01-16
TW464998B (en) 2001-11-21
US6414382B1 (en) 2002-07-02
KR20000064743A (ko) 2000-11-06
KR100499306B1 (ko) 2005-11-22
EP0896368A4 (en) 2000-03-01
US20020125561A1 (en) 2002-09-12
US6646338B2 (en) 2003-11-11
AU5496098A (en) 1998-08-18
EP0896368A1 (en) 1999-02-10

Similar Documents

Publication Publication Date Title
CN1145206C (zh) 膜载带、半导体组装体、半导体装置及其制造方法、安装基板
CN1218392C (zh) 半导体器件
CN1303677C (zh) 电路基板、带凸块的半导体元件的安装结构和电光装置
CN1497709A (zh) 电路基板、焊球网格陈列的安装结构和电光装置
CN1237785A (zh) 半导体器件和半导体器件的制作方法
CN1187822C (zh) 半导体装置及其制造方法和电子装置
CN1169215C (zh) 半导体器件及其制造方法
CN1199269C (zh) 半导体装置及其制造方法和制造装置
CN1146029C (zh) 电子元件及包含该电子元件的移动体通信装置
CN1259200C (zh) 卡型记录媒体及其制造方法
CN1278413C (zh) 半导体元件及其制造方法、多层印刷布线板及其制造方法
CN100342533C (zh) 半导体器件及其制造方法
CN1171298C (zh) 半导体器件
CN1193253C (zh) 平台与光模块及其制造方法和光传输装置
CN1275312C (zh) 半导体器件及其制造方法、层叠型半导体器件和电路基板
CN1526165A (zh) 经过改良的表面固定包装
CN1527370A (zh) 半导体器件的制造方法
CN1514499A (zh) 压电振荡器以及使用压电振荡器的便携式电话装置以及使用压电振荡器的电子设备
CN1320964A (zh) 半导体器件及其制造方法
CN1750244A (zh) 线路板、其制造方法以及半导体器件
CN1697148A (zh) 半导体器件及制造该半导体器件的方法
CN1568546A (zh) 半导体器件及其制造方法
CN1420555A (zh) 半导体装置及半导体装置的制造方法
CN1574346A (zh) 一种制造半导体器件的方法
CN1442729A (zh) 集成电路芯片、电子装置及其制造方法以及电子机器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040407

Termination date: 20140116